(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-04-08
(45)【発行日】2024-04-16
(54)【発明の名称】配線基板、及びその検査方法
(51)【国際特許分類】
G01R 31/54 20200101AFI20240409BHJP
H05K 3/00 20060101ALI20240409BHJP
【FI】
G01R31/54
H05K3/00 T
(21)【出願番号】P 2020097732
(22)【出願日】2020-06-04
【審査請求日】2023-05-24
(73)【特許権者】
【識別番号】000003193
【氏名又は名称】TOPPANホールディングス株式会社
(74)【代理人】
【識別番号】100105854
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100116012
【氏名又は名称】宮坂 徹
(72)【発明者】
【氏名】北澤 駿
【審査官】島田 保
(56)【参考文献】
【文献】特開2009-109445(JP,A)
【文献】特開昭63-226688(JP,A)
【文献】特開平06-082508(JP,A)
【文献】国際公開第2014/108991(WO,A1)
【文献】特開2000-206168(JP,A)
【文献】特開2014-095687(JP,A)
【文献】特開2002-014134(JP,A)
【文献】特開平11-072524(JP,A)
【文献】特公平04-017394(JP,B2)
(58)【調査した分野】(Int.Cl.,DB名)
G01R 31/50-31/74
H05K 3/00
(57)【特許請求の範囲】
【請求項1】
絶縁層を挟んで積層した複数の配線層と、絶縁層を貫通して配線層間を電気的に接続するビアと、を備え、上記配線層と上記ビアから構成される配線ネットの導通を、上記配線ネットと外部電極との間の静電容量から検査される配線基板であって、
上記外部電極と対向させる面に、電気的絶縁を持たせたスペーサー層を有
し、
上記スペーサー層は、上記外部電極に対向する面とは反対の面側に、上層導電層を有し、
上記配線基板に電圧を印加した時の、上記配線ネットと上記外部電極間に発生する電圧が予め設定した値となるまでに要する時間により上記配線ネットの断線の良品判断を行うことを特徴とする配線基板。
【請求項2】
上記スペーサー層は、材料が有機物からなり、厚さが3μm~35μmであることを特徴とする請求項1に記載の配線基板。
【請求項3】
上記スペーサー層は、材料が無機物からなり、厚さが0.05μm~0.2μmであることを特徴とする請求項1に記載の配線基板。
【請求項4】
上記スペーサー層は、上記外部電極と対向する面側に、下層導電層を有することを特徴とする請求項1~請求項3のいずれか1項に記載の配線基板。
【請求項5】
請求項1~請求項
4のいずれか1項に記載した配線基板における、上記配線層と上記ビアから構成される配線ネットの導通を、上記配線ネットと外部電極との間の静電容量から検査する検査方法であって、
上記配線基板に電圧を印加した時の、配線ネットと外部電極間に発生する電圧が予め設定した値となるまでに要する時間により配線ネットの断線の良品判断を行うことを特徴とする配線基板の検査方法。
【請求項6】
上記配線ネットと上記外部電極間に印加する電圧が、パルス電圧であることを特徴とする請求項
5に記載の配線基板の検査方法。
【請求項7】
上記配線ネットと上記外部電極間に印加する電圧が、連続パルス電圧から成ることを特徴とする請求項
5又は請求項
6に記載の配線基板の検査方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板の検査方法に係り、配線およびビアの断線しかかりを検出する方法、及び検査を容易にする構造を持った検査用の配線基板に関する。
ここで、本明細書では、「断線しかかり」とは、配線ネットにおいて、それを構成する導電体の一部分または複数の部分に、亀裂、欠け等が生じており、検査段階では電気的接続が損なわれる断線の状態までには至っていないが、潜在的に将来、断線の生じる高い
可能性を有している状態を指す。
【背景技術】
【0002】
半導体パッケージは、半導体部品と配線基板をはんだ等を介して電気的に接合し組み立てを行う。近年ではHBM(High Bandwidth Memory)など半導体部品の高機能化に伴い、半導体部品が高価となっている。このため、半導体部品を搭載する配線基板は良品であることが必須となり、品質を担保するための配線基板の電気検査の実施が非常に重要となる。
従来、配線基板の電気検査方法には、以下の2つの検査方法が採用されており、それぞれの検査方法は状況に応じて使い分けられる。
【0003】
1つ目の方法は、
図1に示すように、ある一定の直流電圧が印加された1対の導通チェック用プローブ41a及び41bの内、一方のプローブ41aを配線基板42に形成された配線ネット43上にある上部電極44aに接触させるとともに、他方のプローブ41bを配線ネット43の他方上にある下部電極44bに接触させ、このとき、プローブ41a及び41b間に電流が流れるかによって配線ネット43の導通状態を判断する。この方法はI-V法と呼ばれる。
【0004】
2つ目の方法は、
図2に示すように、交流電圧が印加された1対の導通チェック用プローブ41a及び41bの内、一方のプローブ41aを配線基板42に形成された配線ネット43上にある電極44aに接触させるとともに、他方のプローブ41bを配線基板の下面側に設けた外部電極45に接触させ、このとき、配線ネット43及び外部電極45の間に発生する静電容量により配線ネット43の導通状態を判断する。この方法は静電容量法と呼ばれる。
【0005】
ここで、本明細書において、「配線ネット」とは、1の電極から他の電極までの配線層やビアを含めた電気的接続の一連のネット構成を指す。1つの配線基板に1又は2以上の配線ネットが形成されている。
静電容量法を用いた従来技術としては、特許文献1に記載の方法がある。特許文献1では、1対の導通チェック用プローブ間に印加される電圧と静電容量により発生する電圧降下の比率を比較することで配線の検査を行う。
【先行技術文献】
【特許文献】
【0006】
【発明の概要】
【発明が解決しようとする課題】
【0007】
I-V法、及び静電容量法では配線ネット43の断線・短絡の検出が可能となる。しかし、高価な半導体部品を用いるハイエンド半導体パッケージでは、配線ネットの断線しかかりも品質に大きく影響する。配線ネットの断線しかかりを検出するために、I-V法では、電流と電圧のより算出される抵抗値を良品と比較する方法が採られる。
一方、静電容量法では、断線しかかりが起こっても静電容量が変化しにくいため、断線しかかりの検出が困難であるといった課題がある。
本発明は、このような課題に鑑みなされたもので、配線ネットの電気検査において、静電容量法でも断線しかかりの検出が容易な配線基板及び検査方法を提供することにある。
【課題を解決するための手段】
【0008】
課題解決のために、本発明の一形態は、絶縁層を挟んで積層した複数の配線層と、絶縁層を貫通して配線層間を電気的に接続するビアと、を備え、上記配線層と上記ビアから構成される配線ネットの導通を、上記配線ネットと外部電極との間の静電容量から検査される配線基板であって、上記外部電極と対向する面に、電気的絶縁を持たせたスペーサー層を有することを特徴とする。
ここで、上記の配線基板は、半導体部品に搭載される際には、スペーサー層を除去してから用いられる。
また、本発明の他の態様は、上記態様の配線基板における、上記配線層と上記ビアから構成される配線ネットの導通を、上記配線ネットと外部電極との間の静電容量から検査する検査方法であって、上記配線基板に電圧を印加した時の、配線ネットと外部電極間に発生する電圧が予め設定した値となるまでに要する時間により配線ネットの断線の良品判断を行うことを特徴とする。
【発明の効果】
【0009】
本発明の態様によれば、半導体部品に搭載される配線基板について、搭載前の段階で、静電容量法で配線の断線しかかりを検出することが可能となる。
【図面の簡単な説明】
【0010】
【
図1】I-V法を用いた配線基板の電気検査方法の概略図である。
【
図2】静電容量法を用いた配線基板の電気検査方法の概略図である。
【
図3】本発明に基づく実施形態に係る静電容量法を用いた配線基板の電気検査方法の概略図である。
【
図4】本発明に基づく実施形態に係る静電容量法を用いた配線基板の電気検査方法の配線良否判別方法を説明する図である。
【
図5】本発明に基づく実施形態に係る静電容量法を用いた配線基板の電気検査方法の検出精度の向上方法を説明する図である。
【
図6】本発明に基づく実施形態に係る静電容量法を用いた配線基板の電気検査方法の第2の実施の形態を説明する図である。
【
図7】本発明に基づく実施形態に係る静電容量法を用いた配線基板の電気検査方法の第3の実施の形態を説明する図である。
【
図8】本発明に基づく実施形態に係る静電容量法を用いた配線基板の電気検査方法の第3の実施の形態を説明する図である。
【
図9】本発明に基づく実施形態に係る静電容量法を用いた配線基板の電気検査方法の第3の実施の形態を説明する図である。
【発明を実施するための形態】
【0011】
以下、図面を参照して本発明の実施形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
(第1の実施の形態)
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。
図3は第1の実施の形態に係る配線基板の電気検査方法を例示する概略図であり、本発明に関わる配線しかかりの検査概略を示した図である。
配線基板の基本構成は、従来と同様であり、配線基板42は、絶縁層51(
図2参照)を挟んで積層した複数の配線層52と、絶縁層を貫通して配線層間を電気的に接続するビアと、を備える。符号43は、配線ネットを示す。
図2では、配線ネットが2つ記載され、
図3では、配線ネットが1つ記載されている。
本実施形態の配線基板42は、
図3に示すように、絶縁層51(
図2参照)と、配線層52と、ビア53と、上部電極44a、下部電極44bとスペーサー層46を有する。
電気検査が終了後に、絶縁層上層には、他の配線層や絶縁層、ビア配線、コア層等の任意の層を形成することができる。電気検査が終了後であって、スペーサー層46を剥離した後に、絶縁層の下層に対し、樹脂を主成分とする層、シリコンを主成分とする層、セラミックを主成分とする層等が含まれていてもよい。
【0012】
<絶縁層>
絶縁層は、例えば、エポキシ系樹脂又はポリイミド系樹脂を主成分とする絶縁性樹脂等により形成されている。又、絶縁性樹脂として、例えば、熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂を用いることができる。絶縁層の厚さは、例えば、3μm~35μmとすることができる。絶縁層は、シリカ(SiO2)等のフィラーを含有しても構わない。
そして、絶縁層の上層において、全層が熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂からなるビルドアップ層で構成されていても良いし、熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂のビルドアップ層が双方存在して構成されていても良い。
【0013】
<スペーサー層46>
スペーサー層46は、配線ネット43の電気検査が終了後に剥離される層である。スペーサー層46は、絶縁樹脂で構成され、例えば、熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂を用いることができる。有機材料からなる絶縁樹脂を用いたスペーサー層の厚さは、例えば、3μm~35μmとすることができる。絶縁層は、シリカ(SiO2)等のフィラーを含有しても構わない。
スペーサー層46は、無機物により構成することも可能である、この場合、スペーサー層46は、CVDやスパッタリング等で各種無機物を成膜して用いることができる。無機物を用いたスペーサー層の厚さは、例えば、0.05μm~0.2μmとすることができる。
また、スペーサー層46の比誘電率は、2.0以上であることが望ましい。
【0014】
<配線層>
配線層52は、絶縁層51の上層に、所定の平面形状にパターニングされている。配線層52の材料としては、例えば、銅(Cu)等を用いることができる。配線層52の厚さは、例えば、1~15μmとすることができる。配線層52は、ビア53等を介して下層の配線層52と接続されている。
【0015】
<電極>
上部電極44a、下部電極44bは、配線基板42の最外に位置する絶縁層51に形成されており、半導体チップ等の電子部品と電気的に接続することができる。上部電極44a、下部電極44bは、絶縁層51の表面に対し、突起する形状でも良く、平坦でも良く、凹んだ形状でも良い。
上部電極44a、下部電極44bの材料としては、例えば、銅(Cu)を用いることができる。又、上部電極44a、下部電極44bの形成には、例えば、周知のセミアディティブ法を用いることができる。又、金属ポストの形成には、例えば、周知のサブトラクティブ法を用いてもよい。
【0016】
(電気検査方法)
本実施形態の配線ネットの検査方法は、静電容量法を採用する。検査方法は、
図3に示すように、配線層とビアから構成される配線ネット43の導通を、配線ネットと配線基板の下側に配置した外部電極45との間の静電容量によって検査する。
すなわち、本実施形態の検査方法では、上記構成の配線基板42を外部電極45の上に設置し、上部電極44aと外部電極45間にパルス電圧Vinを印加する。
【0017】
パルス電圧Vinを印加すると、配線層52、ビア53、上部電極44a、及び下部電極44bから構成される配線ネット43と、外部電極45との間に発生する容量成分Coutに掛かる電圧Voutが、
図4に示すように立上って、経時に従い増加する。
容量成分Coutに掛かる電圧Voutの立ち上がり時間は、配線ネット43の抵抗値Rと容量成分Coutとの積に比例する。抵抗値Rと容量成分Coutの積は時定数τと呼ばれ、時定数τは、静電容量を持った素子の応答速度の特性を表す値となる。
【0018】
ここで、配線ネット43に断線しかかりが発生すると配線ネット43の抵抗値はRより増加したR1の抵抗値を持つことなる。このため、断線しかかりが発生すると、
図4中に破線で示すように、電圧Voutの立ち上がり時間が、断線しかかりに比例して増加する。本実施形態の検査方法では、この立ち上がり時間を正常部と比較することで、断線しかかりを検出する。
また、容量成分Coutは、向かい合う電極44b、45の面積Sと、その間隔dと、電極44b、45間の材料、つまりスペーサー層46の材料の誘電率εにより決定される。
【0019】
従来の静電容量法による検査方法では、検査対象の配線基板の下層と外部電極との間にポーラス状絶縁シートを挟むようにして、検査装置の外部電極上に、配線基板を載せることで、配線基板を装置に吸着によって固定をした後、測定を実施していた。ポーラス状絶縁シートの厚みは50~100μm程度であった。
本実施形態では、従来用いていた、ポーラス状絶縁シートより薄いスペーサー層を配線基板下部に設けることが可能となるので、従来の検査手法よりも電極間隔dの値を小さくすることにより、容量成分Coutを大きくとることができる。
【0020】
このように、本実施形態では、容量成分Coutを大きくすることで、電圧Voutの立ち上がり時間が長くなるため、断線しかかりを精度良く検出することが可能となる。
上部電極44aと外部電極45間に印加する電圧Vinは、連続パルス電圧として、1回に限らず複数回繰り返しても良い。例えば、
図5のように電圧Vinを印加し、複数回の立ち上がり時間をサンプリングすることで、よりノイズやエラーを除外することができ、より精度良く断線しかかりを検出することが可能となる。
【0021】
(第2の実施の形態)
次に、第2の実施形態について図面を参照して説明する。
第1の実施形態と同様な構成、方法については、説明を省略して記載する。
本実施形態の基本構成は、第1の実施形態と同様である。
【0022】
[第2の実施の形態に係る配線基板の構造]
発明に基づく実施形態の検査方法の検査精度を向上させるには、向かい合う電極44b、45の電極面積Sを大きくすることも有効である。
本実施形態では、
図6に示すように、スペーサー層46の上部に対し、下部電極44bを形成した絶縁層と対向する側の間に、上層導電層47を設ける。上層導電層47を設けることで、被測定対象基板の電極面積は基板サイズと同サイズとなり、容量成分Coutの値を大きくすることができる。これにより、正常な配線ネット抵抗値Rと、一部断線しかかりが発生している配線ネットでの抵抗値R1との差が小さい場合でも、容量成分Coutを大きくすることで、時定数τを大きくとることができる。
すなわち、本実施形態にあっては、断線しかかりをより精度良く検出することが可能となる。
上層導電層47は、下部電極44bを形成後にその上にスパッタリング法、無電解めっき等の手法にて形成しても良いし、周知のセミアディティブプロセスを用いる場合は、下部電極44bを形成するにあたり用いた給電層をそのまま使用しても良い。
【0023】
(第3の実施の形態)
次に、第3の実施形態について図面を参照して説明する。
第1の実施形態、及び第2の実施形態と同様な構成、方法については、説明を省略して記載する。
本実施形態の基本構成は、第1の実施形態、又は第2の実施形態と同様である。
【0024】
[第3の実施の形態に係る配線基板の構造]
実施の形態の検査方法をする際に、被測定対象となる配線基板42は電気検査装置のステージ、すなわち外部電極45に吸着固定した後、上部電極44aにプローブを接触させることで容量成分の測定を行う。しかし、配線基板42は多層構造をとることで、反りやうねりなど発生し、外部電極45に吸着することができず、測定できないことがある。
【0025】
そこで、本実施形態では、
図7、8、9に示すように、スペーサー層46の下層に、下層導電層48を設ける。下層導電層48を設けることで、外部電極に吸着固定ができない場合でも、上部電極44aと下層導電層48間に電圧Vinを印加することで、測定が精度良く実行可能となる。
被測定対象となる配線基板42が電気検査装置のステージに吸着可能な場合は、
図7の形態をとり、反りやうねりなどの影響によりステージ吸着ができない場合は、
図9の形態をとる。
このように、本実施形態にあっては、安定して測定が可能となり、断線しかかりをより精度良く検出することが可能となる。
【0026】
(全実施形態での効果)
本実施形態の配線基板の検査方法及び配線基板によれば、静電容量法で配線の断線しかかりを検出することが可能となる。
【符号の説明】
【0027】
41a、41bプローブ
42 配線基板
43 配線ネット
44a 上部電極
44b 下部電極
45 外部電極
46 スペーサー層
47 上層導電層
48 下層導電層
51 絶縁層
52 配線層
53 ビア
Vin 電圧