特許 7469815 金属壁を備えた薄膜抵抗器を備える集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-09

(45)【発行日】2024-04-17

(54)【発明の名称】金属壁を備えた薄膜抵抗器を備える集積回路

(51)【国際特許分類】

   H01L 21/822 20060101AFI20240410BHJP

   H01L 27/04 20060101ALI20240410BHJP

   H01L 21/8234 20060101ALI20240410BHJP

   H01L 27/06 20060101ALI20240410BHJP

   H01L 27/088 20060101ALI20240410BHJP

【ＦＩ】

H01L27/04 P

H01L27/04 A

H01L27/06 102A

H01L27/088 Z

【請求項の数】 20

(21)【出願番号】P 2021527015

(86)(22)【出願日】2019-07-25

(65)【公表番号】

(43)【公表日】2021-11-18

(86)【国際出願番号】 US2019043432

(87)【国際公開番号】W WO2020023743

(87)【国際公開日】2020-01-30

【審査請求日】2022-07-25

(31)【優先権主張番号】16/047,889

(32)【優先日】2018-07-27

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【代理人】

【識別番号】230129078

【弁護士】

【氏名又は名称】佐藤 仁

(72)【発明者】

【氏名】チージョン ホン

(72)【発明者】

【氏名】ホンリン グオ

(72)【発明者】

【氏名】ベンジャミン ジェーブズ タイマー

(72)【発明者】

【氏名】グレゴリー ボイド シン

【審査官】鈴木 聡一郎

(56)【参考文献】

【文献】米国特許出願公開第２００６／０１１８９０４（ＵＳ，Ａ１）

【文献】特開平０６－０６１３５３（ＪＰ，Ａ）

【文献】特開２００５－２６８７４９（ＪＰ，Ａ）

【文献】特開２００２－２３７５２４（ＪＰ，Ａ）

【文献】特開２００８－０２１７２６（ＪＰ，Ａ）

【文献】特開２０１１－１０８７７７（ＪＰ，Ａ）

【文献】特開２００９－１４１２６６（ＪＰ，Ａ）

【文献】特開２０１６－０２１５８６（ＪＰ，Ａ）

【文献】特開２０１４－２０７４１３（ＪＰ，Ａ）

【文献】特開平０７－１５３９１０（ＪＰ，Ａ）

【文献】特開昭６０－１３６３３４（ＪＰ，Ａ）

【文献】米国特許第０５３８９８１４（ＵＳ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２１／８２３２－２１／８２３８

Ｈ０１Ｌ ２１／８２４９

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２７／０６

Ｈ０１Ｌ ２７／０７

Ｈ０１Ｌ ２７／０８５－２７／０９２

Ｈ０１Ｌ ２７／１１８

(57)【特許請求の範囲】

【請求項1】

集積回路（ＩＣ）を製造する方法であって、
半導体表面層を有する基板を提供することであって、前記半導体表面層が少なくとも１つの回路機能を実現するための機能回路要素を含む、前記基板を提供することと、
前記半導体表面層の上に金属層を形成することと、
前記金属層上に第１のレベル間誘電体（ＩＬＤ）層を形成することと、
前記第１のＩＬＤ層上に薄膜抵抗器（ＴＦＲ）層を含む薄膜抵抗器（ＴＦＲ）を形成することと、
前記ＴＦＲ上に第２のレベル間誘電体（ＩＬＤ）層を形成することと、
前記第２のＩＬＤ層にコンタクト孔を形成することであって、前記コンタクト孔が前記ＴＦＲの一部を露出させる、前記コンタクト孔を形成することと、
前記コンタクト孔の側壁上と前記ＴＦＲの露出された一部上とに金属コンタクト層を形成することであって、前記金属コンタクト層が前記ＴＦＲと同じ材料を含む、前記金属コンタクト層を形成することと、
前記金属コンタクト層上に金属相互接続を形成することと、
前記ＴＦＲの少なくとも２つの側部上に少なくとも１つの垂直金属壁を形成することであって、前記少なくとも１つの垂直金属壁が、充填されたビアによって結合される少なくとも２つの金属レベルを含む、前記少なくとも１つの垂直金属壁を形成することと、
を含み、
前記機能回路要素が前記少なくとも１つの垂直金属壁の外にある、方法。

【請求項2】

請求項１に記載の方法であって、
前記ＴＦＲ層が、シリコンクロム（ＳｉＣｒ）又はニッケルクロム（ＮｉＣｒ）を含む、方法。

【請求項3】

請求項１に記載の方法であって、
前記ＴＦＲ層が、ドープされたポリシリコンを含む、方法。

【請求項4】

請求項１に記載の方法であって、
前記ＴＦＲ層の厚みが１ｎｍ～１００ｎｍである、方法。

【請求項5】

請求項１に記載の方法であって、
前記ＴＦＲをレーザートリミングすることを更に含む、方法。

【請求項6】

請求項１に記載の方法であって、
前記少なくとも１つの垂直金属壁が、少なくとも２つの前記垂直金属壁を含む、方法。

【請求項7】

請求項１に記載の方法であって、
前記少なくとも１つの垂直金属壁の少なくとも２つの金属レベルが、互い違いに配置された複数の金属アイランドを含む、方法。

【請求項8】

請求項１に記載の方法であって、
前記少なくとも１つの垂直金属壁の少なくとも２つの金属レベルが、前記ＩＣ上で最小幅を共有する、方法。

【請求項9】

請求項１に記載の方法であって、
前記少なくとも１つの垂直金属壁が前記半導体表面層から電気的に分離される、方法。

【請求項10】

請求項１に記載の方法であって、
前記ＴＦＲが１００～１，０００Ω／平方のシート抵抗を有する、方法。

【請求項11】

集積回路（ＩＣ）であって、
半導体表面層を有する基板であって、前記半導体表面層が少なくとも１つの回路機能を実現するための機能回路要素を含む、前記基板と、
前記半導体表面層の上の金属層と、
前記金属層上の第１のレベル間誘電体（ＩＬＤ）層と、
前記第１のＩＬＤ層上の薄膜抵抗器（ＴＦＲ）層を含むＴＦＲと、
前記ＴＦＲ上の第２のレベル間誘電体（ＩＬＤ）層と、
前記第２のＩＬＤ層内に形成されるコンタクト孔であって、前記ＴＦＲの一部を露出させる、前記コンタクト孔と、
前記コンタクト孔の側壁と前記ＴＦＲの露出された一部とを覆う金属コンタクト層であって、前記ＴＦＲと同じ材料を含む、前記金属コンタクト層と、
前記金属コンタクト層上の金属相互接続と、
前記ＴＦＲの少なくとも２つの側部上の少なくとも１つの垂直金属壁であって、充填されたビアによって結合される少なくとも２つの金属レベルを含む、前記少なくとも１つの垂直金属壁と、
を含み、
前記機能回路要素が前記少なくとも１つの垂直金属壁の外にある、ＩＣ。

【請求項12】

請求項１１に記載のＩＣであって、
前記ＴＦＲ層が、シリコンクロム（ＳｉＣｒ）又はニッケルクロム（ＮｉＣｒ）を含む、ＩＣ。

【請求項13】

請求項１１に記載のＩＣであって、
前記ＴＦＲ層が、ドープされたポリシリコンを含む、ＩＣ。

【請求項14】

請求項１１に記載のＩＣであって、
前記ＴＦＲ層の厚みが１ｎｍ～１００ｎｍである、ＩＣ。

【請求項15】

請求項１１に記載のＩＣであって、
前記少なくとも１つの垂直金属壁が少なくとも２つの前記垂直金属壁を含む、ＩＣ。

【請求項16】

請求項１１に記載のＩＣであって、
前記少なくとも１つの垂直金属壁の少なくとも２つ金属レベルが、互い違いに配置された複数の金属アイランドを含む、ＩＣ。

【請求項17】

請求項１１に記載のＩＣであって、
前記少なくとも１つの垂直金属壁の少なくとも２つの金属レベルが、前記ＩＣ上で最小幅を共有する、ＩＣ。

【請求項18】

請求項１１に記載のＩＣであって、
前記少なくとも１つの垂直金属壁が前記半導体表面層から電気的に分離される、ＩＣ。

【請求項19】

請求項１１に記載のＩＣであって、
前記ＴＦＲが１００～１，０００Ω／平方のシート抵抗を有する、ＩＣ。

【請求項20】

請求項１１に記載のＩＣであって、
前記ＩＣがアナログＩＣを含む、ＩＣ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、薄膜抵抗器（ＴＦＲ）を有する半導体集積回路（ＩＣ）デバイスに関する。

【背景技術】

【0002】

集積回路デバイスにはＴＦＲを含むものがある。概して、ＴＦＲはおよそ０．１μｍ以下の厚みを有するが、厚い膜抵抗器は概して千倍厚い。シリコンクロム（ＳｉＣｒ）およびニッケルクロム（ＮｉＣｒ）は、薄膜形成における高い電気抵抗、抵抗（ＴＣＲ）の比較的低い温度係数、並びに、比較的高い電流密度を確実に運ぶ能力のため、ＴＦＲとして長年用いられてきた。ＴＦＲは、特に、演算増幅器のオフセット電圧、又は、電圧レギュレータの出力電圧を設定するためなど、精密ＩＣのためにレーザートリミングすることができる。

【0003】

レーザートリミングは、レーザービームを用いて、ＴＦＲ構造の一部を切除することによって達成される。ＴＦＲの実効断面積が減少することにつれて、その抵抗は増加する。レーザートリミングは、通常、ウェハプロービングと組み合わせて成される。

【発明の概要】

【0004】

本概要は、提供される図面を含む詳細な説明において以下に詳述される、開示される概念の簡単な選択を簡略化された形態で紹介するために提供される。この概要は、特許請求される主題の範囲を限定することを意図していない。

【0005】

ＩＣが、少なくとも１つの回路機能を実現するための機能回路要素を備える半導体表面層を有する基板を含み、半導体表面層の上方の金属層上にはレベル誘電体間（ＩＬＤ）層がある。ＴＦＲ層を含むＴＦＲがＩＬＤ層上にある。少なくとも１つの垂直金属壁が、ＴＦＲの少なくとも２つの側部上にある。金属壁は、充填ビアによって共に結合される少なくとも２つの金属レベルを含む。機能回路要素は金属壁の外にある。

【0006】

ここで、必ずしも一定の縮尺で描かれていない添付の図面を参照する。

【図面の簡単な説明】

【0007】

【図1A】ＴＦＲを少なくとも部分的に囲む開示された金属壁を含むＴＦＲを有する例示のＩＣの一部の断面図を示す。

【0008】

【図1B】ＴＦＲの４つの側部のうちの３つを壁で囲むことによって少なくとも部分的に囲む金属壁を有する開示されたＴＦＲの上から見下ろした図である。

【0009】

【図1C】図１Ｂに示される３つの金属壁を少なくとも部分的に囲むＴＦＲを有するＩＣの断面図である。

【0010】

【図2A】例示の態様に従った、ＴＦＲを少なくとも部分的に囲む金属壁を有するＩＣを形成する例示の方法のプロセス経過を示す断面図である。

【図2B】例示の態様に従った、ＴＦＲを少なくとも部分的に囲む金属壁を有するＩＣを形成する例示の方法のプロセス経過を示す断面図である。

【図2C】例示の態様に従った、ＴＦＲを少なくとも部分的に囲む金属壁を有するＩＣを形成する例示の方法のプロセス経過を示す断面図である。

【図2D】例示の態様に従った、ＴＦＲを少なくとも部分的に囲む金属壁を有するＩＣを形成する例示の方法のプロセス経過を示す断面図である。

【図2E】例示の態様に従った、ＴＦＲを少なくとも部分的に囲む金属壁を有するＩＣを形成する例示の方法のプロセス経過を示す断面図である。

【図2F】例示の態様に従った、ＴＦＲを少なくとも部分的に囲む金属壁を有するＩＣを形成する例示の方法のプロセス経過を示す断面図である。

【図2G】例示の態様に従った、ＴＦＲを少なくとも部分的に囲む金属壁を有するＩＣを形成する例示の方法のプロセス経過を示す断面図である。

【図2H】例示の態様に従った、ＴＦＲを少なくとも部分的に囲む金属壁を有するＩＣを形成する例示の方法のプロセス経過を示す断面図である。

【図2I】例示の態様に従った、ＴＦＲを少なくとも部分的に囲む金属壁を有するＩＣを形成する例示の方法のプロセス経過を示す断面図である。

【図2J】例示の態様に従った、ＴＦＲを少なくとも部分的に囲む金属壁を有するＩＣを形成する例示の方法のプロセス経過を示す断面図である。

【発明を実施するための形態】

【0011】

例示の態様が図面に関連して記載され、図面において、同様の参照数字は類似又は同等の要素を示すために用いられる。幾つかの行為又は事象が、別の順序で及び／又は他の行為又は事象と同時に起こり得るので、行為又は事象の例示される順序は限定するものと見なされるべきではない。また、幾つかの例示される動作又は事象は、本開示に従った手法を実装するために必要とされないことがある。

【0012】

また、さらなる限定なしに本明細書で用いられる用語「～と結合される」又は「～に結合する」等は、間接的又は直接的な電気的接続のいずれかを説明することを意図している。そのため、第１のデバイスが第２のデバイスに「結合する」場合、その接続は、経路内に寄生のみが存在する直接的な電気的接続を介して、又は他のデバイス及び接続を含む介在するアイテムを介する間接的な電気的接続を介して、成され得る。間接結合の場合、介在するアイテムは、概して、信号の情報を改変しないが、その電流レベル、電圧レベル、及び／又は電力レベルを調整し得る。

【0013】

本開示は、ＴＦＲのレーザートリミング中につくられる可能性のある誘電体損傷が、漏れ電流の増加、機械的強度の低下など、ＩＣの品質及び信頼性のリスクを引き起こす可能性があることを認識している。開示されるＩＣは、誘電体損傷を、金属壁を越えて延在しないように封じ込めることによって、レーザートリミングによって誘発される誘電体損傷の影響を低減又は排除し得る、少なくとも部分的に取り囲む金属壁を有するＴＦＲを特徴とする。開示される金属壁は、少なくとも２つの異なる金属レベルを共に結合する金属層及び充填ビア（例えば、タングステン充填）を含む。

【0014】

図１Ａは、ＴＦＲ２９０を少なくとも部分的に囲む周囲の金属壁１０８ａ及び１０８ｂを含むＴＦＲ２９０を有する例示のＩＣ１００の一部の断面図を示す。ＩＣ１００は、シリコンウェハなどの基板１０２上に形成される。基板１０２は、シリコンなどのバルク基板材料、又はバルク基板材料上のエピタキシャル層を含み得る。あるいは、基板は、シリコン－ゲルマニウム、他の４族材料、又は、ＩＩＩ－Ｖ及びＩＩＶＩ化合物半導体材料を含む他の半導体材料を含み得る。

【0015】

ＩＣ１００は、ＩＣ１００上の、それぞれ、第１のノード及び第２のノードに接続されるそれぞれの端部を有するＴＦＲ２９０として示される少なくとも１つのＴＦＲを含む。図１Ａに示す図では、金属壁１０８ａ及び１０８ｂがＴＦＲ２９０の側部のうちの２つに配置された二重金属壁として示されている。

【0016】

ＴＦＲ２９０は、クロム又はドープされたポリシリコンを含み得、レベル間誘電体（ＩＬＤ）層１２２ａ上に示されている。ＴＦＲ２９０は、概して１ｎｍ～１００ｎｍの厚さであり、概して１００～１，０００Ω／平方のシート抵抗を有する。ＴＦＲ２９０は、１２６ａとして示されるビアランドによって接触される。

【0017】

フィールド酸化物（ＦＯＸ）層又はＦＯＸ領域１１２が、ＩＣ１００の要素を横方向に電気的に分離するために、基板１０２に（例えば、基板１０２の頂部表面の近くに又は頂部表面に近接して）形成される。プレメタル誘電体（ＰＭＤ）層１１４が、後続の金属層１１８－１～１１８－Ｎの堆積に先立って、任意のＦＯＸ領域１１２上を含む基板１０２上に形成され、ここで、１１８－１、金属１（Ｍ１）と呼ぶことができ、本例での頂部金属層である１１８－ＮはＭ５である。金属層１１８－１～１１８－Ｎは、アルミニウム又は銅、又はそれらのそれぞれの合金を含み得る。コンタクト１１６は、ゲート誘電体１１０上のゲート電極１１１、及びソース１０７及びドレイン１０９を含む金属酸化物半導体（ＭＯＳ）トランジスタ１０６などのＩＣ構成要素のための電気的接続を提供するために、ＰＭＤ層１１４を介して配置され得る。金属壁１０８ａ及び１０８ｂは、基板１０２の半導体表面層から電気的に分離されて示されているが、金属壁１０８ａ及び１０８ｂを基板１０２に接地するためのコンタクトが存在し得る。

【0018】

ＰＭＤ層１１４の上に配置される複数の金属レベル１１８－１～１１８－Ｎは、ＭＯＳトランジスタ１０６及び金属壁１０８ａ、１０８ｂによって示される機能回路要素に接続される一部と、任意の追加の構成要素、デバイス、又は回路部分とを含む金属相互接続１２０を含み得る。１２２ａ～ｅとして示されるＩＬＤ層（例えば、二酸化シリコンベースの材料などで構成される誘電性材料又は組成）は、各金属レベルにおける金属相互接続１２０の間、及びそれぞれの金属レベルの間に配置される。

【0019】

それぞれのビアレベル１２４は、金属レベル１１８－１～１１８－Ｎの間に配置され、例示のビアレベル１２４は、隣り合うレベルの金属相互接続１２０間に接続を提供する金属ビア１２６を含み得る。一配置において、種々の誘電体層が、同様の材料を用いて同様のプロセスフローで形成され得る。低誘電率（Ｋ）材料、例えば、フルオロシリケートガラス（ｋ=３．６を有するフッ素化ケイ酸塩ガラス）、ＯＳＧ（ｋ=２．９を有する有機ケイ酸塩ガラス）、及びＵＬＫ（ｋ=２．５を有する超低ｋ誘電性材料）など、ＩＬＤ層のための他の誘電性材料も本発明の範囲内にあることを理解されたい。ＩＬＤ層は、シリコン窒化物及びシリコンカーバイドなど、異なる誘電性材料のキャップ層及びエッチストップ層を含み得る。

【0020】

開示される金属壁１０８ａ、１０８ｂは、対応するビア列（row）とともに、単一金属壁、二重金属壁、又は３つ以上の金属壁であり得る。金属壁１０８ａ、１０８ｂは、それらがアルミニウム又は銅、又はそれぞれの合金を含み得るように、ＩＣ１００上の金属層の一部又は全部に関与し得る。金属壁に用いられるビア１２６は、任意のビアレベル、又は組み合わされた複数のビアレベルを含み得る。開示される金属壁１０８ａ、１０８ｂの幅は金属層のために最小のサイズとし得るが、最小サイズに限定されるわけではない。ビア１２６サイズはＩＣ上のビアのために最小としもよいが、最小ビアサイズであることに限定されない。金属壁１０８ａ、１０８ｂのための金属レベル上の金属は、金属アイランドを含み得、アイランドが共に接続されないようにし得る。

【0021】

図１Ｂは、ＴＦＲ２９０の４つの側部のうちの３つを壁で囲むことによって少なくとも部分的にＴＦＲ２９０を囲む、１０８ａ、１０８ｂ、及び１０８ｃとして示される金属壁を有する開示されたＴＦＲの上から見下ろした図である。金属壁の各々は、互いに互い違いの金属アイランド１５８を有する二列に配列されて示されるビア１２６によって接続されるＭ１、Ｍ２、Ｍ３、Ｍ４、及びＭ５を含み得る１５８として示される複数の金属アイランドを含む。頂部レベル上の金属配置（Ｍ５など）は、その中に各々二つ又は三つの金属ビア１２６を有する金属アイランド１５８を有し、金属壁は、図１Ａの１１８－１に対応するＭ１から、図１Ａに示される１１８－Ｎに対応するＭ５などの頂部金属レベルまで延在し得る。金属アイランド１５８は、基板１０２から分離される（図１Ａに示される）か又は基板１０２に接続され得、ＩＣ上の機能回路から分離され、ＴＦＲ２９０と金属アイランド１５８との間に如何なる介在構造も有さないようにＴＦＲ２９０に近接している。

【0022】

図１Ｃは、図１Ｂに示された３つの金属壁１０８ａ、１０８ｂ、及び１０８ｃを少なくとも部分的に囲んでＴＦＲ２９０を有する１７０として示されるＩＣの断面図である。レーザートリミングに起因するクラックとして示されるＩＬＤ１２２ｂ、１１２ｃ、及び１２２ｄに対する損傷１６７が、金属壁１０８ａ及び１０８ｂ内に含まれることが示されている。

【0023】

開示される態様は、ＴＦＲを少なくとも部分的に囲む金属壁を有するＴＦＲを含むＩＣを製造する方法を含む。図２Ａは、図１Ａに示されるＭＯＳトランジスタ１０６を含むような複数の相互接続トランジスタを含む機能回路要素１８０を各々含む複数のＩＣダイ（例えば、ウェハ）がその中に形成される半導体表面層１０３を含む基板１０２上に１２２ａとして示されるＩＬＤ層を堆積した後のプロセス中のＩＣを示す。金属層１１８－１は、ＰＭＤ１１４上にあり、１２２ａとして示されるＩＬＤの層の下にある。機能回路要素（後述する図２Ａ～図２Ｉの機能回路要素１８０参照）は概して、ＴＦＲを形成する前に、基板１０２内に形成される。本明細書で用いられるような機能回路要素は、デジタルＩＣ（例えば、デジタルシグナルプロセッサ）又はアナログＩＣ（例えば、増幅器又は電力コンバータ）、また、一態様において、ＢｉＣＭＯＳ（ＭＯＳ及びバイポーラ）ＩＣなどの所望の機能性を実現及び実施する。開示されるＩＣ上に提供される機能回路要素の能力は、例えば、シンプルなデバイスから複雑なデバイスまで、変化し得る。機能回路要素に含まれる具体的な機能性は、開示されるＩＣにとって重要ではない。

【0024】

ＩＬＤ層２２２ａは、テトラエトキシシランＴＥＯＳ由来シリコン酸化物層を含み得る。しかしながら、オルガノシリケートガラス（ＯＳＧ）、低ｋ誘電体（すなわち、二酸化シリコンに対してより小さい誘電率）、フッ素ドープされたシリカガラスなどのドープされた誘電体層、又は、ＳｉＮ層又はその変形（例えば、ＳｉＯＮ）を含むなどの、堆積シリコン酸化物を含む開示されるＩＬＤ層のために、他の誘電体膜も用いられ得る。

【0025】

図２Ｂは、ＩＬＤ層１２２ａ上にＴＦＲ層１６１を堆積した後のプロセス中のＩＣを示す。堆積プロセスは、直流（ＤＣ）又は無線周波数（ＲＦ）スパッタプロセスを含み得る。ＴＦＲ層１６１は、ＳｉＣｒ又はその合金、例えば、ＳｉＣＣｒ、ＳｉＣＯＣｒを含む炭素含有のものなどであり、ここで、Ｃは１原子百分率～５０原子百分率であり得るか、又は、ＮｉＣｒ又はその合金、例えば、６１％Ｎｉ、１５％のＣｒ、２４％のＦｅ（全て原子百分率）のＮｉＣｒＦｅ、又はドープされたポリシリコンを含み得る。ＴＦＲ層１６１の厚みは概して１ｎｍ～５０ｎｍであり、例えば、一つ特定態様において２ｎｍ～１０ｎｍ又は約３～５ｎｍである。

【0026】

図２Ｃは、ＨＭ１６２（例えば、ＴＥＯＳ由来のＨＭ層）として示されるハードマスク層を堆積し、その後、ＨＭ層１６２上にパターンを形成した後のプロセス中のＩＣを示す。フォトレジスト１６３は、パターンを形成するために用いられ得る。この堆積プロセスは、ＴＥＯＳベースの堆積プロセスの場合、約３００ミリトールの圧力及び約７００℃の温度の低圧力ＣＶＤ（ＬＰＣＶＤ）を含み得る。ＨＭ層１６２の厚み範囲は２０Ａ～３００Ａとし得る。

【0027】

図２Ｄは、ＴＦＲ層を含む少なくとも１つのＴＦＲ２９０を形成するためにＩＬＤ層１２２ａ内で停止するＨＭ層１６２及びＴＦＲ１６１をエッチングし、次いでＰＲ層１６３を剥がした後のプロセス中のＩＣを示す。シリコン酸化物の場合のＨＭ層エッチのエッチング気体は、ＡｒとＣＦ_４とし得、任意選択でＣｌ_２を備える。ＴＦＲ層１６１をエッチングするために用いられるエッチング気体は、概して、Ｏ_２、Ｃｌ_２、及び少なくとも１つの炭素ハロゲン気体を流すことを含む。例えば、任意選択のＡｒを備えた０_２、Ｃｌ_２、及びＣＦ_４が、ＳｉＣｒをエッチングするために用いられ得る。また、ＣＦ_４の代わりとして、又はＣＦ_４に加えて、ＣＨＦ_３、又はＣＨ_２Ｆ_２、及び／又は同様に用いられるＮ_２などの他の気体も、ＴＦＲ層をエッチングするために用いられ得る。

【0028】

図２Ｅは、ＩＬＤ層１２２ｂとして示される第２のＩＬＤ層の堆積後のプロセス中のＩＣを示す。ＩＬＤ層１２２ｂは、概して、堆積シリコン酸化物を含む。図２Ｆは、ＩＬＤ１２２ｂ及びＨＭ層１６２を介してビア１２６を形成してＴＦＲ層１６１上のコンタクトを露出させ、次いで、厚いＳｉＣｒ層２７０（ＴＦＲ層１６１と比較して厚い。例えば５０Ａ～６００Ａ厚など、少なくとも１０倍厚い）とする例によって示される別の金属層を堆積及びパターン化した後のプロセス中のＩＣを示す。厚いＳｉＣｒ層２７０は、ＩＬＤ層１２２ｂに形成されたＴＦＲヘッドと呼ぶことができる。プラズマエッチ又はウェットエッチを用いて、ＴＦＲヘッドのためＩＬＤ層１２２ｂにビア１２６を形成し得る。金属相互接続１２０は、ビア１２６と厚いＳｉＣｒ層２７０とに接する。

【0029】

図２Ｇは、金属層１１８‐２（Ｍ２）を堆積した後、それを画定し、ＩＬＤ層１２２ｃを堆積し、ＩＬＤ層１２２ｃ内に１２６を形成した後のプロセス中のＩＣを示す。図２Ｈは、金属層１１８‐３（Ｍ３）を堆積し、それを画定し、ＩＬＤ層１２２ｄを堆積し、ＩＬＤ層１２２ｄ内に１２６を形成した後のプロセス中のＩＣを示す。図２Ｉは、金属層１１８‐４（Ｍ４）を堆積し、それを画定し、ＩＬＤ層１２２ｅを堆積し、ＩＬＤ層１２２ｅ内に１２６を形成した後のプロセス中のＩＣを示す。図２Ｊは、金属層１１８‐５（Ｍ５）を堆積し、それをＩＬＤ層１２２ｅ内のビア１２６上に画定した後のプロセス中のＩＣを示す。

【0030】

次いで、ＩＣは、任意選択で、頂部金属レベルまでの金属レベルを任意選択で含むように、金属壁に追加してその上に充填ビアを含む１つ又は複数の追加の金属レベルを任意選択で形成することを含む、既知の従来のバックエンドオブライン（ＢＥＯＬ）処理によって完成され得る。他の金属層としての頂部金属層は、アルミニウムもしくは銅、又はそれらのそれぞれの合金を含み得る。次に、パッシベーションオーバーコート（ＰＯ）が概して続き、続いてＰＯがパターン化される。ＰＯ層は、シリコン酸化物、シリコン窒化物、又はＳｉＯＮなどの、少なくとも１つの誘電体層を含む。以下に述べるように、最終的なＩＣでは、ＴＦＲ２９０は、機能回路要素１８０内で、例えば、貫通ビア及びコンタクトが半導体表面層１０３内の回路要素内のノードに達するＭ２接続を介して、接続される。

【0031】

開示される態様は、種々のアッセンブリフローに統合され得る半導体ダイを形成して、種々の異なるデバイス及び関連製品を形成するために用いられ得る。半導体ダイは、その中の種々の要素及び／又は層を含み得る。これらは、障壁層、誘電体層、デバイス構造、並びに、ソース領域、ドレイン領域、ビットライン、ベース、エミッタ、コレクタ、導電性ライン、導電性ビアなどを含む、能動要素及び受動要素を含む。また、半導体ダイは、バイポーラ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＣＭＯＳ、ＢｉＣＭＯＳ、及びＭＥＭＳを含む種々のプロセスから形成され得る。

【0032】

本開示に関連する当業者であれば、特許請求の範囲内で多くの他の態様が可能であり得、さらなる追加、削除、置換、及び変形が、本開示の範囲から逸脱することなく、記載された態様になされ得ることを理解するであろう。

【図1A】

【図1B】

【図1C】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】

【図2H】

【図2I】

【図2J】