特許7470185 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ シャープ株式会社の特許一覧

特許7470185整流装置および非接触給電システム

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-09

(45)【発行日】2024-04-17

(54)【発明の名称】整流装置および非接触給電システム

(51)【国際特許分類】

H02M 7/21 20060101AFI20240410BHJP

H02J 50/12 20160101ALI20240410BHJP

【ＦＩ】

H02M7/21 A

H02J50/12

【請求項の数】 12

(21)【出願番号】P 2022517537

(86)(22)【出願日】2021-03-11

(86)【国際出願番号】 JP2021009696

(87)【国際公開番号】W WO2021220632

(87)【国際公開日】2021-11-04

【審査請求日】2022-08-03

(31)【優先権主張番号】P 2020079660

(32)【優先日】2020-04-28

(33)【優先権主張国・地域又は機関】JP

(31)【優先権主張番号】P 2020163948

(32)【優先日】2020-09-29

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000005049

【氏名又は名称】シャープ株式会社

(74)【代理人】

【識別番号】100147304

【弁理士】

【氏名又は名称】井上知哉

(74)【代理人】

【識別番号】100148493

【弁理士】

【氏名又は名称】加藤浩二

(72)【発明者】

【氏名】佐々木正人

【審査官】東昌秋

(56)【参考文献】

【文献】国際公開第２０２０／０１２７８７（ＷＯ，Ａ１）

【文献】国際公開第９８／０２１８１５（ＷＯ，Ａ１）

【文献】特開２００９－２８４５６４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ７／００－７／４０

Ｈ０２Ｍ３／００－３／４４

Ｈ０２Ｊ５０／００－５０／９０

(57)【特許請求の範囲】

【請求項1】

交流電流を供給する給電部と、
前記交流電流に対する導通状態および非導通状態が切り替わるスイッチング素子と、
前記スイッチング素子に印加される電圧を検出する印加電圧検出部と、
前記スイッチング素子に流れる前記交流電流が負から正に変化するゼロクロス点を検出するゼロクロス検出部と、
前記印加電圧検出部の検出電圧が所定の閾値電圧以下になってから、前記スイッチング素子が連続する導通状態と非導通状態とで動作する第１一定時間の後に、前記スイッチング素子を導通状態に切り替えるとともに、前記ゼロクロス検出部が前記交流電流のゼロクロス点を検出してから、前記スイッチング素子が連続する導通状態と非導通状態とで動作する第２一定時間の後に、前記スイッチング素子を非導通状態に切り替える制御部と、を備え、
前記スイッチング素子に流れる前記交流電流は、前記スイッチング素子のドレインからソースに流れる場合に正の極性であり、
前記スイッチング素子に印加される前記電圧は、前記スイッチング素子のソース側を基準とした場合のドレイン側の電圧であることを特徴とする整流装置。

【請求項2】

交流電流を供給する給電部と、
前記交流電流に対する導通状態および非導通状態が切り替わる第１スイッチング素子と、
前記第１スイッチング素子と直列に接続された第２スイッチング素子と、
前記第１スイッチング素子および前記第２スイッチング素子に印加される電圧を検出する印加電圧検出部と、
前記第１スイッチング素子と前記第２スイッチング素子とを交互に導通状態と非導通状態に切り替え、前記印加電圧検出部の検出電圧が所定の第１閾値電圧以下になってから、前記第１スイッチング素子および前記第２スイッチング素子が連続する導通状態と非導通状態とで動作する第１一定時間の後に、前記第１スイッチング素子および前記第２スイッチング素子を導通状態に切り替えるとともに、前記印加電圧検出部の検出電圧が所定の第２閾値電圧以上になってから、前記第１スイッチング素子および前記第２スイッチング素子が連続する導通状態と非導通状態とで動作する第２一定時間の後に、前記第１スイッチング素子および前記第２スイッチング素子を非導通状態に切り替える制御部と、を備え、
前記第１スイッチング素子および前記第２スイッチング素子に印加される前記電圧は、前記第１スイッチング素子および前記第２スイッチング素子のソース側を基準とした場合のドレイン側の電圧であることを特徴とする整流装置。

【請求項3】

前記制御部は、
前記印加電圧検出部の検出電圧が前記第１閾値電圧以下になると、第１コンデンサに対する充電を開始するとともに、充電開始から前記第１一定時間の後に前記第１スイッチング素子および前記第２スイッチング素子を導通状態に切り替え、
前記印加電圧検出部の検出電圧が前記第２閾値電圧以上になると、第２コンデンサに対する充電を開始するとともに、充電開始から前記第２一定時間の後に前記第１スイッチング素子および前記第２スイッチング素子を非導通状態に切り替えることを特徴とする請求項２に記載の整流装置。

【請求項4】

前記制御部は、前記第１コンデンサを充電しているときに、前記第２コンデンサの充電を開始し、前記第２コンデンサを充電しているときに、前記第１コンデンサの充電を開始することを特徴とする請求項３に記載の整流装置。

【請求項5】

前記第１一定時間は、前記印加電圧検出部の前記検出電圧が前記第１閾値電圧以下になるタイミング以降に前記第１スイッチング素子を導通状態に切り替えるように設定されていることを特徴とする請求項３または４に記載の整流装置。

【請求項6】

前記制御部は、前記印加電圧検出部の前記検出電圧が前記第１閾値電圧以下になる直前に前記第１コンデンサを放電させ、前記印加電圧検出部の前記検出電圧が前記第２閾値電圧以上になる直前に前記第２コンデンサを放電させることを特徴とする請求項３から５のいずれか１項に記載の整流装置。

【請求項7】

前記制御部は、前記印加電圧検出部の検出電圧が前記第１閾値電圧以下になったタイミングから、前記印加電圧検出部の検出電圧が前記第２閾値電圧以上になったタイミングまでの時間が所定の時間を超えなかった場合に、前記第１スイッチング素子および前記第２スイッチング素子の非導通状態を維持することを特徴とする請求項２から６のいずれか１項に記載の整流装置。

【請求項8】

前記印加電圧検出部の検出電圧が前記第１閾値電圧以下になったタイミングから、前記印加電圧検出部の検出電圧が前記第２閾値電圧以上になったタイミングまでの時間を所定の時間と比較することで負荷状態を検出する負荷検出部をさらに備えていることを特徴とする請求項２から７のいずれか１項に記載の整流装置。

【請求項9】

前記負荷検出部は、前記印加電圧検出部の検出電圧が前記第１閾値電圧以下になると、第３コンデンサに対する充電を開始し、前記印加電圧検出部の検出電圧が前記第２閾値電圧以上になったタイミングでの前記第３コンデンサへの充電電圧を、充電開始から第３一定時間に達したときの前記充電電圧に相当する所定の電圧とを比較することを特徴とする請求項８に記載の整流装置。

【請求項10】

前記第２スイッチング素子を介して前記給電部および前記第１スイッチング素子と接続される蓄電部をさらに備えていることを特徴とする請求項２から９のいずれか１項に記載の整流装置。

【請求項11】

前記給電部は、非接触で受電して前記交流電流を供給する受電コイルを有していることを特徴とする請求項１から１０のいずれか１項に記載の整流装置。

【請求項12】

請求項１１に記載の整流装置と、
前記受電コイルに対して非接触で送電する送電コイルを有する送電装置と、を備えていることを特徴とする非接触給電システム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、スイッチング素子を用いた整流装置に関する。本出願は、２０２０年４月２８日に日本に出願された特願２０２０－７９６６０号および２０２０年９月２９日に日本に出願された特願２０２０－１６３９４８号に優先権を主張し、その内容をここに援用する。

【背景技術】

【0002】

非接触給電システムの受電側においては、発生した交流電圧を整流する整流回路が設けられている。このような整流回路としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）を用いた同期整流型の整流回路が知られている。ＭＯＳＦＥＴは、ダイオードと比べてオン抵抗が小さい。このため、同期整流型の整流回路は、電力損失を低減することができる。

【0003】

例えば、特許文献１には、４つのトランジスタを含むブリッジ回路と、制御回路とで構成される同期整流回路が開示されている。制御回路は、ブリッジ回路における２つの入力ノードの電圧に基づいて、それぞれの入力ノードにおける電流のゼロクロスを検出し、検出したゼロクロスごとにレベルが遷移する検出信号の状態に応じて４つのトランジスタのオンオフ状態を切り替える。

【0004】

制御回路に設けられた電圧調整部は、ゼロクロスを検出する２つのコンパレータの閾値電圧を調整する。電圧調整部は、閾値電圧の調整において、２つの入力ノードの電圧をそれぞれ基準電圧と比較する２つの調整用コンパレータの比較結果に応じたアップダウンカウンタのカウント値に基づいて閾値電圧を変化させる。このように、ゼロクロス検出用のコンパレータの閾値電圧を調整することにより、電流がゼロとなるタイミングで適正にトランジスタをスイッチングすることができる。

【先行技術文献】

【特許文献】

【0005】

【文献】特許第６５５４３１７号公報（２０１９年７月３１日発行）

【発明の概要】

【発明が解決しようとする課題】

【0006】

上記の同期整流回路は、閾値電圧の調整により、高周波動作に対応できる。しかしながら、制御回路は、ゼロクロスの検出から即時にトランジスタのオンオフ状態を切り替える。このため、上記の同期整流回路は、如何に高周波動作に対応できるとは言え、スイッチング周期がより短縮化されると、制御に遅れが生じる。その結果、トランジスタのスイッチング動作が理想的なスイッチング動作から外れることにより、損失が増加するという問題が生じる。

【0007】

本開示の一態様は、トランジスタのスイッチング制御を好ましいタイミングで行うことを目的とする。

【課題を解決するための手段】

【0008】

上記の課題を解決するために、本開示の一態様に係る整流装置は、交流電流を供給する給電部と、前記交流電流に対する導通状態および非導通状態が切り替わるスイッチング素子と、前記スイッチング素子に印加される電圧を検出する印加電圧検出部と、前記スイッチング素子に流れる前記交流電流が正から負に変化するゼロクロス点を検出するゼロクロス検出部と、前記印加電圧検出部の検出電圧が所定の閾値電圧以下になってから、前記スイッチング素子が連続する導通状態と非導通状態とで動作する第１一定時間の後に、前記スイッチング素子を導通状態に切り替えるとともに、前記ゼロクロス検出部が前記交流電流のゼロクロス点を検出してから、前記スイッチング素子が連続する導通状態と非導通状態とで動作する第２一定時間の後に、前記スイッチング素子を非導通状態に切り替える制御部と、を備えている。

【0009】

上記の課題を解決するために、本開示の他の態様に係る整流装置は、交流電流を供給する給電部と、前記交流電流に対する導通状態および非導通状態が切り替わるスイッチング素子と、前記第１スイッチング素子と直列に接続された第２スイッチング素子と、前記第１スイッチング素子および前記第２スイッチング素子に印加される電圧を検出する印加電圧検出部と、前記第１スイッチング素子と前記第２スイッチング素子とを交互に導通状態と非導通状態に切り替え、前記印加電圧検出部の検出電圧が所定の第１閾値電圧以下になってから、前記第１スイッチング素子および前記第２スイッチング素子が連続する導通状態と非導通状態とで動作する第１一定時間の後に、前記第１スイッチング素子および前記第２スイッチング素子を導通状態に切り替えるとともに、前記印加電圧検出部の検出電圧が所定の第２閾値電圧以上になってから、前記第１スイッチング素子および前記第２スイッチング素子が連続する導通状態と非導通状態とで動作する第２一定時間の後に、前記第１スイッチング素子および前記第２スイッチング素子を非導通状態に切り替える制御部と、を備えている。

【発明の効果】

【0010】

本開示の一態様によれば、トランジスタのスイッチング制御を好ましいタイミングで行うことができる。

【図面の簡単な説明】

【0011】

【図1】本開示の実施形態１に係る非接触給電システムの構成を示す回路図である。

【図2】上記非接触給電システムにおける整流装置の動作を示すタイミングチャートである。

【図3】本開示の実施形態２に係る非接触給電システムの構成を示す回路図である。

【図4】図３に示す非接触給電システムの整流装置における電流充電回路の構成を示す回路図である。

【図5】図３に示す非接触給電システムにおける整流装置の動作を示すタイミングチャートである。

【図6】本開示の実施形態３に係る非接触給電システムの構成を示す回路図である。

【図7】図６に示す非接触給電システムにおける整流装置の動作を示すタイミングチャートである。

【図8】本開示の実施形態４に係る非接触給電システムの構成を示す回路図である。

【図9】本開示の実施形態５に係る非接触給電システムの構成を示す回路図である。

【図10】図９に示す非接触給電システムにおける整流装置の動作を示すタイミングチャートである。

【図11】図９に示す非接触給電システムにおける整流装置の他の動作を示すタイミングチャートである。

【発明を実施するための形態】

【0012】

〔実施形態１〕
本開示の実施形態１について図１および図２に基づいて説明すると、以下の通りである。

【0013】

図１は、本開示の実施形態１に係る非接触給電システム１０１の構成を示す回路図である。

【0014】

図１に示すように、非接触給電システム１０１は、送電装置１と、整流装置１０とを備えている。非接触給電システム１０１は、送電装置１から整流装置１０へ電力を非接触（無線）によって供給するシステムである。非接触による給電方式としては、例えば、電磁誘導方式、磁気共鳴方式などの各種の方式を採用することができる。整流装置１０は、スマートフォンなどの携帯機器だけでなく、掃除機などの家電機器、電動車両などに好適に用いられる。

【0015】

送電装置１は、駆動電源２と、送電コイルＬ２と、共振コンデンサＣ２とを有している。駆動電源２は交流電圧を出力するように、インバータ回路などで構成されている。駆動電源２の周波数は、例えば、電磁誘導方式の場合は１５０ｋＨｚ～２００ｋＨｚが用いられ、磁気共鳴方式の場合はＩＳＭバンド帯（例えば１３．５６ＭＨｚ）が用いられる。

【0016】

共振コンデンサＣ２は、送電コイルＬ２と共振するために設けられるコンデンサである。送電コイルＬ２は、駆動電源２から出力される交流電圧に基づいて、整流装置１０へ電力を送電するために設けられるコイルである。

【0017】

共振コンデンサＣ２の一端は駆動電源２の一方の出力端子と接続されており、共振コンデンサＣ２の他端は送電コイルＬ２の一端と接続されている。送電コイルＬ２の他端は、駆動電源２の他方の出力端子と接続されている。送電装置１は、駆動電源２と、共振コンデンサＣ２と、送電コイルＬ２とが、直列に接続されることによって閉回路を形成している。

【0018】

これにより、駆動電源２から、共振コンデンサＣ２および送電コイルＬ２へ交流電圧が印加されると、共振コンデンサＣ２と送電コイルＬ２とで構成される共振回路に共振が生じる。送電コイルＬ２は、送電コイルＬ２に近接するように配置された整流装置１０へ電力を伝送する。

【0019】

整流装置１０は、半波整流回路を含んでいる。整流装置１０は、受電コイルＬ１（給電部）と、共振コンデンサＣ１と、スイッチング素子Ｍと、ダイオードＤと、蓄電コンデンサＣ３（蓄電部）と、制御回路１１（制御部）と、電流検出器１２とを有している。

【0020】

受電コイルＬ１は、送電装置１の送電コイルＬ２が近づくと、送電コイルＬ２と磁気結合することにより交流電流を発生する。受電コイルＬ１は、ワイヤレスで、送電コイルＬ２から受電することにより、整流装置１０内の回路へ交流電流を供給する素子である。

【0021】

尚、整流装置１０を、ワイヤレスの受電装置として構成しない場合、受電コイルＬ１に代えて交流電源を備えてもよい。この場合、送電装置１は不要である。

【0022】

共振コンデンサＣ１は、受電コイルＬ１と直列に接続されることにより、受電コイルＬ１とともに共振するように設けられるコンデンサである。共振コンデンサＣ１の一端は、ダイオードＤのアノードに接続されている。共振コンデンサＣ１の他端は、受電コイルＬ１の一端に接続されている。

【0023】

ダイオードＤは、受電コイルＬ１から共振コンデンサＣ１を介して流れる交流電流のうち正の電流Ｉｓｅｃを流し、電流Ｉｓｅｃと逆向きの負の電流を流さない。ダイオードＤのカソードは、蓄電コンデンサＣ３の一端に接続されている。

【0024】

スイッチング素子Ｍは、ＭＯＳＦＥＴなどのトランジスタである。スイッチング素子Ｍは、ソース端子と、ドレイン端子と、ゲート端子とを有している。スイッチング素子Ｍは、ゲート端子に供給されるゲート駆動電圧Ｖｇが制御回路１１によって制御されることにより、受電コイルＬ１が流す交流電流に対する、ソース端子とドレイン端子との間のオン（導通状態）とオフ（非導通状態）とが切り替わる。

【0025】

スイッチング素子Ｍのドレイン端子は、共振コンデンサＣ１の一端およびダイオードＤのアノードに接続されている。スイッチング素子Ｍのソース端子は、受電コイルＬ１の他端に接続されている。

【0026】

蓄電コンデンサＣ３は、整流装置１０が搭載された機器を動作させるための充電可能な電源として機能するコンデンサである。蓄電コンデンサＣ３の他端はスイッチング素子Ｍのソース端子および受電コイルＬ１の他端に接続されている。

【0027】

制御回路１１は、電流変化検出回路１３と、電圧変化検出回路１４と、遅延回路１５，１６と、ＲＳフリップフロップ１７と、ドライバ１８とを有している。

【0028】

電流変化検出回路１３は、受電コイルＬ１からの交流電流の極性が負から正に変わる変化点（ゼロクロス点）を検出する回路である。電流変化検出回路１３は、具体的には、電流Ｉｓｅｃがゼロに達するタイミングでＨレベルの一定幅を有するパルス信号を検出信号Ｄｉとして出力する。

【0029】

電圧変化検出回路１４は、スイッチング素子Ｍのドレイン端子の電圧、すなわち、スイッチング素子Ｍのドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化するタイミングを検出する。電圧変化検出回路１４は、具体的には、ドレイン－ソース間電圧Ｖｄｓが所定の閾値電圧Ｖｔｈ未満であるときにＨレベルの一定幅を有するパルス信号を検出信号Ｄｖとして出力し、ドレイン－ソース間電圧Ｖｄｓが閾値電圧Ｖｔｈ以上であるときにＬレベルを出力する。尚、所定の閾値電圧Ｖｔｈは、一例として、－５０ｍＶ～－３００ｍＶの範囲で規定されることが好ましい。

【0030】

遅延回路１５は、電流変化検出回路１３からの検出信号Ｄｉを一定時間（第１一定時間）遅延させる回路である。遅延回路１５は、検出信号Ｄｉを遅延させた信号を、ＲＳフリップフロップ１７をリセットするためのリセット信号ＲＳＴとして出力する。遅延回路１６は、電圧変化検出回路１４からの検出信号Ｄｖを一定時間（第２一定時間）遅延させる回路である。遅延回路１６は、検出信号Ｄｖを遅延させた信号を、ＲＳフリップフロップ１７をセットするためのセット信号ＳＥＴとして出力する。遅延回路１５が検出信号Ｄｉを遅延させる一定時間と、遅延回路１６が検出信号Ｄｖを遅延させる一定時間とは同じ時間である。

【0031】

ＲＳフリップフロップ１７は、セット端子Ｓに遅延回路１６からのセット信号ＳＥＴが入力され、リセット端子Ｒに遅延回路１５からのリセット信号ＲＳＴが入力される。ＲＳフリップフロップ１７は、Ｈレベルのセット信号ＳＥＴによって出力端子ＱからＨレベルの出力信号を出力する一方、Ｈレベルのリセット信号ＲＳＴによって出力端子ＱからＬレベルの出力信号を出力する。

【0032】

ドライバ１８は、ＲＳフリップフロップ１７からの出力信号を増幅して、ゲート駆動電圧Ｖｇとしてスイッチング素子Ｍのゲート端子に与える。

【0033】

上記のように構成される非接触給電システム１０１における整流装置１０の動作について説明する。図２は、整流装置１０の動作を示すタイミングチャートである。

【0034】

図２に示すように、スイッチング素子Ｍがオフ状態で受電コイルＬ１からの交流電流の極性が正から負に変わることにより、スイッチング素子Ｍのドレイン－ソース間容量に蓄積された電荷が放電される。これにより、スイッチング素子Ｍのドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化して閾値電圧Ｖｔｈ未満に低下する。すると、電圧変化検出回路１４から出力される検出信号Ｄｖは、ＬレベルからＨレベルに変化し、パルス幅の時間を経過するとＬレベルに変化する。検出信号Ｄｖは、遅延回路１６によって一定時間Ｔ遅延して、セット信号ＳＥＴとしてＲＳフリップフロップ１７のセット端子Ｓに入力される。

【0035】

一方、電流Ｉｓｅｃが０に達することにより、電流変化検出回路１３から出力される検出信号Ｄｉは、ＬレベルからＨレベルに変化し、パルス幅の時間経過するとＬレベルに変化する。検出信号Ｄｉは、遅延回路１５によって一定時間Ｔ遅延して、リセット信号ＲＳＴとしてＲＳフリップフロップ１７のリセット端子Ｒに入力される。

【0036】

ＲＳフリップフロップ１７がセット信号ＳＥＴによってセットされてからリセット信号ＲＳＴによってリセットされるまで、ＲＳフリップフロップ１７の出力端子ＱからＨレベルの出力信号が出力される。この出力信号がドライバ１８によって増幅されることにより、Ｈレベルのゲート駆動電圧Ｖｇがスイッチング素子Ｍのゲート端子に印加される。これにより、スイッチング素子Ｍがオンする。

【0037】

このように、ゲート駆動電圧ＶｇがＨレベルに変化するタイミングと、ゲート駆動電圧ＶｇがＬレベルに変化するタイミングとが、それぞれ遅延回路１４，１５によって一定時間Ｔ遅延する。ここで、一定時間Ｔは、スイッチング素子Ｍのスイッチング周期の１／２周期以上、かつ１周期未満の範囲で設定されている。

【0038】

これにより、ドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化するタイミングが検出されてからスイッチング周期を超える一定時間Ｔ後にオンするようにスイッチング素子Ｍが駆動される。また、交流電流が負から正に変化するゼロクロス点が検出されてからスイッチング周期を超える一定時間Ｔ後にオフするようにスイッチング素子Ｍが駆動される。

【0039】

このように、スイッチング素子Ｍのスイッチングを制御するための契機となる検出事象（ドレイン－ソース間電圧Ｖｄｓおよび交流電流の変化）が検出されてから、スイッチング素子Ｍのスイッチング制御が一定時間Ｔ遅延する。これにより、スイッチング周期以内でスイッチングを制御する従来の整流装置と比べて、スイッチング素子Ｍのスイッチング制御を好ましいタイミングで行うことができる。したがって、スイッチング素子Ｍのスイッチング動作の損失を低減することができる。

【0040】

〔実施形態２〕
本開示の実施形態２について、図３～図５に基づいて以下のとおり説明する。尚、本実施形態において、実施形態１における構成要素と同一の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。

【0041】

図３は、実施形態２に係る非接触給電システム１０２の構成を示す回路図である。

【0042】

図３に示すように、非接触給電システム１０２は、上述した非接触給電システム１０１と同じく、送電装置１を備えている。また、非接触給電システム１０２は、非接触給電システム１０１の整流装置１０に代えて整流装置２０を備えている。

【0043】

整流装置２０は、半波整流回路を含んでいる。整流装置２０は、整流装置１０と同じく、受電コイルＬ１と、共振コンデンサＣ１と、蓄電コンデンサＣ３とを有している。整流装置２０は、整流装置１０のダイオードＤおよびスイッチング素子Ｍに代えて、それぞれ第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２を有している。整流装置２０は、整流装置１０の電流検出器１２、電流変化検出回路１３および電圧変化検出回路１４に代えて、第１ヒステリシスコンパレータＣＭＰ１（第１印加電圧検出部）と、第２ヒステリシスコンパレータＣＭＰ２（第２印加電圧検出部）とを有している。整流装置２０は、整流装置１０の制御回路１１に代えて、第１制御回路２１（制御部）と、第２制御回路２２（制御部）とを有している。

【0044】

第１スイッチング素子Ｍ１は、ＭＯＳＦＥＴなどのトランジスタである。第１スイッチング素子Ｍ１は、ソース端子と、ドレイン端子と、ゲート端子とを有している。第１スイッチング素子Ｍ１は、ゲート端子に供給されるゲート駆動電圧Ｖｇ１が第１制御回路２１によって制御されることにより、受電コイルＬ１が流す交流電流に対する、ソース端子とドレイン端子との間のオン（導通状態）とオフ（非導通状態）とが切り替わる。

【0045】

第１スイッチング素子Ｍ１のソース端子は、グランドＧＮＤ１と接続されるとともに、共振コンデンサＣ１の一端に接続されている。第１スイッチング素子Ｍ１のドレイン端子は、第２スイッチング素子Ｍ２のソース端子と接続されているとともに、受電コイルＬ１の一端に接続されている。

【0046】

ここで、グランドＧＮＤ１および後述するグランドＧＮＤ２～ＧＮＤ９は、基準の電位点である。グランドＧＮＤ１～ＧＮＤ９の電位は、全て同じ電位である。

【0047】

第２スイッチング素子Ｍ２は、ＭＯＳＦＥＴなどのトランジスタである。第２スイッチング素子Ｍ２は、ソース端子と、ドレイン端子と、ゲート端子とを有している。第２スイッチング素子Ｍ２は、第１スイッチング素子Ｍ１および受電コイルＬ１のそれぞれと直列に接続されている。第２スイッチング素子Ｍ２は、ゲート端子に供給されるゲート駆動電圧が第２制御回路２２によって制御されることにより、受電コイルＬ１が流す交流電流に対する、ソース端子とドレイン端子との間のオン（導通状態）とオフ（非導通状態）とが切り替わる。第２スイッチング素子Ｍ２は、第１スイッチング素子Ｍ１と同じスイッチング周期で動作する。

【0048】

第２スイッチング素子Ｍ２のソース端子は、上述のように、第１スイッチング素子Ｍ１のドレイン端子と接続されているとともに、受電コイルＬ１の一端にも接続されている。第２スイッチング素子Ｍ２のドレイン端子は、蓄電コンデンサＣ３の一端と接続されている。蓄電コンデンサＣ３の他端はグランドＧＮＤ５に接続されている。第２スイッチング素子Ｍ２のゲート端子は、後述するように、第２制御回路２２が有するバッファＢＵＦ２を介してＲＳフリップフロップ回路ＦＦ６の出力端子Ｑと接続されている。

【0049】

第１ヒステリシスコンパレータＣＭＰ１は、第１スイッチング素子Ｍ１のドレイン－ソース間電圧（印加電圧）を監視する。第１ヒステリシスコンパレータＣＭＰ１の反転入力端子は、第１スイッチング素子Ｍ１のドレイン端子に接続されている。第１ヒステリシスコンパレータＣＭＰ１の非反転入力端子は、グランドＧＮＤ２に接続されている。第１ヒステリシスコンパレータＣＭＰ１の出力端子は、後述する、第１制御回路２１が有するＲＳフリップフロップＦＦ１のセット端子Ｓに接続されている。また、第１ヒステリシスコンパレータＣＭＰ１の出力端子は、インバータＩＮＶ１を介して、第１制御回路２１が有するＲＳフリップフロップＦＦ２のセット端子Ｓに接続されている。

【0050】

第１ヒステリシスコンパレータＣＭＰ１は、ヒステリシス特性を有しており、２つの第１閾値電圧Ｖｔｈ１および第２閾値電圧Ｖｔｈ２を有する。第１閾値電圧Ｖｔｈ１は、第２閾値電圧Ｖｔｈ２より低い。尚、所定の第１閾値電圧Ｖｔｈ１は、一例として、－５０ｍＶ～－３００ｍＶの範囲で規定されることが好ましい。所定の第２閾値電圧Ｖｔｈ２は、一例として、０ｍＶ～－２０ｍＶの範囲で規定されることが好ましい。

【0051】

第１ヒステリシスコンパレータＣＭＰ１は、第１スイッチング素子Ｍ１のドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化するときに、ドレイン－ソース間電圧Ｖｄｓと、第１閾値電圧Ｖｔｈ１とを比較する。また、第１ヒステリシスコンパレータＣＭＰ１は、ドレイン－ソース間電圧ＶｄｓがＬレベルからＨレベルに変化するときに、ドレイン－ソース間電圧Ｖｄｓと、第２閾値電圧Ｖｔｈ２とを比較する。

【0052】

第２ヒステリシスコンパレータＣＭＰ２は、第２スイッチング素子Ｍ２のドレイン－ソース間電圧（印加電圧）を監視する。第２ヒステリシスコンパレータＣＭＰ２の反転入力端子は、第２スイッチング素子Ｍ２のドレイン端子に接続されている。第２ヒステリシスコンパレータＣＭＰ２の非反転入力端子は、第１スイッチング素子Ｍ１のドレイン端子と第２スイッチング素子Ｍ２のソース端子との接続点、すなわち、受電コイルＬ１の一端に接続されている。第２ヒステリシスコンパレータＣＭＰ２の出力端子は、後述する、第２制御回路２２が有するＲＳフリップフロップＦＦ４のセット端子Ｓに接続されている。また、第２ヒステリシスコンパレータＣＭＰ２の出力端子は、インバータＩＮＶ２を介して、第２制御回路２２が有するＲＳフリップフロップＦＦ５のセット端子Ｓに接続されている。

【0053】

第２ヒステリシスコンパレータＣＭＰ２は、ヒステリシス特性を有しており、２つの第１閾値電圧Ｖｔｈ１１および第２閾値電圧Ｖｔｈ１２を有する。第１閾値電圧Ｖｔｈ１１は、第２閾値電圧Ｖｔｈ１２より低い。尚、所定の第１閾値電圧Ｖｔｈ１１も、所定の第１閾値電圧Ｖｔｈ１と同じく、一例として、－５０ｍＶ～－３００ｍＶの範囲で規定されることが好ましい。所定の第２閾値電圧Ｖｔｈ１２も、所定の第２閾値電圧Ｖｔｈ２と同じく、一例として、０ｍＶ～－２０ｍＶの範囲で規定されることが好ましい。

【0054】

第２ヒステリシスコンパレータＣＭＰ２は、第２スイッチング素子Ｍ２のドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化するときに、ドレイン－ソース間電圧Ｖｄｓと、第１閾値電圧Ｖｔｈ１１とを比較する。また、第２ヒステリシスコンパレータＣＭＰ２は、ドレイン－ソース間電圧がＬレベルからＨレベルに変化するときに、ドレイン－ソース間電圧と、第２閾値電圧Ｖｔｈ１２とを比較する。

【0055】

第１制御回路２１は、第１スイッチング素子Ｍ１のドレイン－ソース間電圧に基づいて第１スイッチング素子Ｍ１のオン（導通状態）とオフ（非導通状態）とを切り替える制御を行う。第１制御回路２１は、インバータＩＮＶ１と、ＲＳフリップフロップＦＦ１，ＦＦ２，ＦＦ３と、電流充電回路２１１，２１２と、コンパレータＣＭＰ３，ＣＭＰ４と、バッファＢＵＦ１とを有している。

【0056】

ＲＳフリップフロップＦＦ１は、第１ヒステリシスコンパレータＣＭＰ１からのＨレベルの出力信号によってセットされ、コンパレータＣＭＰ３からのＨレベルの出力信号によってリセットされる。ＲＳフリップフロップＦＦ１は、セットされることにより出力端子ＱからＨレベルの信号を出力し、リセットされることにより出力端子ＱからＬレベルの信号を出力する。

【0057】

インバータＩＮＶ１は、第１ヒステリシスコンパレータＣＭＰ１からの出力信号を反転する。ＲＳフリップフロップＦＦ２は、インバータＩＮＶ１からのＨレベルの出力信号によってセットされ、コンパレータＣＭＰ４からのＨレベルの出力信号によってリセットされる。ＲＳフリップフロップＦＦ２は、セットされることにより出力端子ＱからＨレベルの信号を出力し、リセットされることにより出力端子ＱからＬレベルの信号を出力する。

【0058】

電流充電回路２１１は、ＲＳフリップフロップＦＦ１からの信号がＬレベルからＨレベルに変化するタイミングで充電を開始し、ＲＳフリップフロップＦＦ１からの信号がＨレベルからＬレベルに変化するタイミングで充電を停止して放電する。電流充電回路２１１は、充電期間において充電電圧を出力する。

【0059】

電流充電回路２１２は、ＲＳフリップフロップＦＦ２からの信号がＬレベルからＨレベルに変化するタイミングで充電を開始し、ＲＳフリップフロップＦＦ２からの信号がＨレベルからＬレベルに変化するタイミングで充電を停止して放電する。電流充電回路２１２は、充電期間において、充電電圧を出力する。

【0060】

電流充電回路２１１，２１２および後述する電流充電回路２２１，２２２の詳細については、後に詳しく説明する。

【0061】

コンパレータＣＭＰ３は、電流充電回路２１１の出力電圧を監視する。コンパレータＣＭＰ３の反転入力端子は、基準電源２１３の正極端子に接続されている。基準電源２１３の負極端子は、グランドＧＮＤ３に接続されている。基準電源２１３は、一定の第３閾値電圧Ｖｔｈ３を出力する。コンパレータＣＭＰ３の非反転入力端子は電流充電回路２１１の出力端子に接続されている。コンパレータＣＭＰ３の出力端子は、ＲＳフリップフロップＦＦ３のセット端子Ｓに接続されている。

【0062】

コンパレータＣＭＰ４は、電流充電回路２１２の出力電圧を監視する。コンパレータＣＭＰ４の反転入力端子は、基準電源２１４の正極端子に接続されている。基準電源２１４の負極端子は、グランドＧＮＤ４に接続されている。基準電源２１４は、一定の第４閾値電圧Ｖｔｈ４を出力する。コンパレータＣＭＰ４の非反転入力端子は電流充電回路２１２の出力端子に接続されている。コンパレータＣＭＰ４の出力端子は、ＲＳフリップフロップＦＦ３のリセット端子Ｒに接続されている。

【0063】

ＲＳフリップフロップＦＦ３は、コンパレータＣＭＰ３およびコンパレータＣＭＰ４のそれぞれの出力に基づいて、第１スイッチング素子Ｍ１のゲート駆動電圧を制御する。ＲＳフリップフロップ回路ＦＦ３の出力端子Ｑは、バッファＢＵＦ１を介して、第１スイッチング素子Ｍ１のゲート端子と接続されている。バッファＢＵＦ１は、ＲＳフリップフロップＦＦ３の出力信号を増幅してゲート駆動電圧として出力する。

【0064】

第２制御回路２２は、第２スイッチング素子Ｍ２のドレイン－ソース間電圧に基づいて第２スイッチング素子Ｍ２のオン（導通状態）とオフ（非導通状態）とを切り替える制御を行う。第２制御回路２２は、インバータＩＮＶ２と、ＲＳフリップフロップＦＦ４，ＦＦ５，ＦＦ６と、電流充電回路２２１，２２２と、コンパレータＣＭＰ５，ＣＭＰ６と、バッファＢＵＦ２とを有している。

【0065】

ＲＳフリップフロップＦＦ４は、第２ヒステリシスコンパレータＣＭＰ２からのＨレベルの出力信号によってセットされ、コンパレータＣＭＰ５からのＨレベルの出力信号によってリセットされる。ＲＳフリップフロップＦＦ４は、セットされることにより出力端子ＱからＨレベルの信号を出力し、リセットされることにより出力端子ＱからＬレベルの信号を出力する。

【0066】

インバータＩＮＶ２は、第２ヒステリシスコンパレータＣＭＰ２からの出力信号を反転する。ＲＳフリップフロップＦＦ５は、インバータＩＮＶ２からのＨレベルの出力信号によってセットされ、コンパレータＣＭＰ６からのＨレベルの出力信号によってリセットされる。ＲＳフリップフロップＦＦ５は、セットされることにより出力端子ＱからＨレベルの信号を出力し、リセットされることにより出力端子ＱからＬレベルの信号を出力する。

【0067】

電流充電回路２２１は、ＲＳフリップフロップＦＦ４からの信号がＬレベルからＨレベルに変化するタイミングで充電を開始し、ＲＳフリップフロップＦＦ４からの信号がＨレベルからＬレベルに変化するタイミングで充電を停止して放電する。電流充電回路２２１は、充電期間において充電電圧を出力する。

【0068】

電流充電回路２２２は、ＲＳフリップフロップＦＦ５からの信号がＬレベルからＨレベルに変化するタイミングで充電を開始し、ＲＳフリップフロップＦＦ５からの信号がＨレベルからＬレベルに変化するタイミングで充電を停止して放電する。電流充電回路２２２は、充電期間において充電電圧を出力する。

【0069】

コンパレータＣＭＰ５は、電流充電回路２２１の出力電圧を監視する。コンパレータＣＭＰ５の反転入力端子は、基準電源２２３の正極端子に接続されている。基準電源２２３の負極端子は、第１スイッチング素子Ｍ１のソース端子と第２スイッチング素子Ｍ２のドレイン端子との接続点に接続されている。基準電源２２３は、一定の第５閾値電圧Ｖｔｈ５を出力する。コンパレータＣＭＰ５の非反転入力端子は電流充電回路２２１の出力端子に接続されている。コンパレータＣＭＰ５の出力端子は、ＲＳフリップフロップＦＦ６のセット端子Ｓに接続されている。

【0070】

コンパレータＣＭＰ６は、電流充電回路２２２の出力電圧を監視する。コンパレータＣＭＰ６の反転入力端子は、基準電源２２４の正極端子に接続されている。基準電源２２４の負極端子は、第１スイッチング素子Ｍ１のソース端子と第２スイッチング素子Ｍ２のドレイン端子との接続点に接続されている。基準電源２２４は、一定の第６閾値電圧Ｖｔｈ６を出力する。コンパレータＣＭＰ６の非反転入力端子は電流充電回路２２２の出力端子に接続されている。コンパレータＣＭＰ６の出力端子は、ＲＳフリップフロップＦＦ６のリセット端子Ｒに接続されている。

【0071】

ＲＳフリップフロップＦＦ６は、コンパレータＣＭＰ５およびコンパレータＣＭＰ６のそれぞれの出力に基づいて、第２スイッチング素子Ｍ２のゲート駆動電圧を制御する。ＲＳフリップフロップ回路ＦＦ６の出力端子Ｑは、バッファＢＵＦ２を介して、第２スイッチング素子Ｍ２のゲート端子と接続されている。バッファＢＵＦ２は、ＲＳフリップフロップＦＦ６の出力信号を増幅してゲート駆動電圧として出力する。

【0072】

続いて、電流充電回路２１１，２１２，２２１，２２２について説明する。図４は、非接触給電システム１０２の整流装置２０における電流充電回路１００の構成を示す回路図である。

【0073】

電流充電回路２１１，２１２，２２１，２２２は、共通して図４に示す電流充電回路１００として構成されている。電流充電回路１００は、インバータＩＮＶ５と、スイッチング素子Ｍ１００，Ｍ２００と、電流源１１０と、コンデンサＣ４（第１コンデンサ，第２コンデンサ）とを有している。

【0074】

スイッチング素子Ｍ１００は、ＭＯＳＦＥＴなどのトランジスタである。スイッチング素子Ｍ１００は、ソース端子と、ドレイン端子と、ゲート端子とを有している。スイッチング素子Ｍ１００は、電流源１１０およびコンデンサＣ４と直列に接続されている。スイッチング素子Ｍ１００のドレイン端子は、電流源１１０の一端と接続されている。スイッチング素子Ｍ１００のソース端子は、コンデンサＣ４の一端に接続されるとともに、電流充電回路１００の出力端子となる。スイッチング素子Ｍ１００のゲート端子は、ＲＳフリップフロップＦＦｎの出力端子Ｑに接続されている。ＲＳフリップフロップＦＦｎは、上述したＲＳフリップフロップＦＦ１，ＦＦ２，ＦＦ４，ＦＦ５のいずれか１つに相当する。

【0075】

電流源１１０の他端は、電源電圧Ｖｃｃが印加される電源ラインと接続されている。コンデンサＣ４の他端は、グランドＧＮＤに接続されている。コンデンサＣ４は、電流充電回路２１１においては、第１コンデンサとして機能し、電流充電回路２１２においては、第２コンデンサとして機能する。

【0076】

スイッチング素子Ｍ２００は、ＭＯＳＦＥＴなどのトランジスタである。スイッチング素子Ｍ２００は、ソース端子と、ドレイン端子と、ゲート端子とを有している。スイッチング素子Ｍ２００は、コンデンサＣ４と並列に接続されている。スイッチング素子Ｍ２００のドレイン端子は、スイッチング素子Ｍ１００のソース端子に接続されている。スイッチング素子Ｍ２００のソース端子は、グランドＧＮＤに接続されている。スイッチング素子Ｍ２００のゲート端子は、インバータＩＮＶ５を介してＲＳフリップフロップＦＦｎの出力端子Ｑと接続されている。

【0077】

上記のように構成される電流充電回路１００において、ＲＳフリップフロップＦＦｎの出力信号がＬレベルからＨレベルに変化することにより、スイッチング素子Ｍ１００がオンするとともに、スイッチング素子Ｍ２００がオフする。これにより、コンデンサＣ４は、電流源１１０からスイッチング素子Ｍ１００を介して供給される電流によって充電される。また、電流充電回路１００において、ＲＳフリップフロップＦＦｎの出力信号がＨレベルからＬレベルに変化することにより、スイッチング素子Ｍ１００がオフするとともに、スイッチング素子Ｍ２００がオンする。これにより、コンデンサＣ４は、スイッチング素子Ｍ２００を介して、蓄積した電荷を放出して放電する。

【0078】

尚、スイッチング素子Ｍ１００がオン状態のときにスイッチング素子Ｍ２００がオフ状態、スイッチング素子Ｍ１００がオフ状態のときにスイッチング素子Ｍ２００がオン状態であるので、スイッチング素子Ｍ１００は無くてもよい。その場合、インバータＩＮＶ５を介さずにＲＳフリップフロップＦＦｎの反転出力端子（図示しない）をスイッチング素子Ｍ２００のゲート端子に接続してもよい。

【0079】

コンデンサＣ４の充電電圧の上昇は、電流源１１０からの電流（充電電流）の大きさに依存し、その比率（速度）は一定である。電流源１１０が定電流源である場合、コンデンサＣ４の充電電圧は線形に変化する。以降の説明では、電流源１１０が定電流源である例について説明する。

【0080】

ここで、コンデンサＣ４の充電の期間は、第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２のスイッチング周期の１／２周期以上、かつスイッチング周期の１周期未満に設定されている。

【0081】

上記のように構成される非接触給電システム１０２における整流装置２０の動作について説明する。図５は、整流装置２０の動作を示すタイミングチャートである。

【0082】

図５に示すように、時刻ｔ０において、受電コイルＬ１からの交流電流の極性が変わることにより、第１スイッチング素子Ｍ１のドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化する。また、第１スイッチング素子Ｍ１にソース－ドレイン電流Ｉｓｄが流れる。このとき、第１ヒステリシスコンパレータＣＭＰ１は、ドレイン－ソース間電圧Ｖｄｓと第１閾値電圧Ｖｔｈ１と比較する。第１ヒステリシスコンパレータＣＭＰ１は、ドレイン－ソース間電圧Ｖｄｓが第１閾値電圧Ｖｔｈ１より低くなると、出力信号をＬレベルからＨレベルに変化させる。

【0083】

第１ヒステリシスコンパレータＣＭＰ１の出力信号は、セット信号ＳＥＴ１として、ＲＳフリップフロップＦＦ１のセット端子Ｓに入力される。また、第１ヒステリシスコンパレータＣＭＰ１の出力信号は、インバータＩＮＶ１によって反転したセット信号ＳＥＴ２として、ＲＳフリップフロップＦＦ２のセット端子Ｓに入力される。ＲＳフリップフロップＦＦ１は、セット信号ＳＥＴ１によってセットされることで、出力信号ＯＵＴ１をＬレベルからＨレベルに変化させる。ＲＳフリップフロップＦＦ２は、セット信号ＳＥＴ２によってセットされることで、出力信号ＯＵＴ２をＬレベルからＨレベルに変化させる。

【0084】

電流充電回路２１１は、その直前に、出力信号ＯＵＴ１がＬレベルに低下したことにより、放電して充電電圧Ｖｃ１を０Ｖに低下させている。電流充電回路２１１は、出力信号ＯＵＴ１が立ち上がるタイミングで充電を開始し、充電電圧Ｖｃ１を上昇させていく。

【0085】

時刻ｔ１において、第１スイッチング素子Ｍ１がオフすることにより、ドレイン－ソース間電圧ＶｄｓがＬレベルからＨレベルに変化する。このとき、第１ヒステリシスコンパレータＣＭＰ１は、ドレイン－ソース間電圧Ｖｄｓと第２閾値電圧Ｖｔｈ２と比較する。第１ヒステリシスコンパレータＣＭＰ１は、ドレイン－ソース間電圧Ｖｄｓが第２閾値電圧Ｖｔｈ２より高くなると、出力信号（セット信号ＳＥＴ１）をＨレベルからＬレベルに変化させる。

【0086】

電流充電回路２１２は、その直前に、出力信号ＯＵＴ２がＬレベルに低下したことにより、放電して充電電圧Ｖｃ２を０Ｖに低下させている。電流充電回路２１２は、出力信号ＯＵＴ２が立ち上がるタイミングで充電を開始し、充電電圧Ｖｃ２を上昇させていく。

【0087】

時刻ｔ２において、コンパレータＣＭＰ３は、充電電圧Ｖｃ１が第３閾値電圧Ｖｔｈ３以上になると、出力信号（リセット信号ＲＳＴ１）をＬレベルからＨレベルに変化させる。これにより、ＲＳフリップフロップＦＦ１がリセットされる。すると、電流充電回路２１１が充電を停止して放電するので、充電電圧Ｖｃ１が０Ｖに低下する。また、ＲＳフリップフロップＦＦ３は、コンパレータＣＭＰ３の出力信号がＨレベルに変化することによりセットされて、Ｈレベルの信号を出力する。これにより、ゲート駆動電圧Ｖｇが上昇し始める。

【0088】

時刻ｔ３において、ゲート駆動電圧Ｖｇが第１スイッチング素子Ｍ１の閾値電圧に達すると、第１スイッチング素子Ｍ１がオンする。これにより、時刻ｔ０における動作が繰り返される。

【0089】

時刻ｔ４において、コンパレータＣＭＰ４は、充電電圧Ｖｃ２が第４閾値電圧Ｖｔｈ４以上になると、出力信号（リセット信号ＲＳＴ２）をＬレベルからＨレベルに変化させる。これにより、ＲＳフリップフロップＦＦ２がリセットされる。すると、電流充電回路２１２が充電を停止して放電するので、充電電圧Ｖｃ２が０Ｖに低下する。また、ＲＳフリップフロップＦＦ３は、コンパレータＣＭＰ４の出力信号がＨレベルに変化することによりリセットされて、Ｌレベルの信号を出力する。これにより、ゲート駆動電圧Ｖｇが低下し始める。

【0090】

ゲート駆動電圧Ｖｇが低下すると、時刻ｔ５に、第１スイッチング素子Ｍ１がオフする。これにより、時刻ｔ１における動作が繰り返される。

【0091】

一方、第２制御回路２２においては、第１スイッチング素子Ｍ１のオン時に、第２スイッチング素子Ｍ２がオフし、第１スイッチング素子Ｍ１のオフ時に、第２スイッチング素子Ｍ２がオンするように、第２スイッチング素子Ｍ２のスイッチングが制御される。第２スイッチング素子Ｍ２は、第２スイッチング素子Ｍ２が図５に示す第１スイッチング素子Ｍ１の動作タイミングに対して９０°（スイッチング周期の半周期）ずれた位相で、第１スイッチング素子Ｍ１と同様にスイッチング制御される。

【0092】

図５に示すように、第１制御回路２１において、ドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化するタイミングが検出されてから一定時間Ｔ１（第１一定時間）の後に、第１スイッチング素子Ｍ１がオンするように制御される。また、ドレイン－ソース間電圧ＶｄｓがＬレベルからＨレベルに変化するタイミングが検出されてから一定時間Ｔ１（第２一定時間）の後に、第１スイッチング素子Ｍ１がオフするように制御される。換言すれば、ゲート駆動電圧ＶｇがＨレベルに変化するタイミングを、ＲＳフリップフロップＦＦ１、電流充電回路２１１およびコンパレータＣＭＰ３によって一定時間Ｔ１遅延させている。また、ゲート駆動電圧ＶｇがＬレベルに変化するタイミングを、ＲＳフリップフロップＦＦ２、電流充電回路２１２およびコンパレータＣＭＰ４によって一定時間Ｔ遅延させている。一定時間Ｔ１は、第１スイッチング素子Ｍ１のスイッチング周期の１／２周期以上、かつ１周期未満の範囲で設定されている。

【0093】

これにより、第１スイッチング素子Ｍ１は、ドレイン－ソース間電圧Ｖｄｓの低下が検出されてから、第１スイッチング素子Ｍ１の連続するオンオフ動作の１サイクルとなる一定時間Ｔ１後にオンするように駆動される。また、第１スイッチング素子Ｍ１は、ドレイン－ソース間電圧Ｖｄｓの上昇が検出されてから、上記の一定時間Ｔ１後にオフするように駆動される。

【0094】

このように、第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２のスイッチングを制御するための契機となる検出事象（ドレイン－ソース間電圧Ｖｄｓの変化）が検出されてから、第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２のスイッチング制御が一定時間Ｔ１遅延する。これにより、スイッチング周期以内でスイッチングを制御する従来の整流装置と比べて、スイッチング素子Ｍのスイッチング制御を好ましいタイミングで行うことができる。したがって、スイッチング素子Ｍのスイッチング動作の損失を低減することができる。

【0095】

〔実施形態３〕
本開示の実施形態３について図６および図７に基づいて以下のとおり説明する。尚、本実施形態において、実施形態１および２における構成要素と同一の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。

【0096】

図６は、実施形態３に係る非接触給電システム１０３の構成を示す回路図である。

【0097】

図６に示すように、非接触給電システム１０３は、上述した非接触給電システム１０２と同じく、送電装置１を備えている。また、非接触給電システム１０３は、非接触給電システム１０２の整流装置２０に代えて整流装置３０を備えている。

【0098】

整流装置３０は、半波整流回路を含んでいる。整流装置３０は、整流装置２０と同じく、受電コイルＬ１と、共振コンデンサＣ１と、蓄電コンデンサＣ３とを有している。また、整流装置３０は、整流装置２０と同じく、第１スイッチング素子Ｍ１と、第２スイッチング素子Ｍ２と、第１ヒステリシスコンパレータＣＭＰ１と、第２ヒステリシスコンパレータＣＭＰ２とを有している。整流装置３０は、整流装置２０の第１制御回路２１と、第２制御回路２２とに代えて、それぞれ第１制御回路３１と、第２制御回路３２とを有している。

【0099】

第１制御回路３１は、第１スイッチング素子Ｍ１のドレイン－ソース間電圧に基づいて第１スイッチング素子Ｍ１のオン（導通状態）とオフ（非導通状態）とを切り替える制御を行う。第１制御回路３１は、第１制御回路２１と同じく、インバータＩＮＶ１と、ＲＳフリップフロップＦＦ１，ＦＦ２，ＦＦ３と、電流充電回路２１１，２１２と、コンパレータＣＭＰ３，ＣＭＰ４と、バッファＢＵＦ１とを有している。第１制御回路３１は、さらに、インバータＩＮＶ３と、ＲＳフリップフロップＦＦ７，ＦＦ８と、電流充電回路３１１，３１２と、コンパレータＣＭＰ７，ＣＭＰ８と、第１ＯＲ回路ＯＲ３１１と、第２ＯＲ回路ＯＲ３１２とを有している。

【0100】

ＲＳフリップフロップＦＦ７は、第１ヒステリシスコンパレータＣＭＰ１からのＨレベルの出力信号によってセットされ、コンパレータＣＭＰ７からのＨレベルの出力信号によってリセットされる。ＲＳフリップフロップＦＦ７は、セットされることにより出力端子ＱからＨレベルの信号を出力し、リセットされることにより出力端子ＱからＬレベルの信号を出力する。

【0101】

インバータＩＮＶ３は、第１ヒステリシスコンパレータＣＭＰ１からの出力信号を反転する。ＲＳフリップフロップＦＦ８は、インバータＩＮＶ３からのＨレベルの出力信号に基づいてセットされ、コンパレータＣＭＰ８からのＨレベルの出力信号によってリセットされる。ＲＳフリップフロップＦＦ８は、セットされることにより出力端子ＱからＨレベルの信号を出力し、リセットされることにより出力端子ＱからＬレベルの信号を出力する。

【0102】

電流充電回路３１１は、ＲＳフリップフロップＦＦ７からの信号がＬレベルからＨレベルに変化するタイミングで充電を開始し、ＲＳフリップフロップＦＦ７からの信号がＨレベルからＬレベルに変化するタイミングで充電を停止して放電する。電流充電回路３１１は、充電期間において充電電圧を出力する。

【0103】

電流充電回路３１２は、ＲＳフリップフロップＦＦ８からの信号がＬレベルからＨレベルに変化するタイミングで充電を開始し、ＲＳフリップフロップＦＦ８からの信号がＨレベルからＬレベルに変化するタイミングで充電を停止して放電する。電流充電回路３１２は、充電期間において充電電圧を出力する。

【0104】

コンパレータＣＭＰ７は、電流充電回路３１１の出力電圧を監視する。コンパレータＣＭＰ７の反転入力端子は、基準電源３１３の正極端子に接続されている。基準電源３１３の負極端子は、グランドＧＮＤ６に接続されている。基準電源３１３は、一定の第７閾値電圧Ｖｔｈ７を出力する。コンパレータＣＭＰ７の非反転入力端子は、電流充電回路３１１の出力端子に接続されている。

【0105】

コンパレータＣＭＰ８は、電流充電回路３１２の出力電圧を監視する。コンパレータＣＭＰ８の反転入力端子は、基準電源３１４の正極端子に接続されている。基準電源３１４の負極端子は、グランドＧＮＤ７に接続されている。基準電源３１４は、一定の第８閾値電圧Ｖｔｈ８を出力する。コンパレータＣＭＰ８の非反転入力端子は、電流充電回路３１２の出力端子に接続されている。

【0106】

第１ＯＲ回路ＯＲ３１１は、コンパレータＣＭＰ３の出力信号と、コンパレータＣＭＰ７の出力信号との論理和を出力する。第１ＯＲ回路ＯＲ３１１の一方の入力端子は、コンパレータＣＭＰ３の出力端子と接続されている。第１ＯＲ回路ＯＲ３１１の他方の入力端子は、コンパレータＣＭＰ７の出力端子と接続されている。

【0107】

第２ＯＲ回路ＯＲ３１２は、コンパレータＣＭＰ４の出力信号と、コンパレータＣＭＰ８の出力信号との論理和を出力する。第２ＯＲ回路ＯＲ３１２の一方の入力端子は、コンパレータＣＭＰ４の出力端子と接続されている。第２ＯＲ回路ＯＲ３１２の他方の入力端子は、コンパレータＣＭＰ８の出力端子と接続されている。

【0108】

本実施形態におけるＲＳフリップフロップＦＦ３は、実施形態２におけるＲＳフリップフロップＦＦ３と異なり、第１ＯＲ回路ＯＲ３１１の出力信号および第２ＯＲ回路ＯＲ３１２の出力信号に基づいて、第１スイッチング素子Ｍ１のゲート駆動電圧を制御する。このため、第１ＯＲ回路ＯＲ３１１の出力端子がセット端子Ｓに接続され、第２ＯＲ回路ＯＲ３１２の出力端子がリセット端子Ｒに接続されている。

【0109】

第２制御回路３２は、第２スイッチング素子Ｍ２のドレイン－ソース間電圧に基づいて第２スイッチング素子Ｍ２のオン（導通状態）とオフ（非導通状態）とを切り替える制御を行う。第２制御回路３２は、第２制御回路２２と同じく、インバータＩＮＶ２と、ＲＳフリップフロップＦＦ４，ＦＦ５，ＦＦ６と、電流充電回路２２１，２２２と、コンパレータＣＭＰ５，ＣＭＰ６と、バッファＢＵＦ２とを有している。第２制御回路３２は、さらに、インバータＩＮＶ４と、ＲＳフリップフロップＦＦ９，ＦＦ１０と、電流充電回路３２１，３２２と、コンパレータＣＭＰ９，ＣＭＰ１０と、第１ＯＲ回路ＯＲ３２１と、第２ＯＲ回路ＯＲ３２２とを有している。

【0110】

ＲＳフリップフロップＦＦ９は、第２ヒステリシスコンパレータＣＭＰ２からのＨレベルの出力信号によってセットされ、コンパレータＣＭＰ９からのＨレベルの出力信号に基づいてリセットされる。ＲＳフリップフロップＦＦ９は、セットされることにより出力端子ＱからＨレベルの信号を出力し、リセットされることにより出力端子ＱからＬレベルの信号を出力する。

【0111】

インバータＩＮＶ４は、第２ヒステリシスコンパレータＣＭＰ２からの出力信号を反転する。ＲＳフリップフロップＦＦ１０は、インバータＩＮＶ４からのＨレベルの出力信号によってセットされ、コンパレータＣＭＰ１０からのＨレベルの出力信号に基づいてリセットされる。ＲＳフリップフロップＦＦ１０は、セットされることにより出力端子ＱからＨレベルの信号を出力し、リセットされることにより出力端子ＱからＬレベルの信号を出力する。

【0112】

電流充電回路３２１は、ＲＳフリップフロップＦＦ９からの信号がＬレベルからＨレベルに変化するタイミングで充電を開始し、ＲＳフリップフロップＦＦ９からの信号がＨレベルからＬレベルに変化するタイミングで充電を停止して放電する。電流充電回路３２１は、充電期間において充電電圧を出力する。

【0113】

電流充電回路３２２は、ＲＳフリップフロップＦＦ１０からの信号がＬレベルからＨレベルに変化するタイミングで充電を開始し、ＲＳフリップフロップＦＦ１０からの信号がＨレベルからＬレベルに変化するタイミングで充電を停止して放電する。電流充電回路３２２は、充電期間において充電電圧を出力する。

【0114】

電流充電回路３１１，３１２，３２１，３２２は、上述した電流充電回路１００と同様に構成されている。ただし、電流充電回路３１１，３１２，３２１，３２２において、上述したコンデンサＣ４の充電の期間は、第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２のスイッチング周期の１周期以上、かつスイッチング周期の２周期未満に設定されている。

【0115】

コンパレータＣＭＰ９は、電流充電回路３２１の出力電圧を監視する。コンパレータＣＭＰ９の反転入力端子は、基準電源３２３の正極端子に接続されている。基準電源３２３の負極端子は、第１スイッチング素子Ｍ１のソース端子と第２スイッチング素子Ｍ２のドレイン端子との接続点に接続されている。基準電源３２３は、一定の第９閾値電圧Ｖｔｈ９を出力する。コンパレータＣＭＰ９の非反転入力端子は、電流充電回路３２１の出力端子に接続されている。

【0116】

コンパレータＣＭＰ１０は、電流充電回路３２２の出力電圧を監視する。コンパレータＣＭＰ１０の反転入力端子は、基準電源３２４の正極端子に接続されている。基準電源３２４の負極端子は、第１スイッチング素子Ｍ１のソース端子と第２スイッチング素子Ｍ２のドレイン端子との接続点に接続されている。基準電源３２４は、一定の第１０閾値電圧Ｖｔｈ１０を出力する。コンパレータＣＭＰ１０の非反転入力端子は、電流充電回路３２２の出力端子に接続されている。

【0117】

第１ＯＲ回路ＯＲ３２１は、コンパレータＣＭＰ５の出力信号と、コンパレータＣＭＰ９の出力信号との論理和を出力する。第１ＯＲ回路ＯＲ３２１の一方の入力端子は、コンパレータＣＭＰ５の出力端子と接続されている。第１ＯＲ回路ＯＲ３２１の他方の入力端子は、コンパレータＣＭＰ９の出力端子と接続されている。

【0118】

第２ＯＲ回路ＯＲ３２２は、コンパレータＣＭＰ６の出力信号と、コンパレータＣＭＰ１０の出力信号との論理和を出力する。第２ＯＲ回路ＯＲ３２２の一方の入力端子は、コンパレータＣＭＰ６の出力端子と接続されている。第２ＯＲ回路ＯＲ３２２の他方の入力端子は、コンパレータＣＭＰ１０の出力端子と接続されている。

【0119】

本実施形態におけるＲＳフリップフロップＦＦ６は、実施形態２におけるＲＳフリップフロップＦＦ６と異なり、第１ＯＲ回路ＯＲ３２１の出力信号および第２ＯＲ回路ＯＲ３２２の出力信号に基づいて、第２スイッチング素子Ｍ２のゲート駆動電圧を制御する。このため、第１ＯＲ回路ＯＲ３２１の出力端子がセット端子Ｓに接続され、第２ＯＲ回路ＯＲ３２２の出力端子がリセット端子Ｒに接続されている。

【0120】

上記のように構成される非接触給電システム１０３における整流装置３０の動作について説明する。図７は、整流装置３０の動作を示すタイミングチャートである。

【0121】

図７に示すように、時刻ｔ０において、受電コイルＬ１からの交流電流の極性が変わることにより、第１スイッチング素子Ｍ１のドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化する。このとき、第１制御回路３１では、第１ヒステリシスコンパレータＣＭＰ１からのセット信号ＳＥＴ１がＬレベルからＨレベルに変化することにより、ＲＳフリップフロップＦＦ１がセットされる。電流充電回路２１１は、そのドレイン－ソース間電圧Ｖｄｓが変化するタイミングで充電を開始し、充電電圧Ｖｃ１を上昇させていく。

【0122】

時刻ｔ１１において、受電コイルＬ１からの交流電流の極性が変わることにより、ドレイン－ソース間電圧ＶｄｓがＬレベルからＨレベルに変化する。このとき、インバータＩＮＶ１からのセット信号ＳＥＴ２がＬレベルからＨレベルに変化することにより、ＲＳフリップフロップＦＦ２がセットされる。電流充電回路２１２は、そのドレイン－ソース間電圧Ｖｄｓが変化するタイミングで充電を開始し、充電電圧Ｖｃ２を上昇させていく。

【0123】

時刻ｔ１２において、受電コイルＬ１からの交流電流の極性が変わることにより、ドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化する。このとき、第１ヒステリシスコンパレータＣＭＰ１からのセット信号ＳＥＴ７がＬレベルからＨレベルに変化することにより、ＲＳフリップフロップＦＦ７がセットされる。電流充電回路３１１は、そのドレイン－ソース間電圧Ｖｄｓが変化するタイミングで充電を開始し、充電電圧Ｖｃ３を上昇させていく。

【0124】

時刻ｔ１３において、受電コイルＬ１からの交流電流の極性が変わることにより、ドレイン－ソース間電圧ＶｄｓがＬレベルからＨレベルに変化する。このとき、インバータＩＮＶ３からのセット信号ＳＥＴ８がＬレベルからＨレベルに変化することにより、ＲＳフリップフロップＦＦ８がセットされる。電流充電回路３１２は、そのドレイン－ソース間電圧Ｖｄｓが変化するタイミングで充電を開始し、充電電圧Ｖｃ４を上昇させていく。

【0125】

充電電圧Ｖｃ１が第３閾値電圧Ｖｔｈ３以上になると、コンパレータＣＭＰ３の出力信号（リセット信号ＲＳＴ１）がＬレベルからＨレベルに変化する。これにより、ＲＳフリップフロップＦＦ３が、セットされてＨレベルの信号を出力する。すると、ゲート駆動電圧Ｖｇが上昇して、時刻ｔ１４に、第１スイッチング素子Ｍ１の閾値電圧に達することで、第１スイッチング素子Ｍ１がオンする。

【0126】

充電電圧Ｖｃ２が第４閾値電圧Ｖｔｈ４以上になると、コンパレータＣＭＰ４の出力信号（リセット信号ＲＳＴ２）がＬレベルからＨレベルに変化する。これにより、ＲＳフリップフロップＦＦ３が、リセットされてＬレベルの信号を出力する。すると、ゲート駆動電圧Ｖｇが低下して、時刻ｔ１５に、第１スイッチング素子Ｍ１がオフする。

【0127】

充電電圧Ｖｃ３が第７閾値電圧Ｖｔｈ７以上になると、コンパレータＣＭＰ７の出力信号（リセット信号ＲＳＴ３）がＬレベルからＨレベルに変化する。これにより、ＲＳフリップフロップＦＦ３が、セットされてＨレベルの信号を出力する。すると、ゲート駆動電圧Ｖｇが上昇して、時刻ｔ１６に、第１スイッチング素子Ｍ１の閾値電圧に達することで、第１スイッチング素子Ｍ１がオンする。

【0128】

充電電圧Ｖｃ４が第８閾値電圧Ｖｔｈ８以上になると、コンパレータＣＭＰ８の出力信号（リセット信号ＲＳＴ４）がＬレベルからＨレベルに変化する。これにより、ＲＳフリップフロップＦＦ３が、リセットされてＬレベルの信号を出力する。すると、ゲート駆動電圧Ｖｇが低下して、時刻ｔ１７に、第１スイッチング素子Ｍ１がオフする。

【0129】

一方、第２制御回路３２においては、第１スイッチング素子Ｍ１のオン時に、第２スイッチング素子Ｍ２がオフし、第１スイッチング素子Ｍ１のオフ時に、第２スイッチング素子Ｍ２がオンするように第２スイッチング素子Ｍ２のスイッチングが制御される。第２スイッチング素子Ｍ２は、第２スイッチング素子Ｍ２が図７に示す第１スイッチング素子Ｍ１の動作タイミングに対して９０°（スイッチング周期の半周期）ずれた位相で、第１スイッチング素子Ｍ１と同様にスイッチング制御される。

【0130】

図７に示すように、第１制御回路３１において、ドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化するタイミングが検出されてから一定時間Ｔ２（第１一定時間）の後に、第１スイッチング素子Ｍ１がオンするように制御される。また、ドレイン－ソース間電圧ＶｄｓがＬレベルからＨレベルに変化するタイミングが検出されてから一定時間Ｔ２（第２一定時間）の後に、第１スイッチング素子Ｍ１がオフするように制御される。換言すれば、ゲート駆動電圧ＶｇがＨレベルに変化するタイミングを、ＲＳフリップフロップＦＦ１，ＦＦ７、電流充電回路２１１，３１１およびコンパレータＣＭＰ３，ＣＭＰ７によって一定時間Ｔ２遅延させている。また、ゲート駆動電圧ＶｇがＬレベルに変化するタイミングを、ＲＳフリップフロップＦＦ２，ＦＦ８、電流充電回路２１２，３１２およびコンパレータＣＭＰ４，ＣＭＰ８によって一定時間Ｔ２遅延させている。一定時間Ｔ２は、第１スイッチング素子Ｍ１のスイッチング周期の１周期を超え、かつ２周期以下に設定されている。

【0131】

これにより、第１スイッチング素子Ｍ１は、ドレイン－ソース間電圧Ｖｄｓの低下が検出されてから、第１スイッチング素子Ｍ１の連続するオンオフ動作の２サイクルとなる一定時間Ｔ２の後にオンするように駆動される。また、第１スイッチング素子Ｍ１は、ドレイン－ソース間電圧Ｖｄｓの上昇が検出されてから、上記の一定時間Ｔ２の後にオフするように駆動される。それゆえ、スイッチング周期以内でスイッチングを制御する従来の整流装置と比べて、スイッチング素子Ｍのスイッチング制御を好ましいタイミングで行うことができる。また、整流装置３０においては、上述した実施形態１の整流装置２０よりも長い一定時間Ｔ２が設定される。これにより、スイッチング素子Ｍのスイッチング制御を、より一層余裕を持たせることにより、好ましいタイミングで行うことができる。したがって、スイッチング素子Ｍのスイッチング動作の損失を低減することができる。

【0132】

〔実施形態４〕
本開示の実施形態３について図８に基づいて以下のとおり説明する。尚、本実施形態において、実施形態１および２における構成要素と同一の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。

【0133】

図８は、実施形態４に係る非接触給電システム１０４の構成を示す回路図である。

【0134】

図８に示すように、非接触給電システム１０４は、上述した非接触給電システム１０２と同じく、送電装置１を備えている。また、非接触給電システム１０４は、非接触給電システム１０２の整流装置２０に代えて整流装置４０を備えている。

【0135】

整流装置４０は、全波整流回路を含んでいる。整流装置４０は、整流装置２０と同じく、受電コイルＬ１と、共振コンデンサＣ１と、蓄電コンデンサＣ３とを有している。また、整流装置４０は、整流装置２０と同じく、第１スイッチング素子Ｍ１と、第２スイッチング素子Ｍ２と、第１ヒステリシスコンパレータＣＭＰ１と、第２ヒステリシスコンパレータＣＭＰ２とを有している。整流装置４０は、整流装置２０の第１制御回路２１と、第２制御回路２２とに代えて、それぞれ第１制御回路４１と、第２制御回路４２とを有している。さらに、整流装置４０は、第３スイッチング素子Ｍ３と、第４スイッチング素子Ｍ４と、第３ヒステリシスコンパレータＣＭＰ１１と、第４ヒステリシスコンパレータＣＭＰ１２と、第３制御回路４３と、第４制御回路４４とを有している。

【0136】

本実施形態において、第１スイッチング素子Ｍ１のソース端子は、グランドＧＮＤ１と接続されているが、実施形態１における第１スイッチング素子Ｍ１と異なり、共振コンデンサＣ１の一端には接続されていない。第１スイッチング素子Ｍ１のドレイン端子は、第２スイッチング素子Ｍ２のソース端子と接続されているとともに、受電コイルＬ１の一端に接続されている。

【0137】

第３スイッチング素子Ｍ３は、ＭＯＳＦＥＴなどのトランジスタである。第３スイッチング素子Ｍ３は、ソース端子と、ドレイン端子と、ゲート端子とを有している。第３スイッチング素子Ｍ３は、ゲート端子に供給されるゲート駆動電圧が第３制御回路４３によって制御されることにより、受電コイルＬ１が流す交流電流に対する、ソース端子とドレイン端子との間のオン（導通状態）とオフ（非導通状態）とが切り替わる。本実施形態において、第３スイッチング素子Ｍ３は、第２スイッチング素子Ｍ２と同等に機能する。

【0138】

第３スイッチング素子Ｍ３のソース端子は、グランドＧＮＤ８と接続されている。第３スイッチング素子Ｍ３のドレイン端子は、第４スイッチング素子Ｍ４のソース端子と接続されているとともに、共振コンデンサＣ１の一端に接続されている。

【0139】

第４スイッチング素子Ｍ４は、ＭＯＳＦＥＴなどのトランジスタである。第４スイッチング素子Ｍ４は、ソース端子と、ドレイン端子と、ゲート端子とを有している。第４スイッチング素子Ｍ４は、第３スイッチング素子Ｍ３および共振コンデンサＣ１のそれぞれと直列に接続されている。第４スイッチング素子Ｍ４は、ゲート端子に供給されるゲート駆動電圧が第４制御回路４４によって制御されることにより、受電コイルＬ１が流す交流電流に対する、ソース端子とドレイン端子との間のオン（導通状態）とオフ（非導通状態）とが切り替わる。第３スイッチング素子Ｍ３および第４スイッチング素子Ｍ４は、第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２と同じスイッチング周期で動作する。本実施形態において、第４スイッチング素子Ｍ４は、第１スイッチング素子Ｍ１と同等に機能する。

【0140】

第４スイッチング素子Ｍ４のソース端子は、第３スイッチング素子Ｍ３のドレイン端子と接続されているとともに、共振コンデンサＣ１の一端にも接続されている。第４スイッチング素子Ｍ４のドレイン端子は、蓄電コンデンサＣ３の一端と接続されている。

【0141】

第３ヒステリシスコンパレータＣＭＰ１１は、第３スイッチング素子Ｍ３のドレイン－ソース間電圧（印加電圧）を監視する。第３ヒステリシスコンパレータＣＭＰ１１は、ヒステリシス特性を有している。第３ヒステリシスコンパレータＣＭＰ１１の反転入力端子は、第３スイッチング素子Ｍ３のドレイン端子に接続されている。第３ヒステリシスコンパレータＣＭＰ１１の非反転入力端子は、グランドＧＮＤ９に接続されている。第３ヒステリシスコンパレータＣＭＰ１１の出力端子は、第３制御回路４３の入力端子に接続されている。

【0142】

第４ヒステリシスコンパレータＣＭＰ１２は、第４スイッチング素子Ｍ４のドレイン－ソース間電圧（印加電圧）を監視する。第４ヒステリシスコンパレータＣＭＰ１２の反転入力端子は、第４スイッチング素子Ｍ４のドレイン端子に接続されている。第４ヒステリシスコンパレータＣＭＰ１２の非反転入力端子は、共振コンデンサＣ１の一端に接続されている。第４ヒステリシスコンパレータＣＭＰ１２の出力端子は、第４制御回路４４の入力端子に接続されている。

【0143】

第１制御回路４１および第３制御回路４３は、上述した第１制御回路２１と同じ構成であってもよいし、上述した第１制御回路３１と同じ構成であってもよい。第２制御回路４２および第４制御回路４４は、上述した第２制御回路２２と同じ構成であってもよいし、上述した第１制御回路３１と同じ構成であってもよい。

【0144】

上記のように構成される整流装置４０において、第１スイッチング素子Ｍ１および第３スイッチング素子Ｍ３がオンし、第２スイッチング素子Ｍ２および第４スイッチング素子Ｍ４がオフする場合、受電コイルＬ１に誘起される交流電圧の正の半周期が整流される。具体的には、受電コイルＬ１に流れる正の半周期の電流が、第１スイッチング素子Ｍ１、受電コイルＬ１、共振コンデンサＣ１、第４スイッチング素子Ｍ４および蓄電コンデンサＣ３を流れる。

【0145】

一方、第１スイッチング素子Ｍ１および第３スイッチング素子Ｍ３がオフし、第２スイッチング素子Ｍ２および第４スイッチング素子Ｍ４がオンする場合、受電コイルＬ１に誘起される交流電圧の負の半周期が整流される。具体的には、受電コイルＬ１に流れる負の半周期の電流が、第４スイッチング素子Ｍ４、共振コンデンサＣ１、受電コイルＬ１、第２スイッチング素子Ｍ２および蓄電コンデンサＣ３を流れる。

【0146】

以上のように構成される整流装置４０においては、第１スイッチング素子Ｍ１、第２スイッチング素子Ｍ２、第３スイッチング素子Ｍ３および第４スイッチング素子Ｍ４のスイッチングが、それぞれ、第１制御回路４１、第２制御回路４２、第３制御回路４３および第４制御回路４４によって制御される。これにより、実施形態２の整流装置２０および実施形態３の整流装置３０と同様、第１スイッチング素子Ｍ１、第２スイッチング素子Ｍ２、第３スイッチング素子Ｍ３および第４スイッチング素子Ｍ４のそれぞれは、ドレイン－ソース間電圧Ｖｄｓの低下が検出されてから各スイッチング素子の連続するオンオフ動作の１サイクルまたは２サイクルとなる一定時間後にオンするように駆動される。これにより、第１スイッチング素子Ｍ１、第２スイッチング素子Ｍ２、第３スイッチング素子Ｍ３および第４スイッチング素子Ｍ４のスイッチング制御を好ましいタイミングで行うことができる。

【0147】

〔実施形態５〕
本開示の実施形態５について図５、図９～図１１に基づいて以下のとおり説明する。尚、本実施形態において、実施形態１および２における構成要素と同一の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。

【0148】

図９は、実施形態５に係る非接触給電システム１０５の構成を示す回路図である。

【0149】

図９に示すように、非接触給電システム１０５は、上述した非接触給電システム１０２と同じく、送電装置１を備えている。また、非接触給電システム１０５は、非接触給電システム１０２の整流装置２０に代えて整流装置５０を備えている。

【0150】

整流装置５０は、全波整流回路を含んでいる。整流装置５０は、整流装置２０と同じく、受電コイルＬ１と、共振コンデンサＣ１と、蓄電コンデンサＣ３とを有している。また、整流装置５０は、整流装置２０と同じく、第１スイッチング素子Ｍ１と、第２スイッチング素子Ｍ２と、第１ヒステリシスコンパレータＣＭＰ１と、第２ヒステリシスコンパレータＣＭＰ２とを有している。整流装置５０は、整流装置２０の第１制御回路２１と、第２制御回路２２とに代えて、それぞれ第１制御回路５１と、第２制御回路５２とを有している。

【0151】

第１制御回路５１は、第１制御回路２１と同じく、インバータＩＮＶ１と、ＲＳフリップフロップＦＦ１，ＦＦ２，ＦＦ３と、電流充電回路２１１，２１２と、コンパレータＣＭＰ３，ＣＭＰ４と、バッファＢＵＦ１とを有している。第１制御回路５１は、さらに、第１負荷状態検出回路５１０（負荷検出部）と、ＡＮＤ回路ＡＮＤ３０１とを有している。

【0152】

第１負荷状態検出回路５１０は、ＲＳフリップフロップＦＦ３００，３０１と、電流充電回路３００と、コンパレータＣＭＰ３００と、ＡＮＤ回路ＡＮＤ３００とを有している。

【0153】

ＲＳフリップフロップＦＦ３００は、第１ヒステリシスコンパレータＣＭＰ１からのＨレベルの出力信号によってセットされ、インバータＩＮＶ１からのＨレベルの出力信号によってリセットされる。ＲＳフリップフロップＦＦ３００は、セットされることにより出力端子ＱからＨレベルの信号を出力し、リセットされることにより出力端子ＱからＬレベルの信号を出力する。

【0154】

電流充電回路３００は、上述した電流充電回路２１１，２１２，２２１，２２２と同様、図４に示す電流充電回路１００として構成されている。電流充電回路３００は、インバータＩＮＶ５と、スイッチング素子Ｍ１００，Ｍ２００と、電流源１１０と、コンデンサＣ４（第３コンデンサ）とを有している。

【0155】

電流充電回路３００は、ＲＳフリップフロップＦＦ３００からの信号がＬレベルからＨレベルに変化するタイミングで充電を開始し、ＲＳフリップフロップＦＦ３００からの信号がＨレベルからＬレベルに変化するタイミングで充電を停止して放電する。電流充電回路３００は、充電期間において充電電圧を出力する。

【0156】

コンパレータＣＭＰ３００は、電流充電回路３００の出力電圧を監視する。コンパレータＣＭＰ３００の反転入力端子は、基準電源３０１の正極端子に接続されている。基準電源３０１の負極端子は、グランドＧＮＤ１１に接続されている。基準電源３０１は、一定の第１１閾値電圧Ｖｔｈ３００を出力する。コンパレータＣＭＰ３００の非反転入力端子は、電流充電回路３００の出力端子に接続されている。

【0157】

ＡＮＤ回路ＡＮＤ３００は、コンパレータＣＭＰ３００の出力信号と、インバータＩＮＶ１の出力信号との論理積を出力する。ＡＮＤ回路ＡＮＤ３００の一方の入力端子は、コンパレータＣＭＰ３００の出力端子と接続されている。ＡＮＤ回路ＡＮＤ３００の他方の入力端子は、インバータＩＮＶ１の出力端子と接続されている。

【0158】

ＡＮＤ回路ＡＮＤ３０１は、コンパレータＣＭＰ３の出力信号と、ＲＳフリップフロップＦＦ３０１の出力信号との論理積を出力する。ＡＮＤ回路ＡＮＤ３０１の一方の入力端子は、コンパレータＣＭＰ３の出力端子と接続されている。ＡＮＤ回路ＡＮＤ３０１の他方の入力端子は、ＲＳフリップフロップＦＦ３０１の出力端子と接続されている。

【0159】

ＲＳフリップフロップＦＦ３０１は、ＡＮＤ回路ＡＮＤ３００からのＨレベルの出力信号によってセットされ、ＡＮＤ回路ＡＮＤ３０１からのＨレベルの出力信号によってリセットされる。ＲＳフリップフロップＦＦ３０１は、セットされることにより出力端子ＱからＨレベルの信号を出力し、リセットされることにより出力端子ＱからＬレベルの信号を出力する。

【0160】

本実施形態におけるＲＳフリップフロップＦＦ３は、実施形態２におけるＲＳフリップフロップＦＦ３と異なり、ＡＮＤ回路ＡＮＤ３０１の出力信号に基づいて、第１スイッチング素子Ｍ１のゲート駆動電圧を制御する。このため、ＡＮＤ回路ＡＮＤ３０１の出力端子がセット端子Ｓに接続されている。

【0161】

第２制御回路５２は、第２制御回路２２と同じく、インバータＩＮＶ２と、ＲＳフリップフロップＦＦ４，ＦＦ５，ＦＦ６と、電流充電回路２２１，２２２と、コンパレータＣＭＰ５，ＣＭＰ６と、バッファＢＵＦ２とを有している。第２制御回路５２は、さらに、第２負荷状態検出回路５２０（負荷検出部）と、ＡＮＤ回路ＡＮＤ３０２とを有している。第２負荷状態検出回路５２０は、第１負荷状態検出回路５１０と同様の構成を有するので、ここでは、その詳細な説明を省略する。

【0162】

ＡＮＤ回路ＡＮＤ３０２は、コンパレータＣＭＰ５の出力信号と、第２負荷状態検出回路５２０の図示しないＲＳフリップフロップ（ＲＳフリップフロップＦＦ３０１と同等）の出力信号との論理積を出力する。ＡＮＤ回路ＡＮＤ３０２の一方の入力端子は、コンパレータＣＭＰ５の出力端子と接続されている。ＡＮＤ回路ＡＮＤ３０２の他方の入力端子は、上記のＲＳフリップフロップの出力端子と接続されている。

【0163】

上記のように構成される非接触給電システム１０５における整流装置５０の動作について説明する。図１０は、整流装置５０の動作を示すタイミングチャートである。図１１は、整流装置５０の他の動作を示すタイミングチャートである。

【0164】

図１０に示すように、時刻ｔ０において、受電コイルＬ１からの交流電流の極性が変わることにより、第１スイッチング素子Ｍ１のドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化する。また、第１スイッチング素子Ｍ１にソース－ドレイン電流Ｉｓｄが流れる。このとき、第１ヒステリシスコンパレータＣＭＰ１は、ドレイン－ソース間電圧Ｖｄｓと第１閾値電圧Ｖｔｈ１と比較する。第１ヒステリシスコンパレータＣＭＰ１は、ドレイン－ソース間電圧Ｖｄｓが第１閾値電圧Ｖｔｈ１より低くなると、出力信号をＬレベルからＨレベルに変化させる。

【0165】

第１ヒステリシスコンパレータＣＭＰ１の出力信号は、セット信号ＳＥＴ１（図５参照）として、ＲＳフリップフロップＦＦ１のセット端子Ｓに入力され、セット信号ＳＥＴ３００として、ＲＳフリップフロップＦＦ３００のセット端子Ｓに入力される。また、第１ヒステリシスコンパレータＣＭＰ１の出力信号は、インバータＩＮＶ１によって反転したセット信号ＳＥＴ２（図５参照）として、ＲＳフリップフロップＦＦ２のセット端子Ｓに入力される。この第１ヒステリシスコンパレータＣＭＰ１の反転した出力信号は、リセット信号ＲＳＴ３００としてＲＳフリップフロップＦＦ３００のリセット端子Ｒに入力されるとともに、ＡＮＤ回路ＡＮＤ３００の入力端子に入力される。

【0166】

ＲＳフリップフロップＦＦ１は、セット信号ＳＥＴ１によってセットされることで、出力信号ＯＵＴ１（図５参照）をＬレベルからＨレベルに変化させる。ＲＳフリップフロップＦＦ２は、セット信号ＳＥＴ２によってセットされることで、出力信号ＯＵＴ２（図５参照）をＬレベルからＨレベルに変化させる。ＲＳフリップフロップＦＦ３００は、セット信号ＳＥＴ３００（セット信号ＳＥＴ１）によってセットされることで、出力信号ＯＵＴ３００をＬレベルからＨレベルに変化させる。

【0167】

電流充電回路３００は、出力信号ＯＵＴ３００が立ち上がるタイミングで充電を開始し、充電電圧Ｖｃ３００を上昇させていく。

【0168】

時刻ｔ０．５において、コンパレータＣＭＰ３００は、充電電圧Ｖｃ３００が第１１閾値電圧Ｖｔｈ３００以上になると、出力信号ＯＵＴｃｍｐをＬレベルからＨレベルに変化させる。

【0169】

【0170】

また、ＩＮＶ１の出力信号はＬレベルからＨレベルに変化する。ＡＮＤ回路ＡＮＤ３００は、インバータＩＮＶ１の出力信号とコンパレータＣＭＰ３００の出力信号ＯＵＴｃｍｐの論理積を出力する。これにより、時刻ｔ１において、ＲＳフリップフロップＦＦ３０１は、セット端子ＳにＨレベルの信号が入力されるので、ＡＮＤ回路ＡＮＤ３０１にＨレベルの出力信号ＯＵＴｆｆを出力する。

【0171】

ＲＳフリップフロップＦＦ３００は、リセット端子ＲにＨレベルの信号が入力されるので、出力信号をＨレベルからＬレベルに変化させる。これにより、電流充電回路３００は、放電して充電電圧Ｖｃ３００を０Ｖに低下させる（時刻ｔ１）。

【0172】

電流充電回路２１２は、その直前に、出力信号ＯＵＴ２がＬレベルに低下したことにより、放電して充電電圧Ｖｃ２を０Ｖに低下させている。電流充電回路２１２は、出力信号ＯＵＴ２が立ち上がるタイミングで充電を開始し、充電電圧Ｖｃ２を上昇させていく（図５参照）。

【0173】

【0174】

ＡＮＤ回路ＡＮＤ３０１は、コンパレータＣＭＰ３の出力信号とＲＳフリップフロップＦＦ３０１の出力信号との論理積を出力する。これにより、ＲＳフリップフロップＦＦ３は、コンパレータＣＭＰ３の出力信号がＨレベルに変化することによりセットされて、Ｈレベルの信号を出力する。これにより、ゲート駆動電圧Ｖｇが上昇し始める。また、ＲＳフリップフロップＦＦ３０１は、時刻ｔ２においてリセットされる。

【0175】

【0176】

時刻ｔ３．５において、コンパレータＣＭＰ３００は、充電電圧Ｖｃ３００が第１１閾値電圧Ｖｔｈ３００以上になると、出力信号ＯＵＴｃｍｐをＬレベルからＨレベルに変化させる。これにより時刻ｔ０．５における動作が繰り返される。

【0177】

【0178】

ゲート駆動電圧Ｖｇが低下すると、時刻ｔ５に、第１スイッチング素子Ｍ１がオフする。これにより、時刻ｔ１における動作が繰り返される。

【0179】

続いて、非接触給電システム１０５における整流装置５０の他の動作について説明する。図１１は、整流装置５０の他の動作を示すタイミングチャートである。

【0180】

図１１に示すように、時刻ｔ０において、受電コイルＬ１からの交流電流の極性が変わることにより、第１スイッチング素子Ｍ１のドレイン－ソース間電圧ＶｄｓがＨレベルからＬレベルに変化する。また、第１スイッチング素子Ｍ１に流れるソース－ドレイン電流Ｉｓｄは、図１０に示す場合よりも小さい。このとき、第１ヒステリシスコンパレータＣＭＰ１は、ドレイン－ソース間電圧Ｖｄｓが第１閾値電圧Ｖｔｈ１より低くなると、出力信号をＬレベルからＨレベルに変化させる。これによるＲＳフリップフロップＦＦ１，ＦＦ２，ＦＦ３００の動作は、図５および図１０を参照した上述の通りであるので、ここでは、その説明を省略する。

【0181】

電流充電回路３００は、ＲＳフリップフロップＦＦ３００の出力信号ＯＵＴ３００が立ち上がるタイミングで充電を開始し、充電電圧Ｖｃ３００を上昇させていく。

【0182】

時刻ｔ１において、第１スイッチング素子Ｍ１がオフすることにより、ドレイン－ソース間電圧ＶｄｓがＬレベルからＨレベルに変化する。このとき、第１ヒステリシスコンパレータＣＭＰ１は、ドレイン－ソース間電圧Ｖｄｓが第２閾値電圧Ｖｔｈ２より高くなると、出力信号（セット信号ＳＥＴ１）をＨレベルからＬレベルに変化させる。

【0183】

ソース－ドレイン電流Ｉｓｄが流れている期間が短いために、時刻ｔ１において充電電圧Ｖｃ３００がコンパレータＣＭＰ３００の第１１閾値電圧Ｖｔｈ３００に達せず、コンパレータＣＭＰ３００の出力信号ＯＵＴｃｍｐはＬレベルのままである。これにより、ＡＮＤ回路ＡＮＤ３００は、インバータＩＮＶ１の出力信号がＨレベルであっても、Ｌレベルの出力信号を出力する。したがって、ＲＳフリップフロップＦＦ３０１は、セットされることなく、出力信号ＯＵＴｆｆをＬレベルに維持する。

【0184】

ＲＳフリップフロップＦＦ３００は、リセット端子ＲにＨレベルの信号が入力されるので、出力信号が出力信号をＨレベルからＬレベルに変化させる。これにより、電流充電回路３００は、放電して充電電圧Ｖｃ３００を０Ｖに低下させる（時刻ｔ１）。

【0185】

【0186】

【0187】

ＡＮＤ回路ＡＮＤ３０１は、コンパレータＣＭＰ３の出力信号とＲＳフリップフロップＦＦ３０１のＬレベルのままの出力信号ＯＵＴｆｆとの論理積を出力する。これにより、ＲＳフリップフロップＦＦ３の出力信号はＬレベルのままである。したがって、ゲート駆動電圧Ｖｇが上昇し始めない。また、ＲＳフリップフロップＦＦ３０１は、時刻ｔ２においてリセットされる。

【0188】

時刻ｔ３において、ゲート駆動電圧Ｖｇが第１スイッチング素子Ｍ１の閾値電圧に達しない。このため、第１スイッチング素子Ｍ１がオンしない。これにより、時刻ｔ０における動作が繰り返される。

【0189】

【0190】

本開示の実施形態５によれば、従来の同期整流方式および非同期整流の課題を解決することができる。従来の同期整流方式を用いると、非同期整流方式よりも電力損失を低減することができる。また、図１１に示すように、負荷電流（ソース－ドレイン電流Ｉｓｄ）が小さい軽負荷時に同期整流方式を用いると、同期整流を行うためのスイッチング素子をオンオフするための駆動電力により、かえって効率の低下を招くことになる。そこで、この場合は、第１負荷状態検出回路５１０および第２負荷状態検出回路５２０によって、負荷電流が小さいことを検出したときに、ＲＳフリップフロップＦＦ３をセットさせないようにして、ゲート駆動電圧Ｖｇを変化させない。これにより、同期整流を行うためのスイッチング素子をオンオフするための駆動電力を生じないようにしている。

【0191】

具体的には、第１負荷状態検出回路５１０は、上記の時刻ｔ０から時刻ｔ１までの時間が所定の時間、すなわち一定時間Ｔ３以上である場合に、第１スイッチング素子Ｍ１を導通状態に切り替える。また、第１負荷状態検出回路５１０は、上記の時刻ｔ０から時刻ｔ１までの時間が一定時間Ｔ３を超えなかった場合に、第１スイッチング素子Ｍ１の非導通状態を維持する。ここで、一定時間Ｔ３は、充電電圧Ｖｃ３００が０Ｖから第１１閾値電圧Ｖｔｈ３００に達するまでの時間である。

【0192】

また、第１負荷状態検出回路５１０は、第１スイッチング素子Ｍ１のドレイン－ソース間電圧Ｖｄｓが第１閾値電圧Ｖｔｈ１以下になったタイミングから、ドレイン－ソース間電圧Ｖｄｓが第２閾値電圧Ｖｔｈ２以上になったタイミングまでの時間（時刻ｔ０から時刻ｔ１までの時間）を、所定の時間、すなわち一定時間Ｔ３（第３一定時間）と比較することで負荷状態を検出する。第１負荷状態検出回路５１０は、上記の時間の比較の代わりに、ドレイン－ソース間電圧Ｖｄｓが第１閾値電圧Ｖｔｈ１以下になると、コンデンサＣ４に対する充電を開始し、ドレイン－ソース間電圧Ｖｄｓが第２閾値電圧Ｖｔｈ２以上になったタイミングでの充電電圧Ｖｃ３００を所定の電圧（＝第１１閾値電圧Ｖｔｈ３００）と比較してもよい。当該所定の電圧は、コンデンサＣ４に対する充電の開始から一定時間Ｔ３に達したときの充電電圧Ｖｃ３００に相当する。

【0193】

第２負荷状態検出回路５２０も、第１負荷状態検出回路５１０と同様にして、第２スイッチング素子Ｍ２の動作を制御する。

【0194】

このように、本開示の実施形態５の構成では、第１負荷状態検出回路５１０および第２負荷状態検出回路５２０によって、パルス・バイ・パルスで負荷状態を検出する。これにより、負荷の状態に応じて、同期整流モードと非同期整流モードとを切り替えることができる。したがって、整流装置５０の電力効率を改善することができる。

【0195】

尚、実施形態１～５において、第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２に並列にダイオードを接続してもよい。

【0196】

〔付記事項〕
本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

【図1】