特許 7470252 半導体メモリ及びそのバンクの容量構成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-09

(45)【発行日】2024-04-17

(54)【発明の名称】半導体メモリ及びそのバンクの容量構成方法

(51)【国際特許分類】

   G06F 12/02 20060101AFI20240410BHJP

   G06F 12/06 20060101ALI20240410BHJP

   G11C 29/00 20060101ALI20240410BHJP

【ＦＩ】

G06F12/02 510A

G06F12/06 515C

G06F12/06 515H

G11C29/00 476

【請求項の数】 15

(21)【出願番号】P 2023516819

(86)(22)【出願日】2021-11-02

(65)【公表番号】

(43)【公表日】2023-10-03

(86)【国際出願番号】 CN2021128174

(87)【国際公開番号】W WO2023284177

(87)【国際公開日】2023-01-19

【審査請求日】2023-03-14

(31)【優先権主張番号】202110783912.0

(32)【優先日】2021-07-12

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】522246670

【氏名又は名称】チャンシン メモリー テクノロジーズ インコーポレイテッド

【氏名又は名称原語表記】ＣＨＡＮＧＸＩＮ ＭＥＭＯＲＹ ＴＥＣＨＮＯＬＯＧＩＥＳ，ＩＮＣ．

(74)【代理人】

【識別番号】100205659

【弁理士】

【氏名又は名称】齋藤 拓也

(74)【代理人】

【識別番号】100185269

【弁理士】

【氏名又は名称】小菅 一弘

(72)【発明者】

【氏名】チェン ジーシン

(72)【発明者】

【氏名】シャン ウェイビン

【審査官】後藤 彰

(56)【参考文献】

【文献】特開平１１－３１２１２０（ＪＰ，Ａ）

【文献】米国特許第０９１５８６８１（ＵＳ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １２／０２

Ｇ０６Ｆ １２／０６

Ｇ１１Ｃ ２９／００

(57)【特許請求の範囲】

【請求項1】

半導体メモリ上のバンクの容量構成方法であって、
前記メモリ上の構成対象となるターゲットバンクを決定することと、
前記ターゲットバンクの容量構成パラメータを決定することであって、前記容量構成パラメータは、前記ターゲットバンクに対して構成されるべき容量を表す、ことと、
前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することであって、前記ターゲットコードは、前記ターゲットバンク内のトリミング対象となる記憶領域に対応することと、
前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成することと、
前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成することと、を含む、半導体メモリ上のバンクの容量構成方法。

【請求項2】

前記ターゲットバンクの容量構成パラメータは、
前記ターゲットバンクのターゲット容量、前記ターゲットバンク内のトリミング対象となる記憶領域、及び前記ターゲットバンクの利用可能な記憶領域のうちの少なくとも１つを含む、
請求項１に記載の方法。

【請求項3】

前記ターゲットバンクの容量構成パラメータが、前記ターゲットバンク内のトリミング対象となる記憶領域、又は前記ターゲットバンクの利用可能な記憶領域を含む場合、
前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することは、
前記トリミング対象となる記憶領域又は前記利用可能な記憶領域に基づいて、前記トリミング対象となる記憶領域を決定することと、
前記トリミング対象となる記憶領域に基づいて、前記ターゲットバンクの１セットのコードから、前記ターゲットコードを決定することと、を含み、前記ターゲットバンクの１セットのコード内の各コードは、前記ターゲットバンク内の少なくとも１つのトリミング対象となる記憶領域に対応する、
請求項２に記載の方法。

【請求項4】

前記ターゲットバンクの容量構成パラメータが、前記ターゲットバンクのターゲット容量を含む場合、前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することは、
前記ターゲットバンクの１セットのコードから、前記ターゲットバンクの容量構成パラメータに対応する複数のコードを決定することと、
前記ターゲットバンクの容量構成パラメータに対応する複数のコードから、ランダムに１つのコードを前記ターゲットコードとして選択することと、を含む、
請求項２又は３に記載の方法。

【請求項5】

前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成することは、
前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域の行アドレスを決定することと、
前記ターゲットコード及び前記トリミング対象となる記憶領域の行アドレスに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成することと、を含む、
請求項１ないし４のいずれか一項に記載の方法。

【請求項6】

前記ターゲットコード及び前記トリミング対象となる記憶領域の行アドレスに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成することは、
前記ターゲットコードと、前記ターゲットコードに対応するトリミング対象となる記憶領域の行アドレスとに対して論理処理を実行して、ターゲットレベルを取得することと、
前記ターゲットレベルを前記領域選択信号として使用することと、を含み、
前記トリミング対象となる記憶領域の行アドレスは、前記トリミング対象となる記憶領域の行アドレスのうちの上位ビットアドレスであり、前記上位ビットアドレスは、前記ターゲットバンク内の異なる記憶領域を区別するために使用される、
請求項５に記載の方法。

【請求項7】

前記ターゲットバンクの容量構成パラメータが、前記ターゲットバンクのターゲット容量を含む場合、
前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することは、
前記ターゲットバンクの最大容量を決定することと、
前記ターゲット容量が前記最大容量より小さい場合、前記ターゲット容量に基づいて、前記ターゲットバンクの１セットのコードから、前記ターゲットコードを決定することと、を含む、
請求項２ないし６のいずれか一項に記載の方法。

【請求項8】

前記ターゲットバンクは、少なくとも２つの論理記憶領域を含み、各前記論理記憶領域は、連続する少なくとも２つの物理記憶領域を含み、前記ターゲットバンク内のトリミング対象となる記憶領域は、連続する少なくとも２つのトリミング対象となる物理記憶領域を含み、
前記ターゲットバンクの容量構成パラメータが、前記ターゲットバンク内のトリミング対象となる物理記憶領域を含む場合、
前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することは、
前記ターゲットバンク内の連続する前記少なくとも２つのトリミング対象となる物理記憶領域に基づいて、前記ターゲットバンクに含まれる少なくとも２つの論理記憶領域から、トリミング対象となる論理記憶領域を決定することと、
前記トリミング対象となる論理記憶領域に基づいて、前記ターゲットバンクの１セットのコードから、前記ターゲットコードを決定することと、を含む、
請求項２ないし７のいずれか一項に記載の方法。

【請求項9】

前記ターゲットバンクの容量構成パラメータは、前記ターゲットバンクのターゲット容量を含み、前記ターゲットバンクは、少なくとも２つの論理記憶領域を含み、各前記論理記憶領域は、連続する少なくとも２つの物理記憶領域を含み、
前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することは、
単一の前記論理記憶領域の容量及び前記ターゲットバンクの最大容量を決定することと、
単一の前記論理記憶領域の容量及び前記ターゲットバンクの最大容量に基づいて、前記ターゲットバンク上の構成可能な容量を決定することであって、前記単一の前記論理記憶領域の容量は、単一の前記論理記憶領域に含まれる各物理記憶領域の容量の合計である、ことと、
前記構成可能な容量及び前記ターゲット容量に基づいて、構成対象となる実容量を決定することと、
前記実容量が前記ターゲット容量と一致しない場合、前記実容量に基づいて、前記ターゲットバンクの１セットのコードから、前記ターゲットコードを決定することと、を含む、
請求項１ないし８のいずれか一項に記載の方法。

【請求項10】

前記方法は、
前記ターゲットバンク内の単一の物理記憶領域の容量を決定することと、
単一の論理記憶領域に含まれる連続する物理記憶領域の数を決定することと、
単一の前記論理記憶領域に含まれる連続する物理記憶領域の数及び単一の前記物理記憶領域の容量に基づいて、単一の前記論理記憶領域の容量を決定することと、を更に含み、
前記単一の前記論理記憶領域に含まれる連続する物理記憶領域の数を決定することは、
前記ターゲットバンクの１セットのコードの各前記コードに含まれるビット数を決定することと、
前記ターゲットバンクに含まれる前記物理記憶領域の数と、各前記コードに含まれるビット数とに基づいて、単一の前記論理記憶領域に含まれる前記物理記憶領域の数を決定することと、を含む、
請求項１ないし９のいずれか一項に記載の方法。

【請求項11】

半導体メモリであって、
少なくとも２つの記憶領域を含む、ターゲットバンクと、
前記ターゲットバンクのアドレスを出力するように構成されるアドレス処理ユニットであって、前記アドレス処理ユニットの出力端子は前記ターゲットバンクに接続される、アドレス処理ユニットと、
ターゲットコードを受信するように構成されるコード取得ユニットであって、前記ターゲットコードは、前記ターゲットバンク内の少なくとも１つのトリミング対象となる記憶領域に対応する、コード取得ユニットと、
前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成するように構成される領域選択信号生成ユニットと、
前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成するように構成されるトリミングユニットと、を備え、前記領域選択信号生成ユニットの出力端子は、前記トリミングユニットの入力端子に接続され、前記トリミングユニットの出力端子は、前記ターゲットバンクに接続される、半導体メモリ。

【請求項12】

前記半導体メモリは更に、
前記半導体メモリ上の構成対象となるターゲットバンクを決定し、前記ターゲットバンクの容量構成パラメータを決定し、前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、前記ターゲットコードを決定するように構成される、制御ユニットを備え、前記容量構成パラメータは、前記ターゲットバンクに対して構成されるべき容量を表し、前記ターゲットコードは、前記ターゲットバンク内のトリミング対象となる記憶領域に対応し、
前記制御ユニットの出力端子は、前記コード取得ユニットに接続される、
請求項１１に記載の半導体メモリ。

【請求項13】

前記アドレス処理ユニットは、
前記ターゲットバンクの行アドレスを出力するように構成される行アドレス処理ユニットであって、前記行アドレス処理ユニットの出力端子は、前記領域選択信号生成ユニットの入力端子及び前記ターゲットバンクに接続される、行アドレス処理ユニットと、
前記ターゲットバンクの列アドレスを出力するように構成される列アドレス処理ユニットであって、前記列アドレス処理ユニットの出力端子は、前記ターゲットバンクに接続される、列アドレス処理ユニットと、
前記ターゲットバンクのバンクアドレスを出力するように構成されるバンクアドレス処理ユニットであって、前記バンクアドレス処理ユニットの出力端子は、前記ターゲットバンクに接続される、バンクアドレス処理ユニットと、を備え、
前記領域選択信号生成ユニットは、前記ターゲットコードと、前記ターゲットコードに対応する前記トリミング対象となる記憶領域の行アドレスとに対して論理処理を実行して、ターゲットレベルを取得し、前記ターゲットレベルを前記領域選択信号として使用するように構成される、
請求項１１又は１２に記載の半導体メモリ。

【請求項14】

前記行アドレス処理ユニットにおける上位ビットアドレスの出力端子は、前記領域選択信号生成ユニットの入力端子に接続され、
前記上位ビットアドレスは、前記ターゲットバンク内の異なる記憶領域を区別するために使用される、
請求項１３に記載の半導体メモリ。

【請求項15】

前記領域選択信号生成ユニットは、ＮＡＮＤゲート及びＮＯＴゲートからなる論理ゲート回路を含み、
前記論理ゲート回路の入力端子は、前記ターゲットコードに対応する信号線と、前記トリミング対象となる記憶領域の行アドレスに対応する信号線とを含み、前記論理ゲート回路は、前記ターゲットコードと、前記ターゲットコードに対応するトリミング対象となる記憶領域の行アドレスとに対して論理処理を実行して、ターゲットレベルを取得し、前記ターゲットレベルを前記領域選択信号として使用するように構成され、又は
前記領域選択信号生成ユニットはデコーダを含み、
前記デコーダの入力端子は、前記ターゲットコードに対応する信号線であり、
前記デコーダによって出力される各レベルは、有効レベルであるときに領域選択信号とみなされ、前記デコーダの各出力端子はそれぞれ、前記トリミングユニットの入力端子に接続される、
請求項１１ないし１４のいずれか一項に記載の半導体メモリ。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願への相互参照）
本願は、２０２１年７月１２日に中国特許局に提出された、出願番号が２０２１１０７８３９１２．０であり、発明の名称が「半導体メモリ及びそのバンクの容量構成方法」である、中国特許出願に基づいて提出されるものであり、当該中国特許出願の優先権を主張し、当該中国特許出願の全ての内容が参照によって本願に援用される。

【0002】

本願実施例は、半導体技術分野に関し、半導体メモリ及びそのバンクの容量構成方法に関するが、これに限定されない。

【背景技術】

【0003】

関連技術において、同じ種類のチップでの異なる容量を実現するために、１セットのトリム（ｔｒｉｍ）コマンドを採用して、チップ（ｃｈｉｐ）全体のすべてのバンク（ｂａｎｋ）の同じ記憶領域（メモリアレイ（ａｒｒａｙ））をトリミングすることによって、異なる容量を取得することができる。

【0004】

異なるバンクの損傷したメモリアレイが全く異なる可能性があるため、メモリアレイの一部のみが損傷したチップを利用するために、フルチップに対して同じメモリアレイを選択してトリミングする方法には、明らかな欠陥があり、半導体メモリ上のバンクの容量構成の有効利用率が低い。

【発明の概要】

【0005】

これを鑑みて、本願実施例は、トリミング対象となる記憶領域を柔軟に選択し、半導体メモリ上のバンクの容量構成の有効利用率を向上させることができる、半導体メモリ及びそのバンクの容量構成方法を提供する。

【0006】

第１態様によれば、本願実施例は半導体メモリ上のバンクの容量構成方法を提供し、前記方法は、
前記メモリ上の構成対象となるターゲットバンクを決定することと、
前記ターゲットバンクの容量構成パラメータを決定することであって、前記容量構成パラメータは、前記ターゲットバンクに対して構成されるべき容量を表すことと、
前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することであって、前記ターゲットコードは、前記ターゲットバンク内のトリミング対象となる記憶領域に対応する、ことと、
前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成することと、
前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成することと、を含む。

【0007】

第２態様によれば、本願実施例は、半導体メモリを提供し、前記半導体メモリは、ターゲットバンクと、アドレス処理ユニットと、コード取得ユニットと、領域選択信号生成ユニットと、トリミングユニットと、を備え、
前記ターゲットバンクは、少なくとも２つの記憶領域を含み、
前記アドレス処理ユニットは、前記ターゲットバンクのアドレスを出力するように構成され、前記アドレス処理ユニットの出力端子は前記ターゲットバンクに接続され、
前記コード取得ユニットは、コード取得ユニットターゲットコードを受信するように構成され、前記ターゲットコードは、前記ターゲットバンク内の少なくとも１つのトリミング対象となる記憶領域に対応し、
前記領域選択信号生成ユニットは、前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号領域を生成するように構成され、前記領域選択信号生成ユニットの出力端子は、前記トリミングユニットの入力端子に接続され、
前記トリミングユニットは、前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成するように構成され、前記トリミングユニットの出力端子は、前記ターゲットバンクに接続される。

【0008】

本願実施例では、異なる構成対象となるターゲットバンクの容量構成パラメータが異なってもよいので、異なる容量構成パラメータに基づいて決定されたターゲットコードも異なってもよく、更に、異なるターゲットコードに基づいて生成された領域選択信号も異なってもよい。このようにして、異なる領域選択信号により、異なる構成対象となるターゲットバンクの異なるトリミング対象となる記憶領域をトリミングすることができ、これにより、トリミング対象となる記憶領域を柔軟に選択することができ、半導体メモリ上のバンクの容量構成の有効利用率を向上させることができる。

【図面の簡単な説明】

【0009】

【図1】関連技術におけるダイナミックランダムアクセスメモリ（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の構成の例示的な構造図である。

【図2】本願実施例による半導体メモリ上のバンクの容量構成方法の実現プロセスのブロック図である。

【図3a】本願実施例によるフルチップの記憶領域とアドレスの概略構造図である。

【図3b】本願実施例による、図３ａ内のバンク８の拡大後の概略構造図である。

【図3c】本願実施例による、バンク８をトリミングした後の概略構造図である。

【図3d】本願実施例による、ターゲットコードに対して論理ＮＯＴ演算を実行する論理回路図である。

【図3e】本願実施例による、Ｒａ＜１５：１４＞に対して論理ＮＯＴ演算を実行する論理回路図である。

【図3f】本願実施例による、ＤｅｎｓｉｔｙＴｒｉｍ＜０＞及びＤｅｎｓｉｔｙＴｒｉｍ＜１＞に対して論理演算を実行する論理回路図である。

【図3g】本願実施例による、ＤｅｎｓｉｔｙＴｒｉｍＢ＜０＞及びＤｅｎｓｉｔｙＴｒｉｍＢ＜１＞に対して論理演算を実行する論理回路図である。

【図3h】本願実施例による、ターゲットコード及び上位２ビットアドレスに基づいて領域選択信号Ｒａ１５１４＜０＞を取得する論理回路図である。

【図3i】本願実施例による、ターゲットコード及び上位２ビットアドレスに基づいて領域選択信号Ｒａ１５１４＜１＞を取得する論理回路図である。

【図3j】本願実施例による、ターゲットコード及び上位２ビットアドレスに基づいて領域選択信号Ｒａ１５１４＜２＞を取得する論理回路図である。

【図4】本願実施例による、半導体メモリ上のバンクの容量を構成するのに適したシステム構造図である。

【図5】本願実施例による半導体メモリの概略構造図である。

【発明を実施するための形態】

【0010】

図面（必ずしも縮尺通りに描かれているわけではない）において、同様の参照番号は、異なる図における同様の構成要素を表すことができる。異なる文字の接尾辞を有する同様の参照番号は、同様の構成要素の異なる例を表すことができる。図面は、概して、限定ではなく例として、本明細書で議論される各実施例を示している。

【0011】

本願実施例の目的、技術的解決策及び利点をより明確にするために、以下では、本願実施例における図面を参照して、発明の具体的な技術的解決策をより詳細に説明する。以下の実施例は、本願実施例を説明するために使用されるものであるが、本願実施例の範囲を限定するものではない。

【0012】

後続の説明において、素子を表すための「モジュール」又は「ユニット」などの接尾辞は、本願実施例の説明を容易にするためのものに過ぎず、特定の意味を持たない。よって、「モジュール」又は「ユニット」は互換的に使用することができる。

【0013】

関連技術において、メモリチップ用の各マスクのコストが高いため、市場を迅速に占有するために、通常、一種のチップの設計においてｔｒｉｍを使用して異なる容量を実現する。実際の生産では、メモリアレイが部分的に破損したチップも存在し、この場合、これらのチップを低容量のチップとして販売することにより、歩留まりを高めることができ、例えば、８ギガビット（Ｇｂ：Ｇｉｇａｂｉｔ）のチップを４Ｇｂ／２Ｇｂのチップとして使用することができる。同じ種類のチップで異なる容量を実現するためには、通常、一連のｔｒｉｍを用いて、フルチップのすべてのバンクの同じメモリアレイを選択してｔｒｉｍを実行する。このような実現方法は、設計が比較的単純であるが、柔軟性が十分ではない。異なるバンクの、損傷したメモリアレイが完全に異なる可能性があるため、メモリアレイの一部のみが破損したこれらのチップを利用するために、フルチップのすべてのバンクの同じメモリアレイを選択してトリミングする方法は明らかに欠陥がある。

【0014】

理解できるように、バンクとは、ダイナミックランダムアクセスメモリに含まれる物理メモリバンク又は論理ストレージリポジトリの数を指し、１つのチップは複数のバンクを含み得、例えば、８つのバンクを含み得、各バンクは複数のメモリアレイを含み得、バンクにおけるメモリアレイの数は、チップのデータビット幅を表し、１つのメモリアレイには複数のメモリセルが含まれる。

【0015】

一可能な実施形態において、半導体メモリはＤＲＡＭであってもよい。図１は、関連技術におけるＤＲＡＭの構成の例示的な構造図であり、図１に示すように、コントローラ１０は、２つのデュアルインラインメモリモジュール（ＤＩＭＭ：Ｄｕａｌ－Ｉｎｌｉｎｅ－Ｍｅｍｏｒｙ－Ｍｏｄｕｌｅｓ）１０１を制御し、各ＤＩＭＭ １０１には、少なくとも２つのＤＲＡＭダイ（ｄｉｅ）１０１１が含まれる。

【0016】

上記の技術的課題を考慮して、本願実施例は、半導体メモリ上のバンクの容量構成方法を提供し、図２に示すように、前記方法は以下のステップを含む。

【0017】

ステップ２０２において、前記メモリ上の構成対象となるターゲットバンクを決定する。

【0018】

理解できるように、メモリは、モノリシックの容量がメガビットレベルであるＤＲＡＭや、ｔｒｉｍ機能をサポートするその他の半導体メモリを指してもよく、ターゲットバンクは、メモリ上のいずれか１つの構成対象となるバンクであってもよい。一例において、ｂａｎｋはメモリブロックの１つの実施形態であってもよい。１６個のｂａｎｋを含むチップを例として説明すると、１６個のｂａｎｋがそれぞれ、ｂａｎｋ０～ｂａｎｋ１５である場合、ターゲットバンクは、ｂａｎｋ０～ｂａｎｋ１５のいずれか１つであってもよく、例えば、ターゲットバンクは、ｂａｎｋ８又はｂａｎｋ０であってもよい。

【0019】

いくつかの可能な実施形態において、前記メモリ上の構成対象となるターゲットバンクを決定することは、メモリ上の各バンクを構成する必要がある場合に、メモリ上の各バンクを構成対象となるターゲットバンクとして決定することであってもよい。

【0020】

いくつかの実施例において、ターゲットバンクの容量は、メモリのチップの容量に従って決定されるものである。例えば、１６個のｂａｎｋを含む１６Ｇｂのチップの場合、各ｂａｎｋの容量は１Ｇｂであり、つまり、ターゲットバンクの容量も１Ｇｂである。

【0021】

ステップ２０４において、前記ターゲットバンクの容量構成パラメータを決定し、前記容量構成パラメータは、前記ターゲットバンクに対して構成されるべき容量を表す。

【0022】

いくつかの可能な実施形態において、ターゲットバンクの容量構成パラメータは、ターゲットバンクのターゲット容量、ターゲットバンク内のトリミング対象となる記憶領域、ターゲットバンクの利用可能な記憶領域のうちの少なくとも１つを含み得る。

【0023】

理解できるように、記憶領域は、メモリアレイの１つの実施形態であってもよく、もちろん、記憶領域を「Ｒｅｇｉｏｎ」で表すことができ、例えば、各ｂａｎｋは、Ｒｅｇｉｏｎ＜５：０＞などの６つの領域に分けることができ、Ｒｅｇｉｏｎ＜５＞は、そのうちの１つの記憶領域であり得る。

【0024】

一例において、損傷やトリミングされていないターゲットバンクｂａｎｋ８の容量は１Ｇｂであり、ｂａｎｋ８のターゲット容量は１Ｇｂ以下の容量であってもよく、例えば、ターゲット容量は（１／８）Ｇｂ、（１／４）Ｇｂ、（１／２）Ｇｂ、（２／３）Ｇｂなどであってもよい。そうすると、以下の２つの状況が存在することができる。

【0025】

状況１：ｂａｎｋ８がＲｅｇｉｏｎ＜５：０＞を含む６つの領域を含み、且つ損傷を受けておらず、要件を満たすために、１Ｇｂの容量をターゲット容量（２／３）Ｇｂに変更する必要がある場合、Ｒｅｇｉｏｎ＜５：０＞内のＲｅｇｉｏｎ＜３：２＞、Ｒｅｇｉｏｎ＜１：０＞及びＲｅｇｉｏｎ＜５：４＞のいずれか１つの記憶領域を、ターゲットバンクｂａｎｋ８内のトリミング対象となる記憶領域として決定することができ、ｂａｎｋ８が損傷していないため、すべての記憶領域をターゲットバンクの利用可能な記憶領域として使用することができる。

【0026】

これから分かるように、ターゲットバンクが損傷していない場合、ターゲットバンクのターゲット容量を決定するだけで、容量構成を実現するための３つの方法があり得る。

【0027】

状況２：ｂａｎｋ８がＲｅｇｉｏｎ＜５：０＞を含む６つの領域を含み、且つＲｅｇｉｏｎ＜１：０＞が損傷しており、要件を満たすために、１Ｇｂの容量をターゲット容量（２／３）Ｇｂに変更する必要がある場合、Ｒｅｇｉｏｎ＜５：０＞内の記憶領域Ｒｅｇｉｏｎ＜１：０＞をターゲットバンクｂａｎｋ８内のトリミング対象となる記憶領域として決定し、対応する残りの領域Ｒｅｇｉｏｎ＜５：２＞をターゲットバンク内の利用可能な記憶領域として使用することができる。もちろん、１Ｇｂの容量をターゲット容量（１／３）Ｇｂに変更する必要がある場合、ターゲットバンク内の利用可能な記憶領域は、Ｒｅｇｉｏｎ＜３：２＞であってもよく、記憶領域Ｒｅｇｉｏｎ＜１：０＞及びＲｅｇｉｏｎ＜５：４＞を、ターゲットバンクｂａｎｋ８内のトリミング対象となる記憶領域として決定してもよい。

【0028】

これから分かるように、ターゲットバンクが損傷した場合、対応する残りの領域をターゲットバンクの利用可能な記憶領域として使用することができ、決定されたターゲットバンクのターゲット容量に合わせて、損傷領域を含む記憶領域をトリミング対象となる記憶領域として決定する必要がある。

【0029】

前記ターゲットバンクの容量構成パラメータを決定する実施形態は、ターゲットバンクの損傷情報、ターゲットバンクの容量構成要件に従って、ターゲットバンクの容量構成パラメータを決定することであってもよい。

【0030】

ステップ２０６において、前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定し、前記ターゲットコードは、前記ターゲットバンク内のトリミング対象となる記憶領域に対応する。

【0031】

理解できるように、ターゲットバンクの１セットのコードは、ターゲットバンクの記憶領域内の異なるトリミング対象となる記憶領域を表すコードであってもよい。例えば、ターゲットバンクの１セットのコードは、ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞又はＤｅｎｓｉｔｙ＜１：０＞で表すことができ、ここで、ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞又はＤｅｎｓｉｔｙ＜１：０＞はそれぞれ、００、０１、１０、１１であり得、ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞＝００は、ターゲットバンクｂａｎｋ８の記憶領域Ｒｅｇｉｏｎ＜５：０＞にトリミング対象となる記憶領域が存在しないことを示すことができ、ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞＝０１は、ターゲットバンクｂａｎｋ８の記憶領域Ｒｅｇｉｏｎ＜５：０＞内のトリミング対象となる記憶領域がＲｅｇｉｏｎ＜５：４＞であることを示すことができ、ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞＝１０は、ターゲットバンクｂａｎｋ８の記憶領域Ｒｅｇｉｏｎ＜５：０＞内のトリミング対象となる記憶領域がＲｅｇｉｏｎ＜３：２＞であることを示すことができ、ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞＝１１は、ターゲットバンクｂａｎｋ８の記憶領域Ｒｅｇｉｏｎ＜５：０＞内のトリミング対象となる記憶領域がＲｅｇｉｏｎ＜１：０＞であることを示すことができる。

【0032】

一例において、ターゲットコードは、ターゲットバンク内のトリミング対象となる記憶領域に基づいて決定され、例えば、トリミング対象となる記憶領域がＲｅｇｉｏｎ＜３：２＞である場合、ターゲットコードは１０であってもよい。

【0033】

一可能な実施形態において、前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することは、ターゲットバンクが損傷していないと決定した場合、ターゲットバンクのターゲット容量に従って、前記ターゲットバンクの１セットのコードから、ターゲット容量に対応するいずれか１つのトリミング対象となる記憶領域に対応するターゲットコードを決定することであってもよい。

【0034】

例えば、損傷していないターゲットバンクｂａｎｋ８について、損傷していない場合のｂａｎｋ８の容量は１Ｇｂであってもよく、ｂａｎｋ８は、Ｒｅｇｉｏｎ＜５：０＞を含む６つの領域を含み、ターゲット容量が（２／３）Ｇであり、ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞又はＤｅｎｓｉｔｙ＜１：０＞がそれぞれ００、０１、１０、１１であり、異なるトリミング対象記憶領域を表す場合、ｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞又はＤｅｎｓｉｔｙ＜１：０＞の１セットのコードから、（２／３）Ｇを表す任意のコードを選んでターゲットコードとして使用することができ、よって、ターゲットコードは０１、１０又は１１のいずれかであり得る。

【0035】

別の可能な実施形態において、前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することは、ターゲットバンクが損傷したと決定した場合、損傷した記憶領域及びターゲット容量に従って、トリミング対象となる記憶領域及び利用可能な記憶領域を決定し、トリミング対象となる記憶領域及び利用可能な記憶領域に従って、ターゲットバンクの１セットのコードから、ターゲットコードを決定することであってもよい。理解できるように、ターゲット容量と損傷した記憶領域の容量の合計が、ターゲットバンクが損傷していない場合の容量と等しい場合、決定されたターゲットコードは一意である。

【0036】

例えば、ターゲットバンクｂａｎｋ８が損傷していない場合、ターゲットバンクｂａｎｋ８の容量は１Ｇｂであってもよく、Ｒｅｇｉｏｎ＜５：０＞を含む６つの領域を含み、記憶領域Ｒｅｇｉｏｎ＜５：４＞が損傷し、且つターゲット容量が（２／３）Ｇであり、ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞又はＤｅｎｓｉｔｙ＜１：０＞がそれぞれ００、０１、１０、１１であり、異なるトリミング対象記憶領域を表す場合、ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞又はＤｅｎｓｉｔｙ＜１：０＞の１セットのコードから選択した、トリミング対象となる記憶領域Ｒｅｇｉｏｎ＜５：４＞を表すコードを、ターゲットコードとして使用することができ、したがって、ターゲットコードは一意、即ち、０１である。

【0037】

ステップ２０８において、前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成する。

【0038】

理解できるように、領域選択信号は、ターゲットコードに対して論理演算を実行して得られたターゲット出力レベルである。

【0039】

ステップ２１０において、前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成する。

【0040】

理解できるように、記憶領域のトリミングは、記憶領域の論理レベルを変更することにより実現でき、例えば、トリミング前の記憶領域のレベルは低レベルであり得、記憶領域のレベルを低レベルから高レベルに変換した後、記憶領域をトリミングすることができる。

【0041】

一可能な実施形態において、前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成することは、領域選択信号に従って、トリミング対象となる記憶領域に高電圧（高レベル）を印加し、ターゲットバンク内のトリミング対象となる記憶領域以外の他の記憶領域に低電圧（低レベル）を印加することによって、トリミング対象となる記憶領域の論理レベルを変更して、トリミング対象となる記憶領域をトリミングすることにより、前記ターゲットバンクの容量を構成することを含み得る。

【0042】

本願実施例において、異なる構成対象となるターゲットバンクの容量構成パラメータが異なってもよいので、異なる容量構成パラメータに基づいて決定されたターゲットコードも異なってもよく、更に、異なるターゲットコードに基づいて生成された領域選択信号も異なってもよい。このようにして、異なる領域選択信号により、異なる構成対象となるターゲットバンクの異なるトリミング対象となる記憶領域をトリミングすることができ、これにより、トリミング対象となる記憶領域を柔軟に選択することができ、半導体メモリ上のバンクの容量構成の有効利用率を向上させることができる。

【0043】

本願実施例は、他の半導体メモリ上のバンクの容量構成方法を提供し、前記方法は以下のステップを含む。

【0044】

ステップ１０１において、前記メモリ上の構成対象となるターゲットバンクを決定する。

【0045】

ステップ１０３において、前記ターゲットバンクの容量構成パラメータを決定し、前記容量構成パラメータは、前記ターゲットバンクに対して構成されるべき容量を表す。

【0046】

ステップ１０５において、前記ターゲットバンクの容量構成パラメータが、前記ターゲットバンク内のトリミング対象となる記憶領域、又は前記ターゲットバンクの利用可能な記憶領域を含む場合、前記トリミング対象となる記憶領域又は前記利用可能な記憶領域に基づいて、前記トリミング対象となる記憶領域を決定する。

【0047】

理解できるように、利用可能な記憶領域は、ターゲットバンク内の、トリミング対象となる記憶領域以外の記憶領域として理解することができる。

【0048】

いくつかの可能な実施形態において、前記トリミング対象となる記憶領域又は前記利用可能な記憶領域に基づいて、前記トリミング対象となる記憶領域を決定することは、まず、ターゲットバンク内の損傷領域を決定し、損傷領域に従って利用可能な記憶領域を決定し、次にトリミング対象となる記憶領域を決定することを含み得る。

【0049】

一例において、ターゲットバンクｂａｎｋ８の容量が１Ｇｂであり、ｂａｎｋ８は、Ｒｅｇｉｏｎ＜５：０＞を含む６つの領域を含み、ターゲット容量が（２／３）Ｇｂで、記憶領域Ｒｅｇｉｏｎ＜５：４＞が損傷した場合、トリミング対象となる記憶領域がＲｅｇｉｏｎ＜５：４＞であると決定することができ、ターゲット容量が（１／３）Ｇｂで、記憶領域Ｒｅｇｉｏｎ＜５：４＞記憶領域が損傷した場合、トリミング対象となる記憶領域が、Ｒｅｇｉｏｎ＜５：２＞であるか、又はＲｅｇｉｏｎ＜１：０＞及びＲｅｇｉｏｎ＜５：４＞であると決定することができる。

【0050】

ステップ１０７において、前記トリミング対象となる記憶領域に基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定し、ここで、前記ターゲットバンクの１セットのコード内の各コードは、前記ターゲットバンク内の少なくとも１つのトリミング対象となる記憶領域に対応する。

【0051】

一可能な実施形態において、前記トリミング対象となる記憶領域に基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することは、ターゲットバンクが損傷しているか否かに関わらず、トリミング対象となる記憶領域に従って、前記ターゲットバンクの１セットのコードから、前記トリミング対象となる記憶領域に対応するコードを決定することを含み得る。例えば、トリミング対象となる記憶領域がＲｅｇｉｏｎ＜５：４＞であると決定した場合、Ｒｅｇｉｏｎ＜５：４＞に対応するコード０１を、ターゲットコードとして決定する。

【0052】

ステップ１０９において、前記ターゲットバンクの容量構成パラメータが、前記ターゲットバンクのターゲット容量を含む場合、前記ターゲットバンクの１セットのコードから、前記ターゲットバンクの容量構成パラメータに対応する複数のコードを決定する。

【0053】

理解できるように、ターゲットバンクの記憶領域が損傷していない場合、ターゲットバンクのターゲット容量、及びターゲットバンクが損傷していないときの容量に従って、前記ターゲットバンクの１セットのコードから、前記ターゲットバンクの容量構成パラメータに対応する複数のコードを決定することができる。例えば、ターゲットバンクｂａｎｋ８の容量は１Ｇｂであってもよく、ｂａｎｋ８は、Ｒｅｇｉｏｎ＜５：０＞を含む６つの領域を含み、ターゲット容量が（２／３）Ｇｂであり、ｂａｎｋ８が損傷していない場合、００、０１、１０及び１１を含む１セットのコードから、コード０１、１０及び１１を、ターゲットバンクのターゲット容量に対応する複数のコードとして決定する。

【0054】

ステップ１１１において、前記ターゲットバンクの容量構成パラメータに対応する複数のコードから、ランダムに１つのコードを前記ターゲットコードとして選択し、前記ターゲットコードは、前記ターゲットバンク内のトリミング対象となる記憶領域に対応する。

【0055】

一可能な実施形態において、前記ターゲットバンクの容量構成パラメータに対応する複数のコードの各コードに対応するトリミング対象となる記憶領域の容量は同じであり、且つターゲットバンクは損傷していないため、前記ターゲットバンクの容量構成パラメータに対応する複数のコードのいずれかをターゲットコードとして使用することができる。

【0056】

ステップ１１３において、前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域の行アドレスを決定する。

【0057】

ここで、ターゲットバンク内のトリミング対象となる記憶領域の行アドレスは１６ビットの行アドレスＲａ＜１５：０＞であり得、ここで、Ｒａ＜１５＞、Ｒａ＜１４＞、Ｒａ＜１３＞はアドレスの上位３ビットアドレスを表す。

【0058】

理解できるように、ターゲットコードに従ってトリミング対象となる記憶領域を決定することができ、トリミング対象となる記憶領域に従って、トリミング対象となる記憶領域の行アドレスを決定することができる。

【0059】

いくつかの可能な実施形態において、ターゲットバンクの異なるトリミング対象となる記憶領域に対応する行アドレスは異なり、例えば、容量が１Ｇｂであり、Ｒｅｇｉｏｎ＜５：０＞の６つの領域を含むターゲットバンクｂａｎｋ８の場合、トリミング対象となる記憶領域Ｒｅｇｉｏｎ＜４＞及びＲｅｇｉｏｎ＜５＞に対応する記憶アドレスは異なり、ここで、Ｒｅｇｉｏｎ＜４＞の行アドレスの上位３ビットアドレスは１００であり、Ｒｅｇｉｏｎ＜５＞の行アドレスの上位３ビットアドレスは１０１である。

【0060】

ステップ１１５において、前記ターゲットコード及び前記トリミング対象となる記憶領域の行アドレスに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成する。

【0061】

いくつかの可能な実施形態において、前記ターゲットコード及び前記トリミング対象となる記憶領域の行アドレスに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成することは、ターゲットコード及びトリミング対象となる記憶領域の行アドレスを、ＮＡＮＤゲートからなる論理回路に入力し、論理ゲート回路が、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を出力することを含み得る。

【0062】

ステップ１１７において、前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成する。

【0063】

本願実施例では、ターゲットバンクの容量構成パラメータが、ターゲットバンク内のトリミング対象となる記憶領域、又は前記ターゲットバンクの利用可能な記憶領域を含む場合、ターゲットバンク内のトリミング対象となる記憶領域又は前記ターゲットバンクの利用可能な記憶領域に従って、トリミング対象となる記憶領域を決定でき、トリミング対象となる記憶領域に対応するコードをターゲットコードとして決定することができ、ターゲットバンクの容量構成パラメータがターゲットバンクのターゲット容量を含む場合、ターゲットバンクのターゲット容量に対応する複数のコードを決定し、複数のコードのいずれか１つのコードをターゲットコードとして使用することができる。このようにして、容量構成パラメータはターゲットバンクの実際の状況に応じて決定されたものであるため、決定されたターゲットコードは、ターゲットバンクの実際の状況に応じて決定された、トリミング対象となる記憶領域であり、これにより、決定されたターゲットコードが実際の容量構成の実際の要件をより適切に満たすことができる。更に、ターゲットコード及びトリミング対象記憶領域の行アドレスの両方に従って領域選択信号を生成するため、決定された領域選択信号を使用して、対応するターゲットバンク内のトリミング対象となる記憶領域のトリミングをより正確に実現することができる。

【0064】

本願実施例は、半導体メモリ上のバンクの容量を構成するための更に別の方法を提供し、前記方法は以下のステップを含む。

【0065】

ステップ２０１において、前記メモリ上の構成対象となるターゲットバンクを決定する。

【0066】

ステップ２０３において、前記ターゲットバンクの容量構成パラメータを決定し、前記容量構成パラメータは、前記ターゲットバンクに対して構成されるべき容量を表す。

【0067】

ステップ２０５において、前記ターゲットバンクの容量構成パラメータに基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定し、前記ターゲットコードは、前記ターゲットバンク内のトリミング対象となる記憶領域に対応する。

【0068】

ステップ２０７において、前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を決定する。

【0069】

ステップ２０９において、前記ターゲットコードと、前記ターゲットコードに対応するトリミング対象となる記憶領域の行アドレスとに対して論理処理を実行して、ターゲットレベルを取得し、前記トリミング対象となる記憶領域の行アドレスは、前記ターゲットバンクの行アドレスのうちの上位ビットアドレスであり、前記上位ビットアドレスは、前記ターゲットバンク内の異なる記憶領域を区別するために使用される。

【0070】

理解できるように、トリミング対象となる記憶領域の行アドレスのうちの上位ビットアドレスは、行アドレスのうちの上位３ビットアドレス又は上位２ビットアドレスであり得る。一例において、容量が１Ｇｂであり、Ｒｅｇｉｏｎ＜５：０＞の６つの領域を含むターゲットバンクｂａｎｋ８の場合、トリミング対象となる記憶領域Ｒｅｇｉｏｎ＜４＞の行アドレスの上位３ビットアドレスは１００であり、Ｒｅｇｉｏｎ＜５＞の行アドレスの上位３ビットアドレスは１０１である。

【0071】

一例において、ターゲットコードは、行アドレスをマッピングするマッピング因子として理解することができる。

【0072】

一可能な実施形態において、前記ターゲットコードと、前記ターゲットコード対応するトリミング対象となる記憶領域の行アドレスとに対して論理処理を実行して、ターゲットレベルを取得することは、ターゲットコード及び対応するトリミング対象となる記憶領域の行アドレスをＮＡＮＤゲートからなるデコーダに入力し、デコーダにより、ターゲットコードと、ターゲットコードに対応するトリミング対象となる記憶領域の行アドレスとに対して論理処理を実行して、論理処理後のターゲットレベルを取得することを含み得る。

【0073】

ステップ２１１において、前記ターゲットレベルを前記領域選択信号として使用する。

【0074】

ステップ２１３において、前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成する。

【0075】

本願実施例では、前記ターゲットコードと、前記ターゲットコードに対応するトリミング対象となる記憶領域の行アドレスのうちの上位ビットアドレスに対して論理処理を実行することにより、論理処理によって得られたターゲットレベルを領域選択信号として使用する。得られたターゲットレベルは、トリミング対象となる記憶領域に対応するコードをマッピング因子として使用して、行アドレスのうちの上位ビットアドレスをマッピングすることによって得られたものであるため、取得された領域選択信号を使用して、トリミング対象となる記憶領域のトリミングをより正確に実現することができる。

【0076】

本願実施例は、半導体メモリ上のバンクの容量を構成するための更に別の方法を提供し、前記方法は以下のステップを含む。

【0077】

ステップ３０１において、前記メモリ上の構成対象となるターゲットバンクを決定する。

【0078】

ステップ３０３において、前記ターゲットバンクの容量構成パラメータを決定し、前記容量構成パラメータは、前記ターゲットバンクに対して構成されるべき容量を表す。

【0079】

ステップ３０５において、前記ターゲットバンクの容量構成パラメータが、前記ターゲットバンクのターゲット容量を含む場合、前記ターゲットバンクの最大容量を決定する。

【0080】

理解できるように、ターゲットバンクの最大容量は、損傷やトリミングされてもないターゲットバンクの容量であってもよい。例えば、ターゲットバンクの最大容量は１Ｇｂであってもよい。

【0081】

ステップ３０７において、前記ターゲット容量が前記最大容量より小さい場合、前記ターゲット容量に基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定し、前記ターゲットコードは、前記ターゲットバンク内のトリミング対象となる記憶領域に対応する。

【0082】

理解できるように、半導体上のターゲットバンクに対して容量構成を実行する過程において、ターゲット容量は、必ずしもターゲットバンクの最大容量以下であり、つまり、ターゲットバンクの容量をターゲットバンクの最大容量より小さく構成することがしかできず、ターゲットバンクの容量をターゲットバンクの最大容量より大きく構成することはできない。例えば、半導体上のターゲットバンクの最大容量が１Ｇｂである場合、ターゲット容量は１Ｇｂ以下である必要があり、１Ｇｂを超えることはできない。

【0083】

一可能な実施形態において、前記ターゲット容量が前記最大容量より小さい場合、前記ターゲット容量に基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することは、ターゲットバンクのターゲット容量がターゲットバンクの最大容量より小さい場合、最大容量とターゲット容量との差値に従って、トリミング対象となる記憶領域の容量を決定し、そして、ターゲットバンクに損傷領域が存在するか否かを決定し、ターゲットバンクに損傷領域が存在すると決定した場合、損傷領域及び損傷領域の容量を決定し、トリミング対象となる記憶領域の容量、損傷領域及び損傷領域の容量に従って、トリミング対象となる記憶領域を決定し、最後に、ターゲットバンクの１セットのコードから、ターゲットコードとしてトリミング対象となる記憶領域に対応するコードを決定することを含み得る。

【0084】

別の可能な実施形態において、前記ターゲット容量が前記最大容量より小さい場合、前記ターゲット容量に基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定することは、ターゲットバンクのターゲット容量がターゲットバンクの最大容量より小さい場合、最大容量とターゲット容量との差値に従って、トリミング対象となる記憶領域の容量を決定し、そして、ターゲットバンクに損傷領域が存在するか否かを決定し、ターゲットバンクに損傷領域が存在しないと決定した場合、トリミング対象となる記憶領域と同じ容量を有する任意の記憶領域を、トリミング対象となる記憶領域として決定し、最後に、ターゲットバンクの１セットのコードから、ターゲットコードとしてトリミング対象となる記憶領域に対応するコードを決定することを含み得る。

【0085】

ステップ３０９において、前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成する。

【0086】

ステップ３１１において、前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成する。

【0087】

本願実施例では、ターゲットバンクのターゲット容量が最大容量より小さいと決定された場合、ターゲット容量に基づいて、ターゲットバンクの１セットのコードから、ターゲットコードを決定し、このようにして、半導体メモリ上のバンクの容量の合理的な構成を実現することができる。

【0088】

本願実施例は、半導体メモリ上のバンクの容量を構成するための別の方法を提供し、前記方法は以下のステップを含む。

【0089】

ステップ４０１において、前記メモリ上の構成対象となるターゲットバンクを決定し、前記ターゲットバンクは、少なくとも２つの論理記憶領域を含み、各前記論理記憶領域は、連続する少なくとも２つの物理記憶領域を含み、前記ターゲットバンク内のトリミング対象となる記憶領域は、連続する少なくとも２つのトリミング対象となる物理記憶領域を含む。

【0090】

一可能な実施形態において、ターゲットバンクの容量は１Ｇであり、ターゲットバンクは、Ｒｅｇｉｏｎ＜５：０＞を含む６つの領域を含み得、ここで、Ｒｅｇｉｏｎ＜１：０＞は論理記憶領域１であり得、Ｒｅｇｉｏｎ＜３：２＞は論理記憶領域２であり得、Ｒｅｇｉｏｎ＜１：０＞は論理記憶領域３であり得、つまり、ターゲットバンクは３つの論理記憶領域を含む。Ｒｅｇｉｏｎ＜０＞～Ｒｅｇｉｏｎ＜５＞はそれぞれ、物理記憶領域１～物理記憶領域６であり得、論理記憶領域１は、連続するＲｅｇｉｏｎ＜０＞及びＲｅｇｉｏｎ＜１＞を含み得、論理記憶領域２は連続するＲｅｇｉｏｎ＜２＞及びＲｅｇｉｏｎ＜３＞を含み得、論理記憶領域３は連続するＲｅｇｉｏｎ＜４＞及びＲｅｇｉｏｎ＜５＞を含み得る。これから分かるように、各論理記憶領域は、連続する２つの物理記憶領域を含む。

【0091】

ステップ４０３において、前記ターゲットバンクの容量構成パラメータを決定し、前記容量構成パラメータは、前記ターゲットバンクに対して構成されるべき容量を表す。

【0092】

ステップ４０５において、前記ターゲットバンクの容量構成パラメータが、前記ターゲットバンク内のトリミング対象となる物理記憶領域を含む場合、前記ターゲットバンク内の連続する前記少なくとも２つのトリミング対象となる物理記憶領域に基づいて、前記ターゲットバンクに含まれる少なくとも２つの論理記憶領域から、トリミング対象となる論理記憶領域を決定する。

【0093】

理解できるように、本願実施例では、論理記憶領域の単位でトリミングを実行し、つまり、論理記憶領域内のいずれかの物理記憶領域が損傷している限り、物理記憶領域が位置する論理記憶領域をトリミングする必要がある。例えば、論理記憶領域Ｒｅｇｉｏｎ＜１：０＞の場合、ここで、物理メモリセルＲｅｇｉｏｎ＜１＞が損傷した場合、Ｒｅｇｉｏｎ＜１＞が位置する論理記憶領域Ｒｅｇｉｏｎ＜１：０＞をトリミングする必要がある。

【0094】

いくつかの可能な実施形態において、前記ターゲットバンクの容量構成パラメータが、前記ターゲットバンク内のトリミング対象となる物理記憶領域を含む場合、前記ターゲットバンク内のトリミング対象となる物理記憶領域に基づいて、前記ターゲットバンクに含まれる少なくとも２つの論理記憶領域から、トリミング対象となる論理記憶領域を決定することは、前記ターゲットバンクの容量構成パラメータが、前記ターゲットバンク内のトリミング対象となる物理記憶領域を含む場合、ターゲットバンクに含まれる少なくとも２つの論理記憶領域のうち、トリミング対象となる物理記憶領域を含む論理記憶領域を、トリミング対象となる論理記憶領域として決定することを含み得る。

【0095】

ステップ４０７において、前記トリミング対象となる論理記憶領域に基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定し、前記ターゲットコードは、前記ターゲットバンク内のトリミング対象となる記憶領域に対応する。

【0096】

理解できるように、トリミング対象となる論理記憶領域は、トリミング対象となる記憶領域の１つの実施形態であってもよい。

【0097】

ステップ４０９において、前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成する。

【0098】

ステップ４１１において、前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成する。

【0099】

本願実施例では、論理記憶領域をターゲットバンクのトリミングの最小単位として決定し、論理記憶領域に属する物理記憶領域が損傷した場合、物理記憶領域が位置する論理記憶領域をトリミングする必要があり、このようにして、損傷記憶領域のトリミングを見逃す可能性を減らすことができる。

【0100】

本願実施例は、他の半導体メモリ上のバンクの容量構成方法を提供し、前記方法は以下のステップを含む。

【0101】

ステップ５０１において、前記メモリ上の構成対象となるターゲットバンクを決定し、前記ターゲットバンクは、少なくとも２つの論理記憶領域を含み、各前記論理記憶領域は、連続する少なくとも２つの物理記憶領域を含む。

【0102】

ステップ５０３において、前記ターゲットバンクの容量構成パラメータを決定し、前記容量構成パラメータは、前記ターゲットバンクに対して構成されるべき容量を表し、前記ターゲットバンクの容量構成パラメータは、前記ターゲットバンクのターゲット容量を含む。

【0103】

ステップ５０５において、前記ターゲットバンク内の単一の前記物理記憶領域の容量を決定する。

【0104】

理解できるように、単一の物理記憶領域の容量は、バンクの総容量と物理記憶領域の数の比率に等しい。例えば、ターゲットバンクの総容量が１Ｇｂであり、物理記憶領域の数が６である場合、単一の物理記憶領域の容量は（１／６）Ｇｂである。

【0105】

ステップ５０７において、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数を決定する。

【0106】

一例において、単一の論理記憶領域に含まれる連続する物理記憶領域の数は、２であってもよいし、２より大きい他の整数であってもよい。

【0107】

一可能な実施形態において、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数は、ターゲットバンクの１セットのコードの各コードのビット数と、ターゲットバンクに含まれる物理メモリの数とに基づいて決定される。

【0108】

ステップ５０９において、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数及び単一の物理記憶領域の容量に基づいて、単一の前記論理記憶領域の容量を決定する。

【0109】

いくつかの可能な実施形態において、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数及び単一の物理記憶領域の容量に基づいて、単一の前記論理記憶領域の容量を決定することは、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数と単一の物理記憶領域の容量との積を、単一の論理記憶領域の容量として決定することを含み得る。例えば、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数が２であり、単一の物理記憶領域の容量が（１／３）Ｇｂである場合、単一の論理記憶領域の容量は（２／３）Ｇｂである。

【0110】

ステップ５１１において、前記ターゲットバンクの最大容量を決定する。

【0111】

理解できるように、ターゲットバンクの最大容量は、損傷やトリミングされてないターゲットバンクの容量であってもよい。ターゲットバンクの最大容量の決定方式は、半導体メモリの工場検査データから取得することを含み得る。

【0112】

一可能な実施形態において、最大容量が１Ｇｂであり、Ｒｅｇｉｏｎ＜５：０＞の６つの物理記憶領域を含むターゲットバンクｂａｎｋ８の場合、連続する２つの物理記憶領域を１つの論理記憶領域として決定すると、論理記憶領域１Ｒｅｇｉｏｎ＜１：０＞、論理記憶領域２Ｒｅｇｉｏｎ＜３：２＞、及び論理記憶領域３Ｒｅｇｉｏｎ＜５：４＞が形成され、物理記憶領域の容量が（１／６）Ｇｂであり、論理記憶領域の容量が（１／３）Ｇｂであることが分かる。

【0113】

ステップ５１３において、単一の前記論理記憶領域の容量及び前記ターゲットバンクの最大容量に基づいて、前記ターゲットバンク上の構成可能な容量を決定し、前記単一の前記論理記憶領域の容量は、単一の前記論理記憶領域に含まれる各物理記憶領域の容量の合計である。

【0114】

１つの実施例において、論理記憶領域が２つの物理記憶領域を含み、各物理記憶領域の容量が（１／６）Ｇｂである場合、論理記憶領域の容量は（１／３）Ｇｂである。

【0115】

単一の前記論理記憶領域の容量及び前記ターゲットバンクの最大容量に基づいて、前記ターゲットバンク上の構成可能な容量の実施形態を決定することは、例示的に、ターゲットバンクの最大容量と論理記憶領域の容量の整数倍との間の差を、ターゲットバンク上の構成可能な容量として決定することを含み得る。例えば、ターゲットバンクの最大容量が１Ｇｂであり、論理記憶領域の容量が（１／３）Ｇｂである場合、ターゲットバンクの構成可能な容量はそれぞれ、（１／３）Ｇｂ、（２／３）Ｇｂ、１Ｇｂであり、これらはすべて（１／３）Ｇｂの整数倍である。

【0116】

ステップ５１５において、前記構成可能な容量及び前記ターゲット容量に基づいて、構成対象となる実容量を決定する。

【0117】

一可能な実施形態において、前記構成可能な容量及び前記ターゲット容量に基づいて、構成対象となる実容量を決定することは、構成可能な容量とターゲット容量を比較して、ターゲット容量に最も近い、ターゲット容量より小さい構成可能な容量を、構成対象となる実容量として決定することを含み得る。

【0118】

理解できるように、ターゲットバンクの最大容量が１Ｇｂであり、論理記憶領域の容量が（１／３）Ｇｂであり、ターゲット容量が（５／６）Ｇｂである場合、構成可能な容量は少なくとも、（１／３）Ｇｂ、（２／３）Ｇｂを含み得、（２／３）Ｇｂが（５／６）Ｇｂに最も近い構成可能な容量（（５／６）Ｇｂは、論理記憶領域の容量の整数倍ではない）であるため、構成対象となる実容量が（２／３）Ｇｂであると決定することができる。

【0119】

ステップ５１７において、前記実容量が前記ターゲット容量と一致しない場合、前記実容量に基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定し、前記ターゲットコードは、前記ターゲットバンク内のトリミング対象となる記憶領域に対応する。

【0120】

理解できるように、構成可能な容量は、実際に実施又は取得可能な容量であるため、実容量がターゲット容量と一致しない場合、実容量に従って、ターゲットバンクの１セットのコードから、ターゲットコードを決定することができる。

【0121】

ステップ５１９において、前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成する。

【0122】

ステップ５２１において、前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成する。

【0123】

本願実施例では、単一の物理記憶領域の容量及び論理記憶領域に含まれる連続する物理記憶領域の数に従って、単一の論理記憶領域の容量を決定することができ、単一の論理記憶領域の容量及びターゲットバンクの最大容量に従って、ターゲットバンクの構成可能な容量を決定することができ、ターゲットバンクの構成可能な容量及びターゲット容量に従って、構成対象となる実容量を決定することができ、実容量が前記ターゲット容量と一致しない場合、実容量に基づいてターゲットコードを決定する。

【0124】

本願実施例は、半導体メモリ上のバンクの容量を構成するための別の方法を提供し、前記方法は以下のステップを含む。

【0125】

ステップ６０１において、前記メモリ上の構成対象となるターゲットバンクを決定し、前記ターゲットバンクは、少なくとも２つの論理記憶領域を含み、各前記論理記憶領域は、連続する少なくとも２つの物理記憶領域を含む。

【0126】

ステップ６０３において、前記ターゲットバンクの容量構成パラメータを決定し、前記容量構成パラメータは、前記ターゲットバンクに対して構成されるべき容量を表し、前記ターゲットバンクの容量構成パラメータは、前記ターゲットバンクのターゲット容量を含む。

【0127】

ステップ６０５において、前記ターゲットバンク内の単一の物理記憶領域の容量を決定する。

【0128】

ステップ６０７において、前記ターゲットバンクの１セットのコードの各前記コードに含まれるビット数を決定する。

【0129】

理解できるように、ターゲットバンクの１セットのコードの各前記コードに含まれるビット数は、ターゲットバンクに含まれる論理記憶領域の数に応じて決定される。例えば、ターゲットバンクの１セットのコードの各前記コードに含まれるビット数が２である場合、論理記憶領域の数は２の累乗より大きくすることはできない。

【0130】

ステップ６０９において、前記ターゲットバンクに含まれる物理記憶領域の数及び各前記コードに含まれるビット数に基づいて、単一の前記論理記憶領域に含まれる前記物理記憶領域の数を決定する。

【0131】

いくつかの可能な実施形態において、前記バンクに含まれる物理記憶領域の数及び各前記コードに含まれるビット数に基づいて、単一の前記論理記憶領域に含まれる物理記憶領域の数を決定することは、各前記コードに含まれるビット数に従って、前記ターゲットバンクの１セットのコードによって区別できる論理記憶領域の最大数を決定し、決定された論理記憶領域の最大数及び物理記憶領域の数に従って、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数を決定することを含み得る。

【0132】

一例において、決定された論理記憶領域の最大数及び物理記憶領域の数に従って、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数を決定することは、論理記憶領域の最大数が物理記憶領域の数以上である場合、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数が１であると決定し、論理記憶領域の最大数が物理記憶領域の数より小さく、論理記憶領域の最大数の２倍が物理記憶領域の数より大きい場合、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数が２であると決定することを含み得る。

【0133】

ターゲットバンクの１セットのコードの各コードのビット数が２ビットであり、物理記憶領域の数が６であることを例として説明すると、論理記憶領域の最大数は４であると決定でき（ターゲットバンクの１セットのコードの各コードのビット数が２ビットであることに基づいて決定される）、明らかに、論理記憶領域の最大数４は物理記憶領域の数６より小さいが、論理記憶領域の最大数の２倍（即ち、８）より大きい。よって、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数が２であると決定することができる。

【0134】

ターゲットバンクの１セットのコードの各コードのビット数が３ビットであり、物理記憶領域の数が６であることを例として説明すると、論理記憶領域の最大数は８であると決定でき（ターゲットバンクの１セットのコードの各コードのビット数が３ビットであることに基づいて決定される）、明らかに、論理記憶領域の最大数８は物理記憶領域の数６より大きい。よって、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数が１であると決定することができる。

【0135】

ステップ６１１において、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数及び単一の物理記憶領域の容量に基づいて、単一の前記論理記憶領域の容量を決定する。

【0136】

一可能な実施形態において、単一の前記論理記憶領域に含まれる連続する物理記憶領域の数及び単一の物理記憶領域の容量に基づいて、単一の前記論理記憶領域の容量を決定することは、論理記憶領域に含まれる連続する物理記憶領域の数と単一の物理記憶領域の容量との積を、前記単一の論理記憶領域の容量として決定することを含み得る。例えば、論理記憶領域に含まれる連続する物理記憶領域の数が２であり、単一の物理記憶領域の容量が（１／６）Ｇｂである場合、単一の前記論理記憶領域の容量が（１／３）Ｇｂであると決定することができる。

【0137】

ステップ６１３において、前記ターゲットバンクの最大容量を決定する。

【0138】

ステップ６１５において、単一の前記論理記憶領域の容量及び前記ターゲットバンクの最大容量に基づいて、前記ターゲットバンク上の構成可能な容量を決定し、前記単一の前記論理記憶領域の容量は、単一の前記論理記憶領域に含まれる各物理記憶領域の容量の合計である。

【0139】

ステップ６１７において、前記構成可能な容量及び前記ターゲット容量に基づいて、構成対象となる実容量を決定する。

【0140】

ステップ６１９において、前記実容量が前記ターゲット容量と一致しない場合、前記実容量に基づいて、前記ターゲットバンクの１セットのコードから、ターゲットコードを決定し、前記ターゲットコードは、前記ターゲットバンク内のトリミング対象となる記憶領域に対応する。

【0141】

ステップ６２１において、前記ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成する。

【0142】

ステップ６２３において、前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンクの容量を構成する。

【0143】

本願実施例では、ターゲットバンクの１セットのコードの各前記コードに含まれるビット数及びターゲットバンクに含まれる物理記憶領域の数に従って、単一の論理記憶領域に含まれる連続する物理記憶領域の数を正確に決定することができる。

【0144】

本願実施例では、ターゲットバンクの最大容量（損傷もトリミングもされてない場合の容量）は１Ｇｂであり、ｔｒｉｍにより（２／３）Ｇｂの容量を実現することができ、ターゲットバンクは、Ｒｅｇｉｏｎ＜５：０＞の６つの領域に分けられ、ターゲットバンクの容量が１Ｇである場合、Ｒｅｇｉｏｎ＜５：０＞を含む６つの領域はすべて用いられ、ターゲットバンクの容量が（２／３）Ｇである場合、Ｒｅｇｉｏｎ＜５：０＞を含む６つの領域のうちの４つの領域を選択する。ＤＲＡＭの１つのダイ（ｄｉｅ）の場合、例えば、１つのダイ（ｄｉｅ）は１６個のバンク（ｂａｎｋ）を含み得、１つのバンクの容量は１Ｇｂであり得（少なくとも２＾３０個のストレージキャパシタを含むことを意味し、実際、ＤＲＡＭには冗長ストレージキャパシタが更に含まれており、１つのバンクの容量は１Ｇｂであり、それに含まれるストレージキャパシタの数は２＾３０より大きい）、そうすると、１つの完全なダイの容量は１６Ｇｂに達することができ、ダイのストレージキャパシタの一部が製造工程又はその他の理由で機能しない場合、ｔｒｉｍにより、このダイの容量を１２Ｇｂ、８Ｇｂ、４Ｇｂ、又は２Ｇｂに構成することができ、それにより、ストレージキャパシタの一部が機能しない場合に、このＤＲＡＭダイを可能な限り利用できるようになる。

【0145】

【表1】

【0146】

表１を参照すると分かるように：

【0147】

ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞＝０１の場合、Ｒｅｇｉｏｎ＜３：０＞を含む４つの領域を選択し、Ｒｅｇｉｏｎ＜４，５＞をトリミングして、（２／３）Ｇを実現する。

【0148】

ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞＝１０の場合、Ｒｅｇｉｏｎ＜１：０＞及びＲｅｇｉｏｎ＜５：４＞を含む４つの領域を選択し、Ｒｅｇｉｏｎ＜３、２＞をトリミングして、（２／３）Ｇを実現する。

【0149】

ｔｒｉｍ＿ｈａｌｆＧｏｏｄＢｎｋ＜１：０＞＝１１の場合、Ｒｅｇｉｏｎ＜５：２＞を含む４つの領域を選択し、Ｒｅｇｉｏｎ＜１：０＞をトリミングして、（２／３）Ｇを実現する。

【0150】

図３ａは、本願実施例によるフルチップの記憶領域及びアドレスの概略構造図であり、図３ａに示すように、フルチップは１６個のバンクを含み、ここで、行制御３０１によって導かれる行制御線のビット数は１６であり、バンク４、バンク６、バンク５、バンク７、バンク０、バンク２、バンク１及びバンク３が左側に分布され、バンク８、バンク１０、バンク９、バンク１１、バンク１２、バンク１４、バンク１３及びバンク１５が右側に分布されている。

【0151】

図３ｂは、本願実施例による、図３ａにおけるバンク８の拡大後の概略構造図であり、図３ｂに示すように、バンク８は、Ｒｅｇｉｏｎ＜０＞～Ｒｅｇｉｏｎ＜５＞の６つの物理領域を含み、ここで、行アドレスＲａ＜１５：０＞のＲａ＜１５＞、Ｒａ＜１４＞及びＲａ＜１３＞により、Ｒｅｇｉｏｎ＜０＞～Ｒｅｇｉｏｎ＜５＞の６つの領域を符号化し、これから分かるように、Ｒｅｇｉｏｎ＜０＞に対応するコードは０００であり、Ｒｅｇｉｏｎ＜１＞に対応するコードは００１であり、Ｒｅｇｉｏｎ＜２＞に対応するコードは０１０であり、Ｒｅｇｉｏｎ＜３＞に対応するコードは０１１であり、Ｒｅｇｉｏｎ＜４＞に対応するコードは１００であり、Ｒｅｇｉｏｎ＜５＞に対応するコードは１０１である。

【0152】

図３ｃは、本願実施例による、バンク８をトリミングした後の概略構造図であり、図３ｃに示すように、バンク８の容量を１Ｇｂから（２／３）Ｇｂに変更するために、バンク８の連続する２つの物理記憶領域Ｒｅｇｉｏｎ＜４＞及びＲｅｇｉｏｎ＜５＞がトリミングされており、もちろん、Ｒｅｇｉｏｎ＜４＞及びＲｅｇｉｏｎ＜５＞は、損傷した物理記憶領域であってもよいし、Ｒｅｇｉｏｎ＜０＞～Ｒｅｇｉｏｎ＜５＞の各物理記憶領域がすべて損傷してない場合にランダムに選択された任意の連続する２つの物理記憶領域であってもよい。

【0153】

本願実施例では、ターゲットコードに基づいて、前記ターゲットバンク内のトリミング対象となる記憶領域を選択するための領域選択信号を生成するプロセスにおいて、ターゲットコードを復号化する必要がある。ここで、Ｒａ１５１４＜０＞、Ｒａ１５１４＜１＞及びＲａ１５１４＜２＞の３つの領域選択信号が定義されており、Ｒａ１５１４＜０＞、Ｒａ１５１４＜１＞及びＲａ１５１４＜２＞と、各記憶領域との間の関係は、表２を参照されたい。

【0154】

【表2】

【0155】

表２において、Ｒａ１５１４＜０＞は２つの領域Ｒｅｇｉｏｎ＜０，１＞を表し、Ｒａ１５１４＜１＞は２つの領域Ｒｅｇｉｏｎ＜２，３＞を表し、Ｒａ１５１４＜２＞は２つの領域Ｒｅｇｉｏｎ＜４，５＞を表す。

【0156】

領域選択信号Ｒａ１５１４＜０＞、Ｒａ１５１４＜１＞及びＲａ１５１４＜２＞は、論理回路を介して、ターゲットコード及びバンク８の上位２ビットアドレス（Ｒａ＜１５＞、Ｒａ＜１４＞）に対して論理処理を実行することによって得られる。

【0157】

領域選択信号Ｒａ１５１４＜０＞、Ｒａ１５１４＜１＞及びＲａ１５１４＜２＞を取得する前に、まず、ターゲットコードに対して論理ＮＯＴ演算を実行することによって得られる信号、及びＲａ＜１５：１４＞に対して論理ＮＯＴ演算を実行することによって得られる信号など、いくつかの中間信号を決定することができる。

【0158】

図３ｄは、本願実施例による、ターゲットコードに対して論理ＮＯＴ演算を実行する論理回路図であり、図３ｄに示すように、ＤｅｎｓｉｔｙＴｒｉｍ＜１：０＞はターゲットコードを表し、ＤｅｎｓｉｔｙＴｒｉｍ＜１：０＞に対して論理ＮＯＴ演算を実行して、ＤｅｎｓｉｔｙＴｒｉｍＢ＜１：０＞を取得することができる。

【0159】

図３ｅは、本願実施例による、上位２ビットアドレスに対して論理ＮＯＴ演算を実行する論理回路図であり、図３ｅに示すように、Ｒａ＜１５：１４＞は上位２ビットアドレスであり、Ｒａ＜１５：１４＞に対して論理ＮＯＴ演算を実行して、ＲａＢ＜１５：１４＞を取得することができる。

【0160】

図３ｆは、本願実施例による、ＤｅｎｓｉｔｙＴｒｉｍ＜０＞及びＤｅｎｓｉｔｙＴｒｉｍ＜１＞に対して論理演算を実行する論理回路図であり、図３ｆに示すように、ＤｅｎｓｉｔｙＴｒｉｍ＜０＞及びＤｅｎｓｉｔｙＴｒｉｍ＜１＞に対して論理ＮＡＮＤ演算を実行して、Ｓ１１Ｎを取得することができ、更にＳ１１Ｎに対して論理ＮＯＴ演算を実行してＳ１１を取得することができる。

【0161】

図３ｇは、本願実施例による、ＤｅｎｓｉｔｙＴｒｉｍＢ＜０＞及びＤｅｎｓｉｔｙＴｒｉｍＢ＜１＞に対して論理演算を実行する論理回路図であり、図３ｇに示すように、ＤｅｎｓｉｔｙＴｒｉｍＢ＜０＞及びＤｅｎｓｉｔｙＴｒｉｍＢ＜１＞に対して論理ＮＡＮＤ演算を実行して、Ｓ００Ｎを取得することができ、更にＳ００Ｎに対して論理ＮＯＴ演算を実行してＳ００を取得することができる。

【0162】

図３ｈは、本願実施例による、ターゲットコード及び上位２ビットアドレスに基づいて領域選択信号Ｒａ１５１４＜０＞を取得する論理回路図であり、図３ｈに示すように、ＲａＢ＜１５＞、ＲａＢ＜１４＞及びＳ１１Ｎに対して論理ＮＡＮＤ演算を実行してから論理ＮＯＴ演算を実行することによって、Ｒａ１５１４＜０＞を取得することができる。

【0163】

図３ｉは、本願実施例による、ターゲットコード及び上位２ビットアドレスに基づいて領域選択信号Ｒａ１５１４＜１＞を取得する論理回路図であり、図３ｉに示すように、ＲａＢ＜１５＞、ＲａＢ＜１４＞及びＳ１１に対して論理ＮＡＮＤ演算を実行して、第１論理結果を取得し、そして、ＲａＢ＜１５＞、Ｒａ＜１４＞及びＤｅｎｓｉｔｙＴｒｉｍＢ＜１＞に対して論理ＮＡＮＤ演算を実行して、第２論理結果を取得し、最後に、第１論理結果及び第２論理結果に対して論理ＮＡＮＤ演算を実行してＲａ１５１４＜１＞を取得する。

【0164】

図３ｊは、本願実施例による、ターゲットコード及び上位２ビットアドレスに基づいて領域選択信号Ｒａ１５１４＜２＞を取得する論理回路図であり、図３ｊに示すように、Ｒａ＜１５＞、ＲａＢ＜１４＞及びＳ００に対して論理ＮＡＮＤ演算を実行して、第３論理結果を取得し、そして、ＲａＢ＜１５＞、Ｒａ＜１４＞及びＤｅｎｓｉｔｙＴｒｉｍ＜１＞に対して論理ＮＡＮＤ演算を実行して、第４論理結果を取得し、最後に、第３論理結果及び第４論理結果に対して論理ＮＡＮＤ演算を実行してＲａ１５１４＜２＞を取得する。

【0165】

本願実施例において、ターゲットバンクの容量構成には複数の選択肢があり、以下の表３を参照されたい。

【0166】

【表3】

【0167】

表３において、Ｄｅｎｓｉｔｙ＜１：０＞で異なる容量を表し、Ｄｅｎｓｉｔｙ＜１：０＞が００であることは、ターゲットバンクの容量が１Ｇであることを表し、Ｒａ１５１４＜０＞～Ｒａ１５１４＜２＞がすべて１であることは、Ｒｅｇｉｏｎ＜０＞～Ｒｅｇｉｏｎ＜５＞がすべて１であること（Ｒａ１５１４＜０＞はＲｅｇｉｏｎ＜０，１＞を表し、Ｒａ１５１４＜０＞がＲｅｇｉｏｎ＜０，１＞を表すため、Ｒａ１５１４＜１＞はＲｅｇｉｏｎ＜２，３＞を表し、Ｒａ１５１４＜２＞はＲｅｇｉｏｎ＜４，５＞を表す）、つまり利用可能であることを表す。

【0168】

Ｄｅｎｓｉｔｙ＜１：０＞が０１であることは、ｂａｎｋの容量が（２／３）Ｇであることを表し、Ｒａ１５１４＜０＞及びＲａ１５１４＜１＞が１であり、Ｒａ１５１４＜２＞が０であることは、Ｒｅｇｉｏｎ＜０＞～Ｒｅｇｉｏｎ＜３＞がすべての１であり（利用可能）、Ｒｅｇｉｏｎ＜４＞及びＲｅｇｉｏｎ＜５＞が０（利用不可）であることを表す、（Ｒａ１５１４＜０＞はＲｅｇｉｏｎ＜０，１＞を表し、Ｒａ１５１４＜０＞がＲｅｇｉｏｎ＜０，１＞を表すため、Ｒａ１５１４＜１＞はＲｅｇｉｏｎ＜２，３＞を表し、Ｒａ１５１４＜２＞はＲｅｇｉｏｎ＜４，５＞を表す）。

【0169】

Ｄｅｎｓｉｔｙ＜１：０＞が１０であることは、ｂａｎｋの容量が（２／３）Ｇであることを表し、Ｒａ１５１４＜０＞及びＲａ１５１４＜２＞が１であり、Ｒａ１５１４＜１＞が０であることは、Ｒｅｇｉｏｎ＜０＞、Ｒｅｇｉｏｎ＜１＞、Ｒｅｇｉｏｎ＜４＞及びＲｅｇｉｏｎ＜５＞がすべて１であり（利用可能）、Ｒｅｇｉｏｎ＜２＞及びＲｅｇｉｏｎ＜３＞が０（利用不可）であることを表す、（Ｒａ１５１４＜０＞はＲｅｇｉｏｎ＜０，１＞を表し、Ｒａ１５１４＜０＞がＲｅｇｉｏｎ＜０，１＞を表すため、Ｒａ１５１４＜１＞はＲｅｇｉｏｎ＜２，３＞を表し、Ｒａ１５１４＜２＞はＲｅｇｉｏｎ＜４，５＞を表す）。

【0170】

Ｄｅｎｓｉｔｙ＜１：０＞が１１であることは、ｂａｎｋの容量が（２／３）Ｇであることを表し、Ｒａ１５１４＜０＞が０であり、Ｒａ１５１４＜１＞和Ｒａ１５１４＜２＞が１であることは、Ｒｅｇｉｏｎ＜０＞、Ｒｅｇｉｏｎ＜１＞が０であり（利用不可）、Ｒｅｇｉｏｎ＜２＞～Ｒｅｇｉｏｎ＜５＞がすべて１である（利用可能）ことを表す（Ｒａ１５１４＜０＞はＲｅｇｉｏｎ＜０，１＞を表し、Ｒａ１５１４＜０＞がＲｅｇｉｏｎ＜０，１＞を表すため、Ｒａ１５１４＜１＞はＲｅｇｉｏｎ＜２，３＞を表し、Ｒａ１５１４＜２＞はＲｅｇｉｏｎ＜４，５＞を表す）。

【0171】

図４は、本願実施例による、半導体メモリ上のバンクの容量を構成するのに適したシステムの構造図であり、図４に示すように、前記システム構造は、読み書きシステム４０１、制御ユニット４０２、復号化ユニット４０３及びバンク４０４を含み、ここで、読み書きシステム４０１によって導かれる行アドレス線Ｒａ＜１５：０＞のＲａ＜１２：０＞はバンク４０４に直接に接続され、Ｒａ＜１５：１３＞は制御ユニット４０２に接続され、制御ユニット４０２は、Ｒａ＜１５：１３＞及び生成されたＤｅｎｓｉｔｙＴｒｉｍ＜１：０＞を復号化ユニット４０３に入力するように構成され、復号化ユニット４０３はバンク４０４に接続され、復号化ユニット４０３は、Ｒａ＜１５：１３＞及びＤｅｎｓｉｔｙＴｒｉｍ＜１：０＞に対して論理演算を実行して領域選択信号を取得し、得られた領域選択新信号をバンク４０４に転送するように構成され、バンク４０４は、領域選択信号に従って対応するトリミング対象領域をトリミングして、バンクの容量を構成するように構成される。

【0172】

理解できるように、復号化ユニット４０３は、図３ｈ～図３ｊに示す回路により実現でき、上記の説明を参照することができる。

【0173】

本願実施例において、Ｒａ１５１４＜２：０＞の異なるコード状態は、バンク４０４の異なる領域に対応し、例えば、Ｒａ１５１４＜２：０＞＝１００に対応する領域は、Ｒｅｇｉｏｎ＜０，１＞である。

【0174】

更に、本願実施例は、上記の実施例による半導体メモリ上のバンクの容量構成方法をサポートする、半導体メモリを更に提供する。図５は、本願実施例による半導体メモリの概略構造図であり、図５に示すように、前記半導体メモリは、ターゲットバンク５０１と、アドレス処理ユニット５０２と、コード取得ユニット５０３と、領域選択信号生成ユニット５０４と、トリミングユニット５０５と、を備え、
前記ターゲットバンク５０１は、少なくとも２つの記憶領域を含み、
前記アドレス処理ユニット５０２は、前記ターゲットバンク５０１のアドレスを出力するように構成され、前記アドレス処理ユニット５０２の出力端子は、前記ターゲットバンク５０１に接続され、
前記コード取得ユニット５０３は、ターゲットコードを受信するように構成され、前記ターゲットコードは、前記ターゲットバンク５０１内の少なくとも１つのトリミング対象となる記憶領域に対応し、
前記領域選択信号生成ユニット５０４は、前記ターゲットコードに基づいて、前記ターゲットバンク５０１内のトリミング対象となる記憶領域を選択するための領域選択信号領域を生成するように構成され、前記領域選択信号生成ユニット５０４の出力端子は、前記トリミングユニット５０５の入力端子に接続され、
前記トリミングユニット５０５は、前記領域選択信号に基づいて、前記トリミング対象となる記憶領域をトリミングすることによって、前記ターゲットバンク５０１の容量を構成するように構成され、前記トリミングユニット５０５の出力端子は、前記ターゲットバンク５０１に接続される。

【0175】

いくつかの実施例において、前記半導体メモリは更に、制御ユニットを備え、前記制御ユニットは、前記半導体メモリ上の構成対象となるターゲットバンク５０１を決定し、前記ターゲットバンク５０１の容量構成パラメータを決定し、前記容量構成パラメータは、前記ターゲットバンク５０１に対して構成されるべき容量を表し、前記ターゲットバンク５０１の容量構成パラメータに基づいて、前記ターゲットバンク５０１の１セットのコードから、前記ターゲットコードを決定するように構成され、前記ターゲットコードは、前記ターゲットバンク５０１内のトリミング対象となる記憶領域に対応し、前記制御ユニットの出力端子は、前記コード取得ユニットに接続される。

【0176】

いくつかの実施例において、前記アドレス処理ユニット５０２は、行アドレス処理ユニットと、列アドレス処理ユニットと、バンクアドレス処理ユニットと、を備え、前記行アドレス処理ユニットは、前記ターゲットバンク５０１の行アドレスを出力するように構成され、前記行アドレス処理ユニットの出力端子は、前記領域選択信号生成ユニットの入力端子及び前記ターゲットバンク５０１に接続され、前記列アドレス処理ユニットは、前記ターゲットバンク５０１の列アドレスを出力するように構成され、前記列アドレス処理ユニットの出力端子は、前記ターゲットバンク５０１に接続され、前記バンクアドレス処理ユニットは、前記ターゲットバンク５０１のバンクアドレスを出力するように構成され、前記バンクアドレス処理ユニットの出力端子は、前記ターゲットバンク５０１に接続され、前記領域選択信号生成ユニット５０４は、前記ターゲットコードと、前記ターゲットコードに対応するトリミング対象となる記憶領域の行アドレスとに対して論理処理を実行して、ターゲットレベルを取得し、前記ターゲットレベルを前記領域選択信号として使用するように構成される。

【0177】

いくつかの実施例において、前記行アドレス処理ユニットにおける上位ビットアドレスの出力端子は、前記領域選択信号生成ユニットの入力端子に接続され、前記上位ビットアドレスは、前記ターゲットバンク５０１内の異なる記憶領域を区別するために使用される。

【0178】

いくつかの実施例において、前記領域選択信号生成ユニット５０４は、ＮＡＮＤゲート及びＮＯＴゲートからなる論理ゲート回路を含み、前記論理ゲート回路の入力端子は、前記ターゲットコードに対応する信号線と、前記トリミング対象となる記憶領域の行アドレスに対応する信号線とを含み、前記論理ゲート回路は、前記ターゲットコードと、前記ターゲットコードに対応するトリミング対象となる記憶領域の行アドレスとに対して論理処理を実行して、ターゲットレベルを取得し、前記ターゲットレベルを前記領域選択信号として使用するように構成される。

【0179】

いくつかの実施例において、前記領域選択信号生成ユニット５０４はデコーダを含み、前記デコーダの入力端子は、前記ターゲットコードに対応する信号線であり、前記デコーダによって出力される各レベルは、有効レベルであるときに領域選択信号とみなされ、前記デコーダの各出力端子はそれぞれ、前記トリミングユニットの入力端子に接続される。

【0180】

本願実施例による半導体メモリは、上記の実施例による半導体メモリ上のバンクの容量構成方法と類似しており、本願実施例で詳細に開示されていない技術的特徴は、上記の実施例を参照して理解することができ、ここでは繰り返して説明しない。

【0181】

本願実施例は、半導体メモリを提供し、前記半導体メモリの異なる構成対象となるターゲットバンクの容量構成パラメータが異なってもよいので、異なる容量構成パラメータに基づいて決定されたターゲットコードも異なってもよく、更に、異なるターゲットコードに基づいて生成された領域選択信号も異なってもよい。このようにして、異なる領域選択信号により、異なる構成対象となるターゲットバンクの異なるトリミング対象となる記憶領域をトリミングすることができ、これにより、トリミング対象となる記憶領域を柔軟に選択することができ、半導体メモリ上のバンクの容量構成の有効利用率を向上させることができる。

【0182】

本願によるいくつかの実施例において、開示された機器および方法は、非対象的方式で実現されてもよいことを理解されたい。上記で説明された装置の実施例は、例示的なものに過ぎず、例えば、前記ユニットの分割は、論理機能の分割に過ぎず、実際の実現では、他の分割方法を採用することができ、例えば、複数のユニット又はコンポーネントを組み合わせるか又は別のシステムに統合してもよく、その一部の特徴を無視するか実行しなくてもよい。

【0183】

本願で提供されるいくつかの方法または機器の実施例に開示される特徴は、競合することなく任意に組み合わせて、新しい方法の実施例または機器の実施例を取得することができる。

【0184】

前述の説明は、本発明の特定の実施形態に過ぎず、本発明の保護範囲はこれに限定されない。本発明に開示された技術的範囲内で当業者が容易に想到し得る変更または置換は、すべて本発明の保護範囲内に含まれるべきである。したがって、本発明の保護範囲は、特許請求の保護範囲に従うものとする。

【産業上の利用可能性】

【0185】

本願実施例では、異なる構成対象となるターゲットバンクの容量構成パラメータが異なってもよいので、異なる容量構成パラメータに基づいて決定されたターゲットコードも異なってもよく、更に、異なるターゲットコードに基づいて生成された領域選択信号も異なってもよい。このようにして、異なる領域選択信号により、異なる構成対象となるターゲットバンクの異なるトリミング対象となる記憶領域をトリミングすることができ、これにより、トリミング対象となる記憶領域を柔軟に選択することができ、半導体メモリ上のバンクの容量構成の有効利用率を向上させることができる。

【図1】

【図2】

【図3a】

【図3b】

【図3c】

【図3d】

【図3e】

【図3f】

【図3g】

【図3h】

【図3i】

【図3j】

【図4】

【図5】