特許 7470797 表示装置およびその駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-10

(45)【発行日】2024-04-18

(54)【発明の名称】表示装置およびその駆動方法

(51)【国際特許分類】

   G09G 3/3225 20160101AFI20240411BHJP

   G09G 3/20 20060101ALI20240411BHJP

   G09G 3/3266 20160101ALI20240411BHJP

【ＦＩ】

G09G3/3225

G09G3/20 612K

G09G3/20 641P

G09G3/3266

【請求項の数】 16

(21)【出願番号】P 2022541332

(86)(22)【出願日】2020-08-03

(86)【国際出願番号】 JP2020029644

(87)【国際公開番号】W WO2022029830

(87)【国際公開日】2022-02-10

【審査請求日】2023-01-18

(73)【特許権者】

【識別番号】000005049

【氏名又は名称】シャープ株式会社

(74)【代理人】

【識別番号】100104695

【弁理士】

【氏名又は名称】島田 明宏

(74)【代理人】

【識別番号】100148459

【弁理士】

【氏名又は名称】河本 悟

(72)【発明者】

【氏名】内田 誠一

【審査官】村上 遼太

(56)【参考文献】

【文献】国際公開第２０１４／１６２７９２（ＷＯ，Ａ１）

【文献】特開２０１７－０８３８１３（ＪＰ，Ａ）

【文献】特開２００４－０４５６６２（ＪＰ，Ａ）

【文献】特開２００６－０５３３４９（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／００１２９６１（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１５／０２７９２７４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ３／００－Ｇ０９Ｇ５／４２

(57)【特許請求の範囲】

【請求項1】

複数の走査線と、
複数のデータ線と、
複数の発光制御線と、
それぞれが発光素子を含む複数の画素回路と、
第１クロック信号に基づき前記走査線を駆動する走査線駆動回路と、
前記データ線を駆動するデータ線駆動回路と、
第２クロック信号に基づき前記発光制御線を駆動する発光制御線駆動回路と、
少なくとも前記第１クロック信号と前記第２クロック信号とを出力する表示制御回路とを備え、
前記表示制御回路は、フレーム期間を走査期間と休止期間とに分類し、前記休止期間では、前記第１クロック信号を停止させると共に、前記第２クロック信号を停止させることなく前記第２クロック信号の周波数を前記走査期間よりも低くすることを特徴とする、表示装置。

【請求項2】

第１全発光モードを有し、
前記表示制御回路は、前記発光制御線駆動回路に対してスタートパルスを出力し、前記第１全発光モードでは、前記スタートパルスをすべての前記発光素子が発光するレベルに固定することを特徴とする、請求項１に記載の表示装置。

【請求項3】

前記データ線駆動回路は、前記第１全発光モードにおける前記走査期間では、通常時よりも前記発光素子の輝度を低下させる電位を用いて前記データ線を駆動することを特徴とする、請求項２に記載の表示装置。

【請求項4】

第２全発光モードを有し、
前記表示制御回路は、前記発光制御線駆動回路に対してスタートパルスを出力し、前記第２全発光モードでは、前記第２クロック信号と前記スタートパルスとをすべての前記発光素子が発光するレベルに固定することを特徴とする、請求項１～３のいずれかに記載の表示装置。

【請求項5】

前記データ線駆動回路は、前記第２全発光モードにおける前記走査期間では、通常時よりも前記発光素子の輝度を低下させる電位を用いて前記データ線を駆動することを特徴とする、請求項４に記載の表示装置。

【請求項6】

前記表示制御回路は、前記走査期間と前記休止期間とを切り替えるときに、前記第２クロック信号の周波数をフレーム期間単位で段階的に変化させることを特徴とする、請求項１～５のいずれかに記載の表示装置。

【請求項7】

前記表示制御回路は、前記休止期間では、前記第２クロック信号の振幅を前記走査期間よりも小さくすることを特徴とする、請求項１～６のいずれかに記載の表示装置。

【請求項8】

前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする、請求項１～７のいずれかに記載の表示装置。

【請求項9】

複数の走査線と、複数のデータ線と、複数の発光制御線と、それぞれが発光素子を含む複数の画素回路とを含む表示装置の駆動方法であって、
第１クロック信号に基づき前記走査線を駆動するステップと、
前記データ線を駆動するステップと、
第２クロック信号に基づき前記発光制御線を駆動するステップと、
少なくとも前記第１クロック信号と前記第２クロック信号とを出力する表示制御ステップとを備え、
前記表示制御ステップは、フレーム期間を走査期間と休止期間とに分類し、前記休止期間では、前記第１クロック信号を停止させると共に、前記第２クロック信号を停止させることなく前記第２クロック信号の周波数を前記走査期間よりも低くすることを特徴とする、表示装置の駆動方法。

【請求項10】

前記表示装置は、第１全発光モードを有し、
前記表示制御ステップは、前記発光制御線を駆動するステップに対してスタートパルスを出力し、前記第１全発光モードでは、前記スタートパルスをすべての前記発光素子が発光するレベルに固定することを特徴とする、請求項９に記載の表示装置の駆動方法。

【請求項11】

前記データ線を駆動するステップは、前記第１全発光モードにおける前記走査期間では、通常時よりも前記発光素子の輝度を低下させる電位を用いて前記データ線を駆動することを特徴とする、請求項１０に記載の表示装置の駆動方法。

【請求項12】

前記表示装置は、第２全発光モードを有し、
前記表示制御ステップは、前記発光制御線を駆動するステップに対してスタートパルスを出力し、前記第２全発光モードでは、前記第２クロック信号と前記スタートパルスとをすべての前記発光素子が発光するレベルに固定することを特徴とする、請求項９～１１のいずれかに記載の表示装置の駆動方法。

【請求項13】

前記データ線を駆動するステップは、前記第２全発光モードにおける前記走査期間では、通常時よりも前記発光素子の輝度を低下させる電位を用いて前記データ線を駆動することを特徴とする、請求項１２に記載の表示装置の駆動方法。

【請求項14】

前記表示制御ステップは、前記走査期間と前記休止期間とを切り替えるときに、前記第２クロック信号の周波数をフレーム期間単位で段階的に変化させることを特徴とする、請求項９～１３のいずれかに記載の表示装置の駆動方法。

【請求項15】

前記表示制御ステップは、前記休止期間では、前記第２クロック信号の振幅を前記走査期間よりも小さくすることを特徴とする、請求項９～１４のいずれかに記載の表示装置の駆動方法。

【請求項16】

前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする、請求項９～１５のいずれかに記載の表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置に関し、特に、発光素子を含む画素回路を備えた表示装置に関する。

【背景技術】

【0002】

近年、有機エレクトロルミネッセンス（Electro Luminescence：以下、ＥＬという）素子を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ表示装置の画素回路は、有機ＥＬ素子に加えて、駆動トランジスタや書き込み制御トランジスタなどを含んでいる。これらのトランジスタには、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴという）が使用される。有機ＥＬ素子は、流れる電流の量に応じた輝度で発光する発光素子である。駆動トランジスタは、有機ＥＬ素子と直列に設けられ、有機ＥＬ素子に流れる電流の量を制御する。

【0003】

また、インジウムガリウム亜鉛酸化物（Indium Gallium Zinc Oxide ：以下、ＩＧＺＯという）などの酸化物半導体を用いて、トランジスタを形成する技術が実用化されている。酸化物半導体を用いて形成されたトランジスタは、オフ時のリーク電流が極めて小さいという特徴を有する。このため、駆動トランジスタのゲート端子に接続されるトランジスタを酸化物半導体を用いて形成することにより、駆動トランジスタのゲート端子からの電荷漏れを防止し、駆動トランジスタのゲート電位の変動を防止することができる。また、有機ＥＬ表示装置の消費電力を削減する方法として、フレーム期間を走査期間と休止期間に分類し、休止期間では走査線の駆動を停止する低周波駆動が知られている。低周波駆動は、休止駆動とも呼ばれる。

【0004】

低周波駆動を行う表示装置は、例えば、特許文献１～３に記載されている。特許文献１には、時分割駆動を行う表示装置において、休止駆動モードでは、３本のエミッション線のうち１本だけを選択することにより、通常時の１／３の解像度を有する静止画像を表示することが記載されている。特許文献２には、面積階調方式の表示装置に走査期間と休止期間を設け、休止期間では走査を停止し、駆動回路の電源電圧をゼロにすることが記載されている。特許文献３には、画素を水平ライン単位で選択するために第１駆動周波数で走査線を駆動する走査駆動部と、画素の発光を制御するために第１駆動周波数とは異なる第２駆動周波数で発光制御線を駆動するエミッション駆動部とを備えた表示装置が記載されている。

【先行技術文献】

【特許文献】

【0005】

【文献】国際公開第２０１４／１６２７９２号

【文献】日本国特開２００１－１８４０１５号公報

【文献】日本国特開２０１２－９３６９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

従来の低周波駆動を行う表示装置は、走査線の駆動を停止することにより消費電力を削減する。低周波駆動を行う表示装置については、これ以外の方法で消費電力をさらに削減することが好ましい。

【0007】

それ故に、低周波駆動を行う表示装置の消費電力をさらに削減することが課題として挙げられる。

【課題を解決するための手段】

【0008】

上記の課題は、例えば、複数の走査線と、複数のデータ線と、複数の発光制御線と、それぞれが発光素子を含む複数の画素回路と、第１クロック信号に基づき前記走査線を駆動する走査線駆動回路と、前記データ線を駆動するデータ線駆動回路と、第２クロック信号に基づき前記発光制御線を駆動する発光制御線駆動回路と、少なくとも前記第１クロック信号と前記第２クロック信号とを出力する表示制御回路とを備え、前記表示制御回路は、フレーム期間を走査期間と休止期間とに分類し、前記休止期間では、前記第１クロック信号を停止させると共に、前記第２クロック信号を停止させることなく前記第２クロック信号の周波数を前記走査期間よりも低くする表示装置によって解決することができる。

【0009】

上記の課題は、複数の走査線と、複数のデータ線と、複数の発光制御線と、それぞれが発光素子を含む複数の画素回路とを含む表示装置の駆動方法であって、第１クロック信号に基づき前記走査線を駆動するステップと、前記データ線を駆動するステップと、第２クロック信号に基づき前記発光制御線を駆動するステップと、少なくとも前記第１クロック信号と前記第２クロック信号とを出力する表示制御ステップとを備え、前記表示制御ステップは、フレーム期間を走査期間と休止期間とに分類し、前記休止期間では、前記第１クロック信号を停止させると共に、前記第２クロック信号を停止させることなく前記第２クロック信号の周波数を前記走査期間よりも低くする表示装置の駆動方法によっても解決することができる。

【発明の効果】

【0010】

上記の表示装置および表示装置の駆動方法によれば、休止期間では第２クロック信号の周波数を走査期間よりも低くすることにより、休止期間において第２クロック信号や発光制御線の電位が変化する回数を削減し、休止期間における表示装置の消費電力を削減することができる。したがって、低周波駆動を行う表示装置の消費電力をさらに削減することができる。

【図面の簡単な説明】

【0011】

【図1】第１の実施形態に係る表示装置の構成を示すブロック図である。

【図2】図１に示す表示装置の走査期間と休止期間の例を示す図である。

【図3】図１に示す表示装置のエミッションクロックを示す模式図である。

【図4】図１に示す表示装置の画素回路の回路図である。

【図5】図１に示す表示装置の走査期間におけるタイミングチャートである。

【図6】図１に示す表示装置の走査線駆動回路と発光制御線駆動回路の詳細を示すブロック図である。

【図7】図６に示す走査線駆動回路の単位回路の回路図である。

【図8】図７に示す単位回路の走査期間におけるタイミングチャートである。

【図9】図６に示す発光制御線駆動回路の単位回路の回路図である。

【図10】図９に示す単位回路の走査期間におけるタイミングチャートである。

【図11】図１に示す表示装置の休止期間におけるタイミングチャートである。

【図12】第２の実施形態に係る表示装置の走査期間におけるタイミングチャートである。

【図13】第２の実施形態に係る表示装置の休止期間におけるタイミングチャートである。

【図14】第３の実施形態に係る表示装置の走査期間におけるタイミングチャートである。

【図15】第３の実施形態に係る表示装置の休止期間におけるタイミングチャートである。

【図16】第１変形例に係る表示装置のエミッションクロックを示す模式図である。

【図17】第２変形例に係る表示装置のエミッションクロックを示す模式図である。

【発明を実施するための形態】

【0012】

（第１の実施形態）
図１は、第１の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置１０は、表示部１１、表示制御回路１２、走査線駆動回路１３、データ線駆動回路１４、および、発光制御線駆動回路１５を備えた有機ＥＬ表示装置である。以下、ｍおよびｎは２以上の整数、ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数であるとする。図面の水平方向を行方向、図面の垂直方向を列方向という。

【0013】

表示部１１は、ｍ本の走査線Ｇ１～Ｇｍ、ｎ本のデータ線Ｓ１～Ｓｎ、ｍ本の発光制御線Ｅ１～Ｅｍ、および、（ｍ×ｎ）個の画素回路２０を含んでいる。走査線Ｇ１～Ｇｍと発光制御線Ｅ１～Ｅｍは、行方向に延伸し、互いに平行に配置される。データ線Ｓ１～Ｓｎは、列方向に延伸し、走査線Ｇ１～Ｇｍと直交するように互いに平行に配置される。走査線Ｇ１～Ｇｍとデータ線Ｓ１～Ｓｎは、（ｍ×ｎ）箇所で交差する。（ｍ×ｎ）個の画素回路２０は、走査線Ｇ１～Ｇｍとデータ線Ｓ１～Ｓｎの交点に対応して配置される。画素回路２０には、図示しない導電性部材を用いて、ハイレベル電位ＥＬＶＤＤとローレベル電位ＥＬＶＳＳが供給される。

【0014】

表示制御回路１２は、走査線駆動回路１３に対して制御信号Ｃ１を出力し、データ線駆動回路１４に対して制御信号Ｃ２と映像信号Ｄ１を出力し、発光制御線駆動回路１５に対して制御信号Ｃ３を出力する。走査線駆動回路１３は、制御信号Ｃ１に基づき、走査線Ｇ１～Ｇｍを駆動する。データ線駆動回路１４は、制御信号Ｃ２と映像信号Ｄ１とに基づき、データ線Ｓ１～Ｓｎを駆動する。発光制御線駆動回路１５は、制御信号Ｃ３に基づき、発光制御線Ｅ１～Ｅｍを駆動する。

【0015】

制御信号Ｃ１には、２相のゲートクロックＧＣＫ１、ＧＣＫ２とゲートスタートパルスＧＳＰとが含まれる。走査線駆動回路１３は、ゲートクロックＧＣＫ１、ＧＣＫ２に基づき、走査線Ｇ１～Ｇｍを駆動する。制御信号Ｃ３には、２相のエミッションクロックＥＣＫ１、ＥＣＫ２とエミッションスタートパルスＥＳＰとが含まれる。発光制御線駆動回路１５は、エミッションクロックＥＣＫ１、ＥＣＫ２に基づき、発光制御線Ｅ１～Ｅｍを駆動する。

【0016】

表示装置１０は、外部から与えられた制御信号（図示せず）に従い、低周波駆動を行う。表示制御回路１２は、フレーム期間を走査期間と休止期間に分類する。図２は、表示装置１０における走査期間と休止期間の例を示す図である。図２において、時刻ｔ１から時刻ｔ２までの期間と時刻ｔ３から時刻ｔ４までの期間は走査期間であり、時刻ｔ２から時刻ｔ３までの期間は休止期間である。走査期間のフレーム周波数は１２０Ｈｚであり、休止期間のフレーム周波数は６０Ｈｚである。走査期間は、映像信号期間と垂直帰線期間Ｖ１を含んでいる。休止期間は、映像保持期間と垂直帰線期間Ｖ２を含んでいる。垂直帰線期間Ｖ２の長さは、垂直帰線期間Ｖ１の長さの２倍である。映像信号期間では、走査線Ｇ１～Ｇｎは昇順に選択される（斜め実線を参照）。映像保持期間では、走査線Ｇ１～Ｇｎは選択されない（斜め破線を参照）。

【0017】

走査期間における１水平期間の長さをＴｘとする。表示制御回路１２は、走査期間では、周期が２ＴｘのゲートクロックＧＣＫ１、ＧＣＫ２と、フレーム期間の先頭付近で時間ＴｘだけハイレベルになるゲートスタートパルスＧＳＰとを出力する。走査線駆動回路１３は、これらの制御信号に基づき、走査線Ｇ１～Ｇｍの電位を時間Ｔｘずつ順にハイレベルに制御する。データ線駆動回路１４は、制御信号Ｃ２と映像信号Ｄ１に基づき、データ線Ｓ１～Ｓｎに対して映像信号Ｄ１に応じた電位を時間Ｔｘずつ順に印加する。走査線Ｇｉの電位がハイレベルのときに、ｉ行目に配置されたｎ個の画素回路２０が選択され、選択されたｎ個の画素回路２０にデータ線Ｓ１～Ｓｎに印加されたｎ個の電位がそれぞれ書き込まれる。

【0018】

表示制御回路１２は、走査期間では、周期が２ＴｘのエミッションクロックＥＣＫ１、ＥＣＫ２と、フレーム期間の先頭付近で所定時間（ここでは４Ｔｘ）だけハイレベルになるエミッションスタートパルスＥＳＰとを出力する。発光制御線駆動回路１５は、これらの制御信号に基づき、発光制御線Ｅ１～Ｅｍの電位を時間Ｔｘずつ遅らせながら所定時間（ここでは５Ｔｘ）だけ順にハイレベルに制御する。ｉ行目の画素回路２０内の有機ＥＬ素子は、発光制御線Ｅｉの電位がハイレベルである間、画素回路２０に書き込まれた電位に応じた輝度で発光する。

【0019】

図３は、図２に示す走査期間と休止期間におけるエミッションクロックＥＣＫ１、ＥＣＫ２を示す模式図である。表示制御回路１２は、休止期間では、ゲートクロックＧＣＫ１、ＧＣＫ２を停止させると共に、エミッションクロックＥＣＫ１、ＥＣＫ２の周波数を走査期間よりも低くする。具体的には、表示制御回路１２は、図２に示す休止期間では、周期が４ＴｘのエミッションクロックＥＣＫ１、ＥＣＫ２と、フレーム期間の先頭付近で所定時間（ここでは８Ｔｘ）だけハイレベルになるエミッションスタートパルスＥＳＰとを出力する。休止期間におけるエミッションクロックＥＣＫ１、ＥＣＫ２の周波数をｆとしたとき、走査期間におけるエミッションクロックＥＣＫ１、ＥＣＫ２の周波数はｆ／２である。

【0020】

図４は、画素回路２０の回路図である。図４には、ｉ行ｊ列目の画素回路２０が記載されている。図４に示す画素回路２０は、３個のＴＦＴ２１～２３、有機ＥＬ素子２４、および、コンデンサ２５を含み、走査線Ｇｉ、データ線Ｓｊ、および、発光制御線Ｅｉに接続されている。ＴＦＴ２１～２３は、Ｎチャネル型トランジスタである。ＴＦＴ２１～２３は、例えば、ＩＧＺＯなどの酸化物半導体を用いて形成される。有機ＥＬ素子２４は、発光素子として機能する。

【0021】

図４に示すように、ＴＦＴ２２のドレイン端子には、ハイレベル電位ＥＬＶＤＤが印加される。ＴＦＴ２２のソース端子は、ＴＦＴ２３のドレイン端子に接続される。ＴＦＴ２３のソース端子は、有機ＥＬ素子２４のアノード端子に接続される。有機ＥＬ素子２４のカソード端子には、ローレベル電位ＥＬＶＳＳが印加される。ＴＦＴ２１の一方の導通端子（図４では左側の端子）は、データ線Ｓｊに接続される。ＴＦＴ２１の他方の導通端子は、ＴＦＴ２２のゲート端子に接続される。ＴＦＴ２１のゲート端子は、走査線Ｇｉに接続される。ＴＦＴ２３のゲート端子は、発光制御線Ｅｉに接続される。コンデンサ２５は、ハイレベル電位ＥＬＶＤＤを有する導電性部材とＴＦＴ２２のゲート端子との間に設けられる。

【0022】

画素回路２０では、走査線Ｇｉの電位がハイレベルである間、ＴＦＴ２１はオンし、データ線Ｓｊの電位がＴＦＴ２２のゲート端子に印加される。走査線Ｇｉの電位がローレベルに変化すると、ＴＦＴ２１はオフする。これ以降、ＴＦＴ２２のゲート電位は、コンデンサ２５の作用によって保持される。また、発光制御線Ｅｉの電位がハイレベルである間、ＴＦＴ２３はオンし、ハイレベル電位ＥＬＶＤＤを有する導電性部材とローレベル電位ＥＬＶＳＳを有する導電性部材との間にＴＦＴ２２、２３と有機ＥＬ素子２４とを経由する電流が流れる。このとき有機ＥＬ素子２４は、ＴＦＴ２２のゲート－ソース間電圧に応じた輝度で発光する。このように有機ＥＬ素子２４は、データ線Ｓｊに印加された電位に応じた輝度で発光する。

【0023】

図５は、表示装置１０の走査期間におけるタイミングチャートである。図５には、図２に示す時刻ｔ１から時刻ｔ２までの走査期間における各種の信号の変化が記載されている。以下、走査線Ｇ１～Ｇｍ上の信号をそれぞれ走査信号Ｇ１～Ｇｍといい、発光制御線Ｅ１～Ｅｍ上の信号をそれぞれ発光制御信号Ｅ１～Ｅｍという。また、ａを１以上の整数としたとき、フレーム期間の先頭から時間（ａ－１）Ｔｘだけ経過した時点から時間ａＴｘ経過した時点までの期間をａ番目の期間という。

【0024】

走査期間では、ゲートクロックＧＣＫ１は、時間Ｔｘずつ交互にハイレベルとローレベルになる。ゲートクロックＧＣＫ２は、ゲートクロックＧＣＫ１の否定信号である。ゲートスタートパルスＧＳＰは、２番目の期間ではハイレベル、それ以外ではローレベルになる。走査信号Ｇ１は、ゲートスタートパルスＧＳＰよりも時間Ｔｘだけ遅れて、３番目の期間ではハイレベル、それ以外ではローレベルになる。走査信号Ｇｉ（ただし、ｉは２以上）は、走査信号Ｇｉ－１よりも時間Ｔｘだけ遅れて、（ｉ＋２）番目の期間ではハイレベル、それ以外ではローレベルになる。

【0025】

エミッションクロックＥＣＫ１、ＥＣＫ２は、時間Ｔｘずつ交互にハイレベルとローレベルになる。エミッションクロックＥＣＫ２は、エミッションクロックＥＣＫ１の否定信号である。エミッションスタートパルスＥＳＰは、２～５番目の期間ではハイレベル、それ以外ではローレベルになる。発光制御信号Ｅ１は、２～６番目の期間ではハイレベル、それ以外ではローレベルになる。発光制御信号Ｅｉ（ただし、ｉは２以上）は、発光制御信号Ｅｉ－１よりも時間Ｔｘだけ遅れて、（ｉ＋１）～（ｉ＋５）番目の期間ではハイレベル、それ以外ではローレベルになる。

【0026】

図６は、走査線駆動回路１３と発光制御線駆動回路１５の詳細を示すブロック図である。走査線駆動回路１３は、ｍ個の単位回路３０を多段接続した構成を有する。単位回路３０は、２個のクロック端子ＣＫ１、ＣＫ２、セット端子Ｓ、リセット端子Ｒ、および、出力端子Ｚを有する。表示制御回路１２から供給される制御信号Ｃ１のうち、ゲートクロックＧＣＫ１は、奇数段目の単位回路３０のクロック端子ＣＫ１と偶数段目の単位回路３０のクロック端子ＣＫ２とに供給される。ゲートクロックＧＣＫ２は、奇数段目の単位回路３０のクロック端子ＣＫ２と偶数段目の単位回路３０のクロック端子ＣＫ１とに供給される。ゲートスタートパルスＧＳＰは、１段目の単位回路３０のセット端子Ｓに供給される。ｉ段目の単位回路３０の出力端子Ｚは、走査線Ｇｉ、（ｉ＋１）段目の単位回路３０のセット端子Ｓ、および、（ｉ－１）段目の単位回路３０のリセット端子Ｒに接続される。各段の単位回路３０には、図示しない手段でローレベル電位ＶＳＳが供給される。

【0027】

発光制御線駆動回路１５は、ｍ個の単位回路４０を多段接続した構成を有する。単位回路４０は、２個のクロック端子ＣＫ１、ＣＫ２、セット端子Ｓ、および、２個の出力端子ＥＭ、ＯＵＴを有する。表示制御回路１２から供給される制御信号Ｃ３のうち、エミッションクロックＥＣＫ１は、奇数段目の単位回路４０のクロック端子ＣＫ１と偶数段目の単位回路４０のクロック端子ＣＫ２とに供給される。エミッションクロックＥＣＫ２は、奇数段目の単位回路４０のクロック端子ＣＫ２と偶数段目の単位回路４０のクロック端子ＣＫ１とに供給される。エミッションスタートパルスＥＳＰは、１段目の単位回路４０のセット端子Ｓに供給される。ｉ段目の単位回路４０の出力端子ＥＭは、発光制御線Ｅｉに接続される。ｉ段目の単位回路４０の出力端子ＯＵＴは、（ｉ＋１）段目の単位回路４０のセット端子Ｓに接続される。各段の単位回路４０には、図示しない手段でハイレベル電位ＶＤＤとローレベル電位ＶＳＳが供給される。

【0028】

図７は、単位回路３０の回路図である。図７に示すように、単位回路３０は、４個のＴＦＴ３１～３４とコンデンサ３５を含んでいる。ＴＦＴ３１～３４は、Ｎチャネル型トランジスタである。以下、ＴＦＴ３３のゲート端子が接続されたノードをＮ１という。ＴＦＴ３１のドレイン端子とゲート端子は、セット端子Ｓに接続される。ＴＦＴ３１のソース端子は、ＴＦＴ３２のドレイン端子とＴＦＴ３３のゲート端子に接続される。ＴＦＴ３３のドレイン端子は、クロック端子ＣＫ１に接続される。ＴＦＴ３３のソース端子は、ＴＦＴ３４のドレイン端子と出力端子Ｚに接続される。ＴＦＴ３２のゲート端子は、リセット端子Ｒに接続される。ＴＦＴ３４のゲート端子は、クロック端子ＣＫ２に接続される。ＴＦＴ３２、３４のソース端子にはローレベル電位ＶＳＳが印加される。コンデンサ３５は、ＴＦＴ３３のゲート端子とソース端子の間に設けられる。

【0029】

図８は、単位回路３０の走査期間におけるタイミングチャートである。以下、ある端子経由で入力または出力される信号をその端子と同じ名前で呼ぶ。例えば、クロック端子ＣＫ１経由で入力される信号をクロック信号ＣＫ１という。時刻ｔ１１の直前では、クロック信号ＣＫ１はハイレベル、クロック信号ＣＫ２、セット信号Ｓ、および、リセット信号Ｒはローレベルである。このとき、ＴＦＴ３１、３２、３４はオフ状態である。また、ノードＮ１の電位と出力信号Ｚはローレベルであり、ＴＦＴ３３はオフ状態である。

【0030】

時刻ｔ１１において、クロック信号ＣＫ１はローレベルに変化し、クロック信号ＣＫ２とセット信号Ｓはハイレベルに変化する。これに伴い、ＴＦＴ３１、３４はオンする。ＴＦＴ３１がオンすると、ノードＮ１の電位はハイレベルに変化し、ＴＦＴ３３はオンする。

【0031】

時刻ｔ１２において、クロック信号ＣＫ１はハイレベルに変化し、クロック信号ＣＫ２とセット信号Ｓはローレベルに変化する。これに伴い、ＴＦＴ３１、３４はオフする。ＴＦＴ３３のゲート端子とソース端子の間にはコンデンサ３５が存在する。このため、クロック信号ＣＫ１がハイレベルに変化し、出力信号Ｚがハイレベルに変化すると、ノードＮ１の電位はコンデンサ３５を介して突き上げられ、通常よりも高いハイレベルになる。したがって、出力信号Ｚは、ＴＦＴ３３の閾値電圧分だけ低下することなく、クロック信号ＣＫ１と同じレベルのハイレベルになる。

【0032】

時刻ｔ１３において、クロック信号ＣＫ１はローレベルに変化し、クロック信号ＣＫ２とリセット信号Ｒはハイレベルに変化する。これに伴い、ＴＦＴ３２、３４はオンする。ＴＦＴ３２がオンすると、ノードＮ１の電位はローレベルに変化し、ＴＦＴ３３はオフする。ＴＦＴ３４がオンすると、出力信号Ｚはローレベルに変化する。

【0033】

時刻ｔ１４において、クロック信号ＣＫ１はハイレベルに変化し、クロック信号ＣＫ２とリセット信号Ｒはローレベルに変化する。これに伴い、ＴＦＴ３２、３４はオフする。このようにノードＮ１の電位は、時刻ｔ１１から時刻ｔ１３までの期間ではハイレベル（時刻ｔ１２から時刻ｔ１３までの期間では通常よりも高いハイレベル）、それ以外ではローレベルになる。出力信号Ｚは、時刻ｔ１２から時刻ｔ１３までの期間ではハイレベル、それ以外ではローレベルになる。

【0034】

ｉ段目の単位回路３０の出力信号Ｚは、セット信号Ｓよりも時間Ｔｘだけ遅れて時間Ｔｘだけハイレベルになる。セット信号Ｓは、（ｉ－１）段目の単位回路３０の出力信号Ｚである。ｉ段目の単位回路３０の出力信号Ｚは、走査線Ｇｉに印加される。したがって、走査線Ｇ１～Ｇｍの電位は、時間Ｔｘずつ昇順にハイレベルになる（図５を参照）。

【0035】

図９は、単位回路４０の回路図である。図９に示すように、単位回路４０は、１１個のＴＦＴ４１～５１と２個のコンデンサ５２、５３を含んでいる。ＴＦＴ４１～５１は、Ｎチャネル型トランジスタである。図９において、ＴＦＴ４３のゲート端子が接続されたノードをＮ２、ＴＦＴ５０のゲート端子が接続されたノードをＮ３、ＴＦＴ５０のソース端子が接続されたノードをＮ４という。

【0036】

ＴＦＴ４１のドレイン端子とゲート端子は、セット端子Ｓに接続される。ＴＦＴ４１のソース端子は、ＴＦＴ４２のドレイン端子とＴＦＴ４３、４５のゲート端子に接続される。ＴＦＴ４３のドレイン端子は、クロック端子ＣＫ１に接続される。ＴＦＴ４３のソース端子は、ＴＦＴ４４のドレイン端子と出力端子ＯＵＴに接続される。ＴＦＴ４５のドレイン端子には、ハイレベル電位ＶＤＤが印加される。ＴＦＴ４５のソース端子は、ＴＦＴ４６のドレイン端子と出力端子ＥＭに接続される。

【0037】

ＴＦＴ４７のドレイン端子とゲート端子は、クロック端子ＣＫ２に接続される。ＴＦＴ４７のソース端子は、ＴＦＴ４８、４９のドレイン端子とＴＦＴ５０のゲート端子に接続される。ＴＦＴ５０のドレイン端子は、クロック端子ＣＫ１に接続される。ＴＦＴ５０のソース端子は、ＴＦＴ４６のゲート端子とＴＦＴ５１のドレイン端子に接続される。

【0038】

ＴＦＴ４２、４４のゲート端子は、ノードＮ４に接続される。ＴＦＴ４８のゲート端子は、セット端子Ｓに接続される。ＴＦＴ４９のゲート端子は、ノードＮ２に接続される。ＴＦＴ４８、４９のソース端子とＴＦＴ５１のゲート端子は、クロック端子ＣＫ２に接続される。ＴＦＴ４２、４４、４６、５１のソース端子には、ローレベル電位ＶＳＳが印加される。コンデンサ５２は、ＴＦＴ４３のゲート端子とソース端子の間に設けられる。コンデンサ５３は、ＴＦＴ５０のゲート端子とソース端子の間に設けられる。

【0039】

図１０は、単位回路４０の走査期間におけるタイミングチャートである。時刻ｔ２１の直前では、クロック信号ＣＫ１はハイレベル、クロック信号ＣＫ２とセット信号Ｓはローレベルである。このとき、ＴＦＴ４１、４７、４８、５１はオフ状態である。また、ノードＮ３の電位は通常よりも高いハイレベル、ノードＮ４の電位はハイレベル、ノードＮ２の電位と出力信号ＥＭ、ＯＵＴはローレベルであり、ＴＦＴ４２、４４、４６、５０はオン状態、ＴＦＴ４３、４５、４９はオフ状態である。

【0040】

時刻ｔ２１において、クロック信号ＣＫ１はローレベルに変化し、クロック信号ＣＫ２とセット信号Ｓはハイレベルに変化する。これに伴い、ＴＦＴ４１、４７、４８、５１はオンする。ＴＦＴ４１がオンすると、ノードＮ２の電位はハイレベルに変化し、ＴＦＴ４３、４５、４９はオンする。クロック信号ＣＫ１がローレベルに変化し、ＴＦＴ４７～４９がオンすると、ノードＮ３の電位は通常のハイレベルに戻る。このとき、ＴＦＴ５０はオン状態を保つ。クロック信号ＣＫ１がローレベルに変化し、ＴＦＴ５０はオン状態を保ち、ＴＦＴ５１がオンすると、ノードＮ４の電位はローレベルに変化し、ＴＦＴ４２、４４、４６はオフする。ＴＦＴ４５がオンし、ＴＦＴ４６がオフすると、出力信号ＥＭはハイレベルに変化する。

【0041】

時刻ｔ２２において、クロック信号ＣＫ１はハイレベルに変化し、クロック信号ＣＫ２とセット信号Ｓはローレベルに変化する。これに伴い、ＴＦＴ４１、４７、４８、５１はオフする。ＴＦＴ４３のゲート端子とソース端子の間にはコンデンサ５２が存在する。このため、クロック信号ＣＫ１がハイレベルに変化し、出力信号ＯＵＴがハイレベルに変化すると、ノードＮ２の電位はコンデンサ５２を介して突き上げられ、通常よりも高いハイレベルになる。したがって、出力信号ＯＵＴのレベルは、ＴＦＴ４３の閾値電圧分だけ低下することなく、クロック信号ＣＫ１のハイレベルと同じレベルになる。また、ＴＦＴ４９がオン状態である間にクロック信号ＣＫ２がローレベルに変化すると、ノードＮ３の電位はローレベルに変化し、ＴＦＴ５０はオフする。

【0042】

時刻ｔ２３において、クロック信号ＣＫ１はローレベルに変化し、クロック信号ＣＫ２とセット信号Ｓはハイレベルに変化する。これに伴い、ＴＦＴ４１、４７、４８、５１はオンする。クロック信号ＣＫ１がローレベルに変化すると、出力信号ＯＵＴはローレベルに変化し、ノードＮ２の電位は通常のハイレベルに戻る。また、ＴＦＴ４７がオンすると、ノードＮ３の電位はハイレベルに変化し、ＴＦＴ５０はオンする。

【0043】

時刻ｔ２４において、クロック信号ＣＫ１はハイレベルに変化し、クロック信号ＣＫ２とセット信号Ｓはローレベルに変化する。これに伴い、ＴＦＴ４１、４７、４８、５１はオフする。クロック信号ＣＫ１がハイレベルに変化すると、出力信号ＯＵＴはハイレベルに変化し、ノードＮ２の電位は通常よりも高いハイレベルになる。また、ＴＦＴ４９がオン状態である間にクロック信号ＣＫ２がローレベルに変化すると、ノードＮ３の電位はローレベルに変化し、ＴＦＴ５０はオフする。

【0044】

時刻ｔ２５において、クロック信号ＣＫ１はローレベルに変化し、クロック信号ＣＫ２はハイレベルに変化する。これに伴い、ＴＦＴ４７、５１はオンする。クロック信号ＣＫ１がローレベルに変化すると、出力信号ＯＵＴはローレベルに変化し、ノードＮ２の電位は通常のハイレベルに戻る。また、ＴＦＴ４７がオンすると、ノードＮ３の電位はハイレベルに変化し、ＴＦＴ５０はオンする。

【0045】

時刻ｔ２６において、クロック信号ＣＫ１はハイレベルに変化し、クロック信号ＣＫ２はローレベルに変化する。これに伴い、ＴＦＴ４７、５１はオフする。このときＴＦＴ５０はオン状態であるので、クロック信号ＣＫ１がハイレベルに変化すると、ノードＮ４の電位はハイレベルに変化し、ＴＦＴ４２、４４、４６はオンする。ＴＦＴ４２がオンすると、ノードＮ２の電位はローレベルに変化し、ＴＦＴ４３、４５、４９はオフする。また、クロック信号ＣＫ２がローレベルに変化し、ＴＦＴ４７～４９がオフするので、ノードＮ３の電位は通常よりも高いハイレベルになる。

【0046】

このようにノードＮ２の電位は、時刻ｔ２１から時刻ｔ２６までの期間ではハイレベル（時刻ｔ２２から時刻ｔ２３までの期間、および、時刻ｔ２４から時刻ｔ２５までの期間では通常よりも高いハイレベル）、それ以外ではローレベルになる。出力信号ＯＵＴは、時刻ｔ２２から時刻ｔ２３までの期間、および、時刻ｔ２４から時刻ｔ２５までの期間ではハイレベル、それ以外ではローレベルになる。出力信号ＥＭは、時刻ｔ２１から時刻ｔ２６までの期間ではハイレベル、それ以外ではローレベルになる。ノードＮ３の電位は、時刻ｔ２２から時刻ｔ２３までの期間と時刻ｔ２４から時刻ｔ２５までの期間ではローレベル、それ以外ではハイレベル（特に、クロック信号ＣＫ１がハイレベルの期間では通常よりも高いハイレベル）になる。ノードＮ４の電位は、時刻ｔ２１から時刻ｔ２６までの期間とクロック信号ＣＫ２がハイレベルの期間とではローレベル、それ以外ではハイレベルになる。なお、セット信号Ｓが時刻ｔ２１から時刻ｔ２４までの期間においてハイレベルのときにも、単位回路４０は上記とほぼ同様に動作する。

【0047】

ｉ段目の単位回路４０において、セット信号Ｓがハイレベル、ローレベル、ハイレベルの順に変化したとき、出力信号ＯＵＴはセット信号Ｓより時間Ｔｘだけ遅れて同様に変化し、出力信号ＥＭはセット信号Ｓがハイレベルに変化したときから時間５Ｔｘだけハイレベルになる。セット信号Ｓは、（ｉ－１）段目の単位回路４０の出力信号ＯＵＴである。ｉ段目の単位回路４０の出力信号ＥＭは、発光制御線Ｅｉに印加される。したがって、発光制御線Ｅ１～Ｅｍの電位は、時間Ｔｘだけ順に遅れて時間５Ｔｘずつ昇順にハイレベルになる（図５を参照）。

【0048】

図１１は、休止期間における表示装置１０のタイミングチャートである。図１１には、図２に示す休止期間における各種の信号の変化が記載されている。休止期間では、ゲートクロックＧＣＫ１、ＧＣＫ２とゲートスタートパルスＧＳＰは、ローレベルに固定される。このため、走査信号Ｇ１～Ｇｍは固定的にローレベルになる。

【0049】

エミッションクロックＥＣＫ１は、時間２Ｔｘずつ交互にハイレベルとローレベルになる。エミッションクロックＥＣＫ２は、エミッションクロックＥＣＫ１の否定信号である。エミッションスタートパルスＥＳＰは、３～１０番目の期間ではハイレベル、それ以外ではローレベルになる。発光制御信号Ｅ１は、３～１２番目の期間ではハイレベル、それ以外ではローレベルになる。発光制御信号Ｅｉ（ただし、ｉは２以上）は、発光制御信号Ｅｉ－１よりも時間２Ｔｘだけ遅れて、（２ｉ＋１）～（２ｉ＋１０）番目の期間ではハイレベル、それ以外ではローレベルになる。

【0050】

休止期間における単位回路４０の動作は、走査期間における単位回路４０の動作において、クロック信号ＣＫ１、ＣＫ２とセット信号Ｓがハイレベルである期間の長さ、および、これらの信号がローレベルである期間の長さを２倍にしたものと同じである。

【0051】

表示制御回路１２は、走査期間では、周期が２ＴｘのゲートクロックＧＣＫ１、ＧＣＫ２と、周期が２ＴｘのエミッションクロックＥＣＫ１、ＥＣＫ２とを出力する。走査期間では、走査線駆動回路１３はゲートクロックＧＣＫ１、ＧＣＫ２に基づき走査線Ｇ１～Ｇｍを駆動し、発光制御線駆動回路１５は周期が２ＴｘのエミッションクロックＥＣＫ１、ＥＣＫ２に基づき発光制御線Ｅ１～Ｅｍを駆動する。一方、休止期間では、表示制御回路１２は、ゲートクロックＧＣＫ１、ＧＣＫ２をローレベルに固定し、周期が４ＴｘのエミッションクロックＥＣＫ１、ＥＣＫ２を出力する。休止期間では、走査線駆動回路１３は走査線Ｇ１～Ｇｍの駆動を停止し、発光制御線駆動回路１５は周期が４ＴｘのエミッションクロックＥＣＫ１、ＥＣＫ２に基づき発光制御線Ｅ１～Ｅｍを駆動する。

【0052】

表示制御回路１２は、休止期間では、ゲートクロックＧＣＫ１、ＧＣＫ２を停止させると共に、エミッションクロックＥＣＫ１、ＥＣＫ２の周波数を走査期間よりも低くする（１／２にする）。休止期間ではゲートクロックＧＣＫ１、ＧＣＫ２を停止させることにより、走査線Ｇ１～Ｇｍの電位をローレベルに固定し、休止期間における表示装置１０の消費電力を削減することができる。これに加えて、休止期間ではエミッションクロックＥＣＫ１、ＥＣＫ２の周波数を走査期間よりも低くすることにより、休止期間における表示装置１０の消費電力をさらに削減することができる。

【0053】

以上に示すように、本実施形態に係る表示装置１０は、複数の走査線Ｇ１～Ｇｍと、複数のデータ線Ｓ１～Ｓｎと、複数の発光制御線Ｅ１～Ｅｍと、それぞれが発光素子（有機ＥＬ素子２４）を含む複数の画素回路２０と、第１クロック信号（ゲートクロックＧＣＫ１、ＧＣＫ２）に基づき走査線Ｇ１～Ｇｍを駆動する走査線駆動回路１３と、データ線Ｓ１～Ｓｎを駆動するデータ線駆動回路１４と、第２クロック信号（エミッションクロックＥＣＫ１、ＥＣＫ２）に基づき発光制御線Ｅ１～Ｅｍを駆動する発光制御線駆動回路１５と、少なくとも第１クロック信号と第２クロック信号とを出力する表示制御回路１２とを備えている。表示制御回路１２は、フレーム期間を走査期間と休止期間とに分類し、休止期間では、第１クロック信号を停止させると共に、第２クロック信号の周波数を走査期間よりも低くする。

【0054】

本実施形態に係る表示装置１０によれば、休止期間では第２クロック信号の周波数を走査期間よりも低くすることにより、休止期間において第２クロック信号や発光制御線Ｅ１～Ｅｍの電位が変化する回数を削減し、休止期間における表示装置１０の消費電力を削減することができる。したがって、低周波駆動を行う表示装置１０の消費電力をさらに削減することができる。

【0055】

（第２の実施形態）
第２の実施形態に係る表示装置は、第１の実施形態に係る表示装置１０と同じ構成を有する（図１、図４、図６、図７、および、図９を参照）。本実施形態に係る表示装置は、第１の実施形態に係る表示装置１０と同様に動作する通常モードに加えて、すべての有機ＥＬ素子２４を発光させる全発光モード（以下、第１全発光モードという）を有する。以下、本実施形態に係る表示装置の第１全発光モードにおける動作を説明する。

【0056】

図１２は、本実施形態に係る表示装置の第１全発光モードの走査期間におけるタイミングチャートである。図１２には、図２に示す時刻ｔ１から時刻ｔ２までの走査期間における各種の信号の変化が記載されている。図１３は、本実施形態に係る表示装置の第１全発光モードの休止期間におけるタイミングチャートである。図１３には、図２に示す休止期間における各種の信号の変化が記載されている。

【0057】

本実施形態に係る表示装置は、通常モードでは、第１の実施形態に係る表示装置１０と同様に動作する（図５および図１１を参照）。第１全発光モードでは、表示制御回路１２は、通常モードと同じゲートクロックＧＣＫ１、ＧＣＫ２とゲートスタートパルスＧＳＰとを出力する（図１２および図１３を参照）。第１全発光モードでは、走査線駆動回路１３とデータ線駆動回路１４は、通常モードと同様に動作する。

【0058】

第１全発光モードの走査期間および休止期間では、表示制御回路１２は、周期が４ＴｘのエミッションクロックＥＣＫ１、ＥＣＫ２を出力すると共に、エミッションスタートパルスＥＳＰをハイレベルに固定する（図１２および図１３を参照）。図６に示す発光制御線駆動回路１５に対してこのようなエミッションクロックＥＣＫ１、ＥＣＫ２とエミッションスタートパルスＥＳＰを供給したとき、発光制御線Ｅ１～Ｅｍの電位はすべてハイレベルになる。このとき、表示部１１に含まれるすべての画素回路２０において、ＴＦＴ２３はオンし、有機ＥＬ素子２４は発光する。したがって、第１全発光モードでは、すべての有機ＥＬ素子２４は常時発光する。

【0059】

第１全発光モードでは、通常モードよりも有機ＥＬ素子２４の発光期間が長くなる。このため、第１全発光モードにおいて通常モードと同じ電位を用いてデータ線Ｓ１～Ｓｎを駆動すると、表示画面の輝度は通常モードよりも高くなる。そこで、第１全発光モードの走査期間では、データ線駆動回路１４は、通常モードよりも低い電位を用いてデータ線Ｓ１～Ｓｎを駆動する。通常モードよりも低い電位は、通常モードよりも有機ＥＬ素子２４の輝度を低下させる電位に該当する。したがって、データ線Ｓ１～Ｓｎに好適な電位を印加することにより、第１全発光モードと通常モードとの間で表示画面の輝度を等しくすることができる。

【0060】

以上に示すように、本実施形態に係る表示装置は、第１全発光モードを有する。表示制御回路１２は、発光制御線駆動回路１５に対してスタートパルス（エミッションスタートパルスＥＳＰ）を出力し、第１全発光モードでは、スタートパルスをすべての発光素子（有機ＥＬ素子２４）が発光するレベル（ハイレベル）に固定する。データ線駆動回路１４は、第１全発光モードの走査期間では、通常時（通常モード）よりも発光素子の輝度を低下させる電位を用いてデータ線Ｓ１～Ｓｎを駆動する。

【0061】

本実施形態に係る表示装置によれば、第１全発光モードでは、スタートパルスを固定して、発光制御線Ｅ１～Ｅｍの電位を固定することにより、休止期間における表示装置の消費電力を削減することができる。また、第１全発光モードでは通常時よりも発光素子の輝度を低下させて、第１全発光モードと通常時との間で表示画面の輝度を等しくすることができる。

【0062】

（第３の実施形態）
第３の実施形態に係る表示装置は、第１の実施形態に係る表示装置１０と同じ構成を有する（図１、図４、図６、図７、および、図９を参照）。本実施形態に係る表示装置は、第１の実施形態に係る表示装置１０と同様に動作する通常モードに加えて、すべての有機ＥＬ素子２４を発光させる全発光モード（以下、第２全発光モードという）を有する。以下、本実施形態に係る表示装置の第２全発光モードにおける動作を説明する。

【0063】

図１４は、本実施形態に係る表示装置の第２全発光モードの走査期間におけるタイミングチャートである。図１４には、図２に示す時刻ｔ１から時刻ｔ２までの走査期間における各種の信号の変化が記載されている。図１５は、本実施形態に係る表示装置の第２全発光モードの休止期間におけるタイミングチャートである。図１５には、図２に示す休止期間における各種の信号の変化が記載されている。

【0064】

本実施形態に係る表示装置は、通常モードでは、第１の実施形態に係る表示装置１０と同様に動作する（図５および図１１を参照）。第２全発光モードでは、表示制御回路１２は、通常モードと同じゲートクロックＧＣＫ１、ＧＣＫ２とゲートスタートパルスＧＳＰとを出力する（図１４および図１５を参照）。第２全発光モードでは、走査線駆動回路１３とデータ線駆動回路１４は、通常モードと同様に動作する。

【0065】

第２全発光モードの走査期間および休止期間では、表示制御回路１２は、エミッションクロックＥＣＫ１、ＥＣＫ２とエミッションスタートパルスＥＳＰをハイレベルに固定する（図１４および図１５を参照）。図６に示す発光制御線駆動回路１５に対してこのようなエミッションクロックＥＣＫ１、ＥＣＫ２とエミッションスタートパルスＥＳＰを供給したとき、発光制御線Ｅ１～Ｅｍの電位はすべてハイレベルになる。このとき、表示部１１に含まれるすべての画素回路２０において、ＴＦＴ２３はオンし、有機ＥＬ素子２４は発光する。したがって、第２全発光モードでは、すべての有機ＥＬ素子２４は常時発光する。

【0066】

また、第１全発光モードの走査期間と同様に、第２全発光モードの走査期間では、データ線駆動回路１４は、通常モードよりも低い電位を用いてデータ線Ｓ１～Ｓｎを駆動する。通常モードよりも低い電位は、通常モードよりも有機ＥＬ素子２４の輝度を低下させる電位に該当する。したがって、データ線Ｓ１～Ｓｎに好適な電位を印加することにより、第２全発光モードと通常モードの間で表示画面の輝度を等しくすることができる。

【0067】

以上に示すように、本実施形態に係る表示装置は、第２全発光モードを有する。表示制御回路１２は、発光制御線駆動回路１５に対してスタートパルス（エミッションスタートパルスＥＳＰ）を出力し、第２全発光モードでは、第２クロック信号（エミッションクロックＥＣＫ１、ＥＣＫ２）とスタートパルスをすべての発光素子（有機ＥＬ素子２４）が発光するレベル（ハイレベル）に固定する。データ線駆動回路１４は、第２全発光モードの走査期間では、通常時（通常モード）よりも発光素子の輝度を低下させる電位を用いてデータ線Ｓ１～Ｓｎを駆動する。

【0068】

本実施形態に係る表示装置によれば、第２全発光モードでは、第２クロック信号とスタートパルスを固定して、発光制御線Ｅ１～Ｅｍの電位を固定することにより、休止期間における表示装置の消費電力を削減することができる。また、第２全発光モードでは通常時よりも発光素子の輝度を低下させて、第２全発光モードと通常時との間で表示画面の輝度を等しくすることができる。

【0069】

第１～第３の実施形態に係る表示装置については、各種の変形例を構成することができる。表示制御回路１２は、走査期間と休止期間とを切り替えるときに、第２クロック信号（エミッションクロックＥＣＫ１、ＥＣＫ２）の周波数をフレーム期間単位で段階的に変化させてもよい（第１変形例）。図１６は、第１変形例に係る表示装置のエミッションクロックＥＣＫ１、ＥＣＫ２を示す模式図である。図１６に示す例では、時刻ｔ１から時刻ｔ２ａまでの期間は走査期間であり、時刻ｔ２ｂから時刻ｔ３までの期間は休止期間である。走査期間と休止期間の間には、遷移期間（時刻ｔ２ａから時刻ｔ２ｂまでの期間）が設けられる。走査期間のフレーム周波数は１２０Ｈｚ、遷移期間のフレーム周波数は９０Ｈｚ、休止期間のフレーム周波数は６０Ｈｚである。走査期間におけるエミッションクロックＥＣＫ１、ＥＣＫ２の周波数をｆとしたとき、遷移期間におけるエミッションクロックＥＣＫ１、ＥＣＫ２の周波数は２ｆ／３、休止期間におけるエミッションクロックＥＣＫ１、ＥＣＫ２の周波数はｆ／２である。

【0070】

第１変形例に係る表示装置によれば、走査期間と休止期間とを切り替えるときに、第２クロック信号の周波数をフレーム期間単位で段階的に変化させることにより、第２クロック信号の周波数の変化に起因する表示画像の画質低下を低減することができる。

【0071】

表示制御回路１２は、休止期間では、第２クロック信号（エミッションクロックＥＣＫ１、ＥＣＫ２）の振幅を走査期間よりも小さくしてもよい（第２変形例）。図１７は、第２変形例に係る表示装置のエミッションクロックＥＣＫ１、ＥＣＫ２を示す模式図である。図１７に示す例では、時刻ｔ１から時刻ｔ２までの期間と時刻ｔ３から時刻ｔ４までの期間は走査期間であり、時刻ｔ２から時刻ｔ３までの期間は休止期間である。図１７に示す例では、走査期間におけるエミッションクロックＥＣＫ１、ＥＣＫ２の振幅をＡとしたとき、休止期間におけるエミッションクロックＥＣＫ１、ＥＣＫ２の振幅はｋＡ（ただし、０＜ｋ＜１）である。例えば、表示制御回路１２は、休止期間では、エミッションクロックＥＣＫ１、ＥＣＫ２のハイレベル電位を走査期間よりも低くすればよい。

【0072】

休止期間では、エミッションクロックＥＣＫ１、ＥＣＫ２の周波数は、走査期間よりも低い。このため、休止期間においてエミッションクロックＥＣＫ１、ＥＣＫ２の振幅を走査期間よりも小さくしても、エミッションクロックＥＣＫ１、ＥＣＫ２は所定時間内に画素回路２０内のＴＦＴ２３がオンするレベルに到達する。また、休止期間においてエミッションクロックＥＣＫ１、ＥＣＫ２の振幅を走査期間よりも小さくすることにより、休止期間における発光制御線Ｅ１～Ｅｍの電位の変動を小さくし、休止期間における表示装置の消費電力を削減することができる。

【0073】

第２変形例に係る表示装置によれば、休止期間では、第２クロック信号（エミッションクロックＥＣＫ１、ＥＣＫ２）の振幅を走査期間よりも小さくすることにより、休止期間における発光制御線Ｅ１～Ｅｍの電位の変動を小さくし、休止期間における表示装置の消費電力を削減することができる。

【0074】

変形例に係る表示装置は、発光素子の発光状態を制御できる任意の画素回路を備えていてもよい。変形例に係る表示装置は、駆動トランジスタの特性補償を画素回路の内部で行ってもよく、駆動トランジスタの特性補償を画素回路の外部で行ってもよい。変形例に係る表示装置は、多相のエミッションクロックに基づきエミッションスタートパルスを順に遅延させることにより発光制御線を駆動する任意の発光制御線駆動回路を備えていてもよい。

【0075】

また、図１では、表示部１１の１辺（左辺）に沿って走査線駆動回路１３と発光制御線駆動回路１５を１個ずつ設け、走査線駆動回路１３を用いて走査線Ｇ１～Ｇｍを左端から駆動し、発光制御線駆動回路１５を用いて発光制御線Ｅ１～Ｅｍを左端から駆動することとした。これに代えて、表示部１１の対向する２辺のそれぞれに沿って走査線駆動回路と発光制御線駆動回路を１個ずつ設け、２個の走査線駆動回路を用いて走査線Ｇ１～Ｇｍを両端から駆動し、２個の発光制御線駆動回路を用いて発光制御線Ｅ１～Ｅｍを両端から駆動してもよい。

【0076】

ここまで、発光素子を含む画素回路を備えた表示装置の例として、有機ＥＬ素子（有機発光ダイオード）を含む画素回路を備えた有機ＥＬ表示装置について説明したが、同様の方法で、無機発光ダイオードを含む画素回路を備えた無機ＥＬ表示装置や、量子ドット発光ダイオードを含む画素回路を備えたＱＬＥＤ（Quantum-dot Light Emitting Diode）表示装置や、ミニＬＥＤまたはマイクロＬＥＤを含む画素回路を備えたＬＥＤ表示装置を構成してもよい。また、以上に述べた表示装置の特徴をその性質に反しない限り任意に組み合せて、上記実施形態および変形例の特徴を併せ持つ表示装置を構成してもよい。

【符号の説明】

【0077】

１０…表示装置
１１…表示部
１２…表示制御回路
１３…走査線駆動回路
１４…データ線駆動回路
１５…発光制御線駆動回路
２０…画素回路
２１～２３、３１～３４、４１～５１…ＴＦＴ
２４…有機ＥＬ素子
２５、３５、５２、５３…コンデンサ
３０、４０…単位回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】