特許 7472010 薄膜キャパシタ及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-12

(45)【発行日】2024-04-22

(54)【発明の名称】薄膜キャパシタ及びその製造方法

(51)【国際特許分類】

   H01G 4/33 20060101AFI20240415BHJP

   H01G 4/015 20060101ALI20240415BHJP

   H01G 4/30 20060101ALI20240415BHJP

【ＦＩ】

H01G4/33 102

H01G4/015

H01G4/30 544

【請求項の数】 7

(21)【出願番号】P 2020216643

(22)【出願日】2020-12-25

(65)【公開番号】P2022102108

(43)【公開日】2022-07-07

【審査請求日】2023-08-01

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】平岡 聖啓

(72)【発明者】

【氏名】齊田 仁

【審査官】清水 稔

(56)【参考文献】

【文献】特開昭５０－０２１２５２（ＪＰ，Ａ）

【文献】特開２０１７－０２８０９６（ＪＰ，Ａ）

【文献】特開２００２－０２６２６６（ＪＰ，Ａ）

【文献】特開昭６１－０８９６１７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３３

Ｈ０１Ｇ ４／０１５

Ｈ０１Ｇ ４／３０

(57)【特許請求の範囲】

【請求項1】

容量絶縁膜と、
前記容量絶縁膜の一方の表面を覆う第１の容量電極と、
前記容量絶縁膜の他方の表面を覆う第２の容量電極と、を備え、
前記第１の容量電極は、前記第２の容量電極よりも自然電位の低い卑な金属からなり、
前記容量絶縁膜に存在する微小欠陥部が前記第１の容量電極を構成する金属に由来する絶縁物によって閉塞されており、
前記第１の容量電極が鉄を含む合金からなり、前記絶縁物が酸化鉄を含むことを特徴とする薄膜キャパシタ。

【請求項2】

前記微小欠陥部の底部における幅をＬとし、前記第１の容量電極の表面を基準とした前記絶縁物の最大厚みをｔとした場合、０．１ｎｍ≦ｔ≦Ｌ×２を満たすことを特徴とする請求項１に記載の薄膜キャパシタ。

【請求項3】

前記第１の容量電極を構成する金属の自然電位と前記第２の容量電極を構成する金属の自然電位の差は、０．１Ｖ以上、１．１Ｖ未満であることを特徴とする請求項１又は２に記載の薄膜キャパシタ。

【請求項4】

下部容量電極の表面に容量絶縁膜を形成する第１の工程と、
前記容量絶縁膜の表面に上部容量電極を形成する第２の工程と、
ガルバニック腐食を促進させることにより、前記下部容量電極又は前記上部容量電極を構成する金属に由来する絶縁物によって前記容量絶縁膜に存在する微小欠陥部を閉塞する第３の工程と、を備えることを特徴とする薄膜キャパシタの製造方法。

【請求項5】

前記第３の工程においては、水分の供給により前記ガルバニック腐食を促進させることを特徴とする請求項４に記載の薄膜キャパシタの製造方法。

【請求項6】

前記第３の工程においては、加熱により前記ガルバニック腐食を促進させることを特徴とする請求項４又は５に記載の薄膜キャパシタの製造方法。

【請求項7】

前記第３の工程においては、前記下部容量電極と前記上部容量電極の間に電圧を印加することにより前記ガルバニック腐食を促進させることを特徴とする請求項４乃至６のいずれか一項に記載の薄膜キャパシタの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は薄膜キャパシタ及びその製造方法に関し、特に、容量絶縁膜に存在する微小欠陥部が修復された薄膜キャパシタ及びその製造方法に関する。

【背景技術】

【0002】

スイッチング素子が搭載される電源回路基板には、電源電圧の変動を抑制し、安定化させるために、平滑コンデンサやスナバコンデンサなどが搭載され、これによって電源回路内で生じる電圧変動や、その変動に伴って電源回路周辺に生じるＥＭＣノイズを抑制している。平滑コンデンサやスナバコンデンサとしては、一般的に積層セラミックチップコンデンサが用いられている。

【0003】

近年においては、電源回路の小型化および高周波駆動化が進み、これによって回路基板が小型化していることから、積層セラミックチップコンデンサを搭載するためのスペースが不足することがある。このため、積層セラミックチップコンデンサの代わりに、回路基板に埋め込み可能な薄膜キャパシタが用いられることがある。

【0004】

特許文献１には、容量絶縁膜に存在する微小欠陥部が修復された薄膜キャパシタが開示されている。特許文献１においては、熱酸化処理を行うことによって微小欠陥部に露出する下部容量電極を酸化し、これによって容量絶縁膜に存在する微小欠陥部を修復している。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００２－２６２６６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献１においては、容量絶縁膜を形成した後、上部容量電極を形成する前に熱酸化処理を行う必要があることから、容量絶縁膜が熱酸化処理に晒され、これによって容量絶縁膜が変質するおそれがあった。しかも、下部容量電極が酸化しにくい材料からなる場合には、微小欠陥部の修復が困難であった。

【0007】

したがって、本発明は、容量絶縁膜を熱酸化処理に晒すことなく、容量絶縁膜に存在する微小欠陥部を修復することを目的とする。

【課題を解決するための手段】

【0008】

本発明による薄膜キャパシタは、容量絶縁膜と、容量絶縁膜の一方の表面を覆う第１の容量電極と、容量絶縁膜の他方の表面を覆う第２の容量電極とを備え、第１の容量電極は第２の容量電極よりも自然電位の低い卑な金属からなり、容量絶縁膜に存在する微小欠陥部が第１の容量電極を構成する金属に由来する絶縁物によって閉塞されていることを特徴とする。

【0009】

本発明によれば、第１及び第２の容量電極の自然電位が互いに異なることから、ガルバニック腐食を利用して微小欠陥部を修復することができる。これにより、容量絶縁膜が熱酸化処理に晒されることがなく、また、第１の容量電極が酸化しにくい材料からなる場合であっても、リーク電流を低減することが可能となる。

【0010】

本発明において、第１の容量電極がアルミニウムを含み、絶縁物が酸化アルミニウムを含んでいても構わないし、第１の容量電極が鉄を含む合金からなり、絶縁物が酸化鉄を含んでいても構わない。このように、第１の容量電極の材料として耐腐食性に優れた金属材料を用いた場合であっても、ガルバニック腐食を利用すれば、微小欠陥部を閉塞する絶縁物を形成することが可能となる。

【0011】

本発明において、微小欠陥部の底部における幅をＬとし、第１の容量電極の表面を基準とした絶縁物の最大厚みをｔとした場合、０．１ｎｍ≦ｔ≦Ｌ×２を満たしていても構わない。これによれば、絶縁物の形成に要する時間を抑えつつ、リーク電流を十分に低減することが可能となる。

【0012】

本発明において、第１の容量電極を構成する金属の自然電位と第２の容量電極を構成する金属の自然電位の差は、０．１Ｖ以上、１．１Ｖ未満であっても構わない。これによれば、特殊な金属を用いることなく、容易にガルバニック腐食を発生させることが可能となる。

【0013】

本発明による薄膜キャパシタの製造方法は、下部容量電極の表面に容量絶縁膜を形成する第１の工程と、容量絶縁膜の表面に上部容量電極を形成する第２の工程と、ガルバニック腐食を促進させることにより、下部容量電極又は上部容量電極を構成する金属に由来する絶縁物によって容量絶縁膜に存在する微小欠陥部を閉塞する第３の工程とを備えることを特徴とする。

【0014】

本発明によれば、上部容量電極を形成した後、ガルバニック腐食を促進させていることから、容量絶縁膜を熱酸化処理に晒すことなく、容量絶縁膜に存在する微小欠陥部を修復することが可能となる。しかも、下部容量電極又は上部容量電極が酸化しにくい材料からなる場合であっても、絶縁物を確実に形成することができる。

【0015】

第３の工程においては、水分の供給によりガルバニック腐食を促進させても構わないし、加熱によりガルバニック腐食を促進させても構わないし、下部容量電極と上部容量電極の間に電圧を印加することによりガルバニック腐食を促進させても構わない。特に、水分を供給した後、加熱しながら下部容量電極と上部容量電極の間に電圧を印加すれば、ガルバニック腐食を大幅に促進することが可能となり、微小欠陥部の修復に要する時間を大幅に短縮することが可能となる。

【発明の効果】

【0016】

本発明によれば、容量絶縁膜を熱酸化処理に晒すことなく、容量絶縁膜に存在する微小欠陥部を修復することが可能となる。

【図面の簡単な説明】

【0017】

【図1】図１は、本発明の一実施形態による薄膜キャパシタ１の構造を説明するための模式的な断面図である。

【図2】図２（ａ）は微小欠陥部１３の底部における幅Ｌの定義を説明するための拡大図であり図２（ｂ）は絶縁物４０の最大厚みｔの定義を説明するための拡大図である。

【図3】図３は、薄膜キャパシタ１の製造方法を説明するための工程図である。

【図4】図４は、薄膜キャパシタ１の製造方法を説明するための工程図である。

【図5】図５は、薄膜キャパシタ１の製造方法を説明するための工程図である。

【図6】図６は、薄膜キャパシタ１の製造方法を説明するための工程図である。

【図7】図７は、薄膜キャパシタ１の製造方法を説明するための工程図である。

【図8】図８は、薄膜キャパシタ１の製造方法を説明するための工程図である。

【図9】図９は、実施例の測定結果を示す表である。

【発明を実施するための形態】

【0018】

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

【0019】

図１は、本発明の一実施形態による薄膜キャパシタ１の構造を説明するための模式的な断面図である。

【0020】

図１に示すように、本実施形態による薄膜キャパシタ１は、容量絶縁膜１０と、容量絶縁膜１０の一方の表面１１を覆う下部容量電極２０と、容量絶縁膜１０の他方の表面１２を覆う上部容量電極３０とを備える。容量絶縁膜１０の材料については特に限定されず、ＢａＴｉＯ_３、Ｂａ（Ｍｇ_１／３Ｔａ_２／３）Ｏ_３、ＮｉＯ、ＣｕＯ、Ａｌ_２Ｏ_３、Ｆｅ_２Ｏ_３、ＳｉＯ_２などを用いることができる。容量絶縁膜１０には成膜時に不可避的に形成される微小欠陥部１３が含まれている。微小欠陥部１３は絶縁物４０によって閉塞され、これによって欠陥が修復されている。

【0021】

下部容量電極２０と上部容量電極３０は、互いに自然電位の異なる金属材料からなる。互いに自然電位が異なる限り、下部容量電極２０を構成する金属と上部容量電極３０を構成する金属の組み合わせは任意である。例えば、下部容量電極２０を構成する金属としては、Ｃｕ、Ｎｉ、Ａｌ、鉄を含むＮｉ系の合金（例えばＳＵＳ３０４）などを選択することができ、上部容量電極３０を構成する金属としては、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉなどを選択することができる。下部容量電極２０を構成する金属の自然電位と上部容量電極３０を構成する金属の自然電位の差は、０．１Ｖ以上、１．１Ｖ未満であることが好ましい。

【0022】

微小欠陥部１３を修復する絶縁物４０は、下部容量電極２０を構成する金属及び上部容量電極３０を構成する金属のうち、より自然電位の低い金属、つまり、より卑な金属に由来する絶縁材料からなり、ガルバニック腐食によって形成される。一例として、下部容量電極２０がＡｌからなり、上部容量電極３０がＣｕからなる場合、絶縁物４０は、より卑な金属であるＡｌのガルバニック腐食によって形成されたＡｌ_２Ｏ_３からなる。この場合、Ａｌの自然電位は－０．９４Ｖ、Ｃｕの自然電位は－０．３６Ｖであるから、自然電位の差は、０．５８Ｖである。別の例として、下部容量電極２０がＳＵＳ３０４からなり、上部容量電極３０がＴｉからなる場合、絶縁物４０は、より卑な金属であるＳＵＳ３０４のガルバニック腐食によって形成されたＦｅ_２Ｏ_３からなる。この場合、ＳＵＳ３０４の自然電位は－０．５３Ｖ、Ｔｉの自然電位は－０．１０Ｖであるから、自然電位の差は、０．４３Ｖである。

【0023】

ここで、図２（ａ）に示すように微小欠陥部１３の底部における幅をＬとし、図２（ｂ）に示すように下部容量電極２０の表面２１を基準とした絶縁物４０の最大厚みをｔとした場合、０．１ｎｍ≦ｔ≦Ｌ×２を満たすことが好ましい。これは、絶縁物４０の最大厚みｔを０．１ｎｍ以上とすることによりリーク電流を十分に抑えることができ、絶縁物４０の最大厚みｔをＬ×２以下とすることにより絶縁物４０の形成に要する時間を抑えることができるからである。

【0024】

次に、本実施形態による薄膜キャパシタ１の製造方法について説明する。

【0025】

図３～図８は、薄膜キャパシタ１の製造方法を説明するための工程図である。

【0026】

まず、図３に示すように、下部容量電極２０の表面２１に容量絶縁膜１０を成膜する。容量絶縁膜１０の成膜方法については特に限定されないが、ＡＬＤ、スパッタリングなどの薄膜工法の他、下部容量電極２０を酸化することによって容量絶縁膜１０を形成しても構わない。例えば、下部容量電極２０がＡｌからなる場合、下部容量電極２０の表面２１を自然酸化または陽極酸化することにより、Ａｌ_２Ｏ_３からなる容量絶縁膜１０を形成することができる。容量絶縁膜１０には欠陥が存在しないことが理想的であるが、実際には、微小欠陥部１３が不可避的に形成される。微小欠陥部１３においては、下部容量電極２０の表面２１が僅かに露出している。

【0027】

次に、図４に示すように、容量絶縁膜１０の表面１２に上部容量電極３０を形成する。上部容量電極３０の成膜方法については特に限定されず、電界めっき、無電解めっき、スパッタリング、蒸着などを用いることができる。上部容量電極３０は、容量絶縁膜１０の微小欠陥部１３の内部にも形成され、これにより微小欠陥部１３を介して下部容量電極２０と上部容量電極３０が接触する。

【0028】

次に、図５に示すように、高温高湿度の環境下に置くことにより、薄膜キャパシタ１の内部に水分を供給する。つまり、薄膜キャパシタ１に吸湿させる。これにより、容量絶縁膜１０と下部容量電極２０及び上部容量電極３０の界面には、水分５０が存在する状態となる。この状態で、下部容量電極２０及び上部容量電極３０のうち、貴な金属をプラス側、卑な金属をマイナス側とする電圧を印加する。図６は、下部容量電極２０が卑な金属、上部容量電極３０が貴な金属である場合を示しており、この場合、下部容量電極２０から上部容量電極３０に向かって電子ｅ^－が移動する。これにより、下部容量電極２０が例えばＡｌからなる場合、Ａｌ→Ａｌ^３＋＋３^ｅ－で表されるガルバニック腐食が促進され、下部容量電極２０と上部容量電極３０の界面にはＡｌ_２Ｏ_３が生成される。また、下部容量電極２０が例えばＳＵＳ３０４からなる場合、Ｆｅ→Ｆｅ^３＋＋３^ｅ－で表されるガルバニック腐食が促進され、下部容量電極２０と上部容量電極３０の界面にはＦｅ_２Ｏ_３が生成される。このような電圧印加は、薄膜キャパシタ１を加熱しながら行うことにより、ガルバニック腐食がより促進される。さらに、水分を継続的に供給しながら電圧印加を行えば、ガルバニック腐食がよりいっそう促進される。

【0029】

このようにしてガルバニック腐食を促進させると、図７に示すように、自然電位の低い卑な金属に由来する絶縁物４０が下部容量電極２０と上部容量電極３０の界面に生成される。ガルバニック腐食が進行すると、図８に示すように絶縁物４０が成長し、最終的に微小欠陥部１３が絶縁物４０によって閉塞される。これにより、微小欠陥部１３を介した下部容量電極２０と上部容量電極３０の接触が解消される。微小欠陥部１３を絶縁物４０によって完全に閉塞する必要はないが、リーク電流が１０^－５Ａ／ｃｍ^２以下となるまでガルバニック腐食を進行させることが好ましく、リーク電流が１０^－７Ａ／ｃｍ^２以下となるまでガルバニック腐食を進行させることがより好ましい。また、上部容量電極３０の表面により抵抗値の低い別の金属をさらに形成しても構わない。例えば、上部容量電極３０がＴｉからなる場合、上部容量電極３０の表面にＣｕ膜を形成しても構わない。

【0030】

このように、本実施形態においては、容量絶縁膜１０上に上部容量電極３０を形成した後、ガルバニック腐食を促進させていることから、容量絶縁膜１０に微小欠陥部１３が存在している場合であっても、卑な金属に由来する絶縁物４０によってこれを修復することが可能となる。

【0031】

ここで、特許文献１に記載された方法のように、上部容量電極３０を形成する前に熱酸化によって絶縁物４０を形成しようとすると、下部容量電極２０がＡｌからなる場合には、Ａｌ_２Ｏ_３からなる容量絶縁膜１０の厚みが増大してしまい、設計通りのキャパシタンスが得られなくなる。また、下部容量電極２０がＳＵＳ３０４からなる場合には、ＳＵＳ３０４がほとんど酸化せず、十分な量の絶縁物４０を得ることができない。これに対し、本実施形態においては、上部容量電極３０を形成した後、ガルバニック腐食を利用して絶縁物４０を形成していることから、設計通りのキャパシタンスを確保しつつ、確実に微小欠陥部１３を修復することが可能となる。

【0032】

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

【実施例】

【0033】

厚さ１μｍのＡｌからなる下部容量電極２０の表面にＡＬＤ法によって厚さ１０ｎｍのＡｌ_２Ｏ_３からなる容量絶縁膜１０を成膜した。さらに、容量絶縁膜１０の表面にスパッタリング法によって厚さ１μｍのＣｕからなる上部容量電極３０を成膜した。そして、上部容量電極３０を５ｍｍ角にパターニングすることにより、薄膜キャパシタ１の絶縁抵抗を評価できる形状に加工した。

【0034】

このようなサンプルを複数作成し、ＩＲオバーク装置にて微小欠陥部１３の位置を特定した後、上部容量電極３０をプラス側、下部容量電極２０をマイナス側として、２Ｖの直流バイアス電圧を印加することによってリーク電流を測定した。次に、２Ｖの直流バイアス電圧を印加したまま、各サンプルを図９に示す高温高湿環境下に１～１４４時間放置し、ガルバニック腐食を進行させた。所定の時間が経過した後、各サンプルを取り出し、再び２Ｖの直流バイアス電圧を印加することによってリーク電流を測定した。

【0035】

その結果、図９に示すように、各サンプルとも初期状態においてはリーク電流が２～４×１０^－２Ａ／ｃｍ^２であったのに対し、高温高湿環境下に放置する時間が長くなるほどリーク電流が減少した。具体的には、温度が４０℃で湿度が８５％ＲＨの環境下においては、７２時間以上放置することによりリーク電流が１０^－５Ａ／ｃｍ^２以下となり、温度が６０℃又は８０℃で湿度が８５％ＲＨの環境下においては、２４時間以上放置することによりリーク電流が１０^－５Ａ／ｃｍ^２以下となった。さらに、温度が６０℃又は８０℃で湿度が８５％ＲＨの環境下においては、１４４時間放置することによりリーク電流が１０^－７Ａ／ｃｍ^２以下となった。

【0036】

次に、各サンプルの微小欠陥部１３の断面をＦＩＢ－ＳＥＭにて観察し、微小欠陥部１３の底部における幅Ｌと、容量絶縁膜１０と同じ層に位置する絶縁物４０の最大厚みｔを計測した。その結果、リーク電流が１０^－５Ａ／ｃｍ^２以下であるサンプルは、いずれも０．１ｎｍ≦ｔ≦Ｌ×２を満たしていた。

【符号の説明】

【0037】

１ 薄膜キャパシタ
１０ 容量絶縁膜
１１ 容量絶縁膜の一方の表面
１２ 容量絶縁膜の他方の表面
１３ 微小欠陥部
２０ 下部容量電極
２１ 下部容量電極の表面
３０ 上部容量電極
４０ 絶縁物
５０ 水分

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】