特許 7472561 発振回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-15

(45)【発行日】2024-04-23

(54)【発明の名称】発振回路

(51)【国際特許分類】

   H03L 7/107 20060101AFI20240416BHJP

   H03L 7/093 20060101ALI20240416BHJP

   H03L 7/095 20060101ALI20240416BHJP

【ＦＩ】

H03L7/107 150

H03L7/093

H03L7/095

【請求項の数】 4

(21)【出願番号】P 2020043747

(22)【出願日】2020-03-13

(65)【公開番号】P2021145270

(43)【公開日】2021-09-24

【審査請求日】2023-01-31

(73)【特許権者】

【識別番号】308036402

【氏名又は名称】株式会社ＪＶＣケンウッド

(72)【発明者】

【氏名】海老根 涼

【審査官】石田 昌敏

(56)【参考文献】

【文献】米国特許第０４７５２７４９（ＵＳ，Ａ）

【文献】特表２００３－５２４９３６（ＪＰ，Ａ）

【文献】特開２０００－３４１１１８（ＪＰ，Ａ）

【文献】特開２０１６－２１９９３８（ＪＰ，Ａ）

【文献】特開２０１０－０５０７３８（ＪＰ，Ａ）

【文献】特開２００７－３００４８６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０１５５８７７（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｌ ７／００－ ７／２６

(57)【特許請求の範囲】

【請求項1】

基準信号を出力する基準発振器と、
ＰＬＬ制御信号出力部からＰＬＬ制御信号を出力するＰＬＬ回路と、
前記ＰＬＬ制御信号出力部に接続される第１の抵抗と、前記第１の抵抗に接続される第１のコンデンサを含んで構成され、前記ＰＬＬ制御信号を積分して制御電圧信号を生成するループフィルタと、
前記制御電圧信号に基づいてローカル信号を生成する電圧制御発振器と、
前記制御電圧信号の変化量が所定の値以下か否かを判定して判定結果を出力する制御電圧信号監視部と、
前記制御電圧信号監視部が出力する判定結果に基づいて前記制御電圧信号を前記ループフィルタの前記第１の抵抗と前記第１のコンデンサの接続部に印加するか否かを切り換えるスイッチと、
を備え、
前記ＰＬＬ回路は前記基準信号と前記ローカル信号との比較結果に基づいて前記ＰＬＬ制御信号を出力し、
前記スイッチは、前記制御電圧信号の変化量が所定の値以下との判定結果を受け取った場合に、制御電圧信号を前記ループフィルタに印加しないように切り換え、
前記所定の値は、適宜設定可能な値である
ことを特徴とする発振回路。

【請求項2】

前記制御電圧信号監視部は、前記制御電圧信号の電圧値を所定時間毎に監視し、前記制御電圧信号の変化量が複数回連続して所定の値以下であった場合に、前記制御電圧信号の変化量が所定の値以下であると判定する
請求項１に記載の発信回路。

【請求項3】

前記制御電圧信号監視部は、前記制御電圧信号の電圧値を所定時間毎に監視し、前記制御電圧信号の変化量の連続する複数回の平均値が所定の値以下であった場合に、前記制御電圧信号の変化量が所定の値以下であると判定する
請求項１に記載の発信回路。

【請求項4】

前記ループフィルタは、
前記ＰＬＬ制御信号出力部とグランド間に接続される第２のコンデンサを更に備え、
前記第１のコンデンサの静電容量値は、前記第２のコンデンサの静電容量値よりも大きいことを特徴とする請求項１または２のいずれか１項に記載の発振回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、周波数のロックアップを高速に行う発振回路に関する。

【背景技術】

【0002】

複数の周波数チャンネルを切り換えて通信を行う無線機において、周波数シンセサイザ用ＰＬＬ回路には、ロックアップタイムの高速化が要求されている。一般的に、周波数シンセサイザ用ＰＬＬ回路には、チャージポンプを用いた回路が用いられる。一方、チャージポンプを用いたＰＬＬ回路の場合、ループフィルタのコンデンサ容量の影響により、ロックアップの高速化が妨げられるという問題がある。

【0003】

特許文献１には、現在の充電電圧と基準電圧とを比較した結果に基づいて第２のチャージポンプを用いて高速充電を行うことでＰＬＬロックアップを高速化する技術が開示されている。また、特許文献２には、チャージポンプ出力電圧と基準電圧との差分電圧をチャージポンプの出力部に印加することによってＰＬＬロックアップを高速化する技術が開示されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平１１－２７１４１号公報

【文献】特開２００１－８５９９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１及び特許文献２に記載の回路では、予め目標周波数毎に基準電圧を設定する必要があるが、電圧に対する発振周波数の関係は部品間でばらつきがあるため、基準電圧を精度良く設定するためには、製品ごとの調整が必要になる場合がある。また、電圧に対する発振周波数の関係は温度によっても変化するため、常に最適な基準電圧を設定することは困難である。

【0006】

本発明は、目標周波数毎に基準電圧を設定する必要なく、高速でＰＬＬロックアップできる発振回路を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明は、基準信号を出力する基準発振器と、ＰＬＬ制御信号出力部からＰＬＬ制御信号を出力するＰＬＬ回路と、前記ＰＬＬ制御信号出力部に接続される第１の抵抗と、前記第１の抵抗に接続される第１のコンデンサを含んで構成され、前記ＰＬＬ制御信号を積分して制御電圧信号を生成するループフィルタと、前記制御電圧信号に基づいてローカル信号を生成する電圧制御発振器と、前記制御電圧信号を前記ループフィルタに印加するバッファとを備え、前記ＰＬＬ回路は前記基準信号と前記ローカル信号との比較結果に基づいて前記ＰＬＬ制御信号を出力し、 前記バッファは、前記制御電圧信号を前記ループフィルタの前記第１の抵抗と前記第１のコンデンサの接続部に印加することを特徴とする発振回路を提供する。

【発明の効果】

【0008】

本発明によれば、目標周波数毎に基準電圧を設定する必要なく、高速でＰＬＬロックアップすることができる発振回路を提供できる。

【図面の簡単な説明】

【0009】

【図1】図１は、実施形態１における発振回路の構成例を示すブロック図である。

【図2】図２は、ＰＬＬ回路の構成を説明するためのブロック図である。

【図3】図３は、発振回路の動作を説明するための図である。

【図4】図４は、図３におけるスイッチＯＦＦ時間近傍を拡大した図である。

【図5】図５は、実施形態２における発振回路の構成例を示すブロック図である。

【図6】図６は、第２実施形態における発振回路の動作を説明するための図である。

【図7】図７は、実施形態３における発振回路の構成例を示すブロック図である。

【図8】図８は、第３実施形態における発振回路の動作を説明するための図である。

【図9】図９は、実施形態１における発振回路のループフィルタを他のループフィルタに置き換えた例を示すブロック図である。

【発明を実施するための形態】

【0010】

以下、本発明に係る実施形態について図面を参照しながら説明する。

【0011】

＜実施形態１＞
図１は、本実施形態における発振回路１００の構成例を示すブロック図である。発振回路１００は、基準発振器の発振周波数を基準周波数としてＰＬＬ（Phase Locked Loop）制御を行う発振回路であり、電圧制御発振器の発振周波数をＰＬＬ制御により制御する。

【0012】

発振回路１００は、基準発振器１２、ＰＬＬ回路１４、ループフィルタ１６、電圧制御発振機（ＶＣＯ：Voltage Controlled Oscillator）１８、バッファ２０、スイッチ２２、第２の抵抗２４を備える。ループフィルタ１６は、第１の抵抗３０、第１のコンデンサ３２、第２のコンデンサ３４を含んで構成される。

【0013】

基準発振器１２は、例えば基準周波数が１９．２ＭＨｚの基準信号Ｒｓを生成し、ＰＬＬ回路１４へ出力する。基準発振器１２は、例えば温度補償電圧制御型水晶発振器ＶＣ－ＴＣＸＯ（Voltage Controlled, Temperature Compensated Crystal Oscillator）である。

【0014】

ＰＬＬ回路１４は、基準信号Ｒｓと、ループ内のＶＣＯ１８から出力された負帰還信号Ｎｓとを比較し、比較した結果をＰＬＬ制御信号として出力する。具体的には、ＰＬＬ回路１４は、基準信号Ｒｓと負帰還信号Ｎｓとをそれぞれ適時分周して位相比較し、比較結果に基づいて、位相差を一定にするためのＰＬＬ制御信号である制御電流パルス信号Ｉｃを生成し、ループフィルタ１６へ出力する。

【0015】

図２を用いて、ＰＬＬ回路１４の具体的な構成例を説明する。ＰＬＬ回路１４は、例えば分数分周ＰＬＬ回路（フラクショナル－Ｎ方式ＰＬＬ回路）である。ＰＬＬ回路１４は、第１の分周器４０と、位相比較器４２と、第２の分周器４４と、チャージポンプ４６とを備える。

【0016】

第１の分周器４０は、ループ内のＶＣＯ１８から出力されたローカル信号Ｌｓを負帰還信号Ｎｓとして受け取り、受け取った負帰還信号Ｎｓを、１／Ｎの分周比で分周し、比較周波数ｆｎの負帰還比較信号ＮＣｓに変換する。例えば、ローカル信号Ｌｓ及び負帰還信号Ｎｓの周波数を８２６．０５ＭＨｚとし、Ｎ＝４１３０．２５とすると、負帰還比較信号ＮＣｓの比較周波数ｆｎは２００ｋＨｚである。分周器４０は負帰還比較信号ＮＣｓを位相比較器４２へ出力する。

【0017】

第２の分周器４４は、基準発振器２１から出力された基準信号Ｒｓを、１／Ｒの分周比で分周し、比較周波数ｆｒの基準比較信号ＲＣｓに変換する。例えばＲ＝９６とすると、基準比較信号ＲＣｓの比較周波数ｆｒは２００ｋＨｚである。分周器４４は基準比較信号ＲＣｓを位相比較器４２へ出力する。

【0018】

位相比較器４２は、基準比較信号ＲＣｓの比較周波数ｆｒと負帰還比較信号ＮＣｓの比較周波数ｆｎとを比較し、比較周波数ｆｐの位相差パルス信号Ｐｓを生成する。

【0019】

具体的には、位相比較器４２は、基準比較信号ＲＣｓの比較周波数ｆｒと負帰還比較信号ＮＣｓの比較周波数ｆｎとを比較し、比較周波数ｆｎが比較周波数ｆｒよりも高い場合には位相差パルス信号Ｐｓのデューティ比が小さくなるように調整する。また、位相比較器４２は、比較周波数ｆｎが比較周波数ｆｒよりも低い場合には位相差パルス信号Ｐｓのデューティ比が大きくなるように調整する。位相比較器４２は、位相差パルス信号Ｐｓをチャージポンプ４６へ出力する。

【0020】

また、位相比較器４２は、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相を比較し、ロックディテクト信号Ｌｄを出力する。具体的には、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲外である場合にＨｉとなり、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲内である場合にＬｏとなるロックディテクト信号Ｌｄを出力する。

【0021】

チャージポンプ４６は、位相差パルス信号Ｐｓを制御電流パルス信号Ｉｃに変換し、ループフィルタ１６へ出力する。
チャージポンプ４６は、ＰＬＬ制御信号出力部として機能する。

【0022】

図１に戻る。ループフィルタ１６は、制御電流パルス信号Ｉｃを制御電圧信号Ｖｃに変換し、ＶＣＯ１８及びバッファ２０へ出力する。また、ループフィルタ１６は、制御電流パルス信号Ｉｃから不要な周波数成分を除去する。

【0023】

ＶＣＯ１８は、制御電圧信号Ｖｃに基づいて、例えば周波数が８２６．０５ＭＨｚのローカル信号Ｌｓを生成し出力する。ローカル信号Ｌｓは、負帰還信号ＮｓとしてＰＬＬ回路１４に入力される。バッファ２０は制御電圧信号Ｖｃをスイッチ２２に出力する。

【0024】

スイッチ２２はＰＬＬ回路１４から受け取ったロックディテクト信号ＬｄによってスイッチのＯＮ／ＯＦＦを切り換える。ロックディテクト信号ＬｄがＨｉの場合、スイッチ２２がＯＮとなり、ロックディテクト信号ＬｄがＬｏの場合、スイッチ２２がＯＦＦとなる。すなわち、ＰＬＬ回路１４で比較した基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲外の場合にスイッチ２２がＯＮとなり、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲内の場合にスイッチ２２がＯＦＦとなる。

【0025】

スイッチ２２がＯＮの時、スイッチ２２はバッファ２０から受け取った制御電圧信号Ｖｃを第２の抵抗２４を介してループフィルタ１６に印加する。具体的には、スイッチ２２は制御電圧信号Ｖｃを第２の抵抗２４を介して、ループフィルタ１６を構成する第１の抵抗３０と第１のコンデンサ３２の接続部に印加する。これにより、第１のコンデンサに制御電圧信号Ｖｃが即座に印加されてチャージポンプの動作を高速化させることができる。

【0026】

例えば、第１の抵抗値は１００（Ω）、第２の抵抗値は１０（Ω）であり、第１のコンデンサの静電容量値は４．７（μｆ）、第２のコンデンサの静電容量値は０．１（μｆ）である。これらの値に限定されないが、第１の抵抗は第２の抵抗と比較して抵抗値が十分に大きいことが望ましい。更に第２の抵抗は、なくても良い。すなわち、スイッチ２２が直接フィルタ１６を構成する第１の抵抗３０と第１のコンデンサ３２の接続部に制御電圧信号Ｖｃを印加しても良い。また、第１のコンデンサは第２のコンデンサと比較して静電容量値が十分に大きいことが望ましい。第２のコンデンサは、なくても良い。

【0027】

図３を用いて発振回路１００の動作を説明する。ローカル信号Ｌｓの発振周波数をｆ１（ＭＨｚ）からｆ２（ＭＨｚ）に切り替えることを想定する。図３（ａ）は、スイッチ２２のＯＮ／ＯＦＦ動作を示し、図３（ｂ）はＶＣＯ１８から出力されるローカル信号Ｌｓの周波数の変化を示す。実線が本実施形態におけるローカル信号Ｌｓの周波数の変化を示す。比較のために、制御電圧信号Ｖｃをフィルタ１６に印加しない場合のローカル信号Ｌｓの周波数の変化を１点鎖線で示す。

【0028】

ｔ０でローカル信号Ｌｓの周波数切り換え動作がスタートすると、ＰＬＬ回路１４から出力されるロックディテクト信号ＬｄがＨｉになり、スイッチ２２がＯＮになる。ＰＬＬ回路１４は基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲内となるまでロックディテクト信号ＬｄをＨｉにした状態で動作し、時間ｔ１で基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲内となると、ロックディテクト信号ＬｄはＬｏとなり、スイッチ２２がＯＦＦになる。以降、スイッチ２２がＯＦＦの状態で更に基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相をロックさせる制御を行う。

【0029】

図３（ｂ）に示すように、制御電圧信号Ｖｃをループフィルタ１６に印加することで、印加しない場合と比較して、ローカル信号Ｌｓの周波数を早く変化させることができるため、ロックアップを早めることができる。

【0030】

図４は図３におけるスイッチＯＦＦ時間ｔ１近傍を拡大した図である。時間ｔ１まではスイッチ２２がＯＮなので、ローカル信号Ｌｓの周波数は急な傾きで変化して行き、時間ｔ１以降はスイッチ２２がＯＦＦになるので周波数の変化が緩やかになる。

【0031】

比較のため、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が完全になくなるまでスイッチ２２をＯＮにした場合の周波数の変化を２点鎖線で示す。２点鎖線で示すように、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が完全になくなるまでスイッチ２２をＯＮにした場合には、周波数の変化が急であるために、周波数の変化が過剰になり、結果、ロックアップまでに時間がかかってしまう。このため、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が完全になくなる前にスイッチ２２をＯＦＦすることが望ましい。

【0032】

本実施形態の発振回路１００によれば、制御電圧信号Ｖｃをループフィルタ１６に印加することで、高速でＰＬＬロックアップすることができる。また、目標周波数毎に基準電圧を設定する必要はない。更に、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が完全になくなる前に制御電圧信号Ｖｃの印加をやめるため、過剰に周波数を変化させることがなく、高速でＰＬＬロックアップすることができる。

【0033】

＜実施形態２＞
実施形態１では、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲内となった場合にＬｏとなるロックディテクト信号Ｌｄに基づきスイッチ２２をＯＦＦにしたが、実施形態２ではロックディテクト信号ＬｄがＬｏとなってから所定の時間の後にスイッチをＯＦＦにする。

【0034】

ＰＬＬ回路１４はＩＣで構成されている場合が一般的で、この場合ロックディテクト信号ＬｄのＨｉ／Ｌｏの切換はＩＣの仕様によって決まる。従って、ロックディテクト信号ＬｄがＬｏとなった直後にスイッチ２２をＯＦＦするよりも、ロックディテクト信号ＬｄがＬｏとなってから所定時間経過後にスイッチ２２をＯＦＦする方がロックアップを高速化できる場合がある。

【0035】

図５に、本実施形態における発振回路２００の構成例を示す。発振回路２００は、図１の発振回路１００に対し、遅延回路２６が追加されていることが異なる。以下、実施形態１と異なる部分を中心に説明する。実施形態１と同様の構成には同一の符号を付し、説明を省略する場合がある。

【0036】

遅延回路２６は、ＰＬＬ回路１４から受け取ったロックディテクト信号Ｌｄを所定の時間遅延させ、スイッチ２２に出力する。図６は、スイッチ２２の動作とローカル信号Ｌｓの周波数との関係を示す図であり、スイッチ２２がＯＦＦとなる時間の近傍を拡大した図である。基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲内となった時間ｔ１でスイッチをＯＦＦした場合のローカル信号Ｌｓの変化を点線で示し、時間ｔ１に対し所定時間遅延した時間ｔ１２でスイッチ２２をＯＦＦした場合のローカル信号Ｌｓの周波数の変化を実線で示す。

【0037】

時間ｔ１でスイッチをＯＦＦした場合と比較して、時間ｔ１２でスイッチをＯＦＦした場合の方が、ＰＬＬロックアップがより高速化されている。本実施形態では実施形態１と比較して、スイッチ２２をＯＦＦする時間を遅延させることにより、スイッチ２２をＯＦＦするタイミングを最適化させることができるため、ＰＬＬロックアップをより高速化させることができる。遅延回路２４の遅延量は、ロックディテクト信号ＬｄがＬｏとなるタイミングに応じて最適な量に設定することが望ましい。

【0038】

本実施形態の発振回路２００は、実施形態１で説明した発振回路１００に対し、ロックディテクト信号Ｌｄを遅延させる構成を加えることで、制御電圧信号Ｖｃをループフィルタ１６に印加することをやめるタイミングを自由に設定できるようにした。このため本実施形態の発振回路２００では、実施形態１で説明した効果に加え、ＰＬＬロックアップを更に高速化することができるという効果がある。

【0039】

＜実施形態３＞
実施形態１及ぶ実施形態２では、ＰＬＬ回路１４から出力されるロックディテクト信号Ｌｄに基づいてスイッチ２２をＯＦＦにしたが、本実施形態では制御電圧信号Ｖｃの変化量に基づいて、スイッチ２２のＯＮ／ＯＦＦを切り換える。

【0040】

図７に、本実施形態における発振回路３００の構成例を示す。発振回路３００は、図１の発振回路１００に対し制御電圧信号監視部２８が追加され、ＰＬＬ１４のロックディテクト信号Ｌｄの代わりに制御電圧信号監視部２８の出力信号に基づいてスイッチ２２をＯＮ／ＯＦＦすることが異なる。以下、実施形態１又は実施形態２と異なる部分を中心に説明する。実施形態１又は実施形態２と同様の構成には同一の符号を付し、説明を省略する場合がある。

【0041】

制御電圧信号監視部２８は所定時間毎に、バッファ２０から受け取る制御電圧信号Ｖｃの電圧値を監視して、制御電圧信号Ｖｃの変化量に応じて出力のＨｉ／Ｌｏを切り換える。具体的には、制御電圧信号監視部２８は、２０ｍｓｅｃごとに制御電圧信号Ｖｃの電圧値を検出して制御電圧信号Ｖｃの変化量を監視し、電圧値の変化量が３回続けて所定の値以下であった場合に出力をＬｏとし、それ以外の場合に出力をＨｉとする。

【0042】

制御電圧信号監視部２８が制御電圧信号Ｖｃの電圧値を監視する間隔は、２０ｍｓｅｃに限定されず適宜設定すればよい。また、制御電圧信号Ｖｃの電圧値の変化量の判定方法は上記に限定されず、連続する複数回の変化量の平均値で判定しても良いし、３回以下又は３回以上連続した電圧値の変化量で判定しても良い。

【0043】

ロックディテクト信号Ｌｄに基づいてスイッチ２２をＯＦＦするタイミングを設定する場合、ローカル信号Ｌｓの設定周波数によって最適な設定値が異なるため、ある程度余裕をもって設定する必要がある。制御電圧信号Ｖｃの電圧値の変化量に基づいてスイッチ２２をＯＦＦするタイミングを設定する本実施形態の方法では、ローカル信号Ｌｓの設定周波数に関係なくスイッチ２２をＯＦＦするタイミングを設定することができるので、より適した設定を行うことができる。

【0044】

図８は、スイッチ２２の動作とローカル信号Ｌｓの周波数との関係を示す図であり、スイッチ２２をＯＦＦにする時間の近傍を拡大した図である。制御電圧信号監視部２８の出力に基づいて、時間ｔ１３でスイッチ２２をＯＦＦした場合のローカル信号Ｌｓの周波数の変化を実線で示す。比較のため、実施形態１において時間ｔ１でスイッチをＯＦＦした場合と、実施形態２において時間ｔ１２でスイッチをＯＦＦした場合のローカル信号Ｌｓの周波数の変化をそれぞれ点線で示す。

【0045】

本実施形態の発振回路３００は、制御電圧信号Ｖｃの変化量に基づいて、制御電圧信号Ｖｃをループフィルタ１６に印加することをやめるタイミングを設定できるようにしたことにより、ローカル信号Ｌｓの設定周波数に関係なく制御電圧信号Ｖｃをループフィルタ１６に印加することをやめるタイミングを最適に設定できる。このため、本実施形態の発振回路３００では、実施形態１及び実施形態２で説明した効果に加え、更にロックアップをより高速化することができるという効果がある。

【0046】

実施形態１と実施形態２の説明では、ロックディテクト信号Ｌｄが、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲外である場合にＨｉとなり、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲内である場合にＬｏとなるとしたが、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲外である場合にＬｏとなり、基準比較信号ＲＣｓと負帰還比較信号ＮＣｓとの位相差が所定の範囲内である場合にＨｉとなる信号でも勿論良い。この場合、スイッチ２２の動作を上記説明の逆にすれば良い。実施形態３も同様に、制御電圧信号監視部２８の動作が上記説明の逆の場合、スイッチ２２の動作を上記説明の逆にすれば良い。

【0047】

（変形例）
ループフィルタ１６の構成は、各実施形態で説明した構成に限定されず、ＰＬＬ回路１４から出力されるＰＬＬ制御信号を積分して制御電圧信号Ｖｃを生成するフィルタであればよい。実施形態１の発振回路１００のループフィルタ１６を他の構成のループフィルタ５０に置き換えた発振回路４００の構成例を図9に示す。この場合も、スイッチ２２は制御電圧信号Ｖｃを第１の抵抗３０と第１のコンデンサ３２の接続部に印加する。発振回路２００と発振回路３００においてもループフィルタ１６をループフィルタ５０に置き換え可能である。更に、ループフィルタ１６はオペアンプを用いて構成しても良く、種々応用可能である。

【0048】

なお、本発明は上記説明した各実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更可能である。

【符号の説明】

【0049】

１２ 基準信号発振器
１４ ＰＬＬ回路
１６、５０ ループフィルタ
１８ 電圧制御発振器
２０ バッファ
２２ スイッチ
２４ 第２の抵抗
２６ 遅延回路
２８ 制御電圧信号監視部
３０ 第１の抵抗
３２ 第１のコンデンサ
３４ 第２のコンデンサ
４０ 第１の分周器
４２ 第２の分周器
４４ 位相比較器
４６ チャージポンプ
１００、２００、３００、４００ 発振回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】