特許 7472687 情報処理装置、情報処理プログラム、及び、情報処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-15

(45)【発行日】2024-04-23

(54)【発明の名称】情報処理装置、情報処理プログラム、及び、情報処理方法

(51)【国際特許分類】

   G06F 1/329 20190101AFI20240416BHJP

   G06F 1/3206 20190101ALI20240416BHJP

   G06F 1/3212 20190101ALI20240416BHJP

   G06F 1/3246 20190101ALI20240416BHJP

   G06F 1/30 20060101ALI20240416BHJP

   H02J 1/00 20060101ALI20240416BHJP

   H02J 7/00 20060101ALI20240416BHJP

【ＦＩ】

G06F1/329

G06F1/3206

G06F1/3212

G06F1/3246

G06F1/30

H02J1/00 304H

H02J1/00 307

H02J7/00 302D

【請求項の数】 8

(21)【出願番号】P 2020115399

(22)【出願日】2020-07-03

(65)【公開番号】P2022013086

(43)【公開日】2022-01-18

【審査請求日】2023-04-07

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110003649

【氏名又は名称】弁理士法人真田特許事務所

(74)【代理人】

【識別番号】100092978

【弁理士】

【氏名又は名称】真田 有

(74)【代理人】

【識別番号】100189201

【弁理士】

【氏名又は名称】横田 功

(72)【発明者】

【氏名】斉 福利

(72)【発明者】

【氏名】前田 直昭

(72)【発明者】

【氏名】印藤 隆夫

【審査官】白石 圭吾

(56)【参考文献】

【文献】特開２００７－１２８４４７（ＪＰ，Ａ）

【文献】特開２０１３－２１８３７１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １／２６－１／３２９６

Ｇ０６Ｆ ９／４５５－９／５４

Ｇ０６Ｆ １２／１６

Ｈ０２Ｊ １／００－１／１６

Ｈ０２Ｊ ７／００－７／１２；７／３４－７／３６

Ｈ０２Ｊ ９／００－１１／００

(57)【特許請求の範囲】

【請求項1】

複数のプロセッサと、
電力供給源の停電に応じて、前記電力供給源からの電力を蓄積するバッテリから出力される電力を前記複数のプロセッサのそれぞれに供給する電源部と、を備え、
前記複数のプロセッサのうちの第１プロセッサは、
前記停電の検出に応じて、前記複数のプロセッサのうちの１以上の第２プロセッサの各々を、プロセスを実行可能な第１電力モード及び前記第１電力モードよりも消費電力が小さい第２電力モードのうちの前記第２電力モードに移行させる第１制御と、
前記１以上の第２プロセッサの各々が前記第２電力モードに移行した場合、前記１以上の第２プロセッサの各々を所定順に、前記第１電力モードに移行させ、前記第１電力モードに移行させた第２プロセッサが実行する前記プロセスにより利用される資源を解放させ、前記第２電力モードに移行させる第２制御と、
を実行する制御部、
を備える、情報処理装置。

【請求項2】

前記制御部は、
前記第２制御後に、前記１以上の第２プロセッサの各々で実行されるプロセスの終了指示を前記１以上の第２プロセッサの各々に送信し、前記１以上の第２プロセッサの各々を所定順に、前記第１電力モードに移行させ、前記第１電力モードに移行させた第２プロセッサが実行する前記プロセスを前記終了指示に応じて終了させる第３制御を実行する、
請求項１に記載の情報処理装置。

【請求項3】

揮発性記憶領域と、
不揮発性記憶領域と、を備え、
前記制御部は、
前記第３制御後に、前記揮発性記憶領域に記憶されたデータを前記不揮発性記憶領域に書き込み、前記情報処理装置を停止する第４制御を実行する、
請求項２に記載の情報処理装置。

【請求項4】

前記制御部は、前記終了指示の対象プロセスから、前記第４制御を実行するプロセスを除外する、
請求項３に記載の情報処理装置。

【請求項5】

前記第１プロセッサは、前記複数のプロセッサのうちの、前記電源部で検知される前記停電の発生を通知する割り込み通知を受信するプロセッサであり、
前記制御部は、前記第１制御において、前記１以上の第２プロセッサの各々に対して、前記第２電力モードへの移行を指示する割り込み通知を送信する、
請求項１～請求項４のいずれか１項に記載の情報処理装置。

【請求項6】

前記１以上の第２プロセッサの各々は、
前記第１制御において、前記割り込み通知の受信に応じて起動したハンドラにより前記第２電力モードに移行し、
前記第２制御において、前記第１電力モードへの移行の指示を受信すると、前記ハンドラを終了し、前記資源を解放し、前記第２プロセッサで実行される前記プロセスよりも実行優先度が高く設定された、前記プロセスを終了させるためのスレッドを起動して、前記第２電力モードに移行する、
請求項５に記載の情報処理装置。

【請求項7】

複数のプロセッサと、電力供給源の停電に応じて、前記電力供給源からの電力を蓄積す
るバッテリから出力される電力を前記複数のプロセッサのそれぞれに供給する電源部と、を備えるコンピュータに、
前記停電の検出に応じて、前記複数のプロセッサのうちの１以上のプロセッサの各々を、プロセスを実行可能な第１電力モード及び前記第１電力モードよりも消費電力が小さい第２電力モードのうちの前記第２電力モードに移行させる第１制御と、
前記１以上のプロセッサの各々が前記第２電力モードに移行した場合、前記１以上のプロセッサの各々を所定順に、前記第１電力モードに移行させ、前記第１電力モードに移行させたプロセッサが実行する前記プロセスにより利用される資源を解放させ、前記第２電力モードに移行させる第２制御と、
を含む処理を実行させる、情報処理プログラム。

【請求項8】

複数のプロセッサと、電力供給源の停電に応じて、前記電力供給源からの電力を蓄積するバッテリから出力される電力を前記複数のプロセッサのそれぞれに供給する電源部と、を備えるコンピュータが、
前記停電の検出に応じて、前記複数のプロセッサのうちの１以上のプロセッサの各々を、プロセスを実行可能な第１電力モード及び前記第１電力モードよりも消費電力が小さい第２電力モードのうちの前記第２電力モードに移行させる第１制御と、
前記１以上のプロセッサの各々が前記第２電力モードに移行した場合、前記１以上のプロセッサの各々を所定順に、前記第１電力モードに移行させ、前記第１電力モードに移行させたプロセッサが実行する前記プロセスにより利用される資源を解放させ、前記第２電力モードに移行させる第２制御と、
を含む処理を実行する、情報処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理装置、情報処理プログラム、及び、情報処理方法に関する。

【背景技術】

【0002】

サーバ及びストレージ装置等の情報処理装置では、停電等の突然の電源断によるデータ喪失を回避するために、無停電電源装置（ＵＰＳ；Uninterruptible Power Supply）又は内蔵バッテリ等の電源装置（以下、「バッテリ」と表記する）を備える場合がある。

【0003】

情報処理装置では、プロセッサの動作中に電源断が発生した場合、このようなバッテリにより電力が供給される間に、メモリ上のデータをディスク等の記憶装置に書き戻すことで、データを保護することができる。

【0004】

近年、プロセッサのコア数の増加及びプロセッサ数の増加に伴い、情報処理装置がプロセッサ性能を最大限に利用して動作する（フル稼働する）際の消費電力が増大しつつある。このため、バッテリが供給可能な電力量では、プロセッサがメモリ上のデータを記憶装置に書き戻すための動作時間を確保できない場合があり、これによりデータ喪失が発生する可能性がある。

【0005】

バッテリを大容量化する（変更する）等のハードウェアレベルでの対応が困難な場合、又は、コスト削減のために、ソフトウェアによる制御により、プロセッサがメモリ上のデータを記憶装置に書き戻すための動作時間を確保することが考えられる。

【0006】

例えば、電源断を検知した際に、実行する全てのプロセスを１つのプロセッサに移動させ、他のプロセッサをアイドル状態にする第１の手法、又は、データ保存を行なうための１つのプロセッサを除いた他のプロセッサを緊急停止する第２の手法が考えられる。アイドル状態は、プロセッサが処理を行なっていない状態である。

【先行技術文献】

【特許文献】

【0007】

【文献】特開平１１－１９４８４６号公報

【文献】特開平０８－０８７３６５号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

第１の手法では、安全のために全プロセスを１つのプロセッサに移動させるための時間がかかり、電源断が検知されてからサーバの消費電力が低下し始めるまでの期間が長期化することがある。バッテリの供給電力は、電力源（例えば、分電盤等のＡＣ電源の供給源）から供給される電力と比較して小さい場合が多い。

【0009】

このため、サーバの消費電力の低下が、バッテリ駆動に切り替わることによる供給電力量の低下に間に合わない、換言すれば、バッテリ容量が不足し、サーバが停止することでデータ喪失が発生する可能性がある。

【0010】

第２の手法では、他のプロセッサを緊急停止することより、当該他のプロセッサ上で動作していたプロセス等のためのロック等の種々の資源解放ができない場合がある。なお、資源としては、例えば、メモリ或いはキャッシュ等の共有資源、或いは、当該共有資源を利用することを示す情報（例えばフラグ）等が挙げられる。このため、残りの１つのプロセッサは、当該資源の解放待ち等によって、システムを正常に終了させることができず、メモリのデータの書き戻しに失敗する可能性がある。

【0011】

１つの側面では、本発明は、情報処理装置の消費電力を短時間で低下させることを目的の１つとする。

【課題を解決するための手段】

【0012】

１つの側面では、情報処理装置は、複数のプロセッサと、電力供給源の停電に応じて、前記電力供給源からの電力を蓄積するバッテリから出力される電力を前記複数のプロセッサのそれぞれに供給する電源部と、を備えてよい。前記複数のプロセッサのうちの第１プロセッサは、第１制御と、第２制御とを実行する制御部を備えてよい。前記第１制御は、前記停電の検出に応じて、前記複数のプロセッサのうちの１以上の第２プロセッサの各々を、プロセスを実行可能な第１電力モード及び前記第１電力モードよりも消費電力が小さい第２電力モードのうちの前記第２電力モードに移行させてよい。前記第２制御は、前記１以上の第２プロセッサの各々が前記第２電力モードに移行した場合、前記１以上の第２プロセッサの各々を所定順に、前記第１電力モードに移行させ、前記第１電力モードに移行させた第２プロセッサが実行する前記プロセスにより利用される資源を解放させ、前記第２電力モードに移行させてよい。

【発明の効果】

【0013】

１つの側面では、情報処理装置の消費電力を短時間で低下させることができる。

【図面の簡単な説明】

【0014】

【図1】一実施形態に係るサーバのハードウェア構成例を示すブロック図である。

【図2】電源断が発生した場合のシステムの消費電力の一例を示す図である。

【図3】電源断が発生した場合のシステムの消費電力の一例を示す図である。

【図4】一実施形態に係るサーバのシステムの消費電力の一例を示す図である。

【図5】一実施形態に係るサーバの機能構成例を示すブロック図である。

【図6】一実施形態に係るサーバの消費電力低下制御の動作例を説明するための図である。

【図7】一実施形態に係るサーバの生成部の動作例を説明するためのフローチャートである。

【図8】一実施形態に係るサーバの消費電力低下制御の動作例を説明するためのフローチャートである。

【図9】コンピュータのハードウェア構成例を示すブロック図である。

【発明を実施するための形態】

【0015】

以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形や技術の適用を排除する意図はない。例えば、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。なお、以下の説明で用いる図面において、同一符号を付した部分は、特に断らない限り、同一若しくは同様の部分を表す。

【0016】

〔１〕一実施形態
〔１－１〕一実施形態の構成例
図１は、一実施形態に係るサーバ１のハードウェア（ＨＷ；Hardware）構成例を示すブロック図である。サーバ１は、複数のプロセッサ２ａを備える情報処理装置又はコンピュータの一例である。

【0017】

図１に示すように、サーバ１は、電源断が発生する場合の消費電力の低下制御に関連するＨＷ構成に着目すると、例示的に、プロセッサ群２、メモリ３、記憶装置４、電力供給部５及び内蔵バッテリ６を備えてよい。また、電力供給部５には、無停電電源装置（以下、「ＵＰＳ」と表記する場合がある）７及び電力源８が接続されてよい。

【0018】

プロセッサ群２は、複数（図１では４つ）のプロセッサ２ａ（それぞれ「プロセッサ
＃０」～「プロセッサ＃３」と表記）を備えてよい。プロセッサ２ａは、サーバ１に供給される電力を利用して動作し、種々の制御や演算を行なう集積回路（ＩＣ；Integrated Circuit）であり、演算処理装置の一例である。プロセッサ２ａは、複数のコアを備えるマルチコアプロセッサであってもよい。

【0019】

プロセッサ２ａとしては、例えば、ＣＰＵ、ＭＰＵ、ＧＰＵ、ＤＳＰ、ＡＳＩＣ、及び、ＰＬＤ（例えばＦＰＧＡ）等の集積回路のいずれか１つ、又は、これらの２以上の組み合わせであってよい。なお、ＣＰＵはCentral Processing Unitの略称であり、ＭＰＵはMicro Processing Unitの略称である。ＧＰＵはGraphics Processing Unitの略称であり、ＤＳＰはDigital Signal Processorの略称である。ＡＳＩＣはApplication Specific Integrated Circuitの略称であり、ＰＬＤはProgrammable Logic Deviceの略称であり、ＦＰＧＡはField Programmable Gate Arrayの略称である。

【0020】

メモリ３は、揮発性記憶領域の一例であり、プロセッサ２ａが実行するプログラム及びデータを記憶する記憶領域を備えてよい。メモリ３としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリが挙げられる。

【0021】

記憶装置４は、不揮発性記憶領域の一例であり、種々のプログラム及びデータ等の情報を格納する装置である。記憶装置４としては、ＨＤＤ（Hard Disk Drive）等の磁気ディスク装置、ＳＳＤ（Solid State Drive）等の半導体ドライブ装置、不揮発性メモリ等の各種記憶装置が挙げられる。不揮発性メモリとしては、例えば、フラッシュメモリ、ＳＣＭ（Storage Class Memory）、ＲＯＭ（Read Only Memory）等が挙げられる。

【0022】

プロセッサ群２（複数のプロセッサ２ａ）、メモリ３及び記憶装置４を含む、サーバ１内の複数のコンポーネント（複数のモジュール）のそれぞれは、バスを介して相互に通信可能に接続されてよい。

【0023】

電力供給部５は、ＰＳＵ（Power Supply Unit）等の電力供給装置であってよい。例えば、電力供給部５は、内蔵バッテリ６、ＵＰＳ７及び電力源８の少なくともいずれか１つから供給される電力を、ＡＣ／ＤＣ変換及び各コンポーネントに適した電圧に変換して、電力供給路（図１の一点鎖線参照）を介して各コンポーネントに供給してよい。例えば、電力供給部５は、電圧変換後の電力を各コンポーネントの実装基板（例えばシステムボード）を介して各コンポーネントに供給してもよい。

【0024】

内蔵バッテリ６は、電力を蓄積する蓄電装置であり、電源装置（バッテリ）の一例である。例えば、内蔵バッテリ６は、電力供給部５から供給される電力を蓄積し、電力供給部５からの電力の供給が停止（例えば電力源８から電力供給部５への電力の供給が停止）した場合に、蓄積する電力を電力供給部５に供給する。

【0025】

ＵＰＳ７は、電力を蓄積する蓄電装置であり、電源装置（バッテリ）の一例である。例えば、ＵＰＳ７は、電力源８から供給される電力を蓄積するとともに、電力供給部５に電力を供給する。電力源８からの電力の供給が停止した場合、ＵＰＳ７は、蓄積する電力を電力供給部５に供給する。

【0026】

電力源８は、電力供給源の一例であり、例えば、分電盤等のＡＣ電源の供給源である。図１の例では、電力源８は、電力供給路を介して電力を電力供給部５及びＵＰＳ７に供給する。

【0027】

サーバ１は、内蔵バッテリ６及びＵＰＳ７等の電源装置（バッテリ）により、停電等の突然の電源断（電力源８からの電力供給の停止）が発生しても、電力供給部５を介してバッテリから供給される電力により一定時間動作することができる。

【0028】

換言すれば、電力供給部５は、電力源８の停電に応じて、電力源８からの電力を蓄積するバッテリから出力される電力を複数のプロセッサ２ａのそれぞれに供給する電源部の一例である。

【0029】

なお、図１の例では、電力供給部５に内蔵バッテリ６及びＵＰＳ７の双方が接続されるものとしたが、電力供給部５には、内蔵バッテリ６及びＵＰＳ７のいずれか一方が接続され、他方が省略されてもよい。また、電力供給部５と電力源８との間の接続は省略されてもよい。

【0030】

図２及び図３は、電源断が発生した場合のシステムの消費電力の一例を示す図である。図２及び図３を参照し、電力源８から供給される電力で動作するサーバ１のシステムにおいて、時刻ｔ１で電源断によりバッテリ駆動が開始される場合の一例を説明する。

【0031】

図２に例示するように、プロセッサ２ａは、時刻ｔ１以降もバッテリの供給電力（電力量）ｐ２を超えた消費電力ｐ１で動作を継続すると、システムを停止するための停止処理の継続が困難となる。停止処理には、メモリ３に記憶されたデータ（ユーザデータ及びシステムデータ）を記憶装置４に書き戻す（保存する）書戻処理を含んでよい。

【0032】

図３に例示するように、プロセッサ２ａが時刻ｔ１以降にバッテリの供給電力ｐ２以下である消費電力ｐ３で動作を行なう場合、プロセッサ２ａは、バッテリの供給電力を用いて停止処理を適切に実施することができる。

【0033】

なお、上述した第１の手法のように、１つのプロセッサ２ａに全プロセスを移動させてから停止処理を実行させる場合、図２に例示するように、全プロセスの移動処理が時刻ｔ１以降も継続することになる。このため、バッテリ容量が不足し、停止処理が未完了の状態でサーバ１が停止することでデータ喪失が発生する可能性がある。

【0034】

また、上述した第２の手法のように、他のプロセッサ２ａを緊急停止する場合、システムの消費電力は、図３に例示するようにバッテリの供給電力ｐ２以下であるｐ３に低下し得る。しかし、当該他のプロセッサ２ａにおける資源解放ができない場合、残りの１つのプロセッサ２ａは、当該資源の解放待ち等によって停止処理を完了できず、消費電力ｐ３により動作を継続することになる。この場合においても、プロセッサ２ａの動作継続によって、バッテリ容量が不足し、停止処理が未完了の状態でサーバ１が停止することでデータ喪失が発生する可能性がある。

【0035】

そこで、一実施形態では、ソフトウェアによる制御によって、消費電力を短時間で低下させる手法を説明する。これにより、例えば、バッテリの供給電力内で停止処理を適切に実施することができ、データ保護を実現することができる。

【0036】

〔１－２〕一実施形態に係るサーバによる処理の一例
まず、一実施形態に係るサーバ１による処理の一例を簡単に説明する。

【0037】

サーバ１は、例えば、以下の処理（ｉ）及び（ii）を実行してよい。なお、以下の説明において、複数のプロセッサ２ａのうちの、電源断（停電）を検出したプロセッサ２ａを親プロセッサ２ａと表記し、１以上の他のプロセッサ２ａの各々を子プロセッサ２ａと表記する。親プロセッサ２ａは第１プロセッサの一例であり、子プロセッサ２ａは第２プロセッサの一例である。

【0038】

（ｉ）親プロセッサ２ａは、電源断の検出に応じて、１以上の子プロセッサ２ａの各々を、プロセスを実行可能な第１電力モード及び第１電力モードよりも消費電力が小さい第２電力モードのうちの第２電力モードに移行させる第１制御を実行する。

【0039】

第１電力モードは、例えば、電源断前のシステムでプロセッサ２ａが動作する電力モードであり、第２電力モードは、例えば、低消費電力モード、一例として最低消費電力モードである。

【0040】

例えば、親プロセッサ２ａは、１以上の子プロセッサ２ａに、消費電力を低下させることを通知してよい。通知を受信した子プロセッサ２ａの各々は、電力に関する動作モードを第２電力モードに移行する。

【0041】

（ii）親プロセッサ２ａは、１以上の子プロセッサ２ａの各々が第２電力モードに移行した場合、各子プロセッサ２ａを所定順に、第１電力モードに移行させ、自身の子プロセッサ２ａが実行するプロセスにより利用される資源を解放させ、第２電力モードに移行させる第２制御を実行する。

【0042】

例えば、親プロセッサ２ａは、１以上の子プロセッサ２ａを１つずつ元の動作モード（状態）に戻し、当該プロセスが利用中のロック等のＯＳ（Operating System）の資源を解放してよい。資源としては、例えば、メモリ３の共有資源、或いは、当該共有資源を利用することを示す情報（例えばフラグ）等が挙げられる。子プロセッサ２ａは、ＯＳの資源を解放後、動作モードを再度低消費電力モードに移行してよい。

【0043】

図４は、例示した上記処理によるサーバ１のシステムの消費電力の一例を示す図である。図４の例では、電力源８から供給される電力により消費電力ｐ１で動作するシステムにおいて、電源断によりバッテリ駆動が開始される場合の一例を示す。なお、図４の例では、プロセッサ＃０が親プロセッサ２ａであり、プロセッサ＃１～＃３が子プロセッサ２ａであるものとする。

【0044】

図４に例示するように、符号Ａで示すタイミングで上記処理（ｉ）が実行され、親プロセッサ＃０からの通知により、符号Ｂで示す期間に子プロセッサ＃１～＃３が低消費電力モードに移行する。子プロセッサ＃１～＃３が低消費電力モードに移行すると、親プロセッサ＃０は上記処理（ii）を開始する。

【0045】

子プロセッサ＃１～＃３は、それぞれ、符号Ｃ～Ｅで示すタイミングにおいて、上記処理（ii）の実行によって、ＯＳの資源を解放し、再度低消費電力モードに移行する。

【0046】

以上のように、一実施形態に係るサーバ１によれば、上記処理（ｉ）により、１以上の子プロセッサ２ａを第２電力モードに移行させるため、上述した第１の手法とは異なり、バッテリ駆動に切り替わる前にシステムの消費電力を供給電力ｐ２以下に低減できる。

【0047】

また、上記処理（ii）により、１以上の子プロセッサ２ａの各々を所定順に（例えば１つずつ交替で）、第１電力モードに移行させ、子プロセッサ２ａ上のプロセスが実行する資源を解放させて、第２電力モードに移行させる。このため、上述した第２の手法のように、資源の解放ができずに停止処理が完了しない状況に陥ることを回避できる。

【0048】

従って、一実施形態に係る手法によれば、消費電力を短時間で低下させることができる。これにより、例えば、バッテリの供給電力内で停止処理を適切に実施することができ、データ保護を実現することができる。

【0049】

なお、停止処理を実行する場合、サーバ１は、以下の（iii）及び（iv）の処理を行なってもよい。

【0050】

（iii）親プロセッサ２ａは、上記処理（ii）の後に、１以上の子プロセッサ２ａの各々で実行されるプロセスの終了指示を送信し、各子プロセッサ２ａを所定順に、第１電力モードに移行させ、終了指示に応じて自身の子プロセッサ２ａが実行するプロセスを終了させる第３制御を実行する。

【0051】

これにより、親プロセッサ２ａは、停止処理において、各子プロセッサ２ａで実行されるプロセスを確実に終了させることができる。

【0052】

（iv）親プロセッサ２ａは、上記処理（iii）の後に、メモリ３に記憶されたデータを記憶装置４に書き込み、サーバ１のシステムを停止する第４制御を実行する。

【0053】

例えば、親プロセッサ＃０は、図４の符号Ｆで示すタイミングで上記処理（iv）を実行してよい。

【0054】

このように、図４にそれぞれ２点鎖線、点線、破線、一点鎖線で示すプロセッサ＃０～＃３は、低消費電力モードから、符号Ｃ～Ｆにおいて、１つずつ、元の動作モード、例えばプログラム（プロセス、スレッド）を実行可能な動作モードに遷移する。

【0055】

これにより、図４に例示するように、実線で示すシステム全体の消費電力を、バッテリの最大供給電力ｐ２よりも小さい、プロセッサ２ａの１つ分の消費電力ｐ３程度にまで低下させ、消費電力ｐ３により停止処理を実行させることができる。

【0056】

〔１－３〕機能構成例
次に、上述した処理を行なうサーバ１の機能構成例を説明する。図５は、一実施形態に係るサーバ１の機能構成例を示すブロック図であり、図６は、消費電力の低下制御の動作例を説明するための図である。なお、図６において、網掛けの区間はプロセッサ２ａの動作モードが低消費電力モードである期間を示し、斜線の区間は後述するプロセス終了部２３による動作期間であることを示す。

【0057】

図５に示すように、サーバ１は、電源断が発生する場合の消費電力の低下制御に関連する機能に着目すると、例示的に、処理部２０及びメモリ部３０を備えてよい。

【0058】

処理部２０は、制御部の一例であり、複数のプロセッサ２ａがプログラムをメモリ３に展開して実行することにより実現されてよい。例えば、処理部２０は、複数のプロセッサ２ａが実行するＯＳ（Operating System）の少なくとも一部の機能であってよい。このため、処理部２０の機能の少なくとも一部は、１以上のプロセッサ２ａにより実行されるプロセス、又は、複数のプロセッサ２ａの各々で実行されるスレッドにより実現されてよい。

【0059】

メモリ部３０は、メモリ３及び記憶装置４の少なくとも一方が有する記憶領域であってよい。一実施形態では、メモリ部３０は、メモリ３が有する記憶領域であるものとする。

【0060】

一実施形態において、メモリ部３０は、ホワイトリスト３１を記憶してよい。また、メモリ部３０は、プロセス実行キュー３２として利用される記憶領域を備えてよい。プロセス実行キュー３２は、例えば、ＯＳが実行するプロセスが登録されるキューであり、カーネルのスケジューラにより管理される、次に実行するプロセスの候補のリストである。プロセス実行キュー３２は「ランキュー」と称されてもよい。

【0061】

ホワイトリスト３１は、上記処理（iii）において、親プロセッサ２ａがメモリ３に記憶されたデータを記憶装置４に書き戻す書戻処理に利用されるプロセスに関する情報である。

【0062】

上記処理（ii）において、親プロセッサ２ａは、各子プロセッサ２ａにより実行されるプロセスを終了させる。このとき、書戻処理に利用されるプロセスが終了（停止）されてしまうと、書戻処理の実行が阻害される可能性がある。

【0063】

そこで、一実施形態では、書戻処理に利用されるプロセスについて、予めホワイトリスト３１に登録しておくことで、上記処理（ii）によるプロセスの終了処理の実行対象外とする。ホワイトリスト３１に登録されるプロセスとしては、例えば、上述した書戻処理に利用されるプロセスに加えて、サーバ１のシステム全体を管理するデーモン、及び、書戻処理に利用されるプロセスを監視するデーモン、等が挙げられる。

【0064】

図５に示すように、処理部２０は、例示的に、生成部２１、割込通信部２２、プロセス終了部２３、終了制御部２４、及び、書戻処理部２５を備えてよい。

【0065】

生成部２１は、ホワイトリスト３１、及び、プロセス終了部２３を生成する。例えば、生成部２１は、サーバ１の消費電力低下制御の準備フェーズを実行する機能部であり、一例として、サーバ１の起動処理時又は起動処理後の初期設定処理として動作してよい。

【0066】

ホワイトリスト３１は、例えば、システム管理者により予め作成されてもよく、この場合、生成部２１は、記憶装置４からメモリ３（メモリ部３０）にホワイトリスト３１を読み出してもよい。

【0067】

プロセス終了部２３は、上記処理（ii）で子プロセッサ２ａにおいてプロセスを終了（停止）する処理を実行する機能部であり、例えば、複数のスレッド、一例として、プロセッサ２ａごとのカーネルスレッドであってよい。

【0068】

生成部２１は、生成したプロセス終了部２３を、ＯＳにおける他のプロセスの実行優先度よりも高い実行優先度に設定するとともに、プロセス実行キュー３２から除外して、スリープ状態に設定する。

【0069】

例えば、生成部２１は、生成したプロセス終了部２３の実行優先度を他のプロセスの実行優先度よりも高い値（例えば最高値）に設定してよい。プロセス終了部２３の実行優先度は、例えば、ＯＳにおけるプロセスの優先度、一例としてｎｉｃｅ値、として設定されてよい。ｎｉｃｅ値は、値が小さいほど優先度が高く、値が大きいほど優先度が低い。このため、生成部２１は、プロセス終了部２３のｎｉｃｅ値を他のプロセスのｎｉｃｅ値よりも小さい値（例えば最低値）に設定してよい。

【0070】

このように、子プロセッサ２ａごとに生成されるプロセス終了部２３（カーネルスレッド）は、自身の子プロセッサ２ａで実行されるプロセスよりも実行優先度が高く設定された、当該プロセスを終了させるためのスレッドであるといえる。

【0071】

割込通信部２２は、電源断の検出、及び、プロセッサ２ａ間の通信に関する割込通信処理を行なう。

【0072】

ここで、一実施形態に係るプロセッサ２ａによる電源断の検出手法として、例えば、ＮＭＩ（Non-Maskable Interrupt）等の割り込み通知が用いられてよい。ＮＭＩは、マスク不可能な割り込みの一例であり、ＯＳ（Operating System）の都合によらずプロセッサ２ａに通知できる（例えばＯＳにおいて割り込み処理を禁止できない）割り込みである。

【0073】

以下の説明では、割込通信部２２は、ＮＭＩの受信に応じて起動し、受信したＮＭＩを処理するＮＭＩハンドラの機能の少なくとも一部を含むものとする。

【0074】

例えば、サーバ１において、電力供給部５が電力源８からの電源断を検出した場合、例えば、電力供給部５からサーバ１のコントローラ等のＨＷに電源断の通知が送信される。通知を受信した当該ＨＷ、或いは、ＦＷ（Firmware）の管理デーモンは、ＯＳに対して割り込み通知（ＮＭＩ）を送信する。

【0075】

割込通信部２２は、ＯＳに対して送信されたＮＭＩを受信することで、サーバ１における電源断を検出してよい（図６の符号（ａ）参照）。以下、ＮＭＩを受信し、ＨＭＩハンドラを起動したプロセッサ２ａを親プロセッサ２ａとし、親プロセッサ２ａ以外の他のプロセッサ２ａを１以上の子プロセッサ２ａとする。

【0076】

また、割込通信部２２は、親プロセッサ２ａから１以上の子プロセッサ２ａに対して、低消費電力モードへの遷移を指示する割り込み通知（ＮＭＩ）を送信、例えばブロードキャストしてよい（図６の符号（ｂ）参照）。低消費電力モードは、第２電力モードの一例である。

【0077】

さらに、割込通信部２２は、親プロセッサ２ａからＮＭＩを受信した子プロセッサ２ａの各々の動作モードを、受信したＮＭＩに応じて、低消費電力モードに遷移させてよい（図６の符号（ｃ）参照）。

【0078】

低消費電力モードとしては、例えば、C-Stateとして定義されるいずれかのステートであってよく、一例として、Ｃ６ステートが挙げられる。Ｃ６ステートは、プロセッサ２ａの全てのコアが停止する状態であり、レジスタ等のプロセッサ２ａの内部状態が外部、例えばメモリ３の記憶領域に保存される状態を示す。

【0079】

ここで、親プロセッサ２ａが１以上の子プロセッサ２ａを低消費電力モードに遷移させる理由としては、以下の理由が挙げられる。

【0080】

例えば、割込通信部２２は、親プロセッサ２ａから１以上の子プロセッサ２ａに対して、プロセスを終了（停止）させる指示を割り込み通知（ＮＭＩ）することも考えられる。この場合、プロセスの終了処理は、ＮＭＩの受信に応じて各子プロセッサ２ａで起動するＮＭＩハンドラが実行することになる。

【0081】

しかし、子プロセッサ２ａが実行するＮＭＩハンドラの動作によりＯＳがプロセスの終了処理を実行すると、デッドロック等が発生する可能性がある。これは、ＮＭＩの受信タイミングが、ＯＳにより資源がロック保持中である場合等の、ＯＳが意図しないタイミングとなる場合があるためである。この場合、ＯＳは、プロセスの終了処理のために、当該ロックを保持しようとする等の動作を行なう場合があり、プロセスの終了処理を正常に行なえない可能性がある。

【0082】

そこで、一実施形態では、割込通信部２２としてのＮＭＩハンドラとは別に、プロセスの終了処理を行なうプロセス終了部２３、例えばカーネルスレッドを、プロセッサ２ａごとに用意することで、ＯＳが意図したタイミングで終了処理を開始できるようにする。

【0083】

このため、割込通信部２２は、プロセス終了部２３により各子プロセッサ２ａにおける終了処理を実行させるために、１以上の子プロセッサ２ａの全てを一時的に低消費電力モードに移行させておくのである。

【0084】

割込通信部２２は、例えば、全ての子プロセッサ２ａが低消費電力モードに移行した場合、親プロセッサ２ａから子プロセッサ２ａのそれぞれに対して、復帰通知を順に送信する。復帰通知により、各子プロセッサ２ａは、低消費電力モードから元の動作モード、例えばＣ０ステートに順次移行する（図６の符号（ｄ）参照）。復帰通知により移行するものとの動作モードは、第１電力モードの一例である。

【0085】

なお、子プロセッサ２ａの復帰順は、プロセッサ２ａの識別情報（例えば番号）の昇順又は降順であってもよいし、終了処理におけるプロセスの終了順序に従った順序であってもよい。子プロセッサ２ａの復帰順は、例えば、カーネルのスケジューラにより決定されてもよい。

【0086】

割込通信部２２は、各子プロセッサ２ａで動作するＮＭＩハンドラにより、各子プロセッサ２ａに対応する、プロセス終了部２３としてのカーネルスレッドをスリープ状態から起床させて、実行可能な状態に遷移させる。例えば、割込通信部２２は、カーネルスレッドをプロセス実行キュー３２に追加してよい。そして、割込通信部２２は、プロセス終了部２３が実行可能になった子プロセッサ２ａにおいてＮＭＩハンドラを終了させる（図６の符号（ｅ）参照）。

【0087】

各子プロセッサ２ａは、ＮＭＩハンドラによる割込処理から元のプロセスの実行に復帰すると、ロック等の資源を解放する。

【0088】

プロセス終了部２３は、各子プロセッサ２ａにおいて、ＮＭＩハンドラから制御を受け取ると（図６の符号（ｅ）参照）、子プロセッサ２ａを低消費電力モードに移行させる（図６の符号（ｆ）参照）。

【0089】

上述のように、プロセス終了部２３は、プロセスの実行優先度が高レベル（例えば最高レベル）に設定されている。これにより、各子プロセッサ２ａは、ＮＭＩハンドラ終了後、プロセス終了部２３を確実に実行する（プロセス終了部２３に制御を渡す）ことができる。

【0090】

終了制御部２４は、例えば、全ての子プロセッサ２ａが低消費電力モードに移行した場合、親プロセッサ２ａから子プロセッサ２ａのそれぞれに対して、プロセス終了指示（終了指示）を順に送信する（図６の符号（ｇ）参照）。プロセス終了指示としては、例えば、SIGKILLコマンド（シグナル）が挙げられる。

【0091】

例えば、終了制御部２４は、ホワイトリスト３１を参照し、ホワイトリスト３１に登録されていないプロセスの各々に対してプロセス終了指示を送信してよい。換言すれば、終了制御部２４は、ホワイトリスト３１を参照することで、プロセス終了指示の対象プロセスから、停止処理（例えば上記処理（iv））を実行するプロセスを除外する。これにより、停止処理を実行するプロセスを残すとともに、それ以外のプロセスを確実に終了させることができる。

【0092】

また、終了制御部２４は、プロセス終了指示の送信後、親プロセッサ２ａから子プロセッサ２ａのそれぞれのプロセス終了部２３に対して、低消費電力モードから元の動作モードへの復帰通知を順に送信する（図６の符号（ｈ）参照）。なお、各子プロセッサ２ａではＮＭＩハンドラを終了させているため、終了制御部２４が送信する復帰通知は、ＮＭＩ以外の手法であってよい。

【0093】

プロセス終了部２３は、終了制御部２４からの復帰通知の受信に応じて低消費電力モードから元の動作モードに復帰すると、自身をプロセス実行キュー３２から除外（削除）し、制御をスケジューラに渡す（図６の符号（ｉ）参照）。

【0094】

子プロセッサ２ａでは、プロセス実行キュー３２に登録されているプロセス終了部２３以外のプロセスが順次実行（ディスパッチ；Dispatch）される。

【0095】

ここで、上述のように、終了制御部２４によりプロセス終了指示が発行されている。従って、子プロセッサ２ａでは、ディスパッチされるプロセスが、プロセス終了指示を受信することで自身のプロセスを終了させる。

【0096】

このように、各子プロセッサ２ａで実行されるプロセス終了部２３と、親プロセッサ２ａで実行される終了制御部２４とが協働して、各子プロセッサ２ａで実行されるプロセスを安全に終了（停止）させることができる。

【0097】

また、プロセス実行キュー３２に登録されているプロセスが、カーネルのスケジューラにより従い実行される際に、事前に親プロセッサ２ａから送信されたプロセス終了指示の受信に応じて、自身の終了処理を行なう。これにより、子プロセッサ２ａは、低消費電力モードから復帰した順に、自身のプロセッサ２ａ上で実行されるプロセスを終了させることができる。

【0098】

なお、自身のプロセッサ２ａ上で実行される全てのプロセスを終了させた子プロセッサ２ａは、自身をＣ６ステートに遷移させてもよい。

【0099】

書戻処理部２５は、ホワイトリスト３１に登録されていない全てのプロセスが終了した場合、メモリ３が記憶するデータを記憶装置４に書き戻す書戻処理を実行し、サーバ１のシステムを停止、例えばシャットダウンさせる。

【0100】

〔１－４〕動作例
次に、図７及び図８を参照して、上述の如く構成された一実施形態に係るサーバ１の動作例を説明する。図７は、サーバ１の生成部２１による処理の動作例を説明するフローチャートであり、図８は、サーバ１による消費電力低下制御の動作例を説明するフローチャートである。

【0101】

〔１－４－１〕生成部による処理
図７に例示するように、生成部２１は、終了制御部２４から送信されるプロセス終了指示、例えばSIGKILLコマンドの対象外となるプロセスを登録したホワイトリスト３１を作成し（ステップＳ１）、メモリ部３０に格納する。

【0102】

また、生成部２１は、各プロセッサ２ａにプロセス終了部２３、例えばカーネルスレッドを作成する（ステップＳ２）。生成部２１は、作成したプロセス終了部２３のプロセス優先度を最高レベルに設定し、当該プロセス終了部２３をスリープさせ（ステップＳ３）、処理が終了する。

【0103】

〔１－４－２〕消費電力低下制御
図８に示すように、サーバ１において、電源断を通知するＮＭＩが発生すると（ステップＳ１１）、ＮＭＩを受信したプロセッサ２ａが、ＮＭＩの受信に応じて割込通信部２２としてのＮＭＩハンドラを起動する。当該プロセッサ２ａは、親プロセッサ２ａとして、起動したＮＭＩハンドラにより、受信したＮＭＩを認識することで電源断を検出する。

【0104】

割込通信部２２は、親プロセッサ２ａから全ての子プロセッサ２ａにＮＭＩをブロードキャストする（ステップＳ１２）。当該ＮＭＩは、低消費電力モードへの遷移指示の一例である。

【0105】

ステップＳ１３以降の処理は、プロセッサ２ａが親プロセッサ２ａである場合（ステップＳ１３でＹＥＳ、ステップＳ２１～Ｓ２７）と、プロセッサ２ａが子プロセッサ２ａである場合（ステップＳ１３でＮＯ、ステップＳ３１～Ｓ３９）とに分岐する。以下、サーバ１における処理の流れに沿って説明する。

【0106】

各子プロセッサ２ａは、ステップＳ１２でブロードキャストされたＮＭＩの受信に応じて割込通信部２２としてのＮＭＩハンドラを起動し、起動したＮＭＩハンドラにより、受信したＮＭＩを認識することで、低消費電力モードへの遷移指示を検出する。割込通信部２２は、各子プロセッサ２ａをＣ６ステートに移行させ（ステップＳ３１）、Ｃ６ステートで待機する（ステップＳ３２）。

【0107】

親プロセッサ２ａで動作する割込通信部２２は、全ての子プロセッサ２ａの動作モードがＣ６ステートに遷移するまで待ち合わせる（ステップＳ２１、ステップＳ２１でＮＯ）。Ｃ６ステートに遷移すると（ステップＳ２１でＹＥＳ）、割込通信部２２は、各子プロセッサ２ａに対して順にＣ６ステートからの復帰通知を送信する（ステップＳ２２）。

【0108】

子プロセッサ２ａは、親プロセッサ２ａから復帰通知を受信した順に、ＮＭＩハンドラにより、Ｃ６ステートから復帰する（ステップＳ３３）。割込通信部２２は、プロセス終了部２３を起床させ、ＮＭＩハンドラを終了させる（ステップＳ３４）。子プロセッサ２ａは、ＮＭＩハンドラの終了に伴い、ロック等の資源を解放する（ステップＳ３５）。

【0109】

起動したプロセス終了部２３は、子プロセッサ２ａの電力モードをＣ６ステートに遷移させて待機する（ステップＳ３６）。

【0110】

親プロセッサ２ａで動作する終了制御部２４は、全ての子プロセッサ２ａにおけるプロセス終了部２３の実行（Ｃ６ステートでの待機を含む）を待ち合わせる（ステップＳ２３、ステップＳ２３でＮＯ）。

【0111】

全ての子プロセッサ２ａにおいてプロセス終了部２３が実行されると（ステップＳ２３でＹＥＳ）、終了制御部２４は、図７のステップＳ１で生成されたホワイトリスト３１を参照する。終了制御部２４は、ホワイトリスト３１に未登録のプロセスに、プロセス終了指示、例えばSIGKILLコマンドを送信し（ステップＳ２４）、各子プロセッサ２ａに対して順にＣ６ステートからの復帰通知を送信する（ステップＳ２５）。

【0112】

子プロセッサ２ａは、親プロセッサ２ａから復帰通知を受信した順に、プロセス終了部２３により、Ｃ６ステートから復帰する（ステップＳ３７）。プロセス終了部２３は、自身をプロセス実行キュー３２から除外し、制御をカーネルのスケジューラに渡す（ステップＳ３８）。

【0113】

子プロセッサ２ａでは、カーネルのスケジューラにより、プロセス実行キュー３２内のプロセスが実行される。実行されたプロセスは、ステップＳ２４で送信されたプロセス終了指示を受信すると、自身のプロセスを終了する（ステップＳ３９）。各子プロセッサ２ａにおいて、プロセス終了指示の対象となるプロセスが全て終了すると、子プロセッサ２ａにおける処理が終了する。なお、子プロセッサ２ａにおける処理が終了する際に、当該子プロセッサ２ａは、自身をＣ６ステートに遷移させてもよい。

【0114】

親プロセッサ２ａの終了制御部２４は、ホワイトリスト３１に未登録のプロセスが全て終了するまで待機する（ステップＳ２６）。

【0115】

ホワイトリスト３１に未登録のプロセスが全て終了すると、書戻処理部２５は、メモリ３に記憶されたデータを記憶装置４に書き戻す書戻処理を実行し（ステップＳ２７）、処理が終了する。なお、親プロセッサ２ａは、書戻処理の終了後、シャットダウンシーケンスを実行してサーバ１のシステムを停止してよい。

【0116】

〔１－５〕サーバのハードウェア構成例
図９は、コンピュータ１０のＨＷ構成を示すブロック図である。以下、サーバ１の一例であるコンピュータ１０が備えるＨＷ構成を説明する。

【0117】

図９に示すように、コンピュータ１０は、ＨＷ構成として、例示的に、プロセッサ１０ａ、メモリ１０ｂ、記憶部１０ｃ、ＩＦ（Interface）部１０ｄ、ＩＯ（Input / Output）部１０ｅ、及び読取部１０ｆを備えてよい。

【0118】

プロセッサ１０ａは、種々の制御や演算を行なう演算処理装置の一例である。プロセッサ１０ａは、コンピュータ１０内の各ブロックとバス１０ｉで相互に通信可能に接続されてよい。プロセッサ１０ａは、図１に示すプロセッサ群２の一例であり、複数のプロセッサ２ａを備えるマルチプロセッサである。なお、プロセッサ２ａは、複数のコアを備えるマルチコアプロセッサであってもよい。

【0119】

メモリ１０ｂは、種々のデータやプログラム等の情報を格納するＨＷの一例である。メモリ１０ｂは、図１に示すメモリ３の一例であり、例えばＤＲＡＭ等の揮発性メモリ、及び、ＰＭ（Persistent Memory）等の不揮発性メモリ、の一方又は双方が挙げられる。

【0120】

記憶部１０ｃは、種々のデータやプログラム等の情報を格納するＨＷの一例である。記憶部１０ｃは、図１に示す記憶装置４の一例であり、例えばＨＤＤ等の磁気ディスク装置、ＳＳＤ等の半導体ドライブ装置、不揮発性メモリ等の各種記憶装置が挙げられる。

【0121】

また、記憶部１０ｃは、コンピュータ１０の各種機能の全部若しくは一部を実現するプログラム１０ｇ（情報処理プログラム）を格納してよい。例えば、プロセッサ２ａの各々は、記憶部１０ｃに格納されたプログラム１０ｇをメモリ１０ｂに展開して実行することにより、図５に例示する処理部２０としての機能を実現できる。プログラム１０ｇは、例えば、ＯＳ、或いは、ＯＳの少なくとも一部（例えばカーネル）に含まれてもよい。

【0122】

ＩＦ部１０ｄは、ネットワークとの間の接続及び通信の制御等を行なう通信ＩＦの一例である。例えば、ＩＦ部１０ｄは、イーサネット（登録商標）、インフィニバンド（InfiniBand）、ミリネット（Myrinet）、或いは、ＦＣ（Fibre Channel）等の光通信、等に準拠したアダプタを含んでよい。当該アダプタは、無線及び有線の一方又は双方の通信方式に対応してよい。例えば、サーバ１は、ＩＦ部１０ｄを介して、オペレータ又はシステム管理者が利用する図示しない端末装置と相互に通信可能に接続されてよい。また、例えば、プログラム１０ｇは、当該通信ＩＦを介して、ネットワークからコンピュータ１０にダウンロードされ、記憶部１０ｃに格納されてもよい。

【0123】

ＩＯ部１０ｅは、入力装置、及び、出力装置、の一方又は双方を含んでよい。入力装置としては、例えば、キーボード、マウス、タッチパネル等が挙げられる。出力装置としては、例えば、モニタ、プロジェクタ、プリンタ等が挙げられる。

【0124】

読取部１０ｆは、記録媒体１０ｈに記録されたデータやプログラムの情報を読み出すリーダの一例である。読取部１０ｆは、記録媒体１０ｈを接続可能又は挿入可能な接続端子又は装置を含んでよい。読取部１０ｆとしては、例えば、ＵＳＢ（Universal Serial Bus）等に準拠したアダプタ、記録ディスクへのアクセスを行なうドライブ装置、ＳＤカード等のフラッシュメモリへのアクセスを行なうカードリーダ等が挙げられる。なお、記録媒体１０ｈにはプログラム１０ｇが格納されてもよく、読取部１０ｆが記録媒体１０ｈからプログラム１０ｇを読み出して記憶部１０ｃに格納してもよい。

【0125】

記録媒体１０ｈとしては、例示的に、磁気／光ディスクやフラッシュメモリ等の非一時的なコンピュータ読取可能な記録媒体が挙げられる。磁気／光ディスクとしては、例示的に、フレキシブルディスク、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ブルーレイディスク、ＨＶＤ（Holographic Versatile Disc）等が挙げられる。フラッシュメモリとしては、例示的に、ＵＳＢメモリやＳＤカード等の半導体メモリが挙げられる。

【0126】

上述したコンピュータ１０のＨＷ構成は例示である。従って、コンピュータ１０内でのＨＷの増減（例えば任意のブロックの追加や削除）、分割、任意の組み合わせでの統合、又は、バスの追加若しくは削除等は適宜行なわれてもよい。例えば、サーバ１において、ＩＯ部１０ｅ及び読取部１０ｆの少なくとも一方は、省略されてもよい。

【0127】

また、コンピュータ１０は、図１に例示する電力供給部５及び内蔵バッテリ６を備えてよく、電力供給部５にはＵＰＳ７が接続されてよい。なお、内蔵バッテリ６及びＵＰＳ７の一方は省略されてもよい。

【0128】

〔２〕その他
上述した一実施形態に係る技術は、以下のように変形、変更して実施することができる。

【0129】

例えば、図５に示すサーバ１において、生成部２１、割込通信部２２、プロセス終了部２３、終了制御部２４及び書戻処理部２５の機能は、任意の組み合わせで併合してもよく、それぞれ分割してもよい。

【0130】

また、親プロセッサ２ａが実行する割込通信部２２及び終了制御部２４のそれぞれは、Ｃ６ステートの子プロセッサ２ａに対して１つずつ順に復帰通知を送信するものとしたが、これに限定されるものではない。

【0131】

例えば、バッテリの最大供給電力と停止処理の処理時間との関係で許容されるのであれば、２以上の子プロセッサ２ａに並行して復帰通知を送信し、２以上の子プロセッサ２ａを並行して復帰させてもよい。或いは、バッテリの最大供給電力と停止処理の処理時間との関係で許容されるのであれば、親プロセッサ２ａは、或る子プロセッサ２ａが元の動作モードで動作中に、他の子プロセッサ２ａを復帰させてもよい。換言すれば、親プロセッサ２ａは、元の動作モードとする期間の少なくとも一部を２以上の子プロセッサ２ａ間で重複（オーバラップ）させてもよい。

【0132】

また、復帰通知は、子プロセッサ２ａを低消費電力モードから元の動作モードに移行させる指示であるものとしたが、これに限定されるものではなく、元の動作モードよりも消費電力の小さい動作モードに移行させる指示であってもよい。

【0133】

〔３〕付記
以上の実施形態に関し、さらに以下の付記を開示する。

【0134】

（付記１）
複数のプロセッサと、
電力供給源の停電に応じて、前記電力供給源からの電力を蓄積するバッテリから出力される電力を前記複数のプロセッサのそれぞれに供給する電源部と、を備え、
前記複数のプロセッサのうちの第１プロセッサは、
前記停電の検出に応じて、前記複数のプロセッサのうちの１以上の第２プロセッサの各々を、プロセスを実行可能な第１電力モード及び前記第１電力モードよりも消費電力が小さい第２電力モードのうちの前記第２電力モードに移行させる第１制御と、
前記１以上の第２プロセッサの各々が前記第２電力モードに移行した場合、前記１以上の第２プロセッサの各々を所定順に、前記第１電力モードに移行させ、自身の第２プロセッサが実行する前記プロセスにより利用される資源を解放させ、前記第２電力モードに移行させる第２制御と、
を実行する制御部、
を備える、情報処理装置。

【0135】

（付記２）
前記制御部は、
前記第２制御後に、前記１以上の第２プロセッサの各々で実行されるプロセスの終了指示を送信し、前記１以上の第２プロセッサの各々を所定順に、前記第１電力モードに移行させ、前記終了指示に応じて自身の第２プロセッサが実行する前記プロセスを終了させる第３制御を実行する、
付記１に記載の情報処理装置。

【0136】

（付記３）
揮発性記憶領域と、
不揮発性記憶領域と、を備え、
前記制御部は、
前記第３制御後に、前記揮発性記憶領域に記憶されたデータを前記不揮発性記憶領域に書き込み、前記情報処理装置を停止する第４制御を実行する、
付記２に記載の情報処理装置。

【0137】

（付記４）
前記制御部は、前記終了指示の対象プロセスから、前記第４制御を実行するプロセスを除外する、
付記３に記載の情報処理装置。

【0138】

（付記５）
前記第１プロセッサは、前記複数のプロセッサのうちの、前記電源部で検知される前記停電の発生を通知する割り込み通知を受信するプロセッサであり、
前記制御部は、前記第１制御において、前記１以上の第２プロセッサの各々に対して、前記第２電力モードへの移行を指示する割り込み通知を送信する、
付記１～付記４のいずれか１項に記載の情報処理装置。

【0139】

（付記６）
前記１以上の第２プロセッサの各々は、
前記第１制御において、前記割り込み通知の受信に応じて起動したハンドラにより前記第２電力モードに移行し、
前記第２制御において、前記第１電力モードへの移行の指示を受信すると、前記ハンドラを終了し、前記資源を解放し、自身の第２プロセッサで実行される前記プロセスよりも実行優先度が高く設定された、前記プロセスを終了させるためのスレッドを起動して、前記第２電力モードに移行する、
付記５に記載の情報処理装置。

【0140】

（付記７）
複数のプロセッサと、電力供給源の停電に応じて、前記電力供給源からの電力を蓄積するバッテリから出力される電力を前記複数のプロセッサのそれぞれに供給する電源部と、を備えるコンピュータに、
前記停電の検出に応じて、前記複数のプロセッサのうちの１以上のプロセッサの各々を、プロセスを実行可能な第１電力モード及び前記第１電力モードよりも消費電力が小さい第２電力モードのうちの前記第２電力モードに移行させる第１制御と、
前記１以上のプロセッサの各々が前記第２電力モードに移行した場合、前記１以上のプロセッサの各々を所定順に、前記第１電力モードに移行させ、自身のプロセッサが実行する前記プロセスにより利用される資源を解放させ、前記第２電力モードに移行させる第２制御と、
を含む処理を実行させる、情報処理プログラム。

【0141】

（付記８）
前記コンピュータに、
前記第２制御後に、前記１以上のプロセッサの各々で実行されるプロセスの終了指示を送信し、前記１以上のプロセッサの各々を所定順に、前記第１電力モードに移行させ、前記終了指示に応じて自身のプロセッサが実行する前記プロセスを終了させる第３制御、
を含む処理を実行させる、付記７に記載の情報処理プログラム。

【0142】

（付記９）
前記コンピュータに、
前記第３制御後に、揮発性記憶領域に記憶されたデータを不揮発性記憶領域に書き込み、前記コンピュータを停止する第４制御、
を含む処理を実行させる、付記８に記載の情報処理プログラム。

【0143】

（付記１０）
前記コンピュータに、
前記終了指示の対象プロセスから、前記第４制御を実行するプロセスを除外する、
処理を実行させる、付記９に記載の情報処理プログラム。

【0144】

（付記１１）
前記コンピュータに、
前記第１制御及び前記第２制御を、前記複数のプロセッサのうちの、前記電源部で検知される前記停電の発生を通知する割り込み通知を受信するプロセッサに実行させ、
前記第１制御は、前記１以上のプロセッサの各々に対して、前記第２電力モードへの移行を指示する割り込み通知を送信することを含む、
付記７～付記１０のいずれか１項に記載の情報処理プログラム。

【0145】

（付記１２）
前記コンピュータに、
前記１以上のプロセッサの各々において、
前記第１制御において、前記割り込み通知の受信に応じて起動したハンドラにより前記第２電力モードに移行し、
前記第２制御において、前記第１電力モードへの移行の指示を受信すると、前記ハンドラを終了し、前記資源を解放し、自身のプロセッサで実行される前記プロセスよりも実行優先度が高く設定された、前記プロセスを終了させるためのスレッドを起動して、前記第２電力モードに移行する、
処理を実行させる、
付記１１に記載の情報処理プログラム。

【0146】

（付記１３）
複数のプロセッサと、電力供給源の停電に応じて、前記電力供給源からの電力を蓄積するバッテリから出力される電力を前記複数のプロセッサのそれぞれに供給する電源部と、を備えるコンピュータが、
前記停電の検出に応じて、前記複数のプロセッサのうちの１以上のプロセッサの各々を、プロセスを実行可能な第１電力モード及び前記第１電力モードよりも消費電力が小さい第２電力モードのうちの前記第２電力モードに移行させる第１制御と、
前記１以上のプロセッサの各々が前記第２電力モードに移行した場合、前記１以上のプロセッサの各々を所定順に、前記第１電力モードに移行させ、自身のプロセッサが実行する前記プロセスにより利用される資源を解放させ、前記第２電力モードに移行させる第２制御と、
を含む処理を実行する、情報処理方法。

【0147】

（付記１４）
前記コンピュータが、
前記第２制御後に、前記１以上のプロセッサの各々で実行されるプロセスの終了指示を送信し、前記１以上のプロセッサの各々を所定順に、前記第１電力モードに移行させ、前記終了指示に応じて自身のプロセッサが実行する前記プロセスを終了させる第３制御、
を含む処理を実行する、付記１３に記載の情報処理方法。

【0148】

（付記１５）
前記コンピュータが、
前記第３制御後に、揮発性記憶領域に記憶されたデータを不揮発性記憶領域に書き込み、前記コンピュータを停止する第４制御、
を含む処理を実行する、付記１４に記載の情報処理方法。

【0149】

（付記１６）
前記コンピュータが、
前記終了指示の対象プロセスから、前記第４制御を実行するプロセスを除外する、
処理を実行する、付記１５に記載の情報処理方法。

【0150】

（付記１７）
前記コンピュータが、
前記第１制御及び前記第２制御を、前記複数のプロセッサのうちの、前記電源部で検知される前記停電の発生を通知する割り込み通知を受信するプロセッサに実行させ、
前記第１制御は、前記１以上のプロセッサの各々に対して、前記第２電力モードへの移行を指示する割り込み通知を送信することを含む、
付記１３～付記１６のいずれか１項に記載の情報処理方法。

【0151】

（付記１８）
前記コンピュータが、
前記１以上のプロセッサの各々において、
前記第１制御において、前記割り込み通知の受信に応じて起動したハンドラにより前記第２電力モードに移行し、
前記第２制御において、前記第１電力モードへの移行の指示を受信すると、前記ハンドラを終了し、前記資源を解放し、自身のプロセッサで実行される前記プロセスよりも実行優先度が高く設定された、前記プロセスを終了させるためのスレッドを起動して、前記第２電力モードに移行する、
処理を実行する、
付記１７に記載の情報処理方法。

【符号の説明】

【0152】

１ サーバ
１０ コンピュータ
２ プロセッサ群
２ａ プロセッサ
２０ 処理部
２１ 生成部
２２ 割込通信部
２３ プロセス終了部
２４ 終了制御部
２５ 書戻処理部
３ メモリ
３０ メモリ部
３１ ホワイトリスト
３２ プロセス実行キュー
４ 記憶装置
５ 電力供給部
６ 内蔵バッテリ
７ 無停電電源装置（ＵＰＳ）
８ 電力源

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】