IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社デンソーの特許一覧

特許7472694多層基板、および多層基板を備えた電子装置
<>
  • 特許-多層基板、および多層基板を備えた電子装置 図1
  • 特許-多層基板、および多層基板を備えた電子装置 図2
  • 特許-多層基板、および多層基板を備えた電子装置 図3
  • 特許-多層基板、および多層基板を備えた電子装置 図4
  • 特許-多層基板、および多層基板を備えた電子装置 図5
  • 特許-多層基板、および多層基板を備えた電子装置 図6
  • 特許-多層基板、および多層基板を備えた電子装置 図7
  • 特許-多層基板、および多層基板を備えた電子装置 図8
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-04-15
(45)【発行日】2024-04-23
(54)【発明の名称】多層基板、および多層基板を備えた電子装置
(51)【国際特許分類】
   H05K 1/02 20060101AFI20240416BHJP
   H05K 1/11 20060101ALI20240416BHJP
【FI】
H05K1/02 Q
H05K1/11 H
【請求項の数】 6
(21)【出願番号】P 2020122209
(22)【出願日】2020-07-16
(65)【公開番号】P2022018828
(43)【公開日】2022-01-27
【審査請求日】2023-02-15
(73)【特許権者】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(74)【代理人】
【氏名又は名称】矢作 和行
(74)【代理人】
【識別番号】100121991
【弁理士】
【氏名又は名称】野々部 泰平
(74)【代理人】
【識別番号】100145595
【弁理士】
【氏名又は名称】久保 貴則
(72)【発明者】
【氏名】増田 篤史
【審査官】小林 大介
(56)【参考文献】
【文献】特開2007-059803(JP,A)
【文献】特開平03-064990(JP,A)
【文献】米国特許出願公開第2015/0096796(US,A1)
【文献】特開2014-146619(JP,A)
【文献】特開2015-204303(JP,A)
【文献】特開2009-206327(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H05K 1/02
H05K 1/11
H05K 3/46
(57)【特許請求の範囲】
【請求項1】
電気絶縁性の絶縁基材(11)を介して、導電性の配線パターンが積層された多層基板であって、
前記配線パターンの一部であり、前記絶縁基材の一面に設けられた表層パターン(14,14a~14c)と、
前記配線パターンの一部であり、前記一面の反対面に設けられた最下層パターン(15)と、
前記配線パターンの一部であり、前記絶縁基材内に設けられた少なくとも一層の内層パターン(16,16a~16c)と、
端子(3)が挿入されて前記端子と前記配線パターンとをはんだ(2)で接続する部位であり、前記一面から前記反対面にわたって貫通し、表面に前記配線パターンと接続された貫通導体(17)が設けられた貫通穴(12)と、を備え、
前記表層パターンと全ての前記内層パターンは、前記貫通穴を囲い前記貫通導体に接続された第1環状部(142,162)と、前記第1環状部と部分的に接続され前記第1環状部よりも平面積が広い第1大面積部(141,141b,161,161b)とを有し、前記第1環状部と前記第1大面積部との間に設けられ前記第1環状部と前記第1大面積部よりも熱伝達率が抑えられた熱伝達抑制部(143,143a,143c,163,163a,163c)が設けられ、
前記最下層パターンは、前記貫通穴を囲う第2環状部(152)と、前記第2環状部の全周にわたって接続された前記第2環状部よりも平面積が広い第2大面積部(151)と、を有している多層基板。
【請求項2】
前記表層パターンと前記内層パターンを非最下層パターンとし、
前記非最下層パターンは、前記最下層パターンから遠い前記非最下層パターンよりも前記最下層パターンに近い前記非最下層パターンの方が、前記第1環状部から前記第1大面積部へ熱伝達しにくい構成を有している請求項1に記載の多層基板。
【請求項3】
前記非最下層パターンは、前記最下層パターンから遠い前記非最下層パターンにおける前記熱伝達抑制部の面積よりも前記最下層パターンに近い前記非最下層パターンにおける前記熱伝達抑制部の面積の方が広い請求項2に記載の多層基板。
【請求項4】
前記非最下層パターンは、前記最下層パターンから遠い前記非最下層パターンにおける前記第1大面積部の面積よりも前記最下層パターンに近い前記非最下層パターンにおける前記第1大面積部の面積の方が小さい請求項2に記載の多層基板。
【請求項5】
前記熱伝達抑制部は、前記配線パターンが除去された部位である請求項1~4のいずれか1項に記載の多層基板。
【請求項6】
電気絶縁性の絶縁基材(11)を介して、導電性の配線パターンが積層された多層基板(1,1c)と、前記多層基板に実装された電子部品(31)とを備えた電子装置であって、
前記電子部品は、棒状の端子(3)を有しており、
前記多層基板は、
前記配線パターンの一部であり、前記絶縁基材の一面に設けられた表層パターン(14,14a~14c)と、
前記配線パターンの一部であり、前記一面の反対面に設けられた最下層パターン(15)と、
前記配線パターンの一部であり、前記絶縁基材内に設けられた少なくとも一層の内層パターン(16,16a~16c)と、
前記端子が挿入されて前記端子と前記配線パターンとをはんだ(2)で接続する部位であり、前記一面から前記反対面にわたって貫通し、表面に前記配線パターンと接続された貫通導体(17)が設けられた貫通穴(12)と、を備え、
前記表層パターンと全ての前記内層パターンは、前記貫通穴を囲い前記貫通導体に接続された第1環状部(142,162)と、前記第1環状部と部分的に接続され前記第1環状部よりも平面積が広い第1大面積部(141,141b,161,161b)とを有し、前記第1環状部と前記第1大面積部との間に設けられ前記第1環状部と前記第1大面積部よりも熱伝達率が抑えられた熱伝達抑制部(143,143a,143c,163,163a,163c)が設けられ、
前記最下層パターンは、前記貫通穴を囲う第2環状部(152)と、前記第2環状部の全周にわたって接続された前記第2環状部よりも平面積が広い第2大面積部(151)と、を有している電子装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、多層基板、および多層基板を備えた電子装置に関する。
【背景技術】
【0002】
従来、特許文献1に開示されたプリント基板がある。プリント基板は、絶縁基板の両面に設けた導体パターンを、スルーホールに充填されたはんだを介して電気接続している。プリント基板は、少なくともスルーホールの全周の半分以上がベタパターンで覆われているサーマルランドを備えている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開2010-109020号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、プリント基板には、電気絶縁性の絶縁基材を介して複数の導体パターンが積層された多層基板がある。多層基板に特許文献1を適用した場合、多層基板は、全ての層において、表面から最下層わたって設けられたスルーホールの周囲にサーマルランドが設けられる。このような多層基板は、最下層側をはんだ槽に対向配置し、最下層側にはんだを吹きかけることではんだ付けを行う。この場合、多層基板は、はんだ槽の熱がスルーホールから最下層側から最上層側に伝熱する。
【0005】
しかしながら、多層基板は、最下層から内層になるにつれて、受熱よりも熱拡散の傾向が高くなる。このため、多層基板は、最上層のサーマルランドに熱が伝わりにくくなる。よって、多層基板は、はんだが適切に設けられてないという課題がある。
【0006】
本開示は、上記問題点に鑑みなされたものであり、はんだが適切に設けられた多層基板、および多層基板を備えた電子装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記目的を達成するために本開示は、
電気絶縁性の絶縁基材(11)を介して、導電性の配線パターンが積層された多層基板であって、
配線パターンの一部であり、絶縁基材の一面に設けられた表層パターン(14,14a~14c)と、
配線パターンの一部であり、一面の反対面に設けられた最下層パターン(15)と、
配線パターンの一部であり、絶縁基材内に設けられた少なくとも一層の内層パターン(16,16a~16c)と、
端子(3)が挿入されて端子と配線パターンとをはんだ(2)で接続する部位であり、一面から反対面にわたって貫通し、表面に配線パターンと接続された貫通導体(17)が設けられた貫通穴(12)と、を備え、
表層パターンと全ての内層パターンは、貫通穴を囲い貫通導体に接続された第1環状部(142,162)と、第1環状部と部分的に接続され第1環状部よりも平面積が広い第1大面積部(141,141b,161,161b)とを有し、第1環状部と第1大面積部との間に設けられ第1環状部と第1大面積部よりも熱伝達率が抑えられた熱伝達抑制部(143,143a,143c,163,163a,163c)が設けられ、
最下層パターンは、貫通穴を囲う第2環状部(152)と、第2環状部の全周にわたって接続された第2環状部よりも平面積が広い第2大面積部(151)と、を有している。
【0008】
本開示は、表層パターン、内層パターン、最下層パターンが貫通導体を介して接続されている。よって、本開示は、貫通穴にはんだを設ける際に、はんだ槽からの熱が最下層パターンから貫通導体を介して、内層パターン、表層パターンへと伝達される。
【0009】
また、本開示は、表層パターンと内層パターンには熱伝達抑制部が設けられている。一方、最下層パターンには、第2環状部の全周にわたって第2大面積部が接続されている。よって、最下層パターンは、第2環状部と第2大面積部で受熱できる。一方、表層パターンと内層パターンは、主に第1環状部で受熱し、第1環状部から第1大面積部へ熱が拡散することを抑制できる。このため、本開示は、第2環状部と第1環状部で熱を維持しやすく、最下層パターン側から表層パターン側まではんだを設けやすくなる。したがって、本開示は、はんだが適切に設けられる。
【0010】
また、上記目的を達成するために本開示の他の一つは、
電気絶縁性の絶縁基材(11)を介して、導電性の配線パターンが積層された多層基板(1,1c)と、多層基板に実装された電子部品(31)とを備えた電子装置であって、
電子部品は、棒状の端子(3)を有しており、
多層基板は、
配線パターンの一部であり、絶縁基材の一面に設けられた表層パターン(14,14a~14c)と、
配線パターンの一部であり、一面の反対面に設けられた最下層パターン(15)と、
配線パターンの一部であり、絶縁基材内に設けられた少なくとも一層の内層パターン(16,16a~16c)と、
端子が挿入されて端子と配線パターンとをはんだ(2)で接続する部位であり、一面から反対面にわたって貫通し、表面に配線パターンと接続された貫通導体(17)が設けられた貫通穴(12)と、を備え、
表層パターンと全ての内層パターンは、貫通穴を囲い貫通導体に接続された第1環状部(142,162)と、第1環状部と部分的に接続され第1環状部よりも平面積が広い第1大面積部(141,141b,161,161b)とを有し、第1環状部と第1大面積部との間に設けられ第1環状部と第1大面積部よりも熱伝達率が抑えられた熱伝達抑制部(143,143a,143c,163,163a,163c)が設けられ、
最下層パターンは、貫通穴を囲う第2環状部(152)と、第2環状部の全周にわたって接続された第2環状部よりも平面積が広い第2大面積部(151)と、を有している。
【0011】
本開示は、上記と同様の多層基板を有している。よって、本開示は、はんだが適切に設けられる。
【0012】
なお、特許請求の範囲、および、この項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。
【図面の簡単な説明】
【0013】
図1】実施形態における電子装置の概略構成を示す断面図である。
図2図1のII‐II線に沿う断面図である。
図3図2のIII‐III線に沿う断面図である。
図4図3のIV方向からの平面図である。
図5】実施形態における多層基板と回路構成部品のはんだ実装方法を示す断面図である。
図6】変形例1における多層基板の概略構成を示す平面図である。
図7】変形例2における多層基板の概略構成を示す平面図である。
図8】変形例3における多層基板の概略構成を示す断面図である。
【発明を実施するための形態】
【0014】
以下において、図面を参照しながら、本開示を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。
【0015】
(実施形態)
図1図5を用いて、多層基板1に関して説明する。本実施形態では、一例として、電子装置100に適用した多層基板1を採用する。
【0016】
<電子装置>
図1に示すように、電子装置100は、多層基板1と、はんだ2と、コネクタ31や回路素子4などの回路構成部品を備えている。電子装置100は、比較的電流を多く流す装置に適用できる。
【0017】
多層基板1は、回路素子4やコネクタ31などが実装可能に構成されている。電子装置100は、少なくとも一つの回路素子4と、少なくとも一つのコネクタ31を備えている。回路素子4としては、半導体スイッチング素子や、抵抗素子、コンデンサ、ダイオードなどをあげることができる。
【0018】
コネクタ31は、棒状の端子3と、端子3を保持しているコネクタケースなどを有している。コネクタ31は、多層基板1の貫通穴12に挿入可能な端子3を有しているともいえる。つまり、コネクタ31は、挿入実装部品である。
【0019】
コネクタ31は、多層基板1の貫通穴12に端子3が挿入された状態で多層基板1に実行されている。端子3は、貫通穴12に挿入された状態で、はんだ2によって多層基板1の配線パターンと電気的に接続されている。
【0020】
本実施形態では、挿入実装部品の一例として、コネクタ31を採用している。しかしながら、本開示は、これに限定されず、コンデンサなどの挿入実装部品であっても採用できる。
【0021】
なお、コネクタ31は、電子部品に相当する。また、電子装置100は、回路構成部品として、挿入実装部品だけでなく、表面実装部品を備えていてもよい。
【0022】
<多層基板>
図2図3図4に示すように、多層基板1は、絶縁基材11と、配線パターン14,15,16とを備えている。絶縁基材11は、樹脂やセラミックスなどの電気絶縁性の材料によって構成されている。絶縁基材11は、一面と一面の反対面とを有している。絶縁基材11は、一面から反対面にわたって貫通した貫通穴12が設けられている。
【0023】
貫通穴12は、端子3が挿入されて端子3と配線パターン14~16とをはんだ2で接続する部位である。貫通穴12は、表面に配線パターン14~16と接続された貫通導体17が設けられている。貫通導体17は、はんだ2の濡れ性を向上するためにめっき層が設けられていてもよい。
【0024】
図3に示すように、多層基板1は、絶縁基材11を介して、配線パターン14~16が積層されている。配線パターン14~16は、例えば銅箔などによって構成されている。配線パターン14~16は、表層パターン14、最下層パターン15、内層パターン16を含んでいる。配線パターン14~16は、比較的電流を多く流すことが可能なように、電流を多く流さないものよりも膜厚を厚くしたものを採用できる。この場合、多層基板1は、厚銅基板ともいえる。
【0025】
図3図4に示すように、最下層パターン15は、配線パターンの一部であり、反対面に設けられている。最下層パターン15は、最下層ベタパターン151と最下層環状部152とを有している。最下層環状部152は、貫通穴12を囲う位置に設けられている。最下層環状部152は、貫通穴12の周囲に、全周にわたって設けられている。
【0026】
最下層環状部152は、はんだ2が設けられる箇所である。詳述すると、最下層環状部152は、はんだ2のフィレットが設けられる部位である。このため、最下層環状部152は、はんだ2の濡れ性を向上するために、最下層ベタパターン151と一体的に設けられた導電性の層に対してめっき層が設けられている。よって、最下層環状部152は、最下層ベタパターン151よりも膜厚が厚くなっている。最下層環状部152は、第2環状部に相当する。
【0027】
最下層ベタパターン151は、最下層環状部152の全周にわたって接続された最下層環状部152よりも面積が広い部位である。最下層ベタパターン151は、グランド電位や電源電位のパターンである。最下層ベタパターン151は、反対面の比較的広い範囲に設けられている。最下層ベタパターン151は、第2大面積部に相当する。ここでの面積は、一面や反対面に平行な平面の面積である。
【0028】
後ほど説明するが、多層基板1は、端子3が挿入された貫通穴12にはんだ2を設ける場合、はんだ槽200上に配置した状態で、絶縁基材11の反対面側(最下層パターン15側)にはんだ材21を吹き付ける。これによって、多層基板1は、最下層環状部152などにはんだ2が付着する。このとき、多層基板1は、最下層パターン15がはんだ槽200に対向配置される。よって、最下層パターン15は、はんだ材21の吹付パターン、はんだ槽200に対する対向パターンともいえる。なお、端子3が挿入された貫通穴12にはんだ2を設けることをはんだ付けするともいえる。
【0029】
図2図3に示すように、表層パターン14は、配線パターンの一部であり、絶縁基材11の一面に設けられている。表層パターン14は、表層ベタパターン141と、表層環状部142と、表層連結部144とを有している。表層パターン14は、表層熱伝達抑制部143が設けられている。表層環状部142は、第1環状部に相当する。表層ベタパターン141は、第1大面積部に相当する。
【0030】
表層ベタパターン141は、最下層ベタパターン151と同様に構成されている。また、表層環状部142は、最下層環状部152と同様に構成されている。しかしながら、表層ベタパターン141は、表層環状部142と部分的に接続されている。つまり、表層ベタパターン141と表層環状部142は、表層連結部144を介して接続されている。なお、表層ベタパターン141は、最下層ベタパターン151と面積が同じであってもよいし、異なっていてもよい。
【0031】
また、表層熱伝達抑制部143は、表層ベタパターン141と表層環状部142との間に設けられている。表層熱伝達抑制部143は、貫通穴12の周囲の少なくとも一箇所に設けられている。本実施形態では、一例として、貫通穴12の周囲の四箇所に設けられた熱伝達抑制部143を採用している。このため、表層パターン14は、表層連結部144間に表層熱伝達抑制部143が設けられているといえる。しかしながら、本開示は、これに限定されない。
【0032】
表層熱伝達抑制部143は、表層ベタパターン141と表層環状部142よりも熱伝達率が抑えられた部位である。本実施形態では、一例として、表層パターン14を構成する銅箔を除去した部位を表層熱伝達抑制部143として採用している。言い換えると、表層熱伝達抑制部143は、配線パターンが除去された部位である。よって、表層熱伝達抑制部143は、非導電性の部位である。なお、表層環状部142と、表層熱伝達抑制部143と、表層連結部144は、サーマルランド140ともいえる。
【0033】
図3に示すように、内層パターン16は、配線パターンの一部であり、絶縁基材11内に設けられている。内層パターン16は、二層設けられている。しかしながら、本開示は、これに限定されず、少なくとも一層の内層パターン16が設けられていればよい。よって、多層基板1は、三層以上の内層パターン16が設けられていてもよい。
【0034】
内層パターン16は、内層ベタパターン161と、内層環状部162とを有している。内層パターン16は、内層熱伝達抑制部163が設けられている。内層環状部162は、第1環状部に相当する。内層ベタパターン161は、第1大面積部に相当する。内層パターン16は、表層パターン14とほぼ同じ構成を有している。つまり、内層ベタパターン161は、表層ベタパターン141とほぼ同様の構成を有している。なお、内層ベタパターン161は、表層ベタパターン141と面積が同じであってもよいし、異なっていてもよい。
【0035】
内層環状部162は、表層環状部142とほぼ同様の構成を有している。内層熱伝達抑制部163は、表層熱伝達抑制部143とほぼ同様の構成を有している。よって、内層パターン16は、内層連結部164と同様の連結部を有している。しかしながら、内層パターン16は、内層環状部162にめっき層が設けられていなくてもよい。なお、表層パターン14と内層パターン16は、非最下層パターンに相当する。
【0036】
表層パターン14および最下層パターン15は、電気絶縁性の保護膜(レジスト)にて部分的に覆われていてもよい。この場合、保護膜は、表層環状部142の一部と、最下層環状部152の一部が露出された状態で、表層パターン14および最下層パターン15を覆う。そして、表層環状部142と最下層環状部152は、保護膜から露出した部位にはんだ2のフィレットが形成される。
【0037】
<製造方法>
図5を用いて、電子装置100の製造方法に関して説明する。ここでは、主に、はんだ付けの方法に関して説明する。はんだ付けする際には、はんだ2となる溶融したはんだ材21が入ったはんだ槽200を用いる。はんだ槽200は、はんだ材21が溶融した状態を維持するために高温状態となっている。
【0038】
電子装置100は、貫通穴12に端子3が挿入された状態ではんだ2を設ける。本製造方法は、最下層パターン15をはんだ槽200に対向配置する。そして、本製造方法は、貫通穴12および最下層環状部152に対して、はんだ材21を吹き付ける。そして、本製造方法では、貫通穴12の最下層パターン15から表層パターン14上まではんだ材21が上がることではんだ2を設ける。このとき、はんだ2は、表層環状部142と最下層環状部152にフィレットが形成される。
【0039】
<効果>
多層基板1は、表層パターン14、内層パターン16、最下層パターン15が貫通導体17を介して接続されている。よって、多層基板1は、貫通穴12にはんだ2を設ける際に、はんだ槽200からの熱が最下層パターン15から貫通導体17を介して、内層パターン16、表層パターン14へと伝達される。
【0040】
また、多層基板1は、表層パターン14に表層熱伝達抑制部143が設けられ、内層パターン16に内層熱伝達抑制部163が設けられている。一方、最下層パターン15には、最下層環状部152の全周にわたって最下層ベタパターン151が接続されている。よって、最下層パターン15は、最下層環状部152と最下層ベタパターン151で受熱できる。なお、最下層ベタパターン151は、一般的に、上記保護膜で覆われている。このため、多層基板1は、保護膜を介して最下層ベタパターン151に伝熱される。そして、多層基板1は、最下層ベタパターン151から最下層環状部152へ熱供給される。一方、表層パターン14と内層パターン16は、主に表層環状部142と内層環状部162で受熱し、表層環状部142から表層ベタパターン141および内層環状部162から内層ベタパターン161へ熱が拡散することを抑制できる。
【0041】
詳述すると、多層基板1は、図5の白抜き矢印のように熱が伝達される。多層基板1は、最下層パターン15で受熱して、その熱が貫通導体17を介して、内層パターン16、表層パターン14へと伝達される。
【0042】
多層基板1は、はんだ槽200からの熱が保護膜を介して最下層ベタパターン151に伝熱されて、最下層ベタパターン151の熱容量が高くなる。そして、多層基板1は、これを利用して、最下層ベタパターン151から最下層環状部152へ積極的に熱供給するために、伝熱抑制部を設けていない。また、最下層パターン15は、熱伝達抑制部が設けられていないため内層パターン16や表層パターン14よりも受熱しやすいともいえる。一方、内層パターン16は、内層熱伝達抑制部163が設けられている。また、表層パターン14は、表層熱伝達抑制部143が設けられている。
【0043】
よって、内層パターン16は、表層環状部142で受熱した熱が内層ベタパターン161に拡散されることを抑制できる。このため、多層基板1は、内層環状部162で受熱した熱が貫通導体17を介して表層環状部142に伝達されやすい。そして、表層パターン14は、表層環状部142で受熱した熱が表層ベタパターン141に拡散されることを抑制できる。したがって、表層パターン14は、表層環状部142に熱を保持しやすい。
【0044】
よって、多層基板1は、最下層環状部152と各環状部142、152、162と貫通導体17で熱を保持しやすく、最下層パターン15側から表層パターン14側まではんだ2を設けやすくなる。したがって、多層基板1は、はんだ2が適切に設けられる。
【0045】
なお、はんだ2が適切に設けられている状態は、最下層パターン15側から表層パターン14側まではんだ2が設けられている状態である。さらに、はんだ2が適切に設けられている状態は、貫通穴12がはんだ2で満たされており、最下層環状部152と表層環状部142にフィレットが形成された状態ともいえる。
【0046】
また、電子装置100は、多層基板1を有している。このため、電子装置100は、多層基板1と同様の効果を奏することができる。さらに、電子装置100は、はんだ2が適切に設けられるため、はんだ2が適切に設けられないものよりも、はんだ2による接続信頼性を向上できる。また、電子装置100は、はんだ2による端子3と多層基板1との接続信頼性を向上できるともいえる。
【0047】
以上、本開示の好ましい実施形態について説明した。しかしながら、本開示は、上記実施形態に何ら制限されることはなく、本開示の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本開示のその他の形態として、変形例1~3に関して説明する。上記実施形態および変形例1~3は、それぞれ単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本開示は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
【0048】
(変形例1)
図6を用いて、多層基板1に関して説明する。なお、多層基板に関しては、便宜的に、上記実施形態と同じ符号を付与している。ここでは、主に、上記実施形態との相違点に関して説明する。多層基板1は、表層パターン14aと内層パターン16aの構成が上記実施形態と異なる。また、図6では、上記実施形態と同じ構成要素に対して、上記実施形態と同じ符号を付与している。
【0049】
図6の上段に示すように、表層パターン14aは、表層ベタパターン141、表層環状部142、表層連結部144aを有している。また、表層パターン14aは、表層熱伝達抑制部143aが設けられている。そして、サーマルランド140aは、表層環状部142、表層熱伝達抑制部143a、表層連結部144aを含んでいる。
【0050】
図6の下段に示すように、内層パターン16aは、内層ベタパターン161、内層環状部162、内層連結部164aを有している。また、内層パターン16aは、内層熱伝達抑制部163aが設けられている。
【0051】
多層基板1は、非最下層パターンにおいて、最下層パターン15から遠い非最下層パターンよりも最下層パターン15に近い非最下層パターンの方が、第1環状部から第1大面積部へ熱伝達しにくい構成を有している。そして、本変形例は、その一例として、表層熱伝達抑制部143aと内層熱伝達抑制部163aの大きさを異ならせている。また、多層基板1は、表層連結部144aと内層連結部164aの大きさを異ならせているともいえる。
【0052】
内層パターン16aは、表層パターン14aよりも最下層パターン15に近い非最下層パターンである。よって、多層基板1は、表層熱伝達抑制部143aの大きさよりも内層熱伝達抑制部163aの大きさの方が大きくしている。つまり、内層熱伝達抑制部163aの面積は、表層熱伝達抑制部143aの面積よりも広い。これによって、多層基板1は、表層環状部142から表層ベタパターン141よりも、内層環状部162から内層ベタパターン161の方が熱伝達しにくい構成となっている。ここでの面積は、一面や反対面に平行な開口面積である。
【0053】
多層基板1は、上記実施形態と同様の効果を奏することができる。さらに、多層基板1は、非最下層パターンは、最下層パターン15から遠い非最下層パターンよりも最下層パターンに近い非最下層パターンの方が、第1環状部から第1大面積部へ熱伝達しにくい構成を有している。このため、多層基板1は、最下層パターン15に近い内層パターン16aにおいて、内層環状部162から内層ベタパターン161へ熱が拡散することを抑制できる。つまり、多層基板1は、最下層パターン15で受熱した熱が内層ベタパターン161へ逃げることを抑制できる。
【0054】
よって、多層基板1は、最下層パターン15で受熱した熱が表層環状部142まで伝達されやすくなる。したがって、多層基板1は、上記実施形態よりもはんだ上がりを向上できる。これにともなって、多層基板1は、上記実施形態よりも一層、はんだ2を適切に設けることができる。
【0055】
また、多層基板1は、表層熱伝達抑制部143aと内層連結部164aの少なくとも一方の面積によって熱伝達性を調整するため回路への影響を抑えつつ、はんだ上がりを向上できる。多層基板1は、表層パターン14aと内層パターン16aの自由度を損なうことなくはんだ上がりを向上できるともいえる。
【0056】
なお、本開示は、電子装置100は、上記実施形態の多層基板1のかわりに、表層パターン14a、内層パターン16aを備えた多層基板を有していてもよい。この電子装置100は、第1実施形態と同様の効果を奏することができる。
【0057】
また、多層基板1は、一層の内層パターン16aを備えた構成であっても、複数の内層パターン16aを備えた構成であってもよい。複数の内層パターン16aを備えた構成の場合は、多層基板は、最下層パターン15に最も近い内層パターン16aから、表層パターン14aまで、徐々に熱伝達抑制部の面積を小さくしてもよい。
【0058】
(変形例2)
図7を用いて、多層基板1に関して説明する。なお、多層基板に関しては、便宜的に、上記実施形態と同じ符号を付与している。ここでは、主に、上記実施形態との相違点に関して説明する。多層基板は、表層パターン14bと内層パターン16bの構成が多層基板1と異なる。また、図7では、上記実施形態と同じ構成要素に対して、上記実施形態と同じ符号を付与している。
【0059】
図7の上段に示すように、表層パターン14bは、表層ベタパターン141b、表層環状部142、表層連結部144を有している。また、表層パターン14bは、表層熱伝達抑制部143が設けられている。
【0060】
図7の下段に示すように、内層パターン16bは、内層ベタパターン161b、内層環状部162、内層連結部164を有している。また、内層パターン16bは、内層熱伝達抑制部163が設けられている。なお、多層基板1は、表層熱伝達抑制部143の面積と、内層熱伝達抑制部163の面積とが同等に設けられている。
【0061】
多層基板1は、非最下層パターンにおいて、最下層パターン15から遠い非最下層パターンよりも最下層パターン15に近い非最下層パターンの方が、第1環状部から第1大面積部へ熱伝達しにくい構成を有している。そして、本変形例は、その一例として、表層ベタパターン141bと内層ベタパターン161bの面積を異ならせている。
【0062】
内層パターン16bは、表層パターン14bよりも最下層パターン15に近い非最下層パターンである。よって、多層基板1は、表層ベタパターン141bの面積よりも内層ベタパターン161bの面積の方が小さい。これによって、多層基板1は、表層環状部142から表層ベタパターン141bよりも、内層環状部162から内層ベタパターン161bの方が熱伝達しにくい構成となっている。ここでの面積は、一面や反対面に平行な平面の面積である。
【0063】
多層基板1は、上記実施形態と同様の効果を奏することができる。さらに、多層基板1は、変形例1と同様、上記実施形態よりも一層、はんだ2を適切に設けることができる。
【0064】
また、多層基板1は、表層ベタパターン141bと内層ベタパターン161bの少なくとも一方の面積によって熱伝達性を調整する。よって、多層基板1は、表層熱伝達抑制部143aと内層連結部164aの面積で熱伝達性を調整する場合よりも、表層パターン14bと内層パターン16bの加工が複雑になることを抑制しつつ、はんだ上がりを向上できる。
【0065】
なお、電子装置100は、上記実施形態の多層基板1のかわりに、表層パターン14b、内層パターン16bを備えた多層基板を有していてもよい。この電子装置100は、上記実施形態と同様の効果を奏することができる。
【0066】
また、多層基板1は、一層の内層パターン16aを備えた構成であっても、複数の内層パターン16aを備えた構成であってもよい。複数の内層パターン16aを備えた構成の場合は、多層基板は、最下層パターン15に最も近い内層パターン16aから、表層パターン14aまで、徐々にベタパターンの面積を大きくしてもよい。
【0067】
(変形例3)
図8を用いて、変形例3の多層基板1cに関して説明する。ここでは、主に、上記実施形態との相違点に関して説明する。多層基板1cは、表層パターン14cと内層パターン16cの構成が多層基板1と異なる。また、図8では、上記実施形態と同じ構成要素に対して、上記実施形態と同じ符号を付与している。
【0068】
多層基板1cは、表層パターン14cと内層パターン16cとを備えている。表層パターン14cは、表層熱伝達抑制部143cが設けられている。表層熱伝達抑制部143cは、表層ベタパターン141および表層環状部142よりも膜厚が薄い部位である。つまり、表層熱伝達抑制部143cは、導電性の部位である。よって、表層熱伝達抑制部143cは、配線パターンが除去された表層熱伝達抑制部143とは異なる。
【0069】
内層パターン16cは、内層熱伝達抑制部163cが設けられている。内層熱伝達抑制部163cは、表層熱伝達抑制部143cと同様、内層ベタパターン161および内層環状部162よりも膜厚が薄い部位である。
【0070】
変形例3の多層基板1cは、多層基板1と同様の効果を奏することができる。なお、本開示は、電子装置100は、多層基板1のかわりに多層基板1cを有していてもよい。この電子装置100は、上記実施形態と同様の効果を奏することができる。
【0071】
また、変形例3は、変形例1または変形例2と組み合わせて実施することもできる。つまり、多層基板1cの非最下層パターンは、最下層パターン15から遠い非最下層パターンよりも最下層パターン15に近い非最下層パターンの方が、第1環状部から第1大面積部へ熱伝達しにくい構成を有していてもよい。
【0072】
なお、第1環状部から第1大面積部への熱伝達とは、一つの配線パターンにおける第1環状部から第1大面積部への熱伝達である。よって、表層パターン14cでは、表層環状部142から表層ベタパターン141への熱伝達である。同様に、内層パターン16cでは、一つの内層パターン16cにおける、内層環状部162から内層ベタパターン161への熱伝達である。
【0073】
具体的には、多層基板1cは、表層熱伝達抑制部143cと内層熱伝達抑制部163cの膜厚を変えることで熱伝達を調整する。多層基板1cは、最下層パターン15から遠い内層パターン16cの内層熱伝達抑制部163cよりも、最下層パターン15に近い内層パターン15cの内層熱伝達抑制部163cの方が膜厚が薄い。そして、多層基板1cは、表層熱伝達抑制部143cよりも、各内層熱伝達抑制部163cの方が膜厚が薄い。これによって、多層基板1cは、変形例1や変形例2と同様の効果を奏することができる。
【0074】
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態、変形例、構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態が本開示に示されているが、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範畴や思想範囲に入るものである。
【符号の説明】
【0075】
1,1c…多層基板、11…絶縁基材、12…貫通穴、14,14a~14c…表層パターン、140,140a…サーマルランド、141,141b…表層ベタパターン、142…表層環状部、143,143a,143c…表層熱伝達抑制部、144,144a…表層連結部、15…最下層パターン、151…最下層ベタパターン、152…最下層環状部、16,16a~16c…内層パターン、161,161b…内層ベタパターン、162…内層環状部、163,163a,163c…内層熱伝達抑制部、164a…内層連結部、17…貫通導体、2…はんだ、21…はんだ材、3…端子、31…コネクタ、4…回路素子、100…電子装置、200…はんだ槽
図1
図2
図3
図4
図5
図6
図7
図8