特許 7473435 放電回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-15

(45)【発行日】2024-04-23

(54)【発明の名称】放電回路

(51)【国際特許分類】

   H02M 3/00 20060101AFI20240416BHJP

【ＦＩ】

H02M3/00 C

【請求項の数】 5

(21)【出願番号】P 2020160975

(22)【出願日】2020-09-25

(65)【公開番号】P2022054020

(43)【公開日】2022-04-06

【審査請求日】2023-08-02

(73)【特許権者】

【識別番号】000002037

【氏名又は名称】新電元工業株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】浅見 和博

(72)【発明者】

【氏名】若林 浩二

【審査官】安池 一貴

(56)【参考文献】

【文献】特開２０１２－１４７６７２（ＪＰ，Ａ）

【文献】特開２０１２－２３１５５６（ＪＰ，Ａ）

【文献】特開昭６２－２６０５６４（ＪＰ，Ａ）

【文献】特開２００６－１１５５９４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１３／００３５８１９（ＵＳ，Ａ１）

【文献】特開２０１０－１４８２３４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／００

Ｈ０２Ｍ ７／００

(57)【特許請求の範囲】

【請求項1】

一端が、コンデンサの高電位側の端子に電気的に接続された、第１抵抗と、
第１端子が、前記第１抵抗の他端に電気的に接続され、第２端子に、前記コンデンサの電荷の放電を行う場合に第１レベルとなり、前記コンデンサの電荷の放電を行わない場合に第２レベルとなる制御信号が入力され、第３端子が、基準電位に電気的に接続された、第１スイッチング素子と、
第１入力端子に、前記コンデンサの電圧に応じた電圧が入力され、第２入力端子に、閾値電圧が入力され、前記コンデンサの電圧に応じた電圧と前記閾値電圧との比較に基づく信号を出力する、コンパレータと、
前記第１スイッチング素子の前記第１端子の電圧に基づいて、前記コンパレータの前記第１入力端子又は前記第２入力端子の電圧を所定電圧に設定する、電圧設定回路と、
を備える、
ことを特徴とする、放電回路。

【請求項2】

前記電圧設定回路は、
前記第１スイッチング素子の前記第１端子の電圧がローレベルである場合に、前記コンパレータの前記第２入力端子の電圧を、前記第１入力端子の電圧よりも高い前記所定電圧に設定する、
ことを特徴とする、請求項１に記載の放電回路。

【請求項3】

前記電圧設定回路は、
一端が、電源電位に電気的に接続された、第２抵抗と、
一端が、前記第２抵抗の他端に電気的に接続された、第３抵抗と、
アノードが、前記第３抵抗の他端に電気的に接続され、カソードが、前記第１スイッチング素子の前記第１端子に電気的に接続された、第１ダイオードと、
第１端子が、前記電源電位に電気的に接続され、第２端子が、前記第１抵抗の他端及び前記第２抵抗の一端に電気的に接続された、第２スイッチング素子と、
一端が、前記第２スイッチング素子の第３端子に電気的に接続され、他端が、前記コンパレータの前記第２端子に電気的に接続された、第４抵抗と、
を備える、
ことを特徴とする、請求項２に記載の放電回路。

【請求項4】

前記電圧設定回路は、
前記第１スイッチング素子の前記第１端子の電圧がローレベルである場合に、前記コンパレータの前記第１入力端子の電圧を、前記閾値電圧よりも低い前記所定電圧に設定する、
ことを特徴とする、請求項１に記載の放電回路。

【請求項5】

前記電圧設定回路は、
アノードが、前記コンパレータの前記第１端子に電気的に接続され、カソードが、前記第１スイッチング素子の前記第１端子に電気的に接続された、第２ダイオード
を備える、
ことを特徴とする、請求項４に記載の放電回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、放電回路に関する。

【背景技術】

【0002】

特許文献１には、残留電荷を放電する放電回路が記載されている。特許文献１記載の放電回路は、抵抗とＭＯＳトランジスタとが直列回路を構成し、この直列回路が電源回路の出力端子とグランドとの間に接続されている。この放電回路では、ＭＯＳトランジスタがオンになると、残留電荷が抵抗及びＭＯＳトランジスタを経由してグランドに放電される。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１０－１４８２３４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＭＯＳトランジスタは、短絡故障する場合がある。特許文献１記載の放電回路では、ＭＯＳトランジスタが短絡故障した場合に、電源回路が電力を出力していると、電流が電源回路から抵抗及びＭＯＳトランジスタを経由してグランドに常時流れるので、無駄な損失電力が常時発生することになる。従って、ＭＯＳトランジスタの短絡故障を検出できることが望まれる。

【0005】

本発明は、短絡故障を検出することができる放電回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様の放電回路は、
一端が、コンデンサの高電位側の端子に電気的に接続された、第１抵抗と、
第１端子が、前記第１抵抗の他端に電気的に接続され、第２端子に、前記コンデンサの電荷の放電を行う場合に第１レベルとなり、前記コンデンサの電荷の放電を行わない場合に第２レベルとなる制御信号が入力され、第３端子が、基準電位に電気的に接続された、第１スイッチング素子と、
第１入力端子に、前記コンデンサの電圧に応じた電圧が入力され、第２入力端子に、閾値電圧が入力され、前記コンデンサの電圧に応じた電圧と前記閾値電圧との比較に基づく信号を出力する、コンパレータと、
前記第１スイッチング素子の前記第１端子の電圧に基づいて、前記コンパレータの前記第１入力端子又は前記第２入力端子の電圧を所定電圧に設定する、電圧設定回路と、
を備える、
ことを特徴とする。

【0007】

前記放電回路において、
前記電圧設定回路は、
前記第１スイッチング素子の前記第１端子の電圧がローレベルである場合に、前記コンパレータの前記第２入力端子の電圧を、前記第１入力端子の電圧よりも高い前記所定電圧に設定する、
ことを特徴とする。

【0008】

前記放電回路において、
前記電圧設定回路は、
一端が、電源電位に電気的に接続された、第２抵抗と、
一端が、前記第２抵抗の他端に電気的に接続された、第３抵抗と、
アノードが、前記第３抵抗の他端に電気的に接続され、カソードが、前記第１スイッチング素子の前記第１端子に電気的に接続された、第１ダイオードと、
第１端子が、前記電源電位に電気的に接続され、第２端子が、前記第１抵抗の他端及び前記第２抵抗の一端に電気的に接続された、第２スイッチング素子と、
一端が、前記第２スイッチング素子の第３端子に電気的に接続され、他端が、前記コンパレータの前記第２端子に電気的に接続された、第４抵抗と、
を備える、
ことを特徴とする。

【0009】

前記放電回路において、
前記電圧設定回路は、
前記第１スイッチング素子の前記第１端子の電圧がローレベルである場合に、前記コンパレータの前記第１入力端子の電圧を、前記閾値電圧よりも低い前記所定電圧に設定する、
ことを特徴とする。

【0010】

前記放電回路において、
前記電圧設定回路は、
アノードが、前記コンパレータの前記第１端子に電気的に接続され、カソードが、前記第１スイッチング素子の前記第１端子に電気的に接続された、第２ダイオード
を備える、
ことを特徴とする。

【発明の効果】

【0011】

本発明の一態様の放電回路は、短絡故障を検出することができるという効果を奏する。

【図面の簡単な説明】

【0012】

【図1】図１は、第１の実施の形態を利用した回路の全体構成を示す図である。

【図2】図２は、比較例の放電回路の回路構成を示す図である。

【図3】図３は、第１の実施の形態の放電回路の回路構成を示す図である。

【図4】図４は、第２の実施の形態の放電回路の回路構成を示す図である。

【発明を実施するための形態】

【0013】

以下に、本発明の放電回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。

【0014】

＜全体構成＞
図１は、第１の実施の形態を利用した回路の全体構成を示す図である。回路１００は、車両に搭載されることが例示されるが、本開示はこれに限定されない。回路１００は、高圧バッテリ１０１と、ＤＣＤＣコンバータ１０２と、回路１０３と、を含む。

【0015】

高圧バッテリ１０１は、高電位側の出力端子１０１ａから高電位側の電位Ｖｉ＋を出力し、低電位側の出力端子１０１ｂから低電位側の電位Ｖｉ－を出力する。電位Ｖｉ－は、基準電位（例えば、接地電位）であっても良い。

【0016】

ＤＣＤＣコンバータ１０２の高電位側の入力端子１０２ａは、スイッチＳＷ１を介して、高圧バッテリ１０１の出力端子１０１ａに電気的に接続されている。ＤＣＤＣコンバータ１０２の低電位側の入力端子１０２ｂは、スイッチＳＷ２を介して、高圧バッテリ１０１の出力端子１０１ｂに電気的に接続されている。

【0017】

ＤＣＤＣコンバータ１０２は、コンデンサＣ１と、電力変換回路１１０と、放電回路１と、を含む。

【0018】

コンデンサＣ１は、入力端子１０２ａ及び入力端子１０２ｂに入力される電圧Ｖｉを安定化させる。電力変換回路１１０は、電圧Ｖｉを異なる直流電圧に変換して、高電位側の出力端子１０２ｃ及び低電位側の出力端子１０２ｄから出力する。

【0019】

回路１０３の高電位側の入力端子１０３ａは、スイッチＳＷ１を介して、高圧バッテリ１０１の出力端子１０１ａに電気的に接続されている。回路１０３の低電位側の入力端子１０３ｂは、スイッチＳＷ２を介して、高圧バッテリ１０１の出力端子１０１ｂに電気的に接続されている。回路１０３は、コンデンサＣ２を含む。コンデンサＣ２は、入力端子１０３ａ及び入力端子１０３ｂに入力される電圧Ｖｉを安定化させる。回路１０３は、インバータが例示されるが、本開示はこれに限定されない。

【0020】

ＤＣＤＣコンバータ１０２と回路１０３とは、並列接続されている。従って、コンデンサＣ１とコンデンサＣ２とは、並列接続されている。

【0021】

放電回路１は、外部の制御回路から入力される制御信号に基づいて、コンデンサＣ１及びＣ２に蓄電された電荷を放電する。外部の制御回路は、ＤＳＰ（Digital Signal Processor）、ＣＰＵ（Central Processing Unit）が例示されるが、本開示はこれに限定されない。

【0022】

＜第１の実施の形態及び比較例＞
以下、第１の実施の形態について説明するが、第１の実施の形態の理解を容易にするため、先に比較例について説明する。

【0023】

（比較例）
図２は、比較例の放電回路の回路構成を示す図である。図２では、並列接続されたコンデンサＣ１とコンデンサＣ２とを、１個のコンデンサとして示している。

【0024】

放電回路１２０は、電圧Ｖｉが予め定められた電圧以上の場合には、フォトカプラを構成する発光ダイオードＰＣａを発光させない。放電回路１２０は、電圧Ｖｉが予め定められた電圧より低い場合には、発光ダイオードＰＣａを発光させる。つまり、放電回路１２０は、低電圧検出機能を有しており、発光ダイオードＰＣａの光は、低電圧検出信号の役割を有している。

【0025】

放電回路１２０は、外部の制御回路から入力される制御信号Ｓがローレベルの場合には、コンデンサＣ１及びＣ２に蓄電された電荷を放電しない。放電回路１２０は、制御信号Ｓがハイレベルの場合には、コンデンサＣ１及びＣ２に蓄電された電荷を放電する。

【0026】

制御信号Ｓは、フォトカプラを介して放電回路１２０に入力されても良い。

【0027】

放電回路１２０は、抵抗Ｒ１からＲ７までと、コンパレータＣＭＰと、トランジスタＱ１と、を含む。

【0028】

抵抗Ｒ１及びＲ２は、電位Ｖｉ＋と電位Ｖｉ－との間に直列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点は、コンパレータＣＭＰの非反転入力端子に電気的に接続されている。つまり、コンパレータＣＭＰの非反転入力端子には、電圧Ｖｉを抵抗Ｒ１及びＲ２で抵抗分圧した電圧が入力される。

【0029】

抵抗Ｒ３及びＲ４は、電源電位Ｖｃｃと電位Ｖｉ－との間に直列に接続されている。抵抗Ｒ３と抵抗Ｒ４との接続点は、コンパレータＣＭＰの反転入力端子に電気的に接続されている。つまり、コンパレータＣＭＰの反転入力端子には、電源電位Ｖｃｃと電位Ｖｉ－との間の電圧を抵抗Ｒ３及びＲ４で抵抗分圧した電圧が入力される。

【0030】

コンパレータＣＭＰの反転入力端子に入力される電圧は、電源電位Ｖｃｃが一定であるので、一定である。一方、コンパレータＣＭＰの非反転入力端子に入力される電圧は、電圧Ｖｉが変動するので、変動する。

【0031】

抵抗Ｒ１からＲ４までの抵抗値は、電圧Ｖｉが予め定められた電圧以上の場合に、コンパレータＣＭＰの非反転入力端子に入力される電圧が反転入力端子に入力される電圧よりも高くなり、電圧Ｖｉが予め定められた電圧より低い場合に、非反転入力端子に入力される電圧が反転入力端子に入力される電圧よりも低くなるように、設定される。

【0032】

コンパレータＣＭＰの反転入力端子に入力される一定の電圧が、本開示の「閾値電圧」の一例に相当する。コンパレータＣＭＰの非反転入力端子が、本開示の「第１端子」の一例に相当する。コンパレータＣＭＰの反転入力端子が、本開示の「第２端子」の一例に相当する。

【0033】

コンパレータＣＭＰは、非反転入力端子に入力される電圧が反転入力端子に入力される閾値電圧以上の場合には、ハイレベルの電圧を出力する。コンパレータＣＭＰは、非反転入力端子に入力される電圧が反転入力端子に入力される閾値電圧より低い場合には、ローレベルの電圧を出力する。

【0034】

抵抗Ｒ５の一端は、電源電位Ｖｃｃに電気的に接続されている。抵抗Ｒ６の一端は、抵抗Ｒ５の他端に電気的に接続されている。抵抗Ｒ６の他端は、コンパレータＣＭＰの出力端子に電気的に接続されている。発光ダイオードＰＣａのアノードは、抵抗Ｒ６の一端に電気的に接続されている。発光ダイオードＰＣａのカソードは、抵抗Ｒ６の他端に電気的に接続されている。つまり、発光ダイオードＰＣａには、電源電位ＶｃｃとコンパレータＣＭＰの出力電位との間の電圧を抵抗Ｒ５及びＲ６で抵抗分圧した電圧が入力される。

【0035】

コンパレータＣＭＰの出力電位がハイレベルの場合（電圧Ｖｉが予め定められた電圧以上の場合）には、発光ダイオードＰＣａには電圧が掛からず、発光ダイオードＰＣａは発光しない。一方、コンパレータＣＭＰの出力電位がローレベルの場合（電圧Ｖｉが予め定められた電圧より低い場合）には、発光ダイオードＰＣａに電圧が掛かり、発光ダイオードＰＣａは発光する。

【0036】

放電抵抗である抵抗Ｒ７の一端は、コンデンサＣ１及びＣ２の高電位側の端子に電気的に接続されている。トランジスタＱ１のドレインは、抵抗Ｒ７の他端に電気的に接続されている。トランジスタＱ１のソースは、電位Ｖｉ－に電気的に接続されている。

【0037】

本開示では、トランジスタＱ１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）としたが、本開示はこれに限定されない。トランジスタＱ１は、バイポーラトランジスタであっても良い。

【0038】

抵抗Ｒ７が、本開示の「第１抵抗」の一例に相当する。トランジスタＱ１が、本開示の「第１スイッチング素子」の一例に相当する。トランジスタＱ１のドレイン又はコレクタが、本開示の「第１端子」の一例に相当する。トランジスタＱ１のゲート又はベースが、本開示の「第２端子」の一例に相当する。トランジスタＱ１のソース又はエミッタが、本開示の「第３端子」の一例に相当する。

【0039】

制御信号Ｓがローレベルの場合には、トランジスタＱ１はオフ状態になるので、コンデンサＣ１及びＣ２に蓄電された電荷は放電されない。制御信号Ｓがハイレベルの場合には、トランジスタＱ１はオン状態になるので、コンデンサＣ１及びＣ２に蓄電された電荷が抵抗Ｒ７及びトランジスタＱ１を経由して放電される。なお、コンデンサＣ１及びＣ２に蓄電された電荷が放電される場合には、スイッチＳＷ１及びＳＷ２がオフに制御される。

【0040】

放電回路１２０では、トランジスタＱ１が短絡故障した場合に、高圧バッテリ１０１が電圧Ｖｉを出力していると、電流が高圧バッテリ１０１から抵抗Ｒ７及びトランジスタＱ１を経由して常時流れるので、無駄な損失電力が常時発生することになる。従って、トランジスタＱ１の短絡故障を検出できることが望まれる。

【0041】

（第１の実施の形態）
図３は、第１の実施の形態の放電回路の回路構成を示す図である。

【0042】

第１の実施の形態の放電回路１の構成要素のうち、比較例の放電回路１２０と同一の構成要素については、同一の参照符号を付して、説明を省略する。

【0043】

放電回路１は、比較例の放電回路１２０と比較して、電圧設定回路２を更に含む点で異なる。

【0044】

電圧設定回路２は、抵抗Ｒ１１からＲ１３までと、ダイオードＤ１と、トランジスタＱ２と、を含む。

【0045】

抵抗Ｒ１１の一端は、電源電位Ｖｃｃに電気的に接続されている。抵抗Ｒ１２の一端は、抵抗Ｒ１１の他端に電気的に接続されている。ダイオードＤ１のアノードは、抵抗Ｒ１２の他端に電気的に接続されている。ダイオードＤ１のカソードは、トランジスタＱ１のドレインに電気的に接続されている。トランジスタＱ２のエミッタは、電源電位Ｖｃｃに電気的に接続されている。トランジスタＱ２のベースは、抵抗Ｒ１１と抵抗Ｒ１２との接続点に電気的に接続されている。抵抗Ｒ１３の一端は、トランジスタＱ２のコレクタに電気的に接続されている。抵抗Ｒ１３の他端は、コンパレータＣＭＰの反転入力端子に電気的に接続されている。

【0046】

抵抗Ｒ１１が、本開示の「第２抵抗」の一例に相当する。抵抗Ｒ１２が、本開示の「第３抵抗」の一例に相当する。抵抗Ｒ１３が、本開示の「第４抵抗」の一例に相当する。ダイオードＤ１が、本開示の「第１ダイオード」の一例に相当する。トランジスタＱ２が、本開示の「第２スイッチング素子」の一例に相当する。

【0047】

第１の実施の形態では、トランジスタＱ２は、バイポーラトランジスタとしたが、本開示はこれに限定されない。トランジスタＱ２は、ＭＯＳＦＥＴであっても良い。トランジスタＱ２のエミッタ又はソースが、本開示の「第１端子」の一例に相当する。トランジスタＱ２のベース又はゲートが、本開示の「第２端子」の一例に相当する。トランジスタＱ２のコレクタ又はドレインが、本開示の「第３端子」の一例に相当する。

【0048】

制御信号Ｓがローレベルの場合（コンデンサＣ１及びＣ２に蓄電された電荷を放電しない場合）、且つ、トランジスタＱ１が短絡故障していない場合、トランジスタＱ１のドレインの電位は電位Ｖｉ＋になるので、ダイオードＤ１は非導通状態になる。これにより、トランジスタＱ２のベースの電位は電源電位Ｖｃｃになるので、トランジスタＱ２はオフ状態になる。従って、コンパレータＣＭＰの反転入力端子の電圧は、閾値電圧のまま維持される。

【0049】

制御信号Ｓがローレベルの場合（コンデンサＣ１及びＣ２に蓄電された電荷を放電しない場合）、且つ、トランジスタＱ１が短絡故障している場合、トランジスタＱ１のドレインの電位は電位Ｖｉ－になるので、ダイオードＤ１は導通状態になる。これにより、トランジスタＱ２のベースの電位は、電源電位Ｖｃｃと電位Ｖｉ－との間の電圧を抵抗Ｒ１１及び抵抗Ｒ１２で抵抗分圧した電位になるので、トランジスタＱ２はオン状態になる。これにより、コンパレータＣＭＰの反転入力端子の電圧は、抵抗Ｒ１３を介して、電源電位Ｖｃｃにプルアップされる。従って、コンパレータＣＭＰは、非反転入力端子に入力される電圧にかかわらず、ローレベルの電圧を出力する。これにより、発光ダイオードＰＣａは、発光する。

【0050】

つまり、電圧設定回路２は、トランジスタＱ１のドレインの電位がローレベルである場合に、コンパレータＣＭＰの反転入力端子の電圧を、非反転入力端子の電圧よりも高い電圧に設定する。

【0051】

外部の制御回路は、電圧Ｖｉが供給されているにもかかわらず、発光ダイオードＰＣａが発光（低電圧検出）するので、トランジスタＱ１が短絡故障していると判定することができる。例えば、外部の制御回路は、トランジスタＱ１が短絡故障していることを車両に通知することができる。

【0052】

以上説明したように、放電回路１は、トランジスタＱ１が短絡故障した場合に、発光ダイオードＰＣａを発光させることができる。これにより、放電回路１は、トランジスタＱ１の短絡故障を検出することができる。

【0053】

また、放電回路１は、コンパレータＣＭＰを、低電圧検出と短絡故障検出とで共用できるので、回路素子を抑制できるとともに、配線数を抑制できる。

【0054】

＜第２の実施の形態＞
図４は、第２の実施の形態の放電回路の回路構成を示す図である。

【0055】

第２の実施の形態の放電回路１Ａの構成要素のうち、比較例の放電回路１２０又は第１の実施の形態の放電回路１と同一の構成要素については、同一の参照符号を付して、説明を省略する。

【0056】

放電回路１Ａは、比較例の放電回路１２０と比較して、電圧設定回路３を更に含む点で異なる。

【0057】

電圧設定回路３は、ダイオードＤ２を含む。

【0058】

ダイオードＤ２のアノードは、コンパレータＣＭＰの非反転入力端子に電気的に接続されている。ダイオードＤ２のカソードは、トランジスタＱ１のドレインに電気的に接続されている。

【0059】

ダイオードＤ２が、本開示の「第２ダイオード」の一例に相当する。

【0060】

制御信号Ｓがローレベルの場合（コンデンサＣ１及びＣ２に蓄電された電荷を放電しない場合）、且つ、トランジスタＱ１が短絡故障していない場合、トランジスタＱ１のドレインの電位は電位Ｖｉ＋になるので、ダイオードＤ２は非導通状態になる。従って、コンパレータＣＭＰの非反転入力端子の電圧は、電圧Ｖｉを抵抗Ｒ１及びＲ２で抵抗分圧した電圧のまま維持される。

【0061】

制御信号Ｓがローレベルの場合（コンデンサＣ１及びＣ２に蓄電された電荷を放電しない場合）、且つ、トランジスタＱ１が短絡故障している場合、トランジスタＱ１のドレインの電位は電位Ｖｉ－になるので、ダイオードＤ２は導通状態になる。これにより、コンパレータＣＭＰの非反転入力端子の電圧は、基準電位にプルダウンされる。従って、コンパレータＣＭＰは、非反転入力端子に入力される閾値電圧にかかわらず、ローレベルの電圧を出力する。これにより、発光ダイオードＰＣａは、発光する。

【0062】

つまり、電圧設定回路３は、トランジスタＱ１のドレインの電位がローレベルである場合に、コンパレータＣＭＰの非反転入力端子の電圧を、反転入力端子の電圧よりも低い電圧に設定する。

【0063】

外部の制御回路は、電圧Ｖｉが供給されているにもかかわらず、発光ダイオードＰＣａが発光（低電圧検出）するので、トランジスタＱ１が短絡故障していると判定することができる。例えば、外部の制御回路は、トランジスタＱ１が短絡故障していることを車両に通知することができる。

【0064】

以上説明したように、放電回路１Ａは、トランジスタＱ１が短絡故障した場合に、発光ダイオードＰＣａを発光させることができる。これにより、放電回路１Ａは、トランジスタＱ１の短絡故障を検出することができる。

【0065】

また、放電回路１Ａは、コンパレータＣＭＰを、低電圧検出と短絡故障検出とで共用できるので、回路素子を抑制できるとともに、配線数を抑制できる。

【0066】

本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0067】

１、１Ａ、１２０ 放電回路
２、３ 電圧設定回路
１０１ 高圧バッテリ
１０２ ＤＣＤＣコンバータ
ＳＷ１、ＳＷ２ スイッチ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ１１、Ｒ１２、Ｒ１３ 抵抗
Ｄ１、Ｄ２ ダイオード
ＣＭＰ コンパレータ
Ｃ１、Ｃ２ コンデンサ
ＰＣａ 発光ダイオード
Ｑ１、Ｑ２ トランジスタ

【図1】

【図2】

【図3】

【図4】