特許 7473437 電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-15

(45)【発行日】2024-04-23

(54)【発明の名称】電子部品

(51)【国際特許分類】

   H01F 17/00 20060101AFI20240416BHJP

   H01G 4/40 20060101ALI20240416BHJP

   H01G 4/33 20060101ALI20240416BHJP

   H01F 27/00 20060101ALI20240416BHJP

   H03H 7/075 20060101ALI20240416BHJP

   H01L 21/822 20060101ALI20240416BHJP

   H01L 27/04 20060101ALI20240416BHJP

【ＦＩ】

H01F17/00 D

H01G4/40 321A

H01G4/33 102

H01F27/00 S

H03H7/075 Z

H01L27/04 L

H01L27/04 C

H01L27/04 D

【請求項の数】 6

(21)【出願番号】P 2020162536

(22)【出願日】2020-09-28

(65)【公開番号】P2022055128

(43)【公開日】2022-04-07

【審査請求日】2023-04-18

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】深江 優

(72)【発明者】

【氏名】花井 智也

(72)【発明者】

【氏名】大庭 悠輔

(72)【発明者】

【氏名】吉田 健一

(72)【発明者】

【氏名】安田 克治

(72)【発明者】

【氏名】大塚 隆史

【審査官】古河 雅輝

(56)【参考文献】

【文献】特開２０１９－１８６６９６（ＪＰ，Ａ）

【文献】特開２００６－１７３７９０（ＪＰ，Ａ）

【文献】特開２０１０－８０５５１（ＪＰ，Ａ）

【文献】特開２００８－９２４５４（ＪＰ，Ａ）

【文献】国際公開第２０１３／１０８６５１（ＷＯ，Ａ１）

【文献】特開２００８－３４６２６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｆ １７／００ －２１／１２

Ｈ０１Ｆ ２７／００

Ｈ０１Ｆ ２７／０２

Ｈ０１Ｆ ２７／０６

Ｈ０１Ｆ ２７／０８

Ｈ０１Ｆ ２７／２３

Ｈ０１Ｆ ２７／２６ －２７／３０

Ｈ０１Ｆ ２７／３２

Ｈ０１Ｆ ２７／３６

Ｈ０１Ｆ ２７／４２

Ｈ０１Ｆ ３８／４２ －４１／０４

Ｈ０１Ｆ ４１／０８

Ｈ０１Ｆ ４１／１０

Ｈ０１Ｇ ４／００ － ４／１０

Ｈ０１Ｇ ４／１４ － ４／２２

Ｈ０１Ｇ ４／２２４

Ｈ０１Ｇ ４／２５５－ ４／４０

Ｈ０１Ｇ １３／００ －１７／００

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

Ｈ０３Ｈ １／００ － ３／００

Ｈ０３Ｈ ５／００ － ７／１３

(57)【特許請求の範囲】

【請求項1】

第１のインダクタパターンを含む第１の導体層と、
誘電体膜を介して前記第１のインダクタパターンの一部と重なるキャパシタの上部電極と、
前記第１の導体層及び前記上部電極を覆う第１の絶縁層と、
前記第１の絶縁層上に設けられ、第２のインダクタパターンを含む第２の導体層と、
前記第２の導体層を覆う第２の絶縁層と、を備え、
前記第２のインダクタパターンの一端は、前記第１の絶縁層に設けられた第１のビアを介して前記第１のインダクタパターンの一端に接続され、
前記第１のインダクタパターンの前記一部は、前記キャパシタの下部電極として機能し、
前記第２の導体層は、前記第２のインダクタパターンから分岐又は独立して設けられ、前記上部電極と重なるダミーパターンをさらに含むことを特徴とする電子部品。

【請求項2】

前記上部電極は、前記第１の絶縁層に設けられた第２のビアを介して前記第２のインダクタパターンに接続されることを特徴とする請求項１に記載の電子部品。

【請求項3】

前記第２の導体層は、面内で前記第２のインダクタパターンとは分離して設けられた導体パターンをさらに含み、
前記上部電極は、前記第１の絶縁層に設けられた第２のビアを介して前記導体パターンに接続されることを特徴とする請求項１に記載の電子部品。

【請求項4】

前記ダミーパターンは、前記第２のインダクタパターンから分岐して設けられ、
前記上部電極は、前記ダミーパターン又は前記第２のインダクタパターンによって全体が覆われることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品。

【請求項5】

前記ダミーパターンは、前記第２のインダクタパターンから独立して設けられ、
前記上部電極は、前記ダミーパターン又は前記第２のインダクタパターンによって、前記ダミーパターンと前記第２のインダクタパターンを分離するスリットと重なる位置を除く全体が覆われることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品。

【請求項6】

前記ダミーパターンには、前記第１の絶縁層を露出させる複数の開口部が設けられていることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は電子部品に関し、特に、キャパシタとインダクタが集積された電子部品に関する。

【背景技術】

【0002】

キャパシタとインダクタが集積された電子部品としては、特許文献１に記載された電子部品が知られている。特許文献１に記載された電子部品は、２層の導体層を用いてキャパシタとインダクタの直列回路を構成している。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００８－３４６２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、電子部品をより高機能化するために３層以上の導体層を用いると、導体層間を絶縁する絶縁層の応力が強くなり、場合によっては絶縁層の応力によって界面における剥離が生じることがあった。

【0005】

したがって、本発明の目的は、キャパシタとインダクタが集積された３層以上の導体層を有する電子部品において、絶縁層の応力に起因する界面剥離を防止することを目的とする。

【課題を解決するための手段】

【0006】

本発明による電子部品は、第１のインダクタパターンを含む第１の導体層と、誘電体膜を介して第１のインダクタパターンの一部と重なるキャパシタの上部電極と、第１の導体層及び上部電極を覆う第１の絶縁層と、第１の絶縁層上に設けられ第２のインダクタパターンを含む第２の導体層と、第２の導体層を覆う第２の絶縁層とを備え、第２のインダクタパターンの一端は、第１の絶縁層に設けられた第１のビアを介して第１のインダクタパターンの一端に接続され、第１のインダクタパターンの一部はキャパシタの下部電極として機能し、第２の導体層は、第２のインダクタパターンから分岐又は独立して設けられ、上部電極と重なるダミーパターンをさらに含むことを特徴とする。

【0007】

本発明によれば、上部電極と重なるダミーパターンを備えていることから、第２の絶縁層の応力が上部電極に直接加わることがない。これにより、上部電極に加わる応力が低減されることから、上部電極の直下に位置する第１の導体層と誘電体膜の界面における剥離を防止することが可能となる。

【0008】

本発明において、上部電極は、第１の絶縁層に設けられた第２のビアを介して第２のインダクタパターンに接続されていても構わない。これによれば、キャパシタとインダクタの並列回路を構成することが可能となる。或いは、第２の導体層は面内で第２のインダクタパターンとは分離して設けられた導体パターンをさらに含み、上部電極は第１の絶縁層に設けられた第２のビアを介して導体パターンに接続されていても構わない。つまり、キャパシタの上部電極と第２のインダクタパターンを直接接続する点は必須ではない。

【0009】

本発明において、ダミーパターンは、第２のインダクタパターンから分岐して設けられ、上部電極はダミーパターン又は第２のインダクタパターンによって全体が覆われていても重なっていても構わない。これによれば、上部電極に加わる応力をより低減することが可能となる。

【0010】

本発明において、ダミーパターンは、第２のインダクタパターンから独立して設けられ、上部電極は、ダミーパターン又は第２のインダクタパターンによって、ダミーパターンと第２のインダクタパターンを分離するスリットと重なる位置を除く全体が覆われていても構わない。これによれば、ダミーパターンを設けたことによる第２のインダクタパターンの特性変化が生じないため、設計が容易となる。

【0011】

本発明において、ダミーパターンには、第１の絶縁層を露出させる複数の開口部が設けられていても構わない。これによれば、ダミーパターンの面積が広い場合であっても、第１の絶縁層を硬化させる際に生じるガスを開口部から放出することが可能となる。

【発明の効果】

【0012】

このように、本発明によれば、キャパシタとインダクタが集積された３層以上の導体層を有する電子部品において、絶縁層の応力に起因する界面剥離を防止することが可能となる。

【図面の簡単な説明】

【0013】

【図1】図１は、本発明の一実施形態による電子部品１の構造を説明するための略平面図である。

【図2】図２は、図１のＡ－Ａ線に沿った略断面図である。

【図3】図３は、導体層Ｍ１，ＭＭのパターン形状を示す略平面図である。

【図4】図４は、絶縁層１１に設けられたビアの位置を示す略平面図である。

【図5】図５は、導体層Ｍ２のパターン形状を示す略平面図である。

【図6】図６は、電子部品１の等価回路図である。

【図7】図７は、導体パターン２５と誘電体膜４の界面において剥離が生じるメカニズムを説明するための模式図であり、（ａ）はダミーパターンが存在しない状態を示し、（ｂ）はダミーパターンが存在する状態を示している。

【図8】図８は、第１の変形例による導体層Ｍ２のパターン形状を示す略平面図である。

【図9】図９は、第２の変形例による導体層Ｍ２のパターン形状を示す略平面図である。

【図10】図１０は、変形例による電子部品１Ａの構造を説明するための略平面図である。

【図11】図１１は、図１０のＢ－Ｂ線に沿った略断面図である。

【図12】図１２は、電子部品１Ａにおける導体層Ｍ２のパターン形状を示す略平面図である。

【発明を実施するための形態】

【0014】

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

【0015】

図１は、本発明の一実施形態による電子部品１の構造を説明するための略平面図である。また、図２は、図１のＡ－Ａ線に沿った略断面図である。

【0016】

本実施形態による電子部品１はＬＣフィルタであり、図１及び図２に示すように、基板２と、基板２の主面上に形成された導体層Ｍ１，ＭＭ，Ｍ２及び絶縁層１１，１２を備えている。導体層Ｍ１，ＭＭのパターン形状については図３に示されており、絶縁層１１に設けられたビアの位置については図４に示されており、導体層Ｍ２のパターン形状については図５に示されている。基板２の材料としては、化学的・熱的に安定で応力発生が少なく、表面の平滑性を保つことができる材料であればよく、特に限定されるものではないが、シリコン単結晶、アルミナ、サファイア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ₃単結晶、表面酸化シリコン、ガラス、石英、フェライトなどを用いることができる。基板２の表面は平坦化層３で覆われている。平坦化層３としては、アルミナや酸化シリコンなどを用いることができる。

【0017】

導体層Ｍ１は最下層に位置する導体層であり、図３に示すように、導体パターン２１～２６を含んでいる。このうち、導体パターン２１～２４は端子電極パターンであり、ループ状の導体パターン２５はインダクタパターン兼キャパシタの下部電極であり、導体パターン２６はキャパシタの下部電極である。導体パターン２５の一端は導体パターン２１に接続されている。また、導体層パターン２６は、導体パターン２３，２４に接続されている。これら導体パターン２１～２６は、いずれも平坦化層３と接する薄いシード層Ｓと、シード層Ｓ上に設けられ、シード層Ｓよりも膜厚の大きい銅（Ｃｕ）などからなるメッキ層Ｐによって構成されている。他の導体層ＭＭ，Ｍ２に位置する導体パターンについても同様であり、シード層Ｓとメッキ層Ｐの積層体によって構成されている。

【0018】

導体パターン２１～２６のうち、少なくともキャパシタの下部電極を構成する導体パターン２５，２６については、その上面が誘電体膜（容量絶縁膜）４で覆われている。誘電体膜４は、窒化シリコンなどの無機絶縁材料からなる。

【0019】

導体パターン２５，２６の上面には、誘電体膜４を介して導体パターン３１，３２が形成されている。導体パターン３１，３２は、導体層Ｍ１と導体層Ｍ２の間に位置する導体層ＭＭに属し、キャパシタの上部電極を構成する。これにより、導体パターン２５を下部電極とし、導体パターン３１を上部電極とするキャパシタと、導体パターン２６を下部電極とし、導体パターン３２を上部電極とするキャパシタが形成される。導体層ＭＭの厚さは導体層Ｍ１，Ｍ２よりも薄く、これにより導体層ＭＭのパターン精度が高められている。導体層Ｍ１及び導体層ＭＭは、ポリイミドなどの樹脂材料からなる絶縁層１１で覆われる。

【0020】

図４に示すように、絶縁層１１には導体層Ｍ１，ＭＭを露出させるビア４１～４７が設けられている。このうち、ビア４１～４４はそれぞれ導体パターン２１～２４を露出させる位置に設けられ、ビア４５は導体パターン２５の端部を露出させる位置に設けられ、ビア４６，４７はそれぞれ導体パターン３１，３２を露出させる位置に設けられる。

【0021】

導体層Ｍ２は、絶縁層１１の表面に設けられた２層目の導体層であり、図５に示すように、導体パターン５１～５８を含んでいる。このうち、導体パターン５１～５４は端子電極パターンであり、ループ状の導体パターン５５はインダクタパターンであり、導体パターン５６はダミーパターンであり、導体パターン５７は上部電極の引き出しパターンである。導体パターン５１～５４は、ビア４１～４４を介してそれぞれ導体パターン２１～２４に接続される。導体パターン５５の一端は、ビア４５を介して導体パターン２５の他端に接続され、導体パターン５５の他端は、導体パターン５６，５７に接続されるとともに、ビア４６を介して導体パターン３１に接続される。導体パターン５７は、ビア４７を介して導体パターン３２に接続される。

【0022】

図６は、本実施形態による電子部品１の等価回路図である。

【0023】

図６に示すように、本実施形態による電子部品１は、端子電極Ｅ１と内部ノードＮの間にキャパシタＣ１とインダクタＬ１が並列に接続され、端子電極Ｅ２と内部ノードＮの間にインダクタＬ２が接続され、端子電極Ｅ３，Ｅ４と内部ノードＮの間にキャパシタＣ２が接続された回路構成を有する。端子電極Ｅ１は導体パターン２１，５１に対応し、端子電極Ｅ２は導体パターン２２，５２に対応し、端子電極Ｅ３は導体パターン２３，５３に対応し、端子電極Ｅ４は導体パターン２４，５４に対応する。また、内部ノードＮは導体パターン５７に対応する。キャパシタＣ１は、導体パターン２５の一部を下部電極とし、導体パターン３１を上部電極とする。キャパシタＣ２は、導体パターン２６の一部を下部電極とし、導体パターン３２を上部電極とする。インダクタＬ１は導体パターン２５，５５によって構成され、インダクタＬ２は導体パターン５８によって構成される。

【0024】

ダミーパターンを構成する導体パターン５６は、インダクタパターンを構成する導体パターン５５の他端から分岐したパターンであり、平面視で上部電極を構成する導体パターン３１と重なる位置に設けられている。図１に示すように、本実施形態においては、導体パターン５５，５６によって導体パターン３１の全体が覆われている。導体パターン５６は、ＬＣフィルタとしての機能に実質的に寄与しないダミーパターンであり、導体パターン３１の大部分を覆うことによって、導体パターン３１の直下に位置する導体パターン２５と誘電体膜４の界面における剥離を防止する役割を果たす。

【0025】

図７は、導体パターン２５と誘電体膜４の界面において剥離が生じるメカニズムを説明するための模式図であり、（ａ）はダミーパターンが存在しない状態を示し、（ｂ）はダミーパターンである導体パターン５６が存在する状態を示している。

【0026】

図７（ａ）に示すように、上部電極である導体パターン３１の直上にダミーパターンが存在しない場合、導体パターン３１は、絶縁層１１，１２の積層体で覆われることになる。このため、絶縁層１１，１２を硬化させる際に生じる引っ張り応力が導体パターン３１に直接加わり、これにより、密着性の低い導体パターン２５と誘電体膜４の界面において剥離が生じ、キャパシタンスが設計値と異なる値に変化してしまう。これに対し、図７（ｂ）に示すように、上部電極である導体パターン３１の直上にダミーパターンである導体パターン５６を設ければ、少なくとも絶縁層１２を硬化させる際に生じる引っ張り応力が導体パターン３１に直接加わらないため、導体パターン２５と誘電体膜４の界面における剥離が生じにくくなる。このようなメカニズムにより、上部電極である導体パターン３１をダミーパターンである導体パターン５６で覆うことにより、界面剥離を防止することが可能となる。

【0027】

以上説明したように、本実施形態による電子部品１は、上部電極である導体パターン３１をダミーパターンである導体パターン５６で覆っていることから、導体パターン２５と誘電体膜４の界面における剥離を防止することが可能となる。また、導体パターン５６は、インダクタパターンである導体パターン５５から分岐して設けられるとともに、その端部が開放されていることから、電子部品１の回路特性が導体パターン５６によって大きく変化することがない。しかも、インダクタパターンである導体パターン２５の一部をキャパシタの下部電極に兼用していることから、チップサイズを縮小することも可能となる。

【0028】

図８は、第１の変形例による導体層Ｍ２のパターン形状を示す略平面図である。

【0029】

図８に示す第１の変形例は、ダミーパターンである導体パターン５６がインダクタパターンである導体パターン５５から独立している点において、上記実施形態による電子部品１と相違している。その他の基本的な構成は、上記実施形態による電子部品１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。第１の変形例のように、ダミーパターンである導体パターン５６を他の導体パターンから切り離してフローティング状態とすれば、電子部品１の回路特性が導体パターン５６によって変化しないことから、設計が容易となる。この場合、導体パターン５５と導体パターン５６を分離するスリットＳＬと重なる位置においては、導体パターン３１が導体層Ｍ２で覆われないため、界面剥離を防止するためには、スリットＳＬの幅についてはできるだけ狭くすることが好ましい。

【0030】

図９は、第２の変形例による導体層Ｍ２のパターン形状を示す略平面図である。

【0031】

図９に示す第２の変形例は、ダミーパターンである導体パターン５６に絶縁層１１を露出させる複数の開口部５６ａが設けられている点において、上記実施形態による電子部品１と相違している。その他の基本的な構成は、上記実施形態による電子部品１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。第２の変形例のように、導体パターン５６に複数の開口部５６ａを設ければ、ダミーパターンである導体パターン５６の面積が広い場合であっても、絶縁層１１を硬化させる際に生じるガスを開口部５６ａから放出することが可能となる。

【0032】

図１０は、変形例による電子部品１Ａの構造を説明するための略平面図である。また、図１１は、図１０のＢ－Ｂ線に沿った略断面図である。

【0033】

変形例による電子部品１Ａにおいては、導体層Ｍ２に導体パターン５９が追加されている。図１２は、電子部品１Ａにおける導体層Ｍ２のパターン形状を示す略平面図である。図１０～１２に示すように、導体パターン５９は、導体パターン５７から分岐して設けられている。導体パターン５５，５６は、導体層Ｍ２の面内において導体パターン５７，５９から分離されている。変形例による電子部品１Ａが例示するように、キャパシタの上部電極である導体パターン３１をインダクタパターンである導体パターン５５やダミーパターンである導体パターン５６に直接接続する必要はなく、他の導体パターン５９と接続しても構わない。

【0034】

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

【符号の説明】

【0035】

１，１Ａ 電子部品
２ 基板
３ 平坦化層
４ 誘電体膜
１１，１２ 絶縁層
２１～２６，３１，３２，５１～５９ 導体パターン
４１～４７ ビア
５６ａ 開口部
Ｃ１，Ｃ２ キャパシタ
Ｅ１～Ｅ４ 端子電極
Ｌ１，Ｌ２ インダクタ
Ｍ１，ＭＭ，Ｍ２ 導体層
Ｎ 内部ノード
Ｐ メッキ層
Ｓ シード層
ＳＬ スリット

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】