特許 7474112 光モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-16

(45)【発行日】2024-04-24

(54)【発明の名称】光モジュール

(51)【国際特許分類】

   H01S 5/042 20060101AFI20240417BHJP

   H01S 5/022 20210101ALI20240417BHJP

   H01S 5/40 20060101ALI20240417BHJP

【ＦＩ】

H01S5/042 630

H01S5/022

H01S5/40

【請求項の数】 4

(21)【出願番号】P 2020086200

(22)【出願日】2020-05-15

(65)【公開番号】P2021180293

(43)【公開日】2021-11-18

【審査請求日】2023-02-15

(73)【特許権者】

【識別番号】519283819

【氏名又は名称】ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社

(74)【代理人】

【識別番号】110000154

【氏名又は名称】弁理士法人はるか国際特許事務所

(72)【発明者】

【氏名】加賀谷 修

【審査官】百瀬 正之

(56)【参考文献】

【文献】特開２０１７－１９９９０５（ＪＰ，Ａ）

【文献】特開２００７－２８６４５４（ＪＰ，Ａ）

【文献】特開平１０－０５１０６９（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１２／０１２８２９０（ＵＳ，Ａ１）

【文献】特開２０１８－０７４０５７（ＪＰ，Ａ）

【文献】特開２０２０－０３５９４５（ＪＰ，Ａ）

【文献】特開２００９－１５２４７２（ＪＰ，Ａ）

【文献】特開２０１０－２１９７１６（ＪＰ，Ａ）

【文献】特開２０１１－１０３４１８（ＪＰ，Ａ）

【文献】特開２０１９－１３４０５６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ ５／００－５／５０

Ｈ０１Ｌ ２１／４４７－２１／４４９

Ｈ０１Ｌ ２１／６０－２１／６０７

Ｇ０２Ｆ １／００－１／１２５

Ｇ０２Ｆ １／２１－７／００

(57)【特許請求の範囲】

【請求項1】

それぞれ半導体レーザ部及び光変調器部を備えた複数の半導体素子と、
前記複数の半導体素子を配置する搭載面を備えたチップキャリアと、
前記チップキャリアに前記光変調器部ごとに設けられ当該光変調器部へ駆動信号を伝送する伝送線路と、
前記搭載面に前記伝送線路ごとに配置され、前記駆動信号を終端する抵抗素子と、
前記搭載面に形成され、前記半導体レーザ部及び前記光変調器部それぞれの一方電極が接続される第一の導電性パタンと、
前記搭載面に前記半導体レーザ部ごとに配置され、直流電圧を供給される当該半導体レーザ部の他方電極にボンディングワイヤを介して一方電極を接続され、且つ当該半導体レーザ部が接続された前記第一の導電性パタンに他方電極を接続されたチップコンデンサと、
前記搭載面上にて前記第一の導電性パタンとは分離して形成され、前記抵抗素子の一方電極が直接、又は直流遮断コンデンサを介して接続される第二の導電性パタンと、
前記チップキャリアの前記搭載面とは反対側の面、又は前記チップキャリアの内層に設けられ、前記チップキャリアに形成された第一の導電性バイアホールを介して前記第一の導電性パタンと接続され、前記チップキャリアに形成された第二の導電性バイアホールを介して前記第二の導電性パタンと接続される第三の導電性パタンと、
を有し、
分離して形成された前記第一の導電性パタン及び前記第二の導電性パタンは、前記第三の導電性パタンを介して互いに電気的に接続されていることを特徴とする光モジュール。

【請求項2】

前記伝送線路は、ボンディングワイヤにより前記光変調器部及び前記抵抗素子それぞれの他方電極に接続される信号線導体と、当該信号線導体に並行する接地導体とを含んで成る導波路であって、当該伝送線路の少なくとも一部にて、当該伝送線路に対応する前記半導体素子及び前記チップコンデンサが接続された前記第一の導電性パタンと、前記第三の導電性パタンとを前記接地導体に用いたグラウンデッドコプレーナ導波路をなし、
前記第一の導電性パタン上にて、前記半導体素子及び前記チップコンデンサは、対応する前記伝送線路の前記信号線導体に隣接する位置に配置されること、
を特徴とする請求項１に記載の光モジュール。

【請求項3】

前記搭載面上に第一の方向に沿ってｎ個（ｎは２以上の整数である。）の前記半導体素子が列をなし、
前記各伝送線路は前記第一の方向に直交する第二の方向に延在し、
前記列の端からｊ番目（ｊはｎ以下の任意の自然数である。）の前記半導体素子に対応して設けられる前記第一の導電性パタン、前記第二の導電性パタン及び前記信号線導体をそれぞれ、ｊ番目の第一の導電性パタン、第二の導電性パタン及び信号線導体として、
前記ｊ番目の第二の導電性パタンは、前記ｊ番目の半導体素子に対して前記ｊ番目の信号線導体とは反対側に配置され、
前記列の前記端からｋ番目（ｋはｎ－１以下の任意の自然数である。）の前記半導体素子に対応して設けられる前記第一の導電性パタン、前記第二の導電性パタン及び前記信号線導体をそれぞれ、ｋ番目の第一の導電性パタン、第二の導電性パタン及び信号線導体として、
前記伝送線路は、前記ｋ番目の信号線導体の両側に前記接地導体として、前記ｋ番目及びｋ＋１番目の第一の導電性パタンが配置された区間と、前記ｋ番目の第一の導電性パタン及び前記ｋ＋１番目の第二の導電性パタンが配置された区間とを有すること、
を特徴とする請求項２に記載の光モジュール。

【請求項4】

前記複数の半導体素子は、前記搭載面上にて、第一の方向に沿って列をなし、且つ当該第一の方向に交差する第二の方向における前記チップキャリアの一方端部に配置され、
前記伝送線路の入力端子は前記チップキャリアの前記第二の方向における他方端部に配置されること、
を特徴とする請求項１から請求項３のいずれか１つに記載の光モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体レーザ部及び光変調器部を備えた半導体素子が搭載面に配置されたチップキャリアを有する光モジュールに関する。

【背景技術】

【0002】

光ファイバ伝送用の光送受信機（光トランシーバ）は近年のブロードバンドネットワークの普及と共に高速化、小型・低コスト化が図られ、高速化に関しては現在ではビットレートが１００ギガビット／秒［Ｇｂｉｔ／ｓ］のものが広く用いられるようになってきている。小型・低コスト化に関してはＣＦＰ ＭＳＡ（Centum gigabit Form factor Pluggable Multi-Source Agreement）規格からＣＦＰ２，ＣＦＰ４，ＱＳＦＰ２８（各ＭＳＡ規格）へとケース体積の縮小化・部品数の削減化が進んでいる。

【0003】

これらの光トランシーバには送信部に光変調器集積半導体レーザを用いる場合が多い。光変調器集積半導体レーザは半導体レーザダイオードからなる半導体レーザ部と光吸収型変調器(Electroabsorption modulator)からなる光変調器部とを１チップに集積した半導体素子である。高周波動作特性による選別や、ＴＥＣ（thermoelectric coolers：熱電冷却素子）に搭載する都合により、光変調器集積半導体レーザはチップキャリアと呼ばれる小型の、主にセラミックからなる基板に搭載する。

【0004】

本技術分野の背景技術として下記特許文献１及び下記特許文献２がある。これらの文献では、光変調器部を駆動する変調信号が、本来、直流での動作が求められる半導体レーザ部の電位を変動する課題に関して述べられている。特に半導体レーザ部の利得が高い周波数領域、すなわち緩和振動周波数付近での電位変動の抑圧に関して述べられている。

【0005】

また別の背景技術として下記特許文献３がある。この文献では複数個のチップキャリアを並列に近接配置した場合、光変調器部を駆動する変調信号が隣接する他の光変調器部の電位を変動する課題に関して述べられている。

【先行技術文献】

【特許文献】

【0006】

【文献】特許第５４７５４０４号公報

【文献】特開２０１９－１３４０５６号公報

【文献】特開２０１７－１９９９０５号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

伝送速度が１００Ｇｂｉｔ／ｓ級の光トランシーバにおいては、小型化に対応するため、送信部に、４個の半導体レーザや光マルチプレクサを含む光学系などを集積した１個の光サブアセンブリ（Optical SubAssembly：ＯＳＡ）を用いる場合が多い。低コスト化には当該光サブアセンブリにおいてチップキャリアを１個とし、その表面に４個の光変調器集積半導体レーザ、及びそれらの光変調器部を駆動する変調信号を伝送する４個の伝送線路を集積配置するのが好ましい。さらにチップキャリアの面積を縮小することができれば、小型化と低コスト化の両面で好ましい。一方、さらに伝送速度を倍増する手法として、４値のＰＡＭ（Pulse Amplitude Modulation：パルス振幅変調）方式が主流になりつつある。ＰＡＭ４方式では従来の２値（ＮＲＺまたはＰＡＭ２）に比べ、電圧識別範囲が１／３以下となるため、従来より波形品位を良くすること、すなわちノイズやジッタを低減することが求められた。

【0008】

小型化したチップキャリアの表面に４個の光変調器集積半導体レーザと、半導体レーザ部の電位の変動を抑える４個のデカップリング容量(コンデンサ)と、光変調器部を駆動する変調信号を伝える４個の伝送線路とを配置した場合、光変調器集積半導体レーザ及びデカップリング容量が伝送線路に近接する。変調信号により伝送線路の近傍に生ずる磁界は、半導体レーザ部とデカップリング容量との間のループ経路に起電力を生じる。その起電力は両者が近接するほど増加し、半導体レーザ部の電位の変動が大きくなる。当該変動は半導体レーザ部の出力光におけるノイズやジッタとなり、光変調器部の出力光信号の波形品位の劣化が生じる。我々の検討によると、光変調器集積半導体レーザ及びデカップリング容量が伝送線路に近接する影響に比較して、従来用いられていたチップキャリア構造では、半導体レーザ部の電位の変動がさらに増大するという課題を見出した。

【0009】

本発明の目的は光変調器集積半導体レーザを搭載したチップキャリアを有する光モジュールにおいて、光変調器部を駆動する変調信号に起因する半導体レーザ部の電位変動を抑制し、小型化と波形品位の向上を両立した光モジュールを提供することにある。

【課題を解決するための手段】

【0010】

（１）本発明に係る光モジュールは、それぞれ半導体レーザ部及び光変調器部を備えた複数の半導体素子と、前記複数の半導体素子を配置する搭載面を備えたチップキャリアと、前記チップキャリアに前記光変調器部ごとに設けられ当該光変調器部へ駆動信号を伝送する伝送線路と、前記搭載面に前記伝送線路ごとに配置され、前記駆動信号を終端する抵抗素子と、前記搭載面に形成され、前記半導体レーザ部及び前記光変調器部それぞれの一方電極が接続される第一の導電性パタンと、前記搭載面に前記半導体レーザ部ごとに配置され、直流電圧を供給される当該半導体レーザ部の他方電極にボンディングワイヤを介して一方電極を接続され、且つ当該半導体レーザ部が接続された前記第一の導電性パタンに他方電極を接続されたチップコンデンサと、前記搭載面上にて前記第一の導電性パタンとは分離して形成され、前記抵抗素子の一方電極が直接、又は直流遮断コンデンサを介して接続される第二の導電性パタンと、前記チップキャリアの前記搭載面とは反対側の面、又は前記チップキャリアの内層に設けられ、前記チップキャリアに形成された導電性バイアホールを介して前記第一の導電性パタン及び前記第二の導電性パタンと接続される第三の導電性パタンと、を有する。

【0011】

（２）上記（１）に記載の光モジュールにおいて、前記伝送線路は、ボンディングワイヤにより前記光変調器部及び前記抵抗素子それぞれの他方電極に接続される信号線導体と、当該信号線導体に並行する接地導体とを含んで成る導波路であって、当該伝送線路の少なくとも一部にて、当該伝送線路に対応する前記半導体素子及び前記チップコンデンサが接続された前記第一の導電性パタンと、前記第三の導電性パタンとを前記接地導体に用いたグラウンデッドコプレーナ導波路をなし、前記第一の導電性パタン上にて、前記半導体素子及び前記チップコンデンサは、対応する前記伝送線路の前記信号線導体に隣接する位置に配置される構成とすることができる。

【0012】

（３）上記（２）に記載の光モジュールにおいて、前記搭載面上に第一の方向に沿ってｎ個（ｎは２以上の整数である。）の前記半導体素子が列をなし、前記各伝送線路は前記第一の方向に直交する第二の方向に延在し、前記列の端からｊ番目（ｊはｎ以下の任意の自然数である。）の前記半導体素子に対応して設けられる前記第一の導電性パタン、前記第二の導電性パタン及び前記信号線導体をそれぞれ、ｊ番目の第一の導電性パタン、第二の導電性パタン及び信号線導体として、前記ｊ番目の第二の導電性パタンは、前記ｊ番目の半導体素子に対して前記ｊ番目の信号線導体とは反対側に配置され、前記伝送線路は、前記ｋ番目（ｋはｎ－１以下の任意の自然数である。）の信号線導体の両側に前記接地導体として、前記ｋ番目及びｋ＋１番目の第一の導電性パタンが配置された区間と、前記ｋ番目の第一の導電性パタン及び前記ｋ＋１番目の第二の導電性パタンが配置された区間とを有する構成とすることができる。

【0013】

（４）上記（１）～（３）に記載の光モジュールにおいて、前記複数の半導体素子は、前記搭載面上にて、第一の方向に沿って列をなし、且つ当該第一の方向に交差する第二の方向における前記チップキャリアの一方端部に配置され、前記伝送線路の入力端子は前記チップキャリアの前記第二の方向における他方端部に配置される構成とすることができる。

【発明の効果】

【0014】

本発明によれば光変調器集積半導体レーザを搭載したチップキャリアを有する光モジュールにおいて、光変調器部を駆動する変調信号に起因する半導体レーザ部の電位変動を抑制し、小型化と低コスト化を両立した光モジュールを実現することができる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施形態に係る光トランシーバの概略の外観図である。

【図2】本発明の実施形態に係る光伝送装置の構成を示す模式図である。

【図3】第一の実施形態に係るチップキャリアの概略の上面図である。

【図4】本発明の実施形態に係るＴＯＳＡに関する概略の回路図である。

【図5】従来技術を用いたチップキャリアの上面図である。

【図6】チップキャリアにおける伝送線路の入力端子から半導体レーザ部までのトランスファーインピーダンスの周波数特性を示すグラフである。

【図7】チップキャリアにおける伝送線路の入力端子から半導体レーザ部までのトランスファーインピーダンスの、半導体レーザ部とデカップリング容量との中心間距離に対する依存性を示すグラフである。

【図8】第二の実施形態に係るチップキャリアの概略の上面図である。

【発明を実施するための形態】

【0016】

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。下記実施形態にて例えば、光送信機能を有するＯＳＡや、当該ＯＳＡを内蔵した光トランシーバが、本発明の光モジュールに当たる。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図における大きさと本実施形態記載の縮尺は必ずしも一致するものではない。

【0017】

［第一の実施形態］
図１は本発明の実施形態に係る光トランシーバ１０の外観の一例を示す斜視図である。この例では光トランシーバ１０はケース１２と、プルタブ１４と、スライダ１６とを含む部品で外形が構成される。

【0018】

図２は光トランシーバ１０が装着された光伝送装置１８の構成を示す模式的な上面図である。光伝送装置１８に複数の光トランシーバ１０が、電気コネクタ２０によりそれぞれ装着されている。

【0019】

ここで、説明の便宜のため、ＸＹＺ直交座標系を、図２において横方向右向きをＸ軸の正の向き、縦方向上向きをＹ軸の正の向きとし、紙面から手前に向かう向きをＺ軸の正の向きとして右手系に定義する。また、ＸＹ面を水平面、Ｚ軸を垂直方向とする。ちなみに、図２にて光トランシーバ１０は、図１に示した細長いケース１２の長手方向をＸ軸に平行にして装着されている。

【0020】

光伝送装置１８は例えば大容量のルータやスイッチである。光伝送装置１８は例えば交換機の機能を有しており、基地局などに配置される。光伝送装置１８は、光トランシーバ１０より受信用のデータ（受信用の電気信号）を取得し、回路基板２２に搭載されるドライバＩＣ（集積回路）２４などを用いて、どこへ何のデータを送信するかを判断し、送信用のデータ（送信用の電気信号）を生成し、該当する光トランシーバ１０へ当該データを伝達する。

【0021】

光トランシーバ１０は、プリント基板２６と、フレキシブル基板２８と、光信号と電気信号との変換を行うための光サブアセンブリ（ＯＳＡ）３０とを備えている。また、ＯＳＡ３０には、光信号の入出力のために光ファイバ３２が接続されている。

【0022】

ＯＳＡ３０は具体的には、光送信機能を有する光送信サブアセンブリ（Transmitter Optical SubAssembly：ＴＯＳＡ）、光受信機能を有する光受信サブアセンブリ（Receiver Optical SubAssembly：ＲＯＳＡ）及び光送受信機能を有する双方向サブアセンブリ（Bi-directional Optical SubAssembly：ＢＯＳＡ）のいずれかである。本実施形態では、光トランシーバ１０はＯＳＡ３０として、ＴＯＳＡ３０ａとＲＯＳＡ３０ｂとを備えている。

【0023】

プリント基板２６は柔軟性の無いリジッド基板であり、一方、フレキシブル基板２８は可撓性を有し、両端をプリント基板２６とＯＳＡ３０とに接続される。つまり、フレキシブル基板２８に形成される配線の一方端はＯＳＡ３０の端子に電気的に接続され、当該配線の他方端はプリント基板２６の端子に電気的に接続され、当該配線によりプリント基板２６とＯＳＡ３０との間で電気信号が伝達される。例えば、プリント基板２６から電気信号がフレキシブル基板２８を介してＴＯＳＡ３０ａへ伝送され、一方、ＲＯＳＡ３０ｂから電気信号がフレキシブル基板２８を介してプリント基板２６へ伝送される。

【0024】

ＯＳＡ３０は筐体である外装ケース内に、半導体光素子が搭載されたチップキャリアなどを収納する。光トランシーバ１０がＸ方向の一方端に電気コネクタ２０を備え、他方端に光ファイバ３２を接続される構成であるのに対応して、ＯＳＡはＸ方向の一方端に、フレキシブル基板２８に接続される端子を有し、他方端に光ファイバコネクタを有する。

【0025】

例えば、本実施形態において、光トランシーバ１０は１００Ｇｂｉｔ／ｓといった高速の信号伝送を可能とする。そのためにＯＳＡ３０は複数の半導体光素子を内蔵する。例えば、本実施形態では、ＯＳＡ３０は４個の半導体光素子を内蔵する。

【0026】

ちなみに、半導体光素子は、光信号又は電気信号のうち一方から他方へ変換する光変換素子である。具体的には、ＴＯＳＡ３０ａは電気信号を光信号へ変換する光変換素子として、光変調器集積半導体レーザを備え、ＲＯＳＡ３０ｂは光信号を電気信号へ変換する光変換素子としてフォトダイオードなどの受光素子を備える。

【0027】

図３はＴＯＳＡ３０ａに内蔵されるチップキャリア４０の概略の上面図であり、チップキャリア４０の搭載面、及びその上に配置される素子や導電性パタンの一例を示している。

【0028】

チップキャリア４０は主に、誘電体からなるキャリア基板４１と、その上面（表面）及び下面（裏面）に配置した導電性パタンとから構成される。ここで、キャリア基板４１の上面が半導体光素子などを配置する搭載面であり、搭載面には金属などの導電膜により、ストリップ導体４２、導電性パタン４３～４５、表層電極４６が形成されている。また、キャリア基板４１の下面にも導電性パタン（不図示）が形成され、これを以下、導電性パタン４７とする。導電性パタン４７は基本的に、搭載面に形成された導電性パタン４３～４５に対向する下面領域に形成され、例えば、下面のほぼ全体に形成される。搭載面には、光変調器集積半導体レーザ５０、チップコンデンサ５１、抵抗素子５２が配置される。

【0029】

キャリア基板４１は例えば窒化アルミニウム（ＡｌＮ）で作られる。窒化アルミニウムは他の誘電体に比較し熱伝導率に優れるため、例えばペルチェ素子上にチップキャリア４０を搭載して光変調器集積半導体レーザ５０を精密に温度制御するのに好適である。

【0030】

半導体光素子である光変調器集積半導体レーザ５０は上述したようにＴＯＳＡ３０ａに複数内蔵され、本実施形態ではその個数は４個であり、ＴＯＳＡ３０ａには基本的に同じ回路が並列に４レーン設けられる。光変調器集積半導体レーザ５０はそれぞれ半導体レーザ部５０ａ及び光変調器部５０ｂを備える。チップキャリア４０には、光変調器部５０ｂごとに設けられ当該光変調器部５０ｂへ駆動信号を伝送する伝送線路が形成される。

【0031】

光変調器集積半導体レーザ５０は例えばｎ－ＩｎＰ基板を用いて構成される。半導体レーザ部５０ａは分布帰還型（Distributed Feedback：ＤＦＢ）レーザであり、光変調器部５０ｂは電界吸収型（Electro Absorption：ＥＡ）変調器である。半導体レーザ部５０ａ及び光変調器部５０ｂの電極は例えば、光変調器集積半導体レーザ５０の上面と下面に配される。半導体レーザ部５０ａの上面電極は直流電源ＶＬＤに接続される。光変調器部５０ｂの上面電極は駆動信号源ＤＲＶに接続される。具体的には、光変調器部５０ｂの上面電極は、伝送線路を構成するストリップ導体４２にボンディングワイヤ５３により接続される。また、半導体レーザ部５０ａ及び光変調器部５０ｂそれぞれの下面電極は基準電位（接地電位）に接続される。

【0032】

導電性パタン４３は第一の導電性パタンであり、光変調器集積半導体レーザ５０ごとに設けられ、当該光変調器集積半導体レーザ５０の半導体レーザ部５０ａ及び光変調器部５０ｂそれぞれの一方電極が接続される。具体的には、導電性パタン４３の上に光変調器集積半導体レーザ５０が配置され、半導体レーザ部５０ａ及び光変調器部５０ｂの下面電極が導電性パタン４３に接続される。

【0033】

チップコンデンサ５１は光変調器集積半導体レーザ５０ごとに設けられ、その一方電極は、当該光変調器集積半導体レーザ５０の半導体レーザ部５０ａの他方電極にボンディングワイヤ５４を介して接続される。また、チップコンデンサ５１の他方電極は、当該半導体レーザ部５０ａが接続された導電性パタン４３に接続される。チップコンデンサ５１は半導体レーザ部５０ａへ供給する直流電圧の変動を抑制するために設けられており、当該機能により、デカップリング容量（Decoupling capacitor）と呼ばれる。チップコンデンサ５１は上面と下面に電極を持つものが直列インダクタンス値を小さくする上で好ましく、この構成では、チップコンデンサ５１は導電性パタン４３の上に配置され、チップコンデンサ５１の下面電極が導電性パタン４３に接続され、上面電極がボンディングワイヤ５４により半導体レーザ部５０ａの上面電極に接続される。チップコンデンサ５１の容量値は例えば０．１マイクロファラッド［μＦ］とすることができる。

【0034】

抵抗素子５２は光変調器集積半導体レーザ５０ごとに設けられ、当該光変調器集積半導体レーザ５０に対応する伝送線路の駆動信号を終端する終端抵抗である。抵抗素子５２は例えば厚膜抵抗で構成され、その一方電極は導電性パタン４４に接続され、他方電極は表層電極４６に接続される。抵抗素子５２の抵抗値は５０オーム［Ω］にする。

【0035】

導電性パタン４４は第二の導電性パタンであり、第一の導電性パタンである導電性パタン４３とは搭載面上にて分離して形成される。導電性パタン４４も光変調器集積半導体レーザ５０ごとに設けられ、導電性パタン４４には、当該光変調器集積半導体レーザ５０に対応して設けられる抵抗素子５２の一方電極が直接に接続される。

【0036】

導電性パタン４７は第三の導電性パタンであり、基準電位（接地電位）に接続される。また、導電性パタン４７は、チップキャリア４０に形成された導電性バイアホール５５を介して導電性パタン４３及び導電性パタン４４と接続される。つまり、各導電性パタン４３及び各導電性パタン４４はチップキャリア４０の搭載面上では互いに分離して形成されている一方、導電性バイアホール５５及び導電性パタン４７を介して互いに電気的に接続され、接地導体となる。なお、導電性バイアホール５５の材料としては例えばタングステンを用いることができる。

【0037】

ストリップ導体４２は伝送線路の信号線導体であり、伝送線路ごとに設けられる。ストリップ導体４２には駆動信号源ＤＲＶから駆動信号が供給される。上述したように、光変調器部５０ｂの上面電極はボンディングワイヤ５３を介してストリップ導体４２に接続され駆動信号を入力される。さらに、抵抗素子５２が接続される表層電極４６と光変調器部５０ｂの上面電極との間がボンディングワイヤ５６で接続され、抵抗素子５２がストリップ導体４２に電気的に接続される。これにより、抵抗素子５２は伝送線路の信号線導体と接地導体との間に接続され、伝送線路の終端抵抗として機能する。

【0038】

伝送線路はストリップ導体４２と、当該ストリップ導体４２に並行する接地導体とを含んで成る導波路である。具体的には、当該導波路は、誘電体であるキャリア基板４１と、その上面に設けられたストリップ導体４２と、当該上面の接地導体である導電性パタン４３や導電性パタン４４と、下面の接地導体である導電性パタン４７とで構成され得る。特に、伝送線路はその少なくとも一部にて、当該伝送線路に対応する光変調器集積半導体レーザ５０及びチップコンデンサ５１が接続された導電性パタン４３と、導電性パタン４７とを接地導体に用いたグラウンデッドコプレーナ導波路（Grounded Coplanar Waveguide：Ｇ－ＣＰＷ）の構造を有し、当該導電性パタン４３上にて、光変調器集積半導体レーザ５０及びチップコンデンサ５１は、対応する伝送線路のストリップ導体４２に隣接する位置に配置される。この点についてはさらに後述する。

【0039】

図４は図３のチップキャリア４０を含むＴＯＳＡ３０ａに関する概略の回路図である。この回路図は光トランシーバ１０の送信部の一部であり、ＴＯＳＡ３０ａの４レーンの回路のうちの１レーン分を簡略して記述したものである。駆動信号源ＤＲＶは例えば、光トランシーバ１０のプリント基板２６に配置される。駆動信号源ＤＲＶが出力する駆動信号は、プリント基板２６及びフレキシブル基板２８上の伝送線路６０により、ＴＯＳＡ３０ａの端子に供給され、さらにＴＯＳＡ３０ａ内の伝送線路６１によりチップキャリア４０の伝送線路６２に伝えられる。ちなみに、伝送線路６１と伝送線路６２との間はボンディングワイヤ６３などにより接続される。

【0040】

ここで、伝送線路６２が上述したストリップ導体４２を信号線導体として構成される伝送線路であり、駆動信号は当該伝送線路からボンディングワイヤ５３を介して光変調器部５０ｂに入力される。また、ストリップ導体４２はボンディングワイヤ５３，５６を介して抵抗素子５２に接続される。なお、抵抗素子５２のストリップ導体４２に接続される側と反対側の端子は、上述した第二の導電性パタンである導電性パタン４４に接続され接地される。一方、光変調器部５０ｂは第一の導電性パタンである導電性パタン４３に接続され接地される。伝送線路６２を伝送された駆動信号は終端抵抗である抵抗素子５２で吸収され、これにより、波形品位の劣化につながる不要な反射波の発生が抑えられる。

【0041】

直流電源ＶＬＤはプリント基板２６からフレキシブル基板２８を介してＴＯＳＡ３０ａ内の配線６４に供給される。当該配線６４は例えば、ボンディングワイヤ６５によりチップコンデンサ５１の上面電極に接続され、当該上面電極はボンディングワイヤ５４により半導体レーザ部５０ａに接続され、これにより、半導体レーザ部５０ａに直流電流が供給される。キャリア基板４１上にデカップリング容量としてチップコンデンサ５１を配置することで、外部の電圧変動に起因する半導体レーザ部５０ａの両端の電位変動を抑える。

【0042】

この回路により、半導体レーザ部５０ａは直流電圧を供給されて強度が一定のレーザ光を発生し、光変調器部５０ｂは駆動信号に応じて、半導体レーザ部５０ａからのレーザ光を強度変調する。

【0043】

なお、半導体レーザ部５０ａ及びチップコンデンサ５１は、光変調器部５０ｂと同じく、第一の導電性パタンである導電性パタン４３に接続され接地される。つまり、図４では、半導体レーザ部５０ａ及び光変調器部５０ｂが接続される接地記号と、チップコンデンサ５１が接続される接地記号とを別々に描いているが、これらは共通の導電性パタン４３によってつながっていることに留意する。

【0044】

さて、再び図３を参照しつつ、チップキャリア４０におけるレイアウトについて説明する。チップキャリア４０にて４個の光変調器集積半導体レーザ５０は互いに光軸を平行にして配置される。本実施形態では各光変調器集積半導体レーザ５０の光軸はＸ軸に平行に設定されている。また、複数の光変調器集積半導体レーザ５０の配置に関しては、各光変調器集積半導体レーザ５０が他の光変調器集積半導体レーザ５０から出射する光信号に対して障害物とならないことが求められる。そのためには例えば、複数の光変調器集積半導体レーザ５０を光軸に交差する方向に配列すればよい。本実施形態では、４個の光変調器集積半導体レーザ５０はＹ方向に一列に配置される。

【0045】

光変調器集積半導体レーザ５０がＹ方向（第一の方向）に４個並んで配置されるのに対応して、チップキャリア４０における伝送線路（図４の伝送線路６２）も４つＹ方向に並んで設けられる。

【0046】

本実施形態では、キャリア基板４１は水平面にてＸ方向の辺とＹ方向の辺とからなる矩形である。４個の光変調器集積半導体レーザ５０は搭載面上にて、Ｙ方向に沿って列をなし、且つＹ方向に交差する第二の方向におけるチップキャリア４０の一方端部に配置される。本実施形態では、第二の方向はＸ方向とし、光変調器集積半導体レーザ５０はＸ方向におけるチップキャリア４０の一方端部、つまり図３にてキャリア基板４１の下側の辺に沿った部分に配置される。一方、伝送線路の入力端子はチップキャリア４０の第二の方向における他方端部、つまり図３にてキャリア基板４１の上側の辺に沿った部分に配置される。なお、図３には４つの伝送線路のうちの１つについて、入力端子を記号Ａ，Ｂ，Ｃで示している。入力端子Ｂはストリップ導体４２の端子であり、図４の伝送線路６１からボンディングワイヤ６３を付して駆動信号を入力される。一方、入力端子Ａ，Ｃはストリップ導体４２の両脇の導電性パタン４３に設けられる。

【0047】

ちなみに、図３の上側はＴＯＳＡ３０ａのフレキシブル基板２８との接続端子側であり、下側は光ファイバ３２に接続される光ファイバコネクタ側である。光変調器集積半導体レーザ５０は、図３に示すように光変調器部５０ｂがチップキャリア４０の一方端部側である下側となり半導体レーザ部５０ａが他方端部側である上側となる向きに配置され、光変調器集積半導体レーザ５０は図３にて下向きにレーザ光を出射する。

【0048】

ストリップ導体４２はＸ方向に延在し、当該ストリップ導体４２の両脇のうち一方側に、当該ストリップ導体４２に接続される光変調器集積半導体レーザ５０が配置される導電性パタン４３が配置される。例えば、当該導電性パタン４３はストリップ導体４２の一方端から他方端まで渡って、当該ストリップ導体４２との間に比較的小さな所定幅の隙間を設けて配置される。

【0049】

導電性パタン４３は、Ｘ方向に関し光変調器集積半導体レーザ５０が配置される部分の辺りにてＹ方向の寸法が、Ｘ方向の他の部分より小さくなる形状にされる。これにより光変調器集積半導体レーザ５０に隣接して導電性パタン４３が配置されない領域が設けられ、当該領域に抵抗素子５２とそれに関連する導電性パタン４４及び表層電極４６を配置することができる。

【0050】

具体的には、光変調器集積半導体レーザ５０の個数をｎで表し（本実施形態ではｎ＝４）、図３にてＹ方向に並ぶ光変調器集積半導体レーザ５０の列の右端からｊ番目（ｊはｎ以下の任意の自然数である。）の光変調器集積半導体レーザ５０に対応して設けられる導電性パタン４３、導電性パタン４４及びストリップ導体４２をそれぞれ、ｊ番目の導電性パタン４３、導電性パタン４４及びストリップ導体４２とすると、ｊ番目の導電性パタン４３は図３にて光変調器集積半導体レーザ５０の右側の部分を切り欠いた形状となっており、この光変調器集積半導体レーザ５０の位置での導電性パタン４３のＹ方向の寸法はそれより上の部分のＹ方向の寸法より小さくなっている。そして、このｊ番目の光変調器集積半導体レーザ５０の右側に空いたスペースにｊ番目の導電性パタン４４が配置される。つまり、ｊ番目の導電性パタン４４はｊ番目の光変調器集積半導体レーザ５０に対してｊ番目のストリップ導体４２とは反対側に配置される。

【0051】

各ｊについて導電性パタン４３，４４をこの配置とすることで、伝送線路は、ｋ番目（ｋはｎ－１以下の任意の自然数である。）のストリップ導体４２の両側に接地導体として、ｋ番目及びｋ＋１番目の導電性パタン４３が配置された第一の区間と、ｋ番目の導電性パタン４３及びｋ＋１番目の導電性パタン４４が配置された第二の区間とを有する。具体的には、図３にて、導電性パタン４３のＹ方向の寸法が大きい上側の部分が第一の区間であり、導電性パタン４３のＹ方向の寸法が小さい下側の部分が第二の区間である。

【0052】

この第一の区間では伝送線路は、ストリップ導体４２の両脇に近接した導電性パタン４３と、下面の導電性パタン４７とを接地導体に備え、少なくとも当該区間にて伝送線路はＧ－ＣＰＷ構造になっている。また、導電性パタン４４は導電性パタン４３と同様、接地導体として機能するので、伝送線路の第二の区間についてもＧ－ＣＰＷ構造であると見做し得る。

【0053】

なお、ｎ番目の伝送線路については、ストリップ導体４２に対してｎ番目の導電性パタン４３とは反対側に導電性パタン４５が配置され、これは導電性バイアホール５５を介して導電性パタン４７に接続され、ｎ番目の導電性パタン４３及び導電性パタン４７と共に当該伝送線路の接地導体として機能する。特に導電性パタン４５には光変調器集積半導体レーザ５０やチップコンデンサ５１は配置されないものの、ｎ番目の伝送線路に対する入力端子Ｃが設けられる点において第一の導電性パタン４３と基本的に同じであり、当該伝送線路もＧ－ＣＰＷ構造になっている。

【0054】

上述したように光変調器集積半導体レーザ５０に隣接する領域に抵抗素子５２に関係する構造が配置されるが、基本的にそれらのうち表層電極４６が光変調器部５０ｂの上面電極に最も近い位置に配置され、これによりボンディングワイヤ５６の短縮を図ることができる。本実施形態では、抵抗素子５２の両端の電極を結ぶ方向、すなわち抵抗素子５２の表層電極４６との接続箇所から導電性パタン４４との接続箇所への向かう方向はストリップ導体４２の延伸方向に対して垂直、つまりＹ方向である。

【0055】

なお、図３に示す構成では、抵抗素子５２の一方の電極を導電性パタン４４に直接接続しているが、抵抗素子５２の当該電極と導電性パタン４４との間に直流遮断コンデンサを挿入してもよい。その構成では、光変調器部５０ｂに印加するバイアス電圧により抵抗素子５２に生じていた直流電流を遮断することができ、光モジュールの消費電力を低減できるという効果が得られる。直流遮断コンデンサは例えば容量値０．１μＦのチップコンデンサとすることができる。

【0056】

また、図３に示す構成では、キャリア基板４１の上面の導電性パタン４３（第一の導電性パタン）及び導電性パタン４４（第二の導電性パタン）それぞれと下面の導電性パタン４７（第三の導電性パタン）とは導電性バイアホール５５を介して接続される構成としているが、キャリア基板４１の側面にも導電性パタンを設け、当該側面の導電性パタンと導電性バイアホール５５の両方を介して、上面の導電性パタン４３，４４と下面の導電性パタン４７とを接続してもよい。

【0057】

さて、上述したように、半導体レーザ部５０ａに印加される電圧の変動を抑制するためにチップコンデンサ５１を設けている。当該電圧変動は例えば、直流電源ＶＬＤから供給される電圧自体に起因して生じ得るが、それとは別の要因でも生じ得る。図４の破線で示すループ６６、すなわち半導体レーザ部５０ａとボンディングワイヤ５４とチップコンデンサ５１と接地導体である導電性パタン４３とが作るループの内側に、近接する伝送線路６２などに起因する磁界が重なる。伝送線路６２は図３に示したようにグラウンデッドコプレーナ導波路構造であり、チップキャリア４０の上部近傍にて、変調信号である駆動信号に応じて変動する磁界を発生し、これによるループ６６の誘導起電力が半導体レーザ部５０ａに印加される電圧の変動要因となる。

【0058】

この点に関し、本実施形態では半導体レーザ部５０ａとチップコンデンサ５１との中心間距離Ｄを実装上問題が生じない範囲にて短縮している。例えばＤを０．５７ミリメートル［ｍｍ］としている。これにより上記ループの面積を最小限に抑え、伝送線路による磁界が上記ループに及ぼす影響を少なくして変調信号に起因する半導体レーザ部５０ａの電位変動を抑制することができる。さらに本実施形態ではキャリア基板４１の上面の接地導体を導電性パタン４３と導電性パタン４４とに分離することで、駆動信号により抵抗素子５２に生じた電流が上面の導電性パタンを通って上記ループの接地導体に流れることを阻止している。これにより抵抗素子５２に生じた電流による磁界が上記ループに及ぼす影響が抑えられ、変調信号に起因する半導体レーザ部５０ａの電位変動を抑制することができる。

【0059】

なお、ボンディングワイヤ５４のループ形状は不必要に高く持ち上げるべきではなく、低ループ、つまりループ高さを低くすることが上述のループ６６の面積を最小限に抑える上で好適である。

【0060】

また、上記実施形態では、半導体レーザ部５０ａとチップコンデンサ５１との中心間距離Ｄを実装上問題が生じない範囲で短縮しているが、このことは変調信号に起因する半導体レーザ部５０ａの電位変動を抑制に有効である以外に、ボンディングワイヤ５４のインダクタンスや、半導体レーザ部５０ａ及びチップコンデンサ５１が接地される導電性パタン４３のインダクタンスの低減になるため、インダクタンス値が支配的となる高周波数領域における半導体レーザ部５０ａの両端子間のインプットインピーダンスＺ１１の低減にも有効である。これにより、外部の電圧源ＶＬＤにより供給される直流電流にノイズが重畳した場合の半導体レーザ部５０ａの両端子間の電圧の変動を抑制する、すなわちバイアス電流Ｉbiasの変動を抑圧し、半導体レーザ部５０ａの出力光の強度を一定にする効果がある。

【0061】

次に本実施形態の効果について図５～図７を用いて説明する。図５は従来技術を用いたチップキャリア７０の上面図である。従来のチップキャリア７０では、抵抗素子５２の一方の電極は、チップキャリア７０の搭載面の第一の導電性パタン４３Ｃに直接接続されている。つまり、本実施形態のチップキャリア４０では抵抗素子５２の接地導体は第二の導電性パタン４４であり、半導体レーザ部５０ａ及びチップコンデンサ５１の接地導体である第一の導電性パタン４３とは搭載面上で分離しているのに対し、図５の従来のチップキャリア７０では、抵抗素子５２の接地導体と半導体レーザ部５０ａ及びチップコンデンサ５１の接地導体とは搭載面上で分離されていない。また、図５では半導体レーザ部５０ａとチップコンデンサ５１との中心間距離Ｄが０．８６ｍｍである例を示している。

【0062】

図６はチップキャリアにおける伝送線路の入力端子から半導体レーザ部５０ａまでのトランスファーインピーダンス（Ｚ２１）の周波数特性を示すグラフである。当該グラフは横軸を周波数、縦軸をトランスファーインピーダンス値とした両対数グラフであり、図５の従来のチップキャリア７０について三次元電磁界解析ツールを用いて算出した結果である。このグラフが示すように、周波数の増加と共にトランスファーインピーダンス値も増加する。また、従来のチップキャリア７０についての図６の結果では、周波数が１０倍になるとトランスファーインピーダンス値はほぼ１０倍に増加し、周波数が１ギガヘルツ［ＧＨｚ］のときＺ２１は０．３３Ωとなる。これは例えば、伝送線路の入力端子における駆動信号の周波数１ＧＨｚにおける電流成分が１０ミリアンペア［ｍＡ］であれば、半導体レーザ部５０ａの両端に３．３ミリボルト［ｍＶ］の振幅の不要ノイズが生じることを意味する。そしてその影響は周波数の上昇と共に大きくなり、従来技術においては半導体レーザ部５０ａの出力の波形品位を劣化させていた。

【0063】

図７はチップキャリアにおける伝送線路の入力端子から半導体レーザ部５０ａまでのトランスファーインピーダンスＺ２１の、半導体レーザ部５０ａとデカップリング容量であるチップコンデンサ５１との中心間距離Ｄに対する依存性を示すグラフである。当該グラフは三次元電磁界解析ツールによる計算結果であり、横軸を中心間距離Ｄ、縦軸をＺ２１とし、周波数１ＧＨｚにおけるＺ２１の値を、中心間距離Ｄを変化させてプロットしている。グラフ８０は図５の従来のチップキャリア７０についての結果であり、グラフ８１は本実施形態のチップキャリア４０についての結果である。

【0064】

また、図７には比較例となる解析結果としてグラフ８２を示している。この解析は、Ｇ－ＣＰＷの伝送線路とそれに近接配置された半導体レーザ部５０ａとボンディングワイヤ５４とチップコンデンサ５１と接地導体とが作るループ（図４のループ６６）だけからなる構造について計算したものである。なお、この解析では、伝送線路の入力端子の反対側には理想的な終端構造を配置している。グラフ８２の結果では、トランスファーインピーダンスＺ２１は距離Ｄにほぼ比例して変化している。すなわち、ループ６６の面積を小さくするに従い、その面積にほぼ比例してＺ２１を小さくすることができることを示している。また図３の構成と同様にＤを０．８６ｍｍとした場合、周波数１ＧＨｚにてＺ２１の値は０．１７Ωを示している。

【0065】

一方、図５の従来構造を用いたチップキャリア７０においては、Ｚ２１の値は距離Ｄにほぼ比例して変化するものの、上述の比較例、すなわち伝送線路（Ｇ－ＣＰＷ）からの影響だけの実験結果と比べて、Ｚ２１はおよそ２倍の値を示している。我々はこの点について、駆動信号によりボンディングワイヤ５３を介して光変調器部５０ｂに伝送された電流成分がボンディングワイヤ５６を介して抵抗素子５２から導電性パタン４３Ｃに流れることで、当該電流成分に起因する磁界が上述のループに重畳し、これがトランスファーインピーダンスＺ２１の値の増加の要因になっているものと考察した。

【0066】

そこで本実施形態のチップキャリア４０では、抵抗素子５２の接地導体として、ループ６６の接地導体である第一の導電性パタン４３とは分離した第二の導電性パタン４４を配置して、上述の駆動信号に伴う電流成分の搭載面上における抵抗素子５２以降の電流経路を遮断した構造とした。これにより図７のグラフ８１に示すようにトランスファーインピーダンスＺ２１の増加を解消できた。

【0067】

さらに、グラフ８１は、比較例である、伝送線路（Ｇ－ＣＰＷ）からの影響だけの実験結果と比べて、Ｚ２１をより低く抑えられるという結果を示している。このことは、本実施形態のチップキャリア４０においては、トランスファーインピーダンスＺ２１の増加についての上述の考察に係る要因を排除するだけではなく、さらに伝送線路（Ｇ－ＣＰＷ）からの影響を、完全にではないが相殺する効果を有することを示している。その相殺効果は半導体レーザ部５０ａとデカップリング容量であるチップコンデンサ５１との中心間距離Ｄを小さくするほど顕著となっている。例えば、本実施形態で距離Ｄを０．５７ｍｍとすることで、周波数１ＧＨｚにおけるＺ２１の値を０．０５Ωと低減することができ、伝送線路（Ｇ－ＣＰＷ）からの影響だけの場合の０．１１Ωに比べて半分以下にすることができる。

【0068】

以上述べたように、本実施形態によれば光変調器集積半導体レーザ５０を搭載するチップキャリア４０又は、それを備える光モジュール（ＴＯＳＡ３０ａや光トランシーバ１０）において、光変調器部５０ｂを駆動する変調信号に起因する半導体レーザ部５０ａの電位変動を抑制することが可能となり、小型化と低コスト化を両立したチップキャリア及び光モジュールを実現することができる。

【0069】

なお、上述の実施形態では、チップキャリア４０は複数の光変調器集積半導体レーザ５０を搭載するとし、その例として４個搭載する例を説明した。しかし、その数は４個に限定されず、例えば，チップキャリア４０は２個の光変調器集積半導体レーザ1を搭載したものであってもよい。また、チップキャリア４０に搭載される光変調器集積半導体レーザ５０の個数は複数でなくてもよい、つまり１個の光変調器集積半導体レーザ５０を搭載したチップキャリアであっても、本発明を適用して、光変調器部５０ｂを駆動する変調信号に起因する半導体レーザ部５０ａの電位変動を抑制する効果を得ることができる。

【0070】

また、上述の実施形態において、第三の導電性パタン４７はキャリア基板４１の裏面に配置するとしたが、導電性パタン４７の位置は裏面に限られず、例えばキャリア基板４１の内部の層としても良い。

【0071】

［第二の実施形態］
図８は第二の実施形態に係るチップキャリア４０Ｂの概略の上面図であり、チップキャリア４０Ｂの搭載面、及びその上に配置される素子や導電性パタンの一例を示している。以下、本実施形態について、第一の実施形態との共通点については説明を省略し、基本的に相違点のみについて説明する。

【0072】

第一の実施形態の図１及び図２は第二の実施形態について援用され、チップキャリア４０Ｂは第一の実施形態のチップキャリア４０と同様、光トランシーバ１０のＴＯＳＡ３０ａに内蔵される。本実施形態のチップキャリア４０Ｂと第一の実施形態のチップキャリア４０との主な違いは、抵抗素子５２の両端の電極を結ぶ方向にある。すなわち、抵抗素子５２の表層電極４６との接続箇所から第二の導電性パタン４４との接続箇所への向かう方向は、第一の実施形態ではＹ方向であったが、本実施形態では、Ｘ方向、つまり伝送線路のストリップ導体４２の延伸方向に対して平行にしている。なお、このレイアウトの違いに対応して、第二の導電性パタン４４の形状は第一の実施形態と第二の実施形態とで異なり得るので、図８では第二の導電性パタンについて符号“４４Ｂ”を付している。

【0073】

本実施形態では、駆動信号により抵抗素子５２に生じた電流の方向が上記第一の実施形態とは変化するものの、第一の導電性パタン４３と第二の導電性パタン４４Ｂとを分離することで、その電流が搭載面上の導電性パタンを通って上述したループ６６の接地導体に流れることを阻止している。これにより抵抗素子５２に生じた電流による磁界がループ６６に及ぼす影響が抑えられ、第一の実施形態と同様に変調信号に起因する半導体レーザ部５０ａの電位変動を抑制することができる。

【0074】

なお、図８に示す構成では、抵抗素子５２の一方の電極を導電性パタン４４Ｂに直接接続しているが、第一の実施形態で述べたのと同様、抵抗素子５２の当該電極と導電性パタン４４Ｂとの間に直流遮断コンデンサを挿入してもよい。その構成により、光変調器部５０ｂに印加するバイアス電圧により抵抗素子５２に生じていた直流電流を遮断することができ、光モジュールの消費電力を低減できるという効果が得られる。

【符号の説明】

【0075】

１０ 光トランシーバ、１２ ケース、１４ プルタブ、１６ スライダ、１８ 光伝送装置、２０ 電気コネクタ、２２ 回路基板、２４ ドライバＩＣ、２６ プリント基板、２８ フレキシブル基板、３０ 光サブアセンブリ（ＯＳＡ）、３０ａ ＴＯＳＡ、３０ｂ ＲＯＳＡ、３２ 光ファイバ、４０，４０Ｂ チップキャリア、４１ キャリア基板、４２ ストリップ導体、４３～４５，４７，４３Ｃ，４４Ｂ 導電性パタン、４６ 表層電極、５０ 光変調器集積半導体レーザ、５０ａ 半導体レーザ部、５０ｂ 光変調器部、５１ チップコンデンサ、５２ 抵抗素子、５３，５４，５６，６３，６５ ボンディングワイヤ、５５ 導電性バイアホール、６０～６２ 伝送線路、６４ 配線、６６ ループ、７０ チップキャリア。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】