(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-04-16
(45)【発行日】2024-04-24
(54)【発明の名称】光電変換装置、光電変換システム及び移動体
(51)【国際特許分類】
H04N 25/76 20230101AFI20240417BHJP
H04N 25/60 20230101ALI20240417BHJP
【FI】
H04N25/76
H04N25/60
(21)【出願番号】P 2020102865
(22)【出願日】2020-06-15
【審査請求日】2023-06-13
(73)【特許権者】
【識別番号】000001007
【氏名又は名称】キヤノン株式会社
(74)【代理人】
【識別番号】100094112
【氏名又は名称】岡部 讓
(74)【代理人】
【識別番号】100101498
【氏名又は名称】越智 隆夫
(74)【代理人】
【識別番号】100106183
【氏名又は名称】吉澤 弘司
(74)【代理人】
【識別番号】100136799
【氏名又は名称】本田 亜希
(72)【発明者】
【氏名】小林 秀央
(72)【発明者】
【氏名】長谷川 蒼
(72)【発明者】
【氏名】片瀬 悠
【審査官】鈴木 明
(56)【参考文献】
【文献】特開2010-192989(JP,A)
【文献】特開2020-088785(JP,A)
【文献】特開2007-096791(JP,A)
【文献】特開2017-098890(JP,A)
【文献】特開2016-105571(JP,A)
【文献】特開2009-290628(JP,A)
【文献】特開2017-103514(JP,A)
【文献】特開2018-125620(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H04N 25/00-25/79
(57)【特許請求の範囲】
【請求項1】
各々が光電変換素子を含む画素が複数の列をなすように配された画素アレイと、
前記画素アレイのうちの1つの列に対応して配され、前記画素から信号が出力される信号線と、
前記信号線に駆動電流を供給する電流源と、
前記駆動電流を、第1の電流量と、前記第1の電流量よりも多い第2の電流量とを含む電流量に制御する電流調整部と、
前記駆動電流の、前記第1の電流量から前記第2の電流量への変化において、前記信号線を流れる電流の変化を補助する補助素子と
を有
し、
前記第1の電流量は、前記駆動電流が遮断された状態における電流量である
ことを特徴とする光電変換装置。
【請求項2】
各々が光電変換素子を含む画素が複数の列をなすように配された画素アレイと、
前記画素アレイのうちの1つの列に対応して配され、前記画素から信号が出力される信号線と、
前記信号線に駆動電流を供給する電流源と、
前記駆動電流を、第1の電流量と、前記第1の電流量よりも多い第2の電流量とを含む電流量に制御する電流調整部と、
前記駆動電流の、前記第1の電流量から前記第2の電流量への変化において、前記信号線を流れる電流の変化を補助する補助素子と
を有し、
前記電流調整部は、前記電流源と前記信号線との間の接続又は非接続を制御するスイッチである
ことを特徴とす
る光電変換装置。
【請求項3】
前記電流調整部を制御する電流制御部を更に有し、
前記電流源が、ゲートにバイアス電位が供給される駆動トランジスタであって、
前記電流制御部が前記バイアス電位を変化させることによって、前記電流源が、前記駆動電流を前記第1の電流量から前記第2の電流量に変化させる前記電流調整部として動作することを特徴とする請求項1
又は2に記載の光電変換装置。
【請求項4】
前記補助素子は、前記駆動電流の、前記第1の電流量から前記第2の電流量への変化において、電源電位を有する電源線と前記信号線とを電気的に接続することによって前記信号線を流れる電流の変化を補助する
ことを特徴とする請求項1乃至
3のいずれか1項に記載の光電変換装置。
【請求項5】
前記補助素子は、電源電位を有する電源線に接続された第1主電極と、前記信号線に接続された第2主電極とを有するトランジスタを含む
ことを特徴とする請求項1乃至
4のいずれか1項に記載の光電変換装置。
【請求項6】
前記トランジスタは、PMOSトランジスタである
ことを特徴とする請求項
5に記載の光電変換装置。
【請求項7】
前記電流源及び前記補助素子は、前記信号線が延在する方向において、前記画素アレイに対して同じ側に配されている
ことを特徴とする請求項1乃至
6のいずれか1項に記載の光電変換装置。
【請求項8】
前記画素アレイのうちの1つの列に対応して配された複数の信号線を有し、
前記複数の信号線のうちの第1信号線は前記画素アレイに対して第1方向に延在しており、
前記複数の信号線のうちの第2信号線は前記画素アレイに対して第1方向とは反対の第2方向に延在しており、
前記電流源、前記電流調整部及び前記補助素子を含む回路群が前記第1信号線と前記第2信号線の各々に対応して配されている
ことを特徴とする請求項1乃至
7のいずれか1項に記載の光電変換装置。
【請求項9】
前記画素アレイに対して前記第1方向に配され、前記画素に電源電位を供給する第1電源パッドと、
前記画素アレイに対して前記第2方向に配され、前記画素に電源電位を供給する第2電源パッドと
を更に有し、
前記第1電源パッドと前記第2電源パッドとは、前記画素アレイを経由する電源線によって互いに電気的に接続されている
ことを特徴とする請求項
8に記載の光電変換装置。
【請求項10】
前記電流源は、カスコード接続された複数のトランジスタを含む
ことを特徴とする請求項1乃至
9のいずれか1項に記載の光電変換装置。
【請求項11】
前記画素に電源電位を供給する第1電源パッドと、
前記電流源に電源電位を供給する第3電源パッドと
を更に有し、
前記第1電源パッドと前記第3電源パッドとは、前記第1電源パッドと前記第3電源パッドとが配される基板上において電気的に分離されている
ことを特徴とする請求項1乃至
10のいずれか1項に記載の光電変換装置。
【請求項12】
前記駆動電流を制御するバイアス電位をホールドするサンプルホールド回路を更に有
し、
前記サンプルホールド回路は、前記補助素子が前記信号線を流れる電流の変化を補助する期間に前記バイアス電位をサンプルする
ことを特徴とする請求項1乃至
11のいずれか1項に記載の光電変換装置。
【請求項13】
前記画素アレイは第1基板に配され、
前記補助素子は前記第1基板とは異なる第2基板に配されている
ことを特徴とする請求項1乃至
12のいずれか1項に記載の光電変換装置。
【請求項14】
請求項1乃至
13のいずれか1項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理手段と
を有することを特徴とする光電変換システム。
【請求項15】
移動体であって、
請求項1乃至
13のいずれか1項に記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光電変換装置、光電変換システム及び移動体に関する。
【背景技術】
【0002】
特許文献1には、画素と信号線との間、及び信号線と電流源との間を電気的に遮断する駆動部を備える撮像装置が開示されている。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
信号線と電流源との間を電気的に遮断した後、再び接続する際に、電源電位の変動が生じ得る。この電源電位の変動に起因して信号品質が劣化する場合がある。
【0005】
そこで、本発明は、電源電位変動に起因する信号品質劣化が低減された光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一観点によれば、各々が光電変換素子を含む画素が複数の列をなすように配された画素アレイと、前記画素アレイのうちの1つの列に対応して配され、前記画素から信号が出力される信号線と、前記信号線に駆動電流を供給する電流源と、前記駆動電流を、第1の電流量と、前記第1の電流量よりも多い第2の電流量とを含む電流量に制御する電流調整部と、前記駆動電流の、前記第1の電流量から前記第2の電流量への変化において、前記信号線を流れる電流の変化を補助する補助素子とを有し、前記第1の電流量は、前記駆動電流が遮断された状態における電流量であることを特徴とする光電変換装置が提供される。
本発明の他の一観点によれば、各々が光電変換素子を含む画素が複数の列をなすように配された画素アレイと、前記画素アレイのうちの1つの列に対応して配され、前記画素から信号が出力される信号線と、前記信号線に駆動電流を供給する電流源と、前記駆動電流を、第1の電流量と、前記第1の電流量よりも多い第2の電流量とを含む電流量に制御する電流調整部と、前記駆動電流の、前記第1の電流量から前記第2の電流量への変化において、前記信号線を流れる電流の変化を補助する補助素子とを有し、前記電流調整部は、前記電流源と前記信号線との間の接続又は非接続を制御するスイッチであることを特徴とする光電変換装置が提供される。
【発明の効果】
【0007】
本発明によれば、電源電位変動に起因する信号品質劣化が低減された光電変換装置を提供することができる。
【図面の簡単な説明】
【0008】
【
図1A】第1実施形態に係る光電変換装置の全体の構成例を示す概略図である。
【
図1B】第1実施形態に係る光電変換装置の構成例を示す概略図である。
【
図2】第1実施形態に係る画素の構成例を示す回路図である。
【
図3】第1実施形態に係る光電変換装置の動作を示すタイミングチャートである。
【
図4】第2実施形態に係る光電変換装置の構成例を示す概略図である。
【
図5】第3実施形態に係る光電変換装置の構成例を示す概略図である。
【
図6】第4実施形態に係る光電変換装置の構成例を示す概略図である。
【
図7】第5実施形態に係る光電変換装置の構成例を示す概略図である。
【
図8】第6実施形態に係る光電変換装置の構成例を示す概略図である。
【
図9】第6実施形態に係る光電変換装置の動作を示すタイミングチャートである。
【
図10】第7実施形態に係る光電変換装置の全体構成を示す斜視図である。
【
図11】第7実施形態に係る光電変換装置の画素基板の構成例を示す概略図である。
【
図12】第7実施形態に係る光電変換装置の回路基板の構成例を示す概略図である。
【
図13】第8実施形態に係る撮像システムの構成例を示すブロック図である。
【
図14】第9実施形態に係る撮像システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【0009】
以下、図面を参照しつつ、本発明の実施形態を説明する。複数の図面にわたって同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。
【0010】
[第1実施形態]
本実施形態においては、本発明が適用され得る光電変換装置の一種である撮像装置の例を説明するが、これに限定されるものではない。本発明が適用され得る光電変換装置としては、撮像装置、焦点検出装置、測距装置、TOF(Time-Of-Flight)カメラ等が例示され得る。
【0011】
図1Aは、本実施形態に係る光電変換装置の全体の構成例を示す概略図である。光電変換装置は、複数行および複数列に渡って配された画素100を有する画素アレイ110及び対応する列の画素100が接続された信号線130を備える。また、光電変換装置は、信号線130に電流を供給する電流源部700を有する。また、光電変換装置は、画素100を行単位で走査する垂直走査回路710を有する。また、光電変換装置は、画素100から信号線130に、垂直走査回路710の走査によって読み出された信号を処理する列回路部174と、列回路部174を水平走査する水平走査回路730を有する。列回路部174から、水平走査回路730の水平走査によって読み出された信号は、出力部740によって、光電変換装置の外部に出力される。光電変換装置は、列回路部174、電流源部700、垂直走査回路710、水平走査回路730の動作を制御する制御回路であるタイミングジェネレータ750(以下、TG750とする)を有する。
【0012】
図1Bは、本実施形態に係る光電変換装置の構成例を示す概略図である。
図1Bは、
図1Aにおけるある1列の画素100に接続される回路の構成をより詳細に示している。光電変換装置は、画素アレイ110、補助トランジスタ120、信号線130、電流源トランジスタ140(駆動トランジスタ)、スイッチ150、電源パッド160及び列回路170を有している。
図1Aに示した電流源部700は、電流源トランジスタ140、スイッチ150を有する。また、
図1Aに示した列回路部174は、列ごとに配された複数の列回路170を有する。スイッチ150は、
図1Aで示したTG750によって、動作が制御される。
【0013】
複数の画素100には、
図1Aに示した垂直走査回路710から行ごとに制御信号SEL1、SEL2、…が入力される。「SEL」の後に付された数字は行番号を示している。なお、制御信号SEL1、SEL2、…は一例であり、垂直走査回路710は、これら以外の制御信号を更に複数の画素100に供給し得る。垂直走査回路710は、シフトレジスタ又はアドレスデコーダにより構成され得る。
【0014】
複数の画素100には、電源パッド160に接続されている電源線から電源電位が入力される。
図1Bに示されている寄生抵抗10は、複数の画素100の間の電源線に寄生する抵抗を等価的に示したものである。
【0015】
信号線130は、画素アレイ110の列ごとに配されている。複数の画素100のうちの制御信号SEL1、SEL2、…により選択された画素100から出力される信号が信号線130に出力される。
【0016】
電流源トランジスタ140は、NMOSトランジスタである。スイッチ150は、NMOS、PMOS等のトランジスタである。スイッチ150の第1端子は、信号線130に接続されている。スイッチ150の第2端子は、電流源トランジスタ140のドレインに接続されている。電流源トランジスタ140のソースは、電源電位を有する電位線に接続されている。スイッチ150は、
図1Aに示したTG750から入力される制御信号PWRによりオン状態又はオフ状態に制御される。スイッチ150がオン状態であるとき、電流源トランジスタ140は、信号線130に駆動電流を供給する電流源として機能する。すなわち、スイッチ150を制御するTG750は、信号線130に供給する駆動電流の電流量を制御する電流制御部である。また、スイッチ150は、電流制御部による制御によって、駆動電流の電流量を変化させる電流調整部である。電流源トランジスタ140のゲートには、TG750から、駆動電流を制御するバイアス電位BIASが入力される。
【0017】
信号線130は、更に列回路170に接続されている。列回路170は、信号線130に出力された画素信号に対して、増幅、相関二重サンプリング処理、AD変換等の処理を行う。
【0018】
補助トランジスタ120は、PMOSトランジスタである。補助トランジスタ120のソース(第1主電極)は、電源パッド160に接続されている電源線に接続されている。補助トランジスタ120のドレイン(第2主電極)は、信号線130に接続されている。補助トランジスタ120のゲートには
図1Aに示したTG750から制御信号RESBが入力される。詳細は後述するが、補助トランジスタ120は、駆動電流が遮断された状態から駆動電流が供給される状態への切り替わりの際に信号線130を流れる電流の変動を補助する補助素子として機能する。
【0019】
図2は、本実施形態に係る画素100の構成例を示す回路図である。画素100は、光電変換部400、転送トランジスタ410、フローティングディフュージョン420、ソースフォロワトランジスタ430、選択トランジスタ440及びリセットトランジスタ455を有している。これらのトランジスタは、制御電極としてゲート電極を有するNMOSトランジスタにより構成され得る。転送トランジスタ410のゲートには、
図1Aに示した垂直走査回路710から制御信号TXが入力される。選択トランジスタ440のゲートには、垂直走査回路710から制御信号SEL(
図1Bにおける制御信号SEL1、SEL2、…に対応)が入力される。リセットトランジスタ455のゲートには、垂直走査回路710から制御信号RESが入力される。
【0020】
光電変換部400は、光電変換により入射光に応じた電荷を生成するとともに、当該電荷を蓄積する光電変換素子である。光電変換部400は半導体基板内に形成されたフォトダイオードにより構成され得る。光電変換部400を構成するフォトダイオードのアノードは接地電位を有する電位線450に接続されており、カソードは転送トランジスタ410のソースに接続されている。
【0021】
転送トランジスタ410のドレイン、リセットトランジスタ455のソース及びソースフォロワトランジスタ430のゲートはフローティングディフュージョン420に接続されている。転送トランジスタ410は、オンとなることにより光電変換部400の電荷をフローティングディフュージョン420に転送する。フローティングディフュージョン420は容量を有する。この容量により、フローティングディフュージョン420の電位は光電変換部400から転送された電荷に応じて変化する。
【0022】
リセットトランジスタ455のドレイン及びソースフォロワトランジスタ430のドレインは、電源電位を有する電位線460に接続されている。ソースフォロワトランジスタ430のソースは、選択トランジスタ440のドレインに接続されている。選択トランジスタ440のソースは、信号線130に接続されている。ソースフォロワトランジスタ430は、信号線130に接続された電流源トランジスタ140とともにソースフォロワ回路を構成する。このソースフォロワ回路は、フローティングディフュージョン420の電位に基づく信号を選択トランジスタ440を介して信号線130に出力する。リセットトランジスタ455は、オンとなることによりフローティングディフュージョン420の電位をリセットする。
【0023】
図3は、本実施形態に係る光電変換装置の動作を示すタイミングチャートである。
図3に示されているVDは、1フレームの先頭を示す垂直同期信号VDである。
図3に示されているSEL1、…SEL4は、画素100に含まれる選択トランジスタ440のゲートに入力される制御信号SEL1、…SEL4のレベルを示している。制御信号SEL1、…SEL4がハイレベルのときに、対応する行の選択トランジスタ440がオン状態になり、画素100から信号が信号線130に出力される。
【0024】
図3に示されているPWRは、スイッチ150の制御端子に入力される制御信号PWRのレベルを示している。制御信号PWRがハイレベルのときに、スイッチ150はオン状態になり、制御信号PWRがローレベルのときに、スイッチ150はオフ状態になる。
【0025】
図3に示されているRESBは、補助トランジスタ120のゲートに入力される制御信号RESBのレベルを示している。制御信号RESBがハイレベルのときに、補助トランジスタ120はオフ状態になり、制御信号RESBがローレベルのときに、補助トランジスタ120はオン状態になる。
【0026】
図3に示されている「電流源トランジスタのドレイン電位」は、電流源トランジスタ140のドレインの電位を示しており、「電流源トランジスタのゲート電位」は、電流源トランジスタ140のゲートの電位を示している。なお、電流源トランジスタ140のドレイン-ソース間を流れる電流は、ゲートの電位に応じて変化する。したがって、「電流源トランジスタのゲート電位」は、電流源トランジスタ140のドレイン-ソース間を流れる電流と読み替えて理解することもできる。
【0027】
時刻t0から時刻t1において、垂直同期信号VDがハイレベルになる。このとき、制御信号SEL1はハイレベルであり、制御信号SEL2、…SEL4はローレベルである。すなわち、1行目の画素100が選択されている。また、このとき制御信号PWRはハイレベルであるため、スイッチ150はオン状態である。電流源トランジスタ140から信号線130に駆動電流が供給される状態となっているため、1行目の画素100から信号が信号線130に出力される。なお、このとき制御信号RESBはハイレベルであり、補助トランジスタ120はオフ状態である。
【0028】
その後、時刻t2まで1行目の読み出しにおける信号線130への信号出力が継続する。1行目の画素100からの信号線130への信号出力が完了した時刻t2において、制御信号PWRがローレベルになる。これにより、スイッチ150がオフになり、電流源トランジスタ140から信号線130への駆動電流が遮断された状態となる。
【0029】
時刻t3において、制御信号PWRがハイレベルになる。これにより、スイッチ150がオンになり、再び電流源トランジスタ140から信号線130に駆動電流が供給される状態となる。また、時刻t3において、制御信号RESBがローレベルになる。これにより、補助トランジスタ120がオンになり、電源線と信号線130が電気的に接続される。この動作による効果については後述する。
【0030】
時刻t4において、制御信号RESBがハイレベルになる。これにより、補助トランジスタ120がオフになり、電源線と信号線130の電気的な接続が解除される。また、時刻t4において、制御信号SEL1がローレベルになり、制御信号SEL2がハイレベルになる。これにより、1行目の画素100の選択が解除され、2行目の画素100が選択される。
【0031】
これ以降、時刻t4から時刻t7の期間において、1行目の画素100と同様にして2行目の画素100に対する読み出しが行われる。また、時刻t7から時刻t10の期間において、3行目の画素100に対する読み出しが行われ、時刻t10から時刻t13の期間において、4行目の画素100に対する読み出しが行われる。2行目から4行目の読み出し動作については1行目と同様であるため説明を省略する。
【0032】
時刻t13において、制御信号SEL4がローレベルになり、4行目の画素100の選択が解除される。これ以降、再び垂直同期信号VDがハイレベルになって1行目の画素100の読み出しが開始される時刻t15までの期間は、どの行の画素100も読み出されない期間である。また、時刻t13から時刻t14までの期間においては、制御信号PWRはローレベルである。これにより、スイッチ150はオフ状態であり、電流源トランジスタ140から信号線130には電流が流れない状態となっている。
【0033】
以上のように、本実施形態では、時刻t2から時刻t3、時刻t5から時刻t6、時刻t8から時刻t9、時刻t11から時刻t12及び時刻t13から時刻t14の期間において、スイッチ150はオフ状態になっている。これらの期間は、ある行の画素100から信号線130への信号出力が完了した後、次の行の画素100から信号線130への信号出力が開始するまでの期間である。これらの期間においては、信号線130に駆動電流を供給する必要がない。そこで、本実施形態では、これらの期間のように信号線130に駆動電流を供給する必要がない期間に、電流源トランジスタ140から信号線130への電流供給を停止している。これにより、消費電力が低減される。
【0034】
しかしながら、スイッチ150の切り替えに伴って、電流源トランジスタ140においてオーバーシュート電流が発生する場合がある。このオーバーシュート電流の発生原因及び信号品質への影響について説明する。
【0035】
図3に示されているように、スイッチ150がオフ状態になっている期間においては、電流源トランジスタ140のドレイン電位は接地電位近くにまで低下する。電流源トランジスタ140のゲートには、一定のバイアス電位BIASが印加されているものの、このバイアス電位BIASは有限のインピーダンスを介して印加されている。そのため、ドレイン電位に変動が生じると、寄生容量を介して電流源トランジスタ140のゲート電位にも過渡的な影響を与えることがある。具体的には、
図3の時刻t2近傍のように、ドレイン電位が低下した直後には、ゲート電位も低下する。また、
図3の時刻t3近傍のように、ドレイン電位が上昇した直後には、ゲート電位も上昇する。
【0036】
ゲート電位が上昇すると、電流源トランジスタ140のドレイン-ソース間にオーバーシュート電流が流れる。このオーバーシュート電流が画素アレイ110を介して流れると、寄生抵抗10の影響により画素100の電源電位が低下する。この電源電位の低下が元に戻るまでにはある程度の時間がかかるため、電源電位の低下は、画素100からの読み出される信号の品質に影響を与える場合がある。また、電源電位の低下量は画素100ごとに異なるため、信号の品質への影響が画素100ごとに異なる点も問題となり得る。
【0037】
これに対し、本実施形態では、電源パッド160に接続されている電源線と信号線130とを電気的に接続する補助トランジスタ120が設けられている。補助トランジスタ120は、スイッチ150がオフ状態からオン状態に移行する際、すなわち、電流源トランジスタ140のドレイン電位が上昇する際にオンになるように制御される。補助トランジスタ120は、このときに信号線130を流れる電流の変動を補助する。より具体的には、電流源トランジスタ140で発生するオーバーシュート電流の一部又は全部を電源パッド160から補助トランジスタ120経由で信号線130に流すことで、電流の変動を補助する。これにより、画素アレイ110を介して流れるオーバーシュート電流の量が低減され、画素100の電源電位変動も低減される。このようにして、スイッチ150の切り替えに伴う信号品質劣化が低減される。
【0038】
以上のように、本実施形態によれば、電源電位変動に起因する信号品質劣化が低減された光電変換装置が提供される。
【0039】
図1Bに示されているように、補助トランジスタ120には、PMOSトランジスタが用いられている。これにより、NMOSトランジスタを用いる場合と比較して、画素アレイ110に流れ込むオーバーシュート電流の低減効果を高めることができる。補助トランジスタ120がオンになると、信号線130の電位は電源電位となる。画素100内のフローティングディフュージョン420の最大電位は電源電位であるため、ソースフォロワトランジスタ430のゲート-ソース間電圧Vgsは最大でも0V程度となる。そのため、画素アレイ110を流れるオーバーシュート電流を効果的に低減することができる。
【0040】
しかしながら、補助トランジスタ120は、PMOSトランジスタに限られるものではなく、NMOSトランジスタであってもよい。補助トランジスタ120がNMOSトランジスタである場合には、補助トランジスタ120の閾値はなるべく低くすることが望ましい。特に、補助トランジスタ120の閾値をソースフォロワトランジスタ430の閾値よりも低くすることがより望ましい。これにより、補助トランジスタ120により多くのオーバーシュート電流を流すことができ、画素アレイ110を流れるオーバーシュート電流を少なくすることができる。
【0041】
[第2実施形態]
本実施形態の光電変換装置は、電流源トランジスタ140とスイッチ150が配されている位置を変えた変形例である。電流源トランジスタ140とスイッチ150の位置以外については第1実施形態と同様であるため説明を省略する。
【0042】
図4は、本実施形態に係る光電変換装置の構成例を示す概略図である。なお、
図4においては、SEL1、SEL2、…については図示が省略されている。
【0043】
図4に示されているように、本実施形態においては、信号線130が延在する方向において、電流源トランジスタ140とスイッチ150が画素アレイ110に対して補助トランジスタ120と同じ側に配されている。これにより、電流源トランジスタ140のオーバーシュート電流が補助トランジスタ120を経由して流れる際に、その電流が画素アレイ110内を通過しないようにすることができる。したがって、画素100に対するオーバーシュート電流の影響を更に低減することができる。
【0044】
以上のように、本実施形態によれば、電源電位変動に起因する信号品質劣化が更に低減された光電変換装置が提供される。
【0045】
[第3実施形態]
図5は、本実施形態に係る光電変換装置の構成例を示す概略図である。本実施形態の光電変換装置は、第2実施形態の光電変換装置に加えて、更に補助トランジスタ121、信号線131、電流源トランジスタ141、スイッチ151、列回路171及び電源パッド190を有している。それ以外の構成については特記するものを除いて概ね同様であるため説明を省略する。
【0046】
本実施形態では、1つの列の画素100に対して2つの信号線130、131が配されている。信号線130(第1信号線)は
図5における下方向(第1方向)に延在しており、信号線131(第2信号線)は、これとは反対に、
図5における上方向(第2方向)に延在している。偶数番目の行の画素100から出力される信号は、信号線130に出力され、奇数番目の行の画素100から出力される信号は、信号線131に出力される。
【0047】
補助トランジスタ121、電流源トランジスタ141、スイッチ151及び列回路171は、画素アレイ110に対して補助トランジスタ120、電流源トランジスタ140、スイッチ150及び列回路170の反対側に配されている。言い換えると、これらの読み出し用の回路群が2つの信号線130、131の各々に対応して配されている。補助トランジスタ121、信号線131、電流源トランジスタ141、スイッチ151、列回路171及び電源パッド190の接続関係は、信号線130、電流源トランジスタ140等における接続関係と同様であるため説明を省略する。電源パッド160(第1電源パッド)と電源パッド190(第2電源パッド)は、画素アレイ110に対して反対側に配されており、画素アレイ110内の寄生抵抗10を経由する電源線によって、互いに電気的に接続されている。
【0048】
本実施形態では、偶数番目の行の画素100からの信号を信号線130によって読み出し、奇数番目の行の画素100からの信号を信号線131によって読み出すことにより、2行を並行して読み出すことができる。したがって、読み出しが高速化された光電変換装置が提供される。
【0049】
また、本実施形態では、2つの電源パッド160、190を画素アレイ110内の寄生抵抗10を介して接続されるように設けている。これにより、電源パッド160から寄生抵抗10を介して補助トランジスタ121に向かう経路の電流が流れにくくなっており、この電流が流れることに起因して生じ得る電源電位変動が低減されている。
【0050】
[第4実施形態]
図6は、本実施形態に係る光電変換装置の構成例を示す概略図である。本実施形態の光電変換装置は、第3実施形態の光電変換装置に加えて、更にカスコードトランジスタ200、201を有している。それ以外の構成については特記するものを除いて概ね同様であるため説明を省略する。
【0051】
カスコードトランジスタ200、201はNMOSトランジスタである。カスコードトランジスタ200のソースは、電流源トランジスタ140のドレインに接続されている。カスコードトランジスタ200のドレインは、スイッチ150の第2端子に接続されている。カスコードトランジスタ200のゲートには、
図1Aに示したTG750からバイアス電位CBIASが入力される。このように、カスコードトランジスタ200と電流源トランジスタ140はカスコード接続されており、これらの複数のトランジスタが協働して電流源として機能している。
【0052】
カスコードトランジスタ201、電流源トランジスタ141及びスイッチ151の接続関係は、カスコードトランジスタ200、電流源トランジスタ140及びスイッチ150の接続関係と同様であるため説明を省略する。すなわち、カスコードトランジスタ201と電流源トランジスタ141はカスコード接続されている。
【0053】
本実施形態では、電流源トランジスタ140、141にカスコード接続されたカスコードトランジスタ200、201が配されている。これにより、スイッチ150、151がオンになる際の電流源トランジスタ140、141のドレイン電位の上昇量が低減される。したがって、電流源トランジスタ140、141で生じるオーバーシュート電流が低減されるため、画素100の電源電位変動も低減される。
【0054】
以上のように、本実施形態によれば、電源電位変動に起因する信号品質劣化が更に低減された光電変換装置が提供される。
【0055】
[第5実施形態]
図7は、本実施形態に係る光電変換装置の構成例を示す概略図である。本実施形態の光電変換装置は、第4実施形態の光電変換装置における電源パッド160、190に加えて、更に電源パッド161、191を有している。それ以外の構成については特記するものを除いて概ね同様であるため説明を省略する。
【0056】
本実施形態においては、電源パッド160は補助トランジスタ120のドレインに接続されており、電源パッド161は電源線に接続されている。また、電源パッド161と電源パッド191は、画素アレイ110に対して反対側に配されており、画素アレイ110内の寄生抵抗10を介する電源線によって、互いに電気的に接続されている。電源パッド160(第1電源パッド)と電源パッド161(第3電源パッド)はこれらが配される基板上において電気的に分離されており、電源パッド190と電源パッド191も基板上において電気的に分離されている。
【0057】
以上のように、本実施形態においては、画素アレイ110に電源電位を供給する電源パッド161、191と、補助トランジスタ120、121に電源電位を供給する電源パッド160、190とが別個に配されている。そして、これらの電源パッドが基板上において電気的に分離されている。これにより、補助トランジスタ120、121に電流が流れる際に、その影響が画素100に及びにくくなっている。したがって、画素100に対するオーバーシュート電流の影響を更に低減することができる。
【0058】
以上のように、本実施形態によれば、電源電位変動に起因する信号品質劣化が更に低減された光電変換装置が提供される。
【0059】
[第6実施形態]
図8は、本実施形態に係る光電変換装置の構成例を示す概略図である。本実施形態の光電変換装置は、第5実施形態の光電変換装置に加えて、更にスイッチ210、211及び容量素子220、221を有している。それ以外の構成については特記するものを除いて概ね同様であるため説明を省略する。
【0060】
スイッチ210の第1端子及び容量素子220の第1端子は、電流源トランジスタ140のゲートに接続されている。容量素子220の第2端子は、接地電位を有する電位線に接続されている。スイッチ210の第2端子には、
図1Aに示したTG750からバイアス電位BIASが入力される。スイッチ210は、TG750から入力される制御信号SHにより制御される。このように、スイッチ210及び容量素子220は、バイアス電位BIASを保持するサンプルホールド回路をなしている。
【0061】
電流源トランジスタ141、スイッチ211及び容量素子221の接続関係は、電流源トランジスタ140、スイッチ210及び容量素子220の接続関係と同様であるため説明を省略する。すなわち、スイッチ211及び容量素子221は、バイアス電位BIASをホールドするサンプルホールド回路をなしている。
【0062】
本実施形態においては、バイアス電位BIASを容量素子220、221にホールドすることにより、接地電位の変動に起因する電流源トランジスタ140、141の電流の変動を低減することができる。
【0063】
次に、本実施形態におけるサンプルホールド回路の具体的な駆動方法の例を説明する。
図9は、本実施形態に係る光電変換装置の動作を示すタイミングチャートである。
図9に示されているSHは、スイッチ210、211の制御端子に入力される制御信号SHのレベルを示している。制御信号SHがハイレベルのときに、スイッチ210、211はオン状態になり、制御信号SHがローレベルのときに、スイッチ210、211はオフ状態になる。その他については
図3と同様であるため説明を省略する。
【0064】
図9に示されているように、制御信号SHがハイレベルになる期間は、時刻t3から時刻t4、時刻t6から時刻t7、時刻t9から時刻t10及び時刻t12から時刻t15である。これらの期間は、電流源トランジスタ140、141のドレイン電位が上昇し、オーバーシュート電流が生じ得る期間であり、制御信号RESBがローレベルになる期間、すなわち、補助トランジスタ120、121がオンになる期間とも一致している。このように、本実施形態では、電流源トランジスタ140、141のドレイン電位が上昇するタイミングでバイアス電位BIASのサンプルを行う。これにより、本実施形態においては、電流源トランジスタ140、141のドレイン電位の上昇に起因する容量素子220、221の電位変動量が低減され、オーバーシュート電流が低減される。
【0065】
[第7実施形態]
図10は、本実施形態に係る光電変換装置の全体構成を示す斜視図である。本実施形態の光電変換装置は、複数の基板が積層された積層型の撮像装置である。光電変換装置は、互いに積層された画素基板30(第1基板)と回路基板31(第2基板)とを有している。次に、
図11及び
図12を参照して画素基板30と回路基板31の構成を説明する。なお、本実施形態における光電変換装置の回路構成は第3実施形態と概ね同様であり、重複する説明は省略又は簡略化する。
【0066】
図11は本実施形態に係る光電変換装置の画素基板30の構成例を示す概略図であり、
図12は本実施形態に係る光電変換装置の回路基板31の構成例を示す概略図である。画素基板30は、画素アレイ110及び信号線130、131を有している。回路基板31は、補助トランジスタ120、121、電流源トランジスタ140、141、スイッチ150、151、電源パッド160、190及び列回路170、171を有している。
【0067】
画素基板30の信号線130と、回路基板31の補助トランジスタ120、スイッチ150及び列回路170とは、基板間接合320を介して接続されている。画素基板30の信号線131と、回路基板31の補助トランジスタ121、スイッチ151及び列回路171とは、基板間接合330を介して接続されている。画素基板30の電源線と回路基板31の電源パッド160とは基板間接合300を介して接続されている。画素基板30の電源線と回路基板31の電源パッド190とは基板間接合310を介して接続されている。
【0068】
本実施形態では、画素アレイ110が画素基板30に配されており、補助トランジスタ120、121が回路基板31に配されている。これにより、補助トランジスタ120、121をオーバーシュート電流が流れる際に、その電流が画素アレイ110が配された画素基板30上の電源線に流れ込みにくくなっている。
【0069】
したがって、本実施形態によれば、電源電位変動に起因する信号品質劣化が更に低減された光電変換装置が提供される。
【0070】
補助トランジスタ120、121がPMOSトランジスタである場合、補助トランジスタ120、121が回路基板31に配されていることにより、画素基板30の側にはPMOSトランジスタを形成する必要がない。これにより、本実施形態の構成では、画素基板30にPMOSトランジスタとNMOSトランジスタの両方を形成する場合と比較して、画素基板30の製造コストが低減されている。
【0071】
なお、本実施形態における画素基板30及び回路基板31の構成は一例であり、上述の他の実施形態の構成を組み合わせてもよい。例えば、第4実施形態のカスコードトランジスタ200、201、第5実施形態の電源パッド161、191、第6実施形態のスイッチ210、211、容量素子220、221等のうちの1又は2以上が更に配されていてもよい。その場合、それらの各要素は、典型的には、回路基板31に配され得る。
【0072】
[第8実施形態]
本発明の第8実施形態による撮像システムについて、
図13を用いて説明する。
図13は、本実施形態による撮像システムの概略構成を示すブロック図である。
図13に示す撮像装置1は、上述の第1乃至第7実施形態で述べた光電変換装置である。すなわち、本実施形態による撮像システム500は、上述の第1乃至第7実施形態で述べた光電変換装置が適用され得る光電変換システムの一例である。
【0073】
本実施形態による撮像システム500は、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星等に適用可能である。
【0074】
撮像システム500は、
図13に示すように、撮像装置1、レンズ502、絞り504、バリア506、信号処理部508、タイミング発生部520、全体制御・演算部518を有している。撮像システム500は、また、メモリ部510、記録媒体制御I/F部516、外部I/F部512を有している。
【0075】
レンズ502は、被写体の光学像を撮像装置1の画素アレイ110に結像するためのものである。絞り504は、レンズ502を通った光量を可変にするためのものである。バリア506は、レンズ502の保護のためのものである。撮像装置1は、先の実施形態で説明した光電変換装置であって、レンズ502により結像された光学像に基づく信号を信号処理部508に出力するものである。
【0076】
信号処理部508は、撮像装置1より出力される信号に対して、所望の処理、補正、データ圧縮等を行うものである。信号処理部508は、撮像装置1と同じ基板に搭載されていてもよいし、別の基板に搭載されていてもよい。また、信号処理部508の一部の機能が撮像装置1と同じ基板に搭載され、信号処理部508の他の一部の機能が別の基板に搭載されていてもよい。また、撮像装置1はデジタル信号ではなく、AD変換前のアナログ信号を出力するものであってもよい。その場合、信号処理部508には、AD変換器が更に含まれ得る。
【0077】
タイミング発生部520は、撮像装置1及び信号処理部508に、各種タイミング信号を出力するためのものである。全体制御・演算部518は、撮像システム500の全体の駆動及び演算処理を司る制御部である。ここで、タイミング信号等の制御信号は撮像システム500の外部から入力されてもよく、撮像システム500は、少なくとも撮像装置1と、撮像装置1から出力された信号を処理する信号処理部508とを有していればよい。
【0078】
メモリ部510は、画像データを一時的に記憶するためのフレームメモリ部である。記録媒体制御I/F部516は、記録媒体514への記録或いは記録媒体514からの読み出しを行うためのインターフェース部である。外部I/F部512は、外部コンピュータ等と通信するためのインターフェース部である。記録媒体514は、撮像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。
【0079】
このようにして、第1乃至第7実施形態による光電変換装置を適用した撮像システム500を構成することにより、高品質な画像を取得し得る高性能の撮像システム500を実現することができる。
【0080】
[第9実施形態]
図14(a)及び
図14(b)は、本実施形態による撮像システム600及び移動体の構成を示す図である。
図14(a)は、車載カメラに関する撮像システム600の一例を示したものである。撮像システム600は、上述の第1乃至第7実施形態のいずれかに記載の光電変換装置の一例である撮像装置1を有する。撮像システム600は、撮像装置1により取得された複数の画像データに対し、画像処理を行う画像処理部612と、撮像システム600により取得された複数の画像データから視差(視差画像の位相差)の算出を行う視差算出部614を有する。また、撮像システム600は、算出された視差に基づいて対象物までの距離を算出する距離計測部616と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部618と、を有する。ここで、視差算出部614及び距離計測部616は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部618はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、FPGA(Field Programmable Gate Array)、ASIC(Application Specific Integrated Circuit)等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【0081】
撮像システム600は、車両情報取得装置620と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム600には、衝突判定部618での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ECU630が接続されている。すなわち、制御ECU630は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム600は、衝突判定部618での判定結果に基づいて、ドライバーへ警報を発する警報装置640とも接続されている。例えば、衝突判定部618の判定結果として衝突可能性が高い場合、制御ECU630はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置640は、音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与える等によりユーザに警告を行う。
【0082】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム600で撮像する。
図14(b)に、車両前方(撮像範囲650)を撮像する場合の撮像システム600の構成を示す。車両情報取得装置620は、撮像システム600を動作させ撮像を実行させるように指示を送る。
【0083】
このようにして、第1乃至第7実施形態による光電変換装置を適用した撮像システム600及び移動体を構成することにより、高品質の画像を取得し得る高性能の撮像システム600及び高精度に制御を行い得る移動体を実現することができる。
【0084】
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機、産業用ロボット等の移動体(移動装置)に適用することができる。加えて、移動体に限らず、高度道路交通システム(ITS)等、広く物体認識を利用する機器に適用することができる。
【0085】
[変形実施形態]
本発明は、上述の実施形態に限られるものではなく、種々の変形が可能である。上述の実施形態においては、画素アレイ110の1列あたりに1本又は2本の信号線が配されている例を説明しているが、1列あたりの信号線の本数はこれに限られるものではなく、3本以上であってもよい。1列あたりの信号線の本数は、例えば、4本、8本、12本等であり得る。
【0086】
上述の実施形態においては、スイッチによって電流源と信号線との間の接続又は非接続を切り替えることにより、駆動電流の供給と遮断の制御を行う例を示している。この例では、スイッチの切り替えによって駆動電流が遮断状態から供給状態に変化する際に補助トランジスタがオンになって信号線の電流の変化を補助することによりオーバーシュート電流の影響が低減される。しかしながら、本発明は、駆動電流が遮断状態から供給状態に変化するというものに限定されない。例えば、駆動電流の電流量が少ない状態(駆動電流が第1の電流量である状態)から電流量が多い状態(駆動電流が第1の電流量よりも大きい第2の電流量である状態)に変化する際に補助トランジスタが電流の変化を補助してもよく、同様の効果が得られる。この場合、上述の実施形態におけるスイッチは、電流調整部として、主電極間の電流量を第1の電流量、第2の電流量等に制御可能なトランジスタに置換され得る。あるいは、
図4に示した電流源トランジスタ140のバイアス電位BIASを、電流制御部であるTG750が変化させることによって、駆動電流の電流量を制御することもできる。この場合は電流源トランジスタ140が電流源と電流調整部とを兼ねる形態となる。また、
図6の形態では、カスコードトランジスタ200のバイアス電位CBIASを、電流制御部であるTG750が変化させることによって、駆動電流の電流量を制御することもできる。この場合は、カスコードトランジスタ200が駆動電流を調整する電流調整部である。また、
図6の形態において、カスコードトランジスタ200のバイアス電位CBIASと、電流源トランジスタ140のバイアス電位BIASとを、電流制御部であるTG750がともに変化させて、駆動電流の電流量を変化させても良い。この場合は、カスコードトランジスタ200、電流源トランジスタ140がともに駆動電流の電流量を調整する電流調整部である。このように、上述の実施形態におけるスイッチは、駆動電流の供給と遮断の制御のみを行うものに限定されず、電流量を複数の値に制御するものに置換され得ることから、より一般的に電流調整部とも呼ばれ得る。電流調整部がスイッチであり、第1の電流量が駆動電流を遮断した状態の電流量である場合が、上述の実施形態の例に相当する。
【0087】
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
【0088】
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、いずれかの実施形態の一部の構成を、他の実施形態に追加した実施形態、あるいは他の実施形態の一部の構成と置換した実施形態も本発明を適用し得る実施形態であると理解されるべきである。
【符号の説明】
【0089】
100 画素
110 画素アレイ
120 補助トランジスタ
130 信号線
140 電流源トランジスタ
150 スイッチ
160 電源パッド
170 列回路