特許 7474318 量子情報処理のためのアーキテクチャ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-16

(45)【発行日】2024-04-24

(54)【発明の名称】量子情報処理のためのアーキテクチャ

(51)【国際特許分類】

   G06N 10/00 20220101AFI20240417BHJP

   H01L 29/06 20060101ALI20240417BHJP

【ＦＩ】

G06N10/00

H01L29/06 601D

【請求項の数】 20

(21)【出願番号】P 2022504737

(86)(22)【出願日】2020-03-10

(65)【公表番号】

(43)【公表日】2022-05-25

(86)【国際出願番号】 GB2020050570

(87)【国際公開番号】W WO2020188240

(87)【国際公開日】2020-09-24

【審査請求日】2022-11-24

(31)【優先権主張番号】1903884.3

(32)【優先日】2019-03-21

(33)【優先権主張国・地域又は機関】GB

(73)【特許権者】

【識別番号】521435167

【氏名又は名称】クオンタム モーション テクノロジーズ リミテッド

(74)【代理人】

【識別番号】110001416

【氏名又は名称】弁理士法人信栄事務所

(72)【発明者】

【氏名】モートン ジョーン

(72)【発明者】

【氏名】フォガーティ ミッチェル

(72)【発明者】

【氏名】スコール シモン

(72)【発明者】

【氏名】パトマキ ソフィア

【審査官】大塚 俊範

(56)【参考文献】

【文献】特表２０１９－５０２２１６（ＪＰ，Ａ）

【文献】M. A. Fogarty, 他13名，Integrated silicon qubit platform with single-spin addressability, exchange control and robust single-shot singlet-triplet readout，Quantum Physics，ARXIV.ORG，2017年12月05日，pp.1-10，https://arxiv.org/pdf/1708.03445.pdf

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ １０／００

Ｈ０１Ｌ ２９／０６

(57)【特許請求の範囲】

【請求項1】

量子情報処理のためのシリコンベース装置であって、
データキュービットとして使用されるスピンフル電荷担体を閉じ込めるための複数の第１閉じ込め領域と、
補助キュービットとして使用されるスピンフル電荷担体を閉じ込めるための複数の第２閉じ込め領域であって、補助キュービットを測定するための測定機器に各閉じ込め領域が結合可能である複数の第２閉じ込め領域と、
スピンフル電荷担体を閉じ込めるための複数の第３閉じ込め領域であって、前記複数の第１閉じ込め領域の第１閉じ込め領域と前記複数の第２閉じ込め領域の第２閉じ込め領域との間に各閉じ込め領域が所在するとともに、前記第１閉じ込め領域のデータキュービットと前記第２閉じ込め領域の補助キュービットとの間での媒介相互作用に使用される複数の第３閉じ込め領域と、
一以上の電荷リザーバと、
を備える装置であり、
前記複数の第３閉じ込め領域の各閉じ込め領域が、一以上の電荷リザーバの一つの電荷リザーバに結合可能である、
装置。

【請求項2】

前記複数の第１閉じ込め領域の各閉じ込め領域が量子ドットを備える、請求項１に記載の装置。

【請求項3】

前記複数の第１閉じ込め領域の各量子ドットが５ｎｍ～１００ｎｍの直径を有する、請求項２に記載の装置。

【請求項4】

前記複数の第２閉じ込め領域の各閉じ込め領域が量子ドットのペアを備える、請求項１から３のいずれかに記載の装置。

【請求項5】

前記複数の第３閉じ込め領域の各閉じ込め領域が、一以上のスピンフル電荷担体を格納するための媒介量子ドットを備える、請求項１から４に記載の装置。

【請求項6】

前記媒介量子ドットが長形の媒介量子ドットを備える、請求項５に記載の装置。

【請求項7】

前記媒介量子ドットが５～１００ｎｍの第１寸法と５０～１０００ｎｍの第２寸法とを有する、請求項５に記載の装置。

【請求項8】

前記複数の第３閉じ込め領域の各閉じ込め領域が、前記複数の第１閉じ込め領域の第１閉じ込め領域と前記複数の第２閉じ込め領域の第２閉じ込め領域との間に所在し、
前記第１閉じ込め領域と前記第２閉じ込め領域との間の距離が５０ｎｍ～１０００ｎｍである、
請求項１から７に記載の装置。

【請求項9】

前記複数の第３閉じ込め領域の各閉じ込め領域が、前記複数の第１閉じ込め領域の第１閉じ込め領域と前記複数の第２閉じ込め領域の第２閉じ込め領域との間に所在し、
前記複数の第３閉じ込め領域の前記閉じ込め領域と前記複数の第１閉じ込め領域の前記第１閉じ込め領域との間の距離が０．５ｎｍ～２０ｎｍであり、
前記複数の第３閉じ込め領域の前記閉じ込め領域と前記複数の第２閉じ込め領域の前記第２閉じ込め領域との間の距離が０．５ｎｍ～２０ｎｍである、
請求項１から８に記載の装置。

【請求項10】

スピンフル電荷担体が電子である、請求項１から９に記載の装置。

【請求項11】

さらに測定機器を備え、前記測定機器が一以上の補助キュービットの状態を測定するように構成される、請求項１から１０に記載の装置。

【請求項12】

表面符号量子情報処理のための装置である、請求項１から１１に記載の装置。

【請求項13】

電荷担体が前記複数の第１閉じ込め領域の第１閉じ込め領域から、または、前記複数の第２閉じ込め領域の第２閉じ込め領域から漏出するとき、前記複数の第１閉じ込め領域と前記複数の第２閉じ込め領域にわたって電荷安定性を維持するため、前記複数の第３閉じ込め領域の閉じ込め領域は電荷担体を前記第１閉じ込め領域へ、または、前記第２閉じ込め領域へ移動するように構成される装置である、請求項１から１２に記載の装置。

【請求項14】

前記第１および複数の第２閉じ込め領域での前記電荷担体のスピン状態のエネルギーレベルを分離するため前記第１および複数の第２閉じ込め領域に磁場を生成するための磁場発生器をさらに備える、請求項１３に記載の装置。

【請求項15】

前記第１および複数の第２閉じ込め領域に振動磁場が生成されるように構成される制御器をさらに備え、前記振動磁場が前記複数の第１閉じ込め領域の前記電荷担体のゼーマン分裂と実質的に整合する周波数を有する、請求項１３または１４に記載の装置。

【請求項16】

前記複数の第３閉じ込め領域の少なくとも一つの閉じ込め領域を電荷リザーバに結合させて前記電荷リザーバと前記複数の第３閉じ込め領域の前記少なくとも一つの閉じ込め領域との間での電荷担体の移動を可能にするように構成される制御器をさらに備える、請求項１から１５に記載の装置。

【請求項17】

さらに、
前記複数の第１閉じ込め領域の一つの閉じ込め領域に近接して各マイクロ磁石が配置される、複数のマイクロ磁石と、
前記複数の第１閉じ込め領域に振動電場を生成するための制御器と、
を備える、請求項１から１６のいずれかに記載の装置。

【請求項18】

前記複数の第３閉じ込め領域の閉じ込め領域を前記一以上の電荷リザーバの一つの電荷リザーバに結合させて前記電荷リザーバと前記複数の第３閉じ込め領域の前記少なくとも一つの閉じ込め領域との間での電荷担体の移動を可能にすること、
を包含する方法である、請求項１から１７に記載の装置の作動方法。

【請求項19】

前記複数の第３閉じ込め領域の前記閉じ込め領域を一以上の電荷リザーバのうち一つの電荷リザーバに結合させることが、前記装置のスタビライザ動作の一部として結合させることを構成する、請求項１から１７に記載の装置の作動方法。

【請求項20】

プロセッサによる実行時に請求項１から１７のいずれかの装置にて請求項１８から１９のいずれかの方法を前記プロセッサに実施させる命令が記憶されたコンピュータ可読媒体

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、量子情報処理および記憶に使用するための装置、アーキテクチャおよびシステムに関する。

【背景技術】

【0002】

本明細書に記載される発明は、少なくとも一部は量子力学、量子情報、および量子演算に基づく。関心を持つ読者のために挙げると、非特許文献１にその原理が詳述されている。非特許文献１は、キュービットの特性と量子測定の基礎とを補完的に含み、量子誤り訂正と耐故障性量子コンピューティングへの導入が見られる。非特許文献１により、量子物理学の分野で従来使用されている概念に触れることができる。

【0003】

量子コンピュータは、古典コンピュータが処理する（離散古典ビットつまり「０」と「１」などの）古典情報が一般化されたものである量子情報を処理する装置である。多くの演算がより効率的に実施されうるので、量子コンピュータは少なくとも幾つかのプロセスについては古典コンピュータよりはるかに高性能なポテンシャルを有する。

【0004】

「キュービット」としても知られる量子ビットの処理のためのコンピュータでは、各キュービットが二つの状態のうち一方に置かれる。しかしながら、量子ビットはその性質ゆえに、これら二つの重ね合わせの状態にも置かれうる。コンピュータのあらゆるキュービットが適切な重ね合わせ状態に置かれた場合には、コンピュータの全体的な重ね合わせ状態は２^ｎとなる（ｎはキュービットの数）。コンピュータをこの重ね合わせ状態に置くことにより、グローバーのアルゴリズムなどの量子アルゴリズムを用いて、様々な問題を迅速に解決できる。これは、起こり得る各状態を順次通過するのではなく、起こり得るすべての状態の組み合わせと同時にキュービットが存在するという事実の結果であると考えられる。キュービットは古典ビット０、古典ビット１、または、二つの状態の重ね合わせと考えられるが、キューディットは０，１，．．．，ｎ－１、あるいはいずれかのｎ状態の重ね合わせと考えられる。

【0005】

汎用量子コンピュータは、巨大数の因数分解、検索アルゴリズム、量子シミュレーションなど幾つかの動作について処理時間の高速化を保証するが、このような量子コンピュータの開発の進展は、高精度の量子状態制御の必要性により妨げられている。

【0006】

キュービットに関して、原則として、キュービット演算子

【数1】

を満たすいかなる２レベルシステムも、キュービットの規定に使用されうる。

【数2】

演算子の固有状態は、例えば、基底状態

【数3】

と励起状態

【数4】

でありうる。基底状態は

【数5】

演算子の＋１固有状態であって

【数6】

であり、励起状態は

【数7】

演算子の－１固有状態であって

【数8】

である。しかしながら、キュービットは固有状態の重ね合わせで存在することができ、

【数9】

である。Ｚ基準でのキュービットの測定では、一般的には、パラメータαおよびβに依存する確率で基底状態と励起状態のいずれかへキュービットを転写する。状態転写は、測定により意図的に行われるか、キュービットによる環境との相互作用の結果として非意図的に行われる。このような非意図的な状態転写は、量子エラーを引き起こす。ゆえに、ランダムな

【数10】

位相フリップ演算または

【数11】

ビットフリップ演算を導入することにより、キュービットエラーをモデリングすることができる。

【0007】

量子コンピュータ開発の主な障害は、量子状態と外界との非意図的な相互作用による量子情報の損失、つまり、デコヒーレンスである。デコヒーレンスや他のノイズ源によるエラーから量子情報を保護するため、量子誤り訂正が使用される。実際には、複数の物理的キュービットから論理的キュービットを構築することができるので、個々の物理的キュービットよりも高い精度で論理的キュービットが処理されうる。

【0008】

量子コンピュータを構築する一つのアプローチは、スタビライザ符号として機能する表面符号に基づく。表面符号は理論上、比較的高いその局所的エラー耐性ゆえに大きな利点を提供する。一般的な表面符号では、物理的キュービット制御ＮＯＴ（ＣＮＯＴ）演算のシーケンスを使用して物理的キュービットをもつれさせ、その後のもつれ状態の測定が誤り訂正およびエラー検出の手段となる。このように量子もつれ状態にある１セットの物理的キュービットは、もつれと測定ゆえに元の物理的キュービットよりもはるかに優れた性能を有する論理的キュービットを規定するのに使用される。

【0009】

「プラケット」の定義を含めた表面符号量子コンピューティングへの導入のため、非特許文献２を紹介する。

【0010】

一般的な二次元表面符号アーキテクチャでは、複数の「データキュービット」に複数の「補助キュービット」（「測定キュービット」としても知られる）が点在する。一般的な表面符号アーキテクチャ１００が図１に示されている。量子もつれ状態にある物理的キュービットの二次元配列において、複数のデータキュービット１１０（黒色の円として図示）に複数の補助キュービット１２０（白色の円として図示）が点在する。データキュービット１１０と補助キュービット１２０との間での（直接的な交換相互作用でありうる）直接的な相互作用は、アーキテクチャ１００の量子情報を処理するのに使用される。境界から離れたところで、各データキュービット１１０は４個の補助キュービット１２０に結合され、各補助キュービット１２０は４個のデータキュービット１１０と結合される。補助キュービット１２０は、データキュービット１１０の量子状態を安定化および処理するのに使用される。被制御ＮＯＴゲート（ＣＮＯＴ）、データキュービットに対する単一のキュービット演算、そして補助キュービットでの測定など、データキュービット１１０と補助キュービット１２０の両方を内含する最も近い近傍キュービットの間での２キュービット測定の組み合わせを実施することにより、量子論理ゲートが具現化されうる。

【0011】

図１に示されているような表面符号アーキテクチャは理論的には耐故障性であるが、表面符号アーキテクチャが依存する物理系の特性に応じて、計算部分空間の外側の物理状態への電荷などの重大な漏れが生じうる。例えば、漏れは、配列の一サイトの電子の近傍サイトへのトンネル効果によるものでありうる。このような漏れは、標準的な表面符号プロトコルを介して訂正されない計算エラーを招きうる。

【先行技術文献】

【非特許文献】

【0012】

【文献】Michael A NielsenおよびIsaac L Chuangによる「量子演算および量子情報（Quantum Computation and Quantum Information）」

【文献】Fowlerその他による「表面符号：実用的な大規模量子計算に向けて（Surface codes: Towards practical large-scale quantum computation）」物理学レビューＡ，第８６巻，第３号，０３２３２４，２０１２年９月１８日発行

【発明の概要】

【発明が解決しようとする課題】

【0013】

本開示は、上記の課題を解決するための、装置、アーキテクチャ、機器を提供する。

【課題を解決するための手段】

【0014】

本発明の一態様によれば、量子情報処理のためのシリコンベース装置が提供される。装置は、データキューディットとして使用されるスピンフル電荷担体を閉じ込めるための複数の第１閉じ込め領域を備える。装置はさらに、補助キューディットとして使用されるスピンフル電荷担体を閉じ込めるための複数の第２閉じ込め領域を備え、複数の第２閉じ込め領域の各閉じ込め領域は、補助キューディットを測定するための測定機器に結合可能である。装置はさらに、スピンフル電荷担体を閉じ込めるための複数の第３閉じ込め領域を備える。複数の第３閉じ込め領域の各閉じ込め領域は、前記複数の第１閉じ込め領域の第１閉じ込め領域と前記複数の第２閉じ込め領域の第２閉じ込め領域との間に所在し、前記第１閉じ込め領域のデータキューディットと前記第２閉じ込め領域の補助キューディットとの間での媒介相互作用における使用に適している。装置はさらに、一以上の電荷リザーバを備える。前記複数の第３閉じ込め領域の各閉じ込め領域は、一以上の電荷リザーバの一つの電荷リザーバに結合可能である。

【0015】

装置は表面符号量子情報処理に使用可能である。以下の記載を通して、本明細書に開示される装置、当該装置を制御および使用する方法は、表面符号量子情報処理および記憶について記載されている。しかしながら、本明細書に開示の装置は他の量子情報処理方法、例えば２Ｄカラー符号方式で使用されうることを当業者であれば認識しえる。

【0016】

当業者により認識されるように、本明細書に開示の装置は、量子情報処理について多数の利点を提供するため有利である。特に、当該装置は漏れエラーの軽減を可能にする。

【0017】

「漏れエラー」の語は、計算部分空間から漏出している量子システムの状態を指す。一般的な量子誤り訂正プロトコルは、漏れエラーを処理するように設計されていない。訂正プロトコルがないと、このような漏れエラーの発生割合が極めて小さい場合でも、計算の進行につれて持続、蓄積し、最終的にはアーキテクチャに記憶された論理的キュービットを破壊する。漏れエラーに対処する一般的な方式は、漏れエラーの特性についての様々な推定とともに提案されてきた。漏れエラーを訂正するため、漏れエラーを検出して漏れキュービットを置き換えることができる。代替的に、漏れ削減プロトコルをすべてのキュービットに適用することができ、これは理想的には正常なキュービットに影響することなく漏れキュービットを復元しえる。これらの方法を使用して、量子誤り訂正符号により処理されうる計算エラーに漏れエラーが変換されうる。現実には、漏れエラーの原因、影響、解決は、ハードウェア依存に大いに依存する。

【0018】

本明細書に記載の装置は、漏れエラーに対して本質的にロバストである。本明細書に記載の装置は、スピンフル電荷担体を閉じ込めるための複数の第３閉じ込め領域を含み、さらに一以上の電荷リザーバを含む。複数の第３閉じ込め領域の各閉じ込め領域は、複数の第１閉じ込め領域の第１閉じ込め領域と複数の第２閉じ込め領域の第２閉じ込め領域との間に所在し、第１閉じ込め領域のデータキューディットと第２閉じ込め領域の補助キューディットとの間での媒介相互作用における使用に適している。複数の第３閉じ込め領域の各閉じ込め領域は、一以上の電荷リザーバの一つの電荷リザーバに結合可能である。電荷担体が近傍の閉じ込め領域から複数の第３閉じ込め領域の一つの閉じ込め領域へ漏れた場合には、電荷リザーバがこの閉じ込め構造に結合されてシステムの電荷をリセットする。このように、装置は漏れエラーを軽減できる。

【0019】

本開示を通して、「閉じ込め領域」の語が使用されている。このような語は、量子オブジェクトとして扱われる電荷担体が閉じ込められるか格納される領域として広く解釈されるべきであるが、閉じ込め領域のエネルギー境界が例えば電場を使用して調節可能であることは、当業者にとって理解可能であろう。閉じ込め構造は量子トンネル効果を許容しうる。「領域」の語は何らかの適当な次元を有すると理解されるべきである。例えば、閉じ込め領域は、（「ゼロ次元」構造であると考えられることが多いが、より適切には三次元すべてにおいて小さいが有限範囲の井戸型ポテンシャルである）量子ドット、または量子井戸を備えうる。それゆえ閉じ込め領域／閉じ込め構造は、電荷担体が閉じ込められる低次元の特徴と考えられうる。

【0020】

本開示を通して、「データキューディット」の語が使用されている。データキューディットは量子情報の単位と考えられうるが、本開示では、古典的な読み取り／測定機器を使用して直接読み取られることは想定されていない。対照的に、「補助キューディット」は測定が想定されるキューディットと考えられうる。データキューディットに記憶された情報を読み取るか処理するのに、補助キューディットの注意深い操作が使用されうる。データキュービットおよび補助キューディットの語はそれぞれ、利用可能な論理状態が０，１、あるいは０および１の重ね合わせであるデータキューディットおよび補助キューディットである。

【0021】

本開示を通して、複数の第３閉じ込め媒介体の閉じ込め領域は時に、媒介領域、あるいは本明細書に記載の一例では媒介ドットと呼ばれる。このような媒介領域は、近傍の閉じ込め領域におけるデータキューディットと補助キューディットとの間の相互作用の媒介に使用されるのに適している。

【0022】

媒介相互作用は、（装置の使用時に）スピンフル電荷担体がサイト間でトンネル効果を行いうるように、近傍の閉じ込め領域の間での媒介交換結合を意味すると理解されうる。

【0023】

本明細書で使用される「媒介相互作用」の語が、実質的に同時にデータキューディットと補助キューディットとに影響する相互作用を包含することは、当業者にとって理解可能であろう。例えば、媒介領域は、データ領域と媒介領域との間および媒介領域と補助領域との間での結合相互作用を可能にする適正なエネルギーレベルに調整された時に近傍データ領域および近傍補助領域と実質的に同時に相互作用を行うように構成され、ゆえに拡張によりデータおよび補助領域の間に結合を形成する。

【0024】

本明細書に記載の装置では、複数の第３閉じ込め領域の各閉じ込め領域は一以上の電荷リザーバの一つの電荷リザーバに結合可能である。この意味での結合可能は、電荷結合可能を意味すると考えられうる。例えば、電荷リザーバが複数の第３閉じ込め領域の一つの閉じ込め領域に結合されるので、閉じ込め領域と電荷リザーバとの間で電荷担体が移動しうる。例えば閉じ込め領域と電荷担体との間の相互作用強度を調整することにより、結合が達成されうる。

【0025】

各キューディットはキュービットを備える。

【0026】

前記複数の第１閉じ込め領域の各閉じ込め領域は、（本明細書では「データドット」と呼ばれることが多い）量子ドットを備えうる。前記複数の第１閉じ込め領域の各量子ドットは、５ｎｍ～１００ｎｍ、例えば２８ｎｍ～６０ｎｍの直径を有して、標準的なＣＭＯＳ処理との適合性のために好都合なサイズである。

【0027】

複数の第２閉じ込め領域の各閉じ込め領域は、（本明細書では「補助ドット」と呼ばれることが多い）量子ドットを備えうる。

【0028】

超伝導キュービットとイオントラップとを含む量子情報処理プラットフォームを得るために、表面符号アーキテクチャが提案されている。表面符号を使用する非自明なショアの因数分解アルゴリズムを実施するには、約１３^－３のゲートエラー率を持つ２×１０^８より多いキュービットが必要とされうると推定される。超伝導キュービットを使用する表面符号処理のための装置の構築を試みた場合には、結果的な装置サイズは（面積が平方メートル程度の）非常に大型になるだろう。イオントラップなどの非ソリッドステートキュービットについては、必要とされるアーキテクチャはおそらく超伝導キュービットについてよりも桁違いに大きくなる可能性がある。このようなサイズの量子プロセッサの製造、および／または、必要とされる極低温環境の形成は、現代技術をはるかに超越したものである。しかしながら、量子ドット（例えばシリコン量子ドット）に基づき、類似数のキュービットについて拡張可能な量子情報処理装置は、（平方ミリメートル程度の面積の）超電導キュービットのものよりはるかに小さくなりうる。このような高いキュービット密度と、既存の半導体集積回路産業で利用可能な技術利用の可能性とにより、シリコン量子ドットスピン（ＳＳ）キュービットは、拡張可能な量子情報処理装置の有望な候補となる。

【0029】

前記複数の第２閉じ込め領域の各閉じ込め領域は量子ドットのペアを備えうる。下記の詳細な説明でさらに説明するように、量子ドットペアを設けると幾つかの利点が得られる。

【0030】

複数の第３閉じ込め領域の各閉じ込め領域は、「媒介量子ドット」または「媒介ドット」と呼ばれ得る量子ドットを備えうる。媒介量子ドットは、一以上のスピンフル電荷担体、例えば二つのスピンフル電荷担体を閉じ込めるのに適している。幾つかの例では、複数の第３閉じ込め領域の各閉じ込め領域は、４個のスピンフル電荷担体を閉じ込めるのに適している。媒介ドットに閉じ込められる電荷担体は、量子情報の移送を想定したものではない。

【0031】

ＳＳキュービットによる装置の拡張には幾つかの課題が見られる。ＳＳキュービットの高いキュービット密度は、クロストークおよび熱放散を回避する古典的な制御回線のパッキングにおける課題に通じる。例えば、図１の従来アーキテクチャを、シリコン量子ドットを備えるものと考える場合には、ドット間での漏れゆえにノイズや他のエラーが誘発され、古典的な制御回線を使用して他を妨害せずに個々の量子ドットと相互作用を行う困難さは計り知れない。このようなＳＳキュービットに基づく表面符号アーキテクチャがどのように具現されるかについて当該技術では幾つかの提案が出されているが、その各々には独自の欠点が見られる。より重要なのは、量子システムが計算部分空間から漏出することを指す漏れエラーをどのように軽減するかという問題に、これらのアーキテクチャのいずれも対処していないことである。ＳＳキュービットの制御は、トンネル障壁、オンサイトエネルギーの変化、および／または、一つの箇所から別の箇所への電子のシャトリングを伴い、これらの動作すべてで電子が不良量子ドットとなる傾向があり、これは電荷漏れエラーと同等である。周知の表面符号アーキテクチャでは、誤り訂正サイクルの良好な具現化は、システムが正しい電荷構成にあるという仮定に大きく依存する。一つの電荷漏れ事象が発生した場合には、制御不能な形でエラーが伝搬しうる。このような漏れエラーは通常の量子誤り訂正プロトコルによって訂正されない（あるいはより悪化しうる）ので、これらの漏れエラーの確率が非常に小さい場合でも、エラーが蓄積して最終的には表面符号を破壊するだろう。

【0032】

例では、本明細書の装置が複数の媒介ドットを含むと有利であり、複数の媒介ドットの各媒介ドットは、近傍のデータドットと近傍の補助ドットとの間の相互作用を媒介するために配置される。したがって、媒介ドットはデータドットと補助ドットとを離間させるのに役立つ一方で、データドットと補助ドットとの間の相互作用を可能にする。データドットと補助ドットとのこの離間はデータドットと補助ドットとを充分に隔離するのに役立つので、個々のキュービットに対処するのに古典的な制御回線が使用されうる。さらに、例では、各媒介ドットは装置をリセットするため電荷リザーバに結合可能であって、これにより漏れエラーを回避する。

【0033】

例では、媒介ドットの少なくとも幾つかは長形の量子ドットである。それゆえ各媒介ドットは、実質的には近傍のデータドットと補助ドットとが位置する線の方向に長形でありうる。すなわち、各媒介ドットは、近傍のデータドットと近傍の補助ドットとの方向に長形でありうる。長形媒介ドットはデータドットと補助ドットとをさらに離間させて、その間での古典的な制御回線の配置を許容するのに役立つ。

【0034】

各媒介ドット／媒介量子ドットは、５～１００ｎｍの、ゆえにデータドットの直径以上である第１寸法と、５０ｎｍ～１０００ｎｍの第２寸法とを有しうる。５０ｎｍより小さいとすると、選択された第１寸法の値により第２寸法の下限も概ね制約されることに注意すべきである。

【0035】

本明細書に記載の装置例によれば、前記複数の第３閉じ込め領域の各閉じ込め領域は前記複数の第１閉じ込め領域の第１閉じ込め領域と前記複数の第２閉じ込め領域の第２閉じ込め領域との間に所在する。そして前記第１閉じ込め領域と前記第２閉じ込め領域との間の距離は、５０ｎｍ～１０００ｎｍでありうる。

【0036】

本明細書に記載の装置の例によれば、前記複数の第３閉じ込め領域の各閉じ込め領域は前記複数の第１閉じ込め領域の第１閉じ込め領域と前記複数の第２閉じ込め領域の第２閉じ込め領域との間に所在する。そして前記複数の第３閉じ込め領域の前記閉じ込め領域と前記第１閉じ込め領域との間の距離は０．５ｎｍ～２０ｎｍであり、前記複数の第３閉じ込め領域の前記閉じ込め領域と前記第２閉じ込め領域との間の距離は０．５ｎｍ～２０ｎｍである。

【0037】

前記スピンフル電荷担体は電子でありうる。スピンフル電荷担体はホールでありうる。スピンフル電荷担体は、データキュービットの箇所に埋め込まれるドナーまたはアクセプタイオンでありうる。

【0038】

装置はさらに、測定装置／測定機器を備えうる。前記測定機器は、一以上の補助キューディットの状態を測定するように構成されうる。

【0039】

装置は表面符号量子情報処理のためのものでありうる。

【0040】

装置は、前記複数の第１閉じ込め領域と前記複数の第２閉じ込め領域において電荷安定性を維持するように構成されうる。

【0041】

装置はさらに、前記第１および複数の第２閉じ込め領域に磁場を生成させて前記第１および複数の第２閉じ込め領域での電荷担体のスピン状態のエネルギーレベルを分離するように構成される制御器を備えうる。

【0042】

装置はさらに、前記第１および複数の第２閉じ込め領域に振動磁場を生成させるように構成される制御器を備えうる。振動磁場は、複数の第１閉じ込め領域での電荷担体のゼーマン分裂と実質的に整合する周波数を有しうる。このような振動磁場は単一キュービット論理ゲート動作を実施するのに使用されうる。

【0043】

装置はさらに、前記複数の第３閉じ込め領域の少なくとも一つの閉じ込め領域を電荷リザーバと結合させて、前記電荷リザーバと前記複数の第３閉じ込め領域の前記少なくとも一つの閉じ込め領域との間での電荷担体の移動を可能にするように構成される制御器を備えうる。

【0044】

装置はさらに複数のマイクロ磁石を備え、各マイクロ磁石は、複数の第１閉じ込め領域の一つの閉じ込め領域に近接して配設される。「マイクロ磁石」の語は、適当なサイズの磁石、例えばナノスケールサイズの磁石と解釈され、マイクロスケールサイズの磁石のみに限定されると解釈されるべきではないことを当業者は認識しえる。複数の第１閉じ込め領域の一つの閉じ込め領域に非常に局所的な磁場勾配を付与するのにマイクロ磁石が使用されうると有利である。このような磁場勾配は、量子論理ゲート動作を具現化するのに必要とされる時間の高速化に有用である。

【0045】

本発明の一態様によれば、本明細書に記載の装置の作動方法が提供される。この方法は、前記複数の第３閉じ込め領域の一つの閉じ込め領域を前記一以上の電荷リザーバの一つの電荷リザーバに結合させて、前記電荷リザーバと前記複数の第３閉じ込め領域の前記少なくとも一つの閉じ込め領域との間での電荷担体の移動を可能にすることを包含する。閉じ込め領域を電荷リザーバに結合することにより、閉じ込め領域の余剰電荷担体が除去されるか、追加電荷担体が閉じ込め領域に提供され、これにより装置の漏れエラーが訂正されて電荷安定性の保証が維持される。

【0046】

複数の第３閉じ込め領域の閉じ込め領域を一以上の電荷リザーバの電荷リザーバと結合させることは、複数の第３閉じ込め領域の閉じ込め領域を電荷リザーバに結合することを包含しうる。

【0047】

前記複数の第３閉じ込め領域の前記閉じ込め領域を一以上の電荷リザーバの電荷リザーバと結合させることは、この結合をスタビライザ動作の一部とすることを包含しうる。電荷移動エラーが定期的に訂正されるので、これはスタビライザ動作を実施する際のエラーを低減させるのに役立ち、有利である。

【0048】

本発明の一態様によれば、コンピュータ可読媒体が提供され、このコンピュータ可読媒体には、プロセッサによる実行時に、本明細書に記載の装置にて本明細書に記載の方法をプロセスに実施させる命令が記憶される。コンピュータ可読媒体は非一時的コンピュータ可読媒体を備えうる。

【0049】

本明細書に記載のこのような方法を実施するためのコンピュータプログラムおよび／またはコード／命令は、コンピュータ可読媒体またはコンピュータプログラム製品でコンピュータなどの機器に提供されうる。コンピュータ可読媒体は、例えば、電子、磁気、光学、電磁、赤外線、または半導体システム、あるいは例えばインターネット経由でコードをダウンロードするためのデータ送信用の伝搬媒体でありうる。代替的に、コンピュータ可読媒体は、半導体またはソリッドステートメモリ、磁気テープ、リムーバブルコンピュータディスケット、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、剛性磁気ディスク、そしてＣＤ－ＲＯＭ，ＣＤ－Ｒ／Ｗ，ＤＶＤなどの光学ディスクのような物理的コンピュータ可読媒体の形を取りうる。

【0050】

本明細書に提示される教示に照らし合わせると、本明細書に挙げられる発明の多くの改良および他の実施形態をこれらの発明が関連する技術の当業者は思いつくことができるだろう。それゆえ、本明細書の開示が本明細書に開示の特定実施形態に限定されないことは理解されるだろう。また、本明細書に提示される説明ではある種の要素組み合わせの状況における実施形態例が提供されるが、本発明の範囲を逸脱することなく、ステップおよび／または機能が代替的実施形態として提供されうる。

【図面の簡単な説明】

【0051】

【図1】データキューディットと補助キューディットとを備える一般的な周知の表面符号アーキテクチャの図解である。

【図2】本開示の実施形態による表面符号アーキテクチャの図解である。

【図3】図２のアーキテクチャの量子ドットの間でのエネルギーレベルおよび移動を図示している。

【図4】制御Ｚゲートを具現化するための量子回路図を示す。

【図5】制御Ｚゲートを具現化するための量子回路図を示す。

【図6A】図２に示されたものとは別の構成要素を示す表面符号アーキテクチャの「単位セル」の図解である。

【図6B】図６Ａに示されている多数の単位セルから形成される表面符号アーキテクチャの図解である。

【図7A】量子情報処理のための装置の第１層の区分を図示している。

【図7B】図７Ａに示されている量子情報処理のための装置の第２層の区分を図示している。

【図7C】図７Ａに示されている量子情報処理のための装置の第３層の区分を図示している。

【図7D】図７Ａに示されている量子情報処理のための装置の第４層の区分を図示している。

【図7E】図７Ａに示されている量子情報処理のための装置の第５層の区分を図示している。

【図7F】図７Ｅに描かれている装置における量子ドットの箇所を図示している。

【図8A】図７Ｅに図示されている装置アーキテクチャを第一の視点で図示している。

【図8B】図７Ｅに図示されている装置アーキテクチャを第二の視点で図示している。

【図8C】図７Ｅに図示されている装置アーキテクチャを第三の視点で図示している。

【図9】スタビライザチェックを具現化するための量子回路図を示す。

【図10】量子情報処理のための別の装置の一区分、特に単位セルを図示している。

【図11】量子情報処理のための別の装置の一区分、特に単位セルを図示している。

【図12】制御器のブロック図である。

【図13】量子情報処理のための別の装置の一区分、特に単位セル、特に図７Ｅに示されているような磁石を含む単位セルを図示している。

【発明を実施するための形態】

【0052】

図面を参照して、本開示の例示的実施形態が単なる例としてこれから説明される。
明細書および図面を通して、同様の参照番号は同様の部品を指す。
本開示は、量子情報処理のための改良装置に関する。様々な実施形態が以下に記載されるが、本発明はこれらの実施形態に限定されず、本発明の範囲を逸脱することなくこれらの実施形態の変形が行われうることを当業者ならば認識しえる。

【0053】

考察を目的として、以下では、キュービット、特に電子スピン状態が情報を格納するシリコン量子ドットスピンキュービットに基づく量子情報の処理について装置が記載される。したがって、データキュービットとして使用される電子を閉じ込めるための複数の第１量子ドット（データドット）と、補助キュービットとして使用される電子を閉じ込めるための補助ドットとも呼ばれる複数の第２量子ドット（または量子ドットペア）と、電子を閉じ込めるための複数の第３媒介量子ドットであってデータドットと補助ドットとの間に各媒介量子ドットが所在するとともに、データドットと補助ドットとの間での相互作用の媒介に使用するための複数の第３媒介量子ドットと、一以上の電荷リザーバとを備えて、各媒介量子ドットが電荷リザーバに結合可能である、装置が記載される。

【0054】

図２は、一例による二次元配列２００の図を示す。配列２００は、量子情報処理のための装置の中／上に形成されうる。この例の表面符号アーキテクチャ２００は、データキュービットとして使用されるスピンフル電荷担体を閉じ込めるための複数の第１閉じ込め領域を含む。特に、複数の第１閉じ込め領域は、この例では量子ドットであって以下ではこの例に関連してデータドット２１０と呼ばれる複数の閉じ込め構造を備える。

【0055】

各データドット２１０は電子（不図示）により占有されて、そのスピン状態は物理データキュービットを表す。データドットでの電子のスピン状態の縮退を回避するため、配列の平面に対して実質的に垂直に（Ｚ方向と考えられる）、定磁場が配列２００を通過しうる。配列２００は、この例ではＸおよびＹ方向に延在すると考えられる。

【0056】

単一キュービット論理ゲート動作は電子スピン共鳴（ＥＳＲ）を介して実施され、電子スピンのゼーマン分裂と整合する周波数を持つＺ方向に垂直な（例えばＸ方向の）振動磁場が、回転を駆動するように生成される。シュタルクシフトを介して個々のスピンの共鳴周波数をシフトすることにより、単一キュービットのアドレス指定能力が達成されうる。単一キュービットＥＳＲゲートの忠実度は９９．９％もの高さであることが実証されているが、生成される振動磁場の規模に応じて比較的低い。

【0057】

この例のために、データドット２１０は形状がほぼ円形であると考えられる。データドット２１０の直径はおよそ５０ｎｍである。このような小さいサイズは、約１０ＴＨｚの大きなクーロン反発Ｕを招き、データドットの二重スピン占有を防止する。

【0058】

配列２００はさらに、補助キュービットとして使用されるスピンフル電荷担体を閉じ込めるための複数の第２閉じ込め領域を含む。特に、複数の第２閉じ込め領域の各閉じ込め領域は、この例では量子ドットを備える二つの閉じ込め構造を備える。すなわち、図２に示されている例において、複数の第２閉じ込め領域の各閉じ込め領域は、以下では補助ドット２２０と呼ばれる量子ドット２２０のペアを備える。各補助ドットは、補助ドットに格納される電子の量子状態を測定するための測定機器（２４０と表記）に結合可能である。この例の各補助ドット２２０はデータドット２１０と実質的に同じサイズである。すなわち、各補助ドット２２０はほぼ５０ｎｍの直径を有する。

【0059】

補助キュービットは、補助ドット２２０のペアにおける電子ペアのスピン状態により表される。一重項状態の装置を初期化することにより、エラーの結果としてスタビライザチェックに失敗した場合には、補助ドットにおける電子ペアのスピン状態が三重項状態に変換される。したがって、一つのドットから別のドットへのパウリスピンブロッケードによるスピン依存トンネル効果を使用して、スタビライザチェックの結果を判断できる。

【0060】

補助ドット２２０に結合可能な測定装置２４０は、トンネル効果の成果の分散性読み取りのためのものである。二つの利用可能な量子ドット２２０の一方が両方の電子により二重占有されるように補助体を構成することにより、補助キュービットが初期化される。ここで、基底状態は一重項であり、これは（１，１）－（０，２）電荷遷移の近くでの「ホットスポット」緩和を通して迅速に用意されうる。

【0061】

このような二重ドット補助キュービットは、単一ドット補助キュービットに対して幾つかの利点を有する。

【0062】

第一に、補助ドット２２０のペアの代わりに単一の補助ドット２２０が使用される時には、近傍の読み取りドットへのスピン依存トンネル効果を介して単一ドット補助体の測定読み取りが一般的に達成される。表面符号において、これは補助体が４個のデータドットとともに読み取りドットをその隣に有する必要があることを意味する。他方では、配列２００でのような二重ドット補助体について、各補助ドット２２０は２個のデータドット２１０と他の補助ドット２２０のみに接続される。したがって、二重ドット補助体が使用される時には、単一ドット補助体が使用される時ほど二次元配列は乱雑ではない。

【0063】

第二に、Ｚ（Ｘ）基準で準備および測定された時にはＸ（またはＺ）エラーを検出するのに単一ドット補助体が使用されうるが、ＸおよびＺの両方のエラーは一重項状態を三重項状態の一つに変えるので、一重項状態で用意された時にはＸエラーとＺエラーの両方を検出するのに二重ドット補助体が使用されうる。これは、どのスタビライザチェックがどれに対応しているかに関係なく、すべての補助体を包括的に同じ状態に初期化して同じように測定することを意味する。測定基準の変更を必要とせずに、アダマールゲートを補助体に適用する必要性も軽減する。単一ドット補助体のケースと異なり、Ｚ（Ｘ）基準での初期化および測定はＺ（Ｘ）エラーの影響を受けない。

【0064】

第三に、２個のスピンの交換において対称的である動作では、一重項（交換反対称性）または三重項（交換対称性）の部分空間から量子状態が逸脱しない。ゆえに、表面符号のＸおよびＺスタビライザチェックの間での切り替えに有用である二重ドット補助体に影響を与えることなく、グローバルＥＳＲ（単一キュービットゲート）がすべてのデータキュービットに適用されうる。二重ドット補助体の初期化および測定も、２個の補助ドットスピンの間に残存する交換相互作用ゆえにノイズに影響されにくい。

【0065】

第四に、補助二重ドットと２個のデータキュービットとの間での相互作用は実質的に並列して起こり、これはスタビライザチェックを実施するのに必要な時間を半減する。

【0066】

配列２００はさらに、スピンフル電荷担体を閉じ込めるための複数の第３閉じ込め領域を含む。図２の例において、この複数の第３閉じ込め領域は、データキュービットと補助キュービットとの間での相互作用を媒介するのに使用される複数の長形の２電子量子ドットを備える。すなわち、複数の第３閉じ込め領域の各閉じ込め領域は、データドットと補助ドットとの間に所在して以下では媒介ドット２３０と呼ばれる長形の量子ドットを備え、媒介ドットは２個の電子を閉じ込める。

【0067】

図２の２００のアーキテクチャを使用することを目的として、媒介ドット２３０に閉じ込められた電子は量子情報を担持しない―図２のアーキテクチャ２００の計算部分空間は、データドット２１０および補助ドット２２０における電子のスピン状態を備える。

【0068】

量子情報を処理するために、補助キュービットとデータキュービットとが相互作用するように２キュービットゲートが必要とされる。２キュービットゲートは、媒介ドット２３０を介したデータドット２１０と補助ドット２２０との間の媒介交換結合を介して達成され、これは図３に図示されている。

【0069】

図３に３ドットシステムが図示されている。図３は、３個の量子ドット、つまり左側のドットＬと中央の媒介ドット２３０と右側のドットＲとのエネルギーレベルを示す。左ドットＬはデータドット２１０を表し、右ドットＲは補助ドット２２０（つまり補助ドット２２０のペアの半分）を表す。代替的に、左ドットＬが補助ドット２２０を表して右ドットＲがデータドット２１０を表してもよい。この３ドットモデルシステムには４個の電子が存在する。各側のドット（ＬおよびＲ）には軌道Ｌ／Ｒ上に１個の電子が充填されている。中央の媒介ドット２３０は、その基底状態において軌道１に２個の電子を閉じ込め、軌道２には電子を含まない。本考察を目的として、両側ドットでの電子間反発エネルギーが（その小さいサイズゆえに）非常に大きいので片側ドットでの電子の二重占有は生じないと推定される。図３の矢印は、起こり得る可能性のある電子ジャンプを表し、ラベルは基底状態からのジャンプのエネルギーコストを指す。

【0070】

両側ドットの電子は、

【数12】

の交換結合強度で相互作用を行い、ｔ_ａｂは軌道ａから軌道ｂへのトンネル効果エネルギーであり、Δ_Ｒ，Δ_Ｍ、そしてΔ_Ｌは、図３に示されている様々な電子ジャンプに必要とされるエネルギーである。

【0071】

この例において、媒介ドット２３０は５０ｎｍ×３００ｎｍのサイズを有し、これは、約１０ＧＨｚの媒介量子ジャンプエネルギーΔ_Ｍを含意する。媒介ドット２３０とデータ／補助ドットとの間の間隔はおよそ１０ｎｍであり、約１ＧＨｚのトンネル効果エネルギーｔを生じる。媒介ドット２３０のオンサイトエネルギーを調整することにより、Δ_Ｒ／Ｌの値を同時に変更し、こうして交換相互作用の強度を制御できる。Δ_Ｒ／Ｌは、トンネル効果エネルギーにより下限が定められ、データドットのクーロン反発エネルギーにより上限が定められる。したがって、この例のために、交換相互作用をオンにするにはΔ_Ｒ／Ｌ＝Δ_ｏｎ＝１０ＧＨｚを、交換相互作用をオフにするにはΔ_Ｒ／Ｌ＝Δ_ｏｆｆ＝３ＴＨｚを選択しうる。

【0072】

方程式１を使用すると、交換相互作用の強度は、オンの時には

【数13】

であり、残余強度は、オフの時には、

【数14】

である。このように小さい残余交換相互作用により、表面符号の閾値をかなり下回る

【数15】

程度の確率を持つエラーとなり、ゆえに残りの考察では問題なく無視できる。

【0073】

媒介交換を制御するには、ドット間でのトンネル効果エネルギーの調整を必要とせずに媒介ドットのオンサイトエネルギーを調整するだけでよい。トンネル効果ゲートの小さい特徴サイズゆえに困難であって古典的な制御回線の乱雑さを増加させるトンネル効果ゲートがドット間に具現化される必要がないことを意味するので、これは有利である。

【0074】

生成された（Ｚ方向の）磁場が勾配を内含する場合（あるいはｇ因子に勾配が見られる場合）には、両側ドットＬおよびＲは、本考察のためにΩと記される異なるゼーマン分裂を有するだろう。

【数16】

を満たすようにΩが調整されると、交換相互作用は

【数17】

ゲートの具現化を可能にする。これについて本明細書で簡潔に実証する。

【0075】

二つのスピン状態の相互作用についてのハミルトニアンは、

【数18】

としてモデリングされうる。

【0076】

方程式５の第１項はＨ_０と呼ばれてゼーマン分裂を表す。第２項はＨ_ｅｘと呼ばれて交換相互作用を表す。ゼーマン分裂Ｈ_０はさらに、

【数19】

に分裂され、

【数20】

である。

【0077】

方程式６の右側の第１項は、平均ゼーマン分裂であるＨ_Ｚと呼ばれる。方程式６の右側の第２項は、「ゼーマン分裂勾配」であるＨ_Δと呼ばれる。

【0078】

【数21】

である方式において、ハミルトン演算子Ｈ_ｚはハミルトン演算子Ｈ_ｅｘと可換であり、ゆえに相互作用描像（回転フレーム）において、交換ハミルトニアンは、

【数22】

と記されうる。

【0079】

したがって、回転フレームで交換相互作用を実施することは、実験室フレームで交換相互作用を実施することと全く同じである。Ｈ_ｅｘによる発展演算子は、

【数23】

により求められる。

【0080】

ＳＷＡＰゲートは

【数24】

に対応し、

【数25】

ゲートは

【数26】

に対応する。

【0081】

不正確なパルスタイミングまたは電荷揺らぎによる交換相互作用を加える際のエラーが発明者らにより解析され、無視できるものであることが判明した。

【0082】

制御Ｚゲートを具現化するのに単一キュービットＺ回転と

【数27】

ゲートとの組み合わせが使用されうる。単一キュービットＺ回転と

【数28】

ゲートとを使用する制御Ｚゲートの具現化を図示する量子回路が、図４に図示されている。

【0083】

核スピンフリー環境により等方的に浄化されたシリコン基板に図２のアーキテクチャ２００を構築する場合には、量子ドット２１０および２２０の間でのこのような媒介交換相互作用の忠実度がさらに向上する。

【0084】

単一キュービットに対処するには、このキュービットの共鳴周波数と他のキュービットの共鳴周波数との間の差をおよそ２ｋＨｚのＥＳＲピーク幅より大きくする必要がある。電気ゲートシュタルクシフトを使用してこれを達成するには、オンサイトエネルギーのシフトにほぼ対応する約０．１ｍＶの上位ゲート電圧をおよそ５ＧＨｚだけ変化させる必要がある。これは約３ＴＨｚの

【数29】

よりはるかに小さく、そのため１キュービット論理ゲートを具現化しようとする時に不要な交換相互作用を生じない。

【0085】

配列２００はさらに幾つかの局所的な電荷リザーバ２５０を含む。図２に示されているように、各電荷リザーバ２５０は４個の媒介ドット２３０に結合可能である。電荷リザーバ２５０は電子のソースおよびドレーンとして作用する。量子ドットおよびリザーバのエネルギーレベルが正しいレベルに調整されると、システムが基底状態に緩和されるまで待機してからシステムを初期化する。

【0086】

以下でさらに示されるように、電荷リザーバ２５０はシステムの電荷構成を復元するのにも使用されうる。

【0087】

上記では電子スピン共鳴の使用が単一キュービット論理ゲートの具現化と関連して記されたが、単一キュービットゲートを具現化する代替方法は電気双極子スピン共鳴（ＥＤＳＲ）を介したものである。図２には示されていないが、磁場勾配を設けるように量子ドットに近接してマイクロ磁石（１３００，図１３）が載置されうる。マイクロ磁石はナノスケールサイズであるか、他の何らかの適当なサイズの磁石である。振動電場を使用して量子ドットの電子が動かされると、電子自体が効果的な振動磁場を形成し、そしてこれがスピン回転を駆動する。ＥＤＳＲは、ＥＳＲより桁違いに高速である（＞１０ＭＨｚ）。およそ９９．９％の忠実度を持つ単一キュービットＥＤＳＲゲートが達成可能である。

【0088】

このような表面符号アーキテクチャを使用して量子情報処理を実施するには、単一キュービットゲートを補助ドット２２０に適用する必要はない。ゆえに、何らかのマイクロ磁石を補助ドット２２０に載置する必要もない。マイクロ磁石をデータドット２１０にのみ載置することにより、データドット２１０と補助ドット２２０との間に大きなゼーマン分裂勾配を設けることができる。

【数30】

の時に、交換相互作用により媒介される２個のドットの間における双極子間のような相互作用が行われ、

【数31】

を具現化するのにこれが使用されうる。Ｓがどのように具現化されるかについての簡潔な説明を以下に挙げる。

【0089】

方程式５を使用すると、（交換相互作用を伴わない）演算子Ｈ_０を記述する行列は、

【数32】

により求められる。

【0090】

したがって、Ｅ_Ｚは平行スピン部分空間での固有エネルギーを決定し、一方でΩは逆平行スピン部分空間での固有エネルギーを決定する。交換ハミルトニアンは

【数33】

の行列を使用して表される。

【0091】

平行スピン部分空間では、両方の状態のエネルギーがＪ／２だけシフトアップされる。逆平行スピン部分空間では、

【数34】

である場合に、Ｈ_ｅｘはＨ_０の摂動として扱われうる。一次摂動理論を使用すると、逆平行スピン状態についての固有エネルギーのシフトは０である。

【0092】

ゆえに、固有状態が変化しない固有エネルギーの一次シフトとのみ考えられる一次近似式に対して、（固有エネルギーのシフトの一次近似式である）交換ハミルトニアンは、

【数35】

となり、これは双極子間での相互作用である。これはＨ_０とも可換であり、ゆえにその回転フレーム形態は実験形態と同じであることに注意していただきたい。

【0093】

このハミルトニアンをπ／Ｊの期間について展開すると、

【数36】

として行列形式で表されうる演算子Ｓが得られる。

【0094】

したがって、マイクロ磁石がデータドットの近傍に配置される時には、Ｓ演算を使用して制御Ｚゲートが具現化されうる。Ｓ演算と単一キュービットＺ回転とを使用して制御Ｚゲートを具現化するための量子回路が、図５に図示されている。

【0095】

アーキテクチャ２００など本明細書に記載のアーキテクチャでは、媒介ドットと補助ドットによりマイクロ磁石が離間されるので、他のデータドットに影響する浮遊磁場の問題は、媒介ドットを有していない高密度充填構造と比較して著しく軽減される。

【0096】

浮遊場内での移動電子はシャトリング電子のスピンを回転させるので、電子シャトリングを伴う何らかのアーキテクチャにマイクロ磁石が損傷を与えうる。本明細書に記載のアーキテクチャでは、電子の意図的なシャトリングは読み取り中に補助二重ドット２２０でのみ発生し、マイクロ磁石からは相当な距離があり、シャトリング距離は非常に短い。ゆえに、補助ドット２２０におけるシャトリングプロセスでのマイクロ磁石によるノイズは無視できる。

【0097】

幾つかの例では、単一キュービットＺ回転のうち一以上が仮想的に実施されうる。すなわち、回転基準フレームを所与の位相だけシフトさせることにより、Ｚ回転の幾つかが仮想的に具現化されうる。このようなＺ回転は本質的にエラーフリーであって必要な時間はゼロである。これは、後続のＸ，Ｙゲートパルスに位相オフセットを追加することと、仮想的Ｚ回転の後にすべての後続の２キュービットゲートを新しい回転フレームに切り替えることとに対応する。

【0098】

これまでを要約すると、表面符号を具現化するためのアーキテクチャ２００を備える装置が、アーキテクチャで制御Ｚゲートを具現化する二つの手法とともに記載された。

【0099】

図２のアーキテクチャ２００に関連する漏れエラーについての簡潔な考察を以下に挙げる。

【0100】

図２のアーキテクチャにおいて、計算部分空間は、基底電荷構成におけるデータドット２１０および補助ドット２２０での電子のスピン空間全体である。このようなアーキテクチャの漏れエラーは、アーキテクチャを電荷基底状態から高エネルギー電荷状態に変える電荷移動により引き起こされる。交換相互作用の間に（すなわち２キュービットゲート相互作用が実施されている時に）電荷基底状態は高エネルギー電荷状態にのみ結合され、交換相互作用の間に発生する漏れのみが本考察で検討される。

【0101】

より具体的には、図３に関連して上に記載された３ドットシステムを検討すると、ドットＬ、媒介ドット、そしてドットＲでの電荷数を指すのにそれぞれ（ｎ_Ｌ；ｎ_Ｍ；ｎ_Ｒ）を使用すると、漏れエラーは基底電荷構成（１；２；１）から高エネルギー電荷構成（１；３；０）または（０；３；１）への移動に対応する。キュービットドットでの電子間反発エネルギーはアーキテクチャ２００での他のエネルギーよりもはるかに高く、そのため基底状態で開始する時に媒介からデータドット２１０または補助ドット２２０への電荷の移動を検討する必要がないようにデータドット２１０または補助ドット２２０での二重占有が強く抑制されることを思い出していただきたい。

【0102】

漏れ状態は様々な緩和の仕組みを介して低エネルギー状態へ自然に減衰し、その時間スケールは半導体量子ドットでの電荷キュービットのＴ_１倍で示される。Ｓｉ／ＳｉＧｅ二重量子ドットでの電荷緩和時間が他で測定されており、軌道間でのトンネル効果エネルギーへの強い依存と、軌道間での離調への弱い依存とを示す。図２のアーキテクチャ２００（ｔは～１ＧＨｚ）についてのこの考察において関心のあるトンネル効果エネルギー方式について、緩和時間はおよそ１０ｎｓであり、これは、（すべてのゲートがマイクロ秒の時間スケールで作動する）設定時の他の時間スケールよりもはるかに短い。ゆえに、データドット２１０または補助ドット２２０から電荷が漏出する漏れエラーが交換相互作用中に発生すると、緩和プロセスが迅速に行われ、ここで隣接の媒介ドットの一つ（必ずしも電子が漏出する先の媒介ドットではない）の電子が下に跳んで「空の」データドット２１０または補助ドット２２０を充填すると推定できる。ゆえにこのような緩和プロセスはデータドット２１０および補助ドット２２０を単一占有状態に復元し、こうして計算部分空間へ戻す。

【0103】

したがって、緩和プロセスにより電荷担体が計算部分空間へ戻ると、漏れエラー検出および能動的訂正またはいずれかの漏れ低減プロトコルの適用など付加的な作業負荷を伴わずに表面符号により処理される計算エラーとして、漏れエラーを見なすことができる。それゆえ図２のアーキテクチャ２００は漏れエラーに対して本質的にロバストである。

【0104】

緩和プロセスにより電荷をデータドット２１０または補助ドット２２０へ復元した後に、媒介ドット２３０には不足または余剰電子が見られ、その結果として交換ゲートの不具合が生じる。しかしながら、各媒介ドット２３０は（量子ドットアレイを収容するのに最初に使用されたものと同じ電荷リザーバでありうる）電荷リザーバに結合されて、不足電子を媒介ドット２３０に復元するか余剰電子を媒介ドット２３０から除去する。媒介ドット２３０の電子は計算部分空間の外側にある（つまり関連の量子情報を担持しているとは見なされない）ので、このような電荷リザーバへの結合はさらなるエラーを導入する可能性が非常に低い。

【0105】

図２のアーキテクチャ２００と異なり、データドット１１０と補助ドット１２０との間での直接的な交換相互作用に依存する（すなわち、媒介相互作用を伴わない）図１のアーキテクチャ１００などのアーキテクチャでは、例えばデータドット１１０から漏れた電子は常に補助ドット１２０に移動するだろう。データドット１１０または補助ドット１２０を電荷リザーバに接続することにより漏れエラーを復元しようとする場合でも、キュービットに記憶された量子情報が破壊されるだろう。

【0106】

図６Ａは、図２のものと類似した表面符号アーキテクチャの単位セルを図示している。図６Ｂは、図６Ａの単位セルを使用した表面符号グリッドを示す。図６Ａおよび６Ｂに見られるように、データドット２１０の各々は媒介ドット２３０の隣に配置され、媒介ドットの他端部は補助ドットペアの補助ドット２２０の隣に配置される。各データドット２１０、補助ドット２２０、媒介ドット２３０、そして電荷リザーバ２５０を制御するように、ゲート制御ユニット２７０と導体リード線２６０とが配設される。各補助ドット２２０はさらに、リード線２６０を介して測定ユニット２４０（およびゲート制御ユニット２７０）に結合される。

【0107】

図７Ａ～７Ｇを参照して、量子情報を処理するための装置の多数の層についてこれから記載する。本開示を読むと当業者には認識されるように、このような装置は「多層ゲートスタック」アプローチを使用して製造されうる。装置は層状に構築される。金属電極がリソグラフィにより画定されて層に蒸着されうる。続いて、酸化物層の蒸着または成長により各電極層が次の層から絶縁されうる。装置を製造するための他の方法が使用されうることを当業者であれば認識しえる。

【0108】

装置が層状に構築されるので、図７Ａ～７ＦはＣＭＯＳ構造の多くの層を図示している。あらゆる層が示されているわけではない（例えば、蒸着または成長後の酸化物は示されていない）。しかしながら、層は最低（図７Ａ）から最高（図７Ｅ）までの順序である。「低い」、「最低」、「高い」、「最高」、「上方」、「下方」の語は、図における特徴の相対位置を純粋に指すものである。すなわち、本明細書で使用されるような方向についての語は、ユーザの視点に対する方向を指すのではなく、あらゆる点で相対的な語と考えられるべきである。

【0109】

図は特に単位セルに注目している。図７Ｂ～７Ｆにおいて、中心の単位セルの一部を形成せずに前段階で用意された特徴は、破線で示されている。

【0110】

図７Ａはシリコン基板７１０の一部を示す。抵抗埋め込み領域７２０の箇所（他の抵抗領域は図７Ａに示されていない）も描かれており、これは使用時に電荷リザーバ２５０への担体となりうる。シリコン酸化物層も実質的に均一な被覆範囲で蒸着されうる（不図示）。

【0111】

図７Ｂは、図７Ａよりも高い層を図示している。電荷リザーバ２５０を画定するとともに閉じ込め領域を画定するために第１導電層が蒸着される。第１導電層はポリシリコン電極７４０を備える。第１導電層はさらに金属電極７５０を備える。図７Ｂは、前段階で蒸着された（単位セルの一部を形成しない）接点７３０も示す。そして第１導電層の上方で実質的に均一な絶縁酸化物の層を成長させるのに原子層蒸着が使用される。

【0112】

ポリシリコン電極７４０と金属電極７５０、続いて絶縁酸化物層が装置に設けられると、第２導電層が用意される。特に、金属電極７６０（図７Ｂに描かれたものの上方の層を示す図７Ｃを参照）が装置に設けられる。この第２導電層は媒介ドット２３０を画定するのに役立つ。続いて、実質的に均一な絶縁酸化物の層を成長させるのに原子層蒸着が使用される。単位セルの一部を形成せず低層に形成されるポリシリコン電極７４０と金属電極７５０とが、図７Ｃでは破線で示されている。

【0113】

電荷リザーバ２５０に対する障壁を画定してデータドット２１０と補助ドット２２０とを制御する電極を設けるため、別の金属電極７７０を備える第３導電層も設けられる（図７Ｃに描かれているものの上方の層を示す図７Ｄを参照）。続いて実質的に均一な絶縁酸化物の層を成長させるのに原子層蒸着が使用される。単位セルの一部を形成せず低層に形成される電極７４０，７５０，７６０が、図７Ｄでは破線で示されている。

【0114】

媒介ドット２３０を画定するため第４導電層が設けられる。第４導電層は別の金属電極７８０も含む（図７Ｄに描かれたものの上方の層を示す図７Ｅを参照）。続いて、実質的に均一な絶縁酸化物の層を成長させるのに原子層蒸着が使用される。単位セルの一部を形成せず低層に形成される電極７４０，７５０，７６０，７７０が図７Ｅでは破線で示されている。

【0115】

図７Ｆは、図７Ｅの構造におけるデータドット２１０と補助ドット２２０との箇所を図示している。

【0116】

図８Ａは、図７ＥでＡと記された方向に見た図７Ｅの構造の側面図を示す。参照番号８１０はシリコン酸化物層（ゲート層）を指す。参照番号８２０はＡＬＤ酸化物を指す。参照番号８３０は別のシリコン酸化物層を表す。

【0117】

図８Ｂは、図７ＥでＢと記された方向に見た図７Ｅの構造の側面図を示す。

【0118】

図８Ｃは、図７ＥでＣと記された方向に見た図７Ｅの構造の側面図を示す。参照番号７５０は金属ビアまたはプラグを指す。

【0119】

表面符号は、配列２００のプラケットのデータキュービットのＸパリティおよび／またはＺパリティをチェックすることにより具現化されうる。「プラケット」の語は当該技術の語であって配列２００の４個の物理データドット２１０の間に形成される面を意味するとこの例では理解されうることを、当業者であれば認識しえる。これらのパリティは表面符号のスタビライザジェネレータであり、図９に示されているようなスタビライザチェック量子回路を使用して測定される。図９の制御Ｚゲートはさらに、マイクロ磁石がデータドット２１０の近傍に配置されているかどうかに応じて、図４または図５の量子回路に分解される。図９の

【数37】

演算（破線ボックス内）は、Ｘスタビライザチェックについては含まれるが、Ｚスタビライザチェックについては含まれない。補助二重ドット２２０は一重項状態（

【数38】

と表記）で初期化され、一重項三重項スピン依存トンネル効果読み取りを使用して測定される。

【0120】

図１０は、図７Ｅに示されている装置単位セルの変形を示す。図１０に示されている例では、幾つかの電極が単一電極として組み合わされている。

【0121】

図１１は、図７Ｅに示されている装置単位セルの変形を示し、各量子ドットの静電位は高度な調整が可能である。図１１の装置では、二つの媒介の間で電極が共有されない。

【0122】

図１２は、制御器／計算機器１２００のブロック図である。例えば、計算機器１２００は計算装置を備えうる。計算機器１２００は、接続された多数の装置にわたって分散されてもよい。当業者には認識できるように、図１２に示されているもの以外のアーキテクチャが使用されてもよい。

【0123】

図を参照すると、制御器／計算機器１２００は、一以上のプロセッサ１２１０、一以上のメモリ１２２０、視覚ディスプレイ１２３０と視覚または物理キーボード１２４０など幾つかの任意のユーザインタフェース、通信モジュール１２５０、そして任意のポート１２６０および任意の電源１２７０を含む。構成要素１２１０，１２２０，１２３０，１２４０，１２５０，１２６０，１２７０の各々は、様々なバスを使用して相互接続される。プロセッサ１２１０は、メモリ１２２０に記憶されて通信モジュール１２５０を介して、またはポート１２６０を介して受信される命令を含めて、計算機器１２００内での実行のための命令を処理できる。

【0124】

メモリ１２２０は計算機器１２００内にデータを記憶するためのものである。一以上のメモリ１２２０は単数または複数の揮発性メモリユニットを含みうる。一以上のメモリは単数または複数の不揮発性メモリユニットを含みうる。一以上のメモリ１２２０は、磁気または光学ディスクなど、別の形態のコンピュータ可読媒体であってもよい。一以上のメモリ１２２０は計算機器１２００のための大量記憶装置となりうる。本明細書に記載の方法を実施するための命令は、一以上のメモリ１２２０に記憶されうる。

【0125】

機器１２００は、視覚ディスプレイ１２３０などの視覚化手段と、キーボード１２４０などバーチャルまたは専用のユーザ入力装置を含む幾つかのユーザインタフェースを含む。

【0126】

通信モジュール１２５０は、プロセッサ１２１０とリモートシステムとの間の通信を送信および受信するのに適している。例えば、インターネットなどの通信網を介して通信を送信および受信するのに通信モジュール１２５０が使用されうる。

【0127】

ポート１２６０は、例えば、プロセッサ１２１０により処理される命令を格納する非一時的コンピュータ可読媒体を収容するのに適している。

【0128】

プロセッサ１２１０は、データを受信してメモリ１２２０にアクセスし、メモリ１２２０、またはポート１２６０に接続されたコンピュータ可読記憶媒体から、通信モジュール１２５０から、あるいはユーザ入力装置１２４０から受信される命令に基づいて作用するように構成される。

【0129】

プロセッサ１２１０は、第１および第２の複数の閉じ込め領域での電荷担体のスピン状態のエネルギーレベルを分離するため配列２００に磁場を生成させるように構成されうる。すなわち、プロセッサ１２１０は、量子ドットに格納される電子のスピン状態の縮退を除去するためにデータドット２１０と補助ドット２２０とに磁場を生成させるように構成されうる。制御器１２００はさらに、配列２００に磁場を生成するための磁場発生器を備えうる。

【0130】

プロセッサ１２１０は、第１および第２の複数の閉じ込め領域に振動磁場を生成させるように構成され、振動磁場は、電荷担体のゼーマン分裂と実質的に整合する周波数を有する。制御器１２１０は、振動磁場を発生させるための磁場発生器を備えうる。

【0131】

プロセッサ１２１０は、電荷リザーバと、複数の第３閉じ込め領域の少なくとも一つの閉じ込め領域との間での電荷担体の移動を可能にするように、複数の第３閉じ込め領域の少なくとも一つの閉じ込め領域を電荷リザーバと結合させるように構成されうる。例えば、媒介ドットと電荷リザーバとの間での電子移動を発生させるため、配列２００の媒介ドット２３０を電荷リザーバ２５０と結合させるようにプロセッサが構成されうる。このような動作は、量子情報処理のための装置を初期化するとともに、電荷担体が間違った場所に位置していることによるエラーを除去するのに使用されうる。

【0132】

図１３は、図７Ｅに示されている装置単位セルの変形を示す。特に、図１３に示されているアーキテクチャでは、適当なサイズの磁石１３００（例えばナノ磁石）が、磁石１３００のエヌ（Ｎ）極とエス（Ｓ）極がデータドット２１０の近くに配置されるように、図７Ｅの単位セルに配置されている。第１磁石１３００のＮ極と第２磁石１３００のＳ極との間の間隔がデータドット２１０上に所在することにより、第１磁石１３００のＮ極と第２磁石のＳ極との間の磁場をデータドット２１０に集中させる。

【0133】

図２，３，５に関連して上に説明したように、磁石１３００を含めることで、電気双極子スピン共鳴（ＥＤＳＲ）を介した単一キュービットゲートの具現化を可能にする。さらに、図１３に示されているアーキテクチャでは、図５の回路図を使用して制御Ｚゲートが具現化されうる。

【0134】

記載した実施形態の変形が考案され、例えば、開示された実施形態すべての特徴が、このような特徴が非互換性でなければ、何らかの手法および／または組み合わせで合体されうる。

【0135】

図に示されているレイアウトが変形されて二次元グリッドでなくてもよいことを当業者であれば認識しえる。

【0136】

電荷リザーバは、例えば、装置の異なる奥行で閉じ込め領域に配置されうる。

【0137】

（添付の請求項、要約、図面を含めて）本明細書に開示される特徴のすべて、および／または、こうして開示される方法またはプロセスのステップすべては、このような特徴および／またはステップの少なくとも幾つかが相互排他的である組み合わせを除いて、いかなる組み合わせでも合体されうる。

【0138】

（添付の請求項、要約、図面を含めて）本明細書に開示される各特徴は、そうではないことが明記されない限り、同一、同等、または類似の目的にかなう代替的な特徴で置き換えられうる。ゆえに、そうではないことが明記されない限り、開示される各特徴は包括的な一連の同等または類似の特徴の一例に過ぎない。

【0139】

本発明は、上述したいずれの実施形態の詳細にも制約されない。本発明は、（添付の請求項、要約、図面を含む）本明細書に開示の特徴のうち新規の特徴または何らかの新規の組み合わせ、あるいは、このように開示されるいずれかの方法またはプロセスのステップによる新規のステップまたは何らかの新規の組み合わせにまで及ぶ。請求項は、上述の実施形態のみを包含すると解釈されるべきではなく、請求項の範囲に含まれるいかなる実施形態も含むと解釈されるべきである。

【0140】

少なくとも０１０６段落と図６Ａおよび６Ｂから当業者が認識するように、各媒介ドット２３０は（データドット２１０または補助ドット２２０などの中間ドットを介するのではなく）導電リード線２６０を介して電荷リザーバ２５０に直接結合される。図６Ａおよび６Ｂの特定実施形態では、各電荷リザーバ２５０は４個の媒介ドット２３０に直接結合される。

【0141】

より具体的には、各媒介ドット２３０は電荷リザーバ２５０に対して選択的な直接結合が可能である。これは導電リード線２６０または他の何らかの形態の直接結合を介したものでありうる。媒介ドット２３０および／または電荷リザーバ２５０は、導電リード線２６０または他のいずれかの結合を介したものであるゲート制御ユニット２７０にも任意で結合されうる。

【符号の説明】

【0142】

２００ 二次元配列
２１０ データドット
２２０ 補助ドット
２３０ 媒介ドット
２４０ 測定機器
２５０ 電荷リザーバ
２６０ 導体リード線
２７０ ゲート制御ユニット
７１０ シリコン基板
７２０ 抵抗埋め込み領域
７３０ 接点
７４０ ポリシリコン電極
７５０ 金属電極
７６０ 金属電極
７７０ 別の金属電極
７８０ 別の金属電極
８１０ シリコン酸化物層
８２０ ＡＬＤ酸化物
８３０ 別のシリコン酸化物層
１２００ 計算機器
１２１０ プロセッサ
１２２０ メモリ
１２３０ 視覚ディスプレイ
１２４０ キーボード
１２５０ 通信モジュール
１２６０ ポート
１２７０ 電源
１３００ 磁石

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7A】

【図7B】

【図7C】

【図7D】

【図7E】

【図7F】

【図8A】

【図8B】

【図8C】

【図9】

【図10】

【図11】

【図12】

【図13】