特許 7475327 半導体装置、及び半導体装置の作製方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-18

(45)【発行日】2024-04-26

(54)【発明の名称】半導体装置、及び半導体装置の作製方法

(51)【国際特許分類】

   H01L 29/786 20060101AFI20240419BHJP

   H01L 21/8234 20060101ALI20240419BHJP

   H01L 27/06 20060101ALI20240419BHJP

   H01L 27/088 20060101ALI20240419BHJP

   H01L 21/336 20060101ALI20240419BHJP

   H10B 12/00 20230101ALI20240419BHJP

【ＦＩ】

H01L29/78 618B

H01L27/06 102A

H01L27/088 E

H01L27/088 H

H01L27/088 331E

H01L29/78 616L

H01L29/78 616T

H01L29/78 617N

H10B12/00 621Z

H10B12/00 671C

H10B12/00 671Z

【請求項の数】 9

(21)【出願番号】P 2021504597

(86)(22)【出願日】2020-02-27

(86)【国際出願番号】 IB2020051663

(87)【国際公開番号】W WO2020183277

(87)【国際公開日】2020-09-17

【審査請求日】2023-02-24

(31)【優先権主張番号】P 2019044538

(32)【優先日】2019-03-12

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】柳澤 悠一

(72)【発明者】

【氏名】池田 寿雄

(72)【発明者】

【氏名】村川 努

【審査官】高橋 優斗

(56)【参考文献】

【文献】特開２０１８－０８５５０３（ＪＰ，Ａ）

【文献】国際公開第２０１１／１３５９０８（ＷＯ，Ａ１）

【文献】国際公開第２０１０／１３４２３４（ＷＯ，Ａ１）

【文献】特開２０１９－１０９５０９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／８２３４

Ｈ０１Ｌ ２７／０８８

Ｈ０１Ｌ ２９／７８６

Ｈ１０Ｂ １２／００

(57)【特許請求の範囲】

【請求項1】

第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
前記第１のトランジスタは、第１の導電体と、第２の導電体と、第３の導電体と、第１の酸化物と、を有し、
前記第１の酸化物は、第１のチャネル形成領域を有し、
前記第１の導電体は、前記第１の酸化物より下に設けられ、
前記第２の導電体は、前記第１の酸化物より上に設けられ、
前記第１の導電体は、前記第１のチャネル形成領域と重なる領域を有し、
前記第２の導電体は、前記第１のチャネル形成領域と重なる領域を有し、
前記第３の導電体は、前記第１の酸化物と接する領域を有し、
前記第２のトランジスタは、第４の導電体と、第５の導電体と、第２の酸化物と、を有し、
前記第２の酸化物は、第２のチャネル形成領域を有し、
前記第４の導電体は、前記第２の導電体より上に設けられ、
前記第４の導電体は、前記第２の酸化物より下に設けられ、
前記第５の導電体は、前記第２の酸化物より上に設けられ、
前記第４の導電体は、前記第２のチャネル形成領域と重なる領域を有し、
前記第５の導電体は、前記第２のチャネル形成領域と重なる領域を有し、
前記容量素子は、第６の導電体と、第７の導電体と、絶縁体と、を有し、
前記第６の導電体は、前記絶縁体より下に設けられ、
前記第７の導電体は、前記絶縁体より上に設けられ、
前記第６の導電体は、前記第３の導電体と接する領域を有し、
前記第７の導電体は、前記第４の導電体と同一の層に設けられる半導体装置。

【請求項2】

請求項１において、
前記第１のトランジスタは、さらに第８の導電体を有し、
前記第２のトランジスタは、さらに第９の導電体を有し、
前記第８の導電体は、前記第１の酸化物と接する領域を有し、
前記第９の導電体は、前記第２の酸化物と接する領域を有し、
前記第１の酸化物の側面、及び前記第８の導電体の側面と接する領域を有するように、第１０の導電体が設けられ、
前記第８の導電体と、前記第９の導電体と、は、前記第１０の導電体を介して電気的に接続される半導体装置。

【請求項3】

請求項２において、
前記第６の導電体の上面と、前記第１０の導電体の上面と、は同一である半導体装置。

【請求項4】

請求項２又は３において、
前記絶縁体の側面、前記第２の酸化物の側面、及び前記第９の導電体の側面と接する領域を有するように、第１１の導電体が設けられる半導体装置。

【請求項5】

請求項１乃至４のいずれか一項において、
前記第１及び第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を含む半導体装置。

【請求項6】

第１の導電体を形成し、
第１の導電体上に、第１の絶縁体、第１の酸化膜、第１の導電膜の順番で成膜し、
前記第１の導電膜、及び前記第１の酸化膜を島状に加工し、且つ前記第１の絶縁体に達する第１の開口を形成することにより、第１の酸化物を形成し、
前記第１の導電膜上、及び前記第１の絶縁体上に第２の絶縁体を形成し、
前記第２の絶縁体、及び前記第１の導電膜に、前記第１の酸化物に達する第２の開口を形成することにより、第２の導電体、及び第３の導電体を形成し、
前記第２の開口の内側に第３の絶縁体と、第４の導電体と、を形成し、
前記第１の開口と重なる領域を有する第３の開口と、前記第２の導電体に達する第４の開口と、を前記第２の絶縁体に形成し、
前記第３の開口の内側に第５の導電体を、前記第４の開口の内側に第６の導電体をそれぞれ形成し、
前記第６の導電体上に第４の絶縁体を形成し、
前記第４の絶縁体上に、前記第１の導電体と重なる領域を有する第７の導電体と、前記第６の導電体と重なる領域を有する第８の導電体と、を形成し、
前記第７の導電体上、及び前記第８の導電体上に第５の絶縁体、第２の酸化膜、第２の導電膜の順番で成膜し、
前記第２の導電膜、及び前記第２の酸化膜を島状に加工し、且つ前記第５の絶縁体に達する第５の開口を形成することにより、第２の酸化物を形成し、
前記第２の導電膜上、及び前記第５の絶縁体上に第６の絶縁体を形成し、
前記第６の絶縁体、及び前記第２の導電膜に、前記第２の酸化物に達する第６の開口を形成することにより、第９の導電体、及び第１０の導電体を形成し、
前記第６の開口の内側に第７の絶縁体と、第１１の導電体と、を形成する半導体装置の作製方法。

【請求項7】

請求項６において、
前記第５の開口と重なる領域を有し、前記第５の導電体に達する第７の開口を前記第６の絶縁体と、前記第５の絶縁体と、前記第４の絶縁体と、に形成し、且つ前記第９の導電体に達する第８の開口を前記第６の絶縁体に形成する、半導体装置の作製方法。

【請求項8】

請求項７において、
前記第７の開口の内側に第１２の導電体を、前記第８の開口の内側に第１３の導電体をそれぞれ形成し、
前記第１３の導電体上に第８の絶縁体を形成し、
前記第８の絶縁体上に、前記第７の導電体と重なる領域を有する第１４の導電体と、前記第１３の導電体と重なる領域を有する第１５の導電体と、を形成する半導体装置の作製方法。

【請求項9】

請求項６乃至８のいずれか一項において、
前記第１及び第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を含む半導体装置の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、半導体装置、並びに半導体装置の作製方法に関する。又は、本発明の一態様は、半導体ウエハ、モジュール、及び電子機器に関する。

【0002】

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタ等の半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置等）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、及び電子機器等は、半導体装置を有すると言える場合がある。

【0003】

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。

【背景技術】

【0004】

近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。

【0005】

ＬＳＩやＣＰＵやメモリ等の半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。

【0006】

また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

【0007】

また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵ等が開示されている（特許文献１参照。）。また、例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用して、長期にわたり記憶内容を保持することができる記憶装置等が、開示されている（特許文献２参照。）。

【0008】

また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。

【先行技術文献】

【特許文献】

【0009】

【文献】特開２０１２－２５７１８７号公報

【文献】特開２０１１－１５１３８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、微細化、又は高集積化が可能な半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、保持容量が大きい半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、オフ電流が小さい半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、高い周波数特性を有する半導体装置を提供することを課題の一つとする。

【0011】

又は、本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。

【0012】

又は、本発明の一態様は、生産性の高い半導体装置の作製方法を提供することを課題の一つとする。又は、本発明の一態様は、微細化、又は高集積化が可能な半導体装置の作製方法を提供することを課題の一つとする。又は、本発明の一態様は、保持容量が大きい半導体装置の作製方法を提供することを課題の一つとする。又は、本発明の一態様は、信頼性が良好な半導体装置の作製方法を提供することを課題の一つとする。又は、本発明の一態様は、オン電流が大きい半導体装置の作製方法を提供することを課題の一つとする。又は、本発明の一態様は、オフ電流が小さい半導体装置の作製方法を提供することを課題の一つとする。又は、本発明の一態様は、高い周波数特性を有する半導体装置の作製方法を提供することを課題の一つとする。

【0013】

又は、本発明の一態様は、長期間においてデータの保持が可能な半導体装置の作製方法を提供することを課題の一つとする。又は、本発明の一態様は、情報の書き込み速度が速い半導体装置の作製方法を提供することを課題の一つとする。又は、本発明の一態様は、設計自由度が高い半導体装置の作製方法を提供することを課題の一つとする。又は、本発明の一態様は、消費電力を抑えることができる半導体装置の作製方法を提供することを課題の一つとする。又は、本発明の一態様は、新規な半導体装置の作製方法を提供することを課題の一つとする。

【0014】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の課題を抽出することが可能である。

【課題を解決するための手段】

【0015】

本発明の一態様は、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、第１のトランジスタは、第１の導電体と、第２の導電体と、第３の導電体と、第１の酸化物と、を有し、第１の酸化物は、第１のチャネル形成領域を有し、第１の導電体は、第１の酸化物より下に設けられ、第２の導電体は、第１の酸化物より上に設けられ、第１の導電体は、第１のチャネル形成領域と重なる領域を有し、第２の導電体は、第１のチャネル形成領域と重なる領域を有し、第３の導電体は、第１の酸化物と接する領域を有し、第２のトランジスタは、第４の導電体と、第５の導電体と、第２の酸化物と、を有し、第２の酸化物は、第２のチャネル形成領域を有し、第４の導電体は、第２の導電体より上に設けられ、第４の導電体は、第２の酸化物より下に設けられ、第５の導電体は、第２の酸化物より上に設けられ、第４の導電体は、第２のチャネル形成領域と重なる領域を有し、第５の導電体は、第２のチャネル形成領域と重なる領域を有し、容量素子は、第６の導電体と、第７の導電体と、絶縁体と、を有し、第６の導電体は、絶縁体より下に設けられ、第７の導電体は、絶縁体より上に設けられ、第６の導電体は、第３の導電体と接する領域を有し、第７の導電体は、第４の導電体と同一の層に設けられる半導体装置である。

【0016】

又は、上記態様において、第１のトランジスタは、さらに第８の導電体を有し、第２のトランジスタは、さらに第９の導電体を有し、第８の導電体は、第１の酸化物と接する領域を有し、第９の導電体は、第２の酸化物と接する領域を有し、第１の酸化物の側面、及び第８の導電体の側面と接する領域を有するように、第１０の導電体が設けられ、第８の導電体と、第９の導電体と、は、第１０の導電体を介して電気的に接続されていてもよい。

【0017】

又は、上記態様において、第６の導電体の上面と、第１０の導電体の上面と、は同一であってもよい。

【0018】

又は、上記態様において、絶縁体の側面、第２の酸化物の側面、及び第９の導電体の側面と接する領域を有するように、第１１の導電体が設けられてもよい。

【0019】

又は、上記態様において、第１及び第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を含んでもよい。

【0020】

又は、本発明の一態様は、第１の導電体を形成し、第１の導電体上に、第１の絶縁体、第１の酸化膜、第１の導電膜の順番で成膜し、第１の導電膜、及び第１の酸化膜を島状に加工し、且つ第１の絶縁体に達する第１の開口を形成することにより、第１の酸化物を形成し、第１の導電膜上、及び第１の絶縁体上に第２の絶縁体を形成し、第２の絶縁体、及び第１の導電膜に、第１の酸化物に達する第２の開口を形成することにより、第２の導電体、及び第３の導電体を形成し、第２の開口の内側に第３の絶縁体と、第４の導電体と、を形成し、第１の開口と重なる領域を有する第３の開口と、第２の導電体に達する第４の開口と、を第２の絶縁体に形成し、第３の開口の内側に第５の導電体を、第４の開口の内側に第６の導電体をそれぞれ形成し、第６の導電体上に第４の絶縁体を形成し、第４の絶縁体上に、第１の導電体と重なる領域を有する第７の導電体と、第６の導電体と重なる領域を有する第８の導電体と、を形成し、第７の導電体上、及び第８の導電体上に第５の絶縁体、第２の酸化膜、第２の導電膜の順番で成膜し、第２の導電膜、及び第２の酸化膜を島状に加工し、且つ第５の絶縁体に達する第５の開口を形成することにより、第２の酸化物を形成し、第２の導電膜上、及び第５の絶縁体上に第６の絶縁体を形成し、第６の絶縁体、及び第２の導電膜に、第２の酸化物に達する第６の開口を形成することにより、第９の導電体、及び第１０の導電体を形成し、第６の開口の内側に第７の絶縁体と、第１１の導電体と、を形成する半導体装置の作製方法である。

【0021】

又は、上記態様において、第５の開口と重なる領域を有し、第５の導電体に達する第７の開口を第６の絶縁体と、第５の絶縁体と、第４の絶縁体と、に形成し、且つ第９の導電体に達する第８の開口を第６の絶縁体に形成してもよい。

【0022】

又は、上記態様において、第７の開口の内側に第１２の導電体を、第８の開口の内側に第１３の導電体をそれぞれ形成し、第１３の導電体上に第８の絶縁体を形成し、第８の絶縁体上に、第７の導電体と重なる領域を有する第１４の導電体と、第１３の導電体と重なる領域を有する第１５の導電体と、を形成してもよい。

【0023】

又は、上記態様において、第１及び第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を含んでもよい。

【発明の効果】

【0024】

本発明の一態様により、生産性の高い半導体装置を提供することができる。又は、本発明の一態様により、微細化、又は高集積化が可能な半導体装置を提供することができる。又は、本発明の一態様により、保持容量が大きい半導体装置を提供することができる。又は、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。又は、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。又は、本発明の一態様により、オフ電流が小さい半導体装置を提供することができる。又は、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。

【0025】

又は、本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供することができる。又は、本発明の一態様により、情報の書き込み速度が速い半導体装置を提供することができる。又は、本発明の一態様により、設計自由度が高い半導体装置を提供することができる。又は、本発明の一態様により、消費電力を抑えることができる半導体装置を提供することができる。又は、本発明の一態様により、新規な半導体装置を提供することができる。

【0026】

又は、本発明の一態様により、生産性の高い半導体装置の作製方法を提供することができる。又は、本発明の一態様により、微細化、又は高集積化が可能な半導体装置の作製方法を提供することができる。又は、本発明の一態様により、保持容量が大きい半導体装置の作製方法を提供することができる。又は、本発明の一態様により、信頼性が良好な半導体装置の作製方法を提供することができる。又は、本発明の一態様により、オン電流が大きい半導体装置の作製方法を提供することができる。又は、本発明の一態様により、オフ電流が小さい半導体装置の作製方法を提供することができる。又は、本発明の一態様により、高い周波数特性を有する半導体装置の作製方法を提供することができる。

【0027】

又は、本発明の一態様により、長期間においてデータの保持が可能な半導体装置の作製方法を提供することができる。又は、本発明の一態様により、情報の書き込み速度が速い半導体装置の作製方法を提供することができる。又は、本発明の一態様により、設計自由度が高い半導体装置の作製方法を提供することができる。又は、本発明の一態様により、消費電力を抑えることができる半導体装置の作製方法を提供することができる。又は、本発明の一態様により、新規な半導体装置の作製方法を提供することができる。

【0028】

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の効果を抽出することが可能である。

【図面の簡単な説明】

【0029】

図１Ａは、半導体装置の構成例を示す上面図である。図１Ｂは、半導体装置の構成例を示す断面図である。
図２Ａ、及び図２Ｂは、半導体装置の構成例を示す断面図である。
図３Ａ乃至図３Ｅは、半導体装置の作製方法例を示す断面図である。
図４Ａ乃至図４Ｃは、半導体装置の作製方法例を示す断面図である。
図５Ａ乃至図５Ｃは、半導体装置の作製方法例を示す断面図である。
図６Ａ、及び図６Ｂは、半導体装置の作製方法例を示す断面図である。
図７は、半導体装置の作製方法例を示す断面図である。
図８Ａは、半導体装置の構成例を示す上面図である。図８Ｂは、半導体装置の構成例を示す断面図である。
図９Ａ、及び図９Ｂは、半導体装置の構成例を示す断面図である。
図１０Ａ乃至図１０Ｃは、半導体装置の作製方法例を示す断面図である。
図１１Ａ、及び図１１Ｂは、半導体装置の作製方法例を示す断面図である。
図１２Ａ、及び図１２Ｂは、半導体装置の作製方法例を示す断面図である。
図１３Ａは、半導体装置の構成例を示す上面図である。図１３Ｂは、半導体装置の構成例を示す断面図である。
図１４Ａ、及び図１４Ｂは、半導体装置の構成例を示す断面図である。
図１５Ａ乃至図１５Ｃは、半導体装置の作製方法例を示す断面図である。
図１６Ａ乃至図１６Ｃは、半導体装置の作製方法例を示す断面図である。
図１７Ａ乃至図１７Ｃは、半導体装置の作製方法例を示す断面図である。
図１８Ａ、及び図１８Ｂは、半導体装置の作製方法例を示す断面図である。
図１９Ａ、及び図１９Ｂは、半導体装置の作製方法例を示す断面図である。
図２０は、半導体装置の構成例を示す断面図である。
図２１は、半導体装置の構成例を示す断面図である。
図２２は、半導体装置の構成例を示す断面図である。
図２３Ａは、ＩＧＺＯの結晶構造の分類を説明する図である。図２３Ｂは、石英ガラスのＸＲＤスペクトルを説明する図である。図２３Ｃは、結晶性ＩＧＺＯのＸＲＤスペクトルを説明する図である。図２３Ｄは、結晶性ＩＧＺＯの極微電子線回折パターンを説明する図である。
図２４は、記憶装置の構成例を示す断面図である。
図２５は、各種の記憶装置を階層ごとに示す図である。
図２６Ａは、記憶装置の構成例を示すブロック図である。図２６Ｂは、記憶装置の構成例を示す斜視図である。
図２７Ａ乃至図２７Ｃは、記憶装置の構成例を示す回路図である。
図２８Ａ、及び図２８Ｂは、電子部品の一例を説明する図である。
図２９Ａ乃至図２９Ｅは、記憶装置の構成例を示す模式図である。
図３０Ａ乃至図３０Ｄ、図３０Ｅ１、図３０Ｅ２、及び図３０Ｆは、電子機器を示す図である。

【発明を実施するための形態】

【0030】

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

【0031】

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値等に限定されない。例えば、実際の製造工程において、エッチング等の処理により層やレジストマスク等が意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

【0032】

また、特に上面図（「平面図」ともいう）や斜視図等において、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線等の記載を省略する場合がある。

【0033】

また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」等と適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

【0034】

また、本明細書等において、「上に」、「下に」等の配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

【0035】

例えば、本明細書等において、ＸとＹとが接続される、と明示的に記載されている場合は、ＸとＹとが電気的に接続される場合と、ＸとＹとが機能的に接続される場合と、ＸとＹとが直接的に接続される場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。

【0036】

ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、等）であるとする。

【0037】

また、本明細書等において、「電気的に接続」には、直接接続している場合と、「何らかの電気的作用を有するもの」を介して接続される場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。また、「直接接続」と表現される場合であっても、異なる導電体がコンタクトを介して接続される場合が含まれる。なお、配線には、異なる導電体が一つ以上の同じ元素を含む場合と、異なる元素を含む場合と、がある。

【0038】

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合等も含む。

【0039】

また、本明細書等において、「抵抗」の抵抗値を、配線の長さによって決める場合がある。又は、抵抗値は、配線で用いる導電体とは異なる抵抗率を有する導電体と接続することにより決める場合がある。又は、半導体に不純物をドーピングすることで抵抗値を決める場合がある。

【0040】

また、本明細書等において、電気回路における「端子」とは、電流又は電圧の入力又は出力や、信号の受信又は送信が行なわれる部位をいう。よって、配線又は電極の一部が端子として機能する場合がある。

【0041】

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合等には入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。

【0042】

なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域（チャネル形成領域）におけるチャネル幅（以下、「実効的なチャネル幅」ともいう）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう）と、が異なる場合がある。例えば、ゲートが半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲートが半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。

【0043】

このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

【0044】

本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。又は、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅等は、断面ＴＥＭ像等を解析すること等によって、値を決定することができる。

【0045】

なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、結晶性が低下すること等が起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、及び酸化物半導体の主成分以外の遷移金属等があり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素等がある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素等がある。

【0046】

なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。

【0047】

また、本明細書等において、「絶縁体」という用語を、絶縁膜又は絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜又は導電層と言い換えることができる。また、「半導体」という用語を、半導体膜又は半導体層と言い換えることができる。

【0048】

また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。

【0049】

なお、本明細書等において、バリア膜とは、水、水素等の不純物及び酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。

【0050】

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの半導体に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴあるいはＯＳトランジスタと記載する場合においては、酸化物又は酸化物半導体を有するトランジスタと換言することができる。

【0051】

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖ_ｇｓがしきい値電圧Ｖ_ｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖ_ｔｈよりも高い）状態をいう。

【0052】

（実施の形態１）
以下では、本発明の一態様に係る、トランジスタ２００及び容量素子１００を有する半導体装置の一例、及びその作製方法について説明する。

【0053】

本明細書等において、複数の要素に同じ符号を用いる場合、特にそれらを区別する必要があるときは、符号に「＿１」、「＿２」等、識別用の符号を付して記載する場合がある。例えば、２つのトランジスタ２００を、トランジスタ２００＿１、トランジスタ２００＿２と記載して区別する。また、２つの容量素子１００を、容量素子１００＿１、容量素子１００＿２と記載して区別する。

【0054】

＜半導体装置の構成例１＞
図１Ａは、トランジスタ２００、及び容量素子１００を有する半導体装置の構成例を示す上面図である。また、図１Ｂ、並びに図２Ａ及び図２Ｂは、当該半導体装置の構成例を示す断面図である。ここで、図１Ｂは、図１ＡにＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図、及び容量素子１００の、当該チャネル長方向と平行な方向の断面図である。また、図２Ａは、図１ＡにＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図である。また、図２Ｂは、図１ＡにＡ５－Ａ６の一点鎖線で示す部位の断面図であり、容量素子１００の、トランジスタ２００のチャネル幅方向と平行な方向の断面図である。なお、図１Ａの上面図では、図の明瞭化のために一部の要素を省いている。また、他の上面図でも、図の明瞭化のために一部の要素を省く場合がある。

【0055】

本発明の一態様の半導体装置は、基板（図示せず）上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００＿１と、トランジスタ２００＿１上の絶縁体２８０＿１と、絶縁体２８０＿１上の絶縁体２７４＿１と、を有する。また、本発明の一態様の半導体装置は、トランジスタ２００＿１と重なる領域を有するように容量素子１００＿１、及びトランジスタ２００＿２が設けられる。さらに、本発明の一態様の半導体装置は、トランジスタ２００＿２上の絶縁体２８０＿２と、絶縁体２８０＿２上の絶縁体２７４＿２と、を有する。また、本発明の一態様の半導体装置は、トランジスタ２００＿２と重なる領域を有するように容量素子１００＿２が設けられる。

【0056】

トランジスタ２００＿１は、絶縁体２１４上の絶縁体２１６＿１と、絶縁体２１６＿１に埋め込まれるように配置されている導電体２０５＿１（導電体２０５ａ＿１、及び導電体２０５ｂ＿１）と、絶縁体２１６＿１上、及び導電体２０５＿１上の絶縁体２２２＿１と、絶縁体２２２＿１上の絶縁体２２４＿１と、絶縁体２２４＿１上の酸化物２３０ａ＿１と、酸化物２３０ａ＿１上の酸化物２３０ｂ＿１と、酸化物２３０ｂ＿１上の導電体２４２ａ＿１、及び導電体２４２ｂ＿１と、絶縁体２２４＿１の上面、酸化物２３０ａ＿１の側面、酸化物２３０ｂ＿１の側面、並びに導電体２４２ａ＿１及び導電体２４２ｂ＿１の上面及び側面と接する領域を有する絶縁体２７２＿１と、絶縁体２７２＿１上の絶縁体２７３＿１と、酸化物２３０ｂ＿１上の酸化物２３０ｃ＿１と、酸化物２３０ｃ＿１上の絶縁体２５０＿１と、絶縁体２５０＿１上に位置し、酸化物２３０ｃ＿１と重なる領域を有する導電体２６０＿１（導電体２６０ａ＿１、及び導電体２６０ｂ＿１）と、を有する。ここで、酸化物２３０ｃ＿１は、導電体２４２ａ＿１及び導電体２４２ｂ＿１の側面、絶縁体２７２＿１の側面、絶縁体２７３＿１の側面、並びに絶縁体２８０＿１の側面と接する領域を有する。また、導電体２６０ａ＿１は、導電体２６０ｂ＿１の底面及び側面を包むように配置される。さらに、酸化物２３０ｃ＿１の上面、絶縁体２５０＿１の上面、導電体２６０＿１の上面は、絶縁体２８０＿１の上面と略一致して配置される。

【0057】

以下において、導電体２４２ａと導電体２４２ｂをまとめて導電体２４２と呼ぶ場合がある。

【0058】

容量素子１００＿１は、導電体２４０＿１と、導電体２４０＿１上、導電体２４４＿１上、及び絶縁体２７４＿１上の絶縁体２８２＿１と、絶縁体２８２＿１上の導電体２０４＿１（導電体２０４ａ＿１、及び導電体２０４ｂ＿１）と、を有する。

【0059】

絶縁体２７４＿１、絶縁体２８０＿１、絶縁体２７３＿１、及び絶縁体２７２＿１には、導電体２４２ｂ＿１に達する開口が設けられ、当該開口には導電体２４０＿１が設けられる。また、絶縁体２７４＿１、絶縁体２８０＿１、絶縁体２７３＿１、絶縁体２７２＿１、導電体２４２ａ＿１、酸化物２３０ｂ＿１、酸化物２３０ａ＿１、絶縁体２２４＿１、絶縁体２２２＿１、及び絶縁体２１６＿１には、絶縁体２１４に達する開口が設けられ、当該開口には導電体２４４＿１が設けられる。ここで、導電体２４０＿１の上面の高さ、及び導電体２４４＿１の上面の高さと、絶縁体２７４＿１の上面の高さは同一とすることができる。

【0060】

本明細書等において、開口とは、例えば、溝やスリット等も含まれる。また、開口が形成された領域を指して開口部とする場合がある。

【0061】

また、本明細書等において、「同一」とは、同一の面積を有してよいし、同一の形状を有してもよい。また、基板面から垂直方向に同じ高さであってもよい。同じ高さは、同一平面と言い換えることができる。また、製造工程の関係上、完全に同一の形状、同一平面、同一の高さとならないことも想定されるため、略同一であっても同一であると言い換えることができる。

【0062】

絶縁体２７４＿１、絶縁体２８０＿１、絶縁体２７３＿１、及び絶縁体２７２＿１の開口の内側に導電体２４０＿１の第１の導電体が設けられ、さらに内側に導電体２４０＿１の第２の導電体が設けられる。また、絶縁体２７４＿１、絶縁体２８０＿１、絶縁体２７３＿１、絶縁体２７２＿１、導電体２４２ａ＿１、酸化物２３０ｂ＿１、酸化物２３０ａ＿１、絶縁体２２４＿１、絶縁体２２２＿１、及び絶縁体２１６＿１の開口の内側に導電体２４４＿１の第１の導電体が設けられ、さらに内側に導電体２４４＿１の第２の導電体が設けられる。

【0063】

トランジスタ２００＿２は、絶縁体２８２＿１上の絶縁体２１６＿２と、絶縁体２１６＿２に埋め込まれるように配置されている導電体２０５＿２（導電体２０５ａ＿２、及び導電体２０５ｂ＿２）と、絶縁体２１６＿２上、導電体２０４＿２上、及び導電体２０５＿２上の絶縁体２２２＿２と、絶縁体２２２＿２上の絶縁体２２４＿２と、絶縁体２２４＿２上の酸化物２３０ａ＿２と、酸化物２３０ａ＿２上の酸化物２３０ｂ＿２と、酸化物２３０ｂ＿２上の導電体２４２ａ＿２、及び導電体２４２ｂ＿２と、絶縁体２２４＿２の上面、酸化物２３０ａ＿２の側面、酸化物２３０ｂ＿２の側面、並びに導電体２４２ａ＿２及び導電体２４２ｂ＿２の上面及び側面と接する領域を有する絶縁体２７２＿２と、絶縁体２７２＿２上の絶縁体２７３＿２と、酸化物２３０ｂ＿２上の酸化物２３０ｃ＿２と、酸化物２３０ｃ＿２上の絶縁体２５０＿２と、絶縁体２５０＿２上に位置し、酸化物２３０ｃ＿２と重なる領域を有する導電体２６０＿２（導電体２６０ａ＿２、及び導電体２６０ｂ＿２）と、を有する。ここで、酸化物２３０ｃ＿２は、導電体２４２ａ＿２及び導電体２４２ｂ＿２の側面、絶縁体２７２＿２の側面、絶縁体２７３＿２の側面、並びに絶縁体２８０＿２の側面と接する領域を有する。また、導電体２６０ａ＿２は、導電体２６０ｂ＿２の底面及び側面を包むように配置される。さらに、酸化物２３０ｃ＿２の上面、絶縁体２５０＿２の上面、導電体２６０＿２の上面は、絶縁体２８０＿２の上面と略一致して配置される。

【0064】

容量素子１００＿２は、導電体２４０＿２と、導電体２４０＿２上、導電体２４４＿２上、及び絶縁体２７４＿２上の絶縁体２８２＿２と、絶縁体２８２＿２上の導電体２０４＿２（導電体２０４ａ＿２、及び導電体２０４ｂ＿２）と、を有する。

【0065】

絶縁体２７４＿２、絶縁体２８０＿２、絶縁体２７３＿２、及び絶縁体２７２＿２には、導電体２４２ｂ＿２に達する開口が設けられ、当該開口には導電体２４０＿２が設けられる。また、絶縁体２７４＿２、絶縁体２８０＿２、絶縁体２７３＿２、絶縁体２７２＿２、導電体２４２ａ＿２、酸化物２３０ｂ＿２、酸化物２３０ａ＿２、絶縁体２２４＿２、絶縁体２２２＿２、絶縁体２１６＿２、及び絶縁体２８２＿１には、導電体２４４＿１に達する開口が設けられ、当該開口には導電体２４４＿２が設けられる。よって、トランジスタ２００＿１が有する導電体２４２ａ＿１と、トランジスタ２００＿２が有する導電体２４２ａ＿２と、は導電体２４４＿１及び導電体２４４＿２を介して電気的に接続される。なお、導電体２４０＿２の上面の高さ、及び導電体２４４＿２の上面の高さと、絶縁体２７４＿２の上面の高さは同一にできる。

【0066】

絶縁体２７４＿２、絶縁体２８０＿２、絶縁体２７３＿２、及び絶縁体２７２＿２の開口の内側に導電体２４０＿２の第１の導電体が設けられ、さらに内側に導電体２４０＿２の第２の導電体が設けられる。また、絶縁体２７４＿２、絶縁体２８０＿２、絶縁体２７３＿２、絶縁体２７２＿２、導電体２４２ａ＿２、酸化物２３０ｂ＿２、酸化物２３０ａ＿２、絶縁体２２４＿２、絶縁体２２２＿２、絶縁体２１６＿２、及び絶縁体２８２＿１の開口の内側に導電体２４４＿２の第１の導電体が設けられ、さらに内側に導電体２４４＿２の第２の導電体が設けられる。

【0067】

なお、図１Ｂ及び図２Ｂでは、導電体２４０及び導電体２４４を、第１の導電体と、第２の導電体と、を積層する構成としているが、本発明の一態様はこれに限らない。例えば、導電体２４０、又は導電体２４４を単層としてもよいし、３層以上の積層構造としてもよい。

【0068】

トランジスタ２００において、導電体２６０は、トランジスタのゲート電極としての機能を有し、導電体２４２ａ及び導電体２４２ｂは、それぞれソース電極又はドレイン電極としての機能を有する。トランジスタ２００は、ゲート電極としての機能を有する導電体２６０が、絶縁体２８０、絶縁体２７３、絶縁体２７２、及び導電体２４２によって形成される開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、導電体２４２ａと導電体２４２ｂの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。

【0069】

また、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２７３、及び絶縁体２８２の少なくとも一は、水素（例えば、水素原子、水素分子等の少なくとも一）又は水分子の拡散を抑制する機能を有することが好ましい。また、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２７３、及び絶縁体２８２の少なくとも一は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２７３、及び絶縁体２８２の少なくとも一は、絶縁体２２４よりも酸素及び水素の一方又は双方の透過性が低いことが好ましい。絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２７３、及び絶縁体２８２の少なくとも一は、絶縁体２５０よりも酸素及び水素の一方又は双方の透過性が低いことが好ましい。絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２７３、及び絶縁体２８２の少なくとも一は、絶縁体２８０よりも酸素及び水素の一方又は双方の透過性が低いことが好ましい。

【0070】

絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２７３、及び絶縁体２８２としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、又は窒化酸化シリコン等を用いることができる。

【0071】

また、酸化物２３０は、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上に配置され、少なくとも一部が酸化物２３０ｂの上面に接する酸化物２３０ｃと、を有することが好ましい。ここで、酸化物２３０ｃの側面は、導電体２４２ａ、導電体２４２ｂ、絶縁体２７２、絶縁体２７３、及び絶縁体２８０に接する領域を有するように設けられていることが好ましい。

【0072】

なお、トランジスタ２００では、チャネル形成領域と、その近傍において、酸化物２３０ａ、酸化物２３０ｂ、及び酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。例えば、酸化物２３０ｃを２層構造にして、４層の積層構造を設ける構成にしてもよい。

【0073】

トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、及び酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。例えば、酸化物半導体として機能する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの大きい金属酸化物を用いることで、トランジスタ２００の非導通状態におけるリーク電流（オフ電流）を極めて小さくすることができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。

【0074】

例えば、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、又は錫を用いるとよい。また、酸化物２３０として、Ｉｎ酸化物、Ｉｎ－Ｍ酸化物、Ｉｎ－Ｚｎ酸化物、又はＭ－Ｚｎ酸化物を用いてもよい。

【0075】

酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。

【0076】

なお、酸化物２３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａ又は酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。

【0077】

具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、又はその近傍の組成、あるいは１：１：０．５［原子数比］、又はその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又はその近傍の組成、あるいは１：１：１［原子数比］、又はその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、又はその近傍の組成、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又はその近傍の組成、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］、又はその近傍の組成、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３［原子数比］、又はその近傍の組成、Ｇａ：Ｚｎ＝２：１［原子数比］、又はその近傍の組成、あるいはＧａ：Ｚｎ＝２：５［原子数比］、又はその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又はその近傍の組成と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、又はその近傍の組成との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又はその近傍の組成、とＩｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］、又はその近傍の組成との積層構造、Ｇａ：Ｚｎ＝２：１［原子数比］、又はその近傍の組成と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又はその近傍の組成との積層構造、Ｇａ：Ｚｎ＝２：５［原子数比］、又はその近傍の組成と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又はその近傍の組成との積層構造、酸化ガリウムと、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又はその近傍の組成との積層構造等が挙げられる。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。

【0078】

また、酸化物２３０ｂは、結晶性を有することが好ましい。例えば、後述するＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ－ＯＳ等の結晶性を有する酸化物は、不純物や欠陥（酸素欠損等）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極又はドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、加熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるため、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。

【0079】

また、酸化物２３０ａ及び酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａ及び酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。

【0080】

ここで、電子親和力又は伝導帯下端のエネルギー準位Ｅｃは、真空準位と価電子帯上端のエネルギーＥｖとの差であるイオン化ポテンシャルＩｐと、エネルギーギャップＥｇから求めることができる。イオン化ポテンシャルＩｐは、例えば、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定することができる。エネルギーギャップＥｇは、例えば、分光エリプソメータを用いて測定することができる。

【0081】

また、酸化物２３０ａ、酸化物２３０ｂ、及び酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、及び酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、及び酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。

【0082】

また、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、及び酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、及び高い周波数特性を得ることができる。

【0083】

酸化物２３０（例えば、酸化物２３０ｂ）には、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体のキャリア濃度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性という。なお、酸化物半導体中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。

【0084】

特に、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損（Ｖ_Ｏ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）を形成する場合がある。さらに、酸素欠損に水素が入った欠陥（以下、Ｖ_ＯＨと呼ぶ場合がある。）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界等のストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。

【0085】

Ｖ_ＯＨは、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。

【0086】

以上より、酸化物半導体を酸化物２３０に用いる場合、酸化物２３０中のＶ_ＯＨをできる限り低減し、高純度真性又は実質的に高純度真性にすることが好ましい。このように、Ｖ_ＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素等の不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。Ｖ_ＯＨ等の不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

【0087】

また、酸化物２３０に酸化物半導体を用いる場合、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度は、１×１０^１８ｃｍ^－３以下であることが好ましく、１×１０^１７ｃｍ^－３未満であることがより好ましく、１×１０^１６ｃｍ^－３未満であることがさらに好ましく、１×１０^１３ｃｍ^－３未満であることがさらに好ましく、１×１０^１２ｃｍ^－３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０^－９ｃｍ^－３とすることができる。

【0088】

また、水素原子を含まない、又は水素原子の含有量が少ない原料ガスを用いて、層間絶縁膜、及びゲート絶縁膜を成膜することで、これらの絶縁膜に含まれる水素濃度を低減し、酸化物半導体のチャネル形成領域に混入する水素の低減を図ってもよい。

【0089】

上記絶縁膜の成膜では、成膜ガスとして、シリコン原子を含む分子を有するガスが主に用いられる。上記絶縁膜に含まれる水素を低減するには、当該シリコン原子を含む分子に含まれる水素原子が少ないことが好ましく、当該シリコン原子を含む分子が水素原子を含まないことがより好ましい。もちろん、シリコン原子を含む分子を有するガス以外の成膜ガスも、含有される水素原子が少ないことが好ましく、水素原子を含まないことがより好ましい。

【0090】

上記のようなシリコン原子を含む分子をＳｉ_ｘ－Ｒ_ｙで表すと、例えば、官能基Ｒとして、イソシアネート基（－Ｎ＝Ｃ＝Ｏ）、シアネート基（－Ｏ－Ｃ≡Ｎ）、シアノ基（－Ｃ≡Ｎ）、ジアゾ基（＝Ｎ_２）、アジド基（－Ｎ_３）、ニトロソ基（－ＮＯ）、及びニトロ基（－ＮＯ_２）の少なくとも一つを用いることができる。例えば、１≦ｘ≦３、１≦ｙ≦８、とすればよい。このようなシリコン原子を含む分子としては、例えば、テトライソシアネートシラン、テトラシアネートシラン、テトラシアノシラン、ヘキサイソシアネートシラン、オクタイソシアネートシラン等を用いることができる。ここでは、シリコン原子に同じ種類の官能基が結合する分子を例示したが、本実施の形態はこれに限られるものではない。シリコン原子に異なる種類の官能基が結合する構成にしてもよい。

【0091】

また、例えば、官能基Ｒとしてハロゲン（Ｃｌ、Ｂｒ、Ｉ、又はＦ）を用いる構成にしてもよい。例えば、１≦ｘ≦２、１≦ｙ≦６、とすればよい。このようなシリコン原子を含む分子としては、例えば、テトラクロロシラン（ＳｉＣｌ_４）、ヘキサクロロジシラン（Ｓｉ_２Ｃｌ_６）等を用いることができる。塩素を官能基とする例を示したが、塩素以外の、臭素、ヨウ素、フッ素等のハロゲンを官能基として用いてもよい。また、シリコン原子に異なる種類のハロゲンが結合する構成にしてもよい。

【0092】

絶縁体２１６、絶縁体２２４、絶縁体２８０、絶縁体２５０、及び絶縁体２７４の成膜は、上記のようなシリコン原子を含む分子を有するガスを用いた、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって行えばよい。ＣＶＤ法は、成膜速度が比較的早いため、特に膜厚が厚い絶縁体２１６、絶縁体２２４、絶縁体２８０、及び絶縁体２７４の成膜を行うにあたって好適である。

【0093】

ＣＶＤ法として、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、又は熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、を用いることが好ましい。熱ＣＶＤ法を用いる場合、大気圧下で成膜を行なう常圧ＣＶＤ（ＡＰＣＶＤ：Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法を用いてもよいし、大気圧より低い減圧状態で成膜を行う減圧ＣＶＤ（ＬＰＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法を用いてもよい。

【0094】

ＣＶＤ法を用いて絶縁体２１６、絶縁体２２４、絶縁体２８０、絶縁体２５０、及び絶縁体２７４を成膜する場合、酸化剤を用いることが好ましい。酸化剤としては、Ｏ_２、Ｏ_３、ＮＯ、ＮＯ_２、Ｎ_２Ｏ、Ｎ_２Ｏ_３、Ｎ_２Ｏ_４、Ｎ_２Ｏ_５、ＣＯ、ＣＯ_２、等の水素原子を含まないガスを用いることが好ましい。

【0095】

また、絶縁体２１６、絶縁体２２４、絶縁体２８０、絶縁体２５０、及び絶縁体２７４の成膜は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって行ってもよい。ＡＬＤ法では、反応のための第１の原料ガス（以下、プリカーサと呼ぶ。前駆体、金属プリカーサとも呼ぶことができる。）と第２の原料ガス（以下、リアクタントと呼ぶ。反応剤、非金属プリカーサとも呼ぶことができる。）を交互にチャンバーに導入し、これらの原料ガスの導入を繰り返すことで成膜を行う。

【0096】

ＡＬＤ法は、原料ガスを切り替えながら成膜することで、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができる。よって、ＡＬＤ法は、極薄膜厚の成膜、アスペクト比の高い構造への成膜、ピンホール等の欠陥の少ない成膜、及び被覆性に優れた成膜等を行うことができる。このため、ＡＬＤ法は、特に絶縁体２５０の成膜を行うにあたって好適である。

【0097】

ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ ＡＬＤ）法を用いてもよいし、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法を用いてもよい。

【0098】

ＡＬＤ法を用いる場合、プリカーサとして、上記シリコン原子を含む分子を有するガスを、リアクタントとして、上記酸化剤を用いればよい。これにより、絶縁体２１６、絶縁体２２４、絶縁体２８０、絶縁体２５０、及び絶縁体２７４中に取り込まれる水素の量を大きく低減することができる。

【0099】

なお、上記では、シリコン原子を含む分子が水素原子を含まない例について示したが、本実施の形態はこれに限られるものではない。上記のシリコン原子を含む分子において、シリコン原子に結合する官能基の一部が水素原子に置換される構成にしてもよい。ただし、上記のシリコン原子を含む分子に含まれる水素原子は、シラン（ＳｉＨ_４）より少ないことが好ましい。つまり、上記のシリコン原子を含む分子は、シリコン１原子あたり３原子以下の水素原子を有することが好ましい。また、上記のシリコン原子を含む分子を有するガスが、シリコン１原子あたり３原子以下の水素原子を有すると、より好ましい。

【0100】

以上のように、水素原子が低減又は除去されたガスを用いた方法で、絶縁体２１６、絶縁体２２４、絶縁体２８０、絶縁体２５０、及び絶縁体２７４の少なくとも一つを成膜することで、これらの絶縁膜に含まれる水素の量を低減することができる。

【0101】

容量素子１００において、導電体２４０は、容量素子１００の一方の電極としての機能を有し、導電体２０４は、容量素子１００の他方の電極としての機能を有する。また、絶縁体２８２は、容量素子１００の誘電体として機能する。導電体２０４は、導電体２０５と同じ材料を用いることができる。

【0102】

ここで、導電体２４４はトランジスタ２００のソース又はドレインの一方と電気的に接続するプラグとしての機能を有し、導電体２４０はトランジスタ２００のソース又はドレインの他方と電気的に接続するプラグとしての機能を有する。よって、導電体２４０は、プラグとしての機能と、容量素子１００の一方の電極としての機能を兼ねることができる。

【0103】

図１Ｂ、及び図２Ａに示すように、トランジスタ２００＿１とトランジスタ２００＿２は積層して設けられる。また、図１Ｂ、及び図２Ｂに示すように、容量素子１００＿１と容量素子１００＿２は積層して設けられる。つまり、本発明の一態様の半導体装置では、２つのトランジスタ２００が積層して設けられ、２つの容量素子１００が積層して設けられる。このような構成とすることにより、本発明の一態様の半導体装置の占有面積を増加させることを抑制しつつ、複数のトランジスタ２００、及び複数の容量素子１００を当該半導体装置に設けることができる。よって、本発明の一態様の半導体装置を微細化、又は高集積化することができる。なお、３つ以上のトランジスタ２００、及び３つ以上の容量素子１００をそれぞれ積層して設けてもよい。この場合、図１Ｂ、並びに図２Ａ及び図２Ｂに示すように、絶縁体２８２＿２上に絶縁体２１６＿３が設けられ、絶縁体２１６＿３に埋め込まれるように導電体２０５＿３（導電体２０５ａ＿３、及び導電体２０５ｂ＿３）が設けられ、導電体２０４上、導電体２０５上、及び絶縁体２１６＿３上に絶縁体２２２＿３が設けられる。

【0104】

容量素子１００が有する導電体２０４は、トランジスタ２００が有する導電体２０５と同じ層に形成される。例えば、導電体２０４＿１は導電体２０５＿２と同じ層に形成される。これにより、導電体２０４と導電体２０５を同一工程で形成することができるため、本発明の一態様の半導体装置の作製工程を簡略化することができる。よって、本発明の一態様の半導体装置の製造コストを低減し、歩止まりを向上させることができる。つまり、本発明の一態様の半導体装置の生産性を向上させることができる。

【0105】

また、本発明の一態様の半導体装置は前述のように、導電体２４０が、プラグとしての機能と、容量素子１００の一方の電極としての機能を兼ねる。このように、トランジスタ２００、及び容量素子１００の構成要素の一部を共通とする構成とすることで、本発明の一態様の半導体装置の作製工程を簡略化することができる。よって、本発明の一態様の半導体装置の製造コストを低減し、歩止まりを向上させることができる。つまり、本発明の一態様の半導体装置の生産性を向上させることができる。

【0106】

以下では、本発明の一態様に係る、トランジスタ２００及び容量素子１００を有する半導体装置の詳細な構成について説明する。

【0107】

導電体２０５は、酸化物２３０及び導電体２６０と、重なる領域を有するように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けられることが好ましい。

【0108】

ここで、導電体２６０は、第１のゲート電極（トップゲート電極ともいう）として機能する場合がある。また、導電体２０５は、第２のゲート電極（バックゲート電極ともいう）として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のＶ_ｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶ_ｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。

【0109】

なお、図１Ａに示すように、導電体２０５は、酸化物２３０の導電体２４２ａ及び導電体２４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図２Ａに示すように、導電体２０５は、酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。又は、導電体２０５を大きく設けることによって、導電体２０５形成以降の作製工程のプラズマを用いた処理において、局所的なチャージング（チャージアップと言う）の緩和ができる場合がある。ただし、本発明の一態様はこれに限定されない。導電体２０５は、少なくとも導電体２４２ａと、導電体２４２ｂとの間に位置する酸化物２３０と重なる領域を有していればよい。

【0110】

また、図２Ａに示すように、絶縁体２２４の底面を基準として、酸化物２３０ａ及び酸化物２３０ｂと導電体２６０とが重ならない領域における導電体２６０の底面の高さは、酸化物２３０ｂの底面の高さより低い位置に配置されている領域を有することが好ましい。また、当該領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。

【0111】

このように、ゲート電極として機能する導電体２６０が、チャネル形成領域の酸化物２３０ｂの側面及び上面を酸化物２３０ｃ及び絶縁体２５０を介して覆う構成となっており、導電体２６０の電界をチャネル形成領域の酸化物２３０ｂ全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。本明細書等において、第１のゲート、及び第２のゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。

【0112】

また、導電体２０５ａ、及び導電体２０４ａは、水又は水素等の不純物及び酸素の透過を抑制する導電体が好ましい。例えば、チタン、窒化チタン、タンタル、又は窒化タンタルを用いることができる。また、導電体２０５ｂ、及び導電体２０５ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を２層で図示したが、３層以上の多層構造としてもよい。

【0113】

ここで、酸化物半導体と、酸化物半導体の下層に位置する絶縁体、又は導電体と、酸化物半導体の上層に位置する絶縁体、又は導電体とを、大気開放を行わずに、異なる膜種を連続成膜することで、不純物（特に、水素、水）の濃度が低減された、実質的に高純度真性である酸化物半導体膜を成膜することができるため好ましい。

【0114】

絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２７３、及び絶縁体２８２の少なくとも一つは、水又は水素等の不純物が、基板側から、又は、上方からトランジスタ２００に混入することを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２７３、及び絶縁体２８２の少なくとも一つは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ_２Ｏ、ＮＯ、ＮＯ_２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。

【0115】

例えば、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２７３、及び絶縁体２８２として、酸化アルミニウム又は酸化ハフニウム等を用いることが好ましい。これにより、水又は水素等の不純物が絶縁体２１４を介して、基板側からトランジスタ２００側に拡散することを抑制することができる。又は、絶縁体２２４等に含まれる酸素が、絶縁体２１４を介して基板側に拡散することを抑制することができる。また、水又は水素等の不純物が、絶縁体２７２及び絶縁体２７３よりも上方に配置されている絶縁体２８０、及び絶縁体２７４等からトランジスタ２００側に拡散することを抑制することができる。

【0116】

また、絶縁体２１６、絶縁体２８０、及び絶縁体２７４は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、及び絶縁体２７４として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を適宜用いればよい。

【0117】

また、絶縁体２８２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）又は（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）等のいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を用いることが好ましい。これにより、絶縁体２８２の物理膜厚を保ちながら、容量素子１００の保持容量を確保することができる。よって、容量素子１００が有する導電体２４０と導電体２０４との間に、絶縁体２８２を介してリーク電流が流れることを抑制することができる。

【0118】

絶縁体２２２、及び絶縁体２２４は、ゲート絶縁体としての機能を有する。

【0119】

ここで、酸化物２３０と接する領域を有する絶縁体２２４は、加熱により酸素を脱離する機能を有することが好ましい。本明細書等では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコン、又は酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。

【0120】

絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、昇温脱離ガス分析（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析）にて、酸素分子の脱離量が１．０×１０^１８ｍｏｌｅｃｕｌｅｓ／ｃｍ^３以上、好ましくは１．０×１０^１９ｍｏｌｅｃｕｌｅｓ／ｃｍ^３以上、さらに好ましくは２．０×１０^１９ｍｏｌｅｃｕｌｅｓ／ｃｍ^３以上、又は３．０×１０^２０ｍｏｌｅｃｕｌｅｓ／ｃｍ^３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。

【0121】

絶縁体２２２は、水又は水素等の不純物が、基板側からトランジスタ２００に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。これにより、外方から水又は水素等の不純物がトランジスタ２００に侵入することを抑制することができる。

【0122】

さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素が、絶縁体２２２より下側へ拡散することを低減できるため、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。

【0123】

絶縁体２２２は、絶縁性材料であるアルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。

【0124】

又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。

【0125】

また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）又は（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）等、前述したｈｉｇｈ－ｋ材料を含む絶縁体を単層又は積層で用いてもよい。例えば、絶縁体２２２を積層とする場合、酸化ジルコニウムと、酸化アルミニウムと、酸化ジルコニウムと、が順に形成された３層積層や、酸化ジルコニウムと、酸化アルミニウムと、酸化ジルコニウムと、酸化アルミニウムと、が順に形成されて４層積層等を用いればよい。また、絶縁体２２２としては、ハフニウムと、ジルコニウムとが含まれる化合物等を用いてもよい。半導体装置の微細化、及び高集積化が進むと、ゲート絶縁体、及び容量素子に用いる誘電体の薄膜化により、トランジスタや容量素子のリーク電流等の問題が生じる場合がある。ゲート絶縁体、及び容量素子に用いる誘電体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減、及び容量素子の容量の確保が可能となる。

【0126】

なお、絶縁体２２２、及び絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。

【0127】

また、酸化物２３０中の酸素が導電体２４２（導電体２４２ａ、及び導電体２４２ｂ）へ拡散することで、導電体２４２ａと酸化物２３０ｂとの間、及び、導電体２４２ｂと酸化物２３０ｂとの間に異層が形成される場合がある。当該異層は、導電体２４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体２４２と、当該異層と、酸化物２３０ｂとの３層構造は、金属－絶縁体－半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、又はＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。

【0128】

なお、上記異層は、導電体２４２と酸化物２３０ｂとの間に形成されることに限られず、例えば、異層が、導電体２４２と酸化物２３０ｃとの間に形成される場合や、導電体２４２と酸化物２３０ｂとの間、及び導電体２４２と酸化物２３０ｃとの間に形成される場合がある。

【0129】

酸化物２３０ｂ上には、ソース電極、及びドレイン電極としての機能を有する導電体２４２（導電体２４２ａ、及び導電体２４２ｂ）が設けられる。導電体２４２の膜厚は、例えば、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２５ｎｍ以下、とすればよい。

【0130】

導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。

【0131】

絶縁体２７２は、導電体２４２上面と接する領域を有するように設けられており、バリア層としての機能を有することが好ましい。当該構成にすることで、導電体２４２による、絶縁体２８０が有する過剰酸素の吸収を抑制することができる。また、導電体２４２の酸化を抑制することで、トランジスタ２００と配線とのコンタクト抵抗の増加を抑制することができる。よって、トランジスタ２００に良好な電気特性及び信頼性を与えることができる。

【0132】

従って、絶縁体２７２は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２７２は、絶縁体２８０よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体２７２としては、例えば、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を成膜するとよい。また、絶縁体２７２としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。

【0133】

図１Ｂに示すように、絶縁体２７２は、導電体２４２ａの上面、及び導電体２４２ａの側面と接する領域を有する。また、絶縁体２７２は、導電体２４２ｂの上面、及び導電体２４２ｂの側面と接する領域を有する。さらに、絶縁体２７２上に絶縁体２７３が配置されている。このようにすることで、例えば絶縁体２８０に添加された酸素が、導電体２４２に吸収されることを抑制することができる。

【0134】

絶縁体２５０は、ゲート絶縁体としての機能を有する。絶縁体２５０は、酸化物２３０ｃと接する領域を有するように配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。

【0135】

絶縁体２２４と同様に、絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃ上に接して設けることにより、酸化物２３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水又は水素等の不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。

【0136】

また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制する機能を有することが好ましい。酸素の拡散を抑制する機能を有する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、絶縁体２５０から酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。

【0137】

また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。

【0138】

具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又は、マグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。

【0139】

又は、当該金属酸化物は、ゲートの一部としての機能を有する場合がある。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。

【0140】

特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素及び酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素及び窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。又は、外方の絶縁体等から混入する水素を捕獲することができる場合がある。

【0141】

導電体２６０は、図１Ｂ、及び図２Ａでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。

【0142】

導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ_２Ｏ、ＮＯ、ＮＯ_２等）、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

【0143】

また、導電体２６０ａが酸素の拡散を抑制する機能を有することにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。

【0144】

また、導電体２６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。

【0145】

絶縁体２８０は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。また、絶縁体２８０は、上記の材料が積層された構造でもよく、例えば、スパッタリング法で成膜した酸化シリコンと、その上に積層されたＣＶＤ法で成膜された酸化窒化シリコンの積層構造とすればよい。また、さらに上に窒化シリコンを積層してもよい。

【0146】

絶縁体２８０中の水又は水素等の不純物濃度が低減されていることが好ましい。また、絶縁体２８０の上面は、平坦化されていてもよい。

【0147】

絶縁体２８０の上に、層間膜として機能する絶縁体２７４を設けることが好ましい。絶縁体２７４は、絶縁体２２４等と同様に、膜中の水又は水素等の不純物濃度が低減されていることが好ましい。

【0148】

導電体２４０、及び導電体２４４は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、図１Ａで導電体２４０、及び導電体２４４は、上面視において四角形等の多角形の角部を丸めた形状としているが、これに限られるものではない。例えば導電体２４０、及び導電体２４４が、上面視において円形状、楕円等の略円形状、四角形等の多角形状になっていてもよい。

【0149】

＜半導体装置の作製方法例１＞
次に、図１Ａ及び図１Ｂ、並びに図２Ａ及び図２Ｂに示す、トランジスタ２００、及び容量素子１００を有する半導体装置の作製方法の一例を、図面を用いて説明する。当該図面は、図１Ａに示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向に対応する。

【0150】

まず、基板（図示しない）を準備し、当該基板上に絶縁体２１４を成膜する（図３Ａ参照）。絶縁体２１４の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、又はＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて行うことができる。

【0151】

なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法等に分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。また、成膜時の圧力によって、大気圧下で成膜を行なう常圧ＣＶＤ（ＡＰＣＶＤ：Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法、大気圧より低い減圧状態で成膜を行う減圧ＣＶＤ（ＬＰＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法、に分けることができる。

【0152】

プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子等）等は、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子等が破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。

【0153】

また、ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法等を用いることができる。

【0154】

ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるため、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホール等の欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、及び低温での成膜が可能、等の効果がある。ＰＥＡＬＤ法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素等の不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素等の不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。

【0155】

ＣＶＤ法及びＡＬＤ法は、ターゲット等から放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合等に好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法等の他の成膜方法と組み合わせて用いることが好ましい場合もある。

【0156】

ＣＶＤ法及びＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法及びＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法及びＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。

【0157】

次に、絶縁体２１４上に絶縁体２１６＿１を成膜する（図３Ａ参照）。絶縁体２１６＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。また、絶縁体２１６＿１は、上述の水素原子が低減又は除去されたガスを用いた方法で成膜することが好ましい。これにより、絶縁体２１６＿１の水素濃度を低減することができる。

【0158】

次に、絶縁体２１４に達する開口を絶縁体２１６＿１に形成する。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６＿１をエッチングして開口を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、絶縁体２１４として窒化シリコン膜、酸化アルミニウム膜、又は酸化ハフニウム膜を用いる場合、開口を形成する絶縁体２１６＿１には酸化シリコン膜又は酸化窒化シリコン膜を用いるとよい。

【0159】

開口の形成後に、導電体２０５ａ＿１となる導電膜を成膜する。当該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、窒化チタン等を用いることができる。又はタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５ａ＿１となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。

【0160】

導電体２０５ａ＿１となる導電膜は、多層構造とすることができる。例えば、スパッタリング法によって窒化タンタルを成膜し、当該窒化タンタルの上に窒化チタンを積層することができる。このような金属窒化物を導電体２０５ａ＿１に用いることにより、後述する導電体２０５ｂ＿１となる導電膜として銅等の拡散しやすい金属を用いても、当該金属が導電体２０５ａ＿１から外に拡散することを防ぐことができる。

【0161】

次に、導電体２０５ｂ＿１となる導電膜を成膜する。当該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。導電体２０５ｂ＿１となる導電膜として、銅等の低抵抗導電性材料を用いることができる。

【0162】

次に、ＣＭＰ処理（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を行うことで、導電体２０５ａ＿１となる導電膜、及び導電体２０５ｂ＿１となる導電膜の一部を除去し、絶縁体２１６＿１を露出する。その結果、開口部のみに、導電体２０５ａ＿１、及び導電体２０５ｂ＿１が残存する。これにより、上面が平坦な導電体２０５＿１を形成することができる（図３Ａ参照）。なお、当該ＣＭＰ処理により、絶縁体２１６＿１の一部が除去される場合がある。

【0163】

なお、上記においては、導電体２０５＿１を絶縁体２１６＿１の開口に埋め込むように形成するが、本発明の一態様はこれに限らない。例えば、絶縁体２１４上に導電体２０５＿１を形成し、導電体２０５＿１上に絶縁体２１６＿１を成膜した後、絶縁体２１６＿１に対してＣＭＰ処理を行うことで、絶縁体２１６＿１の一部を除去し、導電体２０５＿１の表面を露出させてもよい。

【0164】

次に、導電体２０５＿１上、及び絶縁体２１６＿１上に絶縁体２２２＿１を成膜する（図３Ａ参照）。絶縁体２２２＿１として、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体は、酸素、水素、及び水に対するバリア性を有する。絶縁体２２２＿１が、水素及び水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、及び水が、絶縁体２２２＿１を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０ａ＿１中、酸化物２３０ｂ＿１中、及び酸化物２３０ｃ＿１中の酸素欠損の生成を抑制することができる。

【0165】

絶縁体２２２＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。

【0166】

次に、絶縁体２２２＿１上に絶縁体２２４＿１を成膜する。絶縁体２２４＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。例えば、絶縁体２２４＿１として、酸化シリコン又は酸化窒化シリコンを用いることができる。また、絶縁体２２４＿１は、上述の水素原子が低減又は除去されたガスを用いた方法で成膜することが好ましい。これにより、絶縁体２２４＿１の水素濃度を低減することができる。絶縁体２２４＿１は、後の工程で酸化物２３０ａ＿１と接する領域を有するため、このように水素濃度が低減されていることが好適である。

【0167】

続いて、加熱処理を行うことが好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素又は不活性ガス雰囲気、又は酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。又は、窒素又は不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、又は１０％以上含む雰囲気で加熱処理を行ってもよい。

【0168】

例えば、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行うことができる。加熱処理によって、絶縁体２２４に含まれる水、水素等の不純物を除去することができる。

【0169】

また、加熱処理は、絶縁体２２２＿１の成膜後、且つ絶縁体２２４＿１の成膜前に行ってもよい。当該加熱処理は、上述した加熱処理条件を用いることができる。

【0170】

ここで、絶縁体２２４＿１に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。又は、基板側にＲＦ等の高周波を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４＿１内に導くことができる。又は、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４＿１に含まれる水、水素等の不純物を除去することができる。その場合、加熱処理は行わなくてもよい。

【0171】

ここで、絶縁体２２４＿１上に、例えばスパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウムを絶縁体２２４＿１に達するまで、ＣＭＰを行ってもよい。当該ＣＭＰを行うことで絶縁体２２４＿１表面の平坦化及び平滑化を行うことができる。当該酸化アルミニウムを絶縁体２２４＿１上に配置してＣＭＰを行うことで、ＣＭＰの終点検出が容易となる。また、ＣＭＰによって、絶縁体２２４＿１の一部が研磨されて、絶縁体２２４＿１の膜厚が薄くなることがあるが、絶縁体２２４＿１の成膜時に膜厚を調整すればよい。絶縁体２２４＿１表面の平坦化及び平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体２２４＿１上に、スパッタリング法によって酸化アルミニウムを成膜すると、絶縁体２２４＿１に酸素を添加することができるため好ましい。

【0172】

次に、絶縁体２２４＿１上に、酸化膜２３０Ａ＿１、及び酸化膜２３０Ｂ＿１を順に成膜する（図３Ｂ参照）。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ＿１、及び酸化膜２３０Ｂ＿１上に大気環境からの不純物又は水分が付着することを防ぐことができる。これにより、酸化膜２３０Ａ＿１と酸化膜２３０Ｂ＿１との界面近傍を清浄に保つことができる。

【0173】

酸化膜２３０Ａ＿１、及び酸化膜２３０Ｂ＿１の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。

【0174】

例えば、酸化膜２３０Ａ＿１、及び酸化膜２３０Ｂ＿１をスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、又は酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。

【0175】

特に、酸化膜２３０Ａ＿１の成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４＿１に供給される場合がある。したがって、酸化膜２３０Ａ＿１のスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。

【0176】

また、酸化膜２３０Ｂ＿１をスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。ただし、本発明の一態様はこれに限定されない。酸化膜２３０Ｂ＿１をスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。

【0177】

例えば、酸化膜２３０Ａ＿１は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］、２：２：１［原子数比］、あるいは１：３：４［原子数比］のターゲットを用いて、スパッタリング法により成膜する。また、酸化膜２３０Ｂは、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］、あるいは１：１：１［原子数比］のターゲットを用いてスパッタリング法により成膜する。なお、各酸化膜は、成膜条件、及び原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。

【0178】

次に、加熱処理を行ってもよい。加熱処理の条件として、上述した条件を用いることができる。加熱処理によって、酸化膜２３０Ａ＿１、及び酸化膜２３０Ｂ＿１に含まれる水、水素等の不純物の除去等ができる。例えば、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行うことができる。

【0179】

次に、酸化膜２３０Ｂ＿１上に導電膜２４２Ａａ＿１を成膜する（図３Ｂ参照）。導電膜２４２Ａａ＿１の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。

【0180】

次に、酸化膜２３０Ａ＿１、酸化膜２３０Ｂ＿１、及び導電膜２４２Ａａ＿１を島状に加工する。これにより、導電体２４２Ａ＿１、酸化物２３０ａ＿１、及び酸化物２３０ｂ＿１が形成される（図３Ｃ参照）。例えば、導電膜２４２Ａａ＿１をリソグラフィー法により加工して導電体２４２Ａ＿１を形成した後、導電体２４２Ａ＿１をハードマスクとして酸化膜２３０Ａ＿１、及び酸化膜２３０Ｂ＿１を加工する。ここで、酸化物２３０ａ＿１、酸化物２３０ｂ＿１、及び導電体２４２Ａ＿１は、少なくとも一部が導電体２０５＿１と重なるように形成する。また、酸化物２３０ａ＿１、酸化物２３０ｂ＿１、及び導電体２４２Ａ＿１は、少なくとも導電体２０５＿１と重ならない領域を有するように形成する。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。

【0181】

また、酸化物２３０ａ＿１、酸化物２３０ｂ＿１、及び導電体２４２Ａ＿１の側面は、絶縁体２２２＿１の上面に対し、概略垂直であることが好ましい。酸化物２３０ａ＿１、酸化物２３０ｂ＿１、及び導電体２４２Ａ＿１の側面が、絶縁体２２２＿１の上面に対し概略垂直であることで、複数のトランジスタ２００、及び容量素子１００を設ける際に小面積化、高密度化が可能となる。ただし、これに限られず、酸化物２３０ａ＿１、酸化物２３０ｂ＿１、及び導電体２４２Ａ＿１の側面と絶縁体２２２の上面のなす角が低い角度になる構成にしてもよい。

【0182】

なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去又は残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体又は絶縁体等を所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光等を用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去は、アッシング等のドライエッチング処理、ウェットエッチング処理、ドライエッチング処理後のウェットエッチング処理、又はウェットエッチング処理後のドライエッチング処理により行うことができる。

【0183】

ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。又は平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。又は平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。又は平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。又は高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置等を用いることができる。

【0184】

なお、導電膜２４２Ａａ＿１をリソグラフィー法により加工して導電体２４２Ａ＿１を形成した後、導電体２４２Ａ＿１をハードマスクとして酸化膜２３０Ａ＿１、及び酸化膜２３０Ｂ＿１を加工する場合、導電膜２４２Ａａ＿１を加工する際に形成したレジストマスクは、酸化膜２３０Ａ＿１、及び酸化膜２３０Ｂ＿１の加工前に除去してもよいし、加工後に除去してもよい。

【0185】

次に、リソグラフィー法等を用いて、酸化物２３０ａ＿１の一部、酸化物２３０ｂ＿１の一部、及び導電体２４２Ａ＿１の一部を加工し、絶縁体２２４に達する開口２３１＿１を形成する（図３Ｃ参照）。当該開口は、導電体２０５＿１と重ならないように形成することが好ましい。

【0186】

次に、開口２３１＿１の内壁に接するように、絶縁体２２４＿１上、及び導電体２４２Ａ＿１上に絶縁体２７２＿１を成膜する（図３Ｄ参照）。絶縁体２７２＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。例えば、絶縁体２７２＿１として、スパッタリング法によって酸化アルミニウムを成膜することができる。スパッタリング法によって酸化アルミニウムを成膜することで、絶縁体２２４＿１へ酸素を注入することができる。

【0187】

次に、絶縁体２７２＿１上に絶縁体２７３＿１を成膜する。絶縁体２７３＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法等を用いて行うことができる。例えば、絶縁体２７３＿１として、ＡＬＤ法によって酸化アルミニウムを成膜することができる（図３Ｄ参照）。

【0188】

次に、絶縁体２８０＿１を成膜する。絶縁体２８０＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。例えば、絶縁体２８０＿１として、スパッタリング法を用いて酸化シリコン膜を成膜し、その上にＰＥＡＬＤ法又はサーマルＡＬＤ法を用いて酸化シリコン膜を成膜すればよい。また、絶縁体２８０＿１は、上述の水素原子が低減又は除去されたガスを用いた方法で成膜することが好ましい。これにより、絶縁体２８０＿１の水素濃度を低減することができる。

【0189】

次に、絶縁体２８０＿１にＣＭＰ処理を行い、上面が平坦な絶縁体２８０＿１を形成する（図３Ｄ参照）。なお、絶縁体２８０＿１上に例えばスパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウムに対して、絶縁体２８０＿１に達するまでＣＭＰ処理を行ってもよい。

【0190】

次に、絶縁体２８０＿１の一部、絶縁体２７３＿１の一部、絶縁体２７２＿１の一部、及び導電体２４２Ａ＿１の一部を加工して、酸化物２３０ｂ＿１に達する開口２３２＿１を形成する（図３Ｅ参照）。開口２３２＿１は、導電体２０５と重なる領域を有するように形成することが好ましい。開口２３２＿１の形成によって、導電体２４２ａ＿１、及び導電体２４２ｂ＿１が形成される。

【0191】

絶縁体２８０＿１の一部、絶縁体２７３＿１の一部、絶縁体２７２＿１の一部、及び導電体２４２Ａ＿１の一部の加工は、ドライエッチング法、又はウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で行ってもよい。例えば、絶縁体２８０＿１の一部をドライエッチング法で加工し、絶縁体２７３＿１の一部をウェットエッチング法で加工し、絶縁体２７２＿１の一部をドライエッチング法で加工し、導電体２４２Ａ＿１の一部をドライエッチング法で加工してもよい。

【0192】

これまでのドライエッチング等の加工によって、エッチングガス等に起因した不純物が酸化物２３０ａ＿１、及び酸化物２３０ｂ＿１等の表面又は内部に付着又は拡散することがある。不純物としては、例えば、フッ素又は塩素等がある。

【0193】

上記の不純物等を除去するために、洗浄を行う。洗浄方法としては、洗浄液等用いたウェット洗浄、プラズマを用いたプラズマ処理、又は加熱処理による洗浄等があり、上記洗浄を適宜組み合わせて行ってもよい。

【0194】

ウェット洗浄としては、シュウ酸、リン酸、アンモニア水、又はフッ化水素酸等を炭酸水又は純水で希釈した水溶液を用いて洗浄処理を行ってもよい。又は、純水又は炭酸水を用いた超音波洗浄を行ってもよい。

【0195】

これまでのドライエッチング等の加工、又は上述の洗浄処理によって、酸化物２３０ｂ＿１の、導電体２４２ａ＿１及び導電体２４２ｂ＿１と重ならない領域の膜厚が、重なる領域の膜厚より薄くなることがある（図３Ｅ参照）。

【0196】

上記エッチング後、又は上記洗浄後に加熱処理を行ってもよい。加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、又は酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０ａ＿１、及び酸化物２３０ｂ＿１に酸素を供給して、酸素欠損Ｖ_Ｏの低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。又は、酸素雰囲気で加熱処理した後に、大気に露出せずに連続して窒素雰囲気で加熱処理を行ってもよい。

【0197】

次に、酸化物２３０ｃ＿１となる酸化膜を成膜する。当該酸化膜の成膜前に加熱処理を行ってもよい。当該加熱処理は、減圧下で行うことが好ましい。当該加熱処理の後に、酸化物２３０ｃ＿１となる酸化膜を、大気に暴露することなく連続して成膜することが好ましい。また、当該加熱処理は、酸素を含む雰囲気で行うことが好ましい。このような処理を行うことによって、酸化物２３０ｂ＿１の表面等に吸着している水分及び水素を除去し、さらに酸化物２３０ａ＿１中、及び酸化物２３０ｂ＿１中の水分濃度及び水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましく、さらに好ましくは１５０℃以上３５０℃以下である。

【0198】

酸化物２３０ｃ＿１となる酸化膜の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。当該酸化膜は、例えばＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲット、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］のターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３［原子数比］のターゲット、又はＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲット、酸化インジウムのターゲットを用いて、スパッタリング法により成膜することができる。酸化物２３０ｃ＿１となる酸化膜として、インジウムの比率の高いターゲットを用いることで、トランジスタ２００のオン電流、又は電界効果移動度等を高めることができる。

【0199】

なお、酸化物２３０ｃ＿１となる酸化膜は、積層構造としてもよい。例えば、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜して、連続してＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜してもよい。

【0200】

酸化物２３０ｃ＿１となる酸化膜の成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物２３０ａ＿１、及び酸化物２３０ｂ＿１に供給される場合がある。又は、酸化物２３０ｃ＿１となる酸化膜の成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２８０＿１に供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。

【0201】

次に、加熱処理を行ってもよい。当該加熱処理を行うことによって、酸化物２３０ｃ＿１となる酸化膜の表面等に吸着している水分及び水素を除去し、さらに酸化物２３０ａ＿１中、酸化物２３０ｂ＿１中、及び酸化物２３０ｃ＿１となる酸化膜中の水分濃度及び水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。

【0202】

次に、酸化物２３０ｃ＿１となる酸化膜上に、絶縁体２５０＿１となる絶縁膜を成膜する。当該絶縁膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて成膜することができる。また、絶縁体２５０＿１となる絶縁膜は、上述の水素原子が低減又は除去されたガスを用いた方法で成膜することが好ましい。これにより、絶縁体２５０＿１となる絶縁膜の水素濃度を低減することができる。なお、酸化物２３０ｃ＿１となる酸化膜の成膜後に加熱処理を減圧下で行い、大気に暴露することなく、連続して、絶縁体２５０＿１となる絶縁膜を成膜してもよい。

【0203】

次に、マイクロ波、又はＲＦ等の高周波を照射してもよい。照射されたマイクロ波、又はＲＦ等の高周波は、絶縁体２８０＿１、酸化物２３０ｂ＿１、及び酸化物２３０ａ＿１に浸透して、これらの中の水素を除去する。特に、酸化物２３０ａ＿１、及び酸化物２３０ｂ＿１においては、ＶｏＨの結合が切断される反応が起きて、別言すると「Ｖ_ＯＨ→Ｖｏ＋Ｈ」という反応が起きて、脱水素化されることになる。このとき発生した水素の一部は、酸素と結合してＨ_２Ｏとして、酸化物２３０ａ＿１、酸化物２３０ｂ＿１、及び絶縁体２８０＿１から除去される場合がある。また、水素の一部は、導電体２４２ａ＿１、及び導電体２４２ｂ＿１にゲッタリングされる場合がある。このように、マイクロ波、又はＲＦ等の高周波を照射することで、絶縁体２８０＿１中、酸化物２３０ｂ＿１中、及び酸化物２３０ａ＿１中の水素濃度を低減することができる。

【0204】

また、マイクロ波、又はＲＦ等の高周波によって酸素ガスをプラズマ化し、酸素ラジカルを形成してもよい。つまり、絶縁体２８０＿１、酸化物２３０ｂ＿１、及び酸化物２３０ａ＿１に対して、酸素を含む雰囲気でプラズマ処理を行ってもよい。以下では、このような処理を酸素プラズマ処理という場合がある。また、形成した酸素ラジカルによって、絶縁体２８０＿１中、酸化物２３０ｂ＿１中、及び酸化物２３０ａ＿１中に酸素を供給することができる。また、絶縁体２８０＿１、酸化物２３０ｂ＿１、及び酸化物２３０ａ＿１に対して、酸素を含む雰囲気でプラズマ処理を行う場合、酸化物２３０ｂ＿１中、及び酸化物２３０ａ＿１中にマイクロ波、又はＲＦ等の高周波が照射されにくい構成にしてもよい。

【0205】

なお、酸素プラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。また、マイクロ波処理装置は基板側にＲＦを印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく絶縁体２８０＿１中、酸化物２３０ｂ＿１中、及び酸化物２３０ａ＿１中に導くことができる。また、上記酸素プラズマ処理は、減圧下で行うことが好ましく、圧力を６０Ｐａ以上、好ましくは１３３Ｐａ以上、より好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、酸素流量比（Ｏ_２／Ｏ_２＋Ａｒ）が５０％以下、好ましくは１０％以上３０％以下で行うとよい。また、処理温度は、例えば４００℃程度とすればよい。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して熱処理を行ってもよい。

【0206】

次に、導電体２６０ａ＿１となる導電膜、及び導電体２６０ｂ＿１となる導電膜を成膜する。導電体２６０ａ＿１となる導電膜、導電体２６０ｂ＿１となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。例えば、ＡＬＤ法を用いて導電体２６０ａ＿１となる導電膜を成膜し、ＣＶＤ法を用いて導電体２６０ｂ＿１となる導電膜を成膜する。

【0207】

次に、ＣＭＰ処理によって、酸化物２３０ｃ＿１となる酸化膜、絶縁体２５０＿１となる絶縁膜、導電体２６０ａ＿１となる導電膜、及び導電体２６０ｂ＿１となる導電膜を、絶縁体２８０が露出するまで研磨することによって、開口２３２＿１の内側に酸化物２３０ｃ＿１、絶縁体２５０＿１及び導電体２６０＿１（導電体２６０ａ＿１、及び導電体２６０ｂ＿１）を形成する（図４Ａ参照）。

【0208】

その後、加熱処理を行ってもよい。例えば、窒素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２５０＿１中、及び絶縁体２８０＿１中の水分濃度、及び水素濃度を低減させることができる。

【0209】

次に、導電体２６０＿１上、酸化物２３０ｃ＿１上、絶縁体２５０＿１上、及び絶縁体２８０＿１上に、絶縁体２７４＿１を成膜する（図４Ｂ参照）。絶縁体２７４＿１となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。また、絶縁体２７４＿１は、上述の水素原子が低減又は除去されたガスを用いた方法で成膜することが好ましい。これにより、絶縁体２７４＿１の水素濃度を低減することができる。なお、導電体２６０＿１の形成後に加熱処理を行い、当該加熱処理後、大気に曝すことなく連続して絶縁体２７４＿１の成膜を行ってもよい。

【0210】

次に、開口２３１＿１と重なる領域を有するように、絶縁体２１４に達する開口２３３＿１を、絶縁体２７４＿１、絶縁体２８０＿１、絶縁体２７３＿１、絶縁体２７２＿１、絶縁体２２４＿１、絶縁体２２２＿１、及び絶縁体２１６＿１に形成する。また、導電体２４２ｂ＿１に達する開口２３４＿１を、絶縁体２７４＿１、絶縁体２８０＿１、絶縁体２７３＿１、及び絶縁体２７２＿１に形成する（図４Ｃ参照）。開口２３３＿１及び開口２３４＿１の形成は、リソグラフィー法等を用いて行えばよい。

【0211】

本発明の一態様の半導体装置では、絶縁体２８０＿１の成膜前に開口２３１＿１を形成し、絶縁体２８０＿１及び絶縁体２７４＿１の形成後に、開口２３１＿１と重なる領域を有するように開口２３３＿１を形成する。これにより、開口２３３＿１を形成する際に、酸化物２３０ａ＿１、酸化物２３０ｂ＿１、及び導電体２４２ａ＿１をエッチングする必要がなくなる。つまり、絶縁体２７４＿１の形成後、絶縁体のみのエッチングで開口２３３＿１を形成することができる。これにより、絶縁体２７４＿１の形成後、一のエッチング条件で開口２３１＿１を形成することができる。よって、本発明の一態様の半導体装置の作製工程を簡略化することができる。したがって、本発明の一態様の半導体装置の製造コストを低減し、歩止まりを向上させることができる。つまり、本発明の一態様の半導体装置の生産性を向上させることができる。

【0212】

次に、導電体２４４＿１及び導電体２４０＿１となる導電膜を成膜する。当該導電膜は、水、水素等不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。例えば、窒化タンタル、窒化チタン等と、タングステン、モリブデン、銅等、と、の積層とすることができる。導電体２４４＿１及び導電体２４０＿１となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法等を用いて行うことができる。

【0213】

次に、ＣＭＰ処理を行うことで、導電体２４４＿１及び導電体２４０＿１となる導電膜の一部を除去し、絶縁体２７４＿１の上面を露出する。その結果、開口のみに当該導電膜が残存する。これにより、開口２３３＿１の内側に導電体２４４＿１が形成され、開口２３４＿１の内側に導電体２４０＿１が形成される（図５Ａ参照）。なお、当該ＣＭＰ処理により、絶縁体２７４＿１の上面の一部が除去される場合がある。

【0214】

次に、導電体２４０＿１上、導電体２４４＿１上、及び絶縁体２７４＿１上に絶縁体２８２＿１を成膜する（図５Ｂ参照）。絶縁体２８２＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。

【0215】

次に、絶縁体２８２＿１上に絶縁体２１６＿２を成膜する（図５Ｃ参照）。絶縁体２１６＿２は、絶縁体２１６＿１と同様の方法で成膜することができる。

【0216】

次に、絶縁体２８２＿１に達する開口を、絶縁体２１６＿２に２個形成する。一方の開口は、導電体２０５＿１と重なる領域を有するように形成することができ、他方の開口は、導電体２４０＿１と重なる領域を有するように形成することができる。なお、上記一方の開口は、導電体２０５＿１と重なる領域を有していなくてもよい。これらの開口は、導電体２０５＿１が設けられる開口と同様の方法で形成することができる。

【0217】

ここで、絶縁体２８２＿１は、絶縁体２１６＿２をエッチングして開口を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、絶縁体２８２＿１として酸化アルミニウム膜、又は酸化ハフニウム膜を用いる場合、開口を形成する絶縁体２１６＿２には酸化シリコン膜、又は酸化窒化シリコン膜を用いるとよい。

【0218】

開口の形成後に、導電体２０４ａ＿１及び導電体２０５ａ＿２となる導電膜を成膜する。当該導電膜は、導電体２０５ａ＿１となる導電膜と同様の方法、及び材料で成膜することができる。

【0219】

開口の形成後に、導電体２０４ｂ＿１及び導電体２０５ｂ＿２となる導電膜を成膜する。当該導電膜は、導電体２０５ｂ＿１となる導電膜と同様の方法、及び材料で成膜することができる。

【0220】

次に、ＣＭＰ処理を行うことで、導電体２０４＿１及び導電体２０５＿２となる導電膜の除去し、絶縁体２１６＿２を露出する。その結果、開口部のみに上記導電膜が残存する。これにより、上面が平坦な導電体２０４＿１、及び導電体２０５＿２を形成することができる（図５Ｃ参照）。なお、当該ＣＭＰ処理により、絶縁体２１６＿２の一部が除去される場合がある。

【0221】

なお、上記においては、導電体２０４＿１及び導電体２０５＿２を、絶縁体２１６＿２の開口に埋め込むように形成するが、本発明の一態様はこれに限らない。例えば、絶縁体２８２＿１上に導電体２０４＿１及び導電体２０５＿２を形成し、導電体２０４＿１上、及び導電体２０５＿２上に絶縁体２１６＿２を成膜した後、絶縁体２１６＿２に対してＣＭＰ処理を行うことで、絶縁体２１６＿２の一部を除去し、導電体２０４＿１の表面、及び導電体２０５＿２の表面を露出させてもよい。

【0222】

以上のように、本発明の一態様の半導体装置の作製方法では、導電体２０４と導電体２０５を同一工程で形成することができる。これにより、本発明の一態様の半導体装置の作製工程を簡略化することができる。よって、本発明の一態様の半導体装置の製造コストを低減し、歩止まりを向上させることができる。つまり、本発明の一態様の半導体装置の生産性を向上させることができる。

【0223】

次に、導電体２０４＿１上、導電体２０５＿２上、及び絶縁体２１６＿２上に絶縁体２２２＿２を成膜する（図６Ａ参照）。絶縁体２２２＿２は、絶縁体２２２＿１と同様の方法、及び材料で成膜することができる。

【0224】

次に、絶縁体２２４＿２を絶縁体２２４＿１と同様の方法で形成し、酸化物２３０ａ＿２を酸化物２３０ａ＿１と同様の方法で形成し、酸化物２３０ｂ＿２を酸化物２３０ｂ＿１と同様の方法で形成する。また、開口２３１＿２を開口２３１＿１と同様の方法で形成し、絶縁体２７２＿２を絶縁体２７２＿１と同様の方法で形成し、絶縁体２７３＿２を絶縁体２７３＿１と同様の方法で形成し、絶縁体２８０＿２を絶縁体２８０＿１と同様の方法で形成する。さらに、導電体２４２ａ＿２を導電体２４２ａ＿１と同様の方法で形成し、導電体２４２ｂ＿２を導電体２４２ｂ＿１と同様の方法で形成し、酸化物２３０ｃ＿２を酸化物２３０ｃ＿１と同様の方法で形成し、絶縁体２５０＿２を絶縁体２５０＿１と同様の方法で形成し、導電体２６０＿２を導電体２６０＿１と同様の方法で形成し、絶縁体２７４＿２を絶縁体２７４＿１と同様の方法で形成する（図６Ａ参照）。

【0225】

次に、開口２３１＿２と重なる領域を有するように、導電体２４４＿１に達する開口２３３＿２を、絶縁体２７４＿２、絶縁体２８０＿２、絶縁体２７３＿２、絶縁体２７２＿２、絶縁体２２４＿２、絶縁体２２２＿２、絶縁体２１６＿２、及び絶縁体２８２＿２に形成する。また、導電体２４２ｂ＿２に達する開口２３４＿２を、絶縁体２７４＿２、絶縁体２８０＿２、絶縁体２７３＿２、及び絶縁体２７２＿２に形成する（図６Ｂ参照）。開口２３３＿２及び開口２３４＿２の形成は、リソグラフィー法等を用いて行えばよい。

【0226】

本発明の一態様の半導体装置では、絶縁体２８０＿２の成膜前に開口２３１＿２を形成し、絶縁体２８０＿２及び絶縁体２７４＿２の形成後に、開口２３１＿２と重なる領域を有するように開口２３３＿２を形成する。これにより、開口２３３＿２を形成する際に、酸化物２３０ａ＿２、酸化物２３０ｂ＿２、及び導電体２４２ａ＿２をエッチングする必要がなくなる。つまり、絶縁体２７４＿２の形成後、絶縁体のみのエッチングで開口２３３＿２を形成することができる。これにより、絶縁体２７４＿２の形成後、一のエッチング条件で開口２３３＿２を形成することができる。よって、本発明の一態様の半導体装置の作製工程を簡略化することができる。したがって、本発明の一態様の半導体装置の製造コストを低減し、歩止まりを向上させることができる。つまり、本発明の一態様の半導体装置の生産性を向上させることができる。

【0227】

次に、導電体２４４＿２及び導電体２４０＿２を導電体２４４＿１及び導電体２４０＿１と同様の方法で形成し、絶縁体２８２＿２を絶縁体２８２＿１と同様の方法で形成し、絶縁体２１６＿３を絶縁体２１６＿２と同様の方法で形成し、導電体２０４＿２を導電体２０４＿１と同様の方法で形成し、導電体２０５＿３を導電体２０５＿２と同様の方法で形成し、絶縁体２２２＿３を絶縁体２２２＿２と同様の方法で形成する（図７参照）。

【0228】

以上により、図１Ａ及び図１Ｂ、並びに図２Ａ及び図２Ｂに示す、トランジスタ２００、及び容量素子１００を有する半導体装置を作製することができる。

【0229】

＜半導体装置の構成例２＞
図８Ａは、トランジスタ２００、及び容量素子１００を有する半導体装置の構成例を示す上面図である。また、図８Ｂ、並びに図９Ａ及び図９Ｂは、当該半導体装置の構成例を示す断面図である。ここで、図８Ｂ、並びに図９Ａ及び図９Ｂは、当該半導体装置の構成例を示す断面図である。ここで、図８Ｂは、図８ＡにＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図、及び容量素子１００の、当該チャネル長方向と平行な方向の断面図である。また、図９Ａは、図８ＡにＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図である。また、図９Ｂは、図８ＡにＡ５－Ａ６の一点鎖線で示す部位の断面図であり、容量素子１００の、トランジスタ２００のチャネル幅方向と平行な方向の断面図である。

【0230】

図８Ａ及び図８Ｂ、並びに図９Ａ及び図９Ｂ等、本実施の形態に示す構成の半導体装置において、図１Ａ及び図１Ｂに示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本実施の形態に示すトランジスタ２００、及び容量素子１００の構成材料については＜半導体装置の構成例＞で詳細に説明した材料を用いることができる。

【0231】

図８Ａ及び図８Ｂ、並びに図９Ａ及び図９Ｂに示す構成の半導体装置は、図１Ａ及び図１Ｂ、並びに図２Ａ及び図２Ｂに示す構成の半導体装置の変形例であり、絶縁体２８２及び導電体２０４が導電体２４０の側面の一部を覆う構成である点が、図１Ａ及び図１Ｂ、並びに図２Ａ及び図２Ｂに示す構成の半導体装置と異なる。本発明の一態様の半導体装置を図８Ａ及び図８Ｂ、並びに図９Ａ及び図９Ｂに示す構成とすることで、容量素子１００の一方の電極としての機能を有する導電体２４０と、容量素子１００の他方の電極としての機能を有する導電体２０４が、容量素子１００の誘電体としての機能を有する絶縁体２８２を介して重なる面積を、上面視の面積よりも大きくすることができる。つまり、上面視における一方の電極と、他方の電極との重なる面積を増やさずに容量素子１００の容量を増やすことができるため、容量素子１００を微細化することができる。

【0232】

＜半導体装置の作製方法例２＞
次に、図８Ａ及び図８Ｂ、並びに図９Ａ及び図９Ｂに示す、トランジスタ２００、及び容量素子１００を有する半導体装置の作製方法の一例を、図面を用いて説明する。当該図面は、図８Ａに示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向に対応する。

【0233】

まず、図３Ａ乃至図３Ｅ、及び図４Ａに示す方法と同様の方法により、絶縁体２１４、導電体２０５＿１、絶縁体２１６＿１、絶縁体２２２＿１、絶縁体２２４＿１、酸化物２３０ａ＿１、酸化物２３０ｂ＿１、開口２３１＿１、絶縁体２７２＿１、絶縁体２７３＿１、絶縁体２８０＿１、酸化物２３０ｃ＿１、導電体２４２ａ＿１、導電体２４２ｂ＿１、絶縁体２５０＿１、及び導電体２６０＿１を形成する（図１０Ａ参照）。

【0234】

次に、図４Ｂに示す方法と同様の方法により、絶縁体２７４＿１を形成する。その後、絶縁体２７４＿１上に絶縁体２７５＿１を形成する（図１０Ｂ参照）。次に、開口２３１＿１と重なる領域を有するように、絶縁体２１４に達する開口を、絶縁体２７５＿１、絶縁体２７４＿１、絶縁体２８０＿１、絶縁体２７３＿１、絶縁体２７２＿１、絶縁体２２４＿１、絶縁体２２２＿１、及び絶縁体２１６＿１に形成する。また、導電体２４２ｂ＿１に達する開口を、絶縁体２７５＿１、絶縁体２７４＿１、絶縁体２８０＿１、絶縁体２７３＿１、及び絶縁体２７２＿１に形成する。これらの開口の形成は、リソグラフィー法等を用いて行えばよい。

【0235】

次に、導電体２４４＿１及び導電体２４０＿１となる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法等を用いて行うことができる。

【0236】

その後、ＣＭＰ処理を行うことで、導電体２４４＿１及び導電体２４０＿１となる導電膜の一部を除去し、絶縁体２７５＿１の上面を露出する。その結果、開口のみに当該導電膜が残存する。これにより、導電体２４４＿１及び導電体２４０＿１が形成される（図１０Ｃ参照）。なお、当該ＣＭＰ処理により、絶縁体２７５＿１の上面の一部が除去される場合がある。

【0237】

次に、絶縁体２７５＿１を例えばエッチング、例えばウェットエッチングにより除去する（図１１Ａ参照）。これにより、導電体２４４＿１の側面の一部、及び導電体２４０＿１の側面の一部が露出する。絶縁体２７５＿１の除去方法をウェットエッチングとすることにより、絶縁体２７５＿１と絶縁体２７４＿１のエッチング選択性を高め、絶縁体２７５＿１をエッチングする際に絶縁体２７４＿１がエッチングされることを抑制することができる。

【0238】

その後、図５Ｂ及び図５Ｃに示す方法と同様の方法により、絶縁体２８２＿１、並びに導電体２０４＿１及び導電体２０５＿２を形成する（図１１Ｂ参照）。

【0239】

次に、図１０Ａ乃至図１０Ｃに示す方法と同様の方法により、絶縁体２２２＿２、絶縁体２２４＿２、酸化物２３０ａ＿２、酸化物２３０ｂ＿２、導電体２４２ａ＿２、導電体２４２ｂ＿２、絶縁体２７２＿２、絶縁体２７３＿２、絶縁体２８０＿２、酸化物２３０ｃ＿２、絶縁体２５０＿２、導電体２６０＿２、絶縁体２７４＿２、絶縁体２７５＿２、導電体２４４＿２、及び導電体２４０＿２を形成する（図１２Ａ参照）。その後、図１１Ａ及び図１１Ｂに示す方法と同様の方法により、絶縁体２７５＿２を除去し、絶縁体２８２＿２、絶縁体２１６＿３、導電体２０４＿２、導電体２０５＿３、及び絶縁体２２２＿３を形成する（図１２Ｂ参照）。

【0240】

以上により、図８Ａ及び図８Ｂ、並びに図９Ａ及び図９Ｂに示す、トランジスタ２００、及び容量素子１００を有する半導体装置を作製することができる。

【0241】

＜半導体装置の構成例３＞
図１３Ａは、トランジスタ２００、及び容量素子１００を有する半導体装置の構成例を示す上面図である。また、図１３Ｂ、並びに図１４Ａ及び図１４Ｂは、当該半導体装置の構成例を示す断面図である。ここで、図１３Ｂは、図１３ＡにＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図、及び容量素子１００の、当該チャネル長方向と平行な方向の断面図である。また、図１４Ａは、図１３ＡにＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図である。また、図１４Ｂは、図１３ＡにＡ５－Ａ６の一点鎖線で示す部位の断面図であり、容量素子１００の、トランジスタ２００のチャネル幅方向と平行な方向の断面図である。

【0242】

図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す構成の半導体装置は、図１Ａ及び図１Ｂ、並びに図２Ａ及び図２Ｂに示す構成の半導体装置と同様に、基板（図示せず）上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００＿１と、トランジスタ２００＿１上の絶縁体２８０＿１と、絶縁体２８０＿１上の絶縁体２７４＿１と、を有する。また、トランジスタ２００＿１と重なる領域を有するように容量素子１００＿１、及びトランジスタ２００＿２が設けられる。さらに、トランジスタ２００＿２上の絶縁体２８０＿２と、絶縁体２８０＿２上の絶縁体２７４＿２と、を有する。また、トランジスタ２００＿２と重なる領域を有するように容量素子１００＿２が設けられる。

【0243】

図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す構成のトランジスタ２００＿１は、絶縁体２１４上の絶縁体２１６＿１と、絶縁体２１６＿１と接する領域を有する導電体２０７＿１と、絶縁体２１６＿１上、及び導電体２０７＿１上の絶縁体２２２＿１と、絶縁体２２２＿１上の絶縁体２２４＿１と、絶縁体２２４＿１上の酸化物２３０ａ＿１と、酸化物２３０ａ＿１上の酸化物２３０ｂ＿１と、酸化物２３０ｂ＿１上の導電体２４２ａ＿１、及び導電体２４２ｂ＿１と、絶縁体２２４＿１の上面、酸化物２３０ａ＿１の側面、酸化物２３０ｂ＿１の側面、並びに導電体２４２ａ＿１及び導電体２４２ｂ＿１の上面及び側面と接する領域を有する絶縁体２７２＿１と、絶縁体２７２＿１上の絶縁体２７３＿１と、酸化物２３０ｂ＿１上の酸化物２３０ｃ＿１と、酸化物２３０ｃ＿１上の絶縁体２５０＿１と、絶縁体２５０＿１上に位置し、酸化物２３０ｃ＿１と重なる領域を有する導電体２６０＿１（導電体２６０ａ＿１、及び導電体２６０ｂ＿１）と、を有する。ここで、図１Ａ及び図１Ｂ、並びに図２Ａ及び図２Ｂに示す構成のトランジスタ２００＿１と同様に、酸化物２３０ｃ＿１は、導電体２４２ａ＿１及び導電体２４２ｂ＿１の側面、絶縁体２７２＿１の側面、絶縁体２７３＿１の側面、並びに絶縁体２８０＿１の側面と接する領域を有する。また、導電体２６０ａ＿１は、導電体２６０ｂ＿１の底面及び側面を包むように配置される。さらに、酸化物２３０ｃ＿１の上面、絶縁体２５０＿１の上面、導電体２６０＿１の上面は、絶縁体２８０＿１の上面と略一致して配置される。

【0244】

容量素子１００＿１は、導電体２４７＿１と、導電体２４７＿１上、及び絶縁体２７４＿１上の絶縁体２８５＿１と、絶縁体２８５＿１上の導電体２０６＿１と、を有する。

【0245】

絶縁体２７４＿１、絶縁体２８０＿１、絶縁体２７３＿１、及び絶縁体２７２＿１には、導電体２４２ｂ＿１に達する開口が設けられ、当該開口には導電体２４７＿１、絶縁体２８５＿１、及び導電体２０６＿１が設けられる。また、絶縁体２７４＿１、絶縁体２８０＿１、絶縁体２７３＿１、絶縁体２７２＿１、導電体２４２ａ＿１、酸化物２３０ｂ＿１、酸化物２３０ａ＿１、絶縁体２２４＿１、絶縁体２２２＿１、及び絶縁体２１６＿１には、絶縁体２１４に達する開口が設けられ、当該開口には導電体２４８＿１が設けられる。ここで、導電体２４７＿１の上面の高さ、及び導電体２４８＿１の上面の高さと、絶縁体２７４＿１の上面の高さは同一とすることができる。

【0246】

図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す構成のトランジスタ２００＿２は、絶縁体２７４＿１上の絶縁体２１６＿２と、絶縁体２１６＿２と接する領域を有する導電体２０７＿２と、絶縁体２１６＿２上、導電体２０６＿１上、及び導電体２０７＿２上の絶縁体２２２＿２と、絶縁体２２２＿２上の絶縁体２２４＿２と、絶縁体２２４＿２上の酸化物２３０ａ＿２と、酸化物２３０ａ＿２上の酸化物２３０ｂ＿２と、酸化物２３０ｂ＿２上の導電体２４２ａ＿２、及び導電体２４２ｂ＿２と、絶縁体２２４＿２の上面、酸化物２３０ａ＿２の側面、酸化物２３０ｂ＿２の側面、並びに導電体２４２ａ＿２及び導電体２４２ｂ＿２の上面及び側面と接する領域を有する絶縁体２７２＿２と、絶縁体２７２＿２上の絶縁体２７３＿２と、酸化物２３０ｂ＿２上の酸化物２３０ｃ＿２と、酸化物２３０ｃ＿２上の絶縁体２５０＿２と、絶縁体２５０＿２上に位置し、酸化物２３０ｃ＿２と重なる領域を有する導電体２６０＿２（導電体２６０ａ＿２、及び導電体２６０ｂ＿２）と、を有する。ここで、図１Ａ及び図１Ｂ、並びに図２Ａ及び図２Ｂに示す構成のトランジスタ２００＿２と同様に、酸化物２３０ｃ＿２は、導電体２４２ａ＿２及び導電体２４２ｂ＿２の側面、絶縁体２７２＿２の側面、絶縁体２７３＿２の側面、並びに絶縁体２８０＿２の側面と接する領域を有する。また、導電体２６０ａ＿２は、導電体２６０ｂ＿２の底面及び側面を包むように配置される。さらに、酸化物２３０ｃ＿２の上面、絶縁体２５０＿２の上面、導電体２６０＿２の上面は、絶縁体２８０＿２の上面と略一致して配置される。

【0247】

容量素子１００＿２は、導電体２４７＿２と、導電体２４７＿２上、及び絶縁体２７４＿２上の絶縁体２８５＿２と、絶縁体２８５＿２上の導電体２０６＿２と、を有する。

【0248】

絶縁体２７４＿２、絶縁体２８０＿２、絶縁体２７３＿２、及び絶縁体２７２＿２には、導電体２４２ｂ＿２に達する開口が設けられ、当該開口には導電体２４７＿２、絶縁体２８５＿２、及び導電体２０６＿２が設けられる。また、絶縁体２７４＿２、絶縁体２８０＿２、絶縁体２７３＿２、絶縁体２７２＿２、導電体２４２ａ＿２、酸化物２３０ｂ＿２、酸化物２３０ａ＿２、絶縁体２２４＿２、絶縁体２２２＿２、及び絶縁体２１６＿２には、導電体２４８＿１に達する開口が設けられ、当該開口には導電体２４８＿２が設けられる。よって、トランジスタ２００＿１が有する導電体２４２ａ＿１と、トランジスタ２００＿２が有する導電体２４２ａ＿２と、は、導電体２４８＿１及び導電体２４８＿２を介して電気的に接続される。なお、導電体２４７＿２の上面の高さ、及び導電体２４８＿２の上面の高さと、絶縁体２７４＿２の上面の高さは同一とすることができる。

【0249】

絶縁体２８５は、絶縁体２８２と同様の材料を用いることができる。導電体２０７は、導電体２０５ｂと同様の材料を用いることができる。導電体２０６は、導電体２０４ｂと同様の材料を用いることができる。導電体２４７は、導電体２４０と同様の材料を用いることができる。導電体２４８は、導電体２４４と同様の材料を用いることができる。

【0250】

なお、図１３Ｂ、並びに図１４Ａ及び図１４Ｂでは、導電体２０７、導電体２０６、導電体２４７、及び導電体２４８を単層構成としているが、本発明の一態様はこれに限らない。例えば、導電体２０７、導電体２０６、導電体２４７、又は導電体２４８の一以上を２層積層構造としてもよいし、３層以上の積層構造としてもよい。

【0251】

ここで、導電体２４８はトランジスタ２００のソース又はドレインの一方と電気的に接続するプラグとしての機能を有し、導電体２４７はトランジスタ２００のソース又はドレインの他方と電気的に接続するプラグとしての機能を有する。よって、導電体２４７は、プラグとしての機能と、容量素子１００の一方の電極としての機能を兼ねることができる。

【0252】

図１３Ｂ、及び図１４Ａに示すように、トランジスタ２００＿１とトランジスタ２００＿２は積層して設けられる。また、図１３Ｂ、及び図１４Ｂに示すように、容量素子１００＿１と容量素子１００＿２は積層して設けられる。つまり、図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す構成の半導体装置は、図１Ａ及び図１Ｂ、並びに図２Ａ及び図２Ｂに示す構成の半導体装置と同様に、２つのトランジスタ２００が積層して設けられ、２つの容量素子１００が積層して設けられる。なお、３つ以上のトランジスタ２００、及び３つ以上の容量素子１００をそれぞれ積層して設けてもよい。この場合、図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示すように、絶縁体２７４＿２上の絶縁体２８５＿２上に導電体２０７＿３が設けられ、導電体２０６＿２の側面、及び導電体２０７＿２の側面と接する領域を有するように絶縁体２１６＿３が設けられ、導電体２０６＿２上、導電体２０７＿３上、及び絶縁体２１６＿３上に絶縁体２２２＿３が設けられる。

【0253】

容量素子１００が有する導電体２０６は、トランジスタ２００が有する導電体２０７と同じ層に形成される。例えば、導電体２０６＿１は導電体２０７＿２と同じ層に形成される。これにより、導電体２０６と導電体２０７を同一工程で形成することができるため、図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す構成の半導体装置の作製工程を、図１Ａ及び図１Ｂ、並びに図２Ａ及び図２Ｂに示す構成の半導体装置と同様に簡略化することができる。

【0254】

また、図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す構成の半導体装置は、前述のように、導電体２４７が、プラグとしての機能と、容量素子１００の一方の電極としての機能を兼ねる。このように、トランジスタ２００、及び容量素子１００の構成要素の一部を共通とする構成とすることで、図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す構成の半導体装置の作製工程を、図１Ａ及び図１Ｂ、並びに図２Ａ及び図２Ｂに示す構成の半導体装置と同様に簡略化することができる。

【0255】

さらに、図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す構成の半導体装置では、前述のように、絶縁体２７４、絶縁体２８０、絶縁体２７３、及び絶縁体２７２に設けられた開口の内側に、導電体２４７の他、絶縁体２８５及び導電体２０６が設けられる。よって、容量素子１００の一方の電極としての機能を有する導電体２４７と、容量素子１００の他方の電極としての機能を有する導電体２０６が、開口部の内側で、容量素子１００の誘電体としての機能を有する絶縁体２８５を介して重なる領域を有している。これにより、導電体２４７と導電体２０６が絶縁体２８５を介して重なる面積を、上面視の面積よりも大きくすることができる。つまり、上面視における一方の電極と、他方の電極との重なる面積を増やさずに容量素子１００の容量を増やすことができる。以上により、容量素子１００を微細化しつつ、容量素子１００の保持容量を大きくすることができる。

【0256】

＜半導体装置の作製方法例３＞
次に、図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す、トランジスタ２００、及び容量素子１００を有する半導体装置の作製方法の一例を、図面を用いて説明する。当該図面は、図１３Ａに示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向に対応する。

【0257】

まず、基板（図示しない）を準備し、当該基板上に絶縁体２１４を成膜する。次に、絶縁体２１４上に導電体２０７＿１を形成する。その後、絶縁体２１４上、及び導電体２０７＿１上に絶縁体２１６＿１を成膜する。次に、成膜した絶縁体２１６＿１に対してＣＭＰ処理を行うことで、絶縁体２１６＿１の一部を除去し、導電体２０７＿１の表面を露出させる。なお、導電体２０７＿１の表面を露出させず、絶縁体２１６＿１が導電体２０７＿１を覆う構成としてもよい。この場合、絶縁体２１６＿１は、トランジスタ２００＿１のゲート絶縁体としての機能を有することができる。

【0258】

次に、導電体２０７＿１上、及び絶縁体２１６＿１上に絶縁体２２２＿１を成膜する。その後、図３Ｂ乃至図３Ｅ、並びに図４Ａ及び図４Ｂに示す方法と同様の方法により、絶縁体２２４＿１、酸化物２３０ａ＿１、酸化物２３０ｂ＿１、導電体２４２ａ＿１、導電体２４２ｂ＿１、開口２３１＿１、絶縁体２７２＿１、絶縁体２７３＿１、絶縁体２８０＿１、酸化物２３０ｃ＿１、絶縁体２５０＿１、導電体２６０＿１、及び絶縁体２７４＿１を形成する（図１５Ａ参照）。

【0259】

次に、図４Ｃに示す方法と同様の方法により、開口２３３＿１、及び開口２３４＿１を形成する（図１５Ｂ参照）。その後、導電膜２４７Ａ＿１を、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法等により成膜する（図１５Ｃ参照）。

【0260】

次に、導電膜２４７Ａ＿１上に絶縁体２７６＿１を成膜する（図１６Ａ参照）。その後、ＣＭＰ処理を行うことで、絶縁体２７６＿１の一部、及び導電膜２４７Ａ＿１を除去する。これにより、開口２３３＿１の内側に導電体２４８＿１が形成され、開口２３４＿１の内側に導電体２４７＿１が形成される。また、絶縁体２７４＿１の表面が露出される。なお、開口２３３＿１の、導電体２４８＿１よりさらに内側には、絶縁体２７６＿１が残存する。また、開口２３４＿１の、導電体２４７＿１よりさらに内側には、絶縁体２７６＿１が残存する（図１６Ｂ参照）。

【0261】

次に、開口２３３＿１の内側、及び開口２３４＿１の内側に残存する絶縁体２７６＿１を、ドライエッチング法、又はウェットエッチング法等により除去する。これにより、導電体２４８＿１の表面、及び導電体２４７＿１の表面が露出される（図１６Ｃ参照）。

【0262】

次に、導電体２４７＿１上、導電体２４８＿１上、及び絶縁体２７４＿１上に絶縁体２８５＿１を成膜する。これにより、導電体２４７＿１、及び導電体２４８＿１が絶縁体２８５＿１に覆われる。その後、絶縁体２８５＿１上に導電膜２０６Ａ＿１を成膜する（図１７Ａ参照）。絶縁体２８５＿１の成膜、及び導電膜２０６Ａ＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法等を用いて行うことができる。

【0263】

次に、導電膜２０６Ａ＿１をリソグラフィー法等により加工して導電体２０６＿１、及び導電体２０７＿２を形成する（図１７Ｂ参照）。その後、導電体２０６＿１、及び導電体２０７＿２をハードマスクとして絶縁体２８５＿１を加工する。当該加工はドライエッチング法やウェットエッチング法を用いることができる。前述のように、ドライエッチング法による加工は微細加工に適している。

【0264】

絶縁体２８５＿１を加工することにより、導電体２４８＿１の表面を露出することができる（図１７Ｃ参照）。なお、導電体２０６＿１、及び導電体２０７＿２をハードマスクとして絶縁体２８５＿１を加工しなくてもよい。例えば、絶縁体２８５＿１の成膜後、成膜した絶縁体を加工し、その後に導電膜２０６Ａ＿１を成膜、加工して導電体２０６＿１、及び導電体２０７＿２を形成してもよい。当該方法で絶縁体２８５＿１を加工することにより、例えば導電体２０７＿２の底面が絶縁体２７４＿１と接する領域を有することができる。

【0265】

次に、導電体２０６＿１上、導電体２０７＿２上、導電体２４８＿１上、及び絶縁体２７４＿１上に絶縁体２１６＿２を成膜する。絶縁体２１６＿２は、絶縁体２１６＿１と同様の方法で成膜することができる。

【0266】

その後、絶縁体２１６＿２に対してＣＭＰ処理を行うことで、絶縁体２１６＿２の一部を除去し、導電体２０６＿１の表面、及び導電体２０７＿２の表面を露出させる（図１８Ａ参照）。なお、導電体２０６＿１の表面、及び導電体２０７＿２の表面を露出させず、絶縁体２１６＿２が導電体２０６＿１、及び導電体２０７＿２を覆う構成としてもよい。この場合、絶縁体２１６＿２は、トランジスタ２００＿２のゲート絶縁体としての機能を有することができる。

【0267】

以上のように、図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す構成の半導体装置を作製する際には、開口２３３の内側に絶縁体２７６を形成した後、絶縁体２７６を除去し、その後に開口２３３の内側に絶縁体２１６を形成する。よって、絶縁体２７６は、絶縁体２１６と同様の材料を用いて形成することが好ましい。

【0268】

図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す構成の半導体装置の作製方法では、導電体２０６と導電体２０７を同一工程で形成することができる。これにより、図１Ａ及び図１Ｂ、並びに図２Ａ及び図２Ｂに示す構成の半導体装置と同様に、図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す構成の半導体装置の作製工程を簡略化することができる。

【0269】

次に、図６Ａに示す方法と同様の方法により、絶縁体２２２＿２、絶縁体２２４＿２、酸化物２３０ａ＿２、酸化物２３０ｂ＿２、導電体２４２ａ＿２、導電体２４２ｂ＿２、開口２３１＿２、絶縁体２７２＿２、絶縁体２７３＿２、絶縁体２８０＿２、酸化物２３０ｃ＿２、絶縁体２５０＿２、導電体２６０＿２、及び絶縁体２７４＿２を形成する（図１８Ｂ参照）。

【0270】

次に、図４Ｃに示す方法と同様の方法により、開口２３４＿２を形成する。また、開口２３１＿２と重なる領域を有するように、導電体２４８＿１に達する開口２３３＿２を、絶縁体２７４＿２、絶縁体２８０＿２、絶縁体２７３＿２、絶縁体２７２＿２、絶縁体２２４＿２、絶縁体２２２＿２、及び絶縁体２１６＿２に形成する（図１９Ａ参照）。

【0271】

次に、導電体２４７＿２及び導電体２４８＿２を導電体２４７＿１及び導電体２４８＿１と同様の方法で形成し、絶縁体２８５＿２を絶縁体２８５＿１と同様の方法で形成し、導電体２０６＿２及び導電体２０７＿３を導電体２０６＿１及び導電体２０７＿２と同様の方法で形成し、絶縁体２１６＿３を絶縁体２１６＿２と同様の方法で形成し、絶縁体２２２＿３を絶縁体２２２＿２と同様の方法で形成する（図１９Ｂ参照）。

【0272】

以上により、図１３Ａ及び図１３Ｂ、並びに図１４Ａ及び図１４Ｂに示す、トランジスタ２００、及び容量素子１００を有する半導体装置を作製することができる。

【0273】

＜半導体装置の構成例４＞
以下では、本発明の一態様に係るトランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、及び容量素子１００ｂを有する半導体装置の一例について説明する。

【0274】

図２０は、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、及び容量素子１００ｂを有する半導体装置のチャネル長方向の断面図である。半導体装置は、図２０に示すように、Ｂ１－Ｂ２の一点鎖線を対称軸とした線対称の構成となっている。トランジスタ２００ａのソース電極又はドレイン電極の一方と、トランジスタ２００ｂのソース電極又はドレイン電極の一方は、導電体２４２ｃが兼ねる構成となっている。また、プラグとしての機能を有する導電体２４４も、トランジスタ２００ａとトランジスタ２００ｂとの間で兼ねる構成となっている。以上のように、半導体装置を図２０に示す構成とすることで、微細化、又は高集積化が可能な半導体装置を提供することができる。

【0275】

トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、及び容量素子１００ｂのそれぞれの構成及び効果については、図１Ａ、図１Ｂ、図２Ａ、図２Ｂ、図８Ａ、図８Ｂ、図９Ａ、図９Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ、及び図１４Ｂに示す半導体装置の構成例を参酌することができる。なお、図２０では、トランジスタ２００ａ及びトランジスタ２００ｂ、並びに容量素子１００ａ及び容量素子１００ｂを図１Ｂに示す構成としている。

【0276】

＜半導体装置の構成例５＞
図２１は、本発明の一態様の半導体装置の構成例を示す図である。図２１に示す構成では、２つの半導体装置が容量部を介して接続される。本明細書等では、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、及び容量素子１００ｂを有する半導体装置をセルと称する。トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ及び容量素子１００ｂの構成については、上述のトランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、及び容量素子１００ｂに係る記載を参酌することができる。

【0277】

図２１は、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、及び容量素子１００ｂを有するセル６０と、セル６０と同様の構成を有するセル６１が容量部を介して電気的に接続される構成を示す断面図である。

【0278】

図２１に示すように、セル６０が有するトランジスタ２００ｂのソース電極又はドレイン電極の一方としての機能を有する導電体２４２ｂは、セル６１が有するトランジスタのソース電極又はドレイン電極の一方を兼ねる構成となっている。また、セル６０が有する容量素子１００ｂの一方の電極としての機能を有する導電体２４０は、セル６１が有する容量素子の一方の電極を兼ねる構成となっている。さらに、セル６０が有する容量素子１００ｂの他方の電極としての機能を有する導電体２０４は、セル６１が有する容量素子の他方の電極を兼ねる構成となっている。

【0279】

また、図示しないが、セル６０が有するトランジスタ２００ａのソース電極又はドレイン電極の一方としての機能を有する導電体２４２ａが、セル６０の左側、つまり図２１においてＡ１方向に隣接する半導体装置が有するトランジスタのソース電極又はドレイン電極の一方を兼ねる構成となっている。さらに、図示しないが、セル６０が有する容量素子１００ａの一方の電極としての機能を有する導電体２４０は、セル６０の左側に隣接する半導体装置が有する容量素子の一方の電極を兼ねる構成となっている。また、図示しないが、セル６０が有する容量素子１００ａの他方の電極としての機能を有する導電体２０４は、セル６０の左側に隣接する半導体装置が有する容量素子の他方の電極を兼ねる構成となっている。

【0280】

また、セル６１の右側、つまり、図２１においてＡ２方向に隣接する半導体装置が有するセルについても同様の構成とすることができる。よって、セルを複数配列したセルアレイ６００を構成することができる。なお、図２１では、トランジスタ２００ａ＿１、トランジスタ２００ｂ＿１、容量素子１００ａ＿１、及び容量素子１００ｂ＿１を有するセルアレイ６００＿１と、トランジスタ２００ａ＿２、トランジスタ２００ｂ＿２、容量素子１００ａ＿２、及び容量素子１００ｂ＿２を有するセルアレイ６００＿２と、を示している。

【0281】

セルアレイ６００を図２１に示す構成とすることにより、隣り合うセルの間隔を小さくすることができるため、セルアレイ６００の投影面積を小さくすることができる。よって、本発明の一態様の半導体装置の微細化、又は高集積化を図ることができる。

【0282】

＜半導体装置の構成例６＞
図２２は、図２１に示すセルアレイ６００を有する半導体装置の構成例を示す断面図である。図２２に示す半導体装置は、基板３１１と、基板３１１上の絶縁体２１１と、絶縁体２１１上の絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、を有し、さらに絶縁体２１４上には、セルアレイ６００がｎ層積層されている３Ｄセルアレイが配置されている。つまり、絶縁体２１４上には、セルアレイ６００＿１乃至セルアレイ６００＿ｎが配置されている。また、積層されたセルアレイ６００は、プラグとしての機能を有する導電体２４４により互いに電気的に接続される。上記３Ｄセルアレイは、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２２２＿ｎ、絶縁体２８３、及び絶縁体２８４により封止される（便宜的に、以下では封止構造と呼ぶ）。絶縁体２８４の周囲には絶縁体２７４が設けられる。また、絶縁体２７４、絶縁体２８４、絶縁体２８３、及び絶縁体２１１には導電体４３０が設けられ、基板３１１と電気的に接続する。

【0283】

なお、絶縁体２１１、絶縁体２８３、及び絶縁体２８４は、水素に対するブロッキング性が高い機能を有する材料であると好適である。また、絶縁体２１４、絶縁体２２２、及び絶縁体２８７は、水素を捕獲、又は水素を固着する機能を有する材料であると好適である。

【0284】

例えば、上記水素に対するブロッキング性が高い機能を有する材料は、窒化シリコン、又は窒化酸化シリコン等が挙げられる。また、上記水素を捕獲、又は水素を固着する機能を有する材料は、酸化アルミニウム、酸化ハフニウム、並びにアルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等が挙げられる。

【0285】

なお、本明細書等において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）とする。又は、対応する物質を、捕獲、及び固着する（ゲッタリングともいう）機能とする。

【0286】

なお、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２２２、絶縁体２８３、及び絶縁体２８４に用いる材料の結晶構造については、特に限定は無いが、非晶質又は結晶性を有する構造とすればよい。例えば、水素を捕獲、又は水素を固着する機能を有する材料として、非晶質の酸化アルミニウム膜を用いると好適である。非晶質の酸化アルミニウムは、結晶性の高い酸化アルミニウムよりも、水素の捕獲、及び固着する量が大きい場合がある。

【0287】

上記の構造とすることで、セルアレイ６００に設けられたＯＳトランジスタが有する酸化物半導体の水素濃度を低減することができる。これにより、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。

【0288】

＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。

【0289】

［基板］
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板としては、例えば、シリコン、ゲルマニウム等の半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板等がある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子等がある。

【0290】

［絶縁体］
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。

【0291】

例えば、トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。

【0292】

また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、又はシリコン及びハフニウムを有する窒化物等がある。

【0293】

また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等がある。

【0294】

また、酸化物半導体を用いたトランジスタは、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。具体的には、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、又は酸化タンタル等の金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン又は窒化シリコン等の金属窒化物を用いることができる。

【0295】

また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコン又は酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。

【0296】

［導電体］
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタン等から選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。

【0297】

また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。

【0298】

なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。

【0299】

特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素及び酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素及び窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。又は、外方の絶縁体等から混入する水素を捕獲することができる場合がある。

【0300】

［金属酸化物］
酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、及び酸化物２３０ｃ）として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。

【0301】

金属酸化物は、少なくともインジウム又は亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム又は錫等が含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。

【0302】

ここでは、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、又は錫等とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム等がある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。

【0303】

なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

【0304】

ＯＳトランジスタに用いることができる金属酸化物であるＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及びＣＡＡＣ－ＯＳについて説明する。

【0305】

＜金属酸化物の構成＞
ＣＡＣ－ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（又はホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。

【0306】

また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。

【0307】

また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。

【0308】

また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。

【0309】

すなわち、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。

【0310】

［金属酸化物の構造］
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。

【0311】

また、酸化物半導体は、結晶構造に着目した場合、上記とは異なる分類となる場合がある。ここで、酸化物半導体における、結晶構造の分類について、図２３Ａを用いて説明する。図２３Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。

【0312】

図２３Ａに示すように、ＩＧＺＯは、大きく分けてＡｍｏｒｐｈｏｕｓ（無定形）と、Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）と、Ｃｒｙｓｔａｌ（結晶）と、に分類される。また、Ａｍｏｒｐｈｏｕｓの中には、ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓが含まれる。また、Ｃｒｙｓｔａｌｌｉｎｅの中には、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）が含まれる。なお、Ｃｒｙｓｔａｌｌｉｎｅの分類には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、ｐｏｌｙ ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓは除かれる。また、Ｃｒｙｓｔａｌの中には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、及びｐｏｌｙ ｃｒｙｓｔａｌが含まれる。

【0313】

なお、図２３Ａに示す太枠内の構造は、Ａｍｏｒｐｈｏｕｓ（無定形）と、Ｃｒｙｓｔａｌ（結晶）との間の中間状態であり、新しい境界領域（Ｎｅｗ ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅ）に属する構造である。当該構造は、Ａｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌとの間の境界領域にある。すなわち、当該構造は、エネルギー的に不安定なＡｍｏｒｐｈｏｕｓ（無定形）や、Ｃｒｙｓｔａｌ（結晶）とは全く異なる構造と言い換えることができる。

【0314】

なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）像を用いて評価することができる。ここで、石英ガラス、及びＣｒｙｓｔａｌｌｉｎｅに分類される結晶構造を有するＩＧＺＯ（結晶性ＩＧＺＯともいう。）のＸＲＤスペクトルを図２３Ｂ及び図２３Ｃに示す。また、図２３Ｂが石英ガラス、図２３Ｃが結晶性ＩＧＺＯのＸＲＤスペクトルである。なお、図２３Ｃに示す結晶性ＩＧＺＯの組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図２３Ｃに示す結晶性ＩＧＺＯの厚さは、５００ｎｍである。

【0315】

図２３Ｂの矢印に示すように、石英ガラスは、ＸＲＤスペクトルのピークの形状がほぼ左右対称である。一方で、図２３Ｃの矢印に示すように、結晶性ＩＧＺＯは、ＸＲＤスペクトルのピークの形状が左右非対称である。ＸＲＤスペクトルのピークの形状が左右非対称であることは、結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークの形状で左右対称でないと、Ａｍｏｒｐｈｏｕｓであるとは言えない。なお、図２３Ｃには、２θ＝３１°、またはその近傍に結晶相（ＩＧＺＯ ｃｒｙｓｔａｌ ｐｈａｓｅ）を明記してある。ＸＲＤスペクトルのピークにおいて、形状が左右非対称となる由来は当該結晶相（微結晶）に起因すると推定される。

【0316】

具体的には、図２３Ｃに示す、結晶性ＩＧＺＯのＸＲＤスペクトルにおいて、２θ＝３４°またはその近傍にピークを有する。また、微結晶は、２θ＝３１°またはその近傍にピークを有する。酸化物半導体膜をＸ線回折像を用いて評価する場合、図２３Ｃに示すように、２θ＝３４°またはその近傍のピークよりも低角度側のスペクトルの幅が広くなる。これは、酸化物半導体膜中に、２θ＝３１°またはその近傍にピークを有する微結晶が内在することを示唆している。

【0317】

また、膜の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。基板温度を室温として成膜したＩＧＺＯ膜の回折パターンを図２３Ｄに示す。なお、図２３Ｄに示すＩＧＺＯ膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］である酸化物ターゲットを用いて、スパッタリング法により成膜される。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われた。

【0318】

図２３Ｄに示すように、室温成膜したＩＧＺＯ膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温成膜したＩＧＺＯ膜は、結晶状態でもなく、非晶質状態でもない、中間状態であり、非晶質状態であると結論することはできないと推定される。

【0319】

ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。

【0320】

ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、及び七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。

【0321】

なお、明確な結晶粒界（グレインバウンダリー）が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、または電界効果移動度の低下を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。

【0322】

また、ＣＡＡＣ－ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。

【0323】

ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。

【0324】

ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。

【0325】

ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。

【0326】

酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。

【0327】

［酸化物半導体を有するトランジスタ］
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。

【0328】

上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。

【0329】

また、トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。

【0330】

また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。

【0331】

また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。

【0332】

従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。

【0333】

［不純物］
ここで、酸化物半導体中における各不純物の影響について説明する。

【0334】

酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、例えば絶縁体と、酸化物半導体との界面及び界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

【0335】

また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

【0336】

また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい。例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

【0337】

また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。

【0338】

不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

【0339】

［その他の半導体材料］
酸化物２３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物２３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコン等の単体元素の半導体、ヒ化ガリウム等の化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料等ともいう。）等を半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。

【0340】

ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合やイオン結合によって形成される層が、ファンデルワールス力のような、共有結合やイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。

【0341】

層状物質として、グラフェン、シリセン、カルコゲン化物等がある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイド等が挙げられる。

【0342】

酸化物２３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物２３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ_２）、セレン化モリブデン（代表的にはＭｏＳｅ_２）、モリブデンテルル（代表的にはＭｏＴｅ_２）、硫化タングステン（代表的にはＷＳ_２）、セレン化タングステン（代表的にはＷＳｅ_２）、タングステンテルル（代表的にはＷＴｅ_２）、硫化ハフニウム（代表的にはＨｆＳ_２）、セレン化ハフニウム（代表的にはＨｆＳｅ_２）、硫化ジルコニウム（代表的にはＺｒＳ_２）、セレン化ジルコニウム（代表的にはＺｒＳｅ_２）等が挙げられる。

【0343】

本実施の形態に示す構成、方法等は、他の実施の形態に示す構成、構造、方法等と適宜組み合わせて用いることができる。

【0344】

（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置を適用した記憶装置について説明する。

【0345】

図２４に示す記憶装置は、トランジスタ２００、容量素子１００、及びトランジスタ３００を有している。図２４は、トランジスタ２００、及びトランジスタ３００のチャネル長方向の断面図である。また、図２４には、容量素子１００の断面図も示している。

【0346】

トランジスタ２００は、実施の形態１に示すように、酸化物半導体を有する半導体にチャネルが形成されるトランジスタである。実施の形態１で示したように、トランジスタ２００はオフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。よって、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少なくすることができる。したがって、記憶装置の消費電力を十分に低減することができる。

【0347】

本発明の一態様の記憶装置は、図２４に示すようにトランジスタ３００、トランジスタ２００、及び容量素子１００を有する。トランジスタ２００、及び容量素子１００は、トランジスタ３００の上方に設けられる。なお、図２４では、トランジスタ２００、及び容量素子１００をそれぞれ２個ずつ設けているが、本発明の一態様はこれに限らない。例えば、トランジスタ２００、及び容量素子１００をそれぞれ３個以上ずつ設けてもよい。例えば、互いに異なる層に３個以上のトランジスタ２００を設け、互いに異なる層に３個以上の容量素子１００を設けてもよい。

【0348】

トランジスタ２００、及び容量素子１００の構成については、実施の形態１を参酌することができる。

【0349】

トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、半導体領域３１３、低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。ここで、半導体領域３１３、並びに低抵抗領域３１４ａ及び低抵抗領域３１４ｂは、基板３１１中に含むことができる。また、低抵抗領域３１４ａは、ソース領域又はドレイン領域の一方としての機能を有し、低抵抗領域３１４ｂは、ソース領域又はドレイン領域の他方としての機能を有する。

【0350】

トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。

【0351】

半導体領域３１３のチャネルが形成される領域及びその近傍の領域、並びに低抵抗領域３１４ａ及び低抵抗領域３１４ｂ等において、シリコン系半導体等の半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）等を有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。

【0352】

低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リン等のｎ型の導電性を付与する元素、又はホウ素等のｐ型の導電性を付与する元素を含む。

【0353】

ゲート電極として機能する導電体３１６は、ヒ素、リン等のｎ型の導電性を付与する元素、もしくはホウ素等のｐ型の導電性を付与する元素を含むシリコン等の半導体材料、金属材料、合金材料、又は金属酸化物材料等の導電性材料を用いることができる。

【0354】

なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタル等の材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウム等の金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。

【0355】

なお、図２４に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。

【0356】

トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。

【0357】

絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよい。

【0358】

絶縁体３２２は、その下方に設けられるトランジスタ３００等によって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるためにＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。

【0359】

また、絶縁体３２４には、基板３１１、又はトランジスタ３００等から、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。

【0360】

水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。

【0361】

水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）等を用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０^１５ａｔｏｍｓ／ｃｍ^２以下、好ましくは５×１０^１５ａｔｏｍｓ／ｃｍ^２以下であればよい。

【0362】

なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。

【0363】

また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６にはトランジスタ３００と電気的に接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０はプラグ、又は配線として機能する。また、プラグ又は配線として機能する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。

【0364】

各プラグ、及び配線（導電体３２８、及び導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料等の導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデン等の高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅等の低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。

【0365】

絶縁体３２６上、及び導電体３３０上に、配線層を設けてもよい。例えば、図２４において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、又は配線として機能する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。

【0366】

なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０に設けられる開口部に、水素に対するバリア性を有する導電体３５６が形成されることにより、トランジスタ３００とトランジスタ２００とを、バリア層により分離することができる。これにより、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。

【0367】

なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。

【0368】

上記において、導電体３５６を含む配線層について説明したが、本実施の形態に係る記憶装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。

【0369】

絶縁体３５４上には絶縁体２１０、絶縁体２１１、絶縁体２１２、及び絶縁体２１４が、順に積層して設けられている。絶縁体２１０、絶縁体２１１、絶縁体２１２、及び絶縁体２１４のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。

【0370】

絶縁体２１０には、例えば絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１１、及び絶縁体２１２として、酸化シリコン膜や酸化窒化シリコン膜等を用いることができる。

【0371】

絶縁体２１１、及び絶縁体２１２には、例えば、基板３１１、又はトランジスタ３００を設ける領域等から、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体２１１、及び絶縁体２１２には、絶縁体３２４と同様の材料を用いることができる。

【0372】

水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。

【0373】

また、水素に対するバリア性を有する膜として、例えば、絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタル等の金属酸化物を用いることが好ましい。

【0374】

特に、酸化アルミニウムは、酸素と、トランジスタの電気特性の変動要因となる水素、水分等の不純物と、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分等の不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、酸化アルミニウムは、トランジスタ２００に対する保護膜として用いることに適している。

【0375】

また、絶縁体２１０、絶縁体２１１、絶縁体２１２、及び絶縁体２１４には、導電体２１８が埋め込まれている。なお、導電体２１８はプラグ、又は配線としての機能を有する。導電体２１８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。

【0376】

導電体２１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。これにより、トランジスタ３００からトランジスタ２００への酸素、水素、及び水の拡散を抑制することができる。

【0377】

絶縁体２１４の上方には、トランジスタ２００、及び容量素子１００が設けられている。なお、トランジスタ２００、及び容量素子１００の構造は、実施の形態１等で説明したトランジスタ２００、及び容量素子１００を用いればよい。また、図２４に示すトランジスタ２００、及び容量素子１００の構成は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切な構成のトランジスタ等を用いればよい。

【0378】

絶縁体２８２、絶縁体２７４、絶縁体２８０、絶縁体２７３、絶縁体２７２、絶縁体２２４、絶縁体２２２、及び絶縁体２１６には開口が設けられ、当該開口には導電体２４１が設けられる。導電体２４１は、実施の形態１で説明した導電体２４０と同様の材料を用いて設けることができる。また、導電体２４１の上方には、導電体２０８が設けられる。図２４では、導電体３２８、導電体３３０、導電体３５６、導電体２１８、及び導電体２４１を介して、トランジスタ３００と導電体２０８が電気的に接続される構成を示している。

【0379】

以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。

【0380】

本実施の形態に示す構成、方法等は、他の実施の形態に示す構成、構造、方法等と適宜組み合わせて用いることができる。

【0381】

（実施の形態３）
本実施の形態では、ＯＳトランジスタが適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいため、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。

【0382】

一般に、コンピュータ等の半導体装置では、用途に応じて様々な記憶装置（メモリ）が用いられる。図２５に、各種の記憶装置を階層ごとに示す。上層に位置する記憶装置ほど速いアクセス速度が求められ、下層に位置する記憶装置ほど大きな記憶容量と高い記録密度が求められる。図２５では、最上層から順に、ＣＰＵ等の演算処理装置にレジスタとして混載されるメモリ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、３Ｄ ＮＡＮＤメモリを示している。

【0383】

ＣＰＵ等の演算処理装置にレジスタとして混載されるメモリは、演算結果の一時保存等に用いられるため、演算処理装置からのアクセス頻度が高い。よって、記憶容量よりも速い動作速度が求められる。また、レジスタは演算処理装置の設定情報等を保持する機能も有する。

【0384】

ＳＲＡＭは、例えばキャッシュに用いられる。キャッシュは、メインメモリに保持されている情報の一部を複製して保持する機能を有する。使用頻度が高いデータをキャッシュに複製しておくことで、データへのアクセス速度を高めることができる。

【0385】

ＤＲＡＭは、例えばメインメモリに用いられる。メインメモリは、ストレージから読み出されたプログラムやデータを保持する機能を有する。ＤＲＡＭの記録密度は、おおよそ０．１乃至０．３Ｇｂｉｔ／ｍｍ^２である。

【0386】

３Ｄ ＮＡＮＤメモリは、例えばストレージに用いられる。ストレージは、長期保存が必要なデータや、演算処理装置で使用する各種のプログラム等を保持する機能を有する。よって、ストレージには動作速度よりも大きな記憶容量と高い記録密度が求められる。ストレージに用いられる記憶装置の記録密度は、おおよそ０．６乃至６．０Ｇｂｉｔ／ｍｍ^２である。

【0387】

本発明の一態様の記憶装置は、動作速度が速く、長期間のデータ保持が可能である。本発明の一態様の記憶装置は、キャッシュが位置する階層とメインメモリが位置する階層の双方を含む境界領域９０１に位置する記憶装置として好適に用いることができる。また、本発明の一態様の記憶装置は、メインメモリが位置する階層とストレージが位置する階層の双方を含む境界領域９０２に位置する記憶装置として好適に用いることができる。

【0388】

＜記憶装置の構成例＞
図２６ＡにＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、及びメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、コントロールロジック回路１４６０を有する。

【0389】

列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、及び書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続される配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。

【0390】

記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダ及び列デコーダに入力され、ＷＤＡＴＡは書き込み回路に入力される。

【0391】

コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。

【0392】

メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数等によって決まる。また、メモリセルアレイ１４７０と、列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数等によって決まる。

【0393】

なお、図２６Ａにおいて、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図２６Ｂに示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。

【0394】

図２７Ａ乃至図２７Ｃに上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。

【0395】

＜ＤＯＳＲＡＭ＞
図２７Ａ乃至図２７Ｃに、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ場合がある。図２７Ａに示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（フロントゲートと呼ぶ場合がある）、及びバックゲートを有する。

【0396】

トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続される。容量素子ＣＡの第２端子は、配線ＣＡＬと接続される。

【0397】

配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。

【0398】

また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図２７Ｂに示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２７Ｃに示すメモリセル１４７３のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。

【0399】

上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。

【0400】

また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。

【0401】

本実施の形態に示す構成、方法等は、他の実施の形態に示す構成、構造、方法等と適宜組み合わせて用いることができる。

【0402】

（実施の形態４）
本実施の形態は、上記実施の形態に示す記憶装置等が組み込まれた電子部品及び電子機器の一例を示す。

【0403】

まず、記憶装置１０００が組み込まれた電子部品の例を、図２８Ａ及び図２８Ｂを用いて説明する。

【0404】

図２８Ａに電子部品７００と、電子部品７００が実装された基板（実装基板７０４）と、の斜視図を示す。図２８Ａに示す電子部品７００は、モールド７１１内に記憶装置１０００を有している。図２８Ａは、電子部品７００の内部を示すために、一部を省略している。電子部品７００は、モールド７１１の外側にランド７１２を有する。ランド７１２は電極パッド７１３と電気的に接続され、電極パッド７１３は、ワイヤ７１４によって記憶装置１０００と電気的に接続される。電子部品７００は、例えばプリント基板７０２に実装される。このような電子部品が複数組み合わされて、それぞれがプリント基板７０２上で電気的に接続されることで実装基板７０４が完成する。

【0405】

図２８Ｂに、電子部品７３０の斜視図を示す。電子部品７３０は、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）又はＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の一例である。電子部品７３０は、パッケージ基板７３２（プリント基板）上にインターポーザ７３１が設けられ、インターポーザ７３１上に半導体装置７３５、及び複数の記憶装置１０００が設けられている。

【0406】

電子部品７３０では、記憶装置１０００を広帯域メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）として用いる例を示している。また、半導体装置７３５として、ＣＰＵ、ＧＰＵ、ＦＰＧＡ等の集積回路（半導体装置）を用いることができる。

【0407】

パッケージ基板７３２は、セラミック基板、プラスチック基板、又はガラスエポキシ基板等を用いることができる。インターポーザ７３１は、シリコンインターポーザ、樹脂インターポーザ等を用いることができる。

【0408】

インターポーザ７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層又は多層で設けられる。また、インターポーザ７３１は、インターポーザ７３１上に設けられた集積回路をパッケージ基板７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」又は「中間基板」と呼ぶ場合がある。また、インターポーザ７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を用いることも出来る。

【0409】

インターポーザ７３１として、シリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができる。よって、樹脂インターポーザでは形成することが難しい微細配線を、シリコンインターポーザでは容易に形成することができる。

【0410】

ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。

【0411】

また、シリコンインターポーザを用いたＳｉＰやＭＣＭ等では、集積回路の膨張係数と、インターポーザの膨張係数と、の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路と、シリコンインターポーザと、の間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。

【0412】

また、電子部品７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品７３０では、記憶装置１０００と半導体装置７３５の高さを揃えることが好ましい。

【0413】

電子部品７３０を他の基板に実装するため、パッケージ基板７３２の底部に電極７３３を設けてもよい。図２８Ｂでは、電極７３３を半田ボールで形成する例を示している。パッケージ基板７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。また、電極７３３を導電性のピンで形成してもよい。パッケージ基板７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。

【0414】

電子部品７３０は、ＢＧＡ及びＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）、又はＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）等の実装方法を用いることができる。

【0415】

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

【0416】

（実施の形態５）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステム等）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。又は、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図２９Ａ乃至図２９Ｅにリムーバブル記憶装置の構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。

【0417】

図２９ＡはＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３及び基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５等に先の実施の形態に示す半導体装置を組み込むことができる。

【0418】

図２９ＢはＳＤカードの外観の模式図であり、図２９Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２及び基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４等に先の実施の形態に示す半導体装置を組み込むことができる。

【0419】

図２９ＤはＳＳＤの外観の模式図であり、図２９Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２及び基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４等に先の実施の形態に示す半導体装置を組み込むことができる。

【0420】

本実施の形態に示す構成、方法等は、他の実施の形態に示す構成、構造、方法等と適宜組み合わせて用いることができる。

【0421】

（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置に適用可能な電子機器の具体例について図３０Ａ乃至図３０Ｆを用いて説明する。

【0422】

より具体的には、本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵ等のプロセッサ、又はチップに用いることができる。図３０Ａ乃至図３０Ｆに、本発明の一態様に係るＣＰＵやＧＰＵ等のプロセッサ、又はチップを備えた電子機器の具体例を示す。

【0423】

本発明の一態様に係るＧＰＵ又はチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用等のモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機等の大型ゲーム機等の比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、等が挙げられる。また、本発明の一態様に係る集積回路又はチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。

【0424】

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

【0425】

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。

【0426】

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻等を表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。図３０Ａ乃至図３０Ｆに、電子機器の例を示す。

【0427】

＜携帯電話＞
図３０Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。

【0428】

情報端末５５００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５５１１に表示するアプリケーション、表示部５５１１に備えるタッチパネルに対してユーザが入力した文字、図形等を認識して、表示部５５１１に表示するアプリケーション、指紋や声紋等の生体認証を行うアプリケーション等が挙げられる。

【0429】

＜情報端末１＞
図３０Ｂには、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３と、を有する。

【0430】

デスクトップ型情報端末５３００は、先述した情報端末５５００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェア等が挙げられる。また、デスクトップ型情報端末５３００を用いることで、新規の人工知能の開発を行うことができる。

【0431】

なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図３０Ａ及び図３０Ｂに図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーション等が挙げられる。

【0432】

＜電化製品＞
図３０Ｃは、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。

【0433】

電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限等を基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能等を有することができる。

【0434】

本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、オーブンレンジ、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器等が挙げられる。

【0435】

＜ゲーム機＞
図３０Ｄは、ゲーム機の一例である携帯ゲーム機５２００を示している。携帯ゲーム機５２００は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。

【0436】

携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、低消費電力の携帯ゲーム機５２００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。

【0437】

更に、携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、人工知能を有する携帯ゲーム機５２００を実現することができる。

【0438】

本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象等の表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５２００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。

【0439】

また、携帯ゲーム機５２００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。

【0440】

図３０Ｄでは、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様のＧＰＵ又はチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵ又はチップを適用するゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設（ゲームセンター、遊園地等）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシン等が挙げられる。

【0441】

＜移動体＞
本発明の一態様のＧＰＵ又はチップは、移動体である自動車、及び自動車の運転席周辺に適用することができる。

【0442】

図３０Ｅ１は移動体の一例である自動車５７００を示し、図３０Ｅ２は、自動車の室内におけるフロントガラス周辺を示す図である。図３０Ｅ２では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。

【0443】

表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、空調の設定等を表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウト等は、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。

【0444】

表示パネル５７０４には、自動車５７００に設けられた撮像装置（図示しない）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。

【0445】

本発明の一態様のＧＰＵ又はチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車５７００の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測等を行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測等の情報を表示する構成としてもよい。

【0446】

なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）等も挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。

【0447】

＜放送システム＞
本発明の一態様のＧＰＵ又はチップは、放送システムに適用することができる。

【0448】

図３０Ｆは、放送システムにおけるデータ伝送を模式的に示している。具体的には、図３０Ｆは、放送局５６８０から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）５６００に届くまでの経路を示している。ＴＶ５６００は、受信装置を備え（図示しない）、アンテナ５６５０で受信された放送信号は、当該受信装置を介して、ＴＶ５６００に送信される。

【0449】

図３０Ｆでは、アンテナ５６５０は、ＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）アンテナを図示しているが、アンテナ５６５０としては、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナ等も適用できる。

【0450】

電波５６７５Ａ、電波５６７５Ｂは地上波放送用の放送信号であり、電波塔５６７０は受信した電波５６７５Ａを増幅して、電波５６７５Ｂの送信を行う。各家庭では、アンテナ５６５０で電波５６７５Ｂを受信することで、ＴＶ５６００で地上波ＴＶ放送を視聴することができる。なお、放送システムは、図３０Ｆに示す地上波放送に限定せず、人工衛星を用いた衛星放送、光回線によるデータ放送等としてもよい。

【0451】

上述した放送システムは、本発明の一態様のチップを適用して、人工知能を利用した放送システムとしてもよい。放送局５６８０から各家庭のＴＶ５６００に放送データを送信するとき、エンコーダによって放送データの圧縮が行われ、アンテナ５６５０が当該放送データを受信したとき、ＴＶ５６００に含まれる受信装置のデコーダによって当該放送データの復元が行われる。人工知能を利用することによって、例えば、エンコーダの圧縮方法の一である動き補償予測において、表示画像に含まれる表示パターンの認識を行うことができる。また、人工知能を利用したフレーム内予測等を行うこともできる。また、例えば、解像度の低い放送データを受信して、解像度の高いＴＶ５６００で当該放送データの表示を行うとき、デコーダによる放送データの復元において、アップコンバート等の画像の補間処理を行うことができる。

【0452】

上述した人工知能を利用した放送システムは、放送データの量が増大する超高精細度テレビジョン（ＵＨＤＴＶ：４Ｋ、８Ｋ）放送に対して好適である。

【0453】

また、ＴＶ５６００側における人工知能の応用として、例えば、ＴＶ５６００に人工知能を有する録画装置を設けてもよい。このような構成にすることによって、当該録画装置にユーザの好みを人工知能に学習させることで、ユーザの好みにあった番組を自動的に録画することができる。

【0454】

本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果等は、他の電子機器の記載と適宜組み合わせることができる。

【0455】

本実施の形態に示す構成、方法等は、他の実施の形態に示す構成、構造、方法等と適宜組み合わせて用いることができる。

【符号の説明】

【0456】

６０：セル、６１：セル、１００：容量素子、１００＿１：容量素子、１００＿２：容量素子、１００ａ：容量素子、１００ａ＿１：容量素子、１００ａ＿２：容量素子、１００ｂ：容量素子、１００ｂ＿１：容量素子、１００ｂ＿２：容量素子、２００：トランジスタ、２００＿１：トランジスタ、２００＿２：トランジスタ、２００ａ：トランジスタ、２００ａ＿１：トランジスタ、２００ａ＿２：トランジスタ、２００ｂ：トランジスタ、２００ｂ＿１：トランジスタ、２００ｂ＿２：トランジスタ、２０４：導電体、２０４＿１：導電体、２０４＿２：導電体、２０４ａ：導電体、２０４ａ＿１：導電体、２０４ａ＿２：導電体、２０４ｂ：導電体、２０４ｂ＿１：導電体、２０４ｂ＿２：導電体、２０５：導電体、２０５＿１：導電体、２０５＿２：導電体、２０５＿３：導電体、２０５ａ：導電体、２０５ａ＿１：導電体、２０５ａ＿２：導電体、２０５ａ＿３：導電体、２０５ｂ：導電体、２０５ｂ＿１：導電体、２０５ｂ＿２：導電体、２０５ｂ＿３：導電体、２０６：導電体、２０６＿１：導電体、２０６＿２：導電体、２０６Ａ＿１：導電膜、２０７：導電体、２０７＿１：導電体、２０７＿２：導電体、２０７＿３：導電体、２０８：導電体、２１０：絶縁体、２１１：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１６＿１：絶縁体、２１６＿２：絶縁体、２１６＿３：絶縁体、２１８：導電体、２２２：絶縁体、２２２＿ｎ：絶縁体、２２２＿１：絶縁体、２２２＿２：絶縁体、２２２＿３：絶縁体、２２４：絶縁体、２２４＿１：絶縁体、２２４＿２：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０ａ＿１：酸化物、２３０ａ＿２：酸化物、２３０Ａ＿１：酸化膜、２３０ｂ：酸化物、２３０ｂ＿１：酸化物、２３０ｂ＿２：酸化物、２３０Ｂ：酸化膜、２３０Ｂ＿１：酸化膜、２３０ｃ：酸化物、２３０ｃ＿１：酸化物、２３０ｃ＿２：酸化物、２３１＿１：開口、２３１＿２：開口、２３２＿１：開口、２３３：開口、２３３＿１：開口、２３３＿２：開口、２３４＿１：開口、２３４＿２：開口、２４０：導電体、２４０＿１：導電体、２４０＿２：導電体、２４１：導電体、２４２：導電体、２４２ａ：導電体、２４２ａ＿１：導電体、２４２ａ＿２：導電体、２４２Ａ＿１：導電体、２４２Ａａ＿１：導電膜、２４２ｂ：導電体、２４２ｂ＿１：導電体、２４２ｂ＿２：導電体、２４２ｃ：導電体、２４４：導電体、２４４＿１：導電体、２４４＿２：導電体、２４７：導電体、２４７＿１：導電体、２４７＿２：導電体、２４７Ａ＿１：導電膜、２４８：導電体、２４８＿１：導電体、２４８＿２：導電体、２５０：絶縁体、２５０＿１：絶縁体、２５０＿２：絶縁体、２６０：導電体、２６０＿１：導電体、２６０＿２：導電体、２６０ａ：導電体、２６０ａ＿１：導電体、２６０ａ＿２：導電体、２６０ｂ：導電体、２６０ｂ＿１：導電体、２６０ｂ＿２：導電体、２７２：絶縁体、２７２＿１：絶縁体、２７２＿２：絶縁体、２７３：絶縁体、２７３＿１：絶縁体、２７３＿２：絶縁体、２７４：絶縁体、２７４＿１：絶縁体、２７４＿２：絶縁体、２７５＿１：絶縁体、２７５＿２：絶縁体、２７６：絶縁体、２７６＿１：絶縁体、２８０：絶縁体、２８０＿１：絶縁体、２８０＿２：絶縁体、２８２：絶縁体、２８２＿１：絶縁体、２８２＿２：絶縁体、２８３：絶縁体、２８４：絶縁体、２８５：絶縁体、２８５＿１：絶縁体、２８５＿２：絶縁体、２８７：絶縁体、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、４３０：導電体、６００：セルアレイ、６００＿１：セルアレイ、６００＿２：セルアレイ、６００＿ｎ：セルアレイ、７００：電子部品、７０２：プリント基板、７０４：実装基板、７１１：モールド、７１２：ランド、７１３：電極パッド、７１４：ワイヤ、７３０：電子部品、７３１：インターポーザ、７３２：パッケージ基板、７３３：電極、７３５：半導体装置、９０１：境界領域、９０２：境界領域、１０００：記憶装置、１１００：ＵＳＢメモリ、１１０１：筐体、１１０２：キャップ、１１０３：ＵＳＢコネクタ、１１０４：基板、１１０５：メモリチップ、１１０６：コントローラチップ、１１１０：ＳＤカード、１１１１：筐体、１１１２：コネクタ、１１１３：基板、１１１４：メモリチップ、１１１５：コントローラチップ、１１５０：ＳＳＤ、１１５１：筐体、１１５２：コネクタ、１１５３：基板、１１５４：メモリチップ、１１５５：メモリチップ、１１５６：コントローラチップ、１４００：記憶装置、１４１１：周辺回路、１４２０：行回路、１４３０：列回路、１４４０：出力回路、１４６０：コントロールロジック回路、１４７０：メモリセルアレイ、１４７１：メモリセル、１４７２：メモリセル、１４７３：メモリセル、５２００：携帯ゲーム機、５２０１：筐体、５２０２：表示部、５２０３：ボタン、５３００：デスクトップ型情報端末、５３０１：本体、５３０２：ディスプレイ、５３０３：キーボード、５５００：情報端末、５５１０：筐体、５５１１：表示部、５６００：ＴＶ、５６５０：アンテナ、５６７０：電波塔、５６７５Ａ：電波、５６７５Ｂ：電波、５６８０：放送局、５７００：自動車、５７０１：表示パネル、５７０２：表示パネル、５７０３：表示パネル、５７０４：表示パネル、５８００：電気冷凍冷蔵庫、５８０１：筐体、５８０２：冷蔵室用扉、５８０３：冷凍室用扉

【図1A】

【図1B】

【図2A】

【図2B】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図4A】

【図4B】

【図4C】

【図5A】

【図5B】

【図5C】

【図6A】

【図6B】

【図7】

【図8A】

【図8B】

【図9A】

【図9B】

【図10A】

【図10B】

【図10C】

【図11A】

【図11B】

【図12A】

【図12B】

【図13A】

【図13B】

【図14A】

【図14B】

【図15A】

【図15B】

【図15C】

【図16A】

【図16B】

【図16C】

【図17A】

【図17B】

【図17C】

【図18A】

【図18B】

【図19A】

【図19B】

【図20】

【図21】

【図22】

【図23A】

【図23B】

【図23C】

【図23D】

【図24】

【図25】

【図26A】

【図26B】

【図27A】

【図27B】

【図27C】

【図28A】

【図28B】

【図29A】

【図29B】

【図29C】

【図29D】

【図29E】

【図30A】

【図30B】

【図30C】

【図30D】

【図30E1】

【図30E2】

【図30F】