知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-04-22
(45)【発行日】2024-05-01
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20240423BHJP
【ＦＩ】
H02M3/28 H
【請求項の数】
2
(21)【出願番号】P 2020044755
(22)【出願日】2020-03-13
(65)【公開番号】P2021145540
(43)【公開日】2021-09-24
【審査請求日】2023-01-11
(73)【特許権者】
【識別番号】000002945
【氏名又は名称】オムロン株式会社
(74)【代理人】
【識別番号】110002860
【氏名又は名称】弁理士法人秀和特許事務所
(72)【発明者】
【氏名】橋本 拓郎
(72)【発明者】
【氏名】田内 宏憲
(72)【発明者】
【氏名】鎌谷 祐貴
【審査官】柳下 勝幸
(56)【参考文献】
【文献】特開２０１０－１６１９１７（ＪＰ，Ａ）
【文献】特開２００２－３３５６７４（ＪＰ，Ａ）
【文献】特開２０１７－１４７８２４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／２８
(57)【特許請求の範囲】
【請求項1】
入力された電圧を平滑化するコンデンサと、第１スイッチング部と、
第２スイッチング部と、
リアクトルと、
絶縁トランスと、
第２コンデンサと、
前記第１スイッチング部及び前記第２スイッチング部のスイッチングを制御する制御部と、
を備え、
前記制御部が、前記リアクトル及び前記絶縁トランスによって、直流電力を交流電力に変換し、前記第２コンデンサによって、該交流電力を直流電力に変換する電力変換装置において、
前記制御部は、
前記第１スイッチング部のスイッチングを制御する第１スイッチング制御信号のうちの少なくともいずれかを基準信号とし、
前記基準信号の位相をシフトさせる位相シフト量を演算する位相シフト量演算部と、
前記位相シフト量だけ前記基準信号の位相をシフトさせた信号を少なくとも一つの入力とする論理演算を行い、前記第２スイッチング部のスイッチングを制御する第２スイッチング制御信号を出力する論理演算部と、
を有することを特徴とする電力変換装置。
【請求項2】
前記制御部は、前記リアクトルを流れる電流が連続か不連続かを判定する連続判定部を有することを特徴とする請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力変換装置に関する。
【背景技術】
【0002】
従来、電力変換装置である双方向のＤＣ／ＤＣコンバータにおいて、特許文献１から４に記載されているように、スイッチング素子とボディダイオードの通流を活用して回路動作を実現していた。しかし、トランスの小型化を目的とした高周波での駆動にスイッチング素子にＧａＮを用いると、ボディダイオードの特性により導通す損失が大きくなる。高効率化を図るために、外付けのショットキーバリアダイオードをスイッチング素子に並列に設けることもできるが、コストが増加するとともに、回路面積も大きくなるという問題があった。
【0003】
このように、外付けのショットキーバリアダイオードを設けることなく、高効率化を図るために、同期整流を行うことが考えられる。しかし、同期整流の実現のために、瞬時電流計測を高速かつ高精度で行う必要があり、また、連続モードと不連即モードの判定に高性能なＣＰＵが必要となり、同様にコストが増加するという課題があった。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１７－２０４９９８号公報
【文献】特開２０１７－２０４９９９号公報
【文献】特開２０１７－２０５０００号公報
【文献】特開２０１７－２０５００１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、上記のような問題に鑑みてなされたものであり、コストを抑制し、回路面積を増大させることなく、同期整流を実現できる高効率の電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記の課題を解決するための本発明は、
入力された電圧を平滑化するコンデンサと、
第１スイッチング部と、
第２スイッチング部と、
リアクトルと、
絶縁トランスと、
第２コンデンサと、
前記第１スイッチング部及び前記第２スイッチング部のスイッチングを制御する制御部と、
を備え、
前記制御部が、前記リアクトル及び前記絶縁トランスによって、直流電力を交流電力に変換し、前記第２コンデンサによって、該交流電力を直流電力に変換する電力変換装置において、
前記制御部は、
前記第１スイッチング部のスイッチングを制御する第１スイッチング制御信号のうちの少なくともいずれかを基準信号とし、
前記基準信号の位相をシフトさせる位相シフト量を演算する位相シフト量演算部と、
前記位相シフト量だけ前記基準信号の位相をシフトさせた信号を少なくとも一つの入力とする論理演算を行い、前記第２スイッチング部のスイッチングを制御する第２スイッチング制御信号を出力する論理演算部と、
を有することを特徴とする。
入力された電圧を平滑化するコンデンサと、
第１スイッチング部と、
第２スイッチング部と、
リアクトルと、
絶縁トランスと、
第２コンデンサと、
前記第１スイッチング部及び前記第２スイッチング部のスイッチングを制御する制御部と、
を備え、
前記制御部が、前記リアクトル及び前記絶縁トランスによって、直流電力を交流電力に変換し、前記第２コンデンサによって、該交流電力を直流電力に変換する電力変換装置において、
前記制御部は、
前記第１スイッチング部のスイッチングを制御する第１スイッチング制御信号のうちの少なくともいずれかを基準信号とし、
前記基準信号の位相をシフトさせる位相シフト量を演算する位相シフト量演算部と、
前記位相シフト量だけ前記基準信号の位相をシフトさせた信号を少なくとも一つの入力とする論理演算を行い、前記第２スイッチング部のスイッチングを制御する第２スイッチング制御信号を出力する論理演算部と、
を有することを特徴とする。
【0007】
本発明によれば、第１スイッチング部のスイッチングを制御する第１スイッチング制御信号のうちの少なくともいずれかを基準信号とし、第２スイッチング部のスイッチングの所望の制御に応じて、位相シフト量を演算し、さらに、論理演算を行うことにより、第２スイッチング部のスイッチングを制御する第２スイッチング制御信号を生成することができる。位相シフト量演算部は、マイコン等の公知の制御部の機能を活用して行うことができ、論理演算は、論理素子を含む回路のように簡単なハードウェアによっても実現することができる。従って、第１スイッチング制御信号に含まれる基準信号から、同期演算に必要な位相シフト量を演算し、論理演算により、第２スイッチング制御信号を生成すれば、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することができる。
【0008】
双方向の電力変換装置であれば、入出力の方向により、本発明における入力と、第１スイッチング部と第２スイッチング部は相互に入れ替わる。
また、本発明の電力変換装置は、例えば、双方向ＤＣ／ＤＣコンバータが含まれるが、これらに限定されない。
また、本発明の電力変換装置は、例えば、双方向ＤＣ／ＤＣコンバータが含まれるが、これらに限定されない。
【0009】
また、本発明においては、
前記制御部は、
前記リアクトルを流れる電流が連続か不連続かを判定する連続判定部を有するようにしてもよい。
前記制御部は、
前記リアクトルを流れる電流が連続か不連続かを判定する連続判定部を有するようにしてもよい。
【0010】
これによれば、連続判定部により、リアクトルを流れる電流が連続か不連続かの判定結果を取得できるので、不連続が生じる場合に応じた、第２スイッチング制御信号を生成することができる。
【発明の効果】
【0011】
本発明によれば、コストを抑制し、回路面積を増大させることなく、同期整流を実現できる高効率の電力変換装置を提供することが可能となる。
【図面の簡単な説明】
【0012】
【図1】本発明の実施例１に係るおける電力変換装置の概略構成図である。
【図2】本発明の実施例１に係る電力変換装置の制御ユニットのブロック図である。
【図3】本発明の実施例１に係るＤＣ／ＤＣコンバータの降圧モードの制御信号のタイミングチャートである。
【図4】本発明の実施例１に係る論理演算回路の例を示す図である。
【図5】本発明の実施例１に係るＤＣ／ＤＣコンバータの降圧モードでの電流経路を示す図である。
【図6】本発明の実施例１に係るＤＣ／ＤＣコンバータの降圧モードでの電流経路を示す図である。
【図7】本発明の実施例１に係るＤＣ／ＤＣコンバータの降圧モードでの電流経路を示す図である。
【図8】本発明の実施例１に係るＤＣ／ＤＣコンバータの降圧モードでの電流経路を示す図である。
【図9】本発明の実施例１に係るＤＣ／ＤＣコンバータの降圧モードでの電流経路を示す図である。
【図10】本発明の実施例１に係るＤＣ／ＤＣコンバータの降圧モードでの電流経路を示す図である。
【図11】本発明の実施例１に係るＤＣ／ＤＣコンバータの他の降圧モードの制御信号のタイミングチャートである。
【図12】本発明の実施例１に係るＤＣ／ＤＣコンバータの昇圧モードの制御信号のタイミングチャートである。
【図13】本発明の実施例１に係る他の論理演算回路の例を示す図である。
【図14】本発明の実施例１に係るＤＣ／ＤＣコンバータの昇圧モードでの電流経路を示す図である。
【図15】本発明の実施例１に係るＤＣ／ＤＣコンバータの昇圧モードでの電流経路を示す図である。
【図16】本発明の実施例１に係るＤＣ／ＤＣコンバータの昇圧モードでの電流経路を示す図である。
【図17】本発明の実施例１に係るＤＣ／ＤＣコンバータの昇圧モードでの電流経路を示す図である。
【図18】本発明の実施例１に係るＤＣ／ＤＣコンバータの昇圧モードでの電流経路を示す図である。
【図19】本発明の実施例１に係るＤＣ／ＤＣコンバータの昇圧モードでの電流経路を示す図である。
【図20】本発明の実施例１に係るＤＣ／ＤＣコンバータの他の昇圧モードの制御信号のタイミングチャートである。
【図21】本発明の実施例２に係る電力変換装置の制御ユニットのブロック図である。
【図22】本発明の実施例２に係るＤＣ／ＤＣコンバータの降圧モードの制御信号のタイミングチャートである。
【図23】本発明の実施例２に係る論理演算回路の例を示す図である。
【図24】本発明の実施例２に係るＤＣ／ＤＣコンバータの他の降圧モードの制御信号のタイミングチャートである。
【図25】本発明の実施例２に係るＤＣ／ＤＣコンバータの昇圧モードの制御信号のタイミングチャートである。
【図26】本発明の実施例２に係る論理演算回路の他の例を示す図である。
【図27】本発明の実施例２に係るＤＣ／ＤＣコンバータの他の昇圧モードの制御信号のタイミングチャートである。
【発明を実施するための形態】
【0013】
〔適用例〕
以下、本発明の適用例について、図面を参照しつつ説明する。
本発明は、図１に示す、絶縁型双方方向ＤＣ／ＤＣコンバータ１０を含む電力変換装置に適用される。
電力変換装置１は、ＤＣ／ＤＣコンバータ１０と制御ユニット２０と２対の入出力端子対１３（１３ｐ、１３ｍ）及び入出力端子対１４（１４ｐ、１４ｍ）とを備える。入出力端子１３ｍ、１３ｐ間、及び、入出力端子１４ｍ、１４ｐ間には、それぞれ入力された電圧を平滑化するためのコンデンサＣ１及びＣ２が接続されている。ここで、コンデンサＣ１が、本発明の第１コンデンサに対応する。また、コンデンサＣ２が、本発明の第２コンデンサに対応する。ただし、入出力の方向により、コンデンサＣ１及びコンデンサＣ２と、本発明の第１コンデンサ及び第２コンデンサとの対応関係は相互に入れ替わる。
以下、本発明の適用例について、図面を参照しつつ説明する。
本発明は、図１に示す、絶縁型双方方向ＤＣ／ＤＣコンバータ１０を含む電力変換装置に適用される。
電力変換装置１は、ＤＣ／ＤＣコンバータ１０と制御ユニット２０と２対の入出力端子対１３（１３ｐ、１３ｍ）及び入出力端子対１４（１４ｐ、１４ｍ）とを備える。入出力端子１３ｍ、１３ｐ間、及び、入出力端子１４ｍ、１４ｐ間には、それぞれ入力された電圧を平滑化するためのコンデンサＣ１及びＣ２が接続されている。ここで、コンデンサＣ１が、本発明の第１コンデンサに対応する。また、コンデンサＣ２が、本発明の第２コンデンサに対応する。ただし、入出力の方向により、コンデンサＣ１及びコンデンサＣ２と、本発明の第１コンデンサ及び第２コンデンサとの対応関係は相互に入れ替わる。
【0014】
ＤＣ／ＤＣコンバータ１０は、トランスＴＲ、２つのリアクトルＬｒ１及びＬｒ２及び２つのフルブリッジ回路１１及び１２を主要構成要素とした絶縁型双方向ＤＣ／ＤＣコン
バータである。リアクトルＬｒ１とリアクトルＬｒ２は第１フルブリッジ回路１１と第２フルブリッジ回路１２による制御で交流電力を生成し、コンデンサＣ１とコンデンサＣ２は前記交流電力を直流電力へと平滑する。トランスＴＲとしては、絶縁トランスを用いることができるが、非絶縁トランスでもよい。
ＤＣ／ＤＣコンバータ１０の第２フルブリッジ回路１２は、直列接続された第５スイッチング素子ＳＷ５及び第７スイッチング素子ＳＷ７を有する第３レグＬ３と、直列接続された第６スイッチング素子ＳＷ６及び第８スイッチング素子ＳＷ８を有する第４レグＬ４と、を備える。図示してあるように、各レグの第ｎスイッチング素子ＳＷｎ（ｎ＝５～８）の端子間には、第ｎダイオードＤｎ（ｎ＝５～８）が並列に接続されている。また、第３レグＬ３、第４レグＬ４は、いずれも、第２入出力端子１４と接続されている。そして、第３レグＬ３の、第５スイッチング素子ＳＷ５及び第７スイッチング素子ＳＷ７間の接続点ｐ３は、第２リアクトルＬｒ２を介してトランスＴＲの第２巻線Ｗｎ２の一端に接続され、第４レグＬ４の、第６スイッチング素子ＳＷ６及び第８スイッチング素子ＳＷ８間の接続点ｐ４は、トランスＴＲの第２巻線Ｗｎ２の他端に接続されている。ここでは、第１フルブリッジ回路１１が、本発明の第１スイッチング部に対応する。そして、第２フルブリッジ回路１２が、本発明の第２スイッチング部に対応する。
バータである。リアクトルＬｒ１とリアクトルＬｒ２は第１フルブリッジ回路１１と第２フルブリッジ回路１２による制御で交流電力を生成し、コンデンサＣ１とコンデンサＣ２は前記交流電力を直流電力へと平滑する。トランスＴＲとしては、絶縁トランスを用いることができるが、非絶縁トランスでもよい。
ＤＣ／ＤＣコンバータ１０の第２フルブリッジ回路１２は、直列接続された第５スイッチング素子ＳＷ５及び第７スイッチング素子ＳＷ７を有する第３レグＬ３と、直列接続された第６スイッチング素子ＳＷ６及び第８スイッチング素子ＳＷ８を有する第４レグＬ４と、を備える。図示してあるように、各レグの第ｎスイッチング素子ＳＷｎ（ｎ＝５～８）の端子間には、第ｎダイオードＤｎ（ｎ＝５～８）が並列に接続されている。また、第３レグＬ３、第４レグＬ４は、いずれも、第２入出力端子１４と接続されている。そして、第３レグＬ３の、第５スイッチング素子ＳＷ５及び第７スイッチング素子ＳＷ７間の接続点ｐ３は、第２リアクトルＬｒ２を介してトランスＴＲの第２巻線Ｗｎ２の一端に接続され、第４レグＬ４の、第６スイッチング素子ＳＷ６及び第８スイッチング素子ＳＷ８間の接続点ｐ４は、トランスＴＲの第２巻線Ｗｎ２の他端に接続されている。ここでは、第１フルブリッジ回路１１が、本発明の第１スイッチング部に対応する。そして、第２フルブリッジ回路１２が、本発明の第２スイッチング部に対応する。
【0015】
図２は、本実施例に係るＤＣ／ＤＣコンバータ１０の制御ユニット２０の機能ブロック図である。制御ユニット２０は、マイクロコントローラ等からなる主制御部２１と、アナログ回路又は小型ＣＰＵ等で構成される同期整流用論理演算部２２を含む。また、主制御部２１は、基準信号生成部２１１、同期整流用位相シフト量演算部２１２、制御信号出力部２１３を含む。
【0016】
図３は、ＤＣ／ＤＣコンバータ１０を、降圧コンバータとして動作させる場合に用いられる信号のタイミングチャートを示す。
信号Ｔｏｆｆ２＿１は、基礎制御信号Ｇ２の位相を、半周期遅らせた位相からさらにｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ進ませた信号であり、信号Ｔｏｆｆ２＿２は、Ｔｏｆｆ２＿１の位相を反転させた信号である。ここでは、Ｔは周期，ＴＯＮは基礎制御信号Ｇ１とＧ４の同時ＯＮ期間，ＴＯＦＦは基礎制御信号Ｇ２とＧ３の同時ＯＮ期間，ＴＯＦＦは基礎制御信号Ｇ２とＧ３の同時ＯＮ期間，ＶｉｎはＤＣ／ＤＣコンバータ１０の入力電圧、ＶｏｕｔはＤＣ／ＤＣコンバータ１０の出力電圧であり、ｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、これらを変数とする所定の関数であり、負値が除外されたものである。
信号Ｇ２＿ｓｈｉｆｔは、基準制御信号Ｇ２の位相を、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ遅らせた信号であり、信号Ｇ４＿ｓｈｉｆｔは、Ｇ２＿ｓｈｉｆｔの位相を反転させた信号である。ここでは、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔを変数とする所定の関数であり、負値が除外されたものである。
ｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、本発明の同期整流用位相シフト量に対応する。例えば、不連続モードにおける零電流区間や、連続モードにおける回生区間を演算して、同期整流用位相シフト量とする。
信号Ｔｏｆｆ２＿１は、基礎制御信号Ｇ２の位相を、半周期遅らせた位相からさらにｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ進ませた信号であり、信号Ｔｏｆｆ２＿２は、Ｔｏｆｆ２＿１の位相を反転させた信号である。ここでは、Ｔは周期，ＴＯＮは基礎制御信号Ｇ１とＧ４の同時ＯＮ期間，ＴＯＦＦは基礎制御信号Ｇ２とＧ３の同時ＯＮ期間，ＴＯＦＦは基礎制御信号Ｇ２とＧ３の同時ＯＮ期間，ＶｉｎはＤＣ／ＤＣコンバータ１０の入力電圧、ＶｏｕｔはＤＣ／ＤＣコンバータ１０の出力電圧であり、ｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、これらを変数とする所定の関数であり、負値が除外されたものである。
信号Ｇ２＿ｓｈｉｆｔは、基準制御信号Ｇ２の位相を、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ遅らせた信号であり、信号Ｇ４＿ｓｈｉｆｔは、Ｇ２＿ｓｈｉｆｔの位相を反転させた信号である。ここでは、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔを変数とする所定の関数であり、負値が除外されたものである。
ｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、本発明の同期整流用位相シフト量に対応する。例えば、不連続モードにおける零電流区間や、連続モードにおける回生区間を演算して、同期整流用位相シフト量とする。
【0017】
制御信号Ｇ６及びＧ７は、図４（Ａ）に示されるように、信号Ｔｏｆｆ２＿２と、信号Ｇ２＿ｓｈｉｆｔとの、ＡＮＤ論理素子２２０１１による論理積である。この論理演算回路２２０１は、同期整流用論理演算部２２に設けられている。同様に、制御信号Ｇ５及びＧ８は、図４（Ｂ）に示されるように、信号Ｔｏｆｆ２＿１と、信号Ｇ４＿ｓｈｉｆｔとの、ＡＮＤ論理素子２２０１２による論理積である。この論理演算回路２２０２は、同期整流用論理演算部２２に設けられている。
このようにして、生成された制御信号Ｇ１～Ｇ８は、制御信号出力部２１３から出力される。制御信号Ｇ１～Ｇ８により、ＤＣ／ＤＣコンバータ１０を駆動した場合のリアクトル電流ＩＬ１を図３の最下段に示す。このとき、ＤＣ／ＤＣコンバータ１０は、以下の＃
１１～＃１６の状態を順に遷移する。＃１２、＃１３、＃１５、＃１６では、同期整流を実現できている。
このようにして、生成された制御信号Ｇ１～Ｇ８は、制御信号出力部２１３から出力される。制御信号Ｇ１～Ｇ８により、ＤＣ／ＤＣコンバータ１０を駆動した場合のリアクトル電流ＩＬ１を図３の最下段に示す。このとき、ＤＣ／ＤＣコンバータ１０は、以下の＃
１１～＃１６の状態を順に遷移する。＃１２、＃１３、＃１５、＃１６では、同期整流を実現できている。
【0018】
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号（ここではＧ２）から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
【0019】
〔実施例１〕
以下では、本発明の実施例に係る電力変換装置１について、図面を用いて、より詳細に説明する。
以下では、本発明の実施例に係る電力変換装置１について、図面を用いて、より詳細に説明する。
【0020】
＜電力変換装置の構成＞
図１に、本発明の実施形態に係る電力変換装置１の概略構成を示す。
本実施形態に係る電力変換装置１は、双方向の電力変換が可能な装置である。図示してあるように、電力変換装置１は、ＤＣ／ＤＣコンバータ１０と制御ユニット２０と２対の入出力端子対１３（１３ｐ、１３ｍ）及び入出力端子対１４（１４ｐ、１４ｍ）とを備える。なお、入出力端子対１３及び１４においても、入出力端子１３ｐ、１４ｐが、高電位側の入出力端子であり、入出力端子１３ｍ、１４ｍが、低電位側の入出力端子である。また、入出力端子１３ｍ、１３ｐ間には入出力電圧を平滑化するためのコンデンサＣ１が接続されている。同様に、入出力端子１４ｍ、１４ｐ間にも入出力電圧を平滑化するためのコンデンサＣ２が接続されている。コンデンサＣ１及びＣ２としては、電解コンデンサを用いることができる。
図１に、本発明の実施形態に係る電力変換装置１の概略構成を示す。
本実施形態に係る電力変換装置１は、双方向の電力変換が可能な装置である。図示してあるように、電力変換装置１は、ＤＣ／ＤＣコンバータ１０と制御ユニット２０と２対の入出力端子対１３（１３ｐ、１３ｍ）及び入出力端子対１４（１４ｐ、１４ｍ）とを備える。なお、入出力端子対１３及び１４においても、入出力端子１３ｐ、１４ｐが、高電位側の入出力端子であり、入出力端子１３ｍ、１４ｍが、低電位側の入出力端子である。また、入出力端子１３ｍ、１３ｐ間には入出力電圧を平滑化するためのコンデンサＣ１が接続されている。同様に、入出力端子１４ｍ、１４ｐ間にも入出力電圧を平滑化するためのコンデンサＣ２が接続されている。コンデンサＣ１及びＣ２としては、電解コンデンサを用いることができる。
【0021】
ＤＣ／ＤＣコンバータ１０は、トランスＴＲ、２つのリアクトルＬｒ１及びＬｒ２及び２つのフルブリッジ回路１１及び１２を主要構成要素とした絶縁型双方向ＤＣ／ＤＣコンバータである。以下、図１における左側のフルブリッジ回路１１、右側のフルブリッジ回路１２のことを、それぞれ、第１フルブリッジ回路１１、第２フルブリッジ回路１２と表記する。同様に、図１における左側及び右側のリアクトルＬｒ１及びＬｒ２のことを、それぞれ、第１リアクトルＬｒ１、第２リアクトルＬｒ２と表記し、トランスＴＲの図１における左側の巻線Ｗｎ１、右側の巻線Ｗｎ２のことを、それぞれ、第１巻線Ｗｎ１、第２巻線Ｗｎ２と表記する。また、図１における左側及び右側の各入出力端子対１３（１３ｐ、１３ｍ）及び入出力端子対１４（１４ｐ、１４ｍ）のことを、それぞれ、第１入出力端子対１３、第２入出力端子対１４と表記する。第１リアクトルＬｒ１及び第２リアクトルＬｒ２は、トランスＴＲの第１巻線Ｗｎ１及び第２巻線Ｗｎ２の漏れインダクタンスを利用してもよい。なお、ＤＣ／ＤＣコンバータ１０のトランスＴＲは、巻数比が１：１のものでなくても良い。ただし、以下では、トランスＴＲの巻数比が１：１であるものとして、電力変換装置１の構成及び動作を説明する。
【0022】
ＤＣ／ＤＣコンバータ１０の第１フルブリッジ回路１１は、直列接続された第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３を有する第１レグＬ１と、直列接続された第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４を有する第２レグＬ２と、を備える。図示してあるように、各レグの第ｎスイッチング素子ＳＷｎ（ｎ＝１～４）の端子間には、第ｎダイオードＤｎ（ｎ＝１～４）が並列に接続されている。また、各レグは、第１入出力端子対１３と接続されており、第１レグＬ１の、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３間の接続点ｐ１は、第１リアクトルＬｒ１を介してトランスＴＲの第１巻線Ｗｎ１の一端に接続されている。そして、第２レグＬ２の、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４間の接続点ｐ２は、トラン
スＴＲの第１巻線Ｗｎ１の他端に接続されている。
スＴＲの第１巻線Ｗｎ１の他端に接続されている。
【0023】
ＤＣ／ＤＣコンバータ１０の第２フルブリッジ回路１２は、直列接続された第５スイッチング素子ＳＷ５及び第７スイッチング素子ＳＷ７を有する第３レグＬ３と、直列接続された第６スイッチング素子ＳＷ６及び第８スイッチング素子ＳＷ８を有する第４レグＬ４と、を備える。図示してあるように、各レグの第ｎスイッチング素子ＳＷｎ（ｎ＝５～８）の端子間には、第ｎダイオードＤｎ（ｎ＝５～８）が並列に接続されている。また、第３レグＬ３、第４レグＬ４は、いずれも、第２入出力端子１４と接続されている。そして、第３レグＬ３の、第５スイッチング素子ＳＷ５及び第７スイッチング素子ＳＷ７間の接続点ｐ３は、第２リアクトルＬｒ２を介してトランスＴＲの第２巻線Ｗｎ２の一端に接続され、第４レグＬ４の、第６スイッチング素子ＳＷ６及び第８スイッチング素子ＳＷ８間の接続点ｐ４は、トランスＴＲの第２巻線Ｗｎ２の他端に接続されている。
【0024】
スイッチング素子ＳＷ１～ＳＷ８の半導体材料としては、ガリウムナイトライド（ＧａＮ）、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）等を用いることができるが、これらに限定されない。半導体スイッチング素子としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等を用いることができる。スイッチング素子ＳＷ１～ＳＷ８として用いられるこれらの半導体スイッチング素子に対して、各ダイオードＤ１～Ｄ８は逆並列に接続される。
【0025】
ＤＣ／ＤＣコンバータ１０には、第１リアクトルＬｒ１及び第２リアクトルＬｒ２を流れる電流の大きさをそれぞれ測定するための電流センサ１５ｐ、１５ｓが取り付けられている。なお、ＤＣ／ＤＣコンバータ１０には、入出力電圧や入出力電流の大きさを測定するための各種センサ（図示略）も取り付けられている。
【0026】
制御ユニット２０は、ＤＣ／ＤＣコンバータ１０内の各スイッチング素子への制御信号のレベルを変更することにより、ＤＣ／ＤＣコンバータ１０（ＤＣ／ＤＣコンバータ１０内の各スイッチング素子のＯＮ／ＯＦＦ）を制御するユニットである。以下、第ｎスイッチング素子ＳＷｎ（ｎ＝１～８）用の制御信号のことを、制御信号Ｇｎと表記する。
【0027】
制御ユニット２０は、プロセッサ（本実施形態では、マイクロコントローラ）、ゲートドライバ等から構成されており、制御ユニット２０には、上記した各種センサ（電流センサ１５ｐ、１５ｓ等）の出力が入力されている。
【0028】
そして、制御ユニット２０は、入力されているデータ（電流値、電圧値）に基づき、ＤＣ／ＤＣコンバータ１０を、以下の４種のコンバータの中のいずれかとして動作させるかを決定し、決定したコンバータとして動作するようにＤＣ／ＤＣコンバータ１０を制御するように構成（プログラミング）されている。
・第１入出力端子対１３側が一次側の昇圧コンバータ
・第１入出力端子対１３側が一次側の降圧コンバータ
・第２入出力端子対１４側が一次側の昇圧コンバータ
・第２入出力端子対１４側が一次側の降圧コンバータ
・第１入出力端子対１３側が一次側の昇圧コンバータ
・第１入出力端子対１３側が一次側の降圧コンバータ
・第２入出力端子対１４側が一次側の昇圧コンバータ
・第２入出力端子対１４側が一次側の降圧コンバータ
【0029】
また、制御ユニット２０は、ＤＣ／ＤＣコンバータ１０に対する制御内容の変更（ＤＣ／ＤＣコンバータ１０を第１入出力端子対１３側が一次側の昇圧コンバータとして動作させる制御から、ＤＣ／ＤＣコンバータ１０を第２入出力端子対１４側が一次側の降圧コンバータとして動作させる制御への変更等）を、即座に行うようにも構成（プログラミング）されている。
【0030】
＜同期整流方法＞
以下、本実施例に係る電力変換装置１の構成及び動作を具体的に説明する。
図２は、本実施例に係るＤＣ／ＤＣコンバータ１０の制御ユニット２０の機能ブロック図である。制御ユニット２０は、マイクロコントローラ等からなる主制御部２１と、アナログ回路又は小型ＣＰＵ等で構成される同期整流用論理演算部２２を含む。また、主制御部２１は、基準信号生成部２１１、同期整流用位相シフト量演算部２１２、制御信号出力部２１３を含む。これら各部の具体的な機能については、後述する。
以下、本実施例に係る電力変換装置１の構成及び動作を具体的に説明する。
図２は、本実施例に係るＤＣ／ＤＣコンバータ１０の制御ユニット２０の機能ブロック図である。制御ユニット２０は、マイクロコントローラ等からなる主制御部２１と、アナログ回路又は小型ＣＰＵ等で構成される同期整流用論理演算部２２を含む。また、主制御部２１は、基準信号生成部２１１、同期整流用位相シフト量演算部２１２、制御信号出力部２１３を含む。これら各部の具体的な機能については、後述する。
【0031】
＜降圧モード１＞
図３は、本実施例に係るＤＣ／ＤＣコンバータ１０を、降圧コンバータとして動作させる場合に用いられる信号のタイミングチャートを示す。ここでは、制御ユニット２０は、ＤＣ／ＤＣコンバータ１０の１次側の第１フルブリッジ回路１１に含まれる４つのスイッチング素子ＳＷ１～ＳＷ４に対する制御信号Ｇ１～Ｇ４から、２次側の第２フルブリッジ回路１２に含まれる４つのスイッチング素子ＳＷ５～ＳＷ８に対する制御信号を生成する。このため、本実施例に係るＤＣ／ＤＣコンバータ１０の動作を実現するための制御を生成するための基礎となる、スイッチング素子ＳＷ１～ＳＷ８に対する制御信号を基礎制御信号という。基礎制御信号のうち、第１フルブリッジ回路１１に含まれるスイッチング素子ＳＷ１～ＳＷ４に対する制御信号に対しては変更されず、そのまま、制御信号として用いられるが、第２フルブリッジ回路１２に含まれるスイッチング素子ＳＷ５～ＳＷ８に対する制御信号は、基礎制御信号のうち、Ｇ２に対して位相量をシフトさせる等の処理を行うことにより生成される。このため、同期整流用の制御信号を生成する際の、信号処理の対象となる基礎制御信号を特に、基準信号という。基準信号生成部２１１は、第１フルブリッジ回路１１のスイッチング素子ＳＷ１～ＳＷ４の制御信号を含む基礎制御信号のうち基準信号を同期整流用位相シフト量演算部２１２に出力する。そして基準信号生成部２１１は、基礎制御信号のうち、変更せずに制御信号として用いる制御信号を、制御信号出力部２１３に出力する。図３に示す例では、上段から４つのＧ１～Ｇ４が基礎制御信号のタイミングチャートである。
図３は、本実施例に係るＤＣ／ＤＣコンバータ１０を、降圧コンバータとして動作させる場合に用いられる信号のタイミングチャートを示す。ここでは、制御ユニット２０は、ＤＣ／ＤＣコンバータ１０の１次側の第１フルブリッジ回路１１に含まれる４つのスイッチング素子ＳＷ１～ＳＷ４に対する制御信号Ｇ１～Ｇ４から、２次側の第２フルブリッジ回路１２に含まれる４つのスイッチング素子ＳＷ５～ＳＷ８に対する制御信号を生成する。このため、本実施例に係るＤＣ／ＤＣコンバータ１０の動作を実現するための制御を生成するための基礎となる、スイッチング素子ＳＷ１～ＳＷ８に対する制御信号を基礎制御信号という。基礎制御信号のうち、第１フルブリッジ回路１１に含まれるスイッチング素子ＳＷ１～ＳＷ４に対する制御信号に対しては変更されず、そのまま、制御信号として用いられるが、第２フルブリッジ回路１２に含まれるスイッチング素子ＳＷ５～ＳＷ８に対する制御信号は、基礎制御信号のうち、Ｇ２に対して位相量をシフトさせる等の処理を行うことにより生成される。このため、同期整流用の制御信号を生成する際の、信号処理の対象となる基礎制御信号を特に、基準信号という。基準信号生成部２１１は、第１フルブリッジ回路１１のスイッチング素子ＳＷ１～ＳＷ４の制御信号を含む基礎制御信号のうち基準信号を同期整流用位相シフト量演算部２１２に出力する。そして基準信号生成部２１１は、基礎制御信号のうち、変更せずに制御信号として用いる制御信号を、制御信号出力部２１３に出力する。図３に示す例では、上段から４つのＧ１～Ｇ４が基礎制御信号のタイミングチャートである。
【0032】
図３に示す例では、Ｇ２が基準信号として選択されている。
信号Ｔｏｆｆ２＿１は、基礎制御信号Ｇ２の位相を、半周期遅らせた位相からさらにｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ進ませた信号であり、信号Ｔｏｆｆ２＿２は、Ｔｏｆｆ２＿１の位相を反転させた信号である。ここでは、Ｔは周期，ＴＯＮは基礎制御信号Ｇ１とＧ４の同時ＯＮ期間，ＴＯＦＦは基礎制御信号Ｇ２とＧ３の同時ＯＮ期間，ＶｉｎはＤＣ／ＤＣコンバータ１０の入力電圧、ＶｏｕｔはＤＣ／ＤＣコンバータ１０の出力電圧であり、ｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、これらを変数とする所定の関数であり、負値が除外されたものである。
そして、信号Ｇ２＿ｓｈｉｆｔは、基準制御信号Ｇ２の位相を、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ遅らせた信号であり、信号Ｇ４＿ｓｈｉｆｔは、Ｇ２＿ｓｈｉｆｔの位相を反転させた信号である。ここでは、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔを変数とする所定の関数であり、負値が除外されたものである
同期整流用位相シフト量演算部２１２は、ｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）を演算し、基準信号を位相シフトして生成された信号を同期整流用論理演算部３２に出力する。例えば、同期整流用位相シフト量は、不連続モードにおける零電流区間と連続モードのおける回生区間を演算することで求める。このような、同期整流用位相シフト量の演算は、基準信号の周期ごとに行う。
信号Ｔｏｆｆ２＿１は、基礎制御信号Ｇ２の位相を、半周期遅らせた位相からさらにｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ進ませた信号であり、信号Ｔｏｆｆ２＿２は、Ｔｏｆｆ２＿１の位相を反転させた信号である。ここでは、Ｔは周期，ＴＯＮは基礎制御信号Ｇ１とＧ４の同時ＯＮ期間，ＴＯＦＦは基礎制御信号Ｇ２とＧ３の同時ＯＮ期間，ＶｉｎはＤＣ／ＤＣコンバータ１０の入力電圧、ＶｏｕｔはＤＣ／ＤＣコンバータ１０の出力電圧であり、ｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、これらを変数とする所定の関数であり、負値が除外されたものである。
そして、信号Ｇ２＿ｓｈｉｆｔは、基準制御信号Ｇ２の位相を、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ遅らせた信号であり、信号Ｇ４＿ｓｈｉｆｔは、Ｇ２＿ｓｈｉｆｔの位相を反転させた信号である。ここでは、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔを変数とする所定の関数であり、負値が除外されたものである
同期整流用位相シフト量演算部２１２は、ｆ１（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）を演算し、基準信号を位相シフトして生成された信号を同期整流用論理演算部３２に出力する。例えば、同期整流用位相シフト量は、不連続モードにおける零電流区間と連続モードのおける回生区間を演算することで求める。このような、同期整流用位相シフト量の演算は、基準信号の周期ごとに行う。
【0033】
制御信号Ｇ６及びＧ７は、図４（Ａ）に示されるように、信号Ｔｏｆｆ２＿２と、信号Ｇ２＿ｓｈｉｆｔとの、ＡＮＤ論理素子２２０１１による論理積である。この論理演算回路２２０１は、同期整流用論理演算部２２に設けられている。同様に、制御信号Ｇ５及びＧ８は、図４（Ｂ）に示されるように、信号Ｔｏｆｆ２＿１と、信号Ｇ４＿ｓｈｉｆｔと
の、ＡＮＤ論理素子２２０１２による論理積である。この論理演算回路２２０２は、同期整流用論理演算部２２に設けられている。同期整流用論理演算部２２によって出力された制御信号は制御信号出力部２１３に出力され、各スイッチング素子の制御に用いられる。
の、ＡＮＤ論理素子２２０１２による論理積である。この論理演算回路２２０２は、同期整流用論理演算部２２に設けられている。同期整流用論理演算部２２によって出力された制御信号は制御信号出力部２１３に出力され、各スイッチング素子の制御に用いられる。
【0034】
このようにして、生成された制御信号Ｇ１～Ｇ８は、制御信号出力部２１３から出力される。制御信号Ｇ１～Ｇ８により、ＤＣ／ＤＣコンバータ１０を駆動した場合のリアクトル電流ＩＬ１を図３の最下段に示す。このとき、ＤＣ／ＤＣコンバータ１０は、以下の＃１１～＃１６の状態を順に遷移する。リアクトル電流ＩＬ１は電流センサ１５ｐによって測定したリアクトルＬｒ１を流れる電流値であってもよいし、２次側のリアクトルＬｒ２を１次側のリアクトルに換算し、リアクトルＬｒ１とリアクトルＬｒ２とを合わせた等価なリアクトルを流れる電流値であってもよい。
・＃１１の状態では、スイッチング素子ＳＷ１、ＳＷ４のみがＯＮになっており、他のスイッチン素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図５に示すようになる。
・＃１２の状態では、スイッチング素子ＳＷ１、ＳＷ４、ＳＷ５、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦとなっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図６に示すようになる。
・＃１３の状態では、スイッチング素子ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図７に示すようになる。
・＃１４の状態では、スイッチング素子ＳＷ２、ＳＷ３のみがＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図８に示すようになる。
・＃１５の状態では、スイッチング素子ＳＷ２、ＳＷ３、ＳＷ６、ＳＷ７がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図９に示すようになる。
・＃１６の状態では、スイッチング素子ＳＷ１、ＳＷ２、ＳＷ６、ＳＷ７がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１０に示すようになる。
・＃１１の状態では、スイッチング素子ＳＷ１、ＳＷ４のみがＯＮになっており、他のスイッチン素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図５に示すようになる。
・＃１２の状態では、スイッチング素子ＳＷ１、ＳＷ４、ＳＷ５、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦとなっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図６に示すようになる。
・＃１３の状態では、スイッチング素子ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図７に示すようになる。
・＃１４の状態では、スイッチング素子ＳＷ２、ＳＷ３のみがＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図８に示すようになる。
・＃１５の状態では、スイッチング素子ＳＷ２、ＳＷ３、ＳＷ６、ＳＷ７がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図９に示すようになる。
・＃１６の状態では、スイッチング素子ＳＷ１、ＳＷ２、ＳＷ６、ＳＷ７がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１０に示すようになる。
【0035】
このように、＃１２、＃１３、＃１５、＃１６では、同期整流を実現できている。＃１１及び＃１４では同期整流を実現できていないが、これらの状態の期間は短いので、これらの期間の損失は大きくない。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
【0036】
＜降圧モード２＞
図１１は、降圧モードで、入出力条件によりリアクトル電流ＩＬ１が不連続となる場合の例である。
図１１に示す例でも、Ｇ２が基準信号として選択されている。
ここでも、信号Ｔｏｆｆ２＿１は、基礎制御信号Ｇ２の位相を、半周期遅らせた位相からさらにｆ１（Ｔ，ＴＯＮ，ＴＯＦＦ，Ｖｉｎ，Ｖｏｕｔ）だけ進ませた信号であり、信号Ｔｏｆｆ２＿２は、Ｔｏｆｆ２＿１の位相を反転させた信号である。
そして、信号Ｇ２＿ｓｈｉｆｔは、基準制御信号Ｇ２の位相を、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ遅らせた信号であり、Ｇ４＿ｓｈｉｆｔは、Ｇ２＿ｓｈｉｆｔの位相を反転させた信号である。
そして、制御信号Ｇ６及びＧ７は、図４（Ａ）に示されるように、信号Ｔｏｆｆ２＿２
と、信号Ｇ２＿ｓｈｉｆｔとの、ＡＮＤ論理素子２２０１１による論理積である。この論理演算回路２２０１は、同期整流用論理演算部２２に設けられている。同様に、制御信号Ｇ５及びＧ８は、図４（Ｂ）に示されるように、信号Ｔｏｆｆ２＿１と、信号Ｇ４＿ｓｈｉｆｔとの、ＡＮＤ論理素子２２０１２による論理積である。この論理演算回路２２０２は、同期整流用論理演算部２２に設けられている。この降圧モード２において制御信号Ｇ５～Ｇ８を生成する論理演算回路２２０１及び２２０２は、降圧モード１と共通である。
図１１は、降圧モードで、入出力条件によりリアクトル電流ＩＬ１が不連続となる場合の例である。
図１１に示す例でも、Ｇ２が基準信号として選択されている。
ここでも、信号Ｔｏｆｆ２＿１は、基礎制御信号Ｇ２の位相を、半周期遅らせた位相からさらにｆ１（Ｔ，ＴＯＮ，ＴＯＦＦ，Ｖｉｎ，Ｖｏｕｔ）だけ進ませた信号であり、信号Ｔｏｆｆ２＿２は、Ｔｏｆｆ２＿１の位相を反転させた信号である。
そして、信号Ｇ２＿ｓｈｉｆｔは、基準制御信号Ｇ２の位相を、ｆ２（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ遅らせた信号であり、Ｇ４＿ｓｈｉｆｔは、Ｇ２＿ｓｈｉｆｔの位相を反転させた信号である。
そして、制御信号Ｇ６及びＧ７は、図４（Ａ）に示されるように、信号Ｔｏｆｆ２＿２
と、信号Ｇ２＿ｓｈｉｆｔとの、ＡＮＤ論理素子２２０１１による論理積である。この論理演算回路２２０１は、同期整流用論理演算部２２に設けられている。同様に、制御信号Ｇ５及びＧ８は、図４（Ｂ）に示されるように、信号Ｔｏｆｆ２＿１と、信号Ｇ４＿ｓｈｉｆｔとの、ＡＮＤ論理素子２２０１２による論理積である。この論理演算回路２２０２は、同期整流用論理演算部２２に設けられている。この降圧モード２において制御信号Ｇ５～Ｇ８を生成する論理演算回路２２０１及び２２０２は、降圧モード１と共通である。
【0037】
このようにして、生成された制御信号Ｇ１～Ｇ８は、制御信号出力部２１３から出力される。制御信号Ｇ１～Ｇ８により、ＤＣ／ＤＣコンバータ１０を駆動した場合のリアクトル電流ＩＬ１を図１１の最下段に示す。このとき、ＤＣ／ＤＣコンバータ１０は、＃２１～＃２６の状態を順に遷移する。各状態でのＤＣ／ＤＣコンバータ１０の電流経路の説明は省略するが、＃２３と＃２６の不連続となる状態を除き、同期整流が実現できている。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準制御信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準制御信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
【0038】
＜昇圧モード１＞
図１２は、本実施例に係るＤＣ／ＤＣコンバータ１０を、昇圧コンバータとして動作させる場合に用いられる信号のタイミングチャートを示す。ここでは、ＤＣ／ＤＣコンバータ１０の１次側の第１フルブリッジ回路１１に含まれる４つのスイッチング素子ＳＷ１～ＳＷ４に対する制御信号Ｇ１～Ｇ４、ＳＷ７及びＳＷ８に対する制御信号Ｇ７及びＧ８を基礎制御信号として、これらの信号から、２次側の第２フルブリッジ回路１２に含まれる４つのスイッチング素子ＳＷ５～ＳＷ８に対する制御信号を生成する。ここでは、基礎制御信号のうち、第１フルブリッジ回路１１に含まれるスイッチング素子ＳＷ１～ＳＷ４に対する制御信号に対しては変更されず、そのまま、制御信号として用いられるが、第２フルブリッジ回路１２に含まれるスイッチング素子ＳＷ５～ＳＷ８に対する制御信号は、基礎制御信号のうち、Ｇ２に対して位相量をシフトさせる等の処理とともに、スイッチング素子ＳＷ７、ＳＷ８に対する基礎制御信号であるＧ０７、Ｇ０８をそれぞれ入力の一つとする論理演算を行うことにより生成される。ここでは、スイッチング素子ＳＷ７、ＳＷ８に対する制御信号は、基礎制御信号に対する処理を経て生成されるので、スイッチング素子ＳＷ７、ＳＷ８に対する基礎制御信号をＧ０７、Ｇ０８と表記し、最終的に生成され、スイッチング素子ＳＷ７、ＳＷ８の制御に用いられる制御信号をＧ７、Ｇ８と表記する。このため、同期整流用の制御信号を生成する際の、信号処理の対象となる基礎制御信号を特に、基準信号という。図１２では、上段から４つのＧ１～Ｇ４、Ｇ０７、Ｇ０８が基準信号である。
図１２は、本実施例に係るＤＣ／ＤＣコンバータ１０を、昇圧コンバータとして動作させる場合に用いられる信号のタイミングチャートを示す。ここでは、ＤＣ／ＤＣコンバータ１０の１次側の第１フルブリッジ回路１１に含まれる４つのスイッチング素子ＳＷ１～ＳＷ４に対する制御信号Ｇ１～Ｇ４、ＳＷ７及びＳＷ８に対する制御信号Ｇ７及びＧ８を基礎制御信号として、これらの信号から、２次側の第２フルブリッジ回路１２に含まれる４つのスイッチング素子ＳＷ５～ＳＷ８に対する制御信号を生成する。ここでは、基礎制御信号のうち、第１フルブリッジ回路１１に含まれるスイッチング素子ＳＷ１～ＳＷ４に対する制御信号に対しては変更されず、そのまま、制御信号として用いられるが、第２フルブリッジ回路１２に含まれるスイッチング素子ＳＷ５～ＳＷ８に対する制御信号は、基礎制御信号のうち、Ｇ２に対して位相量をシフトさせる等の処理とともに、スイッチング素子ＳＷ７、ＳＷ８に対する基礎制御信号であるＧ０７、Ｇ０８をそれぞれ入力の一つとする論理演算を行うことにより生成される。ここでは、スイッチング素子ＳＷ７、ＳＷ８に対する制御信号は、基礎制御信号に対する処理を経て生成されるので、スイッチング素子ＳＷ７、ＳＷ８に対する基礎制御信号をＧ０７、Ｇ０８と表記し、最終的に生成され、スイッチング素子ＳＷ７、ＳＷ８の制御に用いられる制御信号をＧ７、Ｇ８と表記する。このため、同期整流用の制御信号を生成する際の、信号処理の対象となる基礎制御信号を特に、基準信号という。図１２では、上段から４つのＧ１～Ｇ４、Ｇ０７、Ｇ０８が基準信号である。
【0039】
信号Ｇ１，４＿ｓｈｉｆｔは、基準制御信号Ｇ１の位相を、ｆ３（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ遅らせた信号であり、信号Ｇ２，３＿ｓｈｉｆｔは、信号Ｇ１，４＿ｓｈｉｆｔの位相を反転させた信号である。ここでは、ｆ３（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔを変数とする所定の関数であり、負値が除外されたものである
そして、信号Ｔｏｆｆ１＿Ａは、基礎制御信号Ｇ２の位相を、半周期遅らせた位相からさらにｆ４（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ進ませた信号であり、信号Ｔｏｆｆ１＿Ｂは、Ｔｏｆｆ１＿Ａの位相を反転させた信号である。ここでは、Ｔは周期，ＴＯＮは基礎制御信号Ｇ１、Ｇ４、Ｇ７の同時ＯＮ期間，ＴＯＦＦは基礎制御信号Ｇ１、Ｇ４、Ｇ８の同時ＯＮ期間，ＶｉｎはＤＣ／ＤＣコンバータ１０の入力電圧、ＶｏｕｔはＤＣ／ＤＣコンバータ１０の出力電圧であり、ｆ４（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、これら
を変数とする所定の関数であり、負値が除外されたものである
そして、信号Ｔｏｆｆ１＿Ａは、基礎制御信号Ｇ２の位相を、半周期遅らせた位相からさらにｆ４（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ進ませた信号であり、信号Ｔｏｆｆ１＿Ｂは、Ｔｏｆｆ１＿Ａの位相を反転させた信号である。ここでは、Ｔは周期，ＴＯＮは基礎制御信号Ｇ１、Ｇ４、Ｇ７の同時ＯＮ期間，ＴＯＦＦは基礎制御信号Ｇ１、Ｇ４、Ｇ８の同時ＯＮ期間，ＶｉｎはＤＣ／ＤＣコンバータ１０の入力電圧、ＶｏｕｔはＤＣ／ＤＣコンバータ１０の出力電圧であり、ｆ４（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、これら
を変数とする所定の関数であり、負値が除外されたものである
【0040】
同期整流用位相シフト量演算部２１２は、ｆ４（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）、ｆ３（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）を演算し、基準信号を位相シフトして生成された信号を同期整流用論理演算部３２に出力する。例えば、同期整流用位相シフト量は、不連続モードにおける零電流区間と連続モードのおける回生区間を演算することで求める。このような、同期整流用位相シフト量の演算は、基準信号の周期ごとに行う。
【0041】
制御信号Ｇ５は、図１３（Ａ）に示されるように、信号Ｔｏｆｆ１＿Ａと、信号Ｇ０８との、ＡＮＤ論理素子２２０１３による論理積である。この論理演算回路２２０３は、同期整流用論理演算部２２に設けられている。制御信号Ｇ６は、図１３（Ｂ）に示されるように、信号Ｔｏｆｆ１＿Ｂと、信号Ｇ０７との、ＡＮＤ論理素子２２０１４による論理積である。この論理演算回路２２０４は、同期整流用論理演算部２２に設けられている。
【0042】
制御信号Ｇ７は、図１３（Ｃ）に示されるように、信号Ｇ２，３ｓｈｉｆｔと、信号Ｇ０７との、ＯＲ論理素子２２０１５による論理和である。この論理演算回路２２０５は、同期整流用論理演算部２２に設けられている。制御信号Ｇ８は、図１３（Ｄ）に示されるように、信号Ｇ１，４ｓｈｉｆｔと、信号Ｇ０８との、ＯＲ論理素子２２０１６による論理和である。この論理演算回路２２０６は、同期整流用論理演算部２２に設けられている。
【0043】
このようにして、生成された制御信号Ｇ１～Ｇ８は、制御信号出力部２１３から出力される。制御信号Ｇ１～Ｇ８により、ＤＣ／ＤＣコンバータ１０を駆動した場合のリアクトル電流ＩＬ１を図１２の最下段に示す。このとき、ＤＣ／ＤＣコンバータ１０は、以下の＃３１～＃３６の状態を順に遷移する。
・＃３１の状態では、スイッチング素子ＳＷ１、ＳＷ４、ＳＷ７がＯＮになっており、他のスイッチン素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１４に示すようになる。
・＃３２の状態では、スイッチング素子ＳＷ１、ＳＷ４、ＳＷ７、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦとなっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１５に示すようになる。
・＃３３の状態では、スイッチング素子ＳＷ１、ＳＷ４、ＳＷ５、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１６に示すようになる。
・＃３４の状態では、スイッチング素子ＳＷ２、ＳＷ３、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１７に示すようになる。
・＃３５の状態では、スイッチング素子ＳＷ２、ＳＷ３、ＳＷ７、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１８に示すようになる。
・＃３６の状態では、スイッチング素子ＳＷ２、ＳＷ３、ＳＷ６、ＳＷ７がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１９に示すようになる。
・＃３１の状態では、スイッチング素子ＳＷ１、ＳＷ４、ＳＷ７がＯＮになっており、他のスイッチン素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１４に示すようになる。
・＃３２の状態では、スイッチング素子ＳＷ１、ＳＷ４、ＳＷ７、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦとなっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１５に示すようになる。
・＃３３の状態では、スイッチング素子ＳＷ１、ＳＷ４、ＳＷ５、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１６に示すようになる。
・＃３４の状態では、スイッチング素子ＳＷ２、ＳＷ３、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１７に示すようになる。
・＃３５の状態では、スイッチング素子ＳＷ２、ＳＷ３、ＳＷ７、ＳＷ８がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１８に示すようになる。
・＃３６の状態では、スイッチング素子ＳＷ２、ＳＷ３、ＳＷ６、ＳＷ７がＯＮになっており、他のスイッチング素子はＯＦＦになっている。このとき、ＤＣ／ＤＣコンバータ１０における電流の経路は、図１９に示すようになる。
【0044】
このように、＃３２、＃３３、＃３５、＃３６では、同期整流を実現できている。＃３１及び＃３４では同期整流を実現できていないが、これらの状態の期間は短いので、これらの期間の損失は大きくない。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリア
ダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリア
ダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
【0045】
＜昇圧モード２＞
図２０は、本実施形態に係るＤＣ／ＤＣコンバータ１０を、昇圧コンバータとして動作させる場合に用いられる信号のタイミングチャートを示す。図２０は、昇圧モードで、入出力条件によりリアクトル電流ＩＬ１が不連続となる場合の例である。信号の表記については、昇圧モード１で説明したところに従う。ここでは、ＤＣ／ＤＣコンバータ１０の１次側の第１フルブリッジ回路１１に含まれる４つのスイッチング素子ＳＷ１～ＳＷ４に対する制御信号Ｇ１～Ｇ４、ＳＷ７及びＳＷ８に対する制御信号Ｇ０７及びＧ０８を基礎制御信号として、これらの信号から、２次側の第２フルブリッジ回路１２に含まれる４つのスイッチング素子ＳＷ５～ＳＷ８に対する制御信号を生成する。ここでは、基礎制御信号のうち、第１フルブリッジ回路１１に含まれるスイッチング素子ＳＷ１～ＳＷ４に対する制御信号に対しては変更されず、そのまま、制御信号として用いられるが、第２フルブリッジ回路１２に含まれるスイッチング素子ＳＷ５～ＳＷ８に対する制御信号は、基礎制御信号のうち、Ｇ２に対して位相量をシフトさせる等の処理とともに、スイッチング素子ＳＷ７、ＳＷ８に対する基礎制御信号であるＧ０７、Ｇ０８をそれぞれ入力の一つとする論理演算を行うことにより生成される。図２０では、上段から４つのＧ１～Ｇ４、Ｇ０７、Ｇ０８が基準信号である。
図２０は、本実施形態に係るＤＣ／ＤＣコンバータ１０を、昇圧コンバータとして動作させる場合に用いられる信号のタイミングチャートを示す。図２０は、昇圧モードで、入出力条件によりリアクトル電流ＩＬ１が不連続となる場合の例である。信号の表記については、昇圧モード１で説明したところに従う。ここでは、ＤＣ／ＤＣコンバータ１０の１次側の第１フルブリッジ回路１１に含まれる４つのスイッチング素子ＳＷ１～ＳＷ４に対する制御信号Ｇ１～Ｇ４、ＳＷ７及びＳＷ８に対する制御信号Ｇ０７及びＧ０８を基礎制御信号として、これらの信号から、２次側の第２フルブリッジ回路１２に含まれる４つのスイッチング素子ＳＷ５～ＳＷ８に対する制御信号を生成する。ここでは、基礎制御信号のうち、第１フルブリッジ回路１１に含まれるスイッチング素子ＳＷ１～ＳＷ４に対する制御信号に対しては変更されず、そのまま、制御信号として用いられるが、第２フルブリッジ回路１２に含まれるスイッチング素子ＳＷ５～ＳＷ８に対する制御信号は、基礎制御信号のうち、Ｇ２に対して位相量をシフトさせる等の処理とともに、スイッチング素子ＳＷ７、ＳＷ８に対する基礎制御信号であるＧ０７、Ｇ０８をそれぞれ入力の一つとする論理演算を行うことにより生成される。図２０では、上段から４つのＧ１～Ｇ４、Ｇ０７、Ｇ０８が基準信号である。
【0046】
信号Ｇ１，４＿ｓｈｉｆｔは、基準制御信号Ｇ１の位相を、ｆ３（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ遅らせた信号であり、信号Ｇ２，３＿ｓｈｉｆｔは、信号Ｇ１，４＿ｓｈｉｆｔの位相を反転させた信号である。ここでは、ｆ３（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔを変数とする所定の関数であり、負値が除外されたものである
そして、信号Ｔｏｆｆ１＿Ａは、基礎制御信号Ｇ２の位相を半周期遅らせた位相からさらにｆ４（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ進ませた信号であり、信号Ｔｏｆｆ１＿Ｂは、Ｔｏｆｆ１＿Ａの位相を反転させた信号である。ここでは、ｆ４（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、これらを変数とする所定の関数であり、負値が除外されたものである
そして、信号Ｔｏｆｆ１＿Ａは、基礎制御信号Ｇ２の位相を半周期遅らせた位相からさらにｆ４（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）だけ進ませた信号であり、信号Ｔｏｆｆ１＿Ｂは、Ｔｏｆｆ１＿Ａの位相を反転させた信号である。ここでは、ｆ４（Ｔ，ＴＯＮ，Ｖｉｎ，Ｖｏｕｔ）は、これらを変数とする所定の関数であり、負値が除外されたものである
【0047】
制御信号Ｇ５は、図１３（Ａ）に示されるように、信号Ｔｏｆｆ１＿Ａと、信号Ｇ０８との、ＡＮＤ論理素子２２０１３による論理積である。この論理演算回路２２０３は、同期整流用論理演算部２２に設けられている。制御信号Ｇ６は、図１３（Ｂ）に示されるように、信号Ｔｏｆｆ１＿Ｂと、信号Ｇ０７との、ＡＮＤ論理素子２２０１４による論理積である。この論理演算回路２２０４は、同期整流用論理演算部２２に設けられている。
この昇圧モード２において制御信号Ｇ５及びＧ６を生成する論理演算回路２２０３及び２２０４は、昇圧モード１と共通である。
この昇圧モード２において制御信号Ｇ５及びＧ６を生成する論理演算回路２２０３及び２２０４は、昇圧モード１と共通である。
【0048】
制御信号Ｇ７は、図１３（Ｃ）に示されるように、信号Ｇ２，３ｓｈｉｆｔと、信号Ｇ０７との、ＯＲ論理素子２２０１５による論理和である。この論理演算回路２２０５は、同期整流用論理演算部２２に設けられている。制御信号Ｇ８は、図１３（Ｄ）に示されるように、信号Ｇ１，４ｓｈｉｆｔと、信号Ｇ０８との、ＯＲ論理素子２２０１６による論理和である。この論理演算回路２２０６は、同期整流用論理演算部２２に設けられている。
この昇圧モード２において制御信号Ｇ７及びＧ８を生成する論理演算回路２２０５及び２２０６は、昇圧モード１と共通である。
この昇圧モード２において制御信号Ｇ７及びＧ８を生成する論理演算回路２２０５及び２２０６は、昇圧モード１と共通である。
【0049】
このようにして、生成された制御信号Ｇ１～Ｇ８は、制御信号出力部２１３から出力される。制御信号Ｇ１～Ｇ８により、ＤＣ／ＤＣコンバータ１０を駆動した場合のリアクト
ル電流ＩＬ１を図２０の最下段に示す。このとき、ＤＣ／ＤＣコンバータ１０は、＃４１～＃４６の状態を順に遷移する。各状態でのＤＣ／ＤＣコンバータ１０の電流経路の説明は省略するが、＃４３と＃４６の不連続となる状態を除き、同期整流が実現できている。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
ル電流ＩＬ１を図２０の最下段に示す。このとき、ＤＣ／ＤＣコンバータ１０は、＃４１～＃４６の状態を順に遷移する。各状態でのＤＣ／ＤＣコンバータ１０の電流経路の説明は省略するが、＃４３と＃４６の不連続となる状態を除き、同期整流が実現できている。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
【0050】
上述の降圧モード１、降圧モード２、昇圧モード１、昇圧モード２に対する同期制御用の制御信号を生成する際に、Ｇ１、Ｇ２を基準信号として利用しているが、Ｇ３、Ｇ４を基準信号としてもよい。
【0051】
〔実施例２〕
以下、本発明の実施例２に係る電力変換装置１及びＤＣ／ＤＣコンバータ１０について説明する。実施例２に係るＤＣ／ＤＣコンバータ１０は、制御ユニット３０の構成を除き、実施例１と同様であるため、同様の構成については、同様の符号を用いて詳細な説明を省略する。
以下、本発明の実施例２に係る電力変換装置１及びＤＣ／ＤＣコンバータ１０について説明する。実施例２に係るＤＣ／ＤＣコンバータ１０は、制御ユニット３０の構成を除き、実施例１と同様であるため、同様の構成については、同様の符号を用いて詳細な説明を省略する。
【0052】
図２１に制御ユニット３０のブロック図を示す。制御ユニット３０は、マイクロコントローラ等からなる主制御部３１と、アナログ回路又は小型ＣＰＵ等で構成される同期整流用論理演算部３２を含む。また、主制御部３１は、基準信号生成部２１１、同期整流用位相シフト量演算部２１２、制御信号出力部２１３、連続判定部３１１を含む。主制御部３１が、連続判定部３１１を含む点と、同期整流用論理演算部３２の構成が、実施例１に係る制御ユニット２０と異なるが、他の構成は共通である。連続判定部３１１は、電力変換装置１の入出力条件等の情報を取得し、テーブル等の連続判定手段を用いて、ＤＣ／ＤＣコンバータ１０の動作が連続モードとなるか、不連続モードとなるかを判定し、その判定結果を、連続モードのとき制御信号のＯＮ（すなわち１）、不連続モードのとき制御信号のＯＦＦ（すなわち０）と同等の電圧を出力する。ＤＣ／ＤＣコンバータ１０のこれら各部の具体的な機能については、後述する。
【0053】
＜降圧モード１＞
図２２は、本実施例に係るＤＣ／ＤＣコンバータ１０を、降圧コンバータとして動作させる場合に用いられる信号のタイミングチャートを示す。ここでは、ＤＣ／ＤＣコンバータ１０の１次側の第１フルブリッジ回路１１に含まれる４つのスイッチング素子ＳＷ１～ＳＷ４に対する制御信号Ｇ１～Ｇ４から、２次側の第２フルブリッジ回路１２に含まれる４つのスイッチング素子ＳＷ５～ＳＷ８に対する制御信号を生成する。図２２に示す、
このため、同期整流用の制御信号を生成する際の、信号処理の対象となる基礎制御信号を特に、基準信号という。図３に示す例では、上段から４つのＧ１～Ｇ４が基礎制御信号のタイミングチャートである。
図２２は、本実施例に係るＤＣ／ＤＣコンバータ１０を、降圧コンバータとして動作させる場合に用いられる信号のタイミングチャートを示す。ここでは、ＤＣ／ＤＣコンバータ１０の１次側の第１フルブリッジ回路１１に含まれる４つのスイッチング素子ＳＷ１～ＳＷ４に対する制御信号Ｇ１～Ｇ４から、２次側の第２フルブリッジ回路１２に含まれる４つのスイッチング素子ＳＷ５～ＳＷ８に対する制御信号を生成する。図２２に示す、
このため、同期整流用の制御信号を生成する際の、信号処理の対象となる基礎制御信号を特に、基準信号という。図３に示す例では、上段から４つのＧ１～Ｇ４が基礎制御信号のタイミングチャートである。
【0054】
信号Ｔｏｆｆ２＿１、信号Ｔｏｆｆ２＿２、信号Ｇ２＿ｓｈｉｆｔ及び信号Ｇ４＿ｓｈｉｆｔの生成方法は、実施例１に係る降圧モード１と同様であるため、説明を省略する。
制御信号Ｇ６及びＧ７は、図２３（Ａ）に示すように、信号Ｔｏｆｆ２＿２と、信号Ｇ２＿ｓｈｉｆｔとの、ＡＮＤ論理素子３２０１１による論理積の出力と、信号Ｇ２＿ｓｈｉｆｔと、連続判定信号との、ＡＮＤ論理素子３２０１２の出力との、ＯＲ論理素子３２０１３による論理和である。ここで、連続判定信号は、上述の連続判定部３１１の出力信号である。また、制御信号Ｇ５及びＧ８は、図２３（Ｂ）に示すように、信号Ｔｏｆｆ２＿１と、信号Ｇ４＿ｓｈｉｆｔとの、ＡＮＤ論理素子３２０１４による論理積の出力と、信号Ｇ４＿ｓｈｉｆｔと、連続判定信号との、ＡＮＤ論理素子３２０１５の出力との、Ｏ
Ｒ論理素子３２０１６による論理和である。この論理演算回路３２０１及び３２０２は、同期整流用論理演算部３２に設けられている。
制御信号Ｇ６及びＧ７は、図２３（Ａ）に示すように、信号Ｔｏｆｆ２＿２と、信号Ｇ２＿ｓｈｉｆｔとの、ＡＮＤ論理素子３２０１１による論理積の出力と、信号Ｇ２＿ｓｈｉｆｔと、連続判定信号との、ＡＮＤ論理素子３２０１２の出力との、ＯＲ論理素子３２０１３による論理和である。ここで、連続判定信号は、上述の連続判定部３１１の出力信号である。また、制御信号Ｇ５及びＧ８は、図２３（Ｂ）に示すように、信号Ｔｏｆｆ２＿１と、信号Ｇ４＿ｓｈｉｆｔとの、ＡＮＤ論理素子３２０１４による論理積の出力と、信号Ｇ４＿ｓｈｉｆｔと、連続判定信号との、ＡＮＤ論理素子３２０１５の出力との、Ｏ
Ｒ論理素子３２０１６による論理和である。この論理演算回路３２０１及び３２０２は、同期整流用論理演算部３２に設けられている。
【0055】
このようにして、生成された制御信号Ｇ１～Ｇ８は、制御信号出力部２１３から出力される。制御信号Ｇ１～Ｇ８により、ＤＣ／ＤＣコンバータ１０を駆動した場合のリアクトル電流ＩＬ１を図２２の最下段に示す。このとき、ＤＣ／ＤＣコンバータ１０は、＃５１～＃５６の状態を順に遷移する。各状態でのＤＣ／ＤＣコンバータ１０の電流経路の説明は省略するが、論理演算回路３２０１及び３２０２に連続判定信号を入力することで、連続か不連続かによりスイッチングパターンを変更せずに、＃５１～＃５６の全ての状態で同期整流が実現できる。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
【0056】
＜降圧モード２＞
図２４は、降圧モードで、入出力条件によりリアクトル電流ＩＬ１が不連続となる場合の例である。
図２４に示す例でも、Ｇ２が基準信号として選択されている。
信号Ｔｏｆｆ２＿１、信号Ｔｏｆｆ２＿２、信号Ｇ２＿ｓｈｉｆｔ及び信号Ｇ４＿ｓｈｉｆｔの生成方法は、実施例１に係る降圧モード１と同様であるため、説明を省略する。
制御信号Ｇ６及びＧ７は、図２３（Ａ）に示すように、信号Ｔｏｆｆ２＿２と、信号Ｇ２＿ｓｈｉｆｔとの、ＡＮＤ論理素子３２０１１による論理積の出力と、信号Ｇ２＿ｓｈｉｆｔと、連続判定信号との、ＡＮＤ論理素子３２０１２の出力との、ＯＲ論理素子３２０１３による論理和である。また、制御信号Ｇ５及びＧ８は、図２３（Ｂ）に示すように、信号Ｔｏｆｆ２＿１と、信号Ｇ４＿ｓｈｉｆｔとの、ＡＮＤ論理素子３２０１４による論理積の出力と、信号Ｇ４＿ｓｈｉｆｔと、連続判定信号との、ＡＮＤ論理素子３２０１５の出力との、ＯＲ論理素子３２０１６による論理和である。この降圧モード２において制御信号Ｇ５～Ｇ８を生成する論理演算回路３２０１及び３２０２は、実施例２の降圧モード１と共通である。
図２４は、降圧モードで、入出力条件によりリアクトル電流ＩＬ１が不連続となる場合の例である。
図２４に示す例でも、Ｇ２が基準信号として選択されている。
信号Ｔｏｆｆ２＿１、信号Ｔｏｆｆ２＿２、信号Ｇ２＿ｓｈｉｆｔ及び信号Ｇ４＿ｓｈｉｆｔの生成方法は、実施例１に係る降圧モード１と同様であるため、説明を省略する。
制御信号Ｇ６及びＧ７は、図２３（Ａ）に示すように、信号Ｔｏｆｆ２＿２と、信号Ｇ２＿ｓｈｉｆｔとの、ＡＮＤ論理素子３２０１１による論理積の出力と、信号Ｇ２＿ｓｈｉｆｔと、連続判定信号との、ＡＮＤ論理素子３２０１２の出力との、ＯＲ論理素子３２０１３による論理和である。また、制御信号Ｇ５及びＧ８は、図２３（Ｂ）に示すように、信号Ｔｏｆｆ２＿１と、信号Ｇ４＿ｓｈｉｆｔとの、ＡＮＤ論理素子３２０１４による論理積の出力と、信号Ｇ４＿ｓｈｉｆｔと、連続判定信号との、ＡＮＤ論理素子３２０１５の出力との、ＯＲ論理素子３２０１６による論理和である。この降圧モード２において制御信号Ｇ５～Ｇ８を生成する論理演算回路３２０１及び３２０２は、実施例２の降圧モード１と共通である。
【0057】
このようにして、生成された制御信号Ｇ１～Ｇ８は、制御信号出力部２１３から出力される。制御信号Ｇ１～Ｇ８により、ＤＣ／ＤＣコンバータ１０を駆動した場合のリアクトル電流ＩＬ１を図２４の最下段に示す。このとき、ＤＣ／ＤＣコンバータ１０は、＃６１～＃６６の状態を順に遷移する。論理演算回路３２０１及び３２０２に、連続判定信号を入力することで、不連続時にＡＮＤ論理素子３２０１２及び３２０１５が機能しないようになっている。各状態でのＤＣ／ＤＣコンバータ１０の電流経路の説明は省略するが、＃５３と＃５６の不連続となる状態を除き、同期整流が実現できている。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
【0058】
＜昇圧モード１＞
図２５は、実施例２に係るＤＣ／ＤＣコンバータ１０を、昇圧コンバータとして動作させる場合に用いられる信号のタイミングチャートを示す。ここでは、ＤＣ／ＤＣコンバータ１０の１次側の第１フルブリッジ回路１１に含まれる４つのスイッチング素子ＳＷ１～ＳＷ４に対する制御信号Ｇ１～Ｇ４、ＳＷ７及びＳＷ８に対する制御信号Ｇ０７及びＧ０
８を基礎制御信号として、これらの信号から、２次側の第２フルブリッジ回路１２に含まれる４つのスイッチング素子ＳＷ５～ＳＷ８に対する制御信号を生成する。ここでは、基礎制御信号のうち、第１フルブリッジ回路１１に含まれるスイッチング素子ＳＷ１～ＳＷ４に対する制御信号に対しては変更されず、そのまま、制御信号として用いられるが、第２フルブリッジ回路１２に含まれるスイッチング素子ＳＷ５～ＳＷ８に対する制御信号は、基礎制御信号のうち、Ｇ２に対して位相量をシフトさせる等の処理とともに、スイッチング素子ＳＷ７、ＳＷ８に対する基礎制御信号であるＧ０７、Ｇ０８をそれぞれ入力の一つとする論理演算を行うことにより生成される。このため、同期整流用の制御信号を生成する際の、信号処理の対象となる基礎制御信号を特に、基準信号という。図２５では、上段から４つのＧ１～Ｇ４、Ｇ０７、Ｇ０８が基準信号である。
図２５は、実施例２に係るＤＣ／ＤＣコンバータ１０を、昇圧コンバータとして動作させる場合に用いられる信号のタイミングチャートを示す。ここでは、ＤＣ／ＤＣコンバータ１０の１次側の第１フルブリッジ回路１１に含まれる４つのスイッチング素子ＳＷ１～ＳＷ４に対する制御信号Ｇ１～Ｇ４、ＳＷ７及びＳＷ８に対する制御信号Ｇ０７及びＧ０
８を基礎制御信号として、これらの信号から、２次側の第２フルブリッジ回路１２に含まれる４つのスイッチング素子ＳＷ５～ＳＷ８に対する制御信号を生成する。ここでは、基礎制御信号のうち、第１フルブリッジ回路１１に含まれるスイッチング素子ＳＷ１～ＳＷ４に対する制御信号に対しては変更されず、そのまま、制御信号として用いられるが、第２フルブリッジ回路１２に含まれるスイッチング素子ＳＷ５～ＳＷ８に対する制御信号は、基礎制御信号のうち、Ｇ２に対して位相量をシフトさせる等の処理とともに、スイッチング素子ＳＷ７、ＳＷ８に対する基礎制御信号であるＧ０７、Ｇ０８をそれぞれ入力の一つとする論理演算を行うことにより生成される。このため、同期整流用の制御信号を生成する際の、信号処理の対象となる基礎制御信号を特に、基準信号という。図２５では、上段から４つのＧ１～Ｇ４、Ｇ０７、Ｇ０８が基準信号である。
【0059】
信号Ｇ１，４＿ｓｈｉｆｔ、信号Ｇ２，３＿ｓｈｉｆｔ、信号Ｔｏｆｆ１＿Ａ及び信号Ｔｏｆｆ１＿Ｂの生成方法は、実施例１に係る昇圧モード１と、同様であるため、説明を省略する。
制御信号Ｇ５は、図２６（Ａ）に示すように、信号Ｔｏｆｆ１＿Ａと、信号Ｇ０８との、ＡＮＤ論理素子２２０１３による論理積の出力と、信号Ｇ０８と、信号Ｇ１，４＿ｓｈｉｆｔと、連続判定信号とのＡＮＤ論理素子３２０１８による論理積の出力とのＯＲ論理素子３２０１９による論理和である。この論理演算回路３２０３は、同期整流用論理演算部３２に設けられている。
制御信号Ｇ５は、図２６（Ａ）に示すように、信号Ｔｏｆｆ１＿Ａと、信号Ｇ０８との、ＡＮＤ論理素子２２０１３による論理積の出力と、信号Ｇ０８と、信号Ｇ１，４＿ｓｈｉｆｔと、連続判定信号とのＡＮＤ論理素子３２０１８による論理積の出力とのＯＲ論理素子３２０１９による論理和である。この論理演算回路３２０３は、同期整流用論理演算部３２に設けられている。
【0060】
制御信号Ｇ６は、図２６（Ｂ）に示されるように、信号Ｔｏｆｆ１＿Ｂと、信号Ｇ０７とのＡＮＤ論理素子３２０２０の出力と、信号０７と、信号Ｔｏｆｆ１＿Ｂと、信号Ｇ０７との、ＡＮＤ論理素子２２０１４による論理積の出力と、信号Ｇ０８と、信号Ｇ１，４＿ｓｈｉｆｔと、連続判定信号とのＡＮＤ論理素子３２０２１による出力との、ＯＲ論理素子３２０２２による論理和である。この論理演算回路３２０４は、同期整流用論理演算部３２に設けられている。
【0061】
制御信号Ｇ７は、図２６（Ｃ）に示されるように、信号Ｇ２，３＿ｓｈｉｆｔと、信号Ｇ０７との、ＯＲ論理素子３２０２３による論理和である。このＯＲ論理素子３２０２３を含む論理演算回路３２０５は、同期整流用論理演算部３２に設けられている。また、制御信号Ｇ８は、図２６（Ｄ）に示されるように、信号Ｇ１，４＿ｓｈｉｆｔと、信号Ｇ０８との、ＯＲ論理素子３２０２４による論理和である。このＯＲ論演算素子３２０２４を含む論理演算回路３２０６は、同期整流用論理演算部３２に設けられている。
【0062】
このようにして、生成された制御信号Ｇ１～Ｇ８は、制御信号出力部２１３から出力される。制御信号Ｇ１～Ｇ８により、ＤＣ／ＤＣコンバータ１０を駆動した場合のリアクトル電流ＩＬ１を図２５の最下段に示す。このとき、ＤＣ／ＤＣコンバータ１０は、＃７１～＃７６の状態を順に遷移する。各状態でのＤＣ／ＤＣコンバータ１０の電流経路の説明は省略するが、論理演算回路３２０１及び３２０２に連続判定信号を入力することで、連続か不連続かによりスイッチングパターンを変更せずに、＃７１～＃７６の全ての状態にわたって同期整流が実現できる。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
【0063】
＜昇圧モード２＞
図２７は、昇圧モードで、入出力条件によりリアクトル電流ＩＬ１が不連続となる場合の例である。
信号Ｇ１，４＿ｓｈｉｆｔ、信号Ｇ２，３＿ｓｈｉｆｔ、信号Ｔｏｆｆ１＿Ａ及び信号Ｔｏｆｆ１＿Ｂの生成方法は、実施例１に係る昇圧モード１と同様であるため、説明を省略する。また、制御信号Ｇ５～Ｇ８の生成方法も実施例２の昇圧モード１と同様であるため、説明を省略する。
図２７は、昇圧モードで、入出力条件によりリアクトル電流ＩＬ１が不連続となる場合の例である。
信号Ｇ１，４＿ｓｈｉｆｔ、信号Ｇ２，３＿ｓｈｉｆｔ、信号Ｔｏｆｆ１＿Ａ及び信号Ｔｏｆｆ１＿Ｂの生成方法は、実施例１に係る昇圧モード１と同様であるため、説明を省略する。また、制御信号Ｇ５～Ｇ８の生成方法も実施例２の昇圧モード１と同様であるため、説明を省略する。
【0064】
このようにして、生成された制御信号Ｇ１～Ｇ８は、制御信号出力部２１３から出力される。制御信号Ｇ１～Ｇ８により、ＤＣ／ＤＣコンバータ１０を駆動した場合のリアクトル電流ＩＬ１を図２７の最下段に示す。このとき、ＤＣ／ＤＣコンバータ１０は、＃８１～＃８６の状態を順に遷移する。各状態でのＤＣ／ＤＣコンバータ１０の電流経路の説明は省略するが、論理演算回路３２０３及び３２０４に連続判定信号を入力することで、不連続時にＡＮＤ論理素子３２０１８及び３２０２１が機能しないようになっている。各状態でのＤＣ／ＤＣコンバータ１０の電流経路の説明は省略するが、＃８３と＃８６の不連続となる状態を除き、同期整流が実現できている。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
このようにＤＣ／ＤＣコンバータ１０を含む電力変換装置１において、基準信号から、位相シフト量の演算と、論理演算回路による論理演算によって、スイッチング素子ＳＷ５～ＳＷ８の同期制御を行う制御信号を生成することができ、外付けのショットキーバリアダイオードや高性能なＣＰＵ等を必要としないので、コストを抑制し、回路面積を増大させることなく、同期整流を実現し、高効率の電力変換装置を提供することが可能となる。
【0065】
〔変形例〕
第１フルブリッジ回路１１及び第２フルブリッジ回路１２のどちらを２次側とするかは、力行／回生の運転状態を同期整流用論理演算部２２、３２に入力して判断するようにしてもよい。
上述の実施例１及び実施例２において、絶縁側双方向ＤＣ／ＤＣコンバータ１０を例として説明したが、本発明は、絶縁型、非絶縁型にかかわらず、双方向昇降圧チョッパや、双方向多機能チョッパについても適用することができる。
第１フルブリッジ回路１１及び第２フルブリッジ回路１２のどちらを２次側とするかは、力行／回生の運転状態を同期整流用論理演算部２２、３２に入力して判断するようにしてもよい。
上述の実施例１及び実施例２において、絶縁側双方向ＤＣ／ＤＣコンバータ１０を例として説明したが、本発明は、絶縁型、非絶縁型にかかわらず、双方向昇降圧チョッパや、双方向多機能チョッパについても適用することができる。
【0066】
なお、以下には本発明の構成要件と実施例の構成とを対比可能とするために、本発明の構成要件を図面の符号付きで記載しておく。
＜発明１＞
入力された電圧を平滑化するコンデンサ（Ｃ１）と、
第１スイッチング部（１１）と、
第２スイッチング部（１２）と、
リアクトル（Ｌｒ１，Ｌｒ２）と、
絶縁トランス（ＴＲ）と、
第２コンデンサ（Ｃ２）と、
前記第１スイッチング部（１１）及び前記第２スイッチング部（１２）のスイッチングを制御する制御部（２０）と、
を備え、
前記制御部（２０）が、前記リアクトル（Ｌｒ１，Ｌｒ２）及び前記絶縁トランス（ＴＲ）によって、直流電力を交流電力に変換し、前記第２コンデンサ（Ｃ２）によって、該交流電力を直流電力に変換する電力変換装置（１）において、
前記制御部（２０）は、
前記第１スイッチング部（ＳＷ１～ＳＷ４）のスイッチングを制御する第１スイッチング制御信号のうちの少なくともいずれかを基準信号とし、
前記基準信号の位相をシフトさせる位相シフト量を演算する位相シフト量演算部（２１２）と、
前記位相シフト量だけ前記基準信号の位相をシフトさせた信号を少なくとも一つの入力とする論理演算を行い、前記第２スイッチング部（ＳＷ５～ＳＷ８）のスイッチングを制御する第２スイッチング制御信号を出力する論理演算部（２２）と、
を有することを特徴とする電力変換装置（１）。
＜発明１＞
入力された電圧を平滑化するコンデンサ（Ｃ１）と、
第１スイッチング部（１１）と、
第２スイッチング部（１２）と、
リアクトル（Ｌｒ１，Ｌｒ２）と、
絶縁トランス（ＴＲ）と、
第２コンデンサ（Ｃ２）と、
前記第１スイッチング部（１１）及び前記第２スイッチング部（１２）のスイッチングを制御する制御部（２０）と、
を備え、
前記制御部（２０）が、前記リアクトル（Ｌｒ１，Ｌｒ２）及び前記絶縁トランス（ＴＲ）によって、直流電力を交流電力に変換し、前記第２コンデンサ（Ｃ２）によって、該交流電力を直流電力に変換する電力変換装置（１）において、
前記制御部（２０）は、
前記第１スイッチング部（ＳＷ１～ＳＷ４）のスイッチングを制御する第１スイッチング制御信号のうちの少なくともいずれかを基準信号とし、
前記基準信号の位相をシフトさせる位相シフト量を演算する位相シフト量演算部（２１２）と、
前記位相シフト量だけ前記基準信号の位相をシフトさせた信号を少なくとも一つの入力とする論理演算を行い、前記第２スイッチング部（ＳＷ５～ＳＷ８）のスイッチングを制御する第２スイッチング制御信号を出力する論理演算部（２２）と、
を有することを特徴とする電力変換装置（１）。
【符号の説明】
【0067】
１ ：電力変換装置
１１ ：第１フルブリッジ回路
１２ ：第２フルブリッジ回路
Ｃ１，Ｃ２ ：コンデンサ
Ｌｒ１，Ｌｒ２ ：リアクトル
ＴＲ ：絶縁トランス
ＳＷ１～ＳＷ８ ：スイッチング素子
２０ ：制御ユニット
２２ ：同期整流用論理演算部
２１２ ：同期整流用位相シフト量演算部
１１ ：第１フルブリッジ回路
１２ ：第２フルブリッジ回路
Ｃ１，Ｃ２ ：コンデンサ
Ｌｒ１，Ｌｒ２ ：リアクトル
ＴＲ ：絶縁トランス
ＳＷ１～ＳＷ８ ：スイッチング素子
２０ ：制御ユニット
２２ ：同期整流用論理演算部
２１２ ：同期整流用位相シフト量演算部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】