特許 7477835 半導体チップの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-23

(45)【発行日】2024-05-02

(54)【発明の名称】半導体チップの製造方法

(51)【国際特許分類】

   H01L 21/301 20060101AFI20240424BHJP

   H01L 21/304 20060101ALI20240424BHJP

   B23K 26/57 20140101ALI20240424BHJP

   B23K 26/53 20140101ALI20240424BHJP

【ＦＩ】

H01L21/78 Q

H01L21/78 V

H01L21/78 B

H01L21/78 F

H01L21/78 Y

H01L21/78 X

H01L21/304 611Z

B23K26/57

B23K26/53

【請求項の数】 4

(21)【出願番号】P 2020073157

(22)【出願日】2020-04-15

(65)【公開番号】P2021170594

(43)【公開日】2021-10-28

【審査請求日】2023-01-12

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(73)【特許権者】

【識別番号】000236436

【氏名又は名称】浜松ホトニクス株式会社

(73)【特許権者】

【識別番号】504139662

【氏名又は名称】国立大学法人東海国立大学機構

(74)【代理人】

【識別番号】110001128

【氏名又は名称】弁理士法人ゆうあい特許事務所

(72)【発明者】

【氏名】長屋 正武

(72)【発明者】

【氏名】原 一都

(72)【発明者】

【氏名】河口 大祐

(72)【発明者】

【氏名】油井 俊樹

(72)【発明者】

【氏名】笹岡 千秋

(72)【発明者】

【氏名】小島 淳

(72)【発明者】

【氏名】恩田 正一

【審査官】杢 哲次

(56)【参考文献】

【文献】特開２００６－３３２６８１（ＪＰ，Ａ）

【文献】特開２００７－１７３４６５（ＪＰ，Ａ）

【文献】特開２０１０－８７０９３（ＪＰ，Ａ）

【文献】特開２０１１－１９８９９２（ＪＰ，Ａ）

【文献】特開平９－１４８３３１（ＪＰ，Ａ）

【文献】特開２００８－２９４３７９（ＪＰ，Ａ）

【文献】特開２００８－２５２０６９（ＪＰ，Ａ）

【文献】特開２０１５－１５３８２６（ＪＰ，Ａ）

【文献】特開２０１４－１０３３９７（ＪＰ，Ａ）

【文献】特開２０２０－３５８２９（ＪＰ，Ａ）

【文献】特開２０１１－９６９２８（ＪＰ，Ａ）

【文献】特表２０１２－５０４８７５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３０１

Ｈ０１Ｌ ２１／３０４

Ｂ２３Ｋ ２６／５７

Ｂ２３Ｋ ２６／５３

(57)【特許請求の範囲】

【請求項1】

半導体素子が形成された半導体チップの製造方法であって、
窒化ガリウムで構成され、一面（１ａ）および他面（１ｂ）を有する窒化ガリウムウェハ（１）を用意することと、
前記窒化ガリウムウェハの一面上にエピタキシャル膜（３）を形成することにより、前記エピタキシャル膜側の面を一面（１０ａ）とすると共に前記窒化ガリウムウェハ側の面を他面（１０ｂ）とし、前記一面側に複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
前記複数のチップ形成領域に対し、前記半導体素子の一面側素子構成部分（１１）を形成することと、
前記加工ウェハの一面側に保持部材（２０）を配置することと、
前記チップ形成領域を分割する、または分割するための分割構造（１４、１６）を形成することと、
前記分割構造を形成した後、前記加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、前記加工ウェハの面方向に沿って、窒素がガリウムから分離されつつ前記分割構造から放出されたウェハ用変質層（１５）を形成することと、
前記ウェハ用変質層を境界として前記加工ウェハを分割することにより、前記加工ウェハを、前記加工ウェハの一面側のチップ構成ウェハ（３０）と、前記加工ウェハの他面側のリサイクルウェハ（４０）とに分割することと、
前記チップ構成ウェハにおける前記リサイクルウェハと分割された側の他面（３０ｂ）に、前記半導体素子の他面側素子構成部分（６０）を形成することと、
前記チップ構成ウェハから半導体チップ（１００）を取り出すことと、
前記リサイクルウェハを再び前記窒化ガリウムウェハとして利用することと、を行い、
前記分割構造を形成することでは、前記加工ウェハの他面側からレーザ光を照射することにより、前記チップ形成領域の外縁に、窒素をガリウムから分離させたチップ用変質層（１４）を形成し、
前記半導体チップを取り出すことの前に、前記保持部材をエキスパンドすることにより、前記チップ用変質層を境界として前記チップ形成領域を分割することを行う半導体チップの製造方法。

【請求項2】

前記分割構造を形成すること、および前記ウェハ用変質層を形成することでは、前記分割構造と前記ウェハ用変質層とが交差するように、前記分割構造および前記ウェハ用変質層を形成する請求項１に記載の半導体チップの製造方法。

【請求項3】

前記一面側素子構成部分を形成することの後、それぞれの前記チップ形成領域に対して特性検査を行うことを行い、
前記半導体チップを取り出すことでは、前記特性検査で良品と判定されたものみを取り出す請求項１または２に記載の半導体チップの製造方法。

【請求項4】

前記他面側素子構成部分を形成することでは、前記特性検査で良品と判定された前記チップ形成領域に対してのみ行う請求項３に記載の半導体チップの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、窒化ガリウム（以下では、単にＧａＮともいう）を含むチップ構成基板に半導体素子が形成された半導体チップの製造方法に関するものである。

【背景技術】

【0002】

従来より、半導体ウェハにエピタキシャル膜を形成して加工ウェハを形成し、当該加工ウェハに半導体素子を形成した後にチップ単位に分割することで半導体チップを製造する製造方法が提案されている（例えば、特許文献１参照）。具体的には、この製造方法では、加工ウェハのうちのエピタキシャル膜側の面を一面とし、加工ウェハのうちの半導体ウェハ側の面を他面とすると、まず、加工ウェハの一面側に拡散層や表面電極等の半導体素子の一面側の部分を構成する一面側素子構成部分を形成する。次に、加工ウェハの他面側を研削して所定の厚さまで薄くし、加工ウェハの他面側に、裏面電極等の半導体素子の他面側の部分を構成する他面側素子構成部分を形成する。その後、加工ウェハをチップ単位に分割する。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１６－２０７９０８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、本発明者らは、バンドギャップが広く、電子の飽和速度が大きい等の利点を有するＧａＮを含むチップ構成基板を用いた半導体チップについて検討している。そして、このような半導体チップを上記製造方法を利用して製造する場合、以下のようになる。

【0005】

すなわち、半導体ウェハとしてＧａＮウェハを用意し、ＧａＮウェハ上にＧａＮで構成されるエピタキシャル膜を成長させて加工ウェハを構成する。そして、加工ウェハに一面側素子構成部分を形成した後、加工ウェハの他面から研削する。その後、他面側素子部分を形成し、加工ウェハをチップ単位に分割する。

【0006】

しかしながら、この製造方法では、加工ウェハを他面から研削する。つまり、ＧａＮウェハを研削する。このため、半導体チップを製造する毎にＧａＮウェハを用意する必要があり、生産性が低くなる可能性がある。

【0007】

本発明は上記点に鑑み、生産性の向上を図ることができる半導体チップの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するための請求項１では、半導体素子が形成された半導体チップの製造方法であって、ＧａＮで構成され、一面（１ａ）および他面（１ｂ）を有するＧａＮウェハ（１）を用意することと、ＧａＮウェハの一面上にエピタキシャル膜（３）を形成することにより、エピタキシャル膜側の面を一面（１０ａ）とすると共にＧａＮウェハ側の面を他面（１０ｂ）とし、一面側に複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、複数のチップ形成領域に対し、半導体素子の一面側素子構成部分（１１）を形成することと、加工ウェハの一面側に保持部材（２０）を配置することと、チップ形成領域を分割する、または分割するための分割構造（１４、１６）を形成することと、分割構造を形成した後、加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、加工ウェハの面方向に沿って、窒素がガリウムから分離されつつ分割構造から放出されたウェハ用変質層（１５）を形成することと、ウェハ用変質層を境界として加工ウェハを分割することにより、加工ウェハを、加工ウェハの一面側のチップ構成ウェハ（３０）と、加工ウェハの他面側のリサイクルウェハ（４０）とに分割することと、チップ構成ウェハにおけるリサイクルウェハと分割された側の他面（３０ｂ）に、半導体素子の他面側素子構成部分（６０）を形成することと、チップ構成ウェハから半導体チップ（１００）を取り出すことと、リサイクルウェハを再びＧａＮウェハとして利用することと、を行い、前記分割構造を形成することでは、前記加工ウェハの他面側からレーザ光を照射することにより、前記チップ形成領域の外縁に、窒素をガリウムから分離させたチップ用変質層（１４）を形成し、前記半導体チップを取り出すことの前に、前記保持部材をエキスパンドすることにより、前記チップ用変質層を境界として前記チップ形成領域を分割することを行う。

【0009】

これによれば、加工ウェハをチップ構成ウェハとリサイクルウェハとに分割し、リサイクルウェハを再びＧａＮウェハとして利用する。このため、半導体チップを製造する度にＧａＮウェハを新たに用意する必要がなく、ＧａＮウェハを有効利用できる。したがって、半導体チップの生産性の向上を図ることができる。

【0010】

また、ウェハ用変質層を形成する際には、分割構造から窒素が放出されるようにしている。このため、ウェハ用変質層を形成する際に各チップ形成領域に発生する歪みを小さくでき、半導体チップに不具合が発生することを抑制できる。

【0013】

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

【図面の簡単な説明】

【0014】

【図1A】第１実施形態における半導体チップの製造工程を示す断面図である。

【図1B】図１Ａに続く半導体チップの製造工程を示す断面図である。

【図1C】図１Ｂに続く半導体チップの製造工程を示す断面図である。

【図1D】図１Ｃに続く半導体チップの製造工程を示す断面図である。

【図1E】図１Ｄに続く半導体チップの製造工程を示す断面図である。

【図1F】図１Ｅに続く半導体チップの製造工程を示す断面図である。

【図1G】図１Ｆに続く半導体チップの製造工程を示す断面図である。

【図1H】図１Ｇに続く半導体チップの製造工程を示す断面図である。

【図1I】図１Ｈに続く半導体チップの製造工程を示す断面図である。

【図1J】図１Ｇに続く半導体チップの製造工程を示す断面図である。

【図2】加工ウェハの模式図である。

【図3A】チップ用変質層を形成せずにウェハ用変質層を形成した場合の模式図である。

【図3B】チップ用変質層を形成した後にウェハ用変質層を形成した場合の模式図である。

【図4】第２実施形態における不良品となるチップ形成領域を示す加工ウェハの模式図である。

【図5】第３実施形態における半導体チップの製造工程を示す断面図である。

【発明を実施するための形態】

【0015】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

【0016】

（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。以下では、ＧａＮを含むチップ構成基板１１０に半導体素子が形成された半導体チップ１００の製造方法について説明する。

【0017】

まず、図１Ａに示されるように、一面１ａおよび他面１ｂを有し、バルクウェハ状とされているＧａＮウェハ１を用意する。例えば、ＧａＮウェハ１は、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０^１７～５×１０^１９ｃｍ^－３とされたものが用いられる。ＧａＮウェハ１の厚みについては任意であるが、例えば４００μｍ程度のものを用意している。なお、本実施形態のＧａＮウェハ１は、一面１ａがＧａ面とされ、他面１ｂがＮ面とされている。また、このＧａＮウェハ１は、下記半導体チップ１００の製造工程を行った後では、後述する図１Ｊのリサイクルウェハ４０を再利用することで用意される。そして、必要に応じ、ＧａＮウェハ１の他面１ｂ等に、酸化膜等で構成される保護膜を形成してもよい。

【0018】

次に、図１Ｂに示されるように、ＧａＮウェハ１の一面１ａ上に、１０～６０μｍ程度のＧａＮで構成されるエピタキシャル膜３を形成することにより、複数のチップ形成領域ＲＡを有する加工ウェハ１０を用意する。本実施形態では、エピタキシャル膜３は、ｎ^＋型エピタキシャル層３ａと、ｎ^－型エピタキシャル層３ｂとがＧａＮウェハ１側から順に成膜されて構成される。例えば、ｎ^＋型エピタキシャル層３ａは、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０^１７～１×１０^１８ｃｍ^－３程度とされる。ｎ^－型エピタキシャル層３ｂは、シリコン等がドーパントされ、不純物濃度が１×１０^１７～４×１０^１７ｃｍ^－３程度とされる。

【0019】

なお、ｎ^－型エピタキシャル層３ｂは、後述する拡散層１２等の一面側素子構成部分１１が形成される部分であり、例えば、厚さが８～１０μｍ程度とされる。ｎ^＋型エピタキシャル層３ａは、後述する半導体チップ１００の厚さを確保するための部分であり、例えば、厚さが４０～５０μｍ程度とされる。なお、ｎ^＋型エピタキシャル層３ａとｎ^－型エピタキシャル層３ｂとの厚みの大小については任意であるが、ここでは半導体チップ１００の厚みを確保できるようにｎ^＋型エピタキシャル層３ａをｎ^－型エピタキシャル層３ｂよりも厚くしてある。以下では、加工ウェハ１０のうちのエピタキシャル膜３側の面を加工ウェハ１０の一面１０ａとし、加工ウェハ１０のうちのＧａＮウェハ１側の面を加工ウェハ１０の他面１０ｂとする。そして、各チップ形成領域ＲＡは、加工ウェハ１０の一面１０ａ側に構成される。

【0020】

次に、図１Ｃに示されるように、一般的な半導体製造プロセスを行い、各チップ形成領域ＲＡに、拡散層１２やゲート電極１３、図示しない表面電極、配線パターン、パッシベーション膜等の半導体素子における一面側素子構成部分１１を形成する工程を行う。なお、ここでの半導体素子は、種々の構成のものが採用され、例えば、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistorの略）等のパワーデバイスや、発光ダイオード等の光半導体素子が採用される。その後、必要に応じ、加工ウェハ１０の一面１０ａ側に、レジスト等で構成される表面保護膜を形成する。

【0021】

続いて、図１Ｄに示されるように、加工ウェハ１０の一面１０ａ側に保持部材２０を配置する。保持部材２０は、例えば、基材２１と粘着剤２２とを有するダイシングテープ等が用いられる。基材２１は、製造工程中に反り難い材料で構成され、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤２２は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。この場合、粘着剤２２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。但し、粘着剤２２は、後述する図１Ｈの他面側素子構成部分６０を形成する際にも粘着力を維持する材料で構成される。

【0022】

次に、図１Ｅに示されるように、加工ウェハ１０の他面１０ｂからレーザ光Ｌを照射し、各チップ形成領域ＲＡの境界を含む外縁にチップ用変質層１４を形成する。なお、本実施形態では、図２に示されるように、各チップ形成領域ＲＡは、矩形状とされている。また、本実施形態では、チップ用変質層１４が分解構造に相当する。

【0023】

具体的には、レーザ光Ｌを発振するレーザ光源、レーザ光の光軸（すなわち、光路）の向きを変えるように配置されたダイクロイックミラー、およびレーザ光を集光するための集光用レンズ（すなわち、集光光学系）、変位可能なステージ等を有するレーザ装置を用意する。そして、チップ用変質層１４を形成する際には、加工ウェハ１０をステージに載置し、レーザ光Ｌの集光点が各チップ形成領域ＲＡの外縁に沿って相対的に走査されるように、ステージ等の位置を調整する。

【0024】

これにより、各チップ形成領域ＲＡの外縁には、熱エネルギーによってガリウムと窒素とが分解されたチップ用変質層１４が形成される。より詳しくは、レーザ光Ｌを照射することにより、窒素がガスとして蒸発すると共にガリウムが析出されたチップ用変質層１４が形成される。なお、チップ用変質層１４は、窒素が分離されることにより、微小な空孔が構成された状態となっている。また、チップ用変質層１４は、各チップ形成領域ＲＡの境界においては、隣合うチップ形成領域ＲＡで共用とされる。つまり、チップ形成領域ＲＡが隣接している部分では、チップ用変質層１４は、チップ形成領域ＲＡの境界に沿って形成される。

【0025】

また、本実施形態では、チップ用変質層１４を形成する際には、ステージ等を適宜移動させ、各チップ形成領域ＲＡの外縁において、加工ウェハ１０の厚さ方向の異なる二箇所所以上の複数箇所に集光点が移動するようにレーザ光Ｌを照射する。この場合、加工ウェハ１０の厚さ方向の異なる箇所にチップ用変質層１４が形成されるが、各チップ用変質層１４は、互いに離れていてもよいし、繋がっていてもよい。また、加工ウェハ１０の厚さ方向の異なる二箇所以上の複数個所に集光点を移動させる場合には、加工ウェハ１０の一面１０ａ側から他面１０ｂ側に向かって集光点が移動される。

【0026】

なお、チップ用変質層１４は、後述する図１Ｆのウェハ用変質層１５を形成する際、ウェハ用変質層１５を形成することによって発生する窒素がチップ用変質層１４の空孔を介して外部に放出できるように形成される。また、特に限定されるものではないが、本実施形態では、チップ用変質層１４を形成する際には、レーザ光Ｌとして、固体レーザ光であって、波長が５３２ｎｍのグリーンレーザが用いられる。そして、レーザ光Ｌは、加工点出力が２μＪ、パルス幅が５００ｐｓ、加工速度が５００ｍｍ／ｓとされて照射される。但し、これらの条件は１例であり、本発明者らは、レーザ光Ｌの加工点出力がさらに低い場合やパルス幅がさらに短い場合等においても、適切にチップ用変質層１４が形成されることを確認している。また、本発明者らは、レーザ光Ｌの加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切にチップ用変質層１４が形成されることを確認している。

【0027】

続いて、図１Ｆに示されるように、加工ウェハ１０の他面１０ｂからレーザ光Ｌを照射し、加工ウェハ１０の一面１０ａから所定深さＬとなる位置に、加工ウェハ１０の面方向に沿ったウェハ用変質層１５を形成する。本実施形態では、上記のチップ用変質層１４を形成する際のレーザ装置を用いてウェハ用変質層１５を形成する。

【0028】

そして、ウェハ用変質層１５を形成する場合には、レーザ光Ｌの集光点が加工ウェハ１０の面方向に沿って相対的に走査されるように、ステージ等の位置を調整する。これにより、加工ウェハ１０には、面方向に沿ったウェハ用変質層１５が形成される。なお、ウェハ用変質層１５は、上記チップ用変質層１４と同様に、窒素がガスとして蒸発すると共にガリウムが析出された構成とされる。

【0029】

この場合、本実施形態では、チップ用変質層１４と交差する、またはチップ用変質層１４の直下を通るようにウェハ用変質層１５を形成する。これにより、本実施形態では、ウェハ用変質層１５を形成する際に各チップ形成領域ＲＡに大きな歪が印加されることを抑制できる。

【0030】

すなわち、チップ用変質層１４を形成しない場合には、図３Ａに示されるように、ウェハ用変質層１５を形成する際に発生した窒素が外部に放出され難いため、ウェハ用変質層１５を形成したことによる加工ウェハ１０の歪みが大きくなり易い。一方、本実施形態では、チップ用変質層１４が形成されており、ウェハ用変質層１５は、チップ用変質層１４と交差する、またはチップ用変質層１４の直下を通るように形成されている。このため、図３Ｂに示されるように、ウェハ用変質層１５を形成する際に発生する窒素は、チップ用変質層１４の空孔を介して外部に放出され易くなる。したがって、ウェハ用変質層１５を形成したことによる加工ウェハ１０の歪が大きくなることを抑制でき、各チップ形成領域ＲＡに印加される歪を小さくできる。

【0031】

なお、特に限定されるものではないが、本実施形態では、ウェハ用変質層１５を形成する際には、レーザ光Ｌとして、固体レーザ光であって、波長が５３２ｎｍのグリーンレーザが用いられる。そして、レーザ光Ｌは、加工点出力が０．１～０．３μＪ、パルス幅が５００ｐｓ、加工速度が５０～５００ｍｍ／ｓとされて照射される。但し、これらの条件は１例であり、本発明者らは、レーザ光の加工点出力がさらに低い場合やパルス幅等がさらに短い場合等においても、適切にウェハ用変質層１５が形成されることを確認している。また、本発明者らは、レーザ光Ｌの加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切にウェハ用変質層１５が形成されることを確認している。

【0032】

また、ウェハ用変質層１５を形成する際の所定深さＬは、半導体チップ１００のハンドリングのし易さや耐圧等に応じて設定され、１０～２００μｍ程度とされる。この場合、ウェハ用変質層１５は、エピタキシャル膜３の厚さに応じて形成される場所が変更され、エピタキシャル膜３の内部、エピタキシャル膜３とＧａＮウェハ１との境界、またはＧａＮウェハ１の内部のいずれかに形成される。なお、図１Ｆでは、エピタキシャル膜３とＧａＮウェハ１との境界にウェハ用変質層１５を形成する例を示している。

【0033】

但し、後述するように、加工ウェハ１０におけるＧａＮウェハ１の少なくとも一部は、リサイクルウェハ４０として再利用される。このため、ウェハ用変質層１５は、エピタキシャル膜３の内部、またはエピタキシャル膜３とＧａＮウェハ１との境界に形成されることが好ましい。また、ウェハ用変質層１５がＧａＮウェハ１の内部に形成される場合には、ウェハ用変質層１５は、ＧａＮウェハ１の一面１ａ側に形成されることが好ましい。

【0034】

なお、ウェハ用変質層１５がエピタキシャル膜３の内部に形成される場合、ウェハ用変質層１５は、半導体素子を構成するｎ^－型エピタキシャル層３ｂではなく、ｎ^＋型エピタキシャル層３ａの内部に形成される。以下では、加工ウェハ１０のうちのウェハ用変質層１５より一面１０ａ側の部分をチップ構成ウェハ３０とし、加工ウェハ１０のうちのウェハ用変質層１５より他面１０ｂ側の部分をリサイクルウェハ４０として説明する。

【0035】

次に、図１Ｇに示されるように、加工ウェハ１０の他面１０ｂ側に補助部材５０を配置する。なお、補助部材５０は、図１Ｇでは簡略化して示しているが、例えば、保持部材２０と同様に、基材と、粘着力を変化させることのできる粘着剤とで構成される。この場合、補助部材５０における基材は、例えば、ガラス、シリコン基板、セラミックス等で構成され、補助部材５０における粘着剤は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。そして、保持部材２０および補助部材５０を把持して加工ウェハ１０の厚さ方向に引張力等を印加し、ウェハ用変質層１５を境界（すなわち、分岐の起点）としてチップ構成ウェハ３０とリサイクルウェハ４０とに分割する。なお、以下では、チップ構成ウェハ３０のうちの一面側素子構成部分１１が形成されている側の面を一面３０ａとし、チップ構成ウェハ３０のうちの分割された面側を他面３０ｂとし、リサイクルウェハ４０のうちの分割された面側を一面４０ａとして説明する。また、図１Ｇ以降の各図では、チップ構成ウェハ３０の他面３０ｂおよびリサイクルウェハ４０の一面４０ａに残存するウェハ用変質層１５等を適宜省略して示している。

【0036】

その後、図１Ｈに示されるように、一般的な半導体製造プロセスを行い、チップ構成ウェハ３０の他面３０ｂに、裏面電極を構成する金属膜６１等の半導体素子における他面側素子構成部分６０を形成する工程を行う。

【0037】

なお、この他面側素子構成部分６０を形成する工程の前に、必要に応じて、ＣＭＰ（chemical mechanical polishingの略)法等でチップ構成ウェハ３０の他面３０ｂを平坦化する工程を行うようにしてもよい。図１Ｈは、チップ構成ウェハ３０の他面３０ｂを平坦化した場合の図を示している。また、他面側素子構成部分６０を形成する工程を行った後、必要に応じて、金属膜６１とチップ構成ウェハ３０の他面３０ｂとをオーミック接触とするため、レーザアニール等の加熱処理等を行うようにしてもよい。

【0038】

続いて、図１Ｉに示されるように、保持部材２０をエキスパンドし、チップ用変質層１４を境界（すなわち、分岐の起点）として各チップ形成領域ＲＡを分割する。その後、加熱処理や光を照射する等して粘着剤２２の粘着力を弱まらせ、半導体チップ１００をピックアップする。これにより、半導体チップ１００が製造される。なお、各チップ形成領域ＲＡを分割する前には、必要に応じ、金属膜６１のうちの各チップ形成領域ＲＡの境界にスリット等を形成しておくことにより、チップ形成領域ＲＡ毎に金属膜６１を容易に分割できる。この場合、図１Ｈの工程において、分割される部分を覆うメタルマスクを用意し、分割される部分に金属膜６１が形成されないようにしてもよい。

【0039】

また、上記のように製造される半導体チップ１００は、一面１１０ａ、一面と反対側の他面１１０ｂ、一面１１０ａと他面１１０ｂとを繋ぐ側面１１０ｃを有するチップ構成基板１１０を備えた構成となる。また、チップ構成基板１１０は、ＧａＮで構成されるエピタキシャル膜３を有し、一面１１０ａ側に一面側素子構成部分１１が形成され、他面１１０ｂ側に他面側素子構成部分６０が形成された構成となる。そして、半導体チップ１００は、チップ用変質層１４を境界として分割されることで構成されるため、側面１１０ｃにチップ用変質層１４が残存した状態となっている。この場合、チップ用変質層１４は、ガリウムと窒素とが分離されてガリウムが析出した層であり、微小な凹凸が形成された状態となっている。このため、本実施形態の製造方法では、ハンドリング等がし易い半導体チップ１００が製造される。

【0040】

また、図１Ｊに示されるように、図１Ｇで構成されたリサイクルウェハ４０には、一面４０ａに対して研磨装置７０等を用いたＣＭＰ法を行うことにより、当該一面４０ａを平坦化する。そして、平坦化したリサイクルウェハ４０をＧａＮウェハ１とし、再び上記図１Ａ以降の工程を行う。これにより、ＧａＮウェハ１は、半導体チップ１００を構成するのに複数回利用されることができる。

【0041】

以上説明した本実施形態によれば、加工ウェハ１０をチップ構成ウェハ３０とリサイクルウェハ４０とに分割し、リサイクルウェハ４０を再びＧａＮウェハ１として利用する。このため、半導体チップ１００を製造する度にＧａＮウェハ１を新たに用意する必要がなく、ＧａＮウェハ１を有効利用できる。したがって、半導体チップ１００の生産性の向上を図ることができる。

【0042】

また、ウェハ用変質層１５を形成する際には、チップ用変質層１４を介してウェハ用変質層１５を形成する際に発生する窒素が放出されるようにしている。このため、各チップ形成領域ＲＡに発生する歪みを小さくでき、半導体チップ１００に不具合が発生することを抑制できる。

【0043】

さらに、各チップ形成領域ＲＡの間にチップ用変質層１４を形成している。そして、各チップ形成領域ＲＡを分割する際には、保持部材２０をエキスパンドすることにより、チップ用変質層１４を境界として分割している。このため、例えば、各チップ形成領域ＲＡをダイシングブレード等で分割する場合と比較して、各チップ形成領域ＲＡの間の領域を狭くできる。したがって、加工ウェハ１０から製造される半導体チップ１００の個数の増加を図ることができる。

【0044】

また、加工ウェハ１０をチップ構成ウェハ３０とリサイクルウェハ４０とに分割する際には、レーザ光Ｌを照射してウェハ用変質層１５を形成し、ウェハ用変質層１５を境界としてチップ構成ウェハ３０とリサイクルウェハ４０とに分割する。このため、ＣＭＰ法等によって加工ウェハ１０の他面１０ｂから研削等して厚さを薄くする場合と比較して、製造時間の短縮化を図ることができる。

【0045】

そして、チップ用変質層１４を境界として各チップ形成領域ＲＡを分割しているため、半導体チップ１００の側面１１０ｃは、チップ用変質層１４を有する構成となり、微小な凹凸が形成された状態となっている。このため、半導体チップ１００のハンドリングをし易くできる。

【0046】

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、特性検査を行うようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

【0047】

本実施形態では、図１Ｃの一面側素子構成部分１１を形成する工程の後、各チップ形成領域ＲＡに対してＷＡＴ（wafer acceptance testの略）検査等の特性検査を行う。そして、各チップ形成領域ＲＡに形成されている半導体素子の一面側素子構成部分１１が良品であるか不良品であるかを判定する。この場合、例えば、図４に示されるように、各チップ形成領域ＲＡに対して良品と不良品とが判定される。なお、図４では、不良品と判定されたチップ形成領域ＲＡにハッチングを施してある。

【0048】

その後、図１Ｉの工程において、半導体チップ１００を保持部材２０からピックアップする際には、良品のみをピックアップするようにする。

【0049】

これによれば、不良品をピックアップしないため、管理を行い易くなる等のその後の工程等を簡略化できる。

【0050】

（第２実施形態の変形例）
上記第２実施形態の変形例について説明する。上記第２実施形態において、特性検査にて不良品と判断されたチップ形成領域ＲＡには、図１Ｈの工程において、裏面電極を構成する金属膜６１等の他面側素子構成部分６０を形成しないようにしてもよい。例えば、金属膜６１を形成する際には、不良品と判断されたチップ形成領域ＲＡを覆うように構成されたメタルマスクを用意し、当該メタルマスクを用いて金属膜６１を形成するようにすればよい。

【0051】

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、チップ形成領域ＲＡをダイシングブレードで分割するようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

【0052】

本実施形態では、図１Ｅの工程にてチップ用変質層１４を形成する代わりに、図５に示されるように、チップ形成領域ＲＡをダイシングブレードで分割し、チップ形成領域ＲＡの境界を含む外縁にスリット１６を形成する。なお、本実施形態では、スリット１６が分割構造に相当している。また、本実施形態では、図１Ｄの保持部材２０を配置する工程は、図５の工程を行った後に行われる。

【0053】

そして、図１Ｆの工程では、ウェハ用変質層１５を形成する際の窒素がスリット１６を介して外部に放出されるように、スリット１６と交差する、またはスリット１６の直下を通るウェハ用変質層１５を形成する。

【0054】

その後、図１Ｈの工程では、スリット１６内に金属膜６１が形成されないように構成されたメタルマスクを用意し、金属膜６１を形成する。つまり、スリット１６を被覆するメタルマスクを用意して金属膜６１を形成する。そして、図１Ｉの工程では、必要に応じ、保持部材２０をエキスパンドして各半導体チップ１００の間隔を確保した後、半導体チップ１００をピックアップする。

【0055】

以上説明したように、ウェハ用変質層１５を形成する前にスリット１６を形成しても、上記第１実施形態と同様の効果を得ることができる。

【0056】

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

【0057】

例えば、上記各実施形態において、エピタキシャル膜３は、ｎ^－型エピタキシャル層３ｂのみで構成されていてもよい。

【0058】

また、上記各実施形態において、図１Ｈの工程では、チップ構成ウェハ３０の他面３０ｂを研磨せずに金属膜６１を形成するようにしてもよい。例えば、半導体素子として光半導体素子等を形成する場合には、半導体チップ１００の他面１１０ｂ側に凹凸構造を形成することにより、他面１１０ｂ側から効果的に光を取り出すことが可能となる。そして、加工ウェハ１０をチップ構成ウェハ３０とリサイクルウェハ４０とに分割した直後においては、チップ構成ウェハ３０の他面３０ｂは、ウェハ用変質層１５が残存した状態となっており、微小な凹凸が形成された状態となっている。このため、光半導体素子を形成する場合には、チップ構成ウェハ３０の他面３０ｂを研磨せず、ウェハ用変質層１５の凹凸を利用するようにしてもよい。

【0059】

さらに、上記各実施形態において、図１Ｂのエピタキシャル膜３を形成する工程では、ＧａＮウェハ１の他面１ｂ側にもエピタキシャル膜が形成されるようにしてもよい。これによれば、例えば、ウェハ用変質層１５をＧａＮウェハ１内に形成する場合においても、リサイクルウェハ４０として所定以上の厚さを残し易くなり、再利用できる回数の増加を図ることができる。

【0060】

また、上記第１、第２実施形態において、図１Ｄの保持部材２０を配置する工程の前に、図１Ｅのチップ用変質層１４を形成する工程を行うようにしてもよい。この場合、レーザ光Ｌは、加工ウェハ１０の一面１０ａ側から照射するようにしてもよい。但し、加工ウェハ１０の一面１０ａからレーザ光Ｌを照射する場合、一面１０ａ側に形成される表面電極や配線パターン等によってレーザ光Ｌの集光点の位置がばらつく可能性がある。このため、好ましくは、加工ウェハ１０の他面１０ｂからレーザ光を照射するのがよい。

【0061】

そして、上記各実施形態を適宜組み合わせてもよい。例えば、上記第２実施形態を上記第３実施形態に組み合わせ、スリット１６を形成しつつ、特性検査等を行うようにしてもよい。

【符号の説明】

【0062】

１ ＧａＮウェハ
１ａ 一面
１ｂ 他面
３ エピタキシャル膜
１０ 加工ウェハ
１０ａ 一面
１０ｂ 他面
１３ チップ用変質層
１４ ウェハ用変質層
４０ チップ構成ウェハ
４０ｂ 他面
５０ リサイクルウェハ
６０ 半導体チップ

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図1F】

【図1G】

【図1H】

【図1I】

【図1J】

【図2】

【図3A】

【図3B】

【図4】

【図5】