知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特許7479394量子コンピューティング・デバイス用のトランズモン・キュービット・フリップチップ構造体の製造
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-04-25
(45)【発行日】2024-05-08
(54)【発明の名称】量子コンピューティング・デバイス用のトランズモン・キュービット・フリップチップ構造体の製造
(51)【国際特許分類】
H10N 60/01 20230101AFI20240426BHJP
H01L 21/60 20060101ALI20240426BHJP
G06N 10/40 20220101ALI20240426BHJP
【ＦＩ】
H10N60/01 W
H01L21/92 603A
H01L21/60 311Q
G06N10/40
【請求項の数】
15
(21)【出願番号】P 2021560919
(86)(22)【出願日】2020-06-15
(65)【公表番号】
(43)【公表日】2022-08-24
(86)【国際出願番号】 EP2020066437
(87)【国際公開番号】W WO2020254226
(87)【国際公開日】2020-12-24
【審査請求日】2022-11-21
(31)【優先権主張番号】16/445,764
(32)【優先日】2019-06-19
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(72)【発明者】
【氏名】チョウ、ジェリー
(72)【発明者】
【氏名】ローゼンブラット、サミー
【審査官】杉山 芳弘
(56)【参考文献】
【文献】国際公開第２０１８／２１２０４１（ＷＯ，Ａ１）
【文献】特表２０２０－５１１７９４（ＪＰ，Ａ）
【文献】特開昭５８－２０７６８６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／０１６５２４４（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１９／０１６５２３８（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｎ ６０／０１
Ｈ０１Ｌ ２１／６０
Ｇ０６Ｎ １０／４０
(57)【特許請求の範囲】
【請求項1】
量子コンピューティング・デバイスを製造する方法であって、前記方法が、第１の基板と、パッドの第１のセットと、前記第１の基板上に配されたジョセフソン接合のセットとを有する第１のチップを形成すること、および
第２の基板と、前記第２の基板上に、パッドの前記第１のセットと向い合せに配されるパッドの第２のセットと、パッドの前記第２のセットのサブセット上に形成される第２の層とを有する第２のチップを形成すること
を含み、前記第２の層が、前記第１のチップと前記第２のチップとを接合するように構成され、パッドの前記第２のセットの前記サブセットがジョセフソン接合の前記セットのサブセットに対応し、ジョセフソン接合の前記セットの前記サブセットが、キュービットのセットの中のキュービット間の周波数衝突を回避するように選択され、キュービットの前記セットの中のキュービットが、ジョセフソン接合の前記サブセットの中のジョセフソン接合に由来する、
方法。
【請求項2】
ジョセフソン接合の前記セットにおいて使用不可能なジョセフソン接合を形成することをさらに含み、ジョセフソン接合の前記セットの中の第１のジョセフソン接合が、ジョセフソン接合の前記セットの前記サブセットから前記第１のジョセフソン接合が除外されたことに応答して、前記使用不可能なジョセフソン接合になるように変更される、
請求項１に記載の方法。
【請求項3】
パッドの前記第１のセットにおいて切り離されたパッドを形成することをさらに含み、パッドの前記第１のセットが、前記第１のジョセフソン接合に電気的に結合された第１のパッドを含み、前記第１のパッドが、前記第１のジョセフソン接合から電気的に切り離されて前記切り離されたパッドを形成し、前記切り離されたパッドが、前記第１のジョセフソン接合を使用不可能にする、
請求項２に記載の方法。
【請求項4】
前記第１のジョセフソン接合がもはやジョセフソン接合として動作しないように、前記第１のジョセフソン接合の電気特性が変更される、請求項２に記載の方法。
【請求項5】
ジョセフソン接合の前記セットの前記サブセットが、ジョセフソン接合の前記セットのそれぞれのジョセフソン接合に関連したパラメータの測定に基づいて選択される、請求項１ないし４のいずれかに記載の方法。
【請求項6】
特定のキュービットに関連した共振周波数が、（ｉ）前記特定のキュービットが使用するジョセフソン接合に関連する測定されたパラメータに基づいて計算された予測共振周波数と、（ｉｉ）前記特定のキュービットの実際の測定共振周波数との集合から選択された１つの要素である、請求項５に記載の方法。
【請求項7】
前記パラメータが、ジョセフソン接合の前記セットの中のジョセフソン接合に関連した抵抗を含む、請求項５に記載の方法。
【請求項8】
前記抵抗が、前記ジョセフソン接合の常伝導状態抵抗である、請求項７に記載の方法。
【請求項9】
前記第１のチップ上に形成された突起物の第１のセットを形成すること、および前記第２のチップの前記第２の層上に形成されたバンプのセットを形成すること
をさらに含み、バンプの前記セットが、室温範囲においてしきい延性よりも高い延性を有する材料で形成され、バンプの前記セットが、突起物の前記第１のセットに冷間圧接されるように構成されている、
請求項１ないし８のいずれかに記載の方法。
【請求項10】
突起物の前記第１のセットが、金および白金を含む集合から選択された少なくとも１つの要素を含む、請求項９に記載の方法。
【請求項11】
バンプの前記セットが、インジウム、スズ、鉛およびビスマスを含む集合から選択された少なくとも１つの要素を含む、請求項９または１０に記載の方法。
【請求項12】
前記冷間圧接を使用して前記第２のチップに分離可能に取り付けられた前記第１のチップを含むフリップチップ・アセンブリを形成することをさらに含み、前記フリップチップ・アセンブリを前記冷間圧接のところで分解することにより、前記フリップチップ・アセンブリの内側のジョセフソン接合のパラメータが調整可能である、
請求項９ないし１１のいずれかに記載の方法。
【請求項13】
コンピュータ実施方法である、請求項１ないし１２のいずれかに記載の方法。
【請求項14】
リソグラフィ構成要素を備える超伝導体製造システムであって、量子コンピューティング・デバイスを製造するために少なくとも１つのダイ上で動作させたときに、請求項１ないし１３のいずれかに記載の方法を実行するための超伝導体製造システム。
【請求項15】
量子プロセッサを製造する方法であって、前記方法が、キュービットのセットを形成すること
を含み、キュービットの前記セットの中の少なくとも１つのキュービットが、一対のチップを含むフリップチップ構成内に形成され、前記一対のチップを形成することが、
第１の基板と、パッドの第１のセットと、前記第１の基板上に配されたジョセフソン接合のセットとを有する第１のチップを形成すること、および
第２の基板と、前記第２の基板上に、パッドの前記第１のセットと向い合せに配されるパッドの第２のセットと、パッドの前記第２のセットのサブセット上に形成される第２の層とを有する第２のチップを形成すること
を含み、前記第２の層が、前記第１のチップと前記第２のチップとを接合するように構成され、パッドの前記第２のセットの前記サブセットがジョセフソン接合の前記セットのサブセットに対応し、ジョセフソン接合の前記セットの前記サブセットが、キュービットの前記セットの中のキュービット間の周波数衝突を回避するように選択され、キュービットの前記セットの中のキュービットが、ジョセフソン接合の前記サブセットの中のジョセフソン接合に由来する、
方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は一般に、超伝導体デバイス（superconductor device）、超伝導量子デバイスの製造方法および製造システムに関する。より詳細には、本発明は、量子コンピューティング・デバイス用のトランズモン・キュービット・フリップチップ構造体（transmon qubit flip-chip structure）を製造するためのデバイス、方法およびシステムに関する。
【背景技術】
【0002】
使用されている箇所で明示的に区別されていない限り、本明細書では以降、語または句の中の接頭辞「Ｑ」が、量子コンピューティングの文脈でその語または句に言及していることを示す。
【0003】
分子および素粒子（subatomic particle）は量子力学の法則に従う。量子力学は、物質界（physical world）がどのように機能しているのかを基本的なレベルで探究する物理学の一部門である。このレベルにおいて、粒子は奇妙な振舞いを示し、同時に２つ以上の状態をとり、非常に遠く離れた別の粒子と相互作用する。量子コンピューティングはこれらの量子現象を利用して情報を処理する。
【0004】
今日我々が使用しているコンピュータは、古典コンピュータ（本明細書では「従来型」コンピュータまたは従来型ノード（conventional node）ないし「ＣＮ」とも呼ぶ）として知られている。従来型コンピュータは、半導体材料および半導体技術を使用して製造された従来型プロセッサ、半導体メモリ、ならびに磁気または固体状態ストレージ・デバイスを、フォン・ノイマン型アーキテクチャとして知られているアーキテクチャで使用する。具体的には、従来型コンピュータのプロセッサは、２値プロセッサ、すなわち１および０で表された２値データに対して演算を実行するプロセッサである。
【0005】
量子プロセッサ（ｑプロセッサ）は、エンタングルド（entangled）キュービット・デバイス（本明細書では簡潔に「キュービット」（「qubit」、複数形は「qubits」）と呼ぶ）の変わった性質を使用して、計算タスクを実行する。量子力学が機能する特定の領域において、物質の粒子は、例えば「オン」状態、「オフ」状態、および「オン」と「オフ」の両方を同時にとる状態など、複数の状態で存在し得る。半導体プロセッサを使用する２値コンピューティングは、（２値コードの１および０と等価の）オンおよびオフ状態だけを使用することに限定されているが、量子プロセッサは、物質のこれらの量子状態を利用して、データ・コンピューティングで使用可能な信号を出力する。
【0006】
従来型コンピュータは、情報をビットとしてコード化する。それぞれのビットは１または０の値をとることができる。これらの１および０は、コンピュータ機能を究極的に駆動するオン／オフ・スイッチの働きをする。一方、量子コンピュータはキュービットに基づき、キュービットは、量子物理学の鍵となる２つの原理、すなわち重ね合わせ（superposition）およびエンタングルメント（entanglement）に従って動作する。重ね合わせは、それぞれのキュービットが１と０の両方を同時に表すことができることを意味する。エンタングルメントは、重ね合わせの状態にあるキュービットを古典的でない手法で互いに相関させることができること、すなわち、１つの状態（それが１なのかもしくは０なのかまたはその両方であるのかは問わない）が別の状態に依存し得ること、および２つのキュービットがエンタングルされているときの方が、それらの２つのキュービットが個別に処理されるときよりも、それらの２つのキュービットに関して確認することができる情報がより多く存在することを意味する。
【0007】
これらの２つの原理を使用して、キュービットは、従来型コンピュータを使用することによっては扱えない難しい問題を量子コンピュータが解くことを可能にする手法で量子コンピュータが機能することを可能にする、より洗練された情報処理機構として動作する。ＩＢＭ（Ｒ）は、超伝導キュービットを使用して量子プロセッサを構築し、その動作可能性を示すことに成功した（ＩＢＭは、米国および他の国におけるインターナショナル・ビジネス・マシーンズ（International Business Machines）社の登録商標である）。
【0008】
超伝導キュービットはジョセフソン接合を含む。ジョセフソン接合は、２つの薄膜超伝導金属層を非超伝導材料によって分離することによって形成された超伝導トンネル接合である。超伝導層の金属を、例えばその金属の温度を指定された極低温（cryogenic temperature）まで下げることによって超伝導にすると、電子対は、非超伝導層を通り抜けて一方の超伝導層からもう一方の超伝導層へ移動することができる。ジョセフソン接合を形成する他の方法も存在し、この説明は限定を意味しない。キュービット内では、分散性非線形インダクタとして機能するジョセフソン接合が、非線形マイクロ波発振器を形成している１つまたは複数の容量性デバイスと電気的に並列に結合されている。この発振器は、キュービット回路のインダクタンスおよび静電容量の値によって決定される共振／遷移周波数を有する。使用されている箇所で明示的に区別されていない限り、用語「キュービット」に関する言及は、ジョセフソン接合を使用した超伝導キュービット回路に対するものである。
【0009】
超伝導状態では、第１に、材料が、電流の通過に対する抵抗を示さない。抵抗がゼロまで低下すると、電流は、エネルギーの散逸なしで材料内を循環することができる。第２に、材料は、マイスナー効果（Meissner effect）を示す。すなわち、外部磁場は、それが十分に弱い場合、超伝導体に侵入せず、超伝導体の表面に留まる。材料が、これらのうちの一方または両方の特性をもはや示さないとき、その材料は、常伝導状態（normal state）にあると言われ、もはや超伝導性ではない。
【0010】
超伝導材料の臨界温度は、その材料が超伝導特性を示し始める温度である。超伝導材料は、電流の流れに対して非常に低い抵抗率またはゼロ抵抗率を示す。臨界磁場は、所与の温度について、その磁場の下で材料が超伝導性であり続ける最も高い磁場である。
【0011】
超伝導体は一般に、２つのタイプのうちの一方のタイプに分類される。第一種超伝導体（Type I superconductor）は、臨界磁場において単一の遷移を示す。第一種超伝導体は、臨界磁場に達したときに非超伝導状態から超伝導状態に遷移する。第二種超伝導体（Type II superconductor）は、２つの臨界磁場および２つの遷移を含む。下部臨界磁場（lower critical field）またはそれよりも弱い磁場で、第二種超伝導体は超伝導状態を示す。上部臨界磁場（upper critical field）よりも強い磁場で、第二種超伝導体は超伝導特性を示さない。上部臨界磁場と下部臨界磁場の間の磁場で、第二種超伝導体は混合状態（mixed state）を示す。混合状態において、第二種超伝導体は不完全なマイスナー効果、すなわち超伝導体材料内の特定の位置の量子化されたパケット内の外部磁場の侵入を示す。
【0012】
キュービットによって処理された情報は、マイクロ波周波数範囲のマイクロ波信号／光子の形態で運ばれまたは伝送される。このマイクロ波信号を捕捉、処理および解析して、その中にコード化された量子情報を復号する。読出し回路は、キュービットの量子状態を捕捉し、読み、測定するためにキュービットに結合された回路である。読出し回路の出力は、計算を実行するためにｑプロセッサによって使用可能な情報である。
【0013】
超伝導キュービットは２つの量子状態、すなわち｜０＞および｜１＞を有する。これらの２つの状態は、原子の２つのエネルギー状態、例えば超伝導人工原子（superconducting artificial atom）（超伝導キュービット）の基底状態（｜ｇ＞）および第１の励起状態（｜ｅ＞）であることがある。他の例は、核スピンまたは電子スピンのスピンアップとスピンダウン、結晶欠陥の２つの位置、および、量子ドットの２つの状態を含む。この系は量子性を有するため、これらの２つの状態の任意の組合せが許容され、有効である。
【0014】
キュービットなどの超伝導デバイスは、超伝導材料および半導体材料を使用して、知られている半導体製造技術で製造される。超伝導デバイスは一般に、異なる材料の１つまたは複数の層を使用して、デバイス特性および機能を実装する。材料層は、超伝導性、伝導性、半伝導性、絶縁性、抵抗性、誘導性、容量性の層であることができ、または任意の数の他の特性を有することができる。材料の性質、材料の形状、サイズまたは配置、材料に隣接した他の材料、および他の多くの考慮事項が与えられた場合、異なる材料層は、異なる方法を使用して形成されなければならないことがある。
【0015】
半伝導デバイスおよび超伝導デバイスを設計するために使用されるソフトウェア・ツールは、非常に小さなスケールの電気的レイアウトおよびデバイス構成要素を生成もしくは操作し、または他のやり方で電気的レイアウトおよびデバイス構成要素とともに機能する。適当な基板に形成されているとき、このようなツールが操作することができる構成要素の一部は、その幅が数ナノメートルでしかないことがある。
【0016】
レイアウトは形状を含み、その形状および位置は、ツール内で、デバイスの目的に従って選択される。単にレイアウトとも呼ぶ設計レイアウトが、１つのデバイスまたは一群のデバイスに対して最終的に決定されると、その設計は、一組のマスクまたはレチクルに変換される。一組のマスクまたはレチクルは、１つまたは複数のマスクまたはレチクルである。構造体を含む顕微鏡的構成要素を形成するため、製造中に、半導体ウェーハは、マスクを通して光または放射で露光される。このプロセスはフォトリソグラフィとして知られている。マスクは、マスクの内容をウェーハ上に製造または印刷する目的に使用可能である。フォトリソグラフィ印刷プロセス中に、マスクを通して放射を、その放射のある所望の強度で集束させる。放射のこの強度は、その放射を使用して堆積させる材料と組み合わせて、一般に「ドーズ（dose）」と呼ばれる。放射の集束およびドージング（dosing）は、ウェーハ上で構造体の所望の形状および電気特性を達成するように制御される。
【0017】
半伝導デバイスまたは超伝導デバイスの製造プロセスは、ドージングだけでなく、さまざまな電気特性もしくは機械特性またはその両方を有する材料を堆積させもしくは除去する他の方法、またはそのような材料を堆積させ除去する他の方法も含む。例えば、伝導材料を、その材料のイオンのビームを使用して堆積させること、化学物質を使用して硬い絶縁体を溶解すること、またはメカニカル・プランニング（mechanical planning）を使用して硬い絶縁体を腐食することができる。製造プロセスの操作のこれらの例は限定を意図したものではない。この開示から、当業者は、例示的な実施形態に基づくデバイスを製造するのに使用可能な製造プロセスの他の多くの操作を思いつくことができ、それらの操作は、例示的な実施形態の範囲内で企図される。
【0018】
超伝導デバイスはしばしば平面デバイス、すなわち１つの平面上に超伝導構造体が製造されたデバイスである。非平面デバイスは、一部の構造体が所与の製造平面よりも上または下に形成された３次元（３Ｄ）デバイスである。
【0019】
いくつかのキュービットは、フリップチップ・ジオメトリ（flip-chip geometry）を使用して製造される。フリップチップ・ジオメトリでは、いくつかの個々のキュービットを有するキュービット・チップ（「Ｑチップ」とも呼ばれる）が、１つの基板上に製造され、別個の基板上に、１つまたは複数の接続を有するインタポーザ・チップ（interposer chip）が製造される。キュービット・チップもしくはインタポーザ・チップの第１の表面または両方のチップの第１の表面のチップ・パッド上にはんだバンプ（solder bump）を堆積させ、キュービット・チップまたはインタポーザ・チップをひっくり返して、そのチップの第１の面が下を向くようにする。キュービット・チップとインタポーザ・チップとを整列させ、次いで、はんだバンプのはんだが、キュービット・チップとインタポーザ・チップとの電気接続を完成させるように、それらのチップをバンプ接合する。
【0020】
本明細書に記載された例示的な実施形態によれば、フリップチップ・ジオメトリは、インタポーザ・チップを、キュービットの構成要素を含むが、完全なキュービットは含まない他のチップと組み合わせることができる。例えば、接合チップ（「Ｊチップ」とも呼ばれる）は、複数の個々のジョセフソン接合がその上に製造された、例示的な実施形態に基づくチップである。本明細書に記載された方式でインタポーザがＪチップとフリップチップ構成で組み合わされたときには、この複数のジョセフソン接合のうちの１つを、キュービットの形成に使用することができる。例示的な実施形態によれば、別個の基板上に、１つまたは複数の接続を有するインタポーザ・チップが製造される。極低温動作条件または本明細書に記載された他の動作条件において所望の電気、熱、延性および展性特性を有する、はんだ付け材料などの適当な材料のバンプを、Ｊチップもしくはインタポーザ・チップの第１の表面または両方のチップの第１の表面のチップ・パッド上に堆積させる。一般に、はんだバンプへの言及は、これらの要件を満たす材料でできたバンプを含むと解釈すべきである。Ｊチップまたはインタポーザ・チップをひっくり返して、これらの２つのチップのうちのひっくり返された方のチップの第１の面が、ひっくり返されなかった方のチップの第１の面の方を向くようにする。Ｊチップとインタポーザ・チップとを整列させ、次いで、バンプの材料が、Ｊチップとインタポーザ・チップとの間の電気接続を完成させるように、それらのチップをバンプ接合する。
【0021】
読出し回路は一般に、共振器を使用した電磁共振（普通はマイクロ波または高周波共振）によってキュービットに結合される。読出し回路内の共振器は、誘導性要素および容量性要素を備える。一部のキュービットは固定周波数キュービット、すなわちその共振周波数を変更できないキュービットである。他のキュービットは、周波数調整が可能なキュービットである。ｑプロセッサは、固定周波数キュービット、周波数調整が可能なキュービットまたはその組合せを使用することができる。
【0022】
例示的な実施形態は、固定周波数キュービットが、周波数が固定されるように設計されているのは、ノイズに対するイミュニティ（immunity）を向上させるためであることを認識している。例示的な実施形態は、チップ上の結合された２つのキュービットの共振周波数が同じであるとき、もしくはしきい周波数帯内にあるとき、または、それらの高い方の遷移周波数が共振上にあるとき、もしくは共振に近いときには、混信、量子デコヒーレンス（quantum decoherence）、エネルギー減衰、混合状態の発生、意図しない情報伝達、量子状態漏れなどの負の効果を生じ得ることを認識している。例示的な実施形態はさらに、このようなキュービットがさらに、そのゲートが動作しているキュービットの共振周波数のスペクトルに関して厳しい要件を有する、交差共振ゲートなどのある種の量子ゲートの性能または有用性に負の影響を及ぼし得ることを認識している。例示的な実施形態はさらに、固定周波数キュービットに基づく量子プロセッサの１つの課題が、隣接するキュービット間の周波数密集（frequency crowding）または周波数衝突（frequency collision）であることを認識している。
【0023】
例示的な実施形態は、固定周波数キュービットに基づく量子プロセッサの別の課題が、マイクロ波信号がインタラクションをオンにするとき（オン・インタラクション強度）と、これらの信号が無効にされたとき（オフ・インタラクション強度）の結合されたキュービット間のインタラクションとの間の低いオン／オフ比であることを認識している。例示的な実施形態はさらに、固定周波数キュービットに基づく量子プロセッサの別の課題が、他のサイトで不必要なインタラクションを生み出すことなく関心のゲートを使用可能にすることであることを認識している。例示的な実施形態はさらに、製造の不完全性および固定周波数キュービットの現在使用可能な製造方法で使用されている材料の不完全性が、意図された共振周波数からの逸脱につながっていることを認識している。
【0024】
例示的な実施形態はさらに、いくつかのケースでは、キュービットの共振周波数を調節するためにキュービットのジョセフソン接合を調整することができることを認識している。しかしながら、フリップチップ・アセンブリが形成された後は、それによってジョセフソン接合のインピーダンスを変更または調整することができるレーザ・アニールなどの操作を実行するためにキュービット・チップないしＪチップ上のジョセフソン接合に物理的にアクセスすることができなくなることを、例示的な実施形態は認識している。このような場合、フリップチップ・アセンブリは、望ましくないインピーダンスをジョセフソン接合が有するキュービット構成に固定される。したがって、例示的な実施形態は、インタポーザがＪチップの上にひっくり返された後であっても、所望の共振周波数を有するキュービットを形成することができるフリップチップ構成が求められていることを認識している。
【0025】
したがって、当技術分野では、上述の課題に対処することが求められている。
【発明の概要】
【0026】
第１の態様から見ると、本発明は、量子コンピューティング・デバイスを製造する方法を提供し、この方法は、第１の基板と、パッドの第１のセットと、第１の基板上に配されたジョセフソン接合のセットとを有する第１のチップを形成すること、および第２の基板と、第２の基板上に、パッドの第１のセットと向い合せに配されるパッドの第２のセットと、パッドの第２のセットのサブセット上に形成される第２の層とを有する第２のチップを形成することを含み、第２の層は、第１のチップと第２のチップとを接合するように構成され、パッドの第２のセットのこのサブセットはジョセフソン接合のセットのサブセットに対応し、ジョセフソン接合のセットのこのサブセットは、キュービットのセットの中のキュービット間の周波数衝突を回避するように選択され、キュービットのセットの中のキュービットは、ジョセフソン接合のこのサブセットの中のジョセフソン接合に由来する。
【0027】
さらなる態様から見ると、本発明は、リソグラフィ構成要素を備える超伝導体製造システムを提供し、この超伝導体製造システムは、量子コンピューティング・デバイスを製造するために少なくとも１つのダイ上で動作させたときに、動作を実行するための超伝導体製造システムであり、この動作は、第１の基板と、パッドの第１のセットと、第１の基板上に配されたジョセフソン接合のセットとを有する第１のチップを形成すること、および第２の基板と、第２の基板上に、パッドの第１のセットと向い合せに配されるパッドの第２のセットと、パッドの第２のセットのサブセット上に形成される第２の層とを有する第２のチップを形成することを含み、第２の層は、第１のチップと第２のチップとを接合するように構成され、パッドの第２のセットのこのサブセットはジョセフソン接合のセットのサブセットに対応し、ジョセフソン接合のセットのこのサブセットは、キュービットのセットの中のキュービット間の周波数衝突を回避するように選択され、キュービットのセットの中のキュービットは、ジョセフソン接合のこのサブセットの中のジョセフソン接合に由来する。
【0028】
さらなる態様から見ると、本発明は、リソグラフィ構成要素を備える超伝導体製造システムを提供し、この超伝導体製造システムは、量子コンピューティング・デバイスを製造するために少なくとも１つのダイ上で動作させたときに、本発明の動作を実行するための超伝導体製造システムである。
【0029】
さらなる態様から見ると、本発明は、量子プロセッサを製造するコンピュータ実施方法（computer-implemented method）を提供し、この方法は、キュービットのセットを形成することを含み、このキュービットのセットの中の少なくとも１つのキュービットは、一対のチップを含むフリップチップ構成内に形成され、この一対のチップを形成することは、第１の基板と、パッドの第１のセットと、第１の基板上に配されたジョセフソン接合のセットとを有する第１のチップを形成すること、および第２の基板と、第２の基板上に、パッドの第１のセットと向い合せに配されるパッドの第２のセットと、パッドの第２のセットのサブセット上に形成される第２の層とを有する第２のチップを形成することを含み、第２の層は、第１のチップと第２のチップとを接合するように構成され、パッドの第２のセットのこのサブセットはジョセフソン接合のセットのサブセットに対応し、ジョセフソン接合のセットのこのサブセットは、キュービットのセットの中のキュービット間の周波数衝突を回避するように選択され、キュービットのセットの中のキュービットは、ジョセフソン接合のこのサブセットの中のジョセフソン接合に由来する。
【0030】
例示的な実施形態は、量子コンピューティング・デバイスを製造するための方法およびシステムを提供する。この実施形態は、第１の基板と、パッドの第１のセットと、第１の基板上に配されたジョセフソン接合のセットとを有する第１のチップを形成する。この実施形態はさらに、第２の基板と、第２の基板上に、パッドの第１のセットと向い合せに配されるパッドの第２のセットと、パッドの第２のセットのサブセット上に形成される第２の層とを有する第２のチップを形成する。第２の層は、第１のチップと第２のチップとを接合するように構成され、パッドの第２のセットのこのサブセットはジョセフソン接合のセットのサブセットに対応し、ジョセフソン接合のセットのこのサブセットは、キュービットのセットの中のキュービット間の周波数衝突を回避するように選択され、キュービットのセットの中のキュービットは、ジョセフソン接合のこのサブセットの中のジョセフソン接合に由来する。このように、この実施形態は、Ｊチップ上のいくつかのジョセフソン接合が、製造時に特性が変動した状態で製作され、望ましい周波数衝突回避特性を有するキュービットを形成するために、一部のジョセフソン接合だけが選択された、フリップチップ構成の量子コンピューティング・デバイスを提供する。
【0031】
別の実施形態はさらに、ジョセフソン接合のセットの中の使用不可能なジョセフソン接合を形成し、ジョセフソン接合のセットの中の第１のジョセフソン接合は、ジョセフソン接合のセットのサブセットから第１のジョセフソン接合が除外されたことに応答して、使用不可能なジョセフソン接合になるように変更される。このように、この実施形態は、Ｊチップ上の他のジョセフソン接合が、量子コンピューティング・デバイス内での使用に関して使用不可能にされた、フリップチップ構成の量子コンピューティング・デバイスを提供する。
【0032】
別の実施形態はさらに、パッドの第１のセットの中の切り離されたパッド（disconnected pad）を形成し、パッドの第１のセットは、第１のジョセフソン接合に電気的に結合された第１のパッドを含み、第１のパッドは、第１のジョセフソン接合から電気的に切り離されて切り離されたパッドを形成し、この切り離されたパッドは、第１のジョセフソン接合を使用不可能にする。このように、この実施形態は、Ｊチップ上のジョセフソン接合を、量子コンピューティング・デバイス内での使用に関して使用不可能にする、ハードウェア変更を提供する。
【0033】
別の実施形態では、第１のジョセフソン接合がもはやジョセフソン接合として動作しないように、第１のジョセフソン接合の電気特性が変更される。このように、この実施形態は、Ｊチップ上のジョセフソン接合を、量子コンピューティング・デバイス内での使用に関して使用不可能にする、別のハードウェア変更を提供する。
【0034】
別の実施形態では、ジョセフソン接合のセットのサブセットが、ジョセフソン接合のセットのそれぞれのジョセフソン接合に関連したパラメータの測定に基づいて選択される。このように、この実施形態は、それに基づいて量子コンピューティング・デバイス内で使用する接合を選択することができる、Ｊチップ上のジョセフソン接合の特性を提供する。
【0035】
別の実施形態では、特定のキュービットに関連した共振周波数が、（ｉ）測定されたパラメータ（以後、測定パラメータ）に基づいて計算された予測された共振周波数（以後、予測共振周波数）と、（ｉｉ）特定のキュービットの実際の測定された共振周波数（以後、測定共振周波数）との集合から選択された１つの要素である。このように、この実施形態は、それに基づいて量子コンピューティング・デバイス内で使用する接合を選択することができる、Ｊチップ上のジョセフソン接合を使用して形成されたキュービットの予測された特性（以後、予測特性）を提供する。
【0036】
別の実施形態では、このパラメータが、ジョセフソン接合のセットの中のジョセフソン接合に関連した抵抗を含む。このように、この実施形態は、それに基づいて量子コンピューティング・デバイス内で使用する接合を選択することができる、Ｊチップ上のジョセフソン接合の特定の特性を提供する。
【0037】
別の実施形態では、この抵抗が、ジョセフソン接合の常伝導状態抵抗である。このように、この実施形態は、それに基づいて量子コンピューティング・デバイス内で使用する接合を選択することができる、Ｊチップ上のジョセフソン接合の特定の特性を提供する。
【0038】
別の実施形態はさらに、第１のチップ上に形成された突起物（protrusion）の第１のセットを形成する。この実施形態は、第２のチップの第１の層上に形成されたバンプのセットをさらに含み、このバンプのセットは、室温範囲においてしきい延性よりも高い延性を有する材料で形成され、このバンプのセットは、突起物の第１のセットに冷間圧接されるように構成されている。このように、この実施形態は、２つのチップをフリップチップ構成に分離可能に構成するための装置（apparatus）を提供する。
【0039】
別の実施形態では、突起物の第１のセットが、金および白金を含む集合から選択された少なくとも１つの要素を含む。このように、この実施形態は、２つのチップをフリップチップ構成に分離可能に構成するための装置用の材料を提供する。
【0040】
別の実施形態では、バンプのセットが、インジウム、スズ、鉛およびビスマスを含む集合から選択された少なくとも１つの要素を含む。このように、この実施形態は、２つのチップをフリップチップ構成に接合によって構成するための装置を提供する。
【0041】
別の実施形態はさらに、冷間圧接を使用して第２のチップに分離可能に取り付けられた第１のチップを含むフリップチップ・アセンブリを形成し、フリップチップ・アセンブリを冷間圧接のところで分解することにより、フリップチップ・アセンブリの内側のジョセフソン接合のパラメータが調整可能である。このように、この実施形態は、フリップチップ構成の２つのチップの分離可能構成、またはジョセフソン接合の特性を調節することを提供する。
【0042】
一実施形態は、量子コンピューティング・デバイスを製造するための製造システムを含む。
【0043】
次に、以下の図に示されている好ましい実施形態を単なる例として参照して、本発明を説明する。
【図面の簡単な説明】
【0044】
【図1】例示的な実施形態を実施することができるデータ処理システムのネットワークのブロック図である。
【図2】量子プロセッサ内で使用するキュービットを示す図である。
【図3】例示的な一実施形態を使用して解決することができる課題を示す、フリップチップ量子コンピューティング・デバイスの例示的な断面図である。
【図4】例示的な一実施形態による、例示的なＪチップ構成のブロック図である。
【図5】例示的な一実施形態による、フリップチップ・デバイスの製造において到達した例示的な構成のブロック図である。
【図6】例示的な一実施形態による、フリップチップ・デバイスの製造において到達した例示的な構成のブロック図である。
【図7】例示的な一実施形態による、測定接合抵抗に基づいてキュービットの予測周波数を計算するための例示的なグラフである。
【図8】例示的な一実施形態による、フリップチップ・デバイスの製造において到達した例示的な構成のブロック図である。
【図9】例示的な一実施形態による、フリップチップ・デバイスの製造において到達した例示的な構成のブロック図である。
【図10】例示的な一実施形態による、フリップチップ・デバイスの製造において到達した例示的なフリップチップ構成のブロック図である。
【図11】例示的な一実施形態による、例示的なＪチップ構成の概略上面図である。
【図12】例示的な一実施形態による、例示的な代替構成のブロック図である。
【図13】例示的な一実施形態による、例示的なＪチップ・アセンブリのブロック図である。
【図14】例示的な一実施形態による、例示的なＪチップ構成のブロック図である。
【図15】例示的な一実施形態による、例示的な分離可能構成のブロック図である。
【図16】例示的な一実施形態による、例示的な分離可能伝導性結合構成のブロック図である。
【図17】例示的な一実施形態による、分離可能伝導性結合の別の例示的な構成のブロック図である。
【図18】例示的な一実施形態による、フリップチップ量子コンピューティング・デバイスを製造するための例示的なプロセスの流れ図である。
【図19】例示的な一実施形態による、フリップチップ量子コンピューティング・デバイスを製造するための例示的なプロセスの流れ図である。
【図20】例示的な一実施形態による、フリップチップ量子コンピューティング・デバイスを製造するための例示的なプロセスの流れ図である。
【発明を実施するための形態】
【0045】
本発明を説明するために使用される例示的な実施形態は一般に、フリップチップ量子コンピューティング・デバイス内で使用可能なトランズモン・キュービット・フリップチップ構造体を製造するための製造方法を提供することによって、上述の課題または必要性および他の関連する課題または必要性に対処し、それらの課題または必要性を解決する。例示的な実施形態はさらに、フリップチップ量子コンピューティング・デバイス用のトランズモン・キュービット・フリップチップ構造体を製造するためのシステムを提供する。
【0046】
図、具体的には図１を参照すると、これらの図は、例示的な実施形態を実施することができるデータ処理環境の例示的な図である。図１は単なる例であり、これらの図が、異なる実施形態を実施することができる環境に関する限定を主張または暗示することは意図されていない。特定の実施態様は、以下の説明に基づいて図示の環境に多くの変更を加えることができる。
【0047】
図１は、例示的な実施形態を実施することができるデータ処理システムのネットワークのブロック図を示している。データ処理環境１００は、例示的な実施形態を実施することができる、コンピュータのネットワークである。データ処理環境１００はネットワーク１０２を含む。ネットワーク１０２は、データ処理環境１００内で一緒に接続されたさまざまなデバイスおよびコンピュータ間の通信リンクを提供するために使用される媒体である。ネットワーク１０２は、有線通信リンク、無線通信リンクまたは光ファイバ・ケーブルなどの接続を含むことができる。
【0048】
クライアントまたはサーバは、ネットワーク１０２に接続されたある種のデータ処理システムの役割の単なる例であり、クライアントまたはサーバが、これらのデータ処理システムの他の構成または役割を排除することは意図されていない。ネットワーク１０２には、ストレージ・ユニット１０８とともにサーバ１０４およびサーバ１０６が結合している。データ処理環境１００内のいずれのコンピュータ上でもソフトウェア・アプリケーションを実行することができる。ネットワーク１０２にはさらにクライアント１１０、１１２および１１４が結合されている。サーバ１０４もしくは１０６またはクライアント１１０、１１２もしくは１１４などのデータ処理システムは、データを含むことができ、その上で実行するソフトウェア・アプリケーションまたはソフトウェア・ツールを有することができる。
【0049】
デバイス１３２は、モバイル・コンピューティング・デバイスの例である。例えば、デバイス１３２は、スマートフォン、タブレット・コンピュータ、ラップトップ・コンピュータ、固定もしくは携帯可能形式のクライアント１１０、ウェアラブル・コンピューティング・デバイス、または他の適当なデバイスの形態をとることができる。図１の別のデータ処理システム内で実行されると記載されたソフトウェア・アプリケーションはいずれも、デバイス１３２内で同様に実行されるように構成することができる。図１の別のデータ処理システム内に記憶されたまたは図１の別のデータ処理システム内で生成されたデータまたは情報はいずれも、デバイス１３２内に同様に記憶されるように、またはデバイス１３２内で同様に生成されるように構成することができる。
【0050】
アプリケーション１０５は、本明細書に記載された実施形態を実施する。製造システム１０７は、量子コンピューティング・デバイス内で使用されるジョセフソン接合、キュービットおよび他の超伝導構造体などの量子デバイスを製造するための適当なシステムのソフトウェア構成要素である。一般に、量子コンピューティングで使用するためのデバイスを含む超伝導デバイスを製造するための製造システム、およびそれらの製造システムの対応するソフトウェア構成要素は知られている。例示的な実施形態で企図される新規のフリップチップ量子デバイスを本明細書に記載された方式で組み立てることを実行させるため、アプリケーション１０５は、そのような知られている製造システムに、製造アプリケーション１０７を介して命令を提供する。
【0051】
図２を参照すると、この図は、量子プロセッサ内で使用するキュービットを示している。キュービット２００は、キャパシタ構造体２０２およびジョセフソン接合２０４を含む。ジョセフソン接合２０４は、２つの薄膜超伝導金属層を非超伝導材料によって分離することによって形成される。超伝導層の金属を、例えばその金属の温度を指定された極低温まで下げることによって超伝導にすると、電子対は、非超伝導層を通り抜けて一方の超伝導層からもう一方の超伝導層へ移動することができる。超伝導キュービット２００内では、小さなインダクタンスを有するジョセフソン接合２０４が、キャパシタ構造体２０２と電気的に並列に結合されて、非線形共振器を形成している。
【0052】
図３を参照すると、この図は、例示的な一実施形態を使用して解決することができる課題を示す、フリップチップ量子コンピューティング・デバイスの例示的な断面図を示している。フリップチップ量子コンピューティング・デバイス３００は、基板３０３を有するＪチップ３０２を含む。基板３０３は、ジョセフソン接合をその上に形成することができる適当な材料であるように選択されており、結局、その材料は、ジョセフソン接合を使用してキュービットを形成するのに適している。基板３０３は、基板３０３の第１の表面に形成されたジョセフソン接合３０４を含む。この実施形態では、ジョセフソン接合３０４が関連インピーダンスを有し、この関連インピーダンスは、ジョセフソン接合３０４が本明細書に記載されているように使用される可能性があるキュービットのキュービット共振周波数を設定する際に寄与する。
【0053】
基板３０３は、極低温範囲で動作したときに少なくとも１００の残留抵抗比（Residual Resistance Ratio）（ＲＲＲ）、および４ケルビンにおいて１Ｗ／（ｃｍ・Ｋ）よりも大きな熱伝導率を示す材料を含む。ＲＲＲは、室温における材料の抵抗率と０Ｋにおける材料の抵抗率の比である。実際には０Ｋには到達し得ないため、４Ｋにおける近似値が使用される。例えば、基板３０３は、７７Ｋから０．０１Ｋの温度範囲で動作するために、サファイヤ、シリコン、石英、ヒ化ガリウム、溶融シリカ、非晶質シリコンまたはダイヤモンドを使用して形成されたものとすることができる。基板材料のこれらの例は限定を意図したものではない。この開示から、当業者は、基板３０３を形成するのに適した他の多くの材料を思いつくことができ、それらの材料は、例示的な実施形態の範囲内で企図される。
【0054】
フリップチップ量子コンピューティング・デバイス３００はさらに、インタポーザ基板３０７を含むインタポーザ・チップ３０６を含む。インタポーザ基板３０７は、少なくとも１００のＲＲＲおよび４ケルビンにおいて１Ｗ／（ｃｍ・Ｋ）よりも大きな熱伝導率を示す材料を含む。例えば、インタポーザ基板３０７は、７７Ｋから０．０１Ｋの温度範囲で動作するために、サファイヤ、シリコン、石英、ヒ化ガリウム、溶融シリカ、非晶質シリコンまたはダイヤモンドを使用して形成されたものとすることができる。基板材料のこれらの例は限定を意図したものではない。この開示から、当業者は、基板３０７を形成するのに適した他の多くの材料を思いつくことができ、それらの材料は、例示的な実施形態の範囲内で企図される。特定の実施形態では、基板３０３とインタポーザ基板３０７のうちの１つまたは複数の基板が、シリコンまたは別の適当な基板材料で形成されている。
【0055】
インタポーザ・チップ３０６は、インタポーザ基板３０７の第１の表面に形成された従来の接地平面（ground plane）３０８を含む。特定の実施形態では、接地平面３０８が、超伝導材料、複数の超伝導材料、金属材料またはこれらの組合せで形成されている。
【0056】
Ｊチップ３０２は、基板３０３の第１の表面に形成された第１のランディング・パッド（landing pad）３１２Ａおよび第２のランディング・パッド３１２Ｂを含む。第１のランディング・パッド３１２Ａおよび第２のランディング・パッド３１２Ｂは、Ｊチップ３０２上の接地平面（図示せず）の部分である。特定の実施形態では、ランディング・パッド３１２Ａ～Ｂが、超伝導材料、複数の超伝導材料、金属材料またはこれらの組合せで形成されている。
【0057】
インタポーザ・チップ３０６の接地平面３０８は、第１のバンプ・ボンド（bumpbond）３１０Ａおよび第２のバンプ・ボンド３１０ＢによってＪチップ３０２に接合されている。いくつかの実施形態では、単一のバンプ・ボンドまたは３つ以上のバンプ・ボンドを使用して、インタポーザ３０６の接地平面３０８をＪチップ３０２に接合することもできる。そのような実施形態では、所望の数の接地平面接合を可能にするため、適当な数のランディング・パッドを有するようにＪチップ３０２を形成することができる。
【0058】
接合は、インタポーザ・チップ３０６とＪチップ３０２との間に、第１のバンプ・ボンド３１０Ａおよび第１のランディング・パッド３１２Ａならびに第２のバンプ・ボンド３１０Ｂおよび第２のランディング・パッド３１２Ｂを介した電気接続を形成する。一実施形態では、７７Ｋから０．０１Ｋの温度範囲で動作するために、接地平面３０８、第１のランディング・パッド３１２Ａおよび第２のランディング・パッド３１２Ｂが、アルミニウム、ニオブ、チタン、窒化チタン、パラジウム、金、銀、銅および白金のうちの少なくとも１つを使用して形成される。一実施形態では、７７Ｋから０．０１Ｋの温度範囲で動作するために、バンプ・ボンド３１０Ａ、３１０Ｂが、インジウム、スズ、およびビスマスの合金を使用して形成される。接地平面、バンプ・ボンド材料およびランディング・パッド材料のこれらの例は限定を意図したものではない。この開示から、当業者は、第１の層を形成するのに適した他の多くの材料を思いつくことができ、それらの材料は、例示的な実施形態の範囲内で企図される。
【0059】
キュービット共振周波数は、製造中のジョセフソン接合インダクタンスの変動のために、制御することが難しい。シャドウ蒸着（shadow evaporation）によって作られたジョセフソン接合、例えばドーラン・ブリッジ法（Dolan bridge technique）によって作られたジョセフソン接合は、元来、そのジョセフソン接合のジョセフソン・インダクタンスの変動を示す。全く同じように設計および製造／処理された単一の接合トランズモン・キュービットに関して、それぞれのキュービットは元来、異なる（例えば１００ＭＨｚ～２００ＭＨｚの変動を有する）共振周波数を有することがある。交差共振エンタングリング・ゲート（cross-resonance entangling gate）を使用する固定周波数キュービットについては、このような条件が、ジョセフソン接合３０４を使用するキュービットとＪチップ３０２上の別のジョセフソン接合を使用する結合された第２のキュービットとの間の周波数衝突などの周波数衝突につながることがある。
【0060】
例示的な実施形態は、固定周波数超伝導キュービットについては周波数衝突を防ぐことが困難な課題であること、およびチップ製造後に従来の方法を使用してキュービット周波数を変化させることまたは変更することは難しいことを認識している。キュービットの周波数は、ジョセフソン・インダクタンスとジョセフソン接合を横切る全静電容量との積の平方根に反比例する。したがって、周波数衝突に対処する手法は、接合インダクタンスまたは接合を横切る（例えば接合と並列の）全静電容量を変更することによって、単一接合トランズモン・キュービット周波数を変化させることを含む。
【0061】
共振周波数を調節するために接合インダクタンスを調節するいくつかの手法が提案されているが、それらはそれぞれ限界および欠点を有する。例えば、インダクタンスを変化させることを精密に実行することは困難である。あるいは、静電容量を変化させることによって周波数調節を実行すること、例えば、平面キャパシタのギャップの中の基板（例えばシリコン（Ｓｉ）基板）をエッチングして実効誘電率を変化させることにより静電容量を変化させることによって周波数調節を実行することもできる。しかしながら、そのようなエッチングは、かなり多くの製造プロセスにジョセフソン接合をさらす。加えて、エッチングおよび関連処理は追加の損失機構を導入し得る。さらに、エッチングおよび関連処理は通常、静電容量を低減させ、キュービット周波数を増大させる目的に使用することができるだけであり、静電容量を増大させ、それに対応してキュービット周波数を低下させる目的には使用できない。
【0062】
一実施形態は、Ｊチップおよびインタポーザ・チップを含むフリップチップ・ジオメトリを提供する。このフリップチップ・ジオメトリは、量子プロセッサ内にキュービットを形成する目的に使用可能である。Ｊチップは、基板上に画定された複数のジョセフソン接合を含む。
【0063】
一実施形態は、フリップチップ・ジオメトリの量子コンピューティング・デバイスの新規の設計および製造方法を提供する。この実施形態では、設計／製造システムが、ジョセフソン接合を製造する知られているプロセスを使用して、複数のジョセフソン接合を有するＪチップを設計および製造する。その設計／製造システムはさらに、インタポーザ・チップを設計および製造する。
【0064】
製造されたそれぞれのジョセフソン接合は常伝導状態抵抗を有し、常伝導状態抵抗は、例えば、超伝導遷移温度よりも高い温度でジョセフソン接合抵抗を電気的に探測することによって測定することができる、特定のジョセフソン接合を使用するキュービットの共振周波数は、その特定のジョセフソン接合の測定されたジョセフソン接合抵抗（以後、測定ジョセフソン接合抵抗）に基づいて予測することができる。特定の実施形態は、ジョセフソン接合抵抗を周波数に関係づける当てはめられた曲線（fitted curve）（以後、当てはめ曲線）を使用して、このようなキュービットの予測周波数を計算する。さまざまな実施形態が、ジョセフソン接合の抵抗の測定を記述しているが、他の実施形態では、そのジョセフソン接合を使用するキュービットの共振周波数を予測するために、そのジョセフソン接合のインピーダンスまたはインダクタンスの測定が使用されることがある。
【0065】
一実施形態では、設計／製造システムが、Ｊチップ３０２上に製造された２つ以上のジョセフソン接合からなるジョセフソン接合のセットに由来する予測共振周波数に基づいて可能な周波数衝突を判定する。詳細には、この実施形態は、このジョセフソン接合のセットの中のジョセフソン接合を使用する可能性がある可能なキュービットの予測共振周波数を決定する。可能なキュービットのセットから、この実施形態は、周波数衝突分離しきい値を満たす、（このジョセフソン接合のセットのジョセフソン接合の対応する第１のサブセットを使用する）可能なキュービットの第１のサブセットを決定する。これに対応して、任意選択で、可能なキュービットのセットから、この実施形態は、周波数衝突分離しきい値を満たさない、（このジョセフソン接合のセットのジョセフソン接合の対応する第２のサブセットを使用する）可能なキュービットの第２のサブセットを決定する。
【0066】
キュービット共振周波数が、インタポーザ・チップとＪチップとの間の分離ギャップ距離（separation gap distance）の関数である一実施形態では、設計／製造システムがさらに、所望の周波数調節、周波数調整範囲（frequency tuning range）および感度に基づいて、インタポーザ・チップとＪチップとの間の適当な分離ギャップ距離を決定し、これは、第１のサブセットの中の許容されるキュービット数を与えるであろう。この実施形態では、設計／製造システムが、そのフリップチップ配置の所望のキュービット周波数およびキュービット数を達成するように、この分離ギャップ距離を置いてインタポーザ・チップとＪチップとを接合する。
【0067】
特定の実施形態では、設計／製造システムがインタポーザ・チップとＪチップとを接合する。一実施形態では、この接合が、バンプ・ボンド・プロセスを使用して実行される。他の特定の実施形態では、インタポーザ・チップとＪチップとを接合する他の適当な方法を使用することができる。
【0068】
別の実施形態は、フリップチップ量子コンピューティング・デバイスの製造方法を、この方法をソフトウェア・アプリケーションとして実施することができるような態様で提供する。製造方法実施形態を実施するこのアプリケーションを、リソグラフィ・システムなどの既存の超伝導製造システムと連携して機能するように構成することができる。
【0069】
説明を明瞭にするために、また、説明の限定を暗示することなしに、例示的な実施形態は、ジョセフソン接合のセットの中の例示的な数のジョセフソン接合を使用して、または、基板上に配置された、ジョセフソン接合のセットのサブセットを使用するいくつかのキュービットを使用して説明される。一実施形態は、例示的な実施形態の範囲に含まれる、ジョセフソン接合のセットの中の異なる数のジョセフソン接合、キュービットを形成するサブセットの中の異なる数のジョセフソン接合、異なる配置、サブセットの中のジョセフソン接合を使用して形成されたキュービット以外の超伝導デバイス、極低温超伝導体に基づかないタイプの量子コンピューティング・デバイス、またはこれらのある組合せによって実施することができる。
【0070】
さらに、図および例示的な実施形態では、例示的なフリップチップ・ジオメトリの単純化された図が使用されている。フリップチップの実際の製造では、例示的な実施形態の範囲を逸脱しない範囲で、本明細書に示されていないもしくは本明細書で説明されていない追加の構造体、または本明細書に示された構造体および本明細書で説明された構造体とは異なる構造体が存在してもよい。同様に、本明細書に記載された同様の動作または結果を得るために、例示的な実施形態の範囲内で、例示的なフリップチップ内の示された構造体または記載された構造体を異なる態様で製造することができる。
【0071】
例示的な構造体、層および形成物の２次元図中の異なる陰影が付けられた部分は、本明細書に記載された例示的な製造における異なる構造体、層、材料および形成物を表していることが意図されている。これらの異なる構造体、層、材料および形成物は、当業者に知られている適当な材料を使用して製造することができる。
【0072】
本明細書に示された特定の形状、場所、位置または形状の寸法が、一実施形態の特徴であると明示的に記述されていない場合、そのような特性が、例示的な実施形態を限定することは意図されていない。こうした形状、場所、位置、寸法、数またはそれらのある組合せは、図面および説明を明瞭にするためだけに選択されたものであり、それらは、例示的な実施形態に基づく目的を達成するために、実際のリソグラフィで使用される可能性がある実際の形状、場所、位置または寸法から誇張され、最小にされ、または他の形で変更されていることがある。
【0073】
さらに、実際のまたは仮定に基づく特定の超伝導デバイス、例えば現在実行可能なキュービットに関して、例示的な実施形態は単なる例として記載されている。例示的なさまざまな実施形態によって説明されたステップを、さまざまな量子コンピューティング・デバイスを同様の方式で製造する目的に適合させることができ、そのような適合は、例示的な実施形態の範囲に含まれることが企図される。
【0074】
アプリケーション中に実装されているとき、一実施形態は、製造プロセスに、本明細書に記載されたある種のステップを実行させる。製造プロセスのそれらのステップはいくつかの図に示されている。特定の１つの製造プロセスにおいて全てのステップが必要であるというわけではない。いくつかの製造プロセスは、例示的な実施形態の範囲を逸脱することなく、これらのステップを異なる順序で実施すること、ある種のステップを組み合わせること、ある種のステップを除きもしくは取り換えること、またはステップのこれらの操作およびその他の操作のある組合せを実行することができる。
【0075】
例示的な実施形態は、単なる例として、あるタイプの材料、電気特性、熱特性、構造体、形成物、形状、層、向き、方向、ステップ、動作、平面、寸法、数、データ処理システム、環境、構成要素および用途に関して説明される。これらのアーチファクトおよび他の同様のアーチファクトの特定の顕現物（manifestation）が、本発明を限定することは意図されていない。例示的な実施形態の範囲内で、これらのアーチファクトおよび他の同様のアーチファクトの適当な顕現物を選択することができる。
【0076】
例示的な実施形態は、特定の設計、アーキテクチャ、レイアウト、概略図およびツールを単なる例として使用して説明され、本発明を限定するものではない。例示的な実施形態は、匹敵する他の設計、アーキテクチャ、レイアウト、概略図およびツール、または同様の目的の他の設計、アーキテクチャ、レイアウト、概略図およびツールとともに使用することができる。
【0077】
実施形態によって提供されることがある１つの利点は、製造後にＪチップ上での追加のプロセスが必要なく、これによって接合の損傷または故障の危険がないことである。
【0078】
本開示中の例は、説明を明瞭にするためだけに使用され、例示的な実施形態を限定しない。本明細書に挙げられた利点は単なる例であり、それらの利点が例示的な実施形態を限定することは意図されていない。特定の例示的な実施形態によって、追加の利点または異なる利点が実現される可能性がある。さらに、特定の例示的な実施形態は、上に挙げられた利点の一部もしく全部を有することがあり、またはそれらの利点を全く持たないこともある。
【0079】
図４を参照すると、この図は、例示的な一実施形態による、例示的なＪチップ構成のブロック図を示している。図１のアプリケーション１０５が、製造システム１０７と対話して、本明細書に記載されたとおりに構成４００を製作または操作する。基板４０２は、図３の基板３０３の例である。
【0080】
一実施形態によれば、製造システムが、材料４０４を堆積させ、それによってパッド４０８のセットを形成する。例えば、１つまたは複数のパッド４０８のレイアウトを含むようにマスクを設計することができる。一実施形態に関連して動作する製造システムは、そのマスクを使用して、上で説明したフォトリソグラフィ・プロセスによって、材料４０４を、基板４０２上の（または基板４０２内の）パッド４０８の形状にパターニングする。ハード・マスク層にエッチングされたパッド４０８に対応するパターンも、フォトリソグラフィ・プロセスが、材料４０４をパッド４０８の形状に堆積させることを可能にすることができる。リソグラフィ・プロセスによってパッド４０８を形成するこれらの方式およびその他の可能な方式は、例示的な実施形態の範囲内で企図される。
【0081】
パッド４０８のセットは、極低温範囲において（しきいＲＲＲおよびしきい熱伝導率よりも高い）高い電気伝導率および熱伝導率を有する材料４０４を含む。一実施形態では、７７Ｋから０．０１Ｋの温度範囲で動作するために、パッド４０８のセットが、アルミニウム、ニオブ、チタン、窒化チタン、パラジウム、金、銀、銅および白金のうちの少なくとも１つを使用して形成される。層材料のこれらの例は限定を意図したものではない。この開示から、当業者は、パッドのセットを形成するのに適した他の多くの材料を思いつくことができ、それらの材料は、例示的な実施形態の範囲内で企図される。
【0082】
一実施形態では、パッド４０８のセットを、例えば基板４０２の一方の面、すなわちフリップチップ構成においてインタポーザに面する方の面に堆積させる。例えば、パッド４０８のセットを、基板４０２上の粒子４０６の薄膜堆積物とすることができる。粒子４０６は、薄膜堆積技術を使用してリソグラフィで堆積させることができる。堆積方法のこの例は限定を意図したものではない。この開示から、当業者は、パッドのセットを形成するのに適した他の多くの方法およびプロセスを思いつくことができ、それらの方法およびプロセスは、例示的な実施形態の範囲内で企図される。一実施形態では、粒子４０６が、（少なくとも図５に記載されている）アンダー・バンプ・メタル（Under Bump Metal）（ＵＢＭ）層を基板４０２から電気的に分離する目的に使用可能な材料の粒子である。一実施形態では、パッド４０８が任意であり、例えば、基板または基礎をなす構造体、例えば他のある方式で形成された接地平面が、そのような構造体の上にＵＢＭ層を製造するのに必要な電気特性を有するときには、基板または基礎をなす構造体上に直接に、ＵＢＭ層を所望の高さに形成することができる。
【0083】
図５を参照すると、この図は、例示的な一実施形態による、フリップチップ・デバイスの製造において到達した例示的な構成のブロック図を示している。図１のアプリケーション１０５が、製造システム１０７と対話して、本明細書に記載されたとおりに構成５００を製作または操作する。基板５０２は、図４の基板４０２または図３の基板３０３の例である。パッド５０４は、図４のパッド４０８の例であり、上で説明した理由により任意とすることができる。
【0084】
ＵＢＭは、Ｊチップ上のジョセフソン接合に電気的に結合された伝導性構造体である。ＵＢＭの材料は、適当な伝導材料のバンプ、例えば極低温超伝導はんだバンプの信頼性の高い形成および接着を可能にする。したがって、機能上、ＵＢＭは、極低温動作条件において、バンプからジョセフソン接合への超伝導経路の部分として機能する。
【0085】
構成５００は、図４の構成４００から、適当に構成されたマスクを使用してリソグラフィ・プロセスで到達可能な任意選択の構成である。あるいは、図４のパッド４０８が利用されないとき、構成５００は、図３の構成３００から到達可能であり、この図に記載されたＵＢＭ構造体は、適当に構成されたマスクを使用してリソグラフィ・プロセスで、本明細書において上で説明した方式で、基板または別の構造体上に直接に所望の高さに形成することができる。
【0086】
このマスクの描写およびリソグラフィ技術の説明が、本明細書に記載された構造体を形成する方式を限定すると解釈すべきではない。図示のマスク、および材料を堆積させる図示の方式は、単純化され一般化された単なる例に過ぎない。図示の構造体のリソグラフィは多くの手法で可能である。例えば、記載された構造体のリソグラフィは現在、フォトリソグラフィ（光）または電子ビーム・リソグラフィ（電子ビーム）でレジストをパターニングし、レジストを現像し、次いで、堆積させた材料をレジストの開口から減じ、またはレジストの開口に材料を堆積させることによって実施されている。レジストは最後に除去される。パッド、共振器および接地平面は普通、減法によって作られ、接合およびＵＢＭは普通、現在使用可能な製造設備を使用した加法（およびその後のリフトオフ・プロセス）によって作られる。製造プロセスおよび技術は絶えず変化しており、記載された構造体を形成する他の方法も、結果として形成される構造体が、本明細書に記載された電気、機械、熱および動作特性を有する限り、例示的な実施形態の企図の範囲に含まれる。
【0087】
一実施形態では、パッド５０４上のマスクを使用して、リソグラフィ・プロセスによって、例えば堆積方法を使用して第１の層５１０をパターニングして、ＵＢＭを形成する。別の実施形態では、構成５５０に示されているように、リソグラフィ・プロセスによって、第１の層５５２を、基板５０２上の所望の高さまでパターニングして、ＵＢＭを、本明細書に記載された方式で形成する。非限定的な例として、粒子５０８を堆積させる薄膜堆積技術を使用してリソグラフィで、第１の層５１０をパターニングすることができる。別の例として、リソグラフィにおいて知られているスパッタリング技術を使用して第１の層５１０をパターニングすることもできる。ＵＢＭを形成する方法のこれらの例は限定を意図したものではない。この開示から、当業者は、ＵＢＭを形成するのに適した他の多くの方法およびプロセスを思いつくことができ、それらの方法およびプロセスは、例示的な実施形態の範囲内で企図される。構成５００のＵＢＭ５１０を使用したさらなる説明は、説明を明瞭にするためだけのものであり、いずれかの実施形態におけるなんらかの限定を意味するものではない。ＵＢＭ５１０またはその等価物を使用して示された構成は、例示的な実施形態の範囲を逸脱することなくＵＢＭ５５２またはその等価物を使用して実施することもできる。
【0088】
図６を参照すると、この図は、例示的な一実施形態による、フリップチップ・デバイスの製造において到達した例示的な構成のブロック図を示している。図１のアプリケーション１０５が、製造システム１０７と対話して、本明細書に記載されたとおりに構成６００を製作または操作する。基板６０２は、図５の構成５００または５５０の基板５０２の例である。パッド６０４は、構造体５０４と第１の層５１０とを組み合わせる方式、または図５の層５５２の方式で構成されたＵＢＭである。一実施形態によれば、量子コンピューティング・デバイスまたはその構成要素を製造するように構成された、図１に関して説明した製造システムが、材料６０６をパターニングして、Ｊチップ基板６０２上のジョセフソン接合６１０にする。非限定的な一例として、適当に設計されたマスクを使用してフォトリソグラフィでジョセフソン接合６１０をパターニングすることができる。
【0089】
図７を参照すると、この図は、例示的な一実施形態による、測定接合抵抗に基づいてキュービットの予測周波数を計算するための例示的なグラフを示している。図７は、ジョセフソン接合抵抗Ｒに対する予測キュービット周波数ｆ０１のグラフを示している。グラフ７００は曲線７０２および曲線７０４を含む。一実施形態によれば、ジョセフソン接合の抵抗を（例えば電気探測によって）測定して抵抗Ｒを得る。この測定抵抗Ｒに基づいて、そのジョセフソン接合を使用するキュービットの予測共振周波数を、グラフ７００の曲線７０２および７０４のＹ軸の対応する値を読むことにより決定することができる。
【0090】
図８を参照すると、この図は、例示的な一実施形態による、フリップチップ・デバイスの製造において到達した例示的な構成のブロック図を示している。図１のアプリケーション１０５が、製造システム１０７と対話して、本明細書に記載されたとおりに構成８００を製作または操作する。構成８００は、インタポーザ基板８０２、インタポーザ基板８０２の前面に形成されたパッド８０４のセット、および共振器信号線８０６のセットを含む。一実施形態では、パッド８０４および共振器信号線８０６が、図３の接地平面３０８の材料と同様の電気－熱特性を示す材料で形成される。別の実施形態では、パッド８０４および共振器信号線８０６が、図３の接地平面３０８と同じ材料で形成される。一実施形態では、パッド８０４および共振器信号線８０６が、図３で接地平面３０８をパターニングしたのと同じリソグラフィ・ステップでパターニングされる。別の実施形態では、パッド８０４および共振器信号線８０６が、図３で接地平面３０８をパターニングしたリソグラフィ・ステップの後に別個にパターニングされる。
【0091】
一実施形態によれば、製造システムが、例えば堆積プロセス８０８を用いてフォトリソグラフィでパターニングされた材料８１０を堆積させ、それによってパッド８０４のセット上に第１の層８１２を形成する。一実施形態では、第１の層８１２が、図５のパッド５０４上に第１の層５１０をパターニングするために使用された材料およびフォトリソグラフィ・プロセスと機能的に同様の材料およびフォトリソグラフィ・プロセスを使用してパターニングされる。第１の層８１２は、対応するパッド８０４の上にＵＢＭ層を形成する。
【0092】
図９を参照すると、この図は、例示的な一実施形態による、フリップチップ・デバイスの製造において到達した例示的な構成のブロック図を示している。図１のアプリケーション１０５が、製造システム１０７と対話して、本明細書に記載されたとおりに構成９００を製作または操作する。構成９００は、図８の構成８００のさらなる進展であり、参照符号８０２、８０４、８０６および８１２は、図８に関して示し説明した構造体と同じ構造体または同様の構造体を示している。
【0093】
一実施形態によれば、製造システムが、適当なリソグラフィ操作９１０を実行して材料９１２を堆積させ、それによって第１の層８１２上に第２の層９１４を形成する。一実施形態では、第１の層８１２上のパッド－ＵＢＭ構造体８０４－８１２のセットのサブセットの上にだけ、第２の層９１４を堆積させる。一実施形態では、パッド－ＵＢＭ構造体８０４－８１２のセットのこのサブセットが、ジョセフソン接合のセットの選択されたサブセットに対応する。本明細書に記載されているとおり、ジョセフソン接合のセットの中の全てのジョセフソン接合が、キュービットを形成するための要件を満たしているわけではなく、ジョセフソン接合のサブセットだけが選択されることがある。ジョセフソン接合の選択されたサブセットに対応するパッド－ＵＢＭ構造体８０４－８１２のセットのサブセットは、第２の層９１４を受け取ったパッド－ＵＢＭ構造体８０４－８１２のセットのサブセットである。実際には、一実施形態によれば、パッド－ＵＢＭ構造体８０４－８１２の選択されたサブセットだけが材料９１２の堆積物を受け取って第２の層９１４を形成するように、リソグラフィ・マスクが製作される。同様の目的に対して、リソグラフィ・マスクの代わりに、限定はされないがハード・マスクの形成など他の方法も可能であり、それらの方法は、例示的な実施形態の範囲内で企図される。
【0094】
一実施形態では、第２の層９１４がはんだバンプのセットである。一実施形態では、第２の層９１４の例が、７７Ｋから０．０１Ｋの温度範囲で動作するために、インジウム、スズおよびビスマスまたはこれらのある組合せを使用して形成されたバンプである。第２の層の材料のこれらの例は限定を意図したものではない。この開示から、当業者は、第２の層を形成するのに適した他の多くの材料を思いつくことができ、それらの材料は、例示的な実施形態の範囲内で企図される。
【0095】
一実施形態では、第１の層８１２上に第２の層９１４を堆積させる。例えば、第２の層９１４は、第１の層８１２上への粒子９１２の射出成形はんだ付け（injection molded soldering）（ＩＭＳ）堆積物である。いくつかの実施態様では、層８１２がなくてもよく、パッド８０４上に粒子９１２を堆積させて、バンプ９１４を形成してもよい。他のいくつかの実施態様では、層８０４がなくてもよく、ＵＢＭ層８１２上にバンプ９１４を形成してもよい。他のいくつかの実施態様では、インタポーザ・チップ内の点からジョセフソン接合への電気接続性を可能にするという同様の目的の代替材料を使用した代替方式で、パッド－ＵＢＭ層の組合せ８０４－８１２を形成してもよい。そのような場合には、例示的な実施形態の範囲を逸脱することなく、代替構造体のところに、または代替構造体の上に、バンプ９１４を形成することができる。
【0096】
図１０を参照すると、この図は、例示的な一実施形態による、フリップチップ・デバイスの製造において到達した例示的なフリップチップ構成のブロック図を示している。図１のアプリケーション１０５が、製造システム１０７と対話して、本明細書に記載されたとおりに構成１０００を製作または操作する。
【0097】
一実施形態によれば、インタポーザ・チップ８０２およびＪチップ６０２の対応するそれぞれの構造体が互いに向かい合ってフリップチップ構成を形成するように、製造システムが、インタポーザ・チップ８０２およびその対応する構造体を、Ｊチップ６０２およびその対応する構造体に対して配置し、互いの方を向くように配置する。例えば、インタポーザ・チップは、図９に記載されたバンプ９１４が、図６のＪチップ６０２上の構造体６０４と物理的および電気的に接触するように、Ｊチップの上にひっくり返されて示されている。
【0098】
図１１を参照すると、この図は、例示的な一実施形態による、例示的なＪチップ構成の概略上面図を示している。図１のアプリケーション１０５が、製造システム１０７と対話して、本明細書に記載されたとおりに構成１１００を製作または操作し、構成１１０１を形成する。構成１１００では、図６のＪチップ基板６０２が、非限定的で例示的な３つのジョセフソン接合６１０を有するように構成されていると仮定する。それぞれのジョセフソン接合６１０は、対応する一対のパッド５０４に電気的に結合されており、それらのパッド５０４の対は、図５に記載された方式で製造されたＵＢＭ層５１０を有する。
【0099】
３つのジョセフソン接合およびそれらのジョセフソン接合の対応する接続構造体の対だけが示されているのは、明瞭にするためであり、このことは、例示的な実施形態が、企図されたＪチップ上の３つだけまたはそれよりも少ないジョセフソン接合の構成に限定されることを意味しない。例示的な実施形態によって限定されず、常に本技術分野の現状技術だけによって限定される任意の数のジョセフソン接合およびそれらのジョセフソン接合の対応する接続構造体をＪチップが含む実施形態を実装および実施することができる。
【0100】
一実施形態では、アプリケーション１０５が、周波数衝突を回避するために、ジョセフソン接合６１０のセットのサブセットを除去することを決定する。一実施形態によれば、製造システムが、ジョセフソン接合６１０のセットのサブセットを無効にし、それによって構成１１０１を形成する。構成１１０１では、無効にされたジョセフソン接合がジョセフソン接合１１１２として示されている。ジョセフソン接合はさまざまな手法で無効にすることができ、それらの手法は、限定はされないが、ジョセフソン接合を物理的に破壊もしくは変更する手法、ジョセフソン接合の電気特性を電気的に破壊もしくは変更する手法、ジョセフソン接合の対応する一方もしくは両方のパッドからジョセフソン接合を切り離す手法、ジョセフソン接合の一方または両方のパッドを物理的に破壊もしくは変更する手法、ジョセフソン接合の一方もしくは両方のパッドの電気特性を電気的に破壊もしくは変更する手法、ジョセフソン接合の一方もしくは両方のパッド上のＵＢＭ層を物理的に破壊もしくは変更する手法、ジョセフソン接合の一方もしくは両方のパッド上のＵＢＭ層の電気特性を電気的に破壊もしくは変更する手法、絶縁層を製造することによって、ジョセフソン接合の一方もしくは両方のパッドまたは一方もしくは両方のＵＢＭを覆う手法、またはジョセフソン接合を使用不可能にするこれらの可能な手法および他の多くの可能な手法のある組合せを含む。
【0101】
例えば、一実施形態では、製造システムが、Ｊチップ基板６０２の表面から、ジョセフソン接合１１１２のセットのサブセットをアブレーションによって除去する。例えば、製造システムは、レーザ・アブレーションを使用して、ジョセフソン接合１１１２のセットのサブセットを除去することができる。別の例として、製造システムは、集束イオン・ビーム（ＦＩＢ）を使用して、ジョセフソン接合１１１２のセットのサブセットを除去することができる。別の実施形態では、ジョセフソン接合１１１２とその対応するパッド５０４の対とを結合している電気コネクタ１１０８および１１１０を切り離すことによって、製造システムが、ジョセフソン接合１１１２のセットのサブセットを破壊する。コネクタ１１０８および１１１０の切り離しは、アブレーション、ＦＩＢまたは別の適当な方法によって実行することもできる。
【0102】
図１２を参照すると、この図は、例示的な一実施形態による、例示的な代替構成のブロック図を示している。図１のアプリケーション１０５が、製造システム１０７と対話して、本明細書に記載されたとおりに構成１２００を製作または操作する。構成１２００は、図８の構成８００の例である。構成１２００は、インタポーザ基板８０２、パッド８０４のセット、共振器８０６のセット、およびパッド８０４のセット上に形成された第１の層８１２から出発する。
【0103】
単純にジョセフソン接合に接続しないことによって、そのジョセフソン接合を、量子コンピューティング装置内での使用に関して無効にし、または使用不可能にすることができる。例えば、単純に、ジョセフソン接合のＵＢＭ層に対応するインタポーザ・チップ上の位置にバンプを形成しないことによって、望ましくないジョセフソン接合を、そのジョセフソン接合の接続されたパッドおよびＵＢＭ層とともに、接続されていない状態のままにしておくことができる。バンプがない場合、その位置のインタポーザ上のパッドはジョセフソン接合のＵＢＭ層と電気的に接触せず、それによってそのジョセフソン接合は使用不可能になる。
【0104】
一実施形態によれば、製造システム内でプロセス１２１０を使用して堆積させる材料１２１２をある種のインタポーザ・パッドが受け取ることを妨げるマスクが構築される。このようにすると、このような選択的堆積の例示的な結果から分かるように、一部のパッド－ＵＢＭの組合せ８０４－８１２上にだけ第２の層９１４が形成され、他の部分には形成されない。例えば、１２０２と記されたエリアの単一のパッド－ＵＢＭの組合せ８０４－８１２は第２の層、すなわちバンプを欠いている。別の例として、１２０４と記されたエリアの一対のパッド－ＵＢＭの組合せ８０４－８１２はバンプを欠いている。
【0105】
図１３を参照すると、この図は、例示的な一実施形態による、例示的なＪチップ・アセンブリのブロック図を示している。アセンブリ１３００は、非限定的な例として、Ｊチップの上にひっくり返されたインタポーザ・チップを示しており、Ｊチップの一部のジョセフソン接合は、インタポーザ・チップ上の回路および構成要素に接続されており、他のジョセフソン接合は、少なくとも切り離されたままにされており、好ましくは使用不可能にされている。
【0106】
図１４を参照すると、この図は、例示的な一実施形態による、例示的な分離可能Ｊチップ構成のブロック図を示している。図１のアプリケーション１０５が、製造システム１０７と対話して、本明細書に記載されたとおりに構成１４００を製作または操作する。構成１４００は、図５の構成５００の例である。
【0107】
【0108】
一実施形態によれば、図１の製造システム１０７などの製造システムが、基板１４０２のパッド１４０４のセットの第１の層１４０６上に突起物１４１２のセットを形成する。例えば、一実施形態によれば、製造システム内で、マスク１４０８が、材料１４１０を堆積させ、それによって突起物１４１２のセットを形成することができる。一実施形態では、材料１４１０を堆積させ、突起物１４１２を形成するために、製造システム１０７がワイヤ・ボンダを備える。例えば、ワイヤ・ボンダは、最初にボール・ボンドの半分を形成し、その後に上方へ引っ張って、突起物の残りの部分を堆積させることができる。一実施形態では、突起物１４１２が柱体である。例えば、突起物１４１２は、円錐、三角形、円柱または矩形の断面を有することができる。
【0109】
一実施形態では、突起物１４１２が、室温範囲において（しきい値よりも大きい）所定の延性を有する材料１４１０を含む。一実施形態では、突起物１４１２が、室温範囲において少なくとも２０パーセントの破断伸び（elongation at break）を示す材料を使用して形成される。例えば、突起物１４１２は、金、白金、または金がコーティングされた超伝導材料を使用して形成することができる。突起物材料、キュービット基板材料、突起物形状および堆積方法のこれらの例は限定を意図したものではない。この開示から、当業者は、基板、Ｊチップおよび突起物を形成するのに適した他の多くの材料および方法を思いつくことができ、それらの材料および方法は、例示的な実施形態の範囲内で企図される。
【0110】
図１５を参照すると、この図は、例示的な一実施形態による、例示的な分離可能構成のブロック図を示している。図１のアプリケーション１０５が、製造システム１０７と対話して、本明細書に記載されたとおりに構成１５００を製作または操作する。
【0111】
【0112】
一実施形態によれば、Ｊチップ上の突起物１４１２がインタポーザ・チップ上の対応するバンプ９１４に分離可能に、しかし伝導的に結合するように、製造システムが、Ｊチップ構成をインタポーザ・チップ構成に結合する。対応するジョセフソン接合が本明細書に記載された方式で無効にされたときでも、突起物１４１２が形成され、インタポーザ上のバンプと界面を形成してもよいことに留意されたい。
【0113】
一実施形態では、突起物１４１２とバンプ９１４との間のこの分離可能な伝導性結合が、突起物１４１２とはんだバンプ９１４とを冷間圧接することを製造システム１０７に実行させることによって達成される。例えば、突起物１４１２が、対応するはんだバンプ９１４を刺し貫く。冷間圧接は、室温範囲にある圧接する２つの部品の界面で結合が起こる圧接プロセスである。冷間圧接では界面が固体の状態にある。このようにすると、突起物のセットがバンプの対応するセットに、分離可能に、しかし電気伝導的に結合する。
【0114】
図１６を参照すると、この図は、例示的な一実施形態による、例示的な分離可能伝導性結合構成のブロック図を示している。構成１６００は、図１５の突起物のセットとはんだバンプのセットとの間の冷間圧接された接続の例である。構成１６００は、図８と同様のインタポーザ・チップ上のパッド８０４およびＵＢＭ層８１２、図９と同様のバンプ９１４、図５と同様のＪチップ上のパッド５０４およびＵＢＭ層５１０、ならびに図１４と同様の突起物１４１２を含む。
【0115】
一実施形態では、バンプ９１４が、室温範囲において（しきい値よりも大きい）所定の延性を有する材料を含む。一実施形態では、バンプ９１４が、室温範囲において少なくとも２０パーセントの破断伸びを示す材料を使用して形成される。例えば、バンプ９１４は、インジウム、スズ、鉛、ビスマスおよびこれらの任意の組合せのうちの少なくとも１つを使用して形成される。一実施形態では、バンプ９１４が、極低温範囲において超伝導性を示す材料を含む。一実施形態では、バンプ９１４が、インタポーザ・チップ上およびＪチップ上のＵＢＭ層と接触する。言い換えると、バンプ９１４は、ＵＢＭ層８１２とＵＢＭ層５１０との間に完全に延び、示されているように、それらの層の間に完全な電気伝導性経路を提供する。
【0116】
図１７を参照すると、この図は、例示的な一実施形態による、分離可能伝導性結合の別の例示的な構成のブロック図を示している。構成１７００は、図１５の突起物のセットとはんだバンプのセットとの間の冷間圧接された接続の例である。構成１７００は、図８と同様のインタポーザ・チップ上のパッド８０４およびＵＢＭ層８１２、図９と同様のバンプ９１４、図５と同様のＪチップ上のパッド５０４およびＵＢＭ層５１０、ならびに図１４と同様の突起物１４１２を含む。
【0117】
一実施形態では、バンプ９１４が、室温範囲において（しきい値よりも大きい）所定の延性を有する材料を含む。一実施形態では、バンプ９１４が、図１６に関して説明した材料を使用して形成される。一実施形態では、バンプ９１４が、一方のチップ上のＵＢＭ層とだけ接触し、もう一方のチップ上のＵＢＭ層とは接触しない。例えば、示されているように、バンプ９１４は、インタポーザ・チップ上のＵＢＭ層８１２と接触するが、Ｊチップ上のＵＢＭ層５１０とは接触しない。言い換えると、バンプ９１４は、ＵＢＭ層８１２とＵＢＭ層５１０との間に部分的に延び、示されているように、突起物１４１２によって刺し貫かれているときにだけそれらの層の間に完全な電気伝導性経路を提供する。一実施形態では、この電気接続の静電容量が、第１のパッド８０４と第２のパッド５０４との間の距離によって決定される。例えば、この静電容量は、第１のパッド８０４と第２のパッド５０４の間の距離ないしギャップ高さに反比例する。一実施形態では、突起物１４１２が、この電気接続の所望の静電容量に対応する高さを有する。一実施形態では、このギャップ高さが、突起物１４１２の高さおよび冷間圧接中の圧縮力の関数である。例えば、ギャップ高さは、冷間圧接中の圧縮力の量と反比例の関係にあることがあり得る。別の例として、ギャップ高さは、突起物１４１２の高さと正比例の関係にあることがあり得る。
【0118】
基板材料、バンプ材料、堆積方法およびパッド材料のこれらの例は限定を意図したものではない。この開示から、当業者は、デバイスの構成要素を形成するのに適した他の多くの材料および堆積方法を思いつくことができ、それらの材料および方法は、例示的な実施形態の範囲内で企図される。一実施形態では、対応する突起物の高さが、表面に形成された突起物のセット間で異なる。例えば、基板の反りを収容するために突起物の高さは異なり得る。
【0119】
図１８を参照すると、この図は、例示的な一実施形態による、フリップチップ量子コンピューティング・デバイスを製造するための例示的なプロセスの流れ図を示している。１つまたは複数の実施形態では、プロセス１８００が、図１の製造システム１０７などの製造システムに本明細書に記載された動作を実行させるアプリケーション１０５において実施される。
【0120】
ブロック１８０２で、このアプリケーションは、製造システムに、Ｊチップ上にパッドの第１のセットを形成させる。ブロック１８０４で、このアプリケーションは、製造システムに、パッドの第１のセット上に第１の層を堆積させることを実行させる。ブロック１８０６で、このアプリケーションは、製造システムに、Ｊチップ上にジョセフソン接合のセットを形成することを実行させる。ジョセフソン接合のセットの中のそれぞれのジョセフソン接合は、接合抵抗（わずかに誘導性のインピーダンス）を有する。
【0121】
ブロック１８０８で、このアプリケーションは、製造システムに、ブロック１８０６で形成されたジョセフソン接合のセットの中のそれぞれのジョセフソン接合のジョセフソン接合抵抗を、例えばそれぞれのジョセフソン接合のジョセフソン接合抵抗を電気的に探測することによって測定することを実行させる。このアプリケーションは、製造システムに、測定ジョセフソン接合抵抗を有する特定のジョセフソン接合に基づくものであり得るそれぞれのキュービットの予測周波数を計算することを実行させる。特定の実施形態では、設計／製造システムが、図７のグラフ７００などの、ジョセフソン接合抵抗を周波数に関係づける当てはめ曲線を使用して、それぞれのキュービットの予測周波数を計算する。
【0122】
ブロック１８１０で、このアプリケーションは、製造システムに、この計算に応答して、第１のサブセットの中のジョセフソン接合に由来するものであり得るキュービット間の起こり得る周波数衝突を回避または軽減するように、ジョセフソン接合のセットの第１のサブセットを選択することを実行させる。一実施形態では、ブロック１８１２で、製造システムが、この選択に応答して、インタポーザ・チップ上のパッドの第２のセットの第２のサブセット上に第２の層を堆積させる。一実施形態では、パッドの第２のセットの第２のサブセットが、ジョセフソン接合のセットの選択された第１のサブセットに対応する。実際には、このアプリケーションが、第２のサブセットの中のパッドだけが第２の層の堆積材料を受け取ることを可能にするマスクを構築させる。次いで、このアプリケーションは、製造システムのリソグラフィ構成要素に、パッドの第２のサブセット上に第２の層の材料を堆積させる際にこのマスクを使用することを実行させる。
【0123】
一実施形態では、このアプリケーションが、製造システムに、インタポーザ・チップとＪチップとの間の分離ギャップ距離を、ジョセフソン接合のセットの選択されたサブセット、周波数調整範囲および感度に基づいて決定することを実行させる。ブロック１８１４で、このアプリケーションは、製造システムに、そのフリップチップ配置の所望のキュービット周波数を達成するように、決定された分離ギャップ距離を置いてインタポーザ・チップとＪチップとを接合することを実行させる。特定の実施形態では、製造システムが、バンプ・ボンド・プロセスを使用してインタポーザ・チップとＪチップとを接合する。他の特定の実施形態では、インタポーザ・チップとＪチップとを永続的にまたは一時的に（分離可能に）接合する他の適当な方法を使用することができる。次いでプロセス１８００は終了となる。
【0124】
図１９を参照すると、この図は、例示的な一実施形態による、フリップチップ量子コンピューティング・デバイスを製造するための例示的なプロセスの流れ図を示している。１つまたは複数の実施形態では、プロセス１９００が、図１の製造システム１０７などの製造システムに本明細書に記載された動作を実行させるアプリケーション１０５において実施される。
【0125】
ブロック１９０２で、このアプリケーションは、製造システムに、Ｊチップ上にパッドの第１のセットを形成することを実行させる。ブロック１９０４で、このアプリケーションは、製造システムに、パッドの第１のセット上に第１の層を堆積させることを実行させる。ブロック１９０６で、このアプリケーションは、製造システムに、Ｊチップ上にジョセフソン接合のセットを形成することを実行させる。ジョセフソン接合のセットの中のそれぞれのジョセフソン接合は接合抵抗を有する。
【0126】
ブロック１９０８で、このアプリケーションは、製造システムに、それぞれのジョセフソン接合のジョセフソン接合抵抗を、例えばジョセフソン接合のジョセフソン接合抵抗を電気的に探測することによって測定することを実行させる。このアプリケーションは、製造システムに、この測定ジョセフソン接合抵抗に基づいて、それぞれのキュービットの予測周波数を計算することを実行させる。特定の実施形態では、設計／製造システムが、図７のグラフ７００などの、特定のジョセフソン接合のジョセフソン接合抵抗を周波数に関係づける当てはめ曲線を使用して、そのジョセフソン接合を使用して形成されるであろうキュービットの予測周波数を計算する。
【0127】
ブロック１９１０で、このアプリケーションは、製造システムに、この計算に応答して、結果として形成されるキュービットにおける起こり得る周波数衝突を回避するように、ジョセフソン接合のセットの第１のサブセットを選択することを実行させる。ブロック１９１２で、この選択に応答して、このアプリケーションは、製造システムに、ジョセフソン接合のセットの第２のサブセットを除去し、無効にし、または他の方法で到達不可能もしくは使用不可能にすることを実行させる。一実施形態では、第１のサブセットと第２のサブセットの交わりが空集合である。ブロック１９１４で、このアプリケーションは、製造システムに、インタポーザ・チップ上のパッドの第２のセット上に第２の層を堆積させることを実行させる。実際には、このアプリケーションが、第２のセットの中のパッドが第２の層の堆積材料を受け取ることを可能にするマスクを構築させる。次いで、このアプリケーションは、製造システムのリソグラフィ構成要素に、パッドの第２のセット上に第２の層の材料を堆積させる際にこのマスクを使用することを実行させる。
【0128】
一実施形態では、このアプリケーションが、製造システムに、インタポーザ・チップとＪチップとの間の分離ギャップ距離を、ジョセフソン接合のセットの選択されたサブセット、周波数調整範囲および感度に基づいて決定することを実行させる。ブロック１９１６で、製造システムは、そのフリップチップ配置の所望のキュービット周波数を達成するように、決定された分離ギャップ距離を置いてインタポーザ・チップとＪチップとを接合する。特定の実施形態では、このアプリケーションが、製造システムに、バンプ・ボンド・プロセスを使用してインタポーザ・チップとＪチップとを接合することを実行させる。他の特定の実施形態では、インタポーザ・チップとＪチップとを接合する他の適当な方法を使用することができる。次いでプロセス１９００は終了となる。
【0129】
図２０を参照すると、この図は、例示的な一実施形態による、フリップチップ量子コンピューティング・デバイスを製造するための例示的なプロセスの流れ図を示している。１つまたは複数の実施形態では、プロセス２０００が、図１の製造システム１０７などの製造システムに本明細書に記載された動作を実行させるアプリケーション１０５において実施される。
【0130】
ブロック２００２で、このアプリケーションは、製造システムに、Ｊチップ上にパッドの第１のセットを形成することを実行させる。ブロック２００４で、このアプリケーションは、製造システムに、パッドの第１のセット上に第１の層を堆積させることを実行させる。ブロック２００６で、このアプリケーションは、製造システムに、Ｊチップの第１の層上にスタッド・バンプ（stud bump）（突起物）の第１のセットを堆積させることを実行させる。ブロック２００８で、このアプリケーションは、製造システムに、Ｊチップ上にジョセフソン接合のセットを形成することを実行させる。ジョセフソン接合のセットの中のそれぞれのジョセフソン接合は接合抵抗を有する。
【0131】
ブロック２０１０で、このアプリケーションは、製造システムに、それぞれのジョセフソン接合のジョセフソン接合抵抗を、例えばジョセフソン接合抵抗を電気的に探測することによって測定することを実行させる。このアプリケーションは、製造システムに、この測定ジョセフソン接合抵抗に基づいて、セットの中のジョセフソン接合に由来するであろうそれぞれのキュービットの予測周波数を計算することを実行させる。特定の実施形態では、設計／製造システムが、図７のグラフ７００などの、ジョセフソン接合抵抗を周波数に関係づける当てはめ曲線を使用して、それぞれのキュービットの予測周波数を計算する。
【0132】
ブロック２０１２で、このアプリケーションは、製造システムに、この計算に応答して、第１のサブセットの中のジョセフソン接合に由来するキュービットの起こり得る周波数衝突を回避または軽減するように、ジョセフソン接合のセットの第１のサブセットを選択することを実行させる。ブロック２０１４で、この選択に応答して、このアプリケーションは、製造システムに、ジョセフソン接合のセットの第２のサブセットを除去し、無効にし、または他の方法で到達不可能もしくは使用不可能にすることを実行させる。一実施形態では、第１のサブセットと第２のサブセットの交わりが空集合である。ブロック２０１６で、このアプリケーションは、製造システムに、この選択に応答して、インタポーザ・チップ上のパッドの第２のセット上に第２の層を堆積させることを実行させる。一実施形態では、パッドの第２のセットの第２のサブセットが、キュービットのセットの選択された第１のサブセットに対応する。一実施形態では、製造システムが、インタポーザ・チップ上のパッドの第２のセット上に第２の層を堆積させる。
【0133】
ブロック２０１８で、このアプリケーションは、製造システムに、インタポーザ・チップとＪチップとの間に一時的な接合を形成することを実行させる。ブロック２０２０で、このアプリケーションは、極低温動作中に、ジョセフソン接合の第１のサブセットに由来するキュービットのセットの実際の周波数を測定する。ブロック２０２２で、このアプリケーションは、この実際の測定周波数が、周波数衝突を回避するためのしきい値を満たしているかどうかを判定する。
【0134】
ブロック２０２６（ブロック２０２２の「いいえ」の経路）で、製造システムは、キュービットのセットの中の１つまたは複数のキュービットの周波数を変更する。一実施形態では、製造システムが、フリップチップ・アセンブリを温め、Ｊチップからインタポーザ・チップを分離し、レーザ・アニール・プロセスを実行して、ジョセフソン接合の第１のサブセットの中の１つまたは複数のジョセフソン接合の抵抗を変更する。次いで、このプロセスは、ブロック２０１８の方式でインタポーザ・チップを一時的にＪチップに接合し、ブロック２０２０に戻る。
【0135】
ブロック２０２４（ブロック２０２２の「はい」の経路）で、このアプリケーションは、製造システムに、そのフリップチップ配置の所望のキュービット周波数を達成するように、決定された分離ギャップ距離を置いてインタポーザ・チップとＪチップとを耐久的に接合することを実行させる。特定の実施形態では、このアプリケーションが、製造システムに、バンプ・ボンド・プロセスを使用してインタポーザ・チップとＪチップとを耐久的にまたは永続的に接合することを実行させる。他の特定の実施形態では、インタポーザ・チップとＪチップとを接合する他の適当な方法を使用することができる。一実施形態では、このアプリケーションが、製造システムに、インタポーザ・チップとＪチップとの間の分離ギャップ距離を、ジョセフソン接合のセットの選択されたサブセット、周波数調整範囲および感度に基づいて決定することを実行させる。次いでプロセス２０００は終了となる。
【0136】
本明細書では、本発明のさまざまな実施形態が関連図を参照して説明される。本発明の範囲を逸脱することなく代替実施形態を考案することができる。以下の説明および図面には、要素間のさまざまな接続および位置関係（例えば頂部、底部、上、下、隣接など）が示されているが、向きが変更されても記載された機能が維持されるとき、本明細書に記載された位置関係の多くは向きとは無関係であることを当業者は理解するであろう。これらの接続もしくは位置関係またはその両方は、特に指定されていない限り、直接的なものであることまたは間接的なものであることができ、本発明は、この点に関して限定を意図したものではない。したがって、実体（entity）の結合は、直接結合または間接結合であることができ、実体間の位置関係は、直接的位置関係または間接的位置関係であることができる。間接的位置関係の一例として、本明細書の説明の中での層「Ｂ」の上に層「Ａ」を形成することに関する言及は、層「Ａ」および層「Ｂ」の関連する特性および機能が中間層によって実質的に変更されない限りにおいて、層「Ａ」と層「Ｂ」の間に１つまたは複数の中間層（例えば層「Ｃ」）がある状況を含む。
【0137】
特許請求の範囲および本明細書の解釈のために、以下の定義および略語が使用される。本明細書で使用されるとき、用語「備える（comprises）」、「備えている（comprising）」、「含む（includes）」、「含んでいる（including）」、「有する（has）」、「有している（having）」、「含有する（contains）」もしくは「含有している（containing）」、またはこれらの用語の他の変異語は、非排他的包含（non-exclusive inclusion）をカバーすることが意図されている。例えば、要素のリストを含む組成物、混合物、プロセス、方法、物品または装置は、必ずしもそれらの要素だけに限定されるわけではなく、明示的にはリストに入れられていない他の要素、あるいはこのような組成物、混合物、プロセス、方法、物品または装置に固有の他の要素を含み得る。
【0138】
さらに、本明細書では、用語「例示的な」が、「例、事例または実例として役立つ」ことを意味するものとして使用されている。本明細書に「例示的」として記載された実施形態または設計は必ずしも、他の実施形態または設計よりも好ましいまたは有利であるとは解釈されない。用語「少なくとも１つの」および「１つまたは複数の」は、１以上の任意の整数、すなわち１、２、３、４などを含むと理解される。用語「複数の」は、２以上の任意の整数、すなわち２、３、４、５などを含むと理解される。用語「接続」は、間接「接続」および直接「接続」を含み得る。
【0139】
本明細書において「１つの実施形態」、「一実施形態」、「例示的な実施形態」などに言及されているとき、それは、記載されたその実施形態は特定の特徴、構造もしくは特性を含み得るが、全ての実施形態がその特定の特徴、構造もしくは特性を含むことがあり、またはそうではないこともあることを示す。さらに、このような句が、同じ実施形態を指しているとは限らない。さらに、一実施形態に関して特定の特徴、構造または特性が記載されているとき、明示的に記載されているか否かを問わず、他の実施形態に関してそのような特徴、構造または特性に影響を及ぼすことは、当業者の知識の範囲内にあると考えられる。
【0140】
用語「約」、「実質的に」、「およそ」およびこれらの用語の変異語は、特定の数量の測定に関連した、本出願の提出時に利用可能な機器に基づく誤差の程度を含むことが意図されている。例えば、「約」は、所与の値の±８％、５％または２％の範囲を含み得る。
【0141】
本発明のさまざまな実施形態の以上の説明は例示のために示したものであり、以上の説明が網羅的であること、または、以上の説明が、開示された実施形態だけに限定されることは意図されていない。当業者には、記載された実施形態の範囲を逸脱しない多くの変更および変形が明らかとなろう。本明細書で使用されている用語は、実施形態の原理、実用的用途、もしくは市販されている技術にはない技術的改善点を最もよく説明するように、または本明細書に記載された実施形態を当業者が理解できるように選択した。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】