特許 7479404 低温デバイスの熱化のための極低温包装

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-25

(45)【発行日】2024-05-08

(54)【発明の名称】低温デバイスの熱化のための極低温包装

(51)【国際特許分類】

   H01L 23/36 20060101AFI20240426BHJP

   H01L 23/34 20060101ALI20240426BHJP

   H01L 25/07 20060101ALI20240426BHJP

   H01L 25/065 20230101ALI20240426BHJP

   H01L 25/18 20230101ALI20240426BHJP

【ＦＩ】

H01L23/36 Z ZAA

H01L23/34 A

H01L25/08 Y

【請求項の数】 22

(21)【出願番号】P 2021574218

(86)(22)【出願日】2020-06-19

(65)【公表番号】

(43)【公表日】2022-08-26

(86)【国際出願番号】 EP2020067132

(87)【国際公開番号】W WO2020254596

(87)【国際公開日】2020-12-24

【審査請求日】2022-11-21

(31)【優先権主張番号】16/445,470

(32)【優先日】2019-06-19

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(72)【発明者】

【氏名】ジンカ、オブレシュ

(72)【発明者】

【氏名】オリヴァデーセ、サルヴァトーレ、ベルナルド

(72)【発明者】

【氏名】ハート、シーン

(72)【発明者】

【氏名】ブロン、ニコラス、トーレイフ

(72)【発明者】

【氏名】チョウ、ジェリー

(72)【発明者】

【氏名】ブリンク、マーカス

(72)【発明者】

【氏名】グマン、パトリク

(72)【発明者】

【氏名】ボゴリン、ダニエラ、フロレンティーナ

【審査官】佐藤 靖史

(56)【参考文献】

【文献】国際公開第２０１８／２３１２１２（ＷＯ，Ａ１）

【文献】特開２０１６－１３１２１８（ＪＰ，Ａ）

【文献】国際公開第２０１８／１２５６０４（ＷＯ，Ａ１）

【文献】特開２０１９－０４１０１４（ＪＰ，Ａ）

【文献】特開２０１２－０６０１３２（ＪＰ，Ａ）

【文献】特開２００１－２８４５０３（ＪＰ，Ａ）

【文献】米国特許第１０２６９６７８（ＵＳ，Ｂ１）

【文献】特開２０１４－１４３３０５（ＪＰ，Ａ）

【文献】特開２００９－２５３２３６（ＪＰ，Ａ）

【文献】国際公開第２０１６／１０４７７７（ＷＯ，Ａ１）

【文献】特開２０１６－０４８７２８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／３６

Ｈ０１Ｌ ２３／３４

Ｈ０１Ｌ ２５／０７

(57)【特許請求の範囲】

【請求項1】

１組のピラーを有するように構成されたカバーであって、低温デバイス（ＬＴＤ）の極低温筐体の一部である前記カバーと、
前記ＬＴＤを備えるチップであって、前記チップが、１組の空洞を有するように構成され、前記１組の空洞のうちの１個の空洞が、空洞プロファイルを有し、前記空洞に対応する、前記１組のピラーのうちの１個のピラーが、ピラープロファイルを有しており、したがって前記ピラープロファイルにより、前記１個のピラーが、間隙許容範囲内で前記空洞プロファイルの前記１個の空洞に結合して、前記チップの極低温動作中の熱放散のために前記チップを前記カバーに熱結合する、前記チップと
を含む、熱化構造体。

【請求項2】

前記１組のピラーのうちの部分集合が、前記１組の空洞のうちの部分集合に結合されて、前記チップと前記カバーとの間に熱結合を形成する、請求項１に記載の熱化構造体。

【請求項3】

前記１組のピラーのうちの第１のピラーが、前記１組のピラーのうちの第２のピラーとは異なる断面を有する、請求項１または２に記載の熱化構造体。

【請求項4】

前記１組のピラーのうちの第１のピラーが、前記１組のピラーのうちの第２のピラーとは異なる高さを有する、請求項１または２に記載の熱化構造体。

【請求項5】

前記１組のピラーのうちの第１の部分集合のピラーが、指定の表面上の前記１組のピラーのうちの第２の部分集合のピラーとは異なる前記カバーの前記指定の表面の単位面積当たりピラー密度を有する、請求項１または２に記載の熱化構造体。

【請求項6】

前記１組のピラーのうちの第１のピラーが、前記チップを前記カバー上の指定の表面と位置合わせするように構成され、前記１組のピラーのうちの第２のピラーが、熱導体として動作するように構成される、請求項１または２に記載の熱化構造体。

【請求項7】

前記空洞の断面形状が、前記チップの熱表面上の前記空洞の位置によって決定される、請求項１または２に記載の熱化構造体。

【請求項8】

前記空洞の断面積が、前記チップ上の前記ＬＴＤの位置によって決定される、請求項１または２に記載の熱化構造体。

【請求項9】

前記空洞の深さが、前記チップ上の前記ＬＴＤの位置によって決定される、請求項１または２に記載の熱化構造体。

【請求項10】

前記１組の空洞のうちの第１の空洞が、前記１組の空洞のうちの第２の空洞とは異なる断面を有する、請求項１または２に記載の熱化構造体。

【請求項11】

前記１組の空洞のうちの第１の空洞が、前記１組の空洞のうちの第２の空洞とは異なる深さを有する、請求項１または２に記載の熱化構造体。

【請求項12】

前記１組の空洞のうちの第１の部分集合の空洞が、熱表面上の前記１組の空洞のうちの第２の部分集合の空洞とは異なる前記チップの前記熱表面の単位面積当たり空洞密度を有する、請求項１または２に記載の熱化構造体。

【請求項13】

前記１組の空洞のうちの第１の空洞が、前記チップを前記カバー上の指定の表面と位置合わせするように構成され、前記１組の空洞のうちの第２の空洞が、前記チップを前記カバーで熱化するように構成される、請求項１または２に記載の熱化構造体。

【請求項14】

前記１組の空洞のうちの少なくとも１つの空洞内にライナを備え、前記ライナが、極低温範囲で前記チップの基板材料より良好な熱導体である材料を含む、
請求項１に記載の熱化構造体。

【請求項15】

前記ライナが、前記少なくとも１つの空洞の第１の表面上に堆積させられるが、前記空洞の第２の表面上には堆積させられない、請求項１４に記載の熱化構造体。

【請求項16】

前記１組のピラーのうちの少なくとも１つのピラー上にライナを備え、前記ライナが、極低温範囲で前記カバーの基板材料より良好な熱導体である材料を含む、
請求項１または１４に記載の熱化構造体。

【請求項17】

前記ライナが、前記ピラーの第１の表面上に堆積させられるが、前記ピラーの第２の表面上には堆積させられない、請求項１６に記載の熱化構造体。

【請求項18】

前記チップが、フリップ・チップ・アセンブリを備え、前記熱化構造体が、
第２の１組のピラーを有するように構成された第２のカバーであって、前記極低温筐体の一部である前記第２のカバーと、
前記フリップ・チップ・アセンブリにおける第２のチップであって、前記第２のチップが、第２の１組の空洞を有するように構成され、前記第２の１組の空洞のうちの１個の第２の空洞が、第２の空洞プロファイルを有し、前記１個の第２の空洞に対応する前記第２の１組のピラーのうちの１個の第２のピラーが、第２のピラープロファイルを有しており、したがって前記第２のピラープロファイルにより、前記１個の第２のピラーが、第２の間隙許容範囲内で前記１個の第２の空洞プロファイルの前記第２の空洞に結合して、前記フリップ・チップの極低温動作中の熱放散のために前記第２のチップを前記第２のカバーに熱結合する、前記第２のチップと、
をさらに含む、請求項１に記載の熱化構造体。

【請求項19】

熱化構造体を製作する方法であって、
低温デバイス（ＬＴＤ）の極低温筐体の一部であるカバーに１組のピラーを形成することと、
前記ＬＴＤを備えるチップ内に１組の空洞を形成することと、
前記1組のピラーのうちの少なくとも１個のピラーが前記1組の空洞のうちの少なくとも１個の空洞に結合して、前記チップの極低温動作中の熱放散のために前記チップと前記カバーとの間に熱結合を形成することと
を含む方法。

【請求項20】

前記少なくとも１個の空洞の内面上に、極低温範囲で前記カバーの基板材料より良好な熱導体を含むライナを形成することをさらに含む、請求項１９に記載の方法。

【請求項21】

熱化構造体を備える量子プロセッサであって、前記熱化構造体が、
１組のピラーを有するように構成されたカバーを備え、前記カバーが量子ビット・チップの極低温筐体の一部であり、
前記量子ビット・チップが、量子ビットを備え、前記量子ビット・チップが、１組の空洞を有するように構成され、前記１組の空洞のうちの１個の空洞が、空洞プロファイルを有し、前記空洞に対応する前記１組のピラーからの１個のピラーが、ピラープロファイルを有しており、したがって前記ピラープロファイルにより、前記１個のピラーが、間隙許容範囲内で前記空洞プロファイルの前記１個の空洞に結合して、前記チップの極低温動作中の熱放散のために前記チップを前記カバーに熱結合する、
量子プロセッサ。

【請求項22】

量子プロセッサと、
前記量子プロセッサに結合された熱化構造体とを備える量子データ処理システムであって、前記熱化構造体が、
１組のピラーを有するように構成されたカバーを備え、前記カバーが量子ビット・チップの極低温筐体の一部であり、
前記量子ビット・チップが、量子ビットを備え、前記量子ビット・チップが、１組の空洞を有するように構成され、前記１組の空洞のうちの１個の空洞が、空洞プロファイルを有し、前記空洞に対応する前記１組のピラーからの１個のピラーが、ピラープロファイルを有しており、したがって前記ピラープロファイルにより、前記１個のピラーが、間隙許容範囲内で前記空洞プロファイルの前記１個の空洞に結合して、前記量子ビット・チップの極低温動作中の熱放散のために前記量子ビット・チップを前記カバーに熱結合する、
量子データ処理システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般に、半導電または超伝導チップのための冷却装置に関する。より詳細には、本発明は、低温デバイス（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｄｅｖｉｃｅ）の熱化（ｔｈｅｒｍａｌｉｚａｔｉｏｎ）のための極低温包装（ｃｒｙｏｇｅｎｉｃ ｐａｃｋａｇｉｎｇ）に関する。

【背景技術】

【0002】

本明細書では、「低温」範囲とは、７７ケルビン（Ｋ）または約７７ケルビン（Ｋ）またはそれ以下から、少なくとも１ミリケルビン（０．００１Ｋ）まで、場合により現在利用可能な技術を使用して実行可能な限り低い、たとえば０．０００００１Ｋまでの極低温範囲を指す。「低温」とは、極低温範囲内の温度である。半導電デバイスまたは超伝導デバイスあるいはその両方が、動作すると熱を発生させる。極低温範囲内で動作するデバイスも、動作中に熱を発生させるが、熱の除去は、低温動作において独特の難題をもたらす。

【0003】

以下、極低温範囲内で動作するデバイスを「低温デバイス」または「ＬＴＤ」と呼ぶ。極低温で動作するほとんどのＬＴＤは、それらの温度で超伝導特性を示す材料に依拠する。極低温範囲内で動作する構造体から熱を除去することが可能になるように、材料は極低温範囲内で良好な熱導体でなければならない。材料が指定の温度範囲内で良好な熱導体であると見なされるためには、材料は、その温度範囲内で熱導体として動作しながら、少なくとも閾値レベルの熱伝導率を示さなければならない。たとえば、図示の実施形態によれば、４ケルビンで１ワット／（センチメートル＊Ｋ）より大きい熱伝導率が、極低温範囲を含む所与の温度範囲内で許容できる閾値レベルの良好な熱伝導率である。

【0004】

構造体の熱化は、構造体との間で熱を伝導するためのプロセスおよび装置である。構造体の熱化は、必要に応じて、構造体との間の熱伝導のために、構造体に物理的に取り付けられた良好な熱導体を必要とすることが多い。図示の実施形態では、良好な熱化のために、熱発生要素と熱放散要素との間に介在する材料の量は、その材料が極低温範囲内で不十分な熱導体である場合、ＬＴＤの熱化を困難にすることが認識されている。

【0005】

シリコンおよびサファイアは、ＬＴＤを製作するために使用される基板材料の一般的な例である。図示の実施形態では、概してシリコン、サファイア、または他の一般に使用される基板材料は、極低温範囲内で不十分な熱導体になる傾向があることが認識されている。したがって、図示の実施形態では、基板の一方の表面（たとえば、上面）上にＬＴＤが製作され、基板の反対側の表面（たとえば、下面）から熱化が試行される場合、上部の熱発生デバイスと基板の下部に取り付けられた熱化構造体（ｔｈｅｒｍａｌｉｚａｔｉｏｎ ｓｔｒｕｃｔｕｒｅ）との間に介在するシリコンまたは他の基板材料のため、熱化は望ましいレベルにまで有効でないことが認識されている。

【0006】

多くのＬＴＤは、各辺に沿ってわずか数マイクロメートルから数ミリメートルの寸法であり、基板材料の上／中に製作された壊れやすいチップを備えており、そのようなチップは、わずか７００～７５０マイクロメートル（μｍ）であり、おそらく最大で厚さ１ミリメートル（ｍｍ）である。熱発生デバイスと熱化構造体との間に介在する基板材料の量を低減させるために、現在利用可能な技術では、実質上ほぼ元の厚さ未満まで、たとえば４００～５００μｍまで、基板の下面のミリング、エッチング、研削、または研磨あるいはその組合せを行う。図示の実施形態では、このようにしてウエハまたは基板を薄くすることで、チップの剛性の低下により、チップがひび割れたり、ＬＴＤが故障したり、良好な熱化が依然として生じなかったりする可能性が劇的に増大し、したがってチップと熱化構造体との間の十分な熱接触または結合を維持する能力が低下することが認識されている。

【0007】

いくつかのＬＴＤは、たとえば軟質はんだ材料を使用して、壊れやすいはんだバンプを介して互いに結合された２つ以上のチップを備える。たとえば、量子プロセッサをフリップ・チップ構成で製作することができ、この構成では、１つのチップ（接続点を有する読出し回路を備えるインターポーザ・チップ）が、第２のチップ（量子ビットおよびコンタクト・パッドを備える量子ビット・チップ）の上に、接続点およびコンタクト・パッドが互いに位置合わせされて互いに面するように、裏返しで配置されている。インターポーザ上の接続点は、軟質はんだ材料を使用して、量子ビット・チップ上のコンタクト・パッドに冷間溶接することができる。はんだバンプは、その結果得られる量子プロセッサにおいて特定の電気特性をもたらすために、量子ビット・チップから所定の距離をあけてインターポーザを保持する。フリップ・チップ構成におけるチップ間の距離は、フリップ・チップ構成の適正な動作の重要な要因である。

【0008】

図示の実施形態では、低い剛性を有する薄くした量子ビット・チップは、上記の理由で不十分な熱化または欠陥を引き起こすだけでなく、この追加の理由でインターポーザとの分離距離を維持することを困難にし、ＬＴＤの故障を招く可能性があることが認識されている。インターポーザ・チップがミリング／エッチング／研削／研磨および熱化された場合、フリップ・チップ・アセンブリのインターポーザ・チップ側でも同じ問題が生じる可能性が高い。

【0009】

さらに、図示の実施形態では、貧弱な熱化がまた、ＬＴＤの不適切、不正確、または問題ある動作を他の形で引き起こすことが認識されている。たとえば、量子ビットを備えるＬＴＤは、プリント回路基板（ＰＣＢ）または別のチップ上の回路要素に、ワイヤ・ボンドを使用して結合されることが多い。不十分に熱化されたチップは、量子デバイスで高温を引き起こし、その結果、可干渉性の低下、誤り率の増加、またはこれらの組合せをもたらす。

【0010】

量子ビット、量子プロセッサ、および特定の低温フリップ・チップ・アセンブリなどのＬＴＤは、周知の半導体製作技術において超伝導および半導体材料を使用して製作される。ＬＴＤは概して、デバイスの特性および機能を実装するために、１つまたは複数の異なる材料層を使用する。材料層は、超伝導性、伝導性、半導電性、絶縁性、抵抗性、誘導性、容量性、または任意の数の他の特性を有することができる。異なる材料層は、材料の性質、形状、材料のサイズまたは位置、その材料に隣接する他の材料、および多くの他の問題を考慮して、異なる方法を使用して形成しなければならないことがある。

【0011】

半導電性または超伝導性ＬＴＤに対する製作プロセスは、様々な電気特性または機械特徴あるいはその両方を有する材料の堆積または除去あるいはその両方を行ういくつかの方法を含む。多くの場合、超伝導デバイスは平面であり、すなわち超伝導体構造体は１つの平面上に製作される。非平面のデバイスは３次元（３Ｄ）デバイスであり、構造体のいくつかは、所与の製作平面の上または下に形成される。

【0012】

いくつかのＬＴＤは、フリップ・チップ形状を使用して製作される。フリップ・チップ形状において、複数の個々のデバイスを有する第１のチップ（フリップ・チップ量子プロセッサ内の量子ビット・チップの限定されない例など）が基板上に製作され、１つまたは複数の接続を有する第２のチップ（インターポーザ・チップの限定されない例など）が別個の基板上に製作される。第１のチップまたは第２のチップあるいはその両方の第１の表面のチップ・パッド上にはんだバンプが堆積され、第１のチップまたは第２のチップは、その第１の面が下向きになるように、裏返しで配置される。第１のチップおよび第２のチップは、はんだバンプのはんだが第１のチップおよび第２のチップの電気的接続を完成させるように、互いから分離距離をあけて位置合わせおよびバンプ接合される。

【0013】

極低温および他の動作条件で所望の電気特性、熱特性、延性、展性、および冷間溶接特性を有するはんだ付け材料などの好適な材料のバンプが、第１のチップまたは第２のチップあるいはその両方の第１の表面のチップ・パッド上に堆積される。概して、はんだバンプに対するあらゆる参照は、これらの要件を満たす材料から作られたバンプを含むと解釈されたい。

【発明の概要】

【0014】

図示の実施形態は、低温デバイスの熱化のための極低温包装、ならびにその製作方法およびシステムを提供する。一実施形態は、熱化構造体を提供し、熱化構造体は、１組のピラーを有するように構成されたカバーを含み、カバーは、低温デバイス（ＬＴＤ）の極低温筐体の一部である。実施形態は、ＬＴＤを備えるチップをさらに含み、チップは、１組の空洞を有するように構成され、１組の空洞のうちの１個の空洞は、空洞プロファイルを有し、その空洞に対応する１組のピラーからの１個のピラーは、ピラープロファイルを有しており、したがってピラープロファイルにより、ピラーは、間隙許容範囲内で空洞プロファイルの空洞に結合して、チップの極低温動作中の熱放散のためにチップをカバーに熱結合する。

【0015】

一実施形態は、熱化構造体を製作するコンピュータ実装方法を提供する。

【0016】

一実施形態は、熱化構造体を製作するための製作システムを提供する。

【0017】

一実施形態は、本明細書に開示する熱化構造体を使用して形成することができる量子プロセッサを提供する。

【0018】

一実施形態は、本明細書に開示する熱化構造体を使用して形成することができる量子データ処理システムを提供する。

【0019】

本発明の新規な特徴であると考えられる特性について、添付の特許請求の範囲に記載する。しかし、本発明自体、ならびに本発明の好ましい使用形態、さらなる目的および利点は、添付の図面とともに読めば、図示の実施形態の以下の詳細な説明を参照することによって、最もよく理解されよう。

【図面の簡単な説明】

【0020】

【図1】図示の実施形態を実装することができるデータ処理システムのネットワークのブロック図である。

【図2】図示の実施形態によって解決することができる、チップを熱化する従来技術の方法に伴う問題のブロック図である。

【図3】図示の実施形態による１組の空洞を有するチップのブロック図である。

【図4】図示の実施形態による例示的な空洞の詳細のブロック図である。

【図5】図示の実施形態による例示的なライニング付き空洞（ｌｉｎｅｄ ｃａｖｉｔｙ）の詳細のブロック図である。

【図6】図示の実施形態による例示的なチップおよびカバー構成のブロック図である。

【図7】図示の実施形態による例示的なピラーの詳細のブロック図である。

【図8】図示の実施形態による熱化のための空洞付きチップおよびピラー付きカバーの例示的な組合せのブロック図である。

【図9】図示の実施形態による熱化のための空洞およびピラーの別の例のブロック図である。

【図10】図示の実施形態による熱化のための空洞およびピラーの別の例のブロック図である。

【図11】図示の実施形態によって熱化された例示的なＬＴＤのブロック図である。

【図12】図示の実施形態によって熱化された例示的なＬＴＤのブロック図である。

【図13】図示の実施形態によって熱化された例示的なＬＴＤのブロック図である。

【図14】図示の実施形態によるピラーの例示的な構成のブロック図である。

【図15】図示の実施形態によるピラーの例示的な構成のブロック図である。

【図16】図示の実施形態によるピラーの例示的な構成のブロック図である。

【図17】図示の実施形態による低温デバイスの熱化のための極低温包装を形成するための例示的なプロセスの流れ図である。

【発明を実施するための形態】

【0021】

本発明について説明するために使用される図示の実施形態は、概して、低温デバイス（ＬＴＤ）の熱化のための極低温包装を提供することによって、上述した問題または必要および他の関連する問題または必要に対処してこれらを解決する。図示の実施形態はまた、低温デバイスの熱化のための極低温包装を製作する方法およびシステム、ならびに低温デバイスの熱化のための記載する極低温包装を使用して形成された量子プロセッサおよびデータ処理システムを提供する。

【0022】

本明細書に企図するように、ＬＴＤを収容するチップの包装は、少なくとも１つのカバー（下部カバー）、好ましくは２つのカバー（上部カバーおよび下部カバー）を備える。ＬＴＤの包装内でカバーに属するいくつかの機能の中で、カバーの１つの機能は、ＬＴＤを含むチップのための熱化構造体として動作することである。カバーは、極低温範囲内で良好な熱導体であることが知られている材料から製作される。銅は、カバーを製作するために使用することができる１つの限定されない例示的な材料である。銅カバーは、しばしば、「銅貨」カバー（ｃｏｐｐｅｒ ｐｅｎｎｙ ｃｏｖｅｒ）と区別なく称される。２つの銅貨カバーが、銅貨筐体を形成する。

【0023】

図示の実施形態は、ウエハのミリング／エッチング／研削／研磨を必要とせず、したがってチップ厚さは低減されない。図示の実施形態は、チップをその元の製作厚さで使用し、チップをその元の厚さで熱化する構造体および方法を提供する。

【0024】

単なる限定されない例として、ＬＴＤチップの下面に取り付けられた銅貨下部カバーを使用して、様々な実施形態について説明する。図示の実施形態の範囲を逸脱することなく、一実装形態では、上部カバーを同様に製作し、チップの上部に、たとえばフリップ・チップ・アセンブリの上面に適用することができる。同様に、図示の実施形態の範囲を逸脱することなく、一実装形態では、上部カバーおよび下部カバーを同様に製作し、それぞれチップの上面および下面に適用することができる。

【0025】

一実施形態は、カバーのうちチップを熱化すべき指定の表面を修正する。いくつかの場合、指定の表面は、必ずしも必要ではないが、カバー内のチップ形空洞内の表面（またはカバー上の突起）とすることができ、したがって空洞内の表面上（または突起の上部）にチップを設置することができる。

【0026】

具体的には、一実施形態では、製作システムが、カバーの指定の表面上に複数のピラーまたはピラー状構造体を製作する。ピラーは、カバーの指定の表面上の突起である。突起は、断面および高さを有する。

【0027】

１組のピラーを製作するために使用可能な限定されない製作方法は、ピラーのために選択された材料によって指定の表面を焼結することを含み、ピラー材料は、反対の形状の鋳造によってピラー形状に成形される。マスキングおよびエッチング、切断または打抜き、化学的または機械的な材料の除去または堆積方法など、ピラーを製作する他の方法が、図示の実施形態の範囲内で企図される。

【0028】

一実施形態では、１組のピラーのうちのすべてのピラーが、同じ断面形状および断面積、ならびに同じ高さである。別の実施形態では、１組のピラーのうちの部分集合内のすべてのピラーが、同じ断面形状および断面積、ならびに同じ高さであるが、異なる部分集合のピラーは、異なる断面形状、異なる断面積、異なる高さ、または上記その他の可能な変形例の１つもしくは複数の何らかの組合せを有するように構成される。たとえば、ピラー内のある高さ（たとえば、ピラーの下部）において、ピラー内の別の高さ（たとえば、ピラーの上部）におけるより大きい断面を有する、テーパー状のプロファイルを有するピラーが、図示の実施形態の範囲内で企図される。別の例として、ピラー内のある高さで異なる断面形状を有し、ピラー内の別の高さで異なる断面形状を有するピラーもまた、本明細書に記載する一実施形態の企図される適合例である。一実施形態では、ピラーの形状、サイズ、位置、またはこれらの何らかの組合せが、チップ上のＬＴＤもしくはＬＴＤ構成要素の形状、サイズ、位置、またはこれらの何らかの組合せによって決定される。

【0029】

一実施形態ではさらに、製作システムが、ピラーの表面上に、極低温範囲で良好な熱導体であることが知られている材料の層（ライニングまたはライナ）を堆積させる。本明細書では、ライニングを含むピラーをライニング付きピラー（ｌｉｎｅｄ ｐｉｌｌａｒ）と呼ぶ。堆積されるライニングにより、ピラーの外側寸法のうちの少なくとも１つが増大する。たとえば、一実施形態では、堆積されるライニングは、ピラーの側壁上にのみ堆積させることができ、それによってピラーの断面積は増大するが高さは増大しない。別の例として、別の実施形態では、堆積されるライニングは、ピラーの上面上にのみ堆積させることができ、それによってピラーの高さは増大するがピラーの断面積は増大しない。別の例として、別の実施形態では、堆積されるライニングは、ピラーの上面ならびに側壁上に堆積させることができ、それによってピラーの高さおよびピラーの断面積が増大する。一実施形態では、ライニングは任意選択であり、ピラーが形成されるカバーの材料自体が極低温範囲で許容できる程度に良好な熱導体であるときなどは、ピラーをライニングなしピラーのままにする。一実施形態では、ライニングの堆積は、ライニング材料をピラー上へスパッタリングすることによって実現することができる。

【0030】

一実施形態では、カバーの指定の表面と熱化すべきチップの熱表面を修正する。いくつかの場合、熱表面は、必ずしも必要ではないが、ＬＴＤが製作されるチップの表面（たとえば、チップの上面）とは反対側のチップの表面（たとえば、チップの下面）とすることができる。熱表面は、必ずしも必要ではないが、一実施形態を実施するために実質上平坦とすることができる。たとえば、チップの熱表面は、カバーの指定の表面上の対応する輪郭に整合するように設計されたステップ、ノッチ、溝、空洞、突起、または別の輪郭を有するように製作または処理することができる。一実施形態は、平坦な熱表面に関して本明細書に記載する形で、輪郭付き熱表面を修正するように適合させることができ、そのような適合は図示の実施形態の範囲内で企図される。

【0031】

具体的には、一実施形態では、製作システムが、チップの熱表面上に複数のソケットまたは空洞状の凹状構造体（本明細書では、使用時に区別されない限り、区別なくソケット、空洞、または凹部と呼ぶ）を製作する。空洞は、チップの熱表面内に形成された孔状の空間である。空洞は、断面および深さを有する。

【0032】

１組の空洞を製作するために使用可能な限定されない製作方法は、空洞形状を形成するために基板材料が除去された熱表面をフォトリソグラフィでエッチングまたは凹面化することを含む。半導体製作技術において、機械加工、マスキングおよびエッチング、スパッタリング、化学的または機械的またはレーザによる材料除去方法などの空洞を製作する様々な方法が利用可能であり、これらは図示の実施形態の範囲内で企図される。チップを熱化する従来技術の方法とは対照的に、一実施形態による空洞を形成する方法では、チップの厚さを薄くしないことに留意されたい。

【0033】

一実施形態では、１組の空洞のうちのすべての空洞が、同じ断面形状および面積、ならびに同じ深さである。別の実施形態では、１組の空洞のうちの部分集合内のすべての空洞は、同じ断面形状および面積、ならびに同じ深さであるが、異なる部分集合の空洞は、異なる断面形状、異なる断面積、異なる深さ、または上記その他の可能な変形例の１つもしくは複数の何らかの組合せを有するように構成される。たとえば、空洞内の１つの深さ（たとえば、空洞の口）において、空洞内の異なる深さ（たとえば、空洞の底面）より大きい断面を有する、先細りしたプロファイルを有する空洞が、図示の実施形態の範囲内で企図される。別の例として、空洞内の１つの深さで異なる断面形状を有し、空洞内の異なる深さで異なる断面形状を有する空洞もまた、本明細書に記載する一実施形態の企図される適合例である。

【0034】

一実施形態では、空洞の形状、サイズ、位置、またはこれらの何らかの組合せが、チップ上のＬＴＤもしくはＬＴＤ構成要素の形状、サイズ、位置、またはこれらの何らかの組合せによって決定される。一実施形態では、空洞の形状、サイズ、またはそれらの両方が、チップ上の空洞の位置によって決定される。一実施形態では、ピラーの形状、サイズ、位置、またはこれらの何らかの組合せが、チップ上の空洞の形状、サイズ、位置、またはこれらの何らかの組合せによって決定される。

【0035】

一実施形態ではさらに、製作システムが、空洞内の表面上に、極低温範囲で良好な熱導体であることが知られている材料の層（ライニングまたはライナ）を堆積させる。本明細書では、ライニングを含む空洞をライニング付き空洞と呼ぶ。堆積されるライニングにより、空洞の内側寸法のうちの少なくとも１つが低減される。たとえば、一実施形態では、堆積されるライニングは、空洞の側壁上にのみ堆積させることができ、それによって空洞の断面積は低減されるが深さは低減されない。別の例として、別の実施形態では、堆積されるライニングは、空洞の底面上にのみ堆積させることができ、それによって空洞の深さは低減されるが空洞の断面積は低減されない。別の例として、別の実施形態では、堆積されるライニングは、空洞の底面ならびに側壁上に堆積させることができ、それによって空洞の深さおよび空洞の断面積が低減される。一実施形態では、ライニングは任意選択であり、空洞が形成されるチップの材料自体が極低温範囲で許容できる程度に良好な熱導体であるときなどは、空洞をライニングなし空洞のままにする。一実施形態では、ライニングの堆積は、ライニング材料を空洞内へスパッタリングすることによって実現することができる。

【0036】

チップの熱表面内の空洞は、カバー内の指定の表面内に、０、１つ、またはそれ以上の整合する対応ピラーを有する。逆に、カバーの指定の表面内のピラーは、チップの熱表面内に、０、１つ、またはそれ以上の整合する対応空洞を有する。一実施形態では、カバー上の適合したプロファイルのピラーに空洞を整合させることができるように、チップ上に空洞を製作する。それに対応して、一実施形態では、チップ上の適合したプロファイルの空洞にピラーを整合させることができるように、カバー上にピラーを製作する。

【0037】

空洞およびピラーは、ピラーの断面形状が空洞の断面形状に類似しており、かつピラーの高さが空洞の深さに類似しているとき、（ｉ）ライニング付き空洞の場合、ピラーの表面とライニング付き空洞の表面との間の画定された間隙許容範囲内で、ピラーがライニング付き空洞を占有することができるように、または（ｉｉ）ライニングなし空洞の場合、ピラーの表面とライニングなし空洞の表面との間の画定された間隙許容範囲内で、ピラーがライニングなし空洞を占有することができるように、整合するプロファイルを有する。間隙許容範囲の限定されない例は、±１マイクロメートルである。図示の実施形態の範囲内で、間隙許容範囲は、空洞の全体に対して単一の許容範囲とすることができ、または空洞の異なる区分に対する異なる許容範囲、もしくは別個の断面許容範囲および深さ許容範囲、もしくは上記その他の同様の目的の許容範囲の何らかの組合せを含む１組の許容範囲とすることができる。

【0038】

一実施形態では、１組のピラーのうちのすべてのピラー（および１組の空洞のうちの対応する空洞）が、熱化のために構成される。別の実施形態では、１つの部分集合のピラー内のピラー（および１組の空洞のうちの対応する部分集合の空洞）が、熱化のために構成されるのに対して、別の部分集合のピラー（および１組の空洞のうちの対応する部分集合の空洞）は、チップの位置合わせのみ、または位置合わせおよび熱化のために構成される。別の実施形態では、１つの部分集合のピラー内のピラー（および１組の空洞のうちの対応する部分集合の空洞）が、熱化のために構成されるのに対して、別の部分集合のピラー（および１組の空洞のうちの対応する部分集合の空洞）は、代替の機能、または代替の機能および熱化のために構成される。

【0039】

チップの位置合わせは、ピラーが対応する空洞に対して実質上中心に位置合わせされ、かつチップの熱表面がカバーの指定の表面に完全または実質上完全に重複するように、チップの熱表面をカバーの指定の表面と位置合わせするプロセスである。必ずしも必要ではないが、チップが位置合わせされたとき、カバー内のすべてのピラーが、整合する空洞を有することができる。必ずしも必要ではないが、チップが位置合わせされたとき、チップ内のすべての空洞を、カバー上の対応するピラーが占有することができる。ピラー（または空洞）に属する代替の機能には、それだけに限定されるものではないが、１組のピラーからのピラーが１組の空洞からの対応する空洞を占有する順序を確実にすること、カバーに対するチップの望ましくない向きを防止することなどが含まれる。

【0040】

一実施形態では、製作システムが、本明細書に記載する形で、カバーの指定の表面上の１組または部分集合のピラーをチップの熱表面上の１組または部分集合の空洞に結合することによって、チップをカバーに熱化する。一実施形態では、製作システムはさらに、組み合わせたチップ・カバー・アセンブリを好適な極低温冷却材、たとえば液体ヘリウム内に封入させる。本明細書に記載する形でチップをカバーに結合することで、チップからの熱放散のために利用可能な表面積、指定の許容範囲内のチップとカバーとの間の望ましい位置合わせおよび嵌合の締まり具合、より容易な製作（たとえば、銅カバーの焼結は、薄くしたシリコン・チップ上での焼結より著しく容易である）、または上記その他の利点の何らかの組合せが増大する。

【0041】

一実施形態のフリップ・チップ量子コンピューティング・デバイスを製作する製作方法は、ソフトウェア・アプリケーションとして実装することができる。製作方法を実装するアプリケーションは、リソグラフィ・システムなどの既存の超伝導製作システムとともに動作するように構成することができる。

【0042】

説明に対するいかなる限定も示唆することなく、説明を分かりやすくすることのみを目的として、図示の実施形態について、例示的な数のピラーおよび空洞を使用して説明する。一実施形態は、任意の数、タイプ、または組合せのピラーおよび空洞によって実装することができる。説明に対するいかなる限定も示唆することなく、説明を分かりやすくすることのみを目的として、図示の実施形態について、チップ上の例示的な数およびタイプのＬＴＤを使用して説明する。一実施形態は、それだけに限定されるものではないが、量子ビット・チップ、インターポーザ・チップ、フリップ・チップ配置内の量子プロセッサ、および他の半導電または超伝導デバイスを含めて、任意の数、タイプ、または組合せのチップによって実装することができる。

【0043】

さらに、これらの図および図示の実施形態では、限定されない例示的なチップおよびカバー形状の簡略図を使用する。チップの実際の製作では、図示の実施形態の範囲を逸脱することなく、本明細書に図示もしくは記載されていない追加の構造体、または本明細書に図示および記載されているものとは異なる構造体が存在してもよい。同様に、図示の実施形態の範囲内で、例示的なカバー内の図示または記載されている構造体は、本明細書に記載するものと類似の動作または結果を生み出すために、異なる形で製作することができる。

【0044】

例示的な構造体、層、および構成の２次元の図面において異なる陰影が付いた部分は、本明細書に記載する例示的な製作における異なる構造体、層、材料、および構成を表すことを意図したものである。異なる構造体、層、材料、および構成は、当業者には知られている好適な材料を使用して製作することができる。

【0045】

本明細書に示す形状の特有の形状、場所、位置、または寸法は、そのような特徴が一実施形態の特徴であると明示されない限り、図示の実施形態を限定することを意図したものではない。形状、場所、位置、寸法、数、またはこれらの何らかの組合せは、図面および説明を分かりやすくすることのみを目的として選択されており、図示の実施形態による目的を実現するために実際のリソグラフィで使用され得る実際の形状、場所、位置、または寸法から強調、最小化、または他の形で変更されていることがある。

【0046】

さらに、図示の実施形態について、特有の実際のまたは仮説の半導電または超伝導デバイス、たとえば現在実行可能な量子ビットに関して、一例としてのみ説明する。様々な図示の実施形態によって説明するステップは、様々なＬＴＤを同様に熱化するように適合させることができ、そのような適合例は図示の実施形態の範囲内で企図される。

【0047】

一応用例で実装される実施形態では、製作プロセスが、本明細書に記載する特定のステップを実行する。製作プロセスのステップをいくつかの図に示す。特定の製作プロセスにおいて、すべてのステップが必要になるとは限らない。いくつかの製作プロセスでは、図示の実施形態の範囲を逸脱することなく、ステップを異なる順序で実装することができ、特定のステップを組み合わせることができ、特定のステップを削除もしくは交換することができ、またはステップの上記その他の操作の何らかの組合せを実行することができる。

【0048】

図示の実施形態について、特定のタイプの材料、電気特性、熱特性、機械特性、構造、構成、形状、層の向き、方向、ステップ、動作、平面、寸法、数、データ処理システム、環境、構成要素、および応用例に関して、例としてのみ説明する。上記その他の類似の加工物の何らかの特有の表示は、本発明を限定することを意図したものではない。図示の実施形態の範囲内で、上記その他の類似の加工物の何らかの好適な表示を選択することができる。

【0049】

図示の実施形態について、特有の設計、構造、レイアウト、構成、およびツールを使用して、例としてのみ説明するが、これらは図示の実施形態を限定するものではない。図示の実施形態は、他の同等または同様の目的の設計、構造、レイアウト、構成、およびツールとともに使用することができる。

【0050】

本開示の例は、説明を分かりやすくすることのみを目的として使用しており、図示の実施形態を限定するものではない。本明細書に挙げるあらゆる利点は、例示のみを目的とし、図示の実施形態を限定することを意図したものではない。特有の図示の実施形態によって、追加のまたは異なる利点を実現することもできる。さらに、特定の図示の実施形態は、上記に挙げた利点のいくつか、すべてを有することができ、または上記に挙げた利点をまったく有していなくてもよい。

【0051】

これらの図、特に図１を参照すると、この図は、図示の実施形態の方法を実装することができるデータ処理環境の例示的な図を示す。図１は、単なる一例であり、異なる実施形態を実装することができる環境に関して何らかの限定を主張または示唆することを意図したものではない。特定の実装形態では、以下の説明に基づいて、図示の環境に多くの修正を加えることができる。

【0052】

図１は、図示の実施形態を実装することができるデータ処理システムのネットワークのブロック図を示す。データ処理環境１００は、図示の実施形態を実装することができるコンピュータのネットワークである。データ処理環境１００は、ネットワーク１０２を含む。ネットワーク１０２は、データ処理環境１００内でともに接続された様々なデバイスおよびコンピュータ間に通信リンクを提供するために使用される媒体である。ネットワーク１０２は、ワイヤ、無線通信リンク、または光ファイバケーブルなどの接続を含むことができる。

【0053】

クライアントまたはサーバは、ネットワーク１０２に接続された特定のデータ処理システムの単なる例示的な役割であり、これらのデータ処理システムに対する他の構成または役割を除外することを意図したものではない。サーバ１０４およびサーバ１０６は、ストレージ・ユニット１０８とともにネットワーク１０２に結合する。ソフトウェア・アプリケーションが、データ処理環境１００内の任意のコンピュータ上で実行することができる。クライアント１１０、１１２、および１１４もまた、ネットワーク１０２に結合される。サーバ１０４もしくは１０６、またはクライアント１１０、１１２、もしくは１１４などのデータ処理システムは、データを収容することができ、そこで実行するソフトウェア・アプリケーションまたはソフトウェア・ツールを有することができる。

【0054】

デバイス１３２は、移動コンピューティング・デバイスの一例である。たとえば、デバイス１３２は、スマートフォン、タブレット・コンピュータ、ラップトップ・コンピュータ、静止式もしくは携帯式のクライアント１１０、ウェアラブル・コンピューティング・デバイス、または任意の他の好適なデバイスの形態をとることができる。図１の別のデータ処理システム内で実行することが示される任意のソフトウェア・アプリケーションを、デバイス１３２内で同様に実行するように構成することができる。図１の別のデータ処理システム内で記憶または生成される任意のデータまたは情報を、デバイス１３２内で同様に記憶または生成されるように構成することができる。

【0055】

アプリケーション１０５が、本明細書に記載する一実施形態を実装する。製作システム１０７は、量子コンピューティング・デバイス内で使用されるジョセフソン接合、量子ビット、および他の超伝導構造体など、ＬＴＤを製作および熱化するための任意の好適なシステムのソフトウェア構成要素である。概して、量子コンピューティング用のデバイスを含むＬＴＤを製造するための製作システムおよびその対応ソフトウェア構成要素が知られている。アプリケーション１０５は、本明細書に記載するように、新規な極低温包装のアセンブリに図示の実施形態で企図される低温デバイスを熱化させるために、製作アプリケーション１０７を介してそのような知られている製作システムへの命令を提供する。

【0056】

図２を参照すると、この図は、例示の実施形態によって解決することができる、チップを熱化する従来技術の方法に伴う問題のブロック図を示す。チップ２０２が、１組のＬＴＤ２０４を備える。カバー２０６がチップ２０２に熱化構造体として取り付けられるが、熱化を有効にするために、基板材料２０８を除去することによってチップ２０２の厚さが低減される。

【0057】

図の方向矢印は、その図で向けられたチップの上面および下面を示す。この図に示す方向矢印は、チップ２０２の上面を示し、チップの下面は上面の反対側である。図示のように、厚さが低減されたチップ２０２の下面が、カバー２０６の上面によって熱化される。

【0058】

図３を参照すると、この図は、図示の実施形態による１組の空洞を有するチップのブロック図を示す。チップ３０２は薄くされずに厚さを保持しており、それを使用して、デバイス３０４がチップ３０２の上面上に製作されている。限定されない例示的な１組の空洞３０６が、チップ３０２の下面上に示されている。本明細書に記載するように、チップ３０２の表面３１０はチップ３０２の熱表面である。空洞３０６の一例は、本明細書に記載する空洞の１つまたは複数の特性を有する。空洞３０６の配置、数、対称性、または類似性は、図示の実施形態を限定することを意図したものではない。

【0059】

図４を参照すると、この図は、図示の実施形態による例示的な空洞の詳細のブロック図を示す。この限定されない例では、ＬＴＤ３０４を有するチップ３０２が、空洞４０２を含むことが示されている。空洞４０２は、実質上円形の断面４０４を有する実質上均一の円筒形の空洞である。空洞４０２は、側壁４０６をさらに有する。深さＤに形成された空洞４０２の底面４０８は、平面、凹面、凸面、または別の輪郭とすることができる。

【0060】

図５を参照すると、この図は、図示の実施形態による例示的なライニング付き空洞の詳細のブロック図を示す。ＬＴＤ３０４を有するチップ３０２が、図４に図示および記載する空洞４０２を含むことが示されている。一実施形態では、本明細書に記載するように、空洞４０２にライニングが施されている。空洞４０２内に層が堆積させられて、ライニング付き空洞５０２を形成する。この限定されない例では、ライニング付き空洞は、実質上円形の断面５０４を有する実質上均一の円筒形の空洞であり、断面５０４は、空洞４０２の断面４０４を低減させる。一実施形態では、層は、空洞４０２内に均一に堆積させられて、断面４０４から断面５０４への実質上均一で同心円状の低減をもたらすが、そのような均一性は、別の実施形態では必須でない。さらにこの層により、側壁４０６がライニング付き側壁５０６になる。ライニング付き空洞５０２の底面５０８は、空洞４０２の深さＤと比較すると、低減された深さＤ’に位置する。底面５０８は、底面４０８に実質上共形となることができ、または底面４０８の輪郭とは異なる平面、凹面、凸面、もしくは別の輪郭を有することができる。

【0061】

図６を参照すると、この図は、図示の実施形態による例示的なチップおよびカバー構成のブロック図を示す。１組のＬＴＤ６０４を有するチップ６０２は、ＬＴＤ３０４を有するチップ３０２に類似している。

【0062】

チップ６０２は、本明細書に記載する熱表面３１０に類似している熱表面上に１組の空洞６１２を備える。一実施形態では、図４と同様に、空洞６１２の一例はライニングなし空洞である。別の実施形態では、図５と同様に、空洞６１２の一例はライニング付き空洞である。

【0063】

カバー６０６は、本明細書に記載するカバーである。カバー６０６は、指定の表面６０８を備えており、この限定されない例では、指定の表面６０８は、カバー６０６内のくぼんだ区域として示されている。カバー６０６は、本明細書に記載するように、指定の表面６０８上に形成された１組のピラー６１４を備える。ピラー６１４の一例が、対応する空洞６１２のプロファイルに整合するように形成される（または、空洞６１２の一例が、対応するピラー６１４のプロファイルに整合するように形成される）。

【0064】

図７を参照すると、この図は、図示の実施形態による例示的なピラーの詳細のブロック図を示す。この限定されない例では、指定の表面６０８を有するカバー６０６が、ピラー７０２を含むことが示されている。ピラー７０２は、実質上円形の断面７０４を有する実質上均一の円筒形である。ピラー７０２は、側壁７０６をさらに有する。ピラー７０２の上面は、指定の表面６０８より上の高さＨに位置しており、空洞底部からピラー上部への熱伝達を最大化するために、対応する空洞の底面に適合するように、平面、凹面、凸面、または別の輪郭とすることができる。

【0065】

図８を参照すると、この図は、図示の実施形態による熱化のための空洞付きチップおよびピラー付きカバーの例示的な組合せのブロック図を示す。ライニング付き空洞５０２が、図５に関して説明したように形成される。ピラー７０２が、図７に関して説明したように形成される。

【0066】

この例示的な図では、ピラー７０２が、間隙許容範囲Ｇ内でライニング付き空洞５０２を占有することが示されている。この図では、見やすいように、特定の間隙および構造体を強調しており、好ましくは、ピラー７０２がライニングなし空洞４０２またはライニング付き空洞５０２に結合された後、熱表面３１０と指定の表面６０８との間の分離距離Ｘは、あらゆる表面の不完全性を無視してごくわずかになり、たとえば０～５ミクロン程度になる。

【0067】

図９を参照すると、この図は、図示の実施形態による熱化のための空洞およびピラーの別の例のブロック図を示す。空洞９０２は、本明細書に記載するチップの熱表面内に形成されており、異なる断面形状、たとえば三角形９０４を有する。ピラー９０６は、適合した三角形の断面９０８を有しており、一実施形態では、断面９０８は、指定の間隙許容範囲内で空洞９０２に結合するように構成される。

【0068】

図１０を参照すると、この図は、図示の実施形態による熱化のための空洞およびピラーの別の例のブロック図を示す。空洞１００２は、本明細書に記載するチップの熱表面内に形成されており、異なる断面形状、たとえば矩形１００４を有する。ピラー１００６は、適合した矩形の断面１００８を有しており、一実施形態では、断面１００８は、指定の間隙許容範囲内で空洞１００２に結合するように構成される。

【0069】

断面９０４、９０８、１００４、および１００８は、単なる限定されない例として、幾何形状であることが図示および記載されている。本開示から、当業者であれば、多くの他の規則的、幾何学的、非幾何学的、およびさらには不規則的な断面を考えることが可能であり、これらは図示の実施形態の範囲内で企図される。さらに、幾何断面は、製作および製造プロセスにおいて許容できる変動が存在することを考慮して、画定された許容範囲内で不規則にすることができる。

【0070】

図１１を参照すると、この図は、図示の実施形態によって熱化された例示的なＬＴＤのブロック図を示す。チップ１１０２は、図３～図１０に関して説明したチップのいずれかの一例であり、この図に見ることができる表面上に製作されたＬＴＤ構成要素（図示せず）を有する。チップ１１０２の熱表面は見ることができない。チップ１１０２は、カバー１１０４に結合される。１組のピラー１１０６を指定の表面１１０８上に見ることができる。１組のピラー１１０６またはその部分集合が、本明細書に記載するチップ１１０２の熱表面内の１組または部分集合の対応する空洞に結合する。

【0071】

ＰＣＢ１１１０が、チップ１１０２上のＬＴＤ構成要素、たとえば量子ビットに結合されなければならない外部回路要素を含むように製作される。一実装形態では、１組のワイヤ・ボンド１１１２が、チップ１１０２上のＬＴＤ構成要素に対する外部回路要素の電気結合を容易にする。

【0072】

図１２を参照すると、この図は、図示の実施形態によって熱化された例示的なＬＴＤのブロック図を示す。チップ１１０２は、図１１に関して説明したように、カバー１１０４およびＰＣＢ１１１０に結合される。構成１２００は、極低温パッケージのアセンブリを完成させる上部カバー１２０２をさらに示す。上部カバー１２０２は、下部カバー１１０４に締結されており、ＰＣＢ１１１０などのあらゆる介在する構成要素を締結具１２０４に固定する。一実施形態では、チップ１１０２の上面も熱化することができるとき（たとえば、チップ１１０２がフリップ・チップ・アセンブリであるとき）、一実施形態は、上部カバー１２０２内の指定の表面（図示せず）内に１組のピラー（図示せず）を有する上部カバー１２０２を構成する。次いで、上部カバー１２０２内の１組のピラーが、チップ１１０２の上部熱表面（図示せず）内の対応する１組の空洞（図示せず）に結合する。

【0073】

構成１２２０は、極低温動作の準備ができた熱化済みパッケージを示す。上部カバー１２０２、ＰＣＢ１１１０、および下部カバー１１０４を見ることができる。チップ１１０２は、この熱化済みパッケージ内に完全に封入されており、適当な極低温冷却材、たとえば液体ヘリウム内で動作することができる。

【0074】

図１３を参照すると、この図は、図示の実施形態によって熱化された例示的なＬＴＤのブロック図を示す。チップ１３０２は、図３～図１２に関して説明したチップのいずれかの一例であり、この図に見ることができる表面上に製作されたＬＴＤ構成要素（図示せず）を有する。チップ１３０２の熱表面は見ることができない。チップ１３０２は、カバー１３０４に結合される。１組のピラー１３０６を指定の表面１３０８上に見ることができる。一実施形態を使用して製作することができる断面形状に対する別の限定されない変形例として、ピラー１３０６は、細長く角の丸い矩形断面を有するように形成される。１組のピラー１３０６またはその部分集合が、本明細書に記載するチップ１３０２の熱表面内の１組または部分集合の対応する形状および位置の空洞（図示せず）に結合する。

【0075】

図１４を参照すると、この図は、図示の実施形態によるピラーの例示的な構成のブロック図を示す。表面１４０８は、本明細書に記載するカバー上の指定の表面である。１組のピラー１４１２、１４１４、１４１６、および１４１８が、本明細書に記載する一実施形態によって形成される。見ることができるように、ピラー１４１２、１４１４、１４１６、および１４１８の各々は、類似の断面形状を有するが、異なる断面積および異なる高さを有する。

【0076】

図１５を参照すると、この図は、図示の実施形態によるピラーの例示的な構成のブロック図を示す。表面１５０８は、本明細書に記載するカバー上の指定の表面である。１組のピラー１５１２、１５１４、および１５１６が、本明細書に記載する一実施形態によって形成される。見ることができるように、ピラー１５１２、１５１４、および１５１６の各々は、異なる断面形状、異なる断面積、および異なる高さを有する。

【0077】

図１６を参照すると、この図は、図示の実施形態によるピラーの例示的な構成のブロック図を示す。表面１６０８は、本明細書に記載するカバー上の指定の表面である。一実施形態は、指定の表面１６０８の第１の区域内に第１のピラー密度を有する第１の部分集合１６１０のピラーと、指定の表面１６０８の第２の区域内に異なるピラー密度を有する第２の部分集合１６１２のピラーとを形成する。

【0078】

ピラーの形状、サイズ、および密度のこれらの例は、限定することを意図したものではない。本開示から、当業者であれば、特定の実装形態のピラーの形状、サイズ、および密度、ならびに空洞の対応する形状、サイズ、および密度の多くの他の組合せを考えることが可能であり、これらは図示の実施形態の範囲内で企図される。

【0079】

図１７を参照すると、この図は、図示の実施形態による低温デバイスの熱化のための極低温包装を形成するための例示的なプロセスの流れ図を示す。プロセス１７００は、図１のアプリケーション１０５内に実装することができる。

【0080】

アプリケーションは、チップに対するカバー内に１組のピラーを形成し、または形成させる（ブロック１７０２）。カバーは下部カバーとすることができるが、必ずしも下部カバーである必要はない。チップは、極低温範囲で動作するように設計された１つまたは複数のデバイスを含む。

【0081】

アプリケーションは、１組のピラーが製作されたカバーの表面と熱化すべきチップの表面内に整合する１組の空洞を形成し、または形成させる（ブロック１７０４）。任意選択で、アプリケーションは、空洞の内面上に極低温熱導体材料のライニングを堆積しまたは堆積させる（ブロック１７０６）。１組の空洞内の空洞のいくつか、すべてをライニング付きとすることができ、または１組の空洞内の空洞のいずれもライニング付きでなくてもよい。

【0082】

アプリケーションは、ピラーを対応する空洞に位置合わせしまたは位置合わせさせる（ブロック１７０８）。アプリケーションは、一実装形態において複数の点の位置合わせが必要とされるとき、ブロック１７０８を繰り返すことができる。

【0083】

アプリケーションは、位置合わせされたピラーに空洞を占有させ、チップとカバーとの間に熱伝導結合を形成して、極低温動作のためにチップを有効に熱化する（ブロック１７１０）。その後、アプリケーションはプロセス１７００を終了する。

【0084】

本発明の様々な実施形態について、関連する図面を参照して本明細書に説明した。本発明の範囲から逸脱することなく、代替実施形態を考案することができる。以下の説明および図面において要素間の様々な接続および位置関係（たとえば、上部、下部、上、下、隣接など）が記載されているが、向きが変化しても記載の機能が維持されるとき、本明細書に記載する位置関係の多くは向きに依存しないことが、当業者には認識されよう。これらの接続または位置関係あるいはその両方は、別途指定されない限り、直接的または間接的なものとすることができ、本発明は、この点で限定することを意図したものではない。したがって、実体の結合は、直接的または間接的な結合を指すことができ、実体間の位置関係は、直接的または間接的な位置関係とすることができる。間接的な位置関係の一例として、層「Ａ」を層「Ｂ」の上に形成することに対する本説明における参照は、層「Ａ」および層「Ｂ」の関連する特徴および機能が中間層によって実質上変化しない限り、１つまたは複数の中間層（たとえば、層「Ｃ」）が層「Ａ」と層「Ｂ」との間に位置する状況を含む。

【0085】

以下の定義および略記は、特許請求の範囲および本明細書の解釈のために使用されるものである。本明細書では、「備える（comprises）」、「備える（comprising）」、「含む（includes）」、「含む（including）」、「有する（has）」、「有する（having）」、「収容する（contains）」、もしくは「収容する（containing）」という用語、またはこれらの任意の他の変形は、非排他的な包含を含むことを意図したものである。たとえば、一連の要素を備える組成物、混合物、プロセス、方法、物品、または装置は、必ずしもこれらの要素のみに限定されるものではなく、明示的に列挙されていない、またはそのような組成物、混合物、プロセス、方法、物品、もしくは装置に固有の他の要素も含むことができる。

【0086】

加えて、本明細書では、「例示的」という用語は、「例、事例、または例示として働く」ことを意味するために使用される。「例示的」として本明細書に記載するいずれの実施形態または設計も、必ずしも他の実施形態または設計に比べて好ましいまたは有利であると解釈されるべきではない。「少なくとも１つ」および「１つまたは複数」という用語は、１以上の任意の整数、すなわち１、２、３、４などを含むことが理解されよう。「複数」という用語は、２以上の任意の整数、すなわち２、３、４、５などを含むことが理解されよう。「接続」という用語は、間接的な「接続」および直接的な「接続」を含むことができる。

【0087】

本明細書では、「一実施形態」、「実施形態」、「例示的な実施形態」などへの参照は、記載する実施形態が特定の特徴、構造体、または特性を含むことができるが、すべての実施形態が特定の特徴、構造体、または特性を含んでも含まなくてもよいことを示す。さらに、そのような語句は、必ずしも同じ実施形態を参照しているとは限らない。さらに、特定の特徴、構造体、または特性が一実施形態に関連して説明されるとき、明示されるか否かにかかわらず、他の実施形態に関連するそのような特徴、構造体、または特性に影響を与えることは当業者の知識の範囲内であることが提起される。

【0088】

「約（about）」、「実質上」、「約（approximately）」という用語、およびこれらの変形は、本出願を申請した時点で利用可能な機器に基づいて、特定の数量の測定に関連するある程度の誤りを含むことが意図される。たとえば、「約（about）」は、所与の値の±８％または５％または２％の範囲を含むことができる。

【0089】

本発明の様々な実施形態の説明は、説明の目的で提示されており、網羅的であること、または開示する実施形態に限定されることを意図したものではない。記載する実施形態の範囲から逸脱することなく、多くの修正例および変形例が当業者には明らかであろう。本明細書で使用される術語は、実施形態の原理、実際の応用例、もしくは市場で見られる技術に対する技術的改善について最もよく説明するために、または本明細書に記載する実施形態を他の当業者が理解することを可能にするために選択されたものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】