特許 7479446 ハイブリッド整合回路網のトポロジー

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-25

(45)【発行日】2024-05-08

(54)【発明の名称】ハイブリッド整合回路網のトポロジー

(51)【国際特許分類】

   H03H 7/40 20060101AFI20240426BHJP

   H05H 1/46 20060101ALN20240426BHJP

【ＦＩ】

H03H7/40

H05H1/46 R

【請求項の数】 20

(21)【出願番号】P 2022501172

(86)(22)【出願日】2020-06-22

(65)【公表番号】

(43)【公表日】2022-09-26

(86)【国際出願番号】 US2020038899

(87)【国際公開番号】W WO2021007017

(87)【国際公開日】2021-01-14

【審査請求日】2023-06-20

(31)【優先権主張番号】16/506,373

(32)【優先日】2019-07-09

(33)【優先権主張国・地域又は機関】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】520190366

【氏名又は名称】コメット テクノロジーズ ユーエスエー インコーポレイテッド

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100123582

【弁理士】

【氏名又は名称】三橋 真二

(74)【代理人】

【識別番号】100092624

【弁理士】

【氏名又は名称】鶴田 準一

(74)【代理人】

【識別番号】100114018

【弁理士】

【氏名又は名称】南山 知広

(74)【代理人】

【識別番号】100153729

【弁理士】

【氏名又は名称】森本 有一

(74)【代理人】

【識別番号】100159259

【弁理士】

【氏名又は名称】竹本 実

(72)【発明者】

【氏名】アントニー オリベティ

(72)【発明者】

【氏名】ティグラン ポゴシャン

【審査官】▲高▼橋 徳浩

(56)【参考文献】

【文献】特開２００１－２７４６５１（ＪＰ，Ａ）

【文献】特表２０１８－５０４８６４（ＪＰ，Ａ）

【文献】特表２０１９－５０９７０７（ＪＰ，Ａ）

【文献】国際公開第２０１７／２０４８８９（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｈ １／４６

Ｈ０３Ｈ７／３０－Ｈ０３Ｈ７／５４

(57)【特許請求の範囲】

【請求項1】

第１段整合回路網と、
第２段整合回路網であって、前記第２段整合回路網の電気部品を代表する制御ループ帯域幅を有する第２段整合回路網と、
前記第１段整合回路網及び前記第２段整合回路網の両方と同時に結合しているセンサ素子と、
を備え、
前記第１段整合回路網は、インピーダンスの変化が前記第２段整合回路網の前記制御ループ帯域幅の外側である期間に低Ｑインピーダンス変換を実行するものであり、
前記第２段整合回路網は、高Ｑインピーダンス変換のためのインピーダンス整合を実行するものであり、
前記センサ素子は、信号を検出し、前記第１段整合回路網及び前記第２段整合回路網の電気的な動作特性を変えるために使用される計算をするものである、整合回路網。

【請求項2】

前記第１段整合回路網は、切換式整合回路網を含み、
前記第２段整合回路網は、機械調節式整合回路網を含む、請求項１に記載の整合回路網。

【請求項3】

前記第１段整合回路網は、固定コンデンサ及び電子スイッチの少なくとも１つを使用し、
前記第１段整合回路網が前記電子スイッチを使用した場合、前記電子スイッチは、一組のＰＩＮダイオード、ＳｉＣＦＥＴ（silicon-carbide field effect transistor）、ＭＯＳＦＥＴ（metal oxide field effect transistor）、ＩＧＢＴ（insulated gate bipolar transistor）、又はＢＪＴ（bipolar junction transistor）の少なくとも１つであり、
前記第２段整合回路網は、一組の真空可変コンデンサ又は空気可変コンデンサの少なくとも１つ、及び、一組のステッピングモータ、ブラシ付きＤＣ（direct current）モータ、ブラシレスＤＣモータ又はＡＣモータの少なくとも１つである、請求項２に記載の整合回路網。

【請求項4】

前記第１段整合回路網は、連続的に可変なリアクタンス同調素子を含む、請求項１に記載の整合回路網。

【請求項5】

前記センサ素子は、電圧及び電流を測定し、位相及び大きさの両方について前記測定された電圧と、位相及び大きさの両方について前記測定された電流と、インピーダンスとの間の関係を計算する、請求項１に記載の整合回路網。

【請求項6】

前記センサ素子は、スイッチアクチュエータを動作させて前記第１段整合回路網の電気的な動作特性を変える、請求項１に記載の整合回路網。

【請求項7】

前記第１段整合回路網は、集中素子π回路網を使用するインピーダンス変成器を含む、請求項１に記載の整合回路網。

【請求項8】

前記集中素子π回路網の向かい合う側に配置される複数のスイッチ端子をさらに備え、
前記複数のスイッチ端子の前半は、前記集中素子π回路網の第１側に配置され、
前記複数のスイッチ端子の後半は、前記集中素子π回路網の第２側に配置される、請求項７に記載の整合回路網。

【請求項9】

前記第１段整合回路網の調節可能範囲は、前記複数のスイッチ端子のうち少なくとも１つのスイッチ端子の状態を変えることに反応して変更される、請求項８に記載の整合回路網。

【請求項10】

前記複数のスイッチ端子のうち少なくとも１つのスイッチ端子の状態を変えることは、前記少なくとも１つのスイッチ端子を開にすること又は閉にすることを含む、請求項８に記載の整合回路網。

【請求項11】

前記第１段整合回路網及び前記第２段整合回路網は、変調されたＲＦ（radio frequency）波形の同一の又は異なる部分でインピーダンス整合を実行する、請求項１に記載の整合回路網。

【請求項12】

高周波発生器と、
前記高周波発生器と結合し、インピーダンス整合した出力を発生させる整合回路網であって、
第１段整合回路網と、
第２段整合回路網であって、前記第２段整合回路網の電気部品を代表する制御ループ帯域幅を有する第２段整合回路網と、
前記第１段整合回路網及び前記第２段整合回路網の両方と同時に結合しているセンサ素子と、を備え、
前記第１段整合回路網は、インピーダンスの変化が前記第２段整合回路網の前記制御ループ帯域幅の外側である期間に低Ｑインピーダンス変換を実行するものであり、
前記第２段整合回路網は、高Ｑインピーダンス変換のためのインピーダンス整合を実行するものであり、
前記高Ｑインピーダンス変換は、２より大きいＱ値を有し、
前記低Ｑインピーダンス変換は、２より小さいＱ値を有し、
前記センサ素子は、信号を検出し、前記第１段整合回路網及び前記第２段整合回路網の電気的な動作特性を変えるために使用される計算をするものである、整合回路網と、
前記整合回路網と結合して、前記整合回路網から前記インピーダンス整合した出力を受信するプラズマチャンバーと、
を備える、プラズマ発生システム。

【請求項13】

前記高周波発生器は、変調されたＲＦ（radio frequency）波形を発生し、
前記第１段整合回路網は、前記変調されたＲＦ波形のそれぞれの状態に対して前記第１段整合回路網を連結する連続的に可変なリアクタンス同調素子を含み、前記第２段整合回路網は、前記変調されたＲＦ波形の単一の状態に対して連結することができる、請求項１２に記載のプラズマ発生システム。

【請求項14】

前記センサ素子は、プラズマチャンバーインピーダンスの変化を検出し、高速変動によって引き起こされるインピーダンスの前記変化に対応して前記第１段整合回路網の電気的な動作特性を変える、請求項１２に記載のプラズマ発生システム。

【請求項15】

前記第１段整合回路網は、複数のＲＦスイッチを含む、請求項１２に記載のプラズマ発生システム。

【請求項16】

前記第１段整合回路網は、集中素子π回路網を使用するインピーダンス変成器を含む、請求項１２に記載のプラズマ発生システム。

【請求項17】

前記集中素子π回路網の向かい合う側に配置される複数のスイッチ端子をさらに備え、
前記複数のスイッチ端子の前半は、前記集中素子π回路網の第１側に配置され、
前記複数のスイッチ端子の後半は、前記集中素子π回路網の第２側に配置される、請求項１６に記載のプラズマ発生システム。

【請求項18】

前記第１段整合回路網の調節可能範囲は、前記複数のスイッチ端子のうち少なくとも１つのスイッチ端子の状態を変えることに反応して変更される、請求項１７に記載のプラズマ発生システム。

【請求項19】

前記複数のスイッチ端子のうち少なくとも１つのスイッチ端子の前記状態を変えることは、前記少なくとも１つのスイッチ端子を開にすること又は閉にすることを含む、請求項１８に記載のプラズマ発生システム。

【請求項20】

前記複数のスイッチ端子のための予め設定されたスイッチ設定を記憶するメモリをさらに備え、
前記センサ素子によって実行される前記計算は、前記検出された信号に基づく少なくとも１つの予め設定されたスイッチ設定の探索を含む、請求項１７に記載のプラズマ発生システム。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願への相互参照］
本出願は、２０１９年７月９日に出願された米国特許出願第１６／５０６，３７３号の優先権を主張し、その内容は、参照により本明細書に組み込まれる。

【背景技術】

【0002】

半導体製造において、プラズマ処理チャンバーは、高周波（ＲＦ（radio frequency））電力を利用してプラズマを発生させる。プラズマは、通常はＲＦ周波数で交替する電流によって生成され、維持され、それは、プラズマチャンバー内で使用される原料ガスを励起し、イオン化する。プラズマ処理チャンバーは、半導体製作プロセスの間に、材料の表面処理又はプラズマエッチングのような工業プロセスのために使用されることがあるが、これらに限られるものではない。ＲＦ発生器とプラズマ負荷との間の効率的な電力伝達を達成するために、インピーダンス整合回路網は、一般に、負荷インピーダンスをソースインピーダンス（例えば５０オーム）に整合させるために使用される。

【発明の概要】

【0003】

プラズマチャンバーは、大きく且つ急速に変わることがある電気的インピーダンスを引き起こす。インピーダンスが整合しないときに起こり得る、ＲＦ電力発生器の出力電気回路への電力の反射の被害を避けるために、ＲＦ電力発生器の出力インピーダンスがプラズマチャンバーの急速に変わる負荷インピーダンスにぴったりと整合することは重要である。インピーダンス整合装置（例えば整合回路網）は、プラズマ処理チャンバーの負荷インピーダンスをＲＦ電力発生器の出力インピーダンスに整合させるために使用される。急速に変わる負荷インピーダンスに対して、整合回路網は、それに応じてインピーダンスを動的に整合させなければならない。

【図面の簡単な説明】

【0004】

本開示のより完全な理解のために、ここに記載されたさまざまな特徴に合致する例は、同様な参照数字が同様な構造要素を指定する添付の図面と併用される以下の詳細な記述を参照して、より容易に理解されるだろう。

【0005】

【図1】本開示のシステム及び方法に従った、ハイブリッド整合回路網のブロック図である。

【図2】本開示のシステム及び方法に従った、ハイブリッド整合回路網のトポロジーの図である。

【図3】８つのスイッチ端子を備える第１段整合回路網を備えるハイブリッド整合回路網に対する調節可能範囲を表示するスミスチャートである。このスミスチャートで説明される調節可能範囲は、図２のハイブリッド整合回路網のトポロジーに対応する。

【図4】６つのスイッチ端子を備える第１段整合回路網を備えるハイブリッド整合回路網に対する調節可能範囲を表示するスミスチャートである。

【図5】１０個のスイッチ端子を備える第１段整合回路網を備えるハイブリッド整合回路網に対する調節可能範囲を表示するスミスチャートである。

【図6】本開示のシステム及び方法に従った、負荷インピーダンスをソースインピーダンスに調節するインピーダンス変換を説明するスミスチャートである。

【図7】本開示のシステム及び方法に従った、負荷インピーダンスをターゲットインピーダンスに整合させるインピーダンス変換を説明するスミスチャートである。

【図8】本開示のシステム及び方法に従った、インピーダンス整合を実行する方法のフローチャートである。

【発明を実施するための形態】

【0006】

異なる有利な実装の記述は、例示の目的で提示され、網羅的であること又は開示された形式の実装に制限されることを意図していない。多くの変更及び変形（variation）は、当業者にとって明白であろう。さらに、実装は、他の実装と比較して異なる長所を提供することができる。選ばれた１つ又は複数の実装は、実装の原理、実際の用途を最も明確にするために、及び、期待された特定の使用に適したさまざまな変更を伴うさまざまな実装のための開示を当業者が理解できるようにするために、選択され、記述される。

【0007】

本開示が詳細に記述される前に、別段の指示がない限り、この開示は、記述されているか否かに関わらず具体的な手順又は物品に限定されないことが理解されるべきである。ここに使用されている専門用語は、特定の実装を記述することのみを意図し、本開示の範囲を制限することを意図していないことを、さらに理解すべきである。

【0008】

プラズマ処理の間、高周波（ＲＦ（radio frequency））発生器は、ＲＦ伝送線路及び回路網を介して、ＲＦ交流（ＡＣ（alternating current））波をプラズマ処理チャンバーに伝送する。ＲＦ発生器からプラズマ処理チャンバーへの電力の効率的な伝達を提供するために、整合回路網は、採用され、プラズマチャンバーによって引き起こされる、時間とともに変わるインピーダンスをＲＦ発生器の最適な負荷インピーダンスに変換する。

【0009】

多くのＲＦ整合回路網は、可変コンデンサ（capacitor）と、可変コンデンサの静電容量の値を制御するためのマイクロプロセッサを備える制御回路とを有する。ＲＦ整合回路網の様々な設定が存在してよい。ここに、真空可変コンデンサは、互いに関連して動かされ静電容量を変化させる２つの同心の金属リングを有する電気機械装置（electro-mechanical device）として定義されてよい。ＲＦ整合回路網内の可変コンデンサの値及びサイズは、プラズマ処理チャンバーの電力処理能力、動作周波数、及びインピーダンス範囲によって決定されてよい。

【0010】

パルス周波数変調は、プラズマ処理システムにおいて電力を供給するために一般に使用される技術である。ここに、パルス周波数変調は、あるデューティサイクルを有するある周波数において、少なくとも２つの別々の電力レベルの間で搬送波波形の振幅（amplitude）が変わる変調方法である。そのため、パルス波形内で供給される電力は、プラズマの特性に影響を与えることができ、それは、したがって、プラズマチャンバーの電気的インピーダンスを各パルス波形によって変化させることができる。各パルスの始めに、反射電力内のスパイクが生じ得る。

【0011】

多くのＲＦプラズマ発生システムは、さまざまな異なる電力状態に対する複数レベルのパルシングを採用する。プラズマチャンバーに供給される電力に基づいてプラズマの特性が変化することがあるので、各電力状態は、特有のインピーダンスと関連することがある。プラズマ処理の間、プラズマの変化は、非常に急速に（例えば、最大何十万ヘルツまでの速度で）起こる。真空可変コンデンサを有するような、多くの整合回路網は、一般に、およそ数百又は数千ミリ秒のオーダーで反応する。

【0012】

その結果、これらの整合回路網の多くは、複数レベルの電力状態の１つ（例えば高又は低振幅）を手に入れる（latch on to）ことに限定される。例えば、２つのレベルパルシングに対して、整合回路網は、高振幅又はより低い振幅の状態を手に入れ、他の状態の期間の間、位置を維持することができる。これは、システムが１つの状態の間は最適に、他の状態の間は準最適にふるまうであろうことを意味する。

【0013】

本開示は、インピーダンス変動の間に全てのインピーダンス状態に反応して低反射係数を維持することによって、全ての状態に整合させるメカニズムを提供する。有利には、本開示は、整合回路網内の調節時間を減少させる。ここに、調節時間は、整合回路網システムが調節されていない状態から調節された状態に達するまでにかかる時間の量として定義される。

【0014】

図１は、本開示のシステム及び方法に従った、ハイブリッド整合回路網１００のブロック図である。有利には、ここに開示されたハイブリッド整合回路網１００は、２段で調節可能な整合回路網を採用する。示されたように、ハイブリッド整合回路網１００は、そのＲＦ入力を、全て１つ以上の伝送線路１０５～１０８と結合しているＲＦ入力１０９、第１段整合回路網１０１（例えばスイッチ回路網）、第２段整合回路網１０３（例えば機械調節式（mechanically-tuned）整合回路網）、センサ素子１０２、及びプラズマチャンバー１０４（例えば負荷）でＲＦ発生器から受信する。ここに、ハイブリッド整合回路網１００は、負荷インピーダンスをターゲット（例えばソース）インピーダンスに調整するために同時に又は順番に動作することができる、複数段の整合回路網として定義されてよい。

【0015】

第１段整合回路網１０１は、ＲＦ波形の異なる段の間のインピーダンスの高速変動に整合させることを担当し、第２段整合回路網１０３は、高Ｑインピーダンス変換を担当することができる。その結果、本開示のいくつかの実装において、インピーダンス調節の大部分は、第２段整合回路網１０３によって高Ｑ変換に対して実行され、第１段整合回路網１０１は、パルス波形、チャンバー状態の変化、又は他の要因から生じる低Ｑ変換に対するシステムインピーダンスを調節するために使用され得る。ここに、高速変動は、第２段整合回路網と関連する制御ループ帯域幅を超えるインピーダンスの変化として定義される。

【0016】

第１段整合回路網は、固定コンデンサ、及び、ＰＩＮダイオード、ＳｉＣＦＥＴ（silicon-carbide field effect transistor）、ＭＯＳＦＥＴ（metal oxide field effect transistor）、ＩＧＢＴ（insulated gate bipolar transistor）又はＢＪＴ（bipolar junction transistor）電子スイッチを含んでよく、第２段整合回路網は、真空可変コンデンサ又は空気可変コンデンサと、ステッピングモータ、ブラシ付きＤＣ（direct current）モータ、ブラシレスＤＣモータ又はＡＣモータと、を含んでよい。

【0017】

有利には、ここに開示されたハイブリッド整合システムは、高速の、二次的な（secondary）整合回路網（例えば第１段整合回路網１０３）のストレスを減少させることができ、整合回路網を合わせる（dialing in）ことを援助してプラズマシステムをターゲットインピーダンスに調節することができる。

【0018】

ここに、高Ｑ又は低Ｑは、高い又は低い品質係数（quality factor）を指す。Ｑ値（Q factor）は、システムに蓄えられたエネルギーとシステム内で散逸したエネルギーの量との比として定義される。Ｑ値は、無次元の単位であり、単一の素子に対して、素子のリアクタンスとその抵抗との比として表現される。整合回路網において、最小のＱ値は、遂行される変換に対してエネルギーの最小の量が蓄えられる設定である。

【0019】

いくつかの実装において、高Ｑインピーダンス変換は、２より大きいＱ値を有するものであり、一方、低Ｑインピーダンス変換は、２より小さいＱ値を有するものである。

【0020】

図２は、本開示のシステム及び方法に従った、ハイブリッド整合回路網２００のトポロジーの図である。ハイブリッド整合回路網２００のトポロジーは、第１段整合回路網２０１、第２段整合回路網２０２、及びそこに結合しているセンサ素子２０３を説明する。いくつかの実装において、調節の大部分は、第２段整合回路網２０２によって実行され、一方、第１段整合回路網２０１は、低レベル及び高速のインピーダンス変動に対する「粗同調（coarse tuning）」を実装するために採用され得る。

【0021】

第１段整合回路網２０１の出力（例えばノード２０９／２１５）で感知された電圧及び電流は、それらが独立して作動するので、両方の段に同時に指示するために使用され得る。ＲＦ電力は、ＲＦ発生器によってシステム入力ノード２０８に供給され、それは、ハイブリッド整合回路網２００経由でプラズマチャンバー（不図示）に供給される。

【0022】

示された実装において、第１段整合回路網２０１は、インピーダンス変成器２１７の２つの側にスイッチ端子２１０（例えばスイッチトキャパシタ）のバンク２０５、２０６を備えるインピーダンス変成器２１７を含む。まとめると、インピーダンス変成器２１７及びスイッチ端子２１０（例えばスイッチトキャパシタ）のバンク２０５、２０６は、規定された範囲内で、インピーダンスを整合させるための適応性を第１段整合回路網２０１に提供する。インピーダンス変成器２１７は、所望のインピーダンス変換を達成するために、集中素子π回路網、又は伝送線路のような分散した回路網を含むことができる。例えば、インピーダンス変成器２１７は、ターゲットインピーダンスを調節するための逓増及びステップダウンインピーダンス変換の両方を実行するためにπ回路網セクションを含むことができる。

【0023】

第１段の規定された範囲は、所与の周波数及び電力レベルにおける装置の用途及び利用可能性に基づいて成され得る設計上の選択である。狭い範囲を選択することは、所与の周波数及び電力レベルに対する第１段でのストレスを制限することができるが、それが使われ得る用途をも制限する。広い範囲を選択することは、反対の効果を有する。どちらの場合でも、システムは、同様に機能することができる。

【0024】

その結果、本開示は、インピーダンスを調節するために、スイッチ端子２１０（例えばスイッチトキャパシタ）のバンク２０５、２０６とともに使用されるインピーダンス変成器２１７を提供する。インピーダンス変成器２１７は、適切な電気長及び特性インピーダンスを有する伝送線路の一部を挿入することによって実現され得る。例えば、４分の１波長インピーダンス変成器は、実インピーダンスを整合させるために使用され得る。しかしながら、直列又はシャントリアクタンス成分を加えることによって、複素負荷インピーダンスを実インピーダンスに変換することもできる。特に、４分の１波長変成器は、変換の品質係数Ｑ及び用途次第で、特定の動作周波数における整合、及び１オクターブ以下の帯域幅にわたって許容できる整合を提供することができる。

【0025】

図２に示す実装において、インピーダンス変成器２１７は、集中素子π回路網を含む。インピーダンス変成器２１７は、伝送経路又は導波路と同じインピーダンス変換を実行し、より低い周波数においてさらにコンパクトにされ得るが、より制限された帯域幅を提供する。１つの実装において、集中素子のインピーダンス変成器２１７は、直列分岐（series branch）内のインダクタ２１６に加えて、シャント回路網分岐内のコンデンサ２１３、２１４で構成される。

【0026】

スイッチ２１２のバンク２０５、２０６は、個々の（例えばＲＦ）スイッチ端子２１０を（スイッチ２１２のそれぞれの個別のバンク２０５、２０６内に）それぞれ含み、それは、第１段がいろいろな負荷インピーダンスを整合させることを可能にするスイッチ２１２及びリアクタンス同調素子２２１を含む。いくつかの実装においては、第１段の出力インピーダンスを第２段整合回路網の計算された入力インピーダンスの複素共役に共同で調節するスイッチ２１２の状態を決定するために、ハイブリッド整合回路網２００のメモリ素子（不図示）内に記憶されるルックアップテーブルが参照されてよい。図２に示された実装において、バンク２０５、２０６は、スイッチ２１２の４つのスイッチ端子２１０をそれぞれ含み、したがって、８つのスイッチ端子２１０は、インピーダンス調節をもたらす。図３及び図４に関してより詳細に記述されるように、スイッチ端子２１０の数は、第１段整合回路網２０１の調節の正確さに影響を与えることができる。

【0027】

加えて、スイッチアクチュエータ２０４は、スイッチ端子２１０の各バンク２０５、２０６のために各スイッチ端子２１０と結合している。ここに、スイッチアクチュエータは、スイッチ端子２１０内のスイッチ２１２を連結（engaging）する（例えば閉じる）又は開放する（例えば開く）ことによってそのスイッチ端子２１０を回路に持ち込む又は回路から取り出すことを担当するシステムの一部として定義される。スイッチアクチュエータ２０４は、電気的、磁気的、光学的又は機械的な方法でスイッチ端子２１０のバンク２０５、２０６と結合することができる。示された実装において、スイッチアクチュエータ２０４は、スイッチ端子２１０のバンク２０５、２０６内の８つのスイッチ２１２と結合している。加えて、スイッチアクチュエータ２０４は、センサ素子２０３と結合している。センサ素子２０３は、スイッチアクチュエータ２０４を動作させて第１段整合回路網を連結する（engage）ことができる。

【0028】

スイッチ端子２１０のバンク２０５、２０６のスイッチ２１２の状態は、バイナリ形式で表現され得る。例えば、バンク２０５のスイッチ２１２が全て閉であり、バンク２０６のスイッチ２１２が開である第１段整合回路網２０１は、［１１１１ ００００］で表現されてよい。同じく、バンク２０５、２０６のスイッチ２１２の前半が開であり、バンク２０５、２０６のスイッチ２１２の後半が閉である第１段整合回路網２０１は、［００１１ ００１１］で表現されてよい。１つの実装において、スイッチ端子２１０の正確な設定状態をセンサ素子２０３からの測定値と関係させるために、ルックアップテーブルが使用されてよい。この場合、センサデータが受信され、処理された後に、スイッチ端子２１０を、第１段の入力２０８における反射係数（例えばガンマ）を最小化する状態の組に作動させることができる。

【0029】

センサ素子２０３は、示されたように、第２段整合回路網２０２の入力２１５と結合している。センサ素子２０３は、電圧及び電流、又は前進波と反射波との結合波（forward and reflected coupled waves）を検出することができる。センサ素子２０３は、電圧及び電流センサ、又は電圧、電流、前進若しくは反射波形を検出する双方向性結合器であってよい。特に、センサ素子２０３は、電圧及び電流を測定し、位相及び大きさ（magnitude）の両方において、測定された電圧と電流との間の関係を計算する。さらに、センサ素子２０３は、プラズマチャンバーインピーダンスの高速変動を検出することができ、高速変動によって引き起こされるインピーダンスの変化を使用して、第１段整合回路網２０１を連結することができる。

【0030】

整合回路網内の特定のノードにおける電圧及び電流の波形の、大きさの比と位相関係とが、自動整合回路網内の調節可能素子を指示するために使用され得ることは、本開示の利益を有する当業者によって理解されるべきである。この場合、注目に値する態様は、センサの位置と、それが収集する情報の種類である。このシステム内のセンサ素子２０３が存在するノードにおけるこれらの量の大きさの比と位相関係は、我々が回路網を整合させる第２段整合回路網（second-stage matching network matching network）を駆動することを可能にし、同時に第１段整合回路網内のスイッチ端子２１０を作動させることを可能にする。この実装において、大きさ及び位相は、回路網を整合させる第２段整合回路網内の調節可能素子を駆動するために使用され、これらの同じ値は、第２段整合回路網への入力インピーダンスを計算するために使用され、それは、第１段整合回路網に対する負荷インピーダンスである。このインピーダンスが算出されるとき、スイッチ端子２１０は、第１段の出力インピーダンスが、計算された負荷インピーダンスの負荷共役であるように作動する。これらの動作は、同時に独立して起こる。第２段整合回路網がその調節可能素子を自動調整して、その入力２１５を調査する（looking into）ガンマの最小化を達成するので、それは、第１段への入力においていくらかの負荷を常に引き起こす。したがって、ノード２１５を調査するインピーダンスがおおよそスイッチ端子２１０の使用できる設定の１つの複素共役であるどのような場合でも、第１段は、ノード２０８を調査するガンマを最小化することができ、それは、ハイブリッド整合システムへの入力である。第２段整合回路網がノード２１５で最小ガンマに向けて連続的に駆動するので、第１段は、スイッチ端子２１０を作動させ続けて、ノード２０８においてもっとも最適な（most optimal）インピーダンス整合を維持することができる。

【0031】

図２は、第２段整合回路網２０２の図も示す。いくつかの実装において、第２段整合回路網２０２は、従来型の整合回路網と同様に設定され得る。例えば、第２段整合回路網２０２は、１つ又は複数の可変コンデンサ２１８、２１９と、インダクタ２２０とを含んでよい。可変コンデンサ２１８、２１９は、例えば、機械的手段内の親ねじ（不図示）によって（例えばモータ２１１を使用して）、プラズマチャンバー（不図示）によって引き起こされるインピーダンスを変換するように調整され、ターゲットインピーダンス（例えばソースインピーダンス、通常は５０オーム）を整合させることができる。

【0032】

図３は、８つのスイッチ端子２１０を含むハイブリッド整合回路網の第１段（図２参照）に対する調節可能範囲を表示するスミスチャート３００である。このスミスチャートで説明される調節可能範囲は、図２のハイブリッド整合回路網のトポロジーの第１段整合回路網に対応する。特に、スミスチャート３００は、第１段整合回路網２０１が８つのスイッチ端子２１０を有する、図２で説明されたハイブリッド整合回路網２００のトポロジーを反映する。図３において説明される調節可能範囲３０２は、第１段整合回路網がターゲットインピーダンス（例えばこの例では５０オーム）に変換することができる（例えば負荷）インピーダンスの範囲の共役である。

【0033】

いくつかの実装において、調節可能範囲３０１の外形（例えば輪郭）は、この例と異なり得る。調節可能範囲３０２の外形は、第１段整合回路網のトポロジーとリアクタンス同調素子の値とによって決定されてよい。この例において、スイッチ端子２１０内のリアクタンス同調素子２２１の値と、図２に示されたインピーダンス変成器２１７内のリアクタンス素子２１３、２１４、２１６の値は、調節可能範囲３０２の外形を決定することができる。

【0034】

特に、第１段整合回路網が有限の数の設定を伴う別々のシステムなので、ハイブリッド整合回路網の第１段整合回路網内のスイッチ端子２１０（図２参照）の数は、調節可能範囲３０２の密集度を決定する。その結果、第１段整合回路網内のスイッチ端子の数が多いほど、結果として生じる調節可能範囲３０２の密集度が大きくなる。いくつかの実装においては、８つのスイッチ端子は、ハイブリッド整合システムの入力における少ないガンマの量を容認し得る用途のために十分であるかもしれない。そのため、第１段整合回路網のために設計されたスイッチ端子の数は、ターゲットＶＳＷＲの主要因であるかもしれない。

【0035】

調節可能範囲３０２は、直交する弧３０７、３０８のインピーダンスグリッド３０６を含む。それぞれの一連の弧は、それぞれスイッチバンク２０５及び２０６（図２参照）内のリアクタンスの合計値の１つの増加を表す。３０７及び３０８の交点の１つの共役値である負荷インピーダンスは、ターゲットインピーダンスに正確に変換され得る。インピーダンスポイント３０５のように、これらの交点の間に落ちる負荷インピーダンスは、その負荷インピーダンスの共役を最も近く表すスイッチ設定を選択することによって、ターゲットインピーダンスに極めて近く変換され得る。

【0036】

例えば、調節可能範囲３０２内のインピーダンスポイント３０３は、水平及び垂直インピーダンスの弧３０７、３０８のまさに交点にある。その結果、第１段整合回路網は、この負荷インピーダンスを調節して、ソースインピーダンスを高度な正確さ（例えば５０オームのソースインピーダンスに対して５０＋０．３ｊオーム）で整合させることができる。対照的に、第１段整合回路網は、中くらいから高い正確さ（例えば５０．５－２．４ｊオーム）で負荷インピーダンスポイント３０５をソースインピーダンスに調節することができる。

【0037】

加えて、ハイブリッド整合回路網の第１段整合回路網は、ＶＳＷＲ３０１の外側だが調節可能範囲３０２内の負荷インピーダンスを調節することができる。例えば、特に水平及び垂直インピーダンスの弧３０７、３０８のまさに交点にあるインピーダンスポイント３０４により表される負荷インピーダンスは、高い正確さでソースインピーダンスに直接調節され得る。その結果、インピーダンスグリッド３０６の弧３０７、３０８の真上の負荷インピーダンスは、ソースインピーダンスから負荷インピーダンスへの距離にかかわらず、ソースインピーダンスに直接調節され得る。

【0038】

先述のように、調節可能範囲３０２の外形は、スイッチ端子２１０及びインピーダンス変成器の中のリアクタンス同調素子２２１（図２参照）の合計値によって決定され得る。パルシング又はプラズマチャンバー若しくは個々のプロセスの動作パラメータに起因するインピーダンスシフトの方向が知られていてよく特徴づけられている具体的な用途のために、一方向又は他方向に傾斜する第１段整合回路網の範囲を有することは、有利なことがある。

【0039】

図４及び図５は、第１段整合回路網の２つの考えられる実装に対する調節可能範囲を示す。これら２つの実装の間の違いは、スイッチ端子の数である。図４において、スイッチ端子の数は６つ、又はバンク毎に３つであり、それは、調節可能範囲４０１をもたらす。図５において、スイッチ端子２１０の数は１０個、又はバンク毎に５つであり、それは、スミスチャート５００上の調節可能範囲５０１をもたらす。別々のスイッチ設定の間の間隔は、図４において図５より大きい。したがって、最悪の場合のインピーダンス整合は、６つのスイッチ端子を備えるシステムにおいて１０個のスイッチ端子を備えるシステムより深刻でないことがあり得る。

【0040】

図６は、本開示のシステム及び方法に従った、５３－ｊ３０オームの負荷インピーダンス（インピーダンスポイント６０１）をターゲットインピーダンス（この場合５０オーム）に調節するインピーダンス変換を説明するスミスチャート６００である。示された例において、ハイブリッド整合回路網の第１段整合回路網は、負荷インピーダンスをターゲットＶＳＷＲ６０６内に（例えばインピーダンスポイント６０２に）調節するために採用された。

【0041】

図６は、ハイブリッド整合回路網の第１段整合部品を介した電圧及び電流の位相及び大きさの変換を表すインピーダンス曲線６０３～６０５をさらに説明する。示された例において、インピーダンス曲線６０３は、スイッチの第１バンクと（例えばインピーダンス変成器の第１端で）関連し、一方、インピーダンス曲線６０５は、スイッチの第２バンクと（例えばインピーダンス変成器の第２端で）関連する。さらに、インピーダンス曲線６０４は、インピーダンス変成器のインダクタ素子と関連する。まとめると、曲線６０３～６０５は、単一のステップ内で負荷インピーダンスをターゲット（例えばソース）インピーダンス（例えばインピーダンスポイント６０２）に調節するために第１段整合回路網が受けるインピーダンス変換の経路を示す。先述のように、第１段整合回路網は、さまざまな実装において高い正確さで負荷インピーダンスをターゲットインピーダンスに調節することができる。例えば、インピーダンスポイント６０２は、５０オームのターゲットインピーダンスに対して５０オームに近接する（例えば４８．４－２．８ｊオーム）。

【0042】

図７は、本開示のシステム及び方法に従った、負荷インピーダンス７０１をターゲットインピーダンス７０９に整合させるインピーダンス変換を説明するスミスチャート７００である。この例は、開示されたようなセンサ配置を伴うハイブリッド整合回路網を使用することによって得られる長所をさらにはっきり示すために与えられる。どちらの段の回路網の調節の目標も完全に独立であってよいので、両方の制御ループは、不必要な相互作用が一切なく同時に動作することができる。示された例において、ハイブリッド整合回路網は、１－ｊ３１オームの負荷インピーダンス７０１を５０オームのターゲットインピーダンス７０９に調節するために採用された。図７は、スミスチャート７００と、ハイブリッド整合回路網の第１及び第２段整合回路網を介して負荷インピーダンス７０１をターゲットインピーダンス７０９に変換するためにとられる進路を表すインピーダンス曲線７０２～７０７を描く。

【0043】

示された例において、インピーダンス曲線７０２～７０４は、ハイブリッド整合回路網の第２段整合回路網の装置素子に起因するインピーダンス変換と関連する。同様に、インピーダンス曲線７０５～７０７は、ハイブリッド整合回路網の第１段整合回路網の装置素子に起因するインピーダンス変換と関連する。例えば、インピーダンス曲線７０５～７０７は、ハイブリッド整合回路網の第１段整合回路網の、スイッチ端子の第１バンク内のコンデンサ（例えば曲線７０７）、インピーダンス変成器のインダクタ装置素子（例えば曲線７０５）、及びスイッチ端子の第２バンク内のコンデンサ（例えば曲線７０６）に起因するインピーダンス変換と関連する。この例は、図２で選択されたトポロジーを使用し、ここで、第１段整合回路網２０１（図２参照）は、スイッチ端子２１０の２つのバンク２０５、２０６を備えるπ回路網であり、第２段整合回路網２０２（図２参照）は、可変シャントコンデンサ、可変直列コンデンサ及び固定直列インダクタを含むステップダウンＬ回路網である。このハイブリッド整合システムが第１段整合回路網及び第２段整合回路網に対する代わりの回路網のトポロジーを採用することができることは、そうすることが本開示の精神及び範囲から離れない限りにおいて、本解除の利益を有する当業者にとって明らかであるべきである。

【0044】

この例において、１－３１ｊの負荷インピーダンス７０１は、第２段整合回路網によって２８．４＋８．２ｊに変換される。センサ２０３（図２参照）が第１段整合回路網の調節可能範囲内でインピーダンスを計算するとき、第１段整合回路網は、活動状態になることができる。スイッチ２１２（図２参照）は、計算された負荷インピーダンスの共役と最も近く整合する設定に作動することができる。スイッチ２１２（図２参照）が正しく作動した瞬間から、システムの入力における反射係数は、最小化されることがある。第２段整合回路網は、その入力２１５（図２参照）における反射係数を最小化するために駆動し続けることができる。ノード２１５（図２参照）を調査するインピーダンスが調節可能素子の動きとプラズマチャンバーによって引き起こされた負荷とによって変化するとき、もしノード２１５（図２参照）を調査するインピーダンスがまだその調節可能範囲内にあるなら、第１段整合回路網は、まだ活動状態であってよい。それらの動作が継続するとしても、システム全体の観点から、調節の目標は、すでに達成されている。

【0045】

さらに図７を参照すると、インピーダンス曲線７０７は、スイッチの第１バンクと（例えばインピーダンス変成器の第１端で）関連し、一方、インピーダンス曲線７０６は、スイッチの第２バンクと（例えばインピーダンス変成器の第２端で）関連する。さらに、インピーダンス曲線７０５は、インピーダンス変成器のインダクタ素子と関連する。まとめると、曲線７０５～７０７は、付加インピーダンスをターゲット（例えばソース）インピーダンス（例えばインピーダンスポイント７０９）に調節するために第１段整合回路網が受けるインピーダンス変換の経路を示す。先述のように、第１段整合回路網は、さまざまな実装において高い正確さで負荷インピーダンスをターゲットインピーダンスに調節することができる。例えば、インピーダンスポイント７０９は、５０オームのターゲットインピーダンスに対して５０オームに近接する（例えば５０．２－０．４ｊオーム）。

【0046】

図８は、本開示のシステム及び方法に従った、インピーダンス整合を実行する方法のフローチャート８００である。フローチャート８００は、ＲＦ信号を検出すること（ブロック８０１）で始まる。ＲＦ信号は、ハイブリッド整合回路網の部品であるセンサ素子によって検出されてよい。検出されたＲＦ信号が、振幅において、用途に従って定義される既定の閾値より大きい場合、センサは、調節手順を始めるために必要な計算（例えば位相誤差（phase error）、大きさ誤差（magnitude error）及びインピーダンス）を実行する（ブロック８０５）。位相及び大きさ誤差の振幅が規定の閾値より高くなく、計算されたインピーダンスが第１段整合回路網の調節可能範囲の内側でない場合、両方の段は、それらの予め設定された位置を維持する（ブロック８０２、８０４）。これらの予め設定された位置は、用途に依存し、回路網内の調節可能素子の使用可能な範囲内のどこにでも存在することができる。

【0047】

加えて、電圧及び電流の大きさ及び位相の関係を比較することによって発生する誤差信号がある閾値を上回る場合、それらは、第２段整合回路網内の可変素子を調節するために使用され得る（ブロック８０８）。電圧及び電流の大きさ及び位相の関係の違いから計算されるノード２１５（図２参照）の入力インピーダンスが第１段の調節可能範囲内にある場合（ブロック８０７）、スイッチ端子は、第１段の出力インピーダンスを計算された負荷インピーダンスの複素共役に整合させる設定に作動することができる（ブロック８０９）。ＲＦが十分なレベルで検出されたが、位相及び大きさに由来する誤差信号がある閾値より小さい場合、第２段整合回路網内の調節可能素子は、調節目標が達成されたので、それらの現在の位置に残ることができる（ブロック８０２）。第１段整合回路網は、計算されたノードへの入力インピーダンスを連続的に監視し、その設定を変化させてその入力に見られる反射係数を最小化することができる。

【0048】

本開示は詳細に記述されたが、さまざまな変化、代替及び変更が、本開示の精神及び範囲から離れない限りにおいてなされ得ることは、本解除の利益を有する当業者によって理解されるべきである。開示の特徴に関する「又は（or）」及び「及び（and）」という単語の全ての使用は、与えられた状況で適切な（as is appropriate given the context）、リストされた特徴の任意の組合せを例が含むことができることを示す。

【0049】

ここに、用途の理解を助ける実装が詳細に記述されたが、先行技術によって制限されることを除いて、発明の概念が別な方法で、さまざまに具体化され採用されてよいことと、添付の特許請求の範囲がそのような変動を含むと理解されることを意図していることは、理解されるだろう。

【0050】

本明細書のいたるところでの「１つの実装（one implementation）」又は「実装（implementation）」への参照は、実装と関連して記述された特定の特徴、構造又は特性が本開示の少なくとも１つの実装に含まれることを意味する。したがって、本明細書のいたるところの様々な場所における「１つの実装において」又は「いくつかの実装において」という文言の出現は、必ずしもすべてが同じ実装を参照するわけではない。さらに、特定の特徴、構造又は特性は、１つ以上の実装における任意のふさわしい方法で結び付けられてよい。

【0051】

前述の明細書において、詳細な記述は、具体的な典型的な実装を参照して与えられた。しかしながら、添付の特許請求の範囲に記述されているような開示のより広い精神及び範囲から逸脱することなく、さまざまな変更及び変化がそこになされ得ることは、明白であろう。明細書及び図面は、その結果、制限的な意味というよりむしろ理解を助ける意味とみなされるべきである。
本発明の態様の一部を以下記載する。
〔態様１〕
インピーダンスの高速変動の間に低Ｑインピーダンス変換を実行するための第１段整合回路網であって、
前記高速変動は、第２段整合回路網と関連する制御ループ帯域幅を超えるインピーダンスの変化として定義される、第１段整合回路網と、
高Ｑインピーダンス変換に対してインピーダンス整合を実行するための第２段整合回路網と、
前記第１段整合回路網及び前記第２段整合回路網と結合しているセンサ素子であって、信号を検出し、前記第１段整合回路網及び前記第２段整合回路網と連結するために使用される計算をする、センサ素子と、
を備える、整合回路網。
〔態様２〕
前記第１段整合回路網は、切換式整合回路網を含み、
前記第２段整合回路網は、機械調節式整合回路網を含む、態様１に記載の整合回路網。
〔態様３〕
前記第１段整合回路網は、固定コンデンサ及び電子装置の少なくとも１つを使用し、
前記スイッチは、一組のＰＩＮダイオード、ＳｉＣＦＥＴ（silicon-carbide field effect transistor）、ＭＯＳＦＥＴ（metal oxide field effect transistor）、ＩＧＢＴ（insulated gate bipolar transistor）、又はＢＪＴ（bipolar junction transistor）の少なくとも１つであってよく、
前記第２段整合回路網は、一組の真空可変コンデンサ又は空気可変コンデンサの少なくとも１つ、及び、一組のステッピングモータ、ブラシ付きＤＣ（direct current）モータ、ブラシレスＤＣモータ又はＡＣモータの少なくとも１つであってよい、態様２に記載の整合回路網。
〔態様４〕
前記第１段整合回路網は、連続的に可変なリアクタンス同調素子を含む、態様１に記載の整合回路網。
〔態様５〕
前記センサ素子は、電圧及び電流を測定し、両方の位相、大きさ及びインピーダンスにおいて、前記測定された電圧と電流との間の関係を計算する、態様１に記載の整合回路網。
〔態様６〕
前記センサ素子は、スイッチアクチュエータを動作させて前記第１段整合回路網を連結する、態様１に記載の整合回路網。
〔態様７〕
前記インピーダンス変成器は、集中素子、π回路網を含む、態様１に記載の整合回路網。
〔態様８〕
前記スイッチ端子の前半は、前記π回路網の第１側に配置され、
前記スイッチ端子の後半は、前記π回路網の第２側に配置される、態様７に記載の整合回路網。
〔態様９〕
前記第１段整合回路網の調節可能範囲は、前記スイッチ端子の少なくとも１つを無効にすることによって変更され得る、態様１に記載の整合回路網。
〔態様１０〕
前記第１段整合回路網及び前記第２段整合回路網は、変調されたＲＦ波形の同一の又は異なる部分でインピーダンス整合を実行する、態様１に記載の整合回路網。
〔態様１１〕
高周波発生器と、
前記高周波発生器と結合し、インピーダンス整合した出力を発生させる整合回路網であって、
インピーダンスの高速変動の間に低Ｑインピーダンス変換を実行するための第１段整合回路網であって、
前記高速変動は、第２段整合回路網と関連する制御ループ帯域幅を超えるインピーダンスの変化として定義される、第１段整合回路網と、
高Ｑインピーダンス変換に対してインピーダンス整合を実行するための第２段整合回路網であって、
前記高Ｑインピーダンス変換は、２より大きなＱ値を有し、
前記低Ｑインピーダンス変換は、２より小さなＱ値を有する、第２段整合回路網と、
前記第１段整合回路網及び前記第２段整合回路網と結合しているセンサ素子であって、信号を検出し、前記第１段整合回路網及び前記第２段整合回路網と連結するために使用される計算をする、センサ素子と、を備える、整合回路網と、
前記整合回路網と結合して、前記整合回路網からインピーダンス整合した出力を受信するプラズマチャンバーと、
を備える、プラズマ発生システム。
〔態様１２〕
前記高周波発生器は、変調されたＲＦ波形を発生し、
前記第１段整合回路網は、前記変調されたＲＦ波形のそれぞれの状態を連結し、前記第２段整合回路網は、変調されたＲＦ波形の単一の状態上で連結することができる、態様１１に記載のプラズマ発生システム。
〔態様１３〕
前記センサ素子は、プラズマチャンバーインピーダンスの高速変動を検出し、前記高速変動によって引き起こされるインピーダンスの変化を使用して前記第１段整合回路網を連結する、態様１１に記載のプラズマ発生システム。
〔態様１４〕
前記第１段整合回路網は、複数のＲＦスイッチを含む、態様１１に記載のプラズマ発生システム。
〔態様１５〕
第１の規定の閾値を超えるＲＦ波の存在を決定することと、
電圧及び電流の大きさ及び位相の関係を計算して、ハイブリッド整合回路網の第２段整合回路網の調節を指示し、前記計算された前記電圧及び電流の大きさ及び位相の関係からインピーダンスを計算して、前記ハイブリッド整合回路網の第１段整合回路網の前記調節を指示することと、を含む、方法。
〔態様１６〕
前記第１段整合回路網及び前記第２段整合回路網と関連する、並行制御ループの同時実行を可能にすることをさらに含み、それは、最短システム調節時間を達成するように前記ハイブリッド整合回路網の前記第１段整合回路網及び前記第２段整合回路網を指示する、態様１５に記載の方法。
〔態様１７〕
前記第１段整合回路網が開放されるとき、前記第１段整合回路網は、フィルタとして機能する、態様１５に記載の方法。
〔態様１８〕
前記第１段整合回路網を連結することは、複数のスイッチ端子の状態を、前記第１段整合回路網内に設定することを含む、態様１５に記載の方法。
〔態様１９〕
前記第１段整合回路網は、前記第２段整合回路網への入力インピーダンスが前記第１段整合回路網の調節可能範囲に入るときに連結される、態様１５に記載の方法。
〔態様２０〕
前記第１段整合回路網及び前記第２段整合回路網の動作は、独立して、同時に又は順次に起こる、態様１５に記載の方法。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】