特許 7479753 差動増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-26

(45)【発行日】2024-05-09

(54)【発明の名称】差動増幅器

(51)【国際特許分類】

   H03F 3/45 20060101AFI20240430BHJP

【ＦＩ】

H03F3/45 210

【請求項の数】 2

(21)【出願番号】P 2020019244

(22)【出願日】2020-02-07

(65)【公開番号】P2021125830

(43)【公開日】2021-08-30

【審査請求日】2022-12-09

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】椎名 美臣

【審査官】工藤 一光

(56)【参考文献】

【文献】特開平１１－４１０３７（ＪＰ，Ａ）

【文献】特開２００５－１３６４７３（ＪＰ，Ａ）

【文献】特開２００９－６０４３９（ＪＰ，Ａ）

【文献】特開２０１６－１８７１２３（ＪＰ，Ａ）

【文献】米国特許第５７６４１０１（ＵＳ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ１／００－３／７２

(57)【特許請求の範囲】

【請求項1】

差動入力回路を構成する第一導電型の第一及び第二のＭＯＳトランジスタと、
前記第一及び第二のＭＯＳトランジスタにバイアス電流を流すバイアス電流源と、
前記バイアス電流源と前記第一及び第二のＭＯＳトランジスタの間に、前記第一及び第二のＭＯＳトランジスタのバックゲート電圧を制限する第一導電型の第三のＭＯＳトランジスタを備え、
前記第三のＭＯＳトランジスタは、ゲートが前記第一及び第二のＭＯＳトランジスタのいずれかのゲートと接続されることを特徴とする差動増幅器。

【請求項2】

前記第三のＭＯＳトランジスタは、ゲート・ソース間電圧が前記第一及び第二のＭＯＳトランジスタのゲート・ソース間電圧よりも高いことを特徴とする請求項１に記載の差動増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、差動増幅器に関する。

【背景技術】

【0002】

図３は、従来の差動増幅器を示す回路図である。
従来の差動増幅器は、差動入力回路を構成しているＰＭＯＳトランジスタ３１及び３２と、負荷の役割を果たすＮＭＯＳトランジスタ３３及び３４と、バイアス電流源である定電流源３５と、ＮＭＯＳトランジスタ３６を備えている。ＮＭＯＳトランジスタ３６は、ＰＭＯＳトランジスタ３１及び３２のバックゲート・ソース間電圧を制限する。

【0003】

以上のように差動増幅器は、ＮＭＯＳトランジスタ３６を備えたため、電源電圧として高い電圧を設定しても、ＰＭＯＳトランジスタ３１及び３２のバックゲート・ソース間電圧はＮＭＯＳトランジスタ３６のゲート・ソース間電圧となるので、ＰＭＯＳトランジスタ３１の相互コンダクタンスは必要以上に減少しないので、広い同相入力電圧範囲を確保しながらオフセット電圧の増加を抑制することができる（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平１１－４１０３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来の差動増幅器は、ダイオード接続されたＮＭＯＳトランジスタ３６を備えたため、電源電圧として、ＰＭＯＳトランジスタ３１及び３２のゲート・ソース間電圧とＮＭＯＳトランジスタ３６のゲート・ソース間電圧を加算した電圧よりも高い電圧が必要である。即ち、従来の差動増幅器は、低電圧動作をすることは困難であった。

【0006】

本発明は上記課題に顧みてなされたもので、広い同相入力電圧範囲を確保しながら、低電圧動作が可能な差動増幅器を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記課題を解決するために、本発明の差動増幅器は、差動入力回路を構成する第一導電型の第一及び第二のＭＯＳトランジスタと、前記第一及び第二のＭＯＳトランジスタにバイアス電流を流すバイアス電流源と、前記バイアス電流源と前記第一及び第二のＭＯＳトランジスタの間に、前記第一及び第二のＭＯＳトランジスタのバックゲート電圧を制限する第一導電型の第三のＭＯＳトランジスタを備えることを特徴とする。

【発明の効果】

【0008】

本発明の差動増幅器によれば、広い同相入力電圧範囲を確保しながら、低電圧で動作することが出来る。

【図面の簡単な説明】

【0009】

【図1】本発明の実施形態の差動増幅器を示す回路図である。

【図2】本実施形態の差動増幅器の他の例を示す回路図である。

【図3】従来の差動増幅器を示す回路図である。

【発明を実施するための形態】

【0010】

図１は、本発明の実施形態の差動増幅器を示す回路図である。
本実施形態の差動増幅器は、差動入力回路を構成しているＰＭＯＳトランジスタ１１及び１２と、負荷の役割を果たすＮＭＯＳトランジスタ１３及び１４と、バイアス電流源である定電流源１５と、ＰＭＯＳトランジスタ１６を備えている。

【0011】

ＰＭＯＳトランジスタ１６は、ソースとバックゲートが定電流源１５に接続され、ゲートが差動増幅器の入力端子、例えば、入力端子ＩＮＮに接続されている。ＰＭＯＳトランジスタ１１は、ソースがＰＭＯＳトランジスタ１６のドレインに接続され、ゲートが入力端子ＩＮＰに接続され、バックゲートが定電流源１５に接続されている。ＰＭＯＳトランジスタ１２は、ソースがＰＭＯＳトランジスタ１６のドレインに接続され、ゲートが入力端子ＩＮＮに接続され、バックゲートが定電流源１５に接続されている。ＮＭＯＳトランジスタ１３は、ゲートとドレインがＰＭＯＳトランジスタ１１のドレインに接続され、ソースとバックゲートが接地端子に接続されている。ＮＭＯＳトランジスタ１４は、ゲートがＮＭＯＳトランジスタ１３のゲートに接続され、ドレインがＰＭＯＳトランジスタ１２のドレインと出力端子ＯＵＴに接続され、ソースとバックゲートが接地端子に接続されている。

【0012】

以下に、上述のように構成した差動増幅器の動作について説明する。
ＰＭＯＳトランジスタ１６は、ゲートが差動増幅器の入力端子ＩＮＮに接続されているので、ソースに接続されたバックゲートの電圧は、入力端子ＩＮＮの電圧にゲート・ソース間電圧が加算された値になる。また、ＰＭＯＳトランジスタ１６は、ソースにＰＭＯＳトランジスタ１１及び１２のバックゲートが接続されているため、ＰＭＯＳトランジスタ１１及び１２のバックゲート・ソース間電圧を制限する。即ち、ＰＭＯＳトランジスタ１１及び１２のバックゲートの電圧は、入力端子の電圧にＰＭＯＳトランジスタ１６のゲート・ソース間電圧が加算された値になる。

【0013】

ここで、ＰＭＯＳトランジスタ１６のサイズは、ＰＭＯＳトランジスタ１１及び１２よりもゲート・ソース間電圧が高くなるように設定する。例えば、ＰＭＯＳトランジスタ１６のＬをＰＭＯＳトランジスタ１１及び１２よりも大きくする。

【0014】

このようにＰＭＯＳトランジスタ１６を構成すると、ＰＭＯＳトランジスタ１１及び１２のバックゲート電位が高くなるので、バックゲート効果により同相入力電圧範囲を拡張することが出来て、更に電源電圧はＰＭＯＳトランジスタ１６のゲート・ソース間電圧よりも高い電圧であればよいので、従来の差動増幅器よりも低電圧で動作することが出来る。

【0015】

以上説明したように、本発明の差動増幅器によれば、差動入力回路を構成しているＰＭＯＳトランジスタのバックゲート・ソース間電圧を制限する回路に、ゲートが入力端子に接続され、ゲート・ソース間電圧が差動入力回路を構成しているＰＭＯＳトランジスタよりも高いＰＭＯＳトランジスタを備えたので、広い同相入力電圧範囲を確保しながら、低電圧で動作することが出来る。

【0016】

図２は、本実施形態の差動増幅器の他の例を示す回路図である。
図２の差動増幅器は、図１から、ＰＭＯＳトランジスタ１６のゲートに接続された定電圧源１７が追加されている。定電圧源１７は、ＰＭＯＳトランジスタ１６のゲートにバイアス電圧を印加している。

【0017】

ＰＭＯＳトランジスタ１６のゲート・ソース間電圧は、定電圧源１７のバイアス電圧を入力端子の電圧よりも高く設定すると、ＰＭＯＳトランジスタ１１及び１２のゲート・ソース間電圧よりも高くなる。従って、定電圧源１７のバイアス電圧を適当な値に設定すれば、ＰＭＯＳトランジスタ１６は、ＰＭＯＳトランジスタ１１及び１２と同じサイズで構成することが可能である。

【0018】

即ち、図２の差動増幅器は、定電圧源１７のバイアス電圧を適当な値に設定することによって、ＰＭＯＳトランジスタ１６をＰＭＯＳトランジスタ１１及び１２と同じサイズで構成しても、図１の差動増幅器と同様の効果を得ることが出来る。

【0019】

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。

【0020】

例えば、本実施形態において、差動増幅器は、ＰＭＯＳトランジスタが差動入力回路を構成して、ＰＭＯＳトランジスタがそのバックゲート・ソース間電圧を制限する回路として説明したが、ＮＭＯＳトランジスタが差動入力回路を構成して、ＮＭＯＳトランジスタがそのバックゲート・ソース間電圧を制限する回路としてもよい。その場合の差動増幅器は、電源端子と接地端子の間の関係において、回路が反転して構成される。

【符号の説明】

【0021】

１１、１２、１６ ＰＭＯＳトランジスタ
１３、１４ ＮＭＯＳトランジスタ
１５ 定電流源
１７ 定電圧源

【図1】

【図2】

【図3】