特許7479860 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ キヤノン株式会社の特許一覧

特許7479860撮像装置及び撮像システム

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-26

(45)【発行日】2024-05-09

(54)【発明の名称】撮像装置及び撮像システム

(51)【国際特許分類】

H04N 25/628 20230101AFI20240430BHJP

H04N 25/57 20230101ALI20240430BHJP

H04N 25/78 20230101ALI20240430BHJP

【ＦＩ】

H04N25/628

H04N25/57

H04N25/78

【請求項の数】 14

(21)【出願番号】P 2020020641

(22)【出願日】2020-02-10

(65)【公開番号】P2021129136

(43)【公開日】2021-09-02

【審査請求日】2023-02-09

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】100094112

【弁理士】

【氏名又は名称】岡部讓

(74)【代理人】

【識別番号】100101498

【弁理士】

【氏名又は名称】越智隆夫

(74)【代理人】

【識別番号】100106183

【弁理士】

【氏名又は名称】吉澤弘司

(74)【代理人】

【識別番号】100136799

【弁理士】

【氏名又は名称】本田亜希

(72)【発明者】

【氏名】秋山健史

(72)【発明者】

【氏名】山下孝教

(72)【発明者】

【氏名】福原隆

(72)【発明者】

【氏名】小布施武範

【審査官】鈴木肇

(56)【参考文献】

【文献】特開２００８－０６７３４４（ＪＰ，Ａ）

【文献】特開２００９－２９６１２２（ＪＰ，Ａ）

【文献】特開２０１６－１６３２３４（ＪＰ，Ａ）

【文献】特開２０１９－０６８３１８（ＪＰ，Ａ）

【文献】国際公開第２０１０／０２３９０３（ＷＯ，Ａ１）

【文献】特開２００９－１７７７４９（ＪＰ，Ａ）

【文献】特開２００８－０４２６７９（ＪＰ，Ａ）

【文献】特開２０１３－００９２０７（ＪＰ，Ａ）

【文献】特開２０１８－０４６４８４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ５／２２２－５／２５７

Ｈ０４Ｎ５／３０－５／３３

Ｈ０４Ｎ２３／００

Ｈ０４Ｎ２３／１１

Ｈ０４Ｎ２３／２０－２３／７６

Ｈ０４Ｎ２３／９０－２３／９５９

Ｈ０４Ｎ２５／００

Ｈ０４Ｎ２５／２０－２５／７９

(57)【特許請求の範囲】

【請求項1】

光電変換により電荷を生成する光電変換部と、前記光電変換部から転送される電荷を保持する保持部と、前記保持部が保持する電荷に基づく画素信号を出力する出力部と、を各々が有する複数の画素と、
前記複数の画素に接続され、前記複数の画素から信号が出力される出力線と、
所定のクリップレベルを上限又は下限とする範囲に、前記出力線の信号レベルを制限するクリップ回路と、
前記出力線の信号を増幅する増幅部と、を有し、
前記増幅部は、前記画素から出力される同一の画素信号に対して、第１の増幅率で増幅した第１の信号と、前記第１の増幅率とは異なる第２の増幅率で増幅した第２の信号と、を出力し、
前記クリップ回路は、前記画素信号を前記第１の増幅率で増幅する第１の期間に、前記出力線の信号レベルを第１のクリップレベルで制限し、前記画素信号を前記第２の増幅率で増幅する第２の期間に、前記出力線の信号レベルを前記第１のクリップレベルと異なる第２のクリップレベルで制限し、
前記増幅部は、
増幅器と、前記増幅器の入力ノードと出力ノードとの間に第１のスイッチを介して接続された第１の容量と、
前記入力ノードと前記出力ノードとの間に第２のスイッチを介して接続された第２の容量と、
前記入力ノードと前記出力ノードとの間に接続された第３のスイッチと、
前記出力線と前記入力ノードとの間に第４のスイッチを介して接続された第３の容量と、
前記出力線と前記入力ノードとの間に第５のスイッチを介して接続された第４の容量と、
前記第４の容量の第１の電極と第２の電極との間に接続された第６のスイッチと、を有する
ことを特徴とする撮像装置。

【請求項2】

前記複数の画素の各々は、前記保持部のリセット電位に基づくノイズ信号を更に出力し、
前記増幅部は、前記画素から出力されるノイズ信号に対して、前記第１の増幅率で増幅した第３の信号と、前記第２の増幅率で増幅した第４の信号と、を更に出力し、
前記クリップ回路は、前記ノイズ信号を前記第１の増幅率で増幅する第３の期間に、前記出力線の信号レベルを前記第１のクリップレベルで制限し、前記ノイズ信号を前記第２の増幅率で増幅する第４の期間に、前記出力線の信号レベルを前記第２のクリップレベルで制限する
ことを特徴とする請求項１記載の撮像装置。

【請求項3】

前記増幅部は、前記第３の信号、前記第１の信号、前記第２の信号、前記第４の信号の順序で信号を出力する
ことを特徴とする請求項２記載の撮像装置。

【請求項4】

前記増幅部は、前記第３の信号、前記第４の信号、前記第１の信号、前記第２の信号の順序で信号を出力する
ことを特徴とする請求項２記載の撮像装置。

【請求項5】

前記増幅部は、前記第３の信号、前記第１の信号、前記第４の信号、前記第２の信号の順序で信号を出力する
ことを特徴とする請求項２記載の撮像装置。

【請求項6】

前記第３の信号及び前記第４の信号は、前記出力線に出力された同一の前記ノイズ信号を増幅することにより生成される
ことを特徴とする請求項４又は５記載の撮像装置。

【請求項7】

光電変換により電荷を生成する光電変換部と、前記光電変換部から転送される電荷を保持する保持部と、前記保持部が保持する電荷に基づく画素信号を出力する出力部と、を各々が有する複数の画素と、
前記複数の画素に接続され、前記複数の画素から信号が出力される出力線と、
所定のクリップレベルを上限又は下限とする範囲に、前記出力線の信号レベルを制限するクリップ回路と、
前記出力線の信号を増幅する増幅部と、を有し、
前記増幅部は、前記画素から出力される同一の画素信号に対して、第１の増幅率で増幅した第１の信号と、前記第１の増幅率とは異なる第２の増幅率で増幅した第２の信号と、を出力し、
前記クリップ回路は、前記画素信号を前記第１の増幅率で増幅する第１の期間に、前記出力線の信号レベルを第１のクリップレベルで制限し、前記画素信号を前記第２の増幅率で増幅する第２の期間に、前記出力線の信号レベルを前記第１のクリップレベルと異なる第２のクリップレベルで制限し、
前記複数の画素の各々は、前記保持部のリセット電位に基づくノイズ信号を更に出力し、
前記増幅部は、前記画素から出力されるノイズ信号に対して、前記第１の増幅率で増幅した第３の信号と、前記第２の増幅率で増幅した第４の信号と、を更に出力し、
前記クリップ回路は、前記ノイズ信号を前記第１の増幅率で増幅する第３の期間に、前記出力線の信号レベルを前記第１のクリップレベルで制限し、前記ノイズ信号を前記第２の増幅率で増幅する第４の期間に、前記出力線の信号レベルを前記第２のクリップレベルで制限し、
前記増幅部は、前記第３の信号、前記第１の信号、前記第２の信号、前記第４の信号の順序で信号を出力する
ことを特徴とする撮像装置。

【請求項8】

前記複数の画素の各々は、前記保持部の電位をリセットするリセットトランジスタを更に有し、
前記リセットトランジスタをオフに制御する制御信号の信号レベルが、前記第１の期間と前記第２の期間とにおいて同じである
ことを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。

【請求項9】

前記第１の増幅率は、前記第２の増幅率よりも大きく、
前記第１のクリップレベルで制限される前記出力線の信号レベルの範囲は、前記第２のクリップレベルで制限される前記出力線の信号レベルの範囲よりも狭い
ことを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。

【請求項10】

光電変換により電荷を生成する光電変換部と、前記光電変換部から転送される電荷を保持する保持部と、前記保持部が保持する電荷に基づく画素信号を出力する出力部と、を各々が有する複数の画素と、
前記複数の画素に接続され、前記複数の画素から信号が出力される出力線と、
所定のクリップレベルを上限又は下限とする範囲に、前記出力線の信号レベルを制限するクリップ回路と、
前記出力線の信号をアナログデジタル変換するＡＤ変換部と、を有し、
前記ＡＤ変換部は、前記画素から出力される同一の画素信号に対して、第１の変換ゲインでＡＤ変換した第１の信号と、前記第１の変換ゲインとは異なる第２の変換ゲインでＡＤ変換した第２の信号と、を出力し、
前記クリップ回路は、前記画素信号を前記第１の信号にＡＤ変換する第１の期間に、前記出力線の信号レベルを第１のクリップレベルで制限し、前記画素信号を前記第２の信号にＡＤ変換する第２の期間に、前記出力線の信号レベルを前記第１のクリップレベルと異なる第２のクリップレベルで制限し、
前記複数の画素の各々は、前記保持部のリセット電位に基づくノイズ信号を更に出力し、
前記ＡＤ変換部は、前記画素から出力されるノイズ信号に対して、前記第１の変換ゲインでＡＤ変換した第３の信号と、前記第２の変換ゲインでＡＤ変換した第４の信号と、を出力し、
前記クリップ回路は、前記ノイズ信号を前記第３の信号にＡＤ変換する第３の期間に、前記出力線の信号レベルを前記第１のクリップレベルで制限し、前記ノイズ信号を前記第４の信号にＡＤ変換する第４の期間に、前記出力線の信号レベルを前記第２のクリップレベルで制限し、
前記ＡＤ変換部は、前記第３の信号、前記第１の信号、前記第２の信号、前記第４の信号の順序で信号を出力する
ことを特徴とする撮像装置。

【請求項11】

前記複数の画素の各々は、前記保持部の電位をリセットするリセットトランジスタを更に有し、
前記リセットトランジスタをオフに制御する制御信号の信号レベルが、前記第１の期間と前記第２の期間とにおいて同じである
ことを特徴とする請求項１０記載の撮像装置。

【請求項12】

前記第１の変換ゲインは、前記第２の変換ゲインよりも大きく、
前記第１のクリップレベルで制限される前記出力線の信号レベルの範囲は、前記第２のクリップレベルで制限される前記出力線の信号レベルの範囲よりも狭い
ことを特徴とする請求項１０又は１１記載の撮像装置。

【請求項13】

請求項１乃至１２のいずれか１項に記載の撮像装置と、
前記撮像装置から出力される信号を処理する信号処理部と
を有することを特徴とする撮像システム。

【請求項14】

移動体であって、
請求項１乃至１２のいずれか１項に記載の撮像装置と、
前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像装置及び撮像システムに関する。

【背景技術】

【0002】

ＣＭＯＳイメージセンサ等の撮像装置において、高輝度光の入射時に横筋状のノイズが発生し画質が悪化する現象が知られている。横筋状のノイズの対策として、特許文献１には、複数の画素に接続される出力線の電位を制限する技術が開示されている。また、特許文献２には、列増幅部に設定される増幅率の設定に応じて複数画素に接続される出力線の電位を制限する技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００８－１３６２３９号公報

【文献】特開２００９－２９６１２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近年の撮像装置において、同一の画素信号を異なるゲインで増幅した２つの画像を合成することで、同時性を保ちつつ高ダイナミックレンジを実現する技術が知られている。この方式は、蓄積タイミングの異なる２つの画像を合成して高ダイナミックレンジ画像を生成する方式と比較して像ずれが発生し難い利点がある。しかしながら、高輝度光の入射によって横筋状のノイズが発生すると、増幅率の異なる画像間で横筋状のノイズのレベルが異なってしまう。その結果、合成した画像には２種類の横筋が見えてしまい、却って画質が悪化することがあった。

【0005】

本発明の目的は、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を取得しうる撮像装置及び撮像システムを提供することにある。

【課題を解決するための手段】

【0006】

本発明の一観点によれば、光電変換により電荷を生成する光電変換部と、前記光電変換部から転送される電荷を保持する保持部と、前記保持部が保持する電荷に基づく画素信号を出力する出力部と、を各々が有する複数の画素と、前記複数の画素に接続され、前記複数の画素から信号が出力される出力線と、所定のクリップレベルを上限又は下限とする範囲に、前記出力線の信号レベルを制限するクリップ回路と、前記出力線の信号を増幅する増幅部と、を有し、前記増幅部は、前記画素から出力される同一の画素信号に対して、第１の増幅率で増幅した第１の信号と、前記第１の増幅率とは異なる第２の増幅率で増幅した第２の信号と、を出力し、前記クリップ回路は、前記画素信号を前記第１の増幅率で増幅する第１の期間に、前記出力線の信号レベルを第１のクリップレベルで制限し、前記画素信号を前記第２の増幅率で増幅する第２の期間に、前記出力線の信号レベルを前記第１のクリップレベルと異なる第２のクリップレベルで制限し、前記増幅部は、増幅器と、前記増幅器の入力ノードと出力ノードとの間に第１のスイッチを介して接続された第１の容量と、前記入力ノードと前記出力ノードとの間に第２のスイッチを介して接続された第２の容量と、前記入力ノードと前記出力ノードとの間に接続された第３のスイッチと、前記出力線と前記入力ノードとの間に第４のスイッチを介して接続された第３の容量と、前記出力線と前記入力ノードとの間に第５のスイッチを介して接続された第４の容量と、前記第４の容量の第１の電極と第２の電極との間に接続された第６のスイッチと、を有する撮像装置が提供される。
また、本発明の他の一観点によれば、光電変換により電荷を生成する光電変換部と、前記光電変換部から転送される電荷を保持する保持部と、前記保持部が保持する電荷に基づく画素信号を出力する出力部と、を各々が有する複数の画素と、前記複数の画素に接続され、前記複数の画素から信号が出力される出力線と、所定のクリップレベルを上限又は下限とする範囲に、前記出力線の信号レベルを制限するクリップ回路と、前記出力線の信号を増幅する増幅部と、を有し、前記増幅部は、前記画素から出力される同一の画素信号に対して、第１の増幅率で増幅した第１の信号と、前記第１の増幅率とは異なる第２の増幅率で増幅した第２の信号と、を出力し、前記クリップ回路は、前記画素信号を前記第１の増幅率で増幅する第１の期間に、前記出力線の信号レベルを第１のクリップレベルで制限し、前記画素信号を前記第２の増幅率で増幅する第２の期間に、前記出力線の信号レベルを前記第１のクリップレベルと異なる第２のクリップレベルで制限し、前記複数の画素の各々は、前記保持部のリセット電位に基づくノイズ信号を更に出力し、前記増幅部は、前記画素から出力されるノイズ信号に対して、前記第１の増幅率で増幅した第３の信号と、前記第２の増幅率で増幅した第４の信号と、を更に出力し、前記クリップ回路は、前記ノイズ信号を前記第１の増幅率で増幅する第３の期間に、前記出力線の信号レベルを前記第１のクリップレベルで制限し、前記ノイズ信号を前記第２の増幅率で増幅する第４の期間に、前記出力線の信号レベルを前記第２のクリップレベルで制限し、前記増幅部は、前記第３の信号、前記第１の信号、前記第２の信号、前記第４の信号の順序で信号を出力する撮像装置が提供される。

【0007】

また、本発明の更に他の一観点によれば、光電変換により電荷を生成する光電変換部と、前記光電変換部から転送される電荷を保持する保持部と、前記保持部が保持する電荷に基づく画素信号を出力する出力部と、を各々が有する複数の画素と、前記複数の画素に接続され、前記複数の画素から信号が出力される出力線と、所定のクリップレベルを上限又は下限とする範囲に、前記出力線の信号レベルを制限するクリップ回路と、前記出力線の信号をアナログデジタル変換するＡＤ変換部と、を有し、前記ＡＤ変換部は、前記画素から出力される同一の画素信号に対して、第１の変換ゲインでＡＤ変換した第１の信号と、前記第１の変換ゲインとは異なる第２の変換ゲインでＡＤ変換した第２の信号と、を出力し、前記クリップ回路は、前記画素信号を前記第１の信号にＡＤ変換する第１の期間に、前記出力線の信号レベルを第１のクリップレベルで制限し、前記画素信号を前記第２の信号にＡＤ変換する第２の期間に、前記出力線の信号レベルを前記第１のクリップレベルと異なる第２のクリップレベルで制限し、前記複数の画素の各々は、前記保持部のリセット電位に基づくノイズ信号を更に出力し、前記ＡＤ変換部は、前記画素から出力されるノイズ信号に対して、前記第１の変換ゲインでＡＤ変換した第３の信号と、前記第２の変換ゲインでＡＤ変換した第４の信号と、を出力し、前記クリップ回路は、前記ノイズ信号を前記第３の信号にＡＤ変換する第３の期間に、前記出力線の信号レベルを前記第１のクリップレベルで制限し、前記ノイズ信号を前記第４の信号にＡＤ変換する第４の期間に、前記出力線の信号レベルを前記第２のクリップレベルで制限し、前記ＡＤ変換部は、前記第３の信号、前記第１の信号、前記第２の信号、前記第４の信号の順序で信号を出力する撮像装置が提供される。

【発明の効果】

【0008】

本発明によれば、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を取得することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の第１実施形態による撮像装置の概略構成を示すブロック図である。

【図2】本発明の第１実施形態による撮像装置における画素の構成例を示す回路図である。

【図3】本発明の第１実施形態による撮像装置におけるクリップ回路の構成例を示す回路図である。

【図4】本発明の第１実施形態による撮像装置における列読み出し回路及びメモリの構成例を示す回路図である。

【図5】本発明の第１実施形態による撮像装置の駆動方法を示すタイミング図である。

【図6】本発明の第２実施形態による撮像装置における列読み出し回路の構成例を示す回路図である。

【図7】本発明の第２実施形態による撮像装置の駆動方法を示すタイミング図である。

【図8】本発明の第３実施形態による撮像装置における列読み出し回路の構成例を示す回路図である。

【図9】本発明の第３実施形態による撮像装置の駆動方法を示すタイミング図である。

【図10】本発明の第４実施形態による撮像装置の概略構成を示すブロック図である。

【図11】本発明の第４実施形態による撮像装置における列読み出し回路及びメモリの構成例を示す回路図である。

【図12】本発明の第４実施形態による撮像装置の駆動方法を示すタイミング図である。

【図13】本発明の第５実施形態による撮像システムの概略構成を示すブロック図である。

【図14】本発明の第６実施形態による撮像システム及び移動体の構成例を示す図である。

【発明を実施するための形態】

【0010】

［第１実施形態］
本実施形態による撮像装置の概略構成について、図１乃至図４を用いて説明する。図１は、本実施形態による撮像装置の概略構成を示すブロック図である。図２は、本実施形態による撮像装置における画素の構成例を示す回路図である。図３は、本実施形態による撮像装置におけるクリップ回路の構成例を示す回路図である。図４は、本実施形態による撮像装置における列読み出し回路及びメモリの構成例を示す回路図である。

【0011】

本実施形態による撮像装置１００は、図１に示すように、画素アレイ部１０と、垂直走査回路２０と、クリップ回路部３０と、読み出し回路部４０と、メモリ部５０と、水平走査回路６０と、出力回路７０と、制御回路８０と、を有する。

【0012】

画素アレイ部１０には、複数の行及び複数の列に渡ってマトリクス状に配された複数の画素１２が設けられている。図１には、画素アレイ部１０を構成する画素１２のうち、４行×４列に配列された１６個の画素１２を示しているが、画素アレイ部１０を構成する画素１２の数は、特に限定されるものではない。

【0013】

画素アレイ部１０の各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４の各々は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。制御線１４は、垂直走査回路２０に接続されている。

【0014】

画素アレイ部１０の各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、出力線１６が配されている。出力線１６の各々は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。出力線１６の延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。出力線１６は、読み出し回路部４０に接続されている。出力線１６には、画素１２内の読み出し回路にバイアス電流を供給するための電流源１８が接続されている。

【0015】

垂直走査回路２０は、画素１２から信号を読み出す際に画素１２内の読み出し回路を駆動するための制御信号を、画素アレイ部１０の各行に設けられた制御線１４を介して画素１２に供給する制御回路部である。垂直走査回路２０は、シフトレジスタやアドレスデコーダを用いて構成されうる。

【0016】

クリップ回路部３０は、画素アレイ部１０の各列に対応する複数のクリップ回路３２を有している。各列のクリップ回路３２は、対応する列の出力線１６に接続されている。なお、クリップ回路３２の具体的な構成については、後述する。

【0017】

読み出し回路部４０は、画素アレイ部１０から読み出された信号に対して所定の処理を行う機能ブロックである。読み出し回路部４０は、画素アレイ部１０の各列に対応する複数の列読み出し回路４２を有している。各列の列読み出し回路４２は、対応する列の出力線１６に接続されている。なお、読み出し回路部４０の具体的な構成については、後述する。

【0018】

メモリ部５０は、画素アレイ部１０の各列に対応する複数のメモリ５２を有する。各列のメモリ５２は、対応する列の画素１２から読み出し回路部４０を介して読み出された信号を保持する。各列のメモリ５２が保持する画素信号は、アナログ画素信号であってもよいし、列読み出し回路４２がＡＤ変換回路を含む場合にあってはアナログ画素信号をアナログデジタル変換したデジタルデータであってもよい。

【0019】

水平走査回路６０は、各列のメモリ５２に記憶された画素信号を出力するための制御信号を、各列のメモリ５２に列毎に順次供給する回路部である。画素アレイ部１０の各列に対応して設けられた水平走査回路６０の制御線は、対応する列のメモリ５２に接続されている。各列のメモリ５２は、水平走査回路６０の対応する列の制御線を介して制御信号を受信すると、保持する画素信号を、水平出力線５６を介して出力回路７０に出力する。

【0020】

出力回路７０は、各列のメモリ５２から読み出された画素信号に対して相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）等の処理を行う信号処理部を含みうる。また、出力回路７０は、ＬＶＤＳ（Low Voltage Differential Signaling）等の外部インターフェースを更に含みうる。

【0021】

制御回路８０は、垂直走査回路２０、クリップ回路部３０、読み出し回路部４０、メモリ部５０、水平走査回路６０に、それらの動作やそのタイミングを制御する制御信号を供給するための回路部である。これら制御信号の少なくとも一部は、撮像装置１００の外部から供給するようにしてもよい。

【0022】

画素１２の各々は、例えば図２に示すように、光電変換部ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４とにより構成されうる。

【0023】

光電変換部ＰＤは、例えばフォトダイオードであり、アノードが接地ノードに接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆる浮遊拡散（フローティングディフュージョン）部ＦＤである。浮遊拡散部ＦＤは、容量成分（浮遊拡散容量）を含み、電荷保持部としての機能を備える。

【0024】

リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電圧Ｖｄｄが供給される電源ノードに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、出力線１６に接続されている。出力線１６は、電流源１８に接続されている。

【0025】

なお、画素１２は、必ずしも選択トランジスタＭ４を有する必要はなく、選択トランジスタＭ４を含まない画素構成であってもよい。この場合、増幅トランジスタＭ３のソースが出力線１６に接続される。

【0026】

図２の画素構成の場合、画素アレイ部１０に配された各行の制御線１４は、信号線ＴＸ，ＲＥＳ，ＳＥＬを含む。信号線ＴＸは、対応する行に属する画素１２の転送トランジスタＭ１のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。信号線ＲＥＳは、対応する行に属する画素１２のリセットトランジスタＭ２のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。信号線ＳＥＬは、対応する行に属する画素１２の選択トランジスタＭ４のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。

【0027】

信号線ＴＸには、垂直走査回路２０から、転送トランジスタＭ１を制御するための駆動パルスである制御信号ΦＴＸが供給される。信号線ＲＥＳには、垂直走査回路２０から、リセットトランジスタＭ２を制御するための駆動パルスである制御信号ΦＲＥＳが供給される。信号線ＳＥＬには、垂直走査回路２０から、選択トランジスタＭ４を制御するための駆動パルスである制御信号ΦＳＥＬが供給される。各トランジスタがＮ型トランジスタで構成される場合、垂直走査回路２０からＨｉｇｈレベル（以下、「Ｈレベル」と表記する）の制御信号が供給されると対応するトランジスタがオンとなる。また、垂直走査回路２０からＬｏｗレベル（以下、「Ｌレベル」と表記する）の制御信号が供給されると対応するトランジスタがオフとなる。

【0028】

光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ１は、オンになることにより光電変換部ＰＤが保持する電荷を浮遊拡散部ＦＤに転送する。浮遊拡散部ＦＤは、光電変換部ＰＤから転送された電荷を保持するとともに、その容量による電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧となる。増幅トランジスタＭ３は、ドレインに電圧Ｖｄｄが供給され、ソースに選択トランジスタＭ４を介して電流源１８からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、浮遊拡散部ＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して出力線１６に出力する。この意味で、増幅トランジスタＭ３は、浮遊拡散部ＦＤが保持する電荷に基づく画素信号を出力する出力部でもある。リセットトランジスタＭ２は、オンになることにより浮遊拡散部ＦＤを電圧Ｖｄｄに応じた電圧にリセットする。

【0029】

画素１２の転送トランジスタＭ１、リセットトランジスタＭ２及び選択トランジスタＭ４は、前述のように、垂直走査回路２０から供給される制御信号ΦＴＸ，ΦＲＥＳ，ΦＳＥＬにより、行単位で制御される。制御信号ΦＳＥＬにより選択された行に属する画素１２の画素信号は、それぞれの画素１２の対応する出力線１６に、同時に出力される。

【0030】

クリップ回路３２は、出力線１６の電位を制限（クリップ）する回路である。すなわち、クリップ回路３２は、所定のクリップレベルを上限又は下限とする範囲に、出力線１６のレベルを制限する。クリップ回路３２の各々は、例えば図３に示すように、差動増幅回路３４と、ＶＣＬＩＰ制御回路３６と、Ｎ型トランジスタＭＮ４と、により構成されうる。差動増幅回路３４は、Ｐ型トランジスタＭＰ１，ＭＰ２と、Ｎ型トランジスタＭＮ１，ＭＮ２，ＭＮ３と、により構成されうる。

【0031】

Ｐ型トランジスタＭＰ１のソース及びＰ型トランジスタＭＰ２のソースは、電源ノードに接続されている。Ｐ型トランジスタＭＰ１のドレインは、Ｎ型トランジスタＭＮ１のドレインに接続されている。Ｐ型トランジスタＭＰ２のドレインは、Ｎ型トランジスタＭＮ２のドレインに接続されている。Ｐ型トランジスタＭＰ１のゲート及びＰ型トランジスタＭＰ２のゲートは、Ｐ型トランジスタＭＰ２のドレインとＮ型トランジスタＭＮ２のドレインとの間の接続ノードに接続されている。Ｎ型トランジスタＭＮ１のソース及びＮ型トランジスタＭＮ２のソースは、Ｎ型トランジスタＭＮ３のドレインに接続されている。Ｎ型トランジスタＭＮ３のソースは、接地ノードに接続されている。

【0032】

Ｎ型トランジスタＭＮ１のゲートが差動増幅回路３４の非反転入力ノードを構成し、Ｎ型トランジスタＭＮ２のゲートが差動増幅回路３４の反転入力ノードを構成している。また、Ｐ型トランジスタＭＰ１のドレインとＮ型トランジスタＭＮ１のドレインとの間の接続ノードが差動増幅回路３４の出力ノードを構成している。

【0033】

差動増幅回路３４の非反転入力ノードには、ＶＣＬＩＰ制御回路３６が接続されている。ＶＣＬＩＰ制御回路３６は、電圧Ｖ１及び電圧Ｖ２から選択される一方の電圧を差動増幅回路３４の非反転入力ノードに供給するように構成されている。ここでは、電圧Ｖ１は電圧Ｖ２よりも高い電圧であるものとする。

【0034】

Ｎ型トランジスタＭＮ４のドレインは、電源ノードに接続されている。Ｎ型トランジスタＭＮ４のソースは、出力線１６及び差動増幅回路３４の反転入力ノードに接続されている。Ｎ型トランジスタＭＮ４のゲートは、差動増幅回路３４の出力ノードに接続されている。

【0035】

ＶＣＬＩＰ制御回路３６は、制御線３２ａを介して制御回路８０から供給される制御信号に応じて、電圧Ｖ１及び電圧Ｖ２のいずれかを選択的に出力し、差動増幅回路３４の非反転入力端子に供給する。差動増幅回路３４の反転入力端子には、出力線１６の電位が供給される。差動増幅回路３４の出力は、Ｎ型トランジスタＭＮ４のゲートに入力される。これにより、クリップ回路３２は、出力線１６の電位を、電圧Ｖ１又は電圧Ｖ２に応じた電位に制限（クリップ）することができる。

【0036】

例えば、ＶＣＬＩＰ制御回路３６により電圧Ｖ１が選択され、差動増幅回路３４の非反転入力ノードに電圧Ｖ１が供給されているものとする。このとき、出力線１６の電位が電圧Ｖ１よりも高い状態では、差動増幅回路３４の出力ノードの電位が低い値（Ｌレベル）となり、Ｎ型トランジスタＭＮ４が強くオフされた状態で安定する。このため、Ｎ型トランジスタＭＮ４のサブスレショルド電流が低く抑えられる。出力線１６の電位が電圧Ｖ１よりも低くなると、差動増幅回路３４の出力ノードの電位が差動増幅回路３４のゲインに応じて急激に上昇する。これにより、Ｎ型トランジスタＭＮ４を流れる電流が増大し、電圧Ｖ１と出力線１６の電位（クリップ回路３２の出力電位）、すなわち非反転入力端子の電位と反転入力端子との電位とが等しくなるところで安定する。これにより、出力線１６の電位の下限値が電圧Ｖ１に制限される。ＶＣＬＩＰ制御回路３６により電圧Ｖ２が選択され、差動増幅回路３４の非反転入力ノードに電圧Ｖ２が供給されている場合は、同様の動作により、出力線１６の電位が電圧Ｖ２に制限される。

【0037】

なお、クリップ回路３２は、出力線１６のクリップ電位の切り替えが可能な構成であれば、図３に示す構成に限定されるものではない。

【0038】

列読み出し回路４２の各々は、例えば図４に示すように、増幅器４４と、容量ＣＩＮ，ＣＦａ，ＣＦｂと、スイッチＳＷ１，ＳＷ２，ＳＷ３と、により構成されうる。本実施形態において、列読み出し回路４２は列増幅部を構成している。増幅器４４は、反転入力端子（－）と、非反転入力端子（＋）と、出力端子と、を有する差動増幅回路により構成されうる。画素信号の出力により出力線１６の電位は低下するため、列読み出し回路４２の増幅回路には反転増幅回路を用いることが多い。本明細書において、容量ＣＩＮ，ＣＦａ，ＣＦｂの符号は、それらの容量値を表すこともある。

【0039】

容量ＣＩＮは、出力線１６と増幅器４４の反転入力端子との間に設けられている。また、増幅器４４の反転入力端子には、容量ＣＦａの一方の電極と、容量ＣＦｂの一方の電極と、スイッチＳＷ３の一方の端子と、が接続されている。容量ＣＦａの他方の電極には、スイッチＳＷ１の一方の端子が接続されている。容量ＣＦｂの他方の電極には、スイッチＳＷ２の一方の端子が接続されている。スイッチＳＷ１の他方の端子、スイッチＳＷ２の他方の端子及びスイッチＳＷ３の他方の端子は、増幅器４４の出力端子に接続されている。増幅器４４の非反転入力端子には、電圧Ｖｒｅｆが供給される。

【0040】

スイッチＳＷ１，ＳＷ２，ＳＷ３は、制御回路８０から供給される制御信号ΦＳＷ１，ΦＳＷ２，ΦＳＷ３によってそれぞれ接続状態（導通・非導通）が制御される。例えば、制御信号ΦＳＷｎがＨレベルのときに対応するスイッチＳＷｎがオン（導通状態）となり、制御信号ΦＳＷｎがＬレベルのときに対応するスイッチＳＷｎがオフ（非導通状態）となる。

【0041】

スイッチＳＷ１は、オンになることにより、増幅器４４の反転入力端子と出力端子との間を、容量ＣＦａを介して接続する。また、スイッチＳＷ２は、オンになることにより、増幅器４４の反転入力端子と出力端子との間を、容量ＣＦｂを介して接続する。すなわち、容量ＣＦａ，ＣＦｂは、増幅器４４の負帰還容量である。スイッチＳＷ３は、オンになることにより、増幅器４４の反転入力端子と出力端子とを短絡し、増幅器４４をリセットする。容量ＣＩＮは、増幅器４４の入力容量である。

【0042】

増幅器４４の増幅率は、入力容量ＣＩＮと負帰還容量ＣＦとの比（ＣＩＮ／ＣＦ）によって表される。ここで、負帰還容量ＣＦは、スイッチＳＷ１，ＳＷ２がともにオンのときはＣＦａ＋ＣＦｂとなり、スイッチＳＷ１がオンでスイッチＳＷ２がオフのときはＣＦａとなり、スイッチＳＷ１がオフでスイッチＳＷ２がオンのときはＣＦｂとなる。

【0043】

容量ＣＩＮ，ＣＦａ，ＣＦｂの容量値は、列読み出し回路４２の増幅回路に求められる増幅率に応じて適宜設定することができる。ここでは、説明の簡略化のため、ＣＦａ＜ＣＦｂであり、ＣＩＮ＝ＣＦａ＋ＣＦｂであるものとする。この場合、増幅器４４の増幅率は、スイッチＳＷ１，ＳＷ２がともにオンのときに１倍となる。スイッチＳＷ１がオンでＳＷ２がオフのときには、増幅器４４の増幅率は、１より大きい第１の増幅率（ＣＩＮ／ＣＦａ）となる。スイッチＳＷ１がオフでＳＷ２がオンのときには、増幅器４４の増幅率は、１より大きく第１の増幅率より低い第２の増幅率（ＣＩＮ／ＣＦｂ）となる。

【0044】

例えば、増幅器４４を高い増幅率に設定する場合は、スイッチＳＷ１をオンにし、スイッチＳＷ２をオフにして、増幅率をＣＩＮ／ＣＦａに設定する。増幅器４４を低い増幅率に設定する場合は、スイッチＳＷ１，ＳＷ２をともにオンにして、増幅率をＣＩＮ／（ＣＦａ＋ＣＦｂ）に設定する。容量ＣＦａと容量ＣＦｂとの容量差が大きいほど、増幅率差も大きくなる。

【0045】

このようにして、各列の出力線１６から出力される各々の画素信号は、列読み出し回路４２において、互いに異なる２以上の増幅率で増幅される。すなわち、列読み出し回路４２は、１つの画素信号に対して、互いに異なる増幅率で増幅された２以上の信号を出力する。

【0046】

なお、列読み出し回路４２は、少なくとも増幅率を切り替え可能な増幅回路を含むものであれば、図４に示す構成に限定されるものではない。また、容量ＣＩＮ，ＣＦａ，ＣＦｂの容量値は、所望の増幅率が得られるように適宜設定可能である。また、列読み出し回路４２は、増幅回路で増幅した信号をＡＤ変換するＡＤ変換回路を更に有していてもよい。

【0047】

メモリ５２の各々は、例えば図４に示すように、Ｎ型トランジスタＭＮ５，ＭＮ６，ＭＮ７，ＭＮ８と、容量Ｃｓｈｓ，Ｃｓｈｎと、により構成されうる。

【0048】

Ｎ型トランジスタＭＮ５のドレイン及びＮ型トランジスタＭＮ６のドレインは、増幅器４４の出力端子に接続されている。Ｎ型トランジスタＭＮ５のソースは、Ｎ型トランジスタＭＮ７のドレインと、容量Ｃｓｈｓの一方の電極と、に接続されている。Ｎ型トランジスタＭＮ７のソースは、水平出力線５６ａに接続されている。Ｎ型トランジスタＭＮ６のソースは、Ｎ型トランジスタＭＮ８のドレインと、容量Ｃｓｈｎの一方の電極と、に接続されている。Ｎ型トランジスタＭＮ８のソースは、水平出力線５６ｂに接続されている。Ｎ型トランジスタＭＮ５のゲート及びＮ型トランジスタＭＮ６のゲートは、制御回路８０に接続されている。Ｎ型トランジスタＭＮ５，ＭＮ６は、制御回路８０から供給される制御信号によって接続状態（導通・非導通）が制御される。Ｎ型トランジスタＭＮ７のゲート及びＮ型トランジスタＭＮ８は、水平走査回路６０に接続されており、水平走査回路６０から供給される制御信号によって接続状態（導通・非導通）が制御される。水平出力線５６ａ，５６ｂは、差動増幅回路７２に接続されている。

【0049】

Ｎ型トランジスタＭＮ５は、オンになることにより、増幅器４４の出力信号を容量Ｃｓｈｓに保持する。Ｎ型トランジスタＭＮ７は、オンになることにより、容量Ｃｓｈｓが保持する画素信号を水平出力線５６ａに出力する。同様に、Ｎ型トランジスタＭＮ６は、オンになることにより、増幅器４４の出力信号を容量Ｃｓｈｎに保持する。Ｎ型トランジスタＭＮ８は、オンになることにより、容量Ｃｓｈｎが保持する画素信号を水平出力線５６ｂに出力する。

【0050】

水平走査回路６０は、メモリ５２に、列ごとに順次、制御信号を供給する。水平走査回路６０から制御信号を受信した列のメモリ５２は、容量Ｃｓｈｓ，Ｃｓｈｎが保持する画素信号を、水平出力線５６ａ，５６ｂへと出力する。差動増幅回路７２は、容量Ｃｓｈｓから水平出力線５６ａを介して出力された画素信号（光信号）と容量Ｃｓｈｎから水平出力線５６ｂを介して出力された画素信号（ノイズ信号）との差分を出力する。

【0051】

なお、読み出し回路部４０よりも後段の構成は、図４に示す構成に限定されるものではなく、適宜変更が可能である。

【0052】

２次元アレイ状に配列された複数の画素１２のうちの一部の画素１２にだけ高輝度の光が入射すると、高輝度の光が入射した画素１２に接続された出力線１６の電位は、高輝度の光が入射していない画素１２に接続された出力線１６の電位よりも低くなる。出力線１６の電位が、電流源１８が動作可能な電位よりも低くなると、出力線１６に流れる電流量も低下する。その結果、高輝度の光が入射した画素１２に接続された出力線１６と、高輝度の光が入射していない画素１２に接続された出力線１６とでは、電流量が異なることになる。

【0053】

各列の電流源１８は、大元の電流源（図示せず）とカレントミラーを構成しており、電流源１８の電流量は大元の電流源の電流量によって規定されているため、一部の出力線１６の電流量が変わると他の出力線１６の電流量まで変化する。つまり、高輝度の光が入射した画素１２に接続された出力線１６の電位が低下することに起因して、高輝度の光が入射していない画素１２に接続された出力線１６の電流源１８の電流量が変化することになる。そのため、高輝度の光が一部の画素１２に入射している行から信号を読み出すときと、高輝度の光が入射している画素１２を含まない行から信号を読み出すときとを比較すると、出力線１６に流れる電流量に差が生じ、出力が変化する。この出力変化は、画像としてみると横筋状のノイズとなり、画質が低下する原因となっている。また、画素１２や読み出し回路部４０に電源電圧を供給するバイアス配線も複数列で共通に使用されるため、同様のメカニズムによって電源電圧が変動する原因になることもある。

【0054】

ところで、近年の撮像装置においては、同一の画素信号を異なるゲインで増幅することにより得た２つの画像を合成することにより、同時性を保ちつつ高ダイナミックレンジの画像を生成する技術が知られている。この方式は、蓄積タイミングの異なる２つの画像を合成して高ダイナミックレンジ画像を生成する方式と比較して像ずれが発生し難い利点があり、画質の面で有利である。その一方、高輝度光が入射した場合には、増幅率の異なる画像間において横筋状のノイズのレベルが異なってしまい、これら画像を合成すると２種類の横筋が見え、却って画質が悪化することがあった。

【0055】

横筋状のノイズに対する対策としては、出力線にクリップレベルを設定し、出力線の電位を制限する技術が知られている。この場合に、増幅率の高い画像における横筋状ノイズを増幅率の低い画像における横筋状ノイズと同等にするためには、増幅率の高い画像の取得時におけるクリップレベルを増幅率の低い画像の取得時におけるクリップレベルよりも高く設定しなければならない。しかしながら、増幅率の高い画像の取得時におけるクリップレベルの設定値のまま増幅率の低い画像を出力すると、ダイナミックレンジが大きく制限されることになる。

【0056】

以下に示す本実施形態の駆動方法を用いることにより、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な高ダイナミックレンジ画像を取得することが可能となる。

【0057】

次に、本実施形態による撮像装置の駆動方法について図５を用いて説明する。図５は、本実施形態による撮像装置の駆動方法を示すタイミング図である。

【0058】

図５には、制御信号のうち、垂直走査回路２０から制御線１４を介して特定の行の画素１２に供給される制御信号ΦＲＥＳ，ΦＴＸと、読み出し回路部４０の各列の列読み出し回路４２に供給される制御信号ΦＳＷ１，ΦＳＷ２，ΦＳＷ３を示している。また、図５には、クリップ回路３２によって制限される出力線１６のクリップレベルＶＣＬＩＰを示している。

【0059】

図５において、期間Ｔ１１（時刻ｔ１１から時刻ｔ１６）は、第１の増幅率で増幅されたノイズ信号（第１のノイズ信号）の読み出し期間である。期間Ｔ１２（時刻ｔ１６から時刻ｔ１８）は、第１の増幅率で増幅された光信号（第１の光信号）の読み出し期間である。期間Ｔ１３（時刻ｔ１８から時刻ｔ１９）は、第１の増幅率と異なる第２の増幅率で増幅された光信号（第２の光信号）の読み出し期間である。時刻Ｔ１４（時刻ｔ１９から時刻ｔ２３）は、第２の増幅率で増幅されたノイズ信号（第２のノイズ信号）の読み出し期間である。本実施形態では、第１のノイズ信号、第１の光信号、第２の光信号、第２のノイズ信号の順序で、信号の読み出しを行う。

【0060】

ここで、第１の光信号及び第２の光信号は、同じ露光期間に同じ画素１２の光電変換部ＰＤで生じた電荷に基づく光信号を異なる増幅率（第１の増幅率及び第２の増幅率）で増幅した信号である。また、第１のノイズ信号及び第２のノイズ信号は、浮遊拡散部ＦＤのリセット電位に応じたノイズ信号を異なる増幅率（第１の増幅率及び第２の増幅率）で増幅した信号である。

【0061】

差動増幅回路７２は、第１の光信号から第１のノイズ信号を差し引いた第１の信号と、第２の光信号から第２のノイズ信号を差し引いた第２の信号と、を生成し、撮像装置１００の外部へと出力する。撮像装置１００の外部の信号処理部（図示せず）では、第１の信号から生成される増幅率の高い画像と第２の信号から生成される増幅率の低い画像とを合成し、高ダイナミックレンジ画像を生成する。ここで、第１の信号と第２の信号とは、前述のように、同じ露光期間に同じ画素１２の光電変換部ＰＤで生じた電荷に基づく信号を異なる増幅率で増幅した信号である。したがって、第１の信号から生成される増幅率の高い画像と第２の信号から生成される増幅率の低い画像とを合成することで、像ずれの少ない良好な高ダイナミックレンジ画像を得ることができる。

【0062】

時刻ｔ１１よりも前の期間において、読み出し対象の行の制御信号ΦＲＥＳ，ΦＴＸ及び制御信号ΦＳＷ１，ΦＳＷ２，ΦＳＷ３は、Ｌレベルであるものとする。また、図５には示していないが、期間Ｔ１１から期間Ｔ１４において、読み出し対象の行の制御信号ΦＳＥＬは、Ｈレベルであるものとする。

【0063】

時刻ｔ１１において、制御回路８０は、制御信号ΦＳＷ１をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ１がオンになり、増幅器４４の負帰還容量ＣＦの容量値はＣＦａとなる。また、増幅器４４の増幅率は、ＣＩＮ／ＣＦａとして表される第１の増幅率に設定される。

【0064】

同じく時刻ｔ１１において、制御回路８０は、各列のクリップ回路３２のＶＣＬＩＰ制御回路３６を制御し、差動増幅回路３４の非反転入力端子に電圧Ｖ１を供給する。これにより、出力線１６の電位の下限値は、電圧Ｖ１に制限される。

【0065】

次いで、時刻ｔ１２から時刻ｔ１５の期間において、制御回路８０は、制御信号ΦＳＷ３をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ３がオンになり、増幅器４４がリセットされる。

【0066】

次いで、時刻ｔ１３から時刻ｔ１４の期間において、垂直走査回路２０は、制御信号ΦＲＥＳをＬレベルからＨレベルへと制御する。これにより、リセットトランジスタＭ２がオンになり、浮遊拡散部ＦＤは電圧Ｖｄｄに応じた所定の電位にリセットされる。出力線１６には、浮遊拡散部ＦＤのリセット電位に応じた画素信号（ノイズ信号）が出力される。

【0067】

時刻ｔ１５においてスイッチＳＷ３がオフになることにより、増幅器４４のリセットが解除される。出力線１６に出力されたノイズ信号は、第１の増幅率で増幅され、増幅器４４から出力される。

【0068】

次いで、時刻ｔ１５から時刻ｔ１６の期間において、制御回路８０は、各列のメモリ５２のＮ型トランジスタＭＮ６にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ６をオンにする。これにより、容量Ｃｓｈｎには、第１の増幅率で増幅されたノイズ信号（第１のノイズ信号）が保持される。

【0069】

次いで、時刻ｔ１６から時刻ｔ１７の期間において、垂直走査回路２０は、制御信号ΦＴＸをＬレベルからＨレベルへと制御する。これにより、転送トランジスタＭ１がオンになり、所定の露光期間の間に光電変換部ＰＤに蓄積された信号電荷が浮遊拡散部ＦＤへと転送され、浮遊拡散部ＦＤの電位が低下する。これにより、出力線１６の電位は、浮遊拡散部ＦＤに転送された信号電荷の量に応じた電位まで低下する。このように低下した出力線１６の電位が、信号電荷の量に応じた画素信号（光信号）に対応する。

【0070】

このとき、出力線１６にはクリップ回路３２が接続されているため、一部の画素１２に高輝度の光が入射した場合であっても、その画素１２に接続される出力線１６の電位の下限値は、電圧Ｖ１に制限される。これにより、出力線１６の電位が電流源１８の動作可能な電位よりも低下することを防止することができ、横筋状のノイズの発生を抑制することができる。出力線１６に出力された光信号は、第１の増幅率で増幅され、増幅器４４から出力される。

【0071】

次いで、時刻ｔ１７から時刻ｔ１８の期間において、制御回路８０は、各列のメモリ５２のＮ型トランジスタＭＮ５にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ５をオンにする。これにより、容量Ｃｓｈｓには、第１の増幅率で増幅された光信号（第１の光信号）が保持される。

【0072】

この後、水平走査回路６０は、Ｎ型トランジスタＭＮ７，ＭＮ８にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ７，ＭＮ８をオンにする。これにより、水平出力線５６ａには第１の光信号が出力され、水平出力線５６ｂには第１のノイズ信号が出力される。差動増幅回路７２は、第１の光信号と第１のノイズ信号との差分を、第１の信号として出力する。

【0073】

次いで、時刻ｔ１８において、制御回路８０は、制御信号ΦＳＷ２をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ２がオンになり、増幅器４４の負帰還容量ＣＦの容量値は（ＣＦａ＋ＣＦｂ）となる。また、増幅器４４の増幅率は、ＣＩＮａ／（ＣＦａ＋ＣＦｂ）として表される第２の増幅率となる。

【0074】

同じく時刻ｔ１８において、制御回路８０は、各列のクリップ回路３２のＶＣＬＩＰ制御回路３６を制御し、差動増幅回路３４の非反転入力端子に供給する電圧を電圧Ｖ１から電圧Ｖ２に切り替える。これにより、出力線１６の電位の下限値は、電圧Ｖ２に制限される。出力線１６に出力されている光信号は、第２の増幅率で増幅され、増幅器４４から出力される。

【0075】

このとき、出力線１６にはクリップ回路３２が接続されているため、一部の画素１２に高輝度の光が入射した場合であっても、その画素１２に接続される出力線１６の電位の下限値は、電圧Ｖ２に制限される。これにより、出力線１６の電位が電流源１８の動作可能な電位よりも低下することを防止することができ、横筋状のノイズの発生を抑制することができる。

【0076】

次いで、時刻ｔ１８から時刻ｔ１９の期間において、制御回路８０は、各列のメモリ５２のＮ型トランジスタＭＮ５にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ５をオンにする。これにより、容量Ｃｓｈｓには、第２の増幅率で増幅された光信号（第２の光信号）が保持される。

【0077】

次いで、時刻ｔ１９から時刻ｔ２２の期間において、制御回路８０は、制御信号ΦＳＷ３をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ３がオンになり、差動増幅回路３４がリセットされる。

【0078】

次いで、時刻ｔ２０から時刻ｔ２１の期間において、垂直走査回路２０は、制御信号ΦＲＥＳをＬレベルからＨレベルへと制御する。これにより、リセットトランジスタＭ２がオンになり、出力線１６に出力されたノイズ信号は、第２の増幅率で増幅され、増幅器４４から出力される。

【0079】

次いで、時刻ｔ２２から時刻ｔ２３の期間において、制御回路８０は、Ｎ型トランジスタＭＮ６にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ６をオンにする。これにより、容量Ｃｓｈｎには、第２の増幅率で増幅されたノイズ信号（第２のノイズ信号）が保持される。

【0080】

この後、水平走査回路６０は、Ｎ型トランジスタＭＮ７，ＭＮ８にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ７，ＭＮ８をオンにする。これにより、水平出力線５６ａには第２の光信号が出力され、水平出力線５６ｂには第２のノイズ信号が出力される。差動増幅回路７２は、第２の光信号と第２のノイズ信号との差分を、第２の信号として出力する。

【0081】

なお、光信号を第２の増幅率で増幅した第２の光信号に重畳するノイズ信号と、第２のノイズ信号とは異なるものである。しかしながら、第１の増幅率よりも低い第２の増幅率で増幅した信号は、画像合成後、主に高輝度側で使用されるため、これらノイズ信号が異なったとしても光ショットノイズに支配され、画像合成後の画質への影響は小さい。

【0082】

撮像装置をこのように駆動することで、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

【0083】

横筋状のノイズを低減する手段としては、列読み出し回路４２における増幅回路の増幅率を切り替える際に、リセットトランジスタＭ２のゲートに供給する制御信号ΦＲＥＳのＬレベルを、増幅回路の増幅率に応じた所定のＬレベルに設定することも考えられる。

【0084】

すなわち、リセットトランジスタＭ２は、ゲートにＨレベルの制御信号が供給されている場合だけでなく、ゲートにＬレベルの制御信号が供給されている場合でも、浮遊拡散部ＦＤの電位が低下してゲート－ソース間電圧が閾値電圧を超えたときにはオンになる。したがって、制御信号ΦＲＥＳのＬレベルをこのように設定することで、高輝度光の入射によって浮遊拡散部ＦＤの電位が一定の電位を下回るとリセットトランジスタＭ２をオンにすることができ、浮遊拡散部ＦＤの電位が下がりすぎるのを抑制することができる。浮遊拡散部ＦＤの電位に応じた信号は増幅トランジスタＭ３を介して出力線１６に出力されるため、浮遊拡散部ＦＤの電位の下限値を制限することで、出力線１６の電位の下限値をも連動して制限することができる。出力線１６の電位をクリップ回路部３０よりも前段に位置するリセットトランジスタＭ２を用いて制限することは、電流源１８の電流量の変化による横筋状のノイズの発生確率を下げる効果もあり、有効な手段ではある。

【0085】

この手法を用いる場合、例えば図５に点線で示すように、期間Ｔ１１及び期間Ｔ１２における制御信号ΦＲＥＳのＬレベルを、期間Ｔ１３及び期間Ｔ１４における制御信号ΦＲＥＳのＬレベルよりも高く設定することが考えられる。

【0086】

しかしながら、像ずれが少ない良質な合成画像を実現する観点からは、制御信号ΦＲＥＳのＬレベルを切り替える駆動を行うことは好ましくない。前述のように、第１の光信号と第２の光信号とは、出力線１６に出力された同一の信号に基づいて生成することが望ましい。例えば図５に示すように、時刻ｔ１８において制御信号ΦＲＥＳのＬレベルを切り替える駆動を行うと、リセットトランジスタＭ２のゲート電位の変動に伴って浮遊拡散部ＦＤの電位が変動し、ひいては出力線１６の電位が変動してしまう。その結果、同一の信号に基づいて第１の光信号と第２の光信号とを生成することができなくなり、画像合成後の画質悪化に繋がってしまう。良質な合成画像を得るためには、制御信号ΦＲＥＳのＬレベルを一定に維持することが望ましい。

【0087】

このような観点から、本実施形態においては、制御信号ΦＲＥＳのＬレベルを切り替える駆動を行うのではなく、出力線１６のクリップレベルを切り替える駆動を行っている。すなわち、第１の増幅率及び第２の増幅率の各々に対応して、高輝度光の入射時にも出力線１６の電位が電流源１８の動作可能な電位を下回らないように適切なクリップレベルを設定することで、横筋状のノイズの発生を抑制している。これにより、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

【0088】

このように、本実施形態によれば、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を取得することができる。

【0089】

［第２実施形態］
本発明の第２実施形態による撮像装置及びその駆動方法について、図６及び図７を用いて説明する。第１実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図６は、本実施形態による撮像装置における読み出し回路の構成例を示す回路図である。図７は、本実施形態による撮像装置の駆動方法を示すタイミング図である。

【0090】

本実施形態による撮像装置は、列読み出し回路４２の構成が異なるほかは第１実施形態による撮像装置と同様である。本実施形態による撮像装置の列読み出し回路４２は、図６に示すように、容量ＣＩＮが、容量ＣＩＮａ，ＣＩＮｂ及びスイッチＳＷ４，ＳＷ５により構成される回路に置き換えられている。列読み出し回路４２のその他の構成は、図４に示す第１実施形態の列読み出し回路４２と同様である。

【0091】

容量ＣＩＮａの一方の電極及び容量ＣＩＮｂの一方の電極は、増幅器４４の反転入力端子に接続されている。容量ＣＩＮａの他方の電極は、スイッチＳＷ４の一方の端子に接続されている。容量ＣＩＮｂの他方の電極は、スイッチＳＷ５の一方の端子に接続されている。スイッチＳＷ４の他方の端子及びスイッチＳＷ５の他方の端子は、出力線１６に接続されている。

【0092】

スイッチＳＷ４，ＳＷ５は、制御回路８０から供給される制御信号ΦＳＷ４，ΦＳＷ５によってそれぞれ接続状態（導通・非導通）が制御される。例えば、制御信号ΦＳＷｎがＨレベルのときに対応するスイッチＳＷｎがオン（導通状態）となり、制御信号ΦＳＷｎがＬレベルのときに対応するスイッチＳＷｎがオフ（非導通状態）となる。

【0093】

スイッチＳＷ４は、オンになることにより、出力線１６と増幅器４４の反転入力端子との間を、容量ＣＩＮａを介して接続する。また、スイッチＳＷ５は、オンになることにより、出力線１６と増幅器４４の反転入力端子との間を、容量ＣＩＮｂを介して接続する。すなわち、スイッチＳＷ４，ＳＷ５は、出力線１６と増幅器４４の反転入力端子とを接続する入力容量ＣＩＮとして、容量ＣＩＮａ、容量ＣＩＮｂ及び容量ＣＩＮａ，ＣＩＮｂの合成容量のうちのいずれかを選択するスイッチである。

【0094】

増幅器４４の増幅率は、入力容量ＣＩＮと負帰還容量ＣＦとの比（ＣＩＮ／ＣＦ）によって表される。ここで、入力容量ＣＩＮは、スイッチＳＷ４，ＳＷ５がともにオンのときはＣＩＮａ＋ＣＩＮｂとなり、スイッチＳＷ４がオンでスイッチＳＷ５がオフのときはＣＩＮａとなり、スイッチＳＷ４がオフでスイッチＳＷ５がオンのときはＣＩＮｂとなる。

【0095】

容量ＣＩＮａ，ＣＩＮｂの容量値は、列読み出し回路４２の増幅回路に求められる増幅率に応じて適宜設定することができる。ここでは、説明の簡略化のため、ＣＩＮａ＜ＣＩＮｂであり、ＣＦａ＜ＣＦｂであり、ＣＩＮａ＝ＣＦａであり、ＣＩＮａ＋ＣＩＮｂ＝ＣＦａ＋ＣＦｂであるものとする。増幅器４４の増幅率を、増幅率の高い第１の増幅率に設定する場合には、例えば、スイッチＳＷ１，ＳＷ４，ＳＷ５をオン、スイッチＳＷ２をオフにする。このときの増幅器４４の増幅率は、（ＣＩＮａ＋ＣＩＮｂ）／ＣＦａとなる。増幅器４４の増幅率を、増幅率の低い第２の増幅率に設定する場合には、例えば、スイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５をオンにする。このときの増幅器４４の増幅率は、（ＣＩＮａ＋ＣＩＮｂ）／（ＣＦａ＋ＣＦｂ）となる。或いは、スイッチＳＷ１，ＳＷ４をオン、スイッチＳＷ２，ＳＷ５をオフにする。このときの増幅器４４の増幅率は、ＣＩＮａ／ＣＦａとなる。或いは、スイッチＳＷ１，ＳＷ４をオフ、スイッチＳＷ２，ＳＷ５をオンにする。このときの増幅器４４の増幅率は、ＣＩＮｂ／ＣＦｂとなる。容量ＣＩＮａの容量値と容量ＣＩＮｂの容量値との差、或いは、容量ＣＦａの容量値と容量ＣＦｂの容量値との差が大きいほど、第１の増幅率と第２の増幅率との増幅率差も大きくなる。

【0096】

次に、本実施形態による撮像装置の駆動方法について、図７を用いて説明する。図７には、図５に示した制御信号ΦＲＥＳ，ΦＴＸ，ΦＳＷ１，ΦＳＷ２，ΦＳＷ３及びクリップレベルＶＣＬＩＰに加え、読み出し回路部４０の各列の列読み出し回路４２に供給される制御信号ΦＳＷ４，ΦＳＷ５を更に示している。

【0097】

図７において、期間Ｔ２１（時刻ｔ３１から時刻ｔ３６）は、第２の増幅率で増幅されたノイズ信号（第２のノイズ信号）の読み出し期間である。期間Ｔ２２（時刻ｔ３６から時刻ｔ３７）は、第１の増幅率で増幅されたノイズ信号（第１のノイズ信号）の読み出し期間である。期間Ｔ２３（時刻ｔ３７から時刻ｔ３９）は、第１の増幅率で増幅された光信号（第１の光信号）の読み出し期間である。時刻Ｔ２４（時刻ｔ３９から時刻ｔ４０）は、第２の増幅率で増幅された光信号（第２の光信号）の読み出し期間である。本実施形態では、第２のノイズ信号、第１のノイズ信号、第１の光信号、第２の光信号の順序で、信号の読み出しを行う。なお、本実施形態においても、第１の増幅率は第２の増幅率よりも高いものとする。

【0098】

時刻ｔ３１よりも前の期間において、読み出し対象の行の制御信号ΦＲＥＳ，ΦＴＸ及び制御信号ΦＳＷ１，ΦＳＷ２，ΦＳＷ３，ΦＳＷ４，ΦＳＷ５は、Ｌレベルであるものとする。また、各列のクリップ回路３２のＶＣＬＩＰ制御回路３６から差動増幅回路３４の非反転入力端子に供給されている電圧は、電圧Ｖ２であるものとする。また、図７には示していないが、期間Ｔ２１から期間Ｔ２４において、読み出し対象の行の制御信号ΦＳＥＬは、Ｈレベルであるものとする。

【0099】

時刻ｔ３１において、制御回路８０は、制御信号ΦＳＷ１，ΦＳＷ４をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ１がオンになり、増幅器４４の負帰還容量ＣＦの容量値はＣＦａとなる。また、スイッチＳＷ４がオンになり、増幅器４４の入力容量ＣＩＮの容量値はＣＩＮａとなる。これにより、増幅器４４の増幅率は、ＣＩＮａ／ＣＦａとして表される第２の増幅率に設定される。

【0100】

次いで、時刻ｔ３２から時刻ｔ３５の期間において、制御回路８０は、制御信号ΦＳＷ３をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ３がオンになり、増幅器４４がリセットされる。

【0101】

次いで、時刻ｔ３３から時刻ｔ３４の期間において、垂直走査回路２０は、制御信号ΦＲＥＳをＬレベルからＨレベルへと制御する。これにより、リセットトランジスタＭ２がオンになり、浮遊拡散部ＦＤは電圧Ｖｄｄに応じた所定の電位にリセットされる。出力線１６には、浮遊拡散部ＦＤのリセット電位に応じた画素信号（ノイズ信号）が出力される。

【0102】

時刻ｔ３５においてスイッチＳＷ３がオフになることにより、増幅器４４のリセットが解除される。出力線１６に出力されたノイズ信号は、第２の増幅率で増幅され、増幅器４４から出力される。

【0103】

次いで、時刻ｔ３５から時刻ｔ３６の期間において、制御回路８０は、各列のメモリ５２のＮ型トランジスタＭＮ６にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ６をオンにする。これにより、容量Ｃｓｈｎには、第２の増幅率で増幅されたノイズ信号（第２のノイズ信号）が保持される。

【0104】

次いで、時刻ｔ３６において、制御回路８０は、制御信号ΦＳＷ５をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ５がオンになり、増幅器４４の入力容量ＣＩＮの容量値は（ＣＩＮａ＋ＣＩＮｂ）となる。

【0105】

同じく時刻ｔ３６において、制御回路８０は、各列のクリップ回路３２のＶＣＬＩＰ制御回路３６を制御し、差動増幅回路３４の非反転入力端子に供給する電圧を電圧Ｖ２から電圧Ｖ１に切り替える。これにより、出力線１６の電位の下限値は、電圧Ｖ１に制限される。

【0106】

時刻ｔ３６においてスイッチＳＷ５がオンになることにより、増幅器４４の増幅率は、（ＣＩＮａ＋ＣＩＮｂ）／ＣＦａとして表される第１の増幅率となる。出力線１６に出力されているノイズ信号は、第１の増幅率で増幅され、増幅器４４から出力される。

【0107】

次いで、時刻ｔ３６から時刻ｔ３７の期間において、制御回路８０は、各列のメモリ５２のＮ型トランジスタＭＮ６にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ６をオンにする。これにより、容量Ｃｓｈｎには、第１の増幅率で増幅されたノイズ信号（第１のノイズ信号）が保持される。

【0108】

なお、撮像装置は、第１実施形態において説明したように、通常はノイズ信号用のラインメモリ（容量Ｃｓｈｎ）と光信号用のラインメモリ（容量Ｃｓｈｓ）とを各列に１つずつ備えている。しかしながら、本実施形態の駆動では、第２のノイズ信号と第１のノイズ信号とを続けて読み出すため、既に第２のノイズ信号が保持されている容量Ｃｓｈｎに第１のノイズ信号を保持することはできない。そこで、本実施形態の駆動を行う場合は、メモリ部５０の各列に、第１のノイズ信号と第１の光信号とを保持するためのメモリ５２と、第２のノイズ信号と第２の光信号とを保持するためのメモリ５２と、を別々に設けておく。

【0109】

次いで、時刻ｔ３７から時刻ｔ３８の期間において、垂直走査回路２０は、制御信号ΦＴＸをＬレベルからＨレベルへと制御する。これにより、転送トランジスタＭ１がオンになり、所定の露光期間の間に光電変換部ＰＤに蓄積された信号電荷が浮遊拡散部ＦＤへと転送され、浮遊拡散部ＦＤの電位が低下する。これにより、出力線１６の電位は、浮遊拡散部ＦＤに転送された信号電荷の量に応じた電位まで低下する。このように低下した出力線１６の電位が、信号電荷の量に応じた画素信号（光信号）に対応する。

【0110】

【0111】

次いで、時刻ｔ３８から時刻ｔ３９の期間において、制御回路８０は、各列のメモリ５２のＮ型トランジスタＭＮ５にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ５をオンにする。これにより、容量Ｃｓｈｓには、第１の増幅率で増幅された光信号（第１の光信号）が保持される。

【0112】

次いで、時刻ｔ３９において、制御回路８０は、制御信号ΦＳＷ２をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ２がオンになり、増幅器４４の負帰還容量ＣＦの容量値は（ＣＦａ＋ＣＦｂ）となる。これにより、増幅器４４の増幅率は、（ＣＩＮａ＋ＣＩＮｂ）／（ＣＦａ＋ＣＦｂ）として表される第２の増幅率となる。

【0113】

同じく時刻ｔ３９において、制御回路８０は、各列のクリップ回路３２のＶＣＬＩＰ制御回路３６を制御し、差動増幅回路３４の非反転入力端子に供給する電圧を電圧Ｖ１から電圧Ｖ２に切り替える。これにより、出力線１６の電位の下限値は、電圧Ｖ２に制限される。出力線１６に出力されている光信号は、第２の増幅率で増幅され、増幅器４４から出力される。

【0114】

【0115】

次いで、時刻ｔ３９から時刻ｔ４０の期間において、制御回路８０は、各列のメモリ５２のＮ型トランジスタＭＮ５にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ５をオンにする。これにより、容量Ｃｓｈｓには、第２の増幅率で増幅された光信号（第２の光信号）が保持される。

【0116】

この後、水平走査回路６０は、第１の光信号及び第１のノイズ信号を保持するメモリ５２のＮ型トランジスタＭＮ７，ＭＮ８にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ７，ＭＮ８をオンにする。これにより、水平出力線５６ａには第１の光信号が出力され、水平出力線５６ｂには第１のノイズ信号が出力される。差動増幅回路７２は、第１の光信号と第１のノイズ信号との差分を、第１の信号として出力する。

【0117】

また、水平走査回路６０は、第２の光信号及び第２のノイズ信号を保持するメモリ５２のＮ型トランジスタＭＮ７，ＭＮ８にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ７，ＭＮ８をオンにする。これにより、水平出力線５６ａには第２の光信号が出力され、水平出力線５６ｂには第２のノイズ信号が出力される。差動増幅回路７２は、第２の光信号と第２のノイズ信号との差分を、第２の信号として出力する。

【0118】

撮像装置をこのように駆動することで、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

【0119】

本実施形態の駆動方法では、出力線１６に出力された同一の信号に基づいて第１のノイズ信号及び第２のノイズ信号を取得するため、第１実施形態の駆動方法と比較して、光信号からのノイズ除去性能を向上することができる。ただし、本実施形態の駆動を実現するためには各列に２つのメモリ５２が必要であるため、撮像装置が大型化する可能性はある。

【0120】

また、横筋状のノイズを低減する手段としては、増幅器４４の増幅率を切り替える際に、制御信号ΦＲＥＳのＬレベルを、増幅回路の増幅率に応じた所定のＬレベルに設定することも考えられる。この手法を用いる場合、例えば図７に点線で示すように、期間Ｔ２２及び期間Ｔ２３における制御信号ΦＲＥＳのＬレベルを、期間Ｔ２１及び期間Ｔ２４における制御信号ΦＲＥＳのＬレベルよりも高く設定することが考えられる。

【0121】

しかしながら、像ずれが少ない良質な合成画像を実現する観点からは、制御信号ΦＲＥＳのＬレベルを切り替える駆動を行うことは好ましくない。前述のように、第１の光信号と第２の光信号とは、出力線１６に出力された同一の信号に基づいて生成することが望ましい。例えば図７に示すように、時刻ｔ３９において制御信号ΦＲＥＳのＬレベルを切り替える駆動を行うと、リセットトランジスタＭ２のゲート電位の変動に伴って浮遊拡散部ＦＤの電位が変動し、ひいては出力線１６の電位が変動してしまう。その結果、同一の信号に基づいて第１の光信号と第２の光信号とを生成することができなくなり、画像合成後の画質悪化に繋がってしまう。良質な合成画像を得るためには、制御信号ΦＲＥＳのＬレベルを一定に維持することが望ましい。

【0122】

このような観点から、本実施形態においても、制御信号ΦＲＥＳのＬレベルを切り替える駆動を行うのではなく、出力線１６のクリップレベルを切り替える駆動を行っている。すなわち、第１の増幅率及び第２の増幅率の各々に対応して、高輝度光の入射時にも出力線１６の電位が電流源１８の動作可能な電位を下回らないように適切なクリップレベルを設定することで、横筋状のノイズの発生を抑制している。これにより、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

【0123】

このように、本実施形態によれば、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を取得することができる。

【0124】

［第３実施形態］
本発明の第３実施形態による撮像装置及びその駆動方法について、図８及び図９を用いて説明する。第１及び第２実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図８は、本実施形態による撮像装置における読み出し回路の構成例を示す回路図である。図９は、本実施形態による撮像装置の駆動方法を示すタイミング図である。

【0125】

本実施形態による撮像装置は、列読み出し回路４２の構成が異なるほかは第１及び第２実施形態による撮像装置と同様である。本実施形態による撮像装置の列読み出し回路４２は、図８に示すように、第２実施形態の列読み出し回路４２に対し、容量ＣＩＮａに並列に接続されたスイッチＳＷ６を更に有している。列読み出し回路４２のその他の構成は、図６に示す第２実施形態の列読み出し回路４２と同様である。

【0126】

スイッチＳＷ６は、制御回路８０から供給される制御信号ΦＳＷ６によってそれぞれ接続状態（導通・非導通）が制御される。例えば、制御信号ΦＳＷ６がＨレベルのときにスイッチＳＷ６がオン（導通状態）となり、制御信号ΦＳＷ６がＬレベルのときにスイッチＳＷ６がオフ（非導通状態）となる。スイッチＳＷ６は、オンになることにより容量ＣＩＮａの電極間を短絡し、容量ＣＩＮａをリセットする。

【0127】

【0128】

容量ＣＩＮａ，ＣＩＮｂの容量値は、列読み出し回路４２の増幅回路に求められる増幅率に応じて適宜設定することができる。ここでは、説明の簡略化のため、ＣＩＮａ＝ＣＩＮｂであり、ＣＦａ＜ＣＦｂであり、ＣＩＮａ＝ＣＦａ＋ＣＦｂ又はＣＩＮｂ＝ＣＦａ＋ＣＦｂであるものとする。増幅器４４の増幅率を、増幅率の高い第１の増幅率に設定する場合には、例えば、スイッチＳＷ１をオン、スイッチＳＷ２をオフにし、スイッチＳＷ４及びスイッチＳＷ５のうちの一方をオン、他方をオフにする。このときの増幅器４４の増幅率は、ＣＩＮａ／ＣＦａ又はＣＩＮｂ／ＣＦａとなる。増幅器４４の増幅率を、増幅率の低い第２の増幅率に設定する場合には、例えば、スイッチＳＷ１，ＳＷ２をオンにし、スイッチＳＷ４及びスイッチＳＷ５のうちの一方をオン、他方をオフにする。このときの増幅器４４の増幅率は、ＣＩＮａ／（ＣＦａ＋ＣＦｂ）又はＣＩＮｂ／（ＣＦａ＋ＣＦｂ）となる。容量ＣＦａの容量値と容量ＣＦｂの容量値との差が大きいほど、第１の増幅率と第２の増幅率との増幅率差も大きくなる。

【0129】

次に、本実施形態による撮像装置の駆動方法について、図９を用いて説明する。図９には、図７に示した制御信号ΦＲＥＳ，ΦＴＸ，ΦＳＷ１，ΦＳＷ２，ΦＳＷ３，ΦＳＷ４，ΦＳＷ５及びクリップレベルＶＣＬＩＰに加え、読み出し回路部４０の各列の列読み出し回路４２に供給される制御信号ΦＳＷ６を更に示している。

【0130】

図９において、期間Ｔ３１（時刻ｔ５１から時刻ｔ５７）は、第１の増幅率で増幅されたノイズ信号（第１のノイズ信号）の読み出し期間である。期間Ｔ３２（時刻ｔ５７から時刻ｔ５９）は、第１の増幅率で増幅された光信号（第１の光信号）の読み出し期間である。期間Ｔ３３（時刻ｔ５９から時刻ｔ６２）は、第２の増幅率で増幅されたノイズ信号（第２のノイズ信号）の読み出し期間である。時刻Ｔ３４（時刻ｔ６２から時刻ｔ６３）は、第２の増幅率で増幅された光信号（第２の光信号）の読み出し期間である。本実施形態では、第１のノイズ信号、第１の光信号、第２のノイズ信号、第２の光信号の順序で、信号の読み出しを行う。なお、本実施形態においても、第１の増幅率は第２の増幅率よりも高いものとする。

【0131】

時刻ｔ５１よりも前の期間において、読み出し対象の行の制御信号ΦＲＥＳ，ΦＴＸ及び制御信号ΦＳＷ１，ΦＳＷ２，ΦＳＷ３，ΦＳＷ４，ΦＳＷ５，ΦＳＷ６は、Ｌレベルであるものとする。また、図９には示していないが、期間Ｔ３１から期間Ｔ３４において、読み出し対象の行の制御信号ΦＳＥＬは、Ｈレベルであるものとする。

【0132】

時刻ｔ５１において、制御回路８０は、制御信号ΦＳＷ１，ΦＳＷ４，ΦＳＷ５をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ１がオンになり、増幅器４４の負帰還容量ＣＦの容量値はＣＦａとなる。

【0133】

同じく時刻ｔ５１において、制御回路８０は、各列のクリップ回路３２のＶＣＬＩＰ制御回路３６を制御し、差動増幅回路３４の非反転入力端子に電圧Ｖ１を供給する。これにより、出力線１６の電位の下限値は、電圧Ｖ１に制限される。

【0134】

次いで、時刻ｔ５２から時刻ｔ５５の期間において、制御回路８０は、制御信号ΦＳＷ３をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ３がオンになり、増幅器４４がリセットされる。

【0135】

次いで、時刻ｔ５３から時刻ｔ５４の期間において、垂直走査回路２０は、制御信号ΦＲＥＳをＬレベルからＨレベルへと制御する。これにより、リセットトランジスタＭ２がオンになり、浮遊拡散部ＦＤは電圧Ｖｄｄに応じた所定の電位にリセットされる。出力線１６には、浮遊拡散部ＦＤのリセット電位に応じた画素信号（ノイズ信号）が出力される。

【0136】

時刻ｔ５５においてスイッチＳＷ３がオフになることにより、増幅器４４のリセットが解除される。この後、時刻ｔ５６においてスイッチＳＷ５がオフになることで、スイッチＳＷ５と容量ＣＩＮｂとの間のノードには、出力線１６に出力されたノイズ信号の電位が保持される。

【0137】

また、スイッチＳＷ５がオフになることにより、増幅器４４の入力容量ＣＩＮの容量値はＣＩＮａとなる。これにより、増幅器４４の増幅率は、ＣＩＮａ／ＣＦａとして表される第１の増幅率に設定される。出力線１６に出力されたノイズ信号は、第１の増幅率で増幅され、増幅器４４から出力される。

【0138】

次いで、時刻ｔ５６から時刻ｔ５７の期間において、制御回路８０は、各列のメモリ５２のＮ型トランジスタＭＮ６にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ６をオンにする。これにより、容量Ｃｓｈｎには、第１の増幅率で増幅されたノイズ信号（第１のノイズ信号）が保持される。

【0139】

次いで、時刻ｔ５７から時刻ｔ５８の期間において、垂直走査回路２０は、制御信号ΦＴＸをＬレベルからＨレベルへと制御する。これにより、転送トランジスタＭ１がオンになり、所定の露光期間の間に光電変換部ＰＤに蓄積された信号電荷が浮遊拡散部ＦＤへと転送され、浮遊拡散部ＦＤの電位が低下する。これにより、出力線１６の電位は、浮遊拡散部ＦＤに転送された信号電荷の量に応じた電位まで低下する。このように低下した出力線１６の電位が、信号電荷の量に応じた画素信号（光信号）に対応する。

【0140】

【0141】

次いで、時刻ｔ５８から時刻ｔ５９の期間において、制御回路８０は、各列のメモリ５２のＮ型トランジスタＭＮ５にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ５をオンにする。これにより、容量Ｃｓｈｓには、第１の増幅率で増幅された光信号（第１の光信号）が保持される。

【0142】

【0143】

次いで、時刻ｔ５９において、制御回路８０は、制御信号ΦＳＷ２，ΦＳＷ６をＬレベルからＨレベルへと制御し、制御信号ΦＳＷ４をＨレベルからＬレベルへと制御する。これにより、スイッチＳＷ１，ＳＷ２がオンになり、増幅器４４の負帰還容量ＣＦの容量値は（ＣＦａ＋ＣＦｂ）となる。また、スイッチＳＷ６がオンになることで、増幅器４４の入力容量ＣＩＮの容量値はＣＩＮｂとなる。また、増幅器４４の増幅率は、ＣＩＮｂ／（ＣＦａ＋ＣＦｂ）として表される第２の増幅率となる。

【0144】

同じく時刻ｔ５９において、制御回路８０は、各列のクリップ回路３２のＶＣＬＩＰ制御回路３６を制御し、差動増幅回路３４の非反転入力端子に供給する電圧を電圧Ｖ１から電圧Ｖ２に切り替える。これにより、出力線１６の電位の下限値は、電圧Ｖ２に制限される。

【0145】

次いで、時刻ｔ６０から時刻ｔ６１の期間において、制御回路８０は、制御信号ΦＳＷ３をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ３がオンになり、増幅器４４がリセットされる。

【0146】

時刻ｔ６１において、スイッチＳＷ５と容量ＣＩＮｂとの間のノードには増幅前のノイズ信号の電位が保持されているため、増幅器４４はこのノイズ信号を第２の増幅率で増幅し、第２のノイズ信号として出力する。

【0147】

次いで、時刻ｔ６１から時刻ｔ６２の期間において、制御回路８０は、各列のメモリ５２のＮ型トランジスタＭＮ６にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ６をオンにする。これにより、容量Ｃｓｈｎには、第２の増幅率で増幅されたノイズ信号（第２のノイズ信号）が保持される。

【0148】

次いで、時刻ｔ６２において、制御回路８０は、制御信号ΦＳＷ５をＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ５がオンになり、信号電荷の量に応じた画素信号（光信号）が出力されている出力線が、スイッチＳＷ５及び容量ＣＩＮｂを介して再び増幅器４４に入力される。これにより、光信号が第２の増幅率で増幅され、増幅器４４から出力される。

【0149】

次いで、時刻ｔ６２から時刻ｔ６３の期間において、制御回路８０は、各列のメモリ５２のＮ型トランジスタＭＮ５にＨレベルの制御信号を供給し、Ｎ型トランジスタＭＮ５をオンにする。これにより、容量Ｃｓｈｓには、第２の増幅率で増幅された光信号（第２の光信号）が保持される。

【0150】

【0151】

撮像装置をこのように駆動することで、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

【0152】

本実施形態の駆動方法では、出力線１６に出力された同一の信号に基づいて第１のノイズ信号及び第２のノイズ信号を取得するため、第１実施形態の駆動方法と比較して、光信号からのノイズ除去性能を向上することができる。特に、本実施形態では、各列に複数のメモリ５２を設けることは不要であり、撮像装置の大型化を防止することができる。

【0153】

また、横筋状のノイズを低減する手段としては、増幅器４４の増幅率を切り替える際に、制御信号ΦＲＥＳのＬレベルを、増幅回路の増幅率に応じた所定のＬレベルに設定することも考えられる。この手法を用いる場合、例えば図９に点線で示すように、期間Ｔ３１及び期間Ｔ３２における制御信号ΦＲＥＳのＬレベルを、期間Ｔ３３及び期間Ｔ３４における制御信号ΦＲＥＳのＬレベルよりも高く設定することが考えられる。

【0154】

しかしながら、像ずれが少ない良質な合成画像を実現する観点からは、制御信号ΦＲＥＳのＬレベルを切り替える駆動を行うことは好ましくない。前述のように、第１の光信号と第２の光信号とは、出力線１６に出力された同一の信号に基づいて生成することが望ましい。例えば図９に示すように、時刻ｔ５９において制御信号ΦＲＥＳのＬレベルを切り替える駆動を行うと、リセットトランジスタＭ２のゲート電位の変動に伴って浮遊拡散部ＦＤの電位が変動し、ひいては出力線１６の電位が変動してしまう。その結果、同一の信号に基づいて第１の光信号と第２の光信号とを生成することができなくなり、画像合成後の画質悪化に繋がってしまう。良質な合成画像を得るためには、制御信号ΦＲＥＳのＬレベルを一定に維持することが望ましい。

【0155】

【0156】

このように、本実施形態によれば、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を取得することができる。

【0157】

［第４実施形態］
本発明の第４実施形態による撮像装置及びその駆動方法について、図１０乃至図１２を用いて説明する。第１乃至第３実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１０は、本実施形態による撮像装置の概略構成を示すブロック図である。図１１は、本実施形態による撮像装置における列読み出し回路及びメモリの構成例を示す回路図である。図１２は、本実施形態による撮像装置の駆動方法を示すタイミング図である。

【0158】

第１乃至第３実施形態では、異なる増幅率で増幅した第１の信号及び第２の信号を用いて高ダイナミックレンジ画像を合成する例を示した。本実施形態では、異なる変換ゲインでＡＤ変換を行った第１の信号及び第２の信号を用いて高ダイナミックレンジ画像を合成する例を示す。

【0159】

本実施形態による撮像装置１００は、図１０に示すように、図１に示した構成に加え、参照信号生成回路４８と、カウンタ回路５８と、を更に有している。また、列読み出し回路４２は、図１１に示すように、容量Ｃ０と、比較器４６とを含んで構成されうる。メモリ５２は、ＡＤ変換された画素信号のデジタルデータをビット毎に保持する。本実施形態において、列読み出し回路４２は列ＡＤ変換部を構成している。

【0160】

比較器４６は、２つの入力ノードと１つの出力ノードとを有する。比較器４６の一方の入力ノードは、容量Ｃ０を介して対応する列の出力線１６に接続されている。比較器４６の他方の入力ノードは、各列に共通の参照信号線４８ａを介して参照信号生成回路４８に接続されている。

【0161】

メモリ５２は、ノイズ信号のデジタルデータを保持するＮメモリ（図示せず）と、光信号のデジタルデータを保持するＳメモリ（図示せず）と、を含む。また、メモリ５２は、２つの入力ノードと、１つの出力ノードと、１つの制御ノードと、を有する。メモリ５２の一方の入力ノードは、比較器４６の出力ノードに接続されている。メモリ５２の他方の入力ノードは、各列に共通のカウント信号線５８ａを介してカウンタ回路５８に接続されている。メモリ５２の出力ノードは、水平出力線５６に接続されている。メモリ５２の制御ノードは水平走査回路６０に接続されている。

【0162】

参照信号生成回路４８は、参照信号線４８ａを介して各列の比較器４６に所定の振幅を有する参照信号を供給する。参照信号は、例えば時間の経過にともなって信号レベル（信号の大きさ）が変化する信号でありうる。参照信号は、典型的にはランプ信号である。ランプ信号とは、時間の経過にともなって信号レベルが単調に変化する信号であり、例えば出力電圧が時間の経過とともに単調減少し或いは単調増加する信号である。なお、参照信号は、ＡＤ変換に適用可能な振幅を有するものであれば、特に限定されるものではない。参照信号生成回路４８の動作は、制御回路８０によって制御される。

【0163】

各列の比較器４６は、対応する列の画素１２から出力線１６を介して読み出された画素信号のレベルと参照信号生成回路４８から供給される参照信号とを比較し、比較の結果に応じた信号をメモリ５２に出力する。具体的には、比較器４６は、画素信号の大きさと参照信号の大きさとを比較し、これら信号の大小関係が反転したときに出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。

【0164】

カウンタ回路５８は、参照信号生成回路４８から出力される参照信号の信号レベルの変化が開始するタイミングに同期してカウント動作を開始し、そのカウント値示すカウント信号を各列のメモリ５２へと出力する。

【0165】

各列のメモリ５２は、対応する列の比較器４６の出力信号の信号レベルが反転したタイミングにおいてカウンタ回路５８から出力されているカウント信号で示されるカウント値をデジタルデータとして記憶する。各列のメモリ５２は、ノイズ信号のデジタルデータを保持するＮメモリ（図示せず）と、光信号のデジタルデータを保持するＳメモリ（図示せず）と、を含む。

【0166】

このように、各列に配された列読み出し回路４２及びメモリ５２は、画素１２から出力される画素信号をアナログ信号からデジタル信号へとアナログデジタル変換するＡＤ変換回路を構成する。

【0167】

水平走査回路６０は、メモリ５２に記憶されたデジタルデータを列毎に順次、出力回路７０へと転送するための制御信号をメモリ５２に供給する。

【0168】

次に、本実施形態による撮像装置の駆動方法について、図１２を用いて説明する。図１２には、図５等に示した制御信号ΦＲＥＳ，ΦＴＸ及びクリップレベルＶＣＬＩＰに加え、参照信号の信号波形（ＶＲＡＭＰ）と、カウンタ回路５８のカウント期間（ＣＯＵＮＴ）と、を更に示している。ここでは、参照信号として電源電圧から徐々に電圧が下がるダウンスロープ型のランプ信号を適用した例を示す。

【0169】

ランプ信号の傾きが小さい場合には、カウンタ１クロック分のランプ信号変化量が小さくなるため、ＡＤ変換の分解能が向上する。これにより、出力線１６の電位の変動を細かく検出することができるため、増幅率（ＡＤ変換ゲイン）は高くなる。一方、ランプ信号の傾きが大きい場合には、カウンタ１クロック分のランプ信号変化量が大きくなるため、ＡＤ変換の分解能が低下する。これにより、出力線１６の電位の変動の検出が粗くなるため、増幅率（ＡＤ変換ゲイン）は低くなる。

【0170】

図１２において、期間Ｔ４１（時刻ｔ７１から時刻ｔ７５）は、第１の増幅率で増幅されたノイズ信号（第１のノイズ信号）の読み出し期間である。期間Ｔ４２（時刻ｔ７５から時刻ｔ７８）は、第１の増幅率で増幅された光信号（第１の光信号）の読み出し期間である。期間Ｔ４３（時刻ｔ７８から時刻ｔ８０）は、第１の増幅率と異なる第２の増幅率で増幅された光信号（第２の光信号）の読み出し期間である。時刻Ｔ４４（時刻ｔ８０から時刻ｔ８４）は、第２の増幅率で増幅されたノイズ信号（第２のノイズ信号）の読み出し期間である。本実施形態では、第１のノイズ信号、第１の光信号、第２の光信号、第２のノイズ信号の順序で、信号の読み出しを行う。

【0171】

時刻ｔ７１よりも前の期間において、読み出し対象の行の制御信号ΦＲＥＳ，ΦＴＸは、Ｌレベルであるものとする。また、図１２には示していないが、期間Ｔ７１から期間Ｔ８４において、読み出し対象の行の制御信号ΦＳＥＬは、Ｈレベルであるものとする。

【0172】

時刻ｔ７１において、制御回路８０は、各列のクリップ回路３２のＶＣＬＩＰ制御回路３６を制御し、差動増幅回路３４の非反転入力端子に電圧Ｖ１を供給する。これにより、出力線１６の電位の下限値は、電圧Ｖ１に制限される。

【0173】

次いで、時刻ｔ７２から時刻ｔ７３の期間において、垂直走査回路２０は、制御信号ΦＲＥＳをＬレベルからＨレベルへと制御する。これにより、リセットトランジスタＭ２がオンになり、浮遊拡散部ＦＤは電圧Ｖｄｄに応じた所定の電位にリセットされる。出力線１６には、浮遊拡散部ＦＤのリセット電位に応じた画素信号（ノイズ信号）が出力される。

【0174】

次いで、時刻ｔ７４において、参照信号生成回路４８は、参照信号線４８ａに出力している参照信号の電位レベルの変化を開始する。このときの参照信号の傾きは相対的に小さい第１の傾きであり、第１乃至第３実施形態における第１の増幅率に対応する。カウンタ回路５８は、参照信号の電位レベルの変化の開始に同期してカウントを開始し、カウント値を示すカウント信号をカウント信号線５８ａに出力する。

【0175】

比較器４６は、出力線１６に出力されているノイズ信号のレベルと参照信号線４８ａに出力されている参照信号のレベルとの大小関係が反転したタイミングで、出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。メモリ５２は、比較器４６の出力信号のレベルの変化に応じて、そのときにカウント信号線５８ａに出力されているカウント値を、ノイズ信号のデジタルデータとして保持する。このデジタルデータが、第１の増幅率で増幅されたノイズ信号（第１のノイズ信号）に対応する。

【0176】

次いで、時刻ｔ７５から時刻ｔ７６の期間において、垂直走査回路２０は、制御信号ΦＴＸをＬレベルからＨレベルへと制御する。これにより、転送トランジスタＭ１がオンになり、所定の露光期間の間に光電変換部ＰＤに蓄積された信号電荷が浮遊拡散部ＦＤへと転送され、浮遊拡散部ＦＤの電位が低下する。これにより、出力線１６の電位は、浮遊拡散部ＦＤに転送された信号電荷の量に応じた電位まで低下する。このように低下した出力線１６の電位が、信号電荷の量に応じた画素信号（光信号）に対応する。

【0177】

【0178】

次いで、時刻ｔ７７において、参照信号生成回路４８は、参照信号線４８ａに出力している参照信号の電位レベルの変化を開始する。このときの参照信号の傾きは相対的に小さい第１の傾きであり、第１乃至第３実施形態における第１の増幅率に対応する。カウンタ回路５８は、参照信号の電位レベルの変化の開始に同期してカウントを開始し、カウント値を示すカウント信号をカウント信号線５８ａに出力する。

【0179】

比較器４６は、出力線１６に出力されている光信号のレベルと参照信号線４８ａに出力されている参照信号のレベルとの大小関係が反転したタイミングで、出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。メモリ５２は、比較器４６の出力信号のレベルの変化に応じて、そのときにカウント信号線５８ａに出力されているカウント値を、光信号のデジタルデータとして保持する。このデジタルデータが、第１の増幅率で増幅された光信号（第１の光信号）に対応する。

【0180】

次いで、時刻ｔ７８において、制御回路８０は、各列のクリップ回路３２のＶＣＬＩＰ制御回路３６を制御し、差動増幅回路３４の非反転入力端子に供給する電圧を電圧Ｖ１から電圧Ｖ２に切り替える。これにより、出力線１６の電位の下限値は、電圧Ｖ２に制限される。

【0181】

次いで、時刻ｔ７９において、参照信号生成回路４８は、参照信号線４８ａに出力している参照信号の電位レベルの変化を開始する。このときの参照信号の傾きは相対的に大きい第２の傾きであり、第１乃至第３実施形態における第２の増幅率に対応する。カウンタ回路５８は、参照信号の電位レベルの変化の開始に同期してカウントを開始し、カウント値を示すカウント信号をカウント信号線５８ａに出力する。

【0182】

比較器４６は、出力線１６に出力されている光信号のレベルと参照信号線４８ａに出力されている参照信号のレベルとの大小関係が反転したタイミングで、出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。メモリ５２は、比較器４６の出力信号のレベルの変化に応じて、そのときにカウント信号線５８ａに出力されているカウント値を、光信号のデジタルデータとして保持する。このデジタルデータが、第２の増幅率で増幅された光信号（第２の光信号）に対応する。

【0183】

次いで、時刻ｔ８１から時刻ｔ８２の期間において、垂直走査回路２０は、制御信号ΦＲＥＳをＬレベルからＨレベルへと制御する。これにより、リセットトランジスタＭ２がオンになり、浮遊拡散部ＦＤは電圧Ｖｄｄに応じた所定の電位にリセットされる。出力線１６には、浮遊拡散部ＦＤのリセット電位に応じた画素信号（ノイズ信号）が出力される。

【0184】

次いで、時刻ｔ８３において、参照信号生成回路４８は、参照信号線４８ａに出力している参照信号の電位レベルの変化を開始する。このときの参照信号の傾きは相対的に大きい第２の傾きであり、第１乃至第３実施形態における第２の増幅率に対応する。カウンタ回路５８は、参照信号の電位レベルの変化の開始に同期してカウントを開始し、カウント値を示すカウント信号をカウント信号線５８ａに出力する。

【0185】

比較器４６は、出力線１６に出力されているノイズ信号のレベルと参照信号線４８ａに出力されている参照信号のレベルとの大小関係が反転したタイミングで、出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。メモリ５２は、比較器４６の出力信号のレベルの変化に応じて、そのときにカウント信号線５８ａに出力されているカウント値を、ノイズ信号のデジタルデータとして保持する。このデジタルデータが、第２の増幅率で増幅されたノイズ信号（第２のノイズ信号）に対応する。

【0186】

この後、水平走査回路６０は、メモリ５２に制御信号を供給し、列毎に、第１のノイズ信号、第２のノイズ信号、第１の光信号及び第２の光信号を、水平出力線５６を介して出力回路７０へと転送する。出力回路７０は、第１の光信号のデジタル値から第１のノイズ信号のデジタル値を減算する処理を行い、第１の信号のデジタルデータとして出力する。また、出力回路７０は、第２の光信号のデジタル値から第２のノイズ信号のデジタル値を減算する処理を行い、第２の信号のデジタルデータとして出力する。

【0187】

【0188】

撮像装置をこのように駆動することで、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

【0189】

横筋状のノイズを低減する手段としては、列読み出し回路４２におけるＡＤ変換ゲインを切り替える際に、制御信号ΦＲＥＳのＬレベルを、ＡＤ変換ゲインに応じた所定のＬレベルに設定することも考えられる。この手法を用いる場合、例えば図１２に点線で示すように、期間Ｔ４１及び期間Ｔ４２における制御信号ΦＲＥＳのＬレベルを、期間Ｔ４３及び期間Ｔ４４における制御信号ΦＲＥＳのＬレベルよりも高く設定することが考えられる。

【0190】

しかしながら、像ずれが少ない良質な合成画像を実現する観点からは、制御信号ΦＲＥＳのＬレベルを切り替える駆動を行うことは好ましくない。前述のように、第１の光信号と第２の光信号とは、出力線１６に出力された同一の信号に基づいて生成することが望ましい。例えば図１２に示すように、時刻ｔ７８において制御信号ΦＲＥＳのＬレベルを切り替える駆動を行うと、リセットトランジスタＭ２のゲート電位の変動に伴って浮遊拡散部ＦＤの電位が変動し、ひいては出力線１６の電位が変動してしまう。その結果、同一の信号に基づいて第１の光信号と第２の光信号とを生成することができなくなり、画像合成後の画質悪化に繋がってしまう。良質な合成画像を得るためには、制御信号ΦＲＥＳのＬレベルを一定に維持することが望ましい。

【0191】

【0192】

このように、本実施形態によれば、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を取得することができる。

【0193】

［第５実施形態］
本発明の第５実施形態による撮像システムについて、図１３を用いて説明する。図１３は、本実施形態による撮像システムの概略構成を示すブロック図である。

【0194】

上記第１乃至第４実施形態で述べた撮像装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１３には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

【0195】

図１３に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第４実施形態のいずれかで説明した撮像装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

【0196】

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置１００が画素信号としてのアナログ信号を出力する場合には、信号処理部２０８がＡＤ変換部を備えていてもよい。信号処理部２０８が実行する処理には、前述の第１の信号に基づく画像と第２の信号に基づく画像から高ダイナミックレンジ画像を生成する処理を含み得る。

【0197】

撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

【0198】

更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

【0199】

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

【0200】

このように、本実施形態によれば、第１乃至第４実施形態による撮像装置１００を適用した撮像システムを実現することができる。

【0201】

［第６実施形態］
本発明の第６実施形態による撮像システム及び移動体について、図１４を用いて説明する。図１４は、本実施形態による撮像システム及び移動体の構成を示す図である。

【0202】

図１４（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第４実施形態のいずれかに記載の撮像装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

【0203】

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

【0204】

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１４（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

【0205】

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

【0206】

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

【0207】

また、上記実施形態では、クリップ回路３２により設定されるクリップレベルを下限とする範囲に出力線１６の信号レベルを制限したが、クリップ回路３２により設定されるクリップレベルを上限とする範囲に出力線１６の信号レベルを制限してもよい。例えば、信号電荷が正電荷である場合、浮遊拡散部ＦＤへの信号電荷の転送によって浮遊拡散部ＦＤの電位が増加し、出力線１６の電位が増加する。このような場合には、クリップ回路３２により設定されるクリップレベルを上限とする範囲に出力線１６の信号レベルを制限することが有効である。

【0208】

また、上記第１実施形態に示した駆動方法は、第２又は第３実施形態の構成に適用することも可能である。同様に、上記第２実施形態に示した駆動方法は、第３実施形態の構成に適用することも可能である。

【0209】

また、上記第４実施形態では、第１実施形態と同様に、第１のノイズ信号、第１の光信号、第２の光信号、第２のノイズ信号の順序で、信号の読み出しを行う例を示したが、第２又は第３実施形態と同様の順序で信号の読み出しを行ってもよい。この場合、必要に応じて、列読み出し回路部の前段に出力線１６から出力される信号を保持するサンプルホールド容量を配置することができる。

【0210】

また、図２に示す画素回路は一例であり、画素１２の回路構成はこれに限定されるものではない。例えば、１つの画素１２が複数の光電変換部ＰＤを含んでもよいし、光電変換部ＰＤ及び浮遊拡散部ＦＤのほかに電荷を保持可能な保持部を更に含んでもよい。

【0211】

また、上記第１乃至第４実施形態では、画像の取得を目的とした装置、すなわち撮像装置を例示したが、本発明の適用例は必ずしも撮像装置に限定されるものではない。例えば、上記第６実施形態で説明したような測距を主たる目的とする装置に適用する場合にあっては、必ずしも画像を出力する必要はない。このような場合、当該装置は、光情報を所定の電気信号に変換する光電変換装置と言うことができる。撮像装置は、光電変換装置の１つである。

【0212】

また、上記第５又は第６実施形態に示した撮像システムは、本発明の撮像装置を適用しうる撮像システム例を示したものであり、本発明の撮像装置を適用可能な撮像システムは図１３及び図１４に示した構成に限定されるものではない。

【0213】

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

【0214】

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

【符号の説明】

【0215】

１０…画素部
１２…画素
１６…出力線
２０…垂直走査回路
３０…クリップ回路部
３２…クリップ回路
４０…読み出し回路部
４２…列読み出し回路
４４…差動増幅回路
４６…比較器
５０…メモリ部
５２…メモリ
６０…水平走査回路
７０…出力回路
８０…制御回路
１００…撮像装置

【図1】