特許 7480318 画素ドライバの冗長スキーム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-26

(45)【発行日】2024-05-09

(54)【発明の名称】画素ドライバの冗長スキーム

(51)【国際特許分類】

   G09G 3/32 20160101AFI20240430BHJP

   G09F 9/33 20060101ALI20240430BHJP

   G09G 3/3266 20160101ALI20240430BHJP

   G09G 3/3275 20160101ALI20240430BHJP

   G09G 3/20 20060101ALI20240430BHJP

   H01L 33/00 20100101ALI20240430BHJP

【ＦＩ】

G09G3/32 A

G09F9/33

G09G3/3266

G09G3/3275

G09G3/20 621J

G09G3/20 621M

G09G3/20 680G

G09G3/20 622B

G09G3/20 623B

G09G3/20 622Z

G09G3/20 623Z

G09G3/20 622G

G09G3/20 623R

H01L33/00 J

【請求項の数】 21

(21)【出願番号】P 2022548696

(86)(22)【出願日】2021-02-23

(65)【公表番号】

(43)【公表日】2023-03-31

(86)【国際出願番号】 US2021019271

(87)【国際公開番号】W WO2021202015

(87)【国際公開日】2021-10-07

【審査請求日】2022-08-10

(31)【優先権主張番号】63/002,905

(32)【優先日】2020-03-31

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】503260918

【氏名又は名称】アップル インコーポレイテッド

【氏名又は名称原語表記】Ａｐｐｌｅ Ｉｎｃ．

【住所又は居所原語表記】Ｏｎｅ Ａｐｐｌｅ Ｐａｒｋ Ｗａｙ，Ｃｕｐｅｒｔｉｎｏ， Ｃａｌｉｆｏｒｎｉａ ９５０１４， Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【識別番号】100086771

【弁理士】

【氏名又は名称】西島 孝喜

(74)【代理人】

【識別番号】100139712

【弁理士】

【氏名又は名称】那須 威夫

(74)【代理人】

【識別番号】100121979

【弁理士】

【氏名又は名称】岩崎 吉信

(72)【発明者】

【氏名】ハイテマ ヒャルマー エドザー アイコ

(72)【発明者】

【氏名】ベ ホピル

(72)【発明者】

【氏名】サカリヤ カピル ヴイ

(72)【発明者】

【氏名】バロウギ マハディ ファロク

(72)【発明者】

【氏名】ワン スタンリー ビー

(72)【発明者】

【氏名】ナウタ トーレ

【審査官】塚本 丈二

(56)【参考文献】

【文献】米国特許出願公開第２００２／００６３５３３（ＵＳ，Ａ１）

【文献】国際公開第２０１９／２１７０７０（ＷＯ，Ａ１）

【文献】米国特許第１０４１７９６４（ＵＳ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／２０－３／３８

Ｇ０９Ｆ ９／３３

Ｈ０１Ｌ ３３／００

(57)【特許請求の範囲】

【請求項1】

ディスプレイパネルであって、
対応するＬＥＤマトリクスのアレイであって、前記ＬＥＤマトリクスのアレイは第１のＬＥＤマトリクスを含む、対応するＬＥＤマトリクスのアレイに接続された画素ドライバチップのアレイであって、前記画素ドライバチップのアレイは前記第１のＬＥＤマトリクスに接続された第１の画素ドライバチップを含む、画素ドライバチップのアレイを備え、
前記第１のＬＥＤマトリクスは、ＬＥＤの複数の第１の一次ストリングと、ＬＥＤの複数の第１の冗長ストリングと、を含み、
前記第１の画素ドライバチップは、ＬＥＤの前記複数の第１の一次ストリングと結合された対応する複数の第１の一次ドライバ端子と、ＬＥＤの前記複数の第１の冗長ストリングと結合された対応する複数の第１の冗長ドライバ端子と、を含み、
前記第１の画素ドライバチップは、
第１の出力ドライバの第１のグループと、
第１のドライバ端子スイッチの第１のグループと、
を含む画素ドライバ回路の第１の部分を含み、
各第１の出力ドライバは、第１の一次ドライバ端子と第１の冗長ドライバ端子との間の対応する第１のドライバ端子スイッチに接続されていて、前記第１の画素ドライバチップの前記第１の一次ドライバ端子又は前記第１の冗長ドライバ端子のいずれかを選択する、
ディスプレイパネル。

【請求項2】

各第１のドライバ端子スイッチが、トライステートスイッチである、請求項１に記載のディスプレイパネル。

【請求項3】

前記ＬＥＤマトリクスのアレイが、第２のＬＥＤマトリクスを含み、前記第１の画素ドライバチップが、前記第２のＬＥＤマトリクスに接続されていて、
前記第２のＬＥＤマトリクスは、ＬＥＤの複数の第２の一次ストリングと、ＬＥＤの複数の第２の冗長ストリングと、を含み、
前記第１の画素ドライバチップが、ＬＥＤの前記複数の第２の一次ストリングと結合された対応する複数の第２の一次ドライバ端子と、ＬＥＤの前記複数の第２の冗長ストリングと結合された対応する複数の第２の冗長ドライバ端子と、を含む、
請求項１に記載のディスプレイパネル。

【請求項4】

前記第１の画素ドライバチップが、
第２の出力ドライバの第２のグループと、
第２のドライバ端子スイッチの第２のグループと、
を含む画素ドライバ回路の第２の部分を含み、
各第２の出力ドライバは、対応する第２のドライバ端子スイッチに接続されていて、前記第１の画素ドライバチップの第２の一次ドライバ端子又は第２の冗長ドライバ端子のいずれかを選択する、
請求項３に記載のディスプレイパネル。

【請求項5】

前記画素ドライバチップのアレイが、前記第１のＬＥＤマトリクス及び第３のＬＥＤマトリクスに接続された第２の画素ドライバチップを含み、
前記第３のＬＥＤマトリクスは、ＬＥＤの複数の第３の一次ストリングと、ＬＥＤの複数の第３の冗長ストリングと、を含み、
前記第２の画素ドライバチップは、
第３の出力ドライバの第３のグループと、
前記第３のＬＥＤマトリクス内のＬＥＤの前記複数の第３の一次ストリングと結合された対応する複数の第３の一次ドライバ端子と、前記第３のＬＥＤマトリクス内のＬＥＤの前記複数の第３の冗長ストリングと結合された対応する複数の第３の冗長ドライバ端子と、
第４の出力ドライバの第４のグループと、
前記第１のＬＥＤマトリクス内のＬＥＤの前記複数の第１の一次ストリングと結合された対応する複数の第４の一次ドライバ端子と、前記第１のＬＥＤマトリクス内のＬＥＤの前記複数の第１の冗長ストリングと結合された対応する複数の第４の冗長ドライバ端子と、
を含み、
各第３の出力ドライバは、対応する第３のドライバ端子スイッチに接続されていて、前記第２の画素ドライバチップの第３の一次ドライバ端子又は第３の冗長ドライバ端子のいずれかを選択し、各第４の出力ドライバは、対応する第４のドライバ端子スイッチに接続されていて、前記第２の画素ドライバチップの第４の一次ドライバ端子又は第４の冗長ドライバ端子のいずれかを選択する、
請求項４に記載のディスプレイパネル。

【請求項6】

前記第１の画素ドライバチップの第１の複数の行端子と前記第２の画素ドライバチップの対応する第２の複数の行端子との間に接続された複数の行相互接続部を更に備え、前記複数の行相互接続部の各行相互接続部は、前記第１のＬＥＤマトリクス内のＬＥＤの前記複数の第１の冗長ストリング及びＬＥＤの前記複数の第１の一次ストリングの両方に結合されている、請求項５に記載のディスプレイパネル。

【請求項7】

画素ドライバ回路の前記第１及び第２の部分が、制御及び画素ビットをそれぞれ独立して受信するための独立したロジックを含む、請求項４に記載のディスプレイパネル。

【請求項8】

前記第１のＬＥＤマトリクス及び前記第２のＬＥＤマトリクスが、前記画素ドライバチップのアレイ内の別の画素ドライバチップの出力ドライバに結合されていない、請求項４に記載のディスプレイパネル。

【請求項9】

前記第１の画素ドライバチップの第１の複数の行端子に接続された複数の行相互接続部を更に備え、前記複数の行相互接続部の各行相互接続部は、前記第１のＬＥＤマトリクス内のＬＥＤの前記複数の第１の冗長ストリング及びＬＥＤの前記複数の第１の一次ストリングの両方に結合されている、請求項８に記載のディスプレイパネル。

【請求項10】

前記画素ドライバ回路の第１の部分と前記画素ドライバ回路の第２の部分との間に結合された冗長回路を更に備える、請求項４に記載のディスプレイパネル。

【請求項11】

前記冗長回路が、冗長出力ドライバを含む、請求項１０に記載のディスプレイパネル。

【請求項12】

前記冗長出力ドライバと前記第１のドライバ端子スイッチとの間の第１の冗長回路選択スイッチと、
前記冗長出力ドライバと前記第２のドライバ端子スイッチとの間の第２の冗長回路選択スイッチと、
を更に備える、請求項１１に記載のディスプレイパネル。

【請求項13】

第１のデジタル入力及び第２のデジタル入力が、前記冗長回路内のマルチプレクサに接続されている、請求項１１に記載のディスプレイパネル。

【請求項14】

前記画素ドライバ回路の第１の部分が、前記第１の画素ドライバチップのための第１の冗長電流源コンタクトパッドを含み、
前記画素ドライバ回路の第２の部分が、前記第１の画素ドライバチップのための第２の冗長電流源コンタクトパッドを含む、
請求項４に記載のディスプレイパネル。

【請求項15】

画素ドライバチップであって、
複数の第１の一次ドライバ端子及び対応する複数の第１の冗長ドライバ端子と、
画素ドライバ回路の第１の部分であって、
第１の出力ドライバの第１のグループと、
第１のドライバ端子スイッチの第１のグループと、
を含む画素ドライバ回路の第１の部分と、
を備え、
各第１の出力ドライバは、第１の一次ドライバ端子と第１の冗長ドライバ端子との間の対応する第１のドライバ端子スイッチに接続されていて、前記第１の一次ドライバ端子又は前記第１の冗長ドライバ端子のいずれかを選択する、
画素ドライバチップ。

【請求項16】

複数の第２の一次ドライバ端子及び対応する複数の第２の冗長ドライバ端子と、
画素ドライバ回路の第２の部分であって、
第２の出力ドライバの第２のグループと、
第２のドライバ端子スイッチの第２のグループと、
を含むドライバ回路の第２の部分と、
を更に備え、
各第２の出力ドライバは、対応する第２のドライバ端子スイッチに接続されていて、第２の一次ドライバ端子又は第２の冗長ドライバ端子のいずれかを選択する、
請求項１５に記載の画素ドライバチップ。

【請求項17】

前記画素ドライバ回路の第１の部分と前記画素ドライバ回路の第２の部分との間に結合された冗長回路を更に備える、請求項１６に記載の画素ドライバチップ。

【請求項18】

前記冗長回路が、冗長出力ドライバを含む、請求項１７に記載の画素ドライバチップ。

【請求項19】

前記冗長出力ドライバと前記第１のドライバ端子スイッチとの間の第１の冗長回路選択スイッチと、
前記冗長出力ドライバと前記第２のドライバ端子スイッチとの間の第２の冗長回路選択スイッチと、
を更に備える、請求項１８に記載の画素ドライバチップ。

【請求項20】

前記画素ドライバ回路の第１の部分が、第１のデータ入力を含み、
前記画素ドライバ回路の第２の部分が、第２のデータ入力を含み、
前記第１のデータ入力及び前記第２のデータ入力は、前記冗長回路のマルチプレクサに接続されている、
請求項１８に記載の画素ドライバチップ。

【請求項21】

前記画素ドライバ回路の第１の部分が、複数の非冗長な第１の行端子を含み、
前記画素ドライバ回路の第２の部分が、複数の非冗長な第２の行端子を含む、
請求項１６に記載の画素ドライバチップ。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書で説明する実施形態は、ディスプレイシステム、より具体的には、ディスプレイ歩留まりを高める冗長スキームに関する。

【背景技術】

【0002】

ディスプレイパネルは、広範囲の電子デバイスに利用されている。ディスプレイパネルの共通タイプには、各画素素子、例えば発光ダイオード（ＬＥＤ）が個別に駆動されてデータフレームを表示し得るアクティブマトリクスディスプレイパネルと、画素素子の行及び列がデータフレーム内で駆動され得るパッシブマトリクスディスプレイパネルと、が含まれる。フレームレートは、ディスプレイアーチファクトに結び付けることができ、ディスプレイアプリケーションに基づいて指定されたレベルに設定することができる。

【0003】

既存の有機発光ダイオード（organic light emitting diode、ＯＬＥＤ）又は液晶ディスプレイ（liquid crystal display、ＬＣＤ）技術は、薄膜トランジスタ（thin film transistor、ＴＦＴ）基板を特徴として備えている。より最近では、基板に接合された画素ドライバチップ（マイクロドライバチップ又はマイクロコントローラチップとも呼ばれる）のアレイでＴＦＴ基板を置き換え、マイクロＬＥＤ（μＬＥＤ）のアレイを画素ドライバチップのアレイと統合し、各画素ドライバチップは、対応する複数のマイクロＬＥＤを切り替えて駆動することが提案されている。そのようなマイクロＬＥＤディスプレイは、アクティブマトリクス又は受動マトリクスアドレス指定のために配置することができる。

【0004】

米国特許出願公開第２０１９／０３４７９８５号に記載されている１つの実装形態では、ローカルパッシブマトリクス（ＬＰＭ）ディスプレイは、画素ドライバチップ及びＬＥＤの配置を含み、各画素ドライバチップは、ディスプレイ行及び列に配置されたＬＥＤのＬＰＭグループと結合されている。動作中グローバルデータ信号は、画素ドライバチップに送信され、ＬＰＭグループ内のＬＥＤの各ディスプレイ行は、画素ドライバチップによって一度に１つのディスプレイ行だけ駆動される。特に、画素ドライバチップは、欠陥の又は非アクティブな画素ドライバチップに冗長性を提供するために、別個のドライバ部分又はスライスを含むことができる。例示的な実装形態では、ＬＥＤのＬＰＭグループは、一次画素ドライバチップに結合された一次ＬＥＤの配置、及び隣接する冗長画素ドライバチップに結合された冗長ＬＥＤの重複配置を含む。欠陥のある一次画素ドライバチップ又は一次ＬＥＤの場合、一次画素ドライバチップの接続スライスは、非アクティブ化され、冗長画素ドライバチップがアクティブ化されて、ＬＰＭグループ内の冗長ＬＥＤを駆動する。

【発明の概要】

【0005】

実施形態は、ディスプレイパネル内の特定の画素ドライバ冗長構成を達成するための様々な冗長ビルディングブロックを説明する。例えば、様々な冗長ビルディングブロックは、ＬＥＤの一次又は冗長ストリングを選択するためのドライバ端子スイッチ、選択的ビルディングブロック冗長性特徴、及び冗長画素ドライバ回路を含む。様々な組み合わせを利用して、製造歩留まりパーセンテージを高め、ＬＥＤマトリクスサイズを増加させ、ディスプレイパネルを動作させるために必要なシリコン又は画素ドライバチップの数を低減することができる。

【図面の簡単な説明】

【0006】

【図1A】ある実施形態による、ディスプレイシステムの概略上面図である。

【図1B】ある実施形態による、ディスプレイパネルの一部の拡大概略側断面図である。

【図2A】ある実施形態による、画素ドライバチップの隣接するペアによって駆動されているＬＥＤの冗長ペアを含むＬＥＤマトリクスの概略図である。

【図2B】ある実施形態による、単一の画素ドライバチップによって駆動されるＬＥＤの冗長ペアを含むＬＥＤマトリクスの概略図である。

【図3A】アップ／ダウン冗長スキームの概略上面図である。

【図3B】ある実施形態による、バックアップ画素ドライバチップを備えた冗長スキームの概略上面図である。

【図3C】ある実施形態による、単一の画素ドライバチップを有する冗長スキームの概略上面図である。

【図4A】ある実施形態による、画素ドライバチップの入力／出力端子の概略図である。

【図4B】ある実施形態による、画素ドライバチップの機能ブロック内の選択的冗長性の概略図である。

【図5】ある実施形態による、ドライバ端子スイッチ及び任意選択の冗長画素ドライバ回路を有する画素ドライバチップの回路図である。

【図6】ある実施形態による、冗長ビルディングブロックの組み合わせを含む画素ドライバチップの概略図である。

【図7A】ある実施形態による、アップ／ダウン冗長スキームに配置されたドライバ端子スイッチを有する画素ドライバチップを含む冗長スキームの概略上面図である。

【図7B】ある実施形態による、バックアップ画素ドライバチップを備えた冗長スキームに配置されたドライバ端子スイッチを有する画素ドライバチップを含む冗長スキームの概略上面図である。

【図7Ca】ある実施形態による、単一の画素ドライバチップを有する冗長スキームに配置されたドライバ端子スイッチを有する画素ドライバチップを含む冗長スキームの概略上面図である。

【図7Cb】ある実施形態による、単一の画素ドライバチップを有する冗長スキームに配置されたドライバ端子スイッチを有する画素ドライバチップを含む冗長スキームの概略上面図である。

【図7Cc】ある実施形態による、ドライバ端子スイッチを有する画素ドライバチップと、単一の画素ドライバチップを有する冗長スキームに配置された冗長画素ドライバ回路とを含む冗長スキームの概略上面図である。

【図8】ある実施形態による、携帯電話の等角投影図である。

【図9】ある実施形態による、タブレットコンピューティングデバイスの等角投影図である。

【図10】ある実施形態による、ウェアラブルデバイスの等角投影図である。

【図11】ある実施形態による、ラップトップコンピュータの等角投影図である。

【図12】ある実施形態による、ポータブル電子デバイスのシステム図である。

【発明を実施するための形態】

【0007】

実施形態は、ディスプレイ歩留まりを高め、したがってＬＥＤマトリクスサイズを拡張し、ディスプレイコストを低減することができる、様々な画素ドライバチップ冗長スキームを説明する。特に、一般に欠陥百万分率（defective parts per million、ＤＰＰＭ）で特徴付けられる画素ドライバチップ欠陥は、ディスプレイの最小製造歩留まりパーセンテージに影響を及ぼすことが観察されている。例えば、画素ドライバチップは、数十～数百マイクロメートルのｘ－ｙ寸法を有して、数十個のコンタクト／端子パッドを含み得る。コンタクト／端子パッドのサイズ制限により、従来のプロービング技術を使用して、ウェハスケールで個々の画素ドライバチップを試験することは困難であり得る。これにより、欠陥のある画素ドライバチップがディスプレイパネルに移送され、統合される可能性がある。

【0008】

実施形態による例示的な統合シーケンスは、ウェハスケールで画素ドライバチップを製造することと、１つ以上のドナー基板からディスプレイ基板に複数の画素ドライバチップを移送することと、を含み得る。次いで、画素ドライバチップとの間の電気ルーティング及びＬＥＤドライバパッドの形成のために、再分配層（redistribution layer、ＲＤＬ）が形成される。試験は、任意選択的に、ＲＤＬを使用して実行されて、移送された画素ドライバチップの動作性を判定し、続いて、ＬＥＤのアレイをディスプレイ基板に移送し、ドライバパッドに接合することができる。実施形態による様々な画素ドライバチップ冗長スキームは、完全に又は部分的に欠陥のある画素ドライバチップをディスプレイパネルに統合するリスクを軽減し、したがって製造歩留まりを高めることができる。

【0009】

ある実施形態では、ディスプレイパネルは、ＬＥＤマトリクスの対応するアレイに接続された画素ドライバチップのアレイを含む。例えば、各ＬＥＤマトリクスは、隣接する画素ドライバチップ又は画素ドライバチップの対によって局所的に操作されるＬＥＤのローカルパッシブマトリクス（ＬＰＭ）であり得る。繰り返しパターンとして、ＬＥＤマトリクスのアレイは、第１のＬＥＤマトリクス及び第２のＬＥＤマトリクスを含むことができ、画素ドライバチップのアレイは、第１のＬＥＤマトリクス及び第２のＬＥＤマトリクスに接続された第１の画素ドライバチップを含む。したがって、画素ドライバチップは、両方のＬＥＤマトリクスの少なくとも一部を動作させることができる。画素ドライバチップはまた、各マトリクス内のＬＥＤのストリングの一次／冗長ペアを動作させるように構成され得る。ある実施形態では、第１のＬＥＤマトリクスは、ＬＥＤの複数の第１の一次ストリング及びＬＥＤの複数の第１の冗長ストリングを含み、第２のＬＥＤマトリクスは、ＬＥＤの複数の第２の一次ストリング及びＬＥＤの複数の冗長ストリングを含む。ある実施形態では、画素ドライバチップは、第１のＬＥＤマトリクス内のＬＥＤの複数の第１の一次ストリングを駆動する第１のグループの第１の出力ドライバと、第２のＬＥＤマトリクス内のＬＥＤの複数の第２の冗長ストリングを駆動する第２のグループの出力ドライバとを含む。そのような実施形態では、各第１の出力ドライバは、トライステートスイッチなどの対応する第１のドライバ端子スイッチに接続されていて、第１の一次ドライバ端子又は第１の冗長ドライバ端子のいずれかを選択することができる。各第２の出力ドライバは、トライステートスイッチなどの第２のドライバ端子スイッチに接続されていて、第２の一次ドライバ端子又は第２の冗長ドライバ端子のいずれかを選択することができる。

【0010】

一態様では、許容可能な製造歩留まりパーセンテージ及びＬＥＤマトリクスサイズ（例えば、ＬＰＭサイズ）の増加を維持しながら、画素ドライバチップの許容可能なＤＰＰＭ数を増加させることができる、様々な画素ドライバ冗長スキームが記載されている。いくつかの実施形態によれば、ＬＥＤマトリクス内のＬＥＤの一次ストリング及び冗長ストリングの両方を、２つの隣接する画素ドライバチップの端子に接続している場合がある。各画素ドライバチップは、ＬＥＤの一次ストリング又はＬＥＤの冗長ストリングのいずれかを選択するためのスイッチング回路を含み得る。そのような冗長構成は、画素ドライバチップのＤＰＰＭ数の増加に対応し得る。いくつかの実施形態では、画素ドライバチップは、共有画素ドライバ回路冗長性を提供するために、第１の画素ドライバ回路と第２の画素ドライバ回路との間に結合された追加の冗長回路を含むことができる。

【0011】

別の態様では、許容可能な製造歩留まりパーセンテージ及びＬＥＤマトリクスサイズ（例えば、ＬＰＭサイズ）の増加を維持しながら、総シリコン量、つまり画素ドライバチップの数を抑えることによってディスプレイコストを押し下げることができる、様々な画素ドライバ冗長スキームが記載されている。そのような冗長構成は、画素ドライバチップ内のスイッチング回路及び／又は共有画素ドライバ回路冗長性が提供される追加の冗長構成を活用することができる。いくつかの実施形態によれば、ＬＥＤマトリクス内のＬＥＤの一次ストリング及び冗長ストリングの両方が、単一の画素ドライバチップのドライバ端子に接続している場合がある。ＤＰＰＭ許容値が維持される場合、そのような配置は、画素ドライバチップの数を減らすのを容易にすることができる。

【0012】

実施形態によるＬＰＭディスプレイは、大面積のディスプレイ、及び高画素密度を有する高解像度ディスプレイの両方で実装されてもよい。更に、ＬＥＤ及び画素ドライバチップサイズは、マクロサイズからマイクロサイズまでスケーラブルである。ある実施形態では、画素ドライバチップは、最大寸法が、４００μｍ未満又は更には２００μｍ未満の長さであってもよく、ＬＥＤ最大寸法が、１００μｍ未満又は更には２０μｍ未満、例えば、１０μｍ未満、又は更には高解像度及び高画素密度のディスプレイの場合５μｍ未満であってもよい。

【0013】

様々な実施形態では、図を参照して説明する。しかしながら、ある実施形態は、これらの特定の詳細うちの１つ以上を用いることなく、また、他の既知の方法及び構成と組み合わせることで実施することができる。以下の説明では、実施形態の徹底的な理解を提供するために、特定の構成、寸法、及びプロセスなど、多数の特定の詳細について述べる。他の場合、実施形態を不必要に曖昧にしないように、よく知られている半導体プロセス及び製造技法について特に詳細には説明しない。本明細書全体にわたって、「一実施形態」への参照は、その実施形態に関連して記載する特定の特徴、構造体、構成、又は特性が、少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体にわたって様々な場所における「一実施形態では」という語句への言及は、必ずしも同じ実施形態を参照しているとは限らない。更に、特定の特徴、構造、構成又は特性は、１つ以上の実施形態において任意に好適に組み合わせてもよい。

【0014】

本明細書で使用される用語「の上部に」、「の上方に」、「への」、「間の」、及び「上に」は、他の層に対するある層の相対位置について、言及する場合がある。ある層が別の層に「の上部に」、「の上方に」若しくは「上に」あること、又は別の層「へと」若しくは「接触して」接合することは、別の層と直接接触することであってもよく、又は１つ以上の介在層を有してもよい。層と層の「間」に位置する１つの層は、それらの層に直接接触する場合も、又は１つ以上の介在層を有する場合もある。

【0015】

図１Ａを参照すると、ある実施形態による、ディスプレイシステム１００の側断面図が示されている。図１Ａに示すように、ディスプレイシステムは、画素ドライバチップ１１０の行を含む。各画素ドライバチップ１１０は、画素ドライバチップ１１０の上方及び下方のＬＥＤマトリクス１１５の動作用の２つの部分つまりスライス０、１を含んでもよい。スライス０、１は、一次／冗長構成、又はマスタ／スレーブ構成に分離されてもよい。各ＬＥＤマトリクス１１５は、複数のＬＥＤ１０４及び複数の画素１０６を含んでもよい。いくつかの構成では、画素ドライバチップ１１０の行は、一次画素ドライバチップの行（例えば、行１、３など）、又は冗長画素ドライバチップの行（例えば行２、４など）である行に、一行おきに配置される。ディスプレイ領域内の画素ドライバチップ１１０の数及びサイズは、必ずしも縮尺どおりに描かれておらず、例示目的のために拡大されていることを理解されたい。

【0016】

一般に、ディスプレイシステム１００は、ＬＥＤ１０４の画素１０６を有するディスプレイ領域を含むディスプレイパネル１０３、任意選択の列ドライバ、任意選択の行ドライバ、並びに、ディスプレイパネル１０３に取り付けられてディスプレイパネル１０３に様々な制御信号、ビデオ信号、及び電源電圧を供給する外部制御回路１０５を含むことができる。

【0017】

図１Ｂは、実施形態による、ディスプレイパネルの一部の拡大概略側断面図である。製造方法は、画素ドライバチップ１１０のアレイをディスプレイ基板２００に移送することを含み得る。例えば、ディスプレイ基板２００は、ガラス、ポリイミドなどの剛性又は可撓性基板であってもよい。接着層２０２は、任意選択的に、ディスプレイ基板２００上に、画素ドライバチップ１１０を受容するように形成されてもよい。移送は、ピックアンドプレースツールを使用して達成され得る。ある実施形態では、裏側（非官能化）側が接着層２０２上に配置され、前面側（コンタクトパッド１１２を含むアクティブ側）が正面上に配置される。コンタクト（端子）パッド１１２は、移送前又は移送後に形成され得る。図示されるように、パッシベーション層２０４は、例えば、画素ドライバチップ１１０をディスプレイ基板２００に固定し、追加のルーティングのためのステップカバレッジを提供するために、画素ドライバチップ１１０の周りに形成され得る。パッシベーション層２０４に好適な材料としては、ポリマー、スピンオンガラス、酸化物などが挙げられる。ある実施形態では、パッシベーション層は、アクリル、エポキシ、ベンゾシクロブテン（ＢＣＢ）などの熱硬化性材料である。

【0018】

次いで、再分配層（redistribution layer、ＲＤＬ）２１０を、画素ドライバチップ１１０のアレイ上に形成することができる。ＲＤＬは、例えば、コンタクト（端子）パッド１１２からファンアウトされ得、更に、制御回路１０５との間のルーティングを含み得る。ＲＤＬ２１０は、１つ以上の再分配ライン２０８及び誘電体層２０６を含み得る。例えば、再分配ライン２０８は、金属ライン（例えば、Ｃｕ、Ａｌなど）であり得、誘電体層２０６は、酸化物（例えば、ＳｉＯｘ）、窒化物、ポリマーなどを含む好適な絶縁材料で形成され得る。実施形態によれば、ＲＤＬ２１０は、複数のグローバル信号ライン及び電力ライン（例えば、データ信号３５０、行同期信号３３４、フレーム同期信号３３６、及び垂直同期トークン（ＶＳＴ）３４０など、図４Ａを参照されたい）のうちの１つ以上を含む。更に図１Ｂを参照すると、ＲＤＬ２１０は、ＬＥＤ用のドライバパッド２１１を追加的に含む。いくつかの実施形態によれば、ＬＥＤのストリングは、対応する相互接続部（例えば、ストリング、又はライン）に接続されている場合がある。

【0019】

製造プロセスにおけるこの段階では、部分的に製造されたディスプレイパネル１０３を試験して、画素ドライバチップ１１０の動作性を判定することができる。例えば、これは、ＲＤＬ２１０内に形成されたドライバパッド２１１又は他の試験回路をプロービングすることによって行うことができる。例えば、ＲＤＬ２１０は、画素ドライバチップ１１０の機能性を試験するためにプロービングすることができるディスプレイパネル１０３の縁部に試験パッドを有する試験回路を含むことができる。この試験は、ＬＥＤ１０４の移送の前又は後に実行することができる。ある実施形態では、試験回路は、試験後にディスプレイパネル１０３の縁部から除去することができる。いくつかの実施形態では、画素ドライバチップ１１０は、試験結果に基づいて全体的又は部分的にアクティブ化又は非アクティブ化され得る。例えば、画素ドライバチップ全体は、非アクティブ化され得るか、又は特定のスライスのみであり得る。更に、特定のドライバ端子スイッチは、一次又は冗長ドライバ端子のいずれかを選択するようにプログラムされ得る。したがって、冗長性及び選択性は、スライスレベルよりも微細な粒度であり得る。しかしながら、この段階で画素ドライバチップをプログラムする必要はないことを理解されたい。

【0020】

ここで、ディスプレイパネルは、マイクロＬＥＤ及びＯＬＥＤの両方の後続の処理に適したものとなり得る。ＯＬＥＤ製造プロセスでは、これは、有機発光層、及び画素画定層の堆積を含み得る。図１Ｂに示されるマイクロＬＥＤ製造プロセスでは、追加の誘電体層及びルーティング層が、任意選択的に形成されてもよく、続いて、マイクロＬＥＤ１０４のスタックアップへの移送及び接合が行われる。ある実施形態では、マイクロＬＥＤ１０４は、バンク層２２０内のバンク構造開口部２３０内に任意選択で接合される。バンク構造開口部２３０は、任意選択で反射性であり得、任意選択で、マイクロＬＥＤ１０４の接合後に充填され得る。バンク層２２０は、（例えば、負の）電圧電源ライン１１４、又はカソードなどのルーティング層を露出させるために開口部２４０を作成するように更にパターン化され得る。次いで、上部透明又は半透明導電層（複数可）２６０を堆積させて、マイクロＬＥＤ１０４の上面から電圧電源ライン又はカソードへの電気接続を提供することができる。好適な材料としては、透明導電性酸化物（ＴＣＯ）、導電性ポリマー、薄い透明金属層などが挙げられる。次いで、カプセル化、偏光子などのためにさらなる処理が行われ得る。

【0021】

ここで図２Ａを参照すると、画素ドライバチップ１１０の隣接するペアによって駆動されることができるＬＥＤの冗長ペアを含むＬＥＤマトリクスの概略図が提供される。特に、図２Ａは、ＬＥＤマトリクス１１５に両方とも接続された、下部スライス１を有する上部画素ドライバチップ１１０、及び上部スライス０を有する下部画素ドライバチップ１１０の図である。スライス０、１は、例えば、一次／冗長構成、又はマスタ／スレーブ構成に分離されてもよい。用語「スライス」の使用は、簡略化されたものであり、画素ドライバチップ１１０内の回路の幾何学的分割を決して示唆するものではなく、その代わりに、図示の上部及び下部の接続部への単純な参照であることを理解されたい。

【0022】

図示された実施形態では、ＬＥＤ１０４の列は、ＲＧＢ画素配置内の赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）などのＬＥＤの異なる発光色に対応する。ＬＥＤ１０４の各列はまた、ＬＥＤのストリング１０７であり得る。代替的な画素配置も、使用され得る。ＬＥＤマトリクス内のＬＥＤの行及び列の図示された数は例示的であり、実施形態はそのように限定されない。例えば、第４の列の赤色（Ｒ）ＬＥＤ１０４と画素を共有するために、ＬＥＤの追加の列が含まれる。

【0023】

図示の実施形態では、下部画素ドライバチップ１１０のスライス１、及び上部画素ドライバチップ１１０のスライス０の両方の部分は、（例えば、駆動側）相互接続部２１２でＬＥＤの同じストリング１０７に結合されたドライバ端子１２０（例えば、図１Ｂのコンタクトパッド１１２）を含む。逆に、隣接する画素ドライバチップ１１０は、行相互接続部２６２を有する冗長なＬＥＤ行と結合された行端子１２２（例えば、図１Ｂのコンタクトパッド１１２）を含む。行相互接続部２６２は、ＬＥＤ１０４のストリング１０７を行端子１２２に接続する、上部透明又は半透明導電層（複数可）２６０と（負）電圧電源ライン１１４（例えば、カソード）との組み合わせであり得る。

【0024】

行端子１２２は、画素ドライバチップ１１０内の対応する行ラインスイッチ及びレベルシフタと結合されている場合があり、ドライバ端子１２０は、画素ドライバチップ１１０の出力ドライバ１４０及びドライバ端子スイッチ１３０と結合されている場合がある。行相互接続部２６２は、ＬＥＤ１０４の行の電極（例えば、カソード）を対応する行ラインスイッチ及びレベルシフタに接続してもよく、一方で、相互接続部２１２は、ＬＥＤ１０４の列の電極（例えば、アノード）を対応する出力ドライバ１４０に接続してもよく、又はその逆であってもよい。

【0025】

具体的には、冗長ドライバ端子１２０Ｒは、冗長ＬＥＤ１０４のストリング１０７又は列に対応する冗長相互接続部２１２Ｒに結合されている場合があり、一方、一次ドライバ端子１２０Ｐは、一次ＬＥＤ１０４のストリング１０７又は列に対応する一次相互接続部２１２Ｐに結合されている場合がある。更に、上部画素ドライバチップ１１０のスライス１及び下部画素ドライバチップ１１０のスライス０の行端子１２２は、各々、一次相互接続ライン２１２Ｐ及び冗長相互接続ライン２１２Ｒの列にも結合された一次及び冗長ＬＥＤ１０４の行に対応する行相互接続部２６２に結合されている場合がある。このようにして、上部画素ドライバチップ１１０のスライス１及び下部画素ドライバチップ１１０のスライス０は、同じマトリクス１１５と関連付けられた同じタイミングを共有する。

【0026】

図２Ａに示される特定の実施形態では、ＬＥＤマトリクス１１５は、２つの隣接する画素ドライバチップ１１０に接続されている。そのような実施形態では、相互接続部２６２の複数の行は、第１の画素ドライバチップの第１の複数の行端子１２２（例えば、スライス１）と、第２の画素ドライバチップの対応する第２の複数の行端子１２２（例えば、スライス０）との間に接続されており、複数の行相互接続部の各行相互接続部２６２は、ＬＥＤマトリクス内で、ＬＥＤの複数の第１の冗長ストリング（冗長相互接続ライン２１２Ｒに接続されている）及びＬＥＤの複数の第１の一次ストリング（一次相互接続ライン２１２Ｐに接続されている）の両方に結合されている。示されるように、冗長性は、行端子１２２では必要ではない。

【0027】

バックアップ画素ドライバチップを含むいくつかの実施形態では、各画素ドライバチップのマスタ部分又はスライス０が、各画素ドライバチップに対してデフォルトアクティブであり、各画素ドライバチップのスレーブ部分又はスライス１が、デフォルト非アクティブである。したがって、隣接する画素ドライバチップからのマスタ若しくは一次部分が欠陥のある、又は非アクティブである場合、スレーブ又は冗長部分のみがアクティブになる。いくつかの実施形態では、一次画素ドライバチップの一部分又はスライス０、１の両方が、デフォルトアクティブであり、一方で冗長画素ドライバチップの対応する部分又はスライス０、１が、デフォルト非アクティブである。したがって、隣接する一次画素ドライバチップ部分が欠陥のある又は非アクティブである場合、冗長画素ドライバチップの一部分又は全体がアクティブになる。あるいは、特定のドライバ端子及びＬＥＤのストリングは、スライスレベルよりも細かい粒度で任意の好適な構成でアクティブ化することができる。したがって、スライス全体は、完全にアクティブ又は非アクティブである必要はない。

【0028】

図２Ｂは、ある実施形態による、単一の画素ドライバチップによって駆動されるＬＥＤの冗長ペアを含むＬＥＤマトリクスの概略図である。図示されるように、複数の行相互接続部２６２は、単一の画素ドライバチップのみの第１の複数の行端子１２２（例えば、スライス１）に接続されており、複数の行相互接続部の各行相互接続部２６２は、ＬＥＤマトリクス内で、ＬＥＤの複数の第１の冗長ストリング（冗長相互接続ライン２１２Ｒに接続されている）及びＬＥＤの複数の第１の一次ストリング（一次相互接続ライン２１２Ｐに接続されている）の両方に結合されている。示されるように、冗長性は、行端子１２２では必要ではない。

【0029】

ここで図３Ａ～図３Ｃを参照すると、図１Ａの画素ドライバチップ１１０及びＬＥＤマトリクス１１５の配置のものに類似し得る様々な冗長構成が例示されている。図３Ａは、アップ／ダウン冗長スキームの概略上面図である。示されるように、各画素ドライバチップ１１０は、画素ドライバ回路１５０－０の第１の部分（スライス０）及び画素ドライバ回路１５０－１の第２の部分（スライス１）を含み、画素ドライバ回路の第１及び第２の部分は、任意選択的に、（例えば、制御ビット及び画素ビットを受信及び記憶するために）独立したロジックを含む。図３Ａに示される実装形態では、画素ドライバ回路１５０－０、１５０－１の各部分は、複数の出力ドライバ１４０を含み、各出力ドライバは、相互接続部２１２（一次相互接続部２１２Ｐ、冗長相互接続部２１２Ｒ）を介してＬＥＤの対応するストリング１０７（一次ストリング１０７Ｐ、冗長ストリング１０７Ｒ）に接続されている。この構成では、対応するＬＥＤマトリクス１１５は、上部画素ドライバチップ１１０の画素ドライバ回路１５０－０の第１の部分（スライス０）によって、又は下部画素ドライバチップ１１０の画素ドライバ回路１５０－１の第２の部分（スライス１）によって駆動され得る。

【0030】

図３Ｂは、ある実施形態による、バックアップ画素ドライバチップを備えた冗長スキームの概略上面図である。特に、図３Ｂは、図２Ａに関して前述したような同じ冗長構成を表し、隣接する画素駆動チップ１１０の両方に接続されている相互接続部２１２、及び、などの、図３Ａのものと比較して追加的な冗長構成を含み、各画素ドライバチップ１１０は、接続された一次相互接続部２１２Ｐ（及びＬＥＤの対応する一次ストリング１０７Ｐ）又は冗長相互接続部２１２Ｒ（及びＬＥＤの対応する冗長ストリング１０７Ｒ）のいずれかを選択するためのドライバスイッチ１３０を含む。

【0031】

ある実施形態では、ディスプレイパネル１０３は、ＬＥＤマトリクス１１５の対応するアレイに接続された画素ドライバチップ１１０のアレイを含み、ＬＥＤマトリクスのアレイは、第１のＬＥＤマトリクス１１５Ａ及び第２のＬＥＤマトリクス１１５Ｂを含み、画素ドライバチップ１１０のアレイは、第１のＬＥＤマトリクス１１５Ａ及び第２のＬＥＤマトリクス１１５Ｂに接続された第１の画素ドライバチップ（図示の中央の画素ドライバチップ）を含む。図示の実施形態では、第１のＬＥＤマトリクスは、ＬＥＤの複数の第１の一次ストリング１０７Ｐ及びＬＥＤの複数の第１の冗長ストリング１０７Ｒを含み、第２のＬＥＤマトリクスは、ＬＥＤの複数の第２の一次ストリング１０７Ｐ及びＬＥＤの複数の第２の冗長ストリング１７０Ｒを含む。

【0032】

第１の画素ドライバチップ１１０は、画素ドライバ回路１５０－０の第１の部分（スライス０）及び画素ドライバ回路１５０－１の第２の部分（スライス１）を含み、各部分は、任意選択的に、（例えば、制御及び画素ビットを受信するために）独立したロジックを含む。画素ドライバ回路１５０－０の第１の部分は、第１のＬＥＤマトリクス１１５Ａ内のＬＥＤの複数の第１の一次ストリング１０７Ｐを駆動するための第１の出力ドライバ１４０－０の第１のグループを含む。画素ドライバ回路１５０－１の第２の部分は、第２のＬＥＤマトリクス１１５Ｂ内のＬＥＤの複数の第２の冗長ストリング１０７Ｒを駆動するための第２の出力ドライバ１４０－１の第２のグループを含む。示されるように、各第１の出力ドライバ１４０－０は、第１の画素ドライバチップ１１０の第１の一次ドライバ端子１２０Ｐ又は第１の冗長ドライバ端子１２０Ｒのいずれかを選択するために対応する第１のドライバ端子スイッチ１３０に接続されており、各第２の出力ドライバ１４０－１は、第１の画素ドライバチップ１１０の第２の一次ドライバ端子１２０Ｐ又は第２の冗長ドライバ端子１２０Ｒのいずれかを選択するために対応する第２のドライバ端子スイッチ１３０に接続されている。例えば、ドライバ端子スイッチは、トライステートスイッチであり得る。図３Ｂの冗長構成を更に参照すると、ＬＥＤの各第１の冗長ストリング１０７Ｒは、対応する第１の冗長ドライバ端子１２０Ｒに接続されており、ＬＥＤの各第２の一次ストリング１０７Ｐは、対応する第２の一次ドライバ端子１２０Ｐに接続されている。

【0033】

示されるように、第２の画素ドライバチップ１１０（上部画素ドライバチップ）は、第１のＬＥＤマトリクス１１５Ａ及び第３のＬＥＤマトリクス１１５Ｃに接続されている場合があり、第３のＬＥＤマトリクス１１５Ｃは、ＬＥＤの複数の第３の一次ストリング１０７ＰとＬＥＤの複数の第３の冗長ストリング１０７Ｒとを同様に含む。同様に、第２の画素ドライバチップ１１０（上部画素ドライバチップ）は、第３のＬＥＤマトリクス１１５Ｃ内のＬＥＤ１０７Ｐの複数の第３の一次ストリングを駆動する第３の出力ドライバ１４０－０の第３のグループと、第１のＬＥＤマトリクス１１５Ａ内のＬＥＤ１０７Ｒの複数の第１の冗長ストリングを駆動する第４の出力ドライバ１４０－１の第４のグループを含み得る。各第３の出力ドライバ１４０－０は、第３の一次ドライバ端子１２０Ｐ又は第２の画素ドライバチップ１１０の第３の冗長ドライバ端子１２０Ｒのいずれかを選択するために対応する第３のドライバ端子スイッチ１３０に接続されており、各第４の出力ドライバ１４０－１は、第４の一次ドライバ端子１２０Ｐ又は第２の画素ドライバチップの第４の冗長ドライバ端子１２０Ｒのいずれかを選択するために対応する第４のドライバ端子スイッチ１３０に接続されている。

【0034】

示されるように、図３Ｂの追加の冗長スキームは、ＬＥＤマトリクス内のＬＥＤの一次ストリング１０７Ｐ、冗長ストリング１０７Ｒの両方を、２つの隣接する画素ドライバチップ１１０の一次及び冗長ドライバ端子１２０（１２０Ｐ、１２０Ｒ）に接続する。各画素ドライバチップは、ＬＥＤの一次ストリング又はＬＥＤの冗長ストリングのいずれかを選択するためのドライバ端子スイッチ１３０を更に含み得る。そのような冗長構成は、各画素ドライバチップ内に追加の冗長性を提供することによって、画素ドライバチップのＤＰＰＭの数の増加に対応し得る。したがって、製造歩留まりを改善することができ、及び／又はＬＰＭサイズを増加させることができる。図３Ｂに示される実施形態は、機能ブロック内の選択的冗長性及び共有画素ドライバ回路冗長性など、本明細書に記載の他の冗長構成と更に組み合わされ得ることを理解されたい。

【0035】

ここで図３Ｃを参照すると、ある実施形態による単一の画素ドライバチップを有する冗長スキームの概略上面図である。図３Ｃは、図２Ｂに関して前述したのと同じ冗長構成を表す。示されるように、各ＬＥＤマトリクス１１５は、単一の画素ドライバチップ１１０によって駆動され、ＬＥＤマトリクス１１５は、画素ドライバチップのアレイ内の別の画素ドライバチップ１１０の出力ドライバに結合されていない。図３Ｃの画素ドライバチップは、図３Ｂに関して前述したものと同様であり得る。この場合、画素ドライバチップ１１０の数を低減することができ、したがって、シリコンコストを下げることによってディスプレイコストを下げることができる。しかしながら、画素ドライバチップの冗長性の欠如は、ＤＰＰＭ許容値を低下させる可能性があり、ディスプレイパネルの歩留まりは低下する可能性がある。これは、ＬＥＤの冗長ストリング１０７Ｐ、１０７Ｒ及びドライバ端子スイッチ１３０に起因するＤＰＰＭ許容値を維持しながら、ＬＰＭサイズ、したがってＬＥＤマトリクス１１５サイズを減少させることによってバランスを取ることができる。

【0036】

図３Ａ～図３Ｃに示される特定の構成では、画素ドライバ回路１５０－０の第１の部分（スライス０）及び画素ドライバ回路１５０－１の第２の部分（スライス１）は、別個のスライス（スライス０、１）として示されている。図３Ａ～図３Ｂに示される例示的な実装形態では、そのようなスライス冗長性は、画素ドライバチップの冗長性を容易にすることができ、隣接する画素ドライバチップ１１０は、対応するＬＥＤマトリクス１１５に対して互いにバックアップすることができる。このようにして、隣接する画素ドライバチップ１１０のスライス０／１は、同じマトリクス１１５と関連付けられた同じタイミングを共有することができる。更に、同じ画素ドライバチップ１１０内のスライス０／１は、制御ビット及び画素ビットを独立して受信及び記憶するための独立したロジックを含むことができる。図３Ｃに示される特定の実施形態では、隣接する画素ドライバチップ１１０は、対応するＬＥＤマトリクス１１５に対して互いにバックアップしない。そのような実施形態では、別個のスライスのための画素ドライバ回路１５０－０、１５０－１の部分は、任意選択的に、制御ビット及び画素ビットを独立して受信及び記憶するための独立したロジックを含み得る。それにもかかわらず、画素ドライバ回路１５０－０、１、．．ｎの２つ以上の部分への分割は、機能グループ（ドライバ端子のグループなどを含む）を試験するために利用することができ、制御及び画素ビットを独立して受信及び記憶するために独立したロジックを必要としないようにできる。したがって、各個々の画素ドライバパッドを試験する必要がないようにできる。更に、そのようなグループ化は、さらなる機能ブロック冗長性の実装に利用され得る。

【0037】

ここで図４を参照すると、データ負荷の視点からのある実施形態による、画素ドライバチップ１１０の入力／出力端子の高レベル概略図が提供される。データ走査は、垂直データ信号３５０（列ドライバから発信される）及び、水平データクロック信号３３０、３４２（行ドライバ又はハイブリッド画素ドライバ／行ドライバチップから発信される）を使用するラスタ走査に基づく。更に図４に示されるのは、ＬＥＤ行相互接続部２６２に出力するための行端子１２２、及び、図２Ａ～図２Ｂに関して先に説明したように、画素ドライバチップ１１０の両方の部分（例えば、スライス０，１）のＬＥＤ列相互接続部２１２（一次相互接続部２１２Ｐ、冗長相互接続部２１２Ｒ）のドライバ端子１２０（一次ドライバ端子１２０Ｐ、冗長ドライバ端子１２０Ｒ）である。

【0038】

各スライス１／０は、データクロック３３０、３４２、構成クロック３３２、３４４、発光クロック３３８、３４６の別個の入力をそれぞれ受信することができる。加えて、各スライスは、別個のＬＥＤ色（例えば、Ｒ、Ｇ、Ｂ）のための複数の発光クロック入力３３８、３４６を含み得る。画素ドライバチップ１１０は、行同期信号３３４、フレーム同期信号３３６、及び垂直同期トークン（ＶＳＴ）３４０などのグローバル信号の入力を更に含み得る。

【0039】

いくつかの実施形態によれば、各画素ドライバチップ１１０の第１の部分（例えば、スライス１）及び第２の部分（例えば、スライス０）は、任意選択的に、対応するデータレジスタ３３５、３４５（図４Ｂを参照）に記憶されるように、制御ビット及び画素ビットを独立して受信（例えば、捕捉）することができる。動作中、構成クロック信号３３２、３４４は、データ信号３５０からの制御（構成）ビット又は画素ビットが更新されるかどうかを宣言するために、画素ドライバチップ１１０のスライスに送信される。画素ドライバチップ１１０のスライスの制御（構成）ビット又は画素ビットは、構成クロック信号３３２、３４４がハイ側になり、対応するスライス１／０のデータクロック３３０、３４２と重複するときに更新される。

【0040】

実施形態によれば、画素ドライバチップ１１０は、代替的又は追加的に選択的冗長性特徴を含み得る。図４Ｂは、画素ドライバチップ１１０内に見られる様々な機能ブロックの概略図である。示されるように、選択的冗長性４００は、様々な機能ブロック内に含めることができ、例えば、電流ソースブロック内に追加の電流源／スイッチを提供し、又はメモリブロック内にメモリ／スイッチを提供し、これらのすべてが対応する冗長コンタクトパッド／端子４０２を有し得る（図６を参照）。そのような冗長なコンタクトパッド／端子４０２はまた、図１Ｂのコンタクトパッド１１２の一部であり得る。更に、冗長コンタクトパッド／端子４０２は、行同期信号３３４、フレーム同期信号３３６、及び垂直同期トークン（ＶＳＴ）３４０、並びに様々な電源などのグローバル信号Ｉ／Ｏのために作られ得る。

【0041】

ここで図５を参照すると、ある実施形態による、ドライバ端子スイッチ１３０及び任意選択の冗長画素ドライバ回路を備えた画素ドライバチップの部分回路図が提供されている。一般に、図５は、画素ドライバ回路１５０－０の第１の部分（スライス０に対応する）と画素ドライバ回路１５０－１の第２の部分（スライス１に対応する）との間に結合された冗長回路１５０－Ｒ（例えば、冗長スライス）を含む、スライス冗長性の高レベルルーティングを示す。示されるように、それぞれの画素ドライバ回路は、デジタルブロック１５２及びアナログブロック１５４を有することができる。図示された特定の実施形態では、データ（例えば、デジタル）は、デジタルスライス１５２－０に、例えばデータレジスタ３３５から入力することができる。データ（例えば、デジタル）は、デジタルスライス１５２－１に、例えばデータレジスタ３４５から入力することができる。デジタルブロック１５２－０、１５２－１は、それぞれ任意選択のアナログブロック１５４－０、１５４－１に入力することができ、これらはそれぞれ、出力ドライバ１４０－０、１４０－１に入力される。例えば、アナログブロックは、電流源を提供することができる。様々な信号１５６、１５８は、様々なデジタルブロック１５２及びアナログブロック１５４に入力される。例えば、これらは、発光クロック、ＶＳＴなどを含み得る。前述の説明と同様に、ドライバ端子スイッチ１３０は、一次ドライバ端子１２０Ｐ又は冗長ドライバ端子１２０Ｒのいずれかを選択するために、出力ドライバ１４０の出力に接続されている。

【0042】

ある実施形態では、例えば、データレジスタ３３５、３４５からのデータ（デジタル）入力は、冗長回路１５０－Ｒのマルチプレクサ１５１に入力される。マルチプレクサ１５１は、冗長デジタルブロック１５２－Ｒへの出力を有し、それが、スライス０／１のデジタルブロック及びアナログブロックと同様に動作し得る任意選択の冗長アナログブロック１５４－Ｒに出力される。冗長アナログブロック１５４－Ｒは、電流源を冗長出力ドライバ１４０－Ｒに出力することができる。図示される実施形態では、第１の冗長回路選択スイッチ１７０－０Ｒは、冗長出力ドライバ１４０－Ｒと（スライス０のための）第１のドライバ端子スイッチ１３０との間に位置する。第２の冗長選択回路スイッチ１７０－１Ｒは、冗長出力ドライバ１４０－Ｒと（スライス１のための）第１のドライバ端子スイッチ１３０との間に位置する。同様に、選択回路スイッチ１７０－０及び１７０－１は、出力ドライバ１４０－０、１４０－１とそれらのそれぞれのドライバ端子スイッチ１３０との間に提供され得る。

【0043】

図４Ｂに関して説明したように、選択的冗長性特徴は、追加のメモリ（例えば、データレジスタ３３５、３４５）、電流源（例えば、アナログブロック１５４）、画素データ及び制御データラッチなどに関連付けられたグローバル信号などの、特定の機能ブロックに対して含まれ得る。図５に示す特定の実施形態では、冗長性は、画素ドライバチップ１１０の構成ブロックについては必要ではない。

【0044】

ここまでのところ、様々な冗長構成のためのビルディングブロックを、別個か、又は特定の組み合わせで説明してきた。しかしながら、様々なビルディングブロックを組み合わせて、指定された冗長性を達成することができることを理解されたい。図６は、様々な実施形態で使用することができる冗長ビルディングブロックの組み合わせを含む、画素ドライバチップ１１０の概略図である。特に、図６は、画素ドライバ回路１５０－０の第１の部分（スライス０に対応する）、画素ドライバ回路１５０－１の第２の部分（スライス１に対応する）、並びに冗長回路１５０－Ｒを示す。また、一次ドライバ端子１２０Ｐと冗長ドライバ端子１２０Ｒとの間の複数のドライバ端子スイッチ１３０も示されている。更に、示されているのは、選択的冗長性特徴に対応する冗長コンタクトパッド／端子４０２である。これらの様々なビルディングブロックは、様々な好適な配置で組み合わされて、最小ＤＰＰＭ及びＬＰＭサイズのために必要なだけの冗長性を有する画素ドライバチップを製造することができる。

【0045】

図７Ａは、アップ／ダウン冗長スキームに配置されたドライバ端子スイッチ１４０を有する画素ドライバチップを含む冗長スキームの概略上面図である。示されるように、図７Ａは、ドライバ端子スイッチ１３０、冗長回路１５０－Ｒ、又は追加の端子４０２を有する選択的冗長性特徴の冗長ビルディングブロックを実装していない。

【0046】

図７Ｂは、ある実施形態による、バックアップ画素ドライバチップを備えた冗長スキームに配置されたドライバ端子スイッチを有する画素ドライバチップを含む冗長スキームの概略上面図である。示されるように、図７Ｂは、ドライバ端子スイッチ１３０の冗長ビルディングブロックを実装している。このようにして、各画素ドライバチップ１１０の各スライス０／１は、隣接する画素ドライバチップ１１０のためのスライスに冗長性を提供することができる。例示的な動作方法は、スライスがデフォルトとして一次又は冗長のいずれかとして割り当てられ、リプログラミングが欠陥の場合にのみ必要である、マスタ／スレーブ配置を含む。別の動作方法では、列内の他の画素ドライバチップごとに、アクティブ又は非アクティブ（すなわち、バックアップ）である。代替的に、ドライバ端子スイッチ１３０は、一次ドライバ端子１２０Ｐ及び冗長ドライバ端子１２０Ｒのアクティブな組み合わせに対して任意の好適な様式で選択することができる。

【0047】

図７Ｃａ～７Ｃｂは、ある実施形態による、単一の画素ドライバチップを有する冗長スキームに配置されたドライバ端子スイッチを有する画素ドライバチップを含む冗長スキームの概略上面図である。図７Ｃａ～図７Ｃｂは両方とも、ドライバ端子スイッチ１３０の冗長ビルディングブロックを実装している。そのような単一の画素ドライバチップ配置では、各ＬＥＤマトリクス１１５は、単一の画素ドライバチップ１１０のみに接続されている。図７Ｃｂに示される実施形態は、選択的冗長性特徴に対応する冗長コンタクトパッド／端子４０２を更に含む。

【0048】

図７Ｃｃは、ある実施形態による、ドライバ端子スイッチを有する画素ドライバチップと、単一の画素ドライバチップを有する冗長スキームに配置された冗長画素ドライバ回路とを含む冗長スキームの概略上面図である。図７Ｃｃに示される特定の実施形態は、冗長回路１５０－Ｒの追加をした図７Ｃｂのものと同様である。実施形態は、図７Ａ～図７Ｃｃに具体的に例示される特定の組み合わせに限定されず、本明細書に記載の様々な冗長ビルディングブロックは、任意の好適な方法で組み合わされ得ることを理解されたい。例えば、図７ｂ～７ｃの実装形態は、画素ドライバ回路１５０－０、１５０－１、１５０－Ｒ、．．．１５０－ｎの別個の部分無しで実行され得る。

【0049】

図８～１１は、様々な実施形態が実装され得る様々なポータブル電子システムを示す。図８は、ハウジング８０２内にパッケージングされたディスプレイスクリーン１０１を含んだディスプレイパネル１０３を含む、例示的な携帯電話８００の図である。図９は、ハウジング９０２内にパッケージングされたディスプレイスクリーン１０１を含んだディスプレイパネル１０３を含む、例示的なタブレットコンピューティングデバイス９００を示す。図１０は、ハウジング１００２内にパッケージングされたディスプレイスクリーン１０１を含んだディスプレイパネル１０３を含む、例示的なウェアラブルデバイス１０００を示す。図１１は、ハウジング１１０２内にパッケージングされたディスプレイスクリーン１０１を含んだディスプレイパネル１０３を含む、例示的なラップトップコンピュータ１１００を示す。

【0050】

図１２は、本明細書に記載のディスプレイパネル１０３を含むポータブル電子デバイス１２００の実施形態のシステム図を示す。ポータブル電子デバイス１２００は、システムを管理し命令を実行するためのプロセッサ１２２０及びメモリ１２４０を含む。このメモリには、フラッシュメモリ等の不揮発性メモリが含まれ、更にスタティック又はダイナミックランダムアクセスメモリ（ＲＡＭ）等の揮発性メモリが含まれ得る。メモリ１２４０は、ファームウェア及び構成ユーティリティを記憶する、読取り専用メモリ（ＲＯＭ）専用の部分を更に含むことができる。

【0051】

このシステムはまた、電力モジュール１２８０（例えば、可撓性電池、有線又は無線の充電回路、など）、周辺インタフェース１２０８、及び１つ以上の外部ポート１２９０（例えば、ユニバーサルシリアルバス（ＵＳＢ）、ＨＤＭＩ（登録商標）、ディスプレイポート、及び／又はその他）をもまた、含んでいる。一実施形態では、ポータブル電子デバイス１２００は、１つ以上の外部ポート１２９０とインタフェースするように構成された通信モジュール１２１２を含んでいる。例えば、通信モジュール１２１２は、１つ以上の送受信機を含むことができ、これらの送受信機は、ＩＥＥＥ（登録商標）規格、３ＧＰＰ（登録商標）規格、又は他の通信規格、４Ｇ、５Ｇなどに準拠して機能し、１つ以上の外部ポート１２９０を介してデータを送受信するように構成されている。通信モジュール１２１２は、１つ以上の携帯電話基地局又は基地局を含む広域ネットワークと通信するように構成された１つ以上のＷＷＡＮ送受信機を追加的に含んで、ポータブル電子デバイス１２００を追加のデバイス又は構成要素に通信可能に接続することができる。更に、通信モジュール１２１２は、ポータブル電子デバイス１２００をローカルエリアネットワーク及び／又はパーソナルエリアネットワーク（Ｂｌｕｅｔｏｏｔｈネットワーク等）に接続するように構成された、１つ以上のＷＬＡＮ及び／又はＷＰＡＮの送受信機を含むことができる。

【0052】

ディスプレイシステム１２００は、更に、例えば、近接センサ、周辺光センサ、又は赤外トランシーバなどの１つ以上のセンサからの入力を管理するセンサコントローラ１２７０を含むことができる。一実施形態では、本システムは、音声出力用の１つ以上のスピーカ１２３４、及び音声を受け取るための１つ以上のマイクロフォン１２３２を含む音声モジュール１２３１を含んでいる。実施形態では、スピーカ１２３４及びマイクロフォン１２３２は、圧電構成要素とすることができる。ポータブル電子デバイス１２００は、入力／出力（Ｉ／Ｏ）コントローラ１２２２、ディスプレイスクリーン１０１、及び追加の入出力構成要素１２１８（例えば、キー、ボタン、光源、ＬＥＤ、カーソル制御デバイス、触覚デバイス、及びその他）を更に含む。ディスプレイスクリーン１０１及び追加のＩ／Ｏ構成要素１２１８は、ユーザインタフェース（例えば、ユーザに情報を提示すること、及び／又はユーザから入力を受け取ること、に関連するポータブル電子デバイス１２００の一部）の部分を形成すると考えることができる。

【0053】

本明細書に記載の様々な実施形態は、特定の冗長性を達成するために様々な好適な方法で組み合わされ得る。ある実施形態では、ディスプレイパネル１０３は、ＬＥＤマトリクス１１５の対応するアレイに接続された画素ドライバチップ１１０のアレイを含み、ＬＥＤマトリクスのアレイは、第１のＬＥＤマトリクス１１５－Ａを含み、画素ドライバチップのアレイは、第１のＬＥＤマトリクス１１５－Ａに接続された第１の画素ドライバチップ１１０（例えば、図３Ａ～図３Ｃの中央の画素ドライバチップを参照）を含む。

【0054】

第１のＬＥＤマトリクス１１５－Ａは、ＬＥＤの複数の第１の一次ストリング１０７Ｐと、ＬＥＤの複数の冗長ストリング１０７Ｒとを含み得る。示されるように、第１の画素ドライバチップは、ＬＥＤの複数の第１の一次ストリング１０７Ｐと結合された対応する複数の第１の一次ドライバ端子１２０Ｐと、ＬＥＤの複数の第１の冗長ストリング１０７Ｒと結合された対応する複数の第１の冗長ドライバ端子１２０Ｒとを含む。第１の画素ドライバチップ１１０は、出力ドライバ１４０－０の第１のグループ及びドライバ端子スイッチ１３０の第１のグループを含む画素ドライバ回路１５０－０の第１の部分を更に含むことができ、各第１の出力ドライバ１４０－０は、第１の一次ドライバ端子１２０Ｐ又は第１の画素ドライバチップ１１０の第１の冗長ドライバ端子１２０Ｒのいずれかを選択するための対応する第１のドライバ端子スイッチ１３０に接続されている。実施形態によるドライバ端子スイッチは、トライステートスイッチであり得る。

【0055】

実施形態によるＬＥＤマトリクスのアレイは、第１の画素ドライバチップ１１０が接続されている第２のＬＥＤマトリクス１１５－Ｂを更に含むことができる。同様に、第２のＬＥＤマトリクス１１５－Ｂは、ＬＥＤの複数の第２の一次ストリング１０７Ｐと、ＬＥＤの複数の第２の冗長ストリング１０７Ｒとを含む。第１の画素ドライバチップ１１０（中央）は、ＬＥＤの複数の第２の一次ストリング１０７Ｐと結合された対応する複数の第２の一次ドライバ端子１２０Ｐと、ＬＥＤの複数の第２の冗長ストリング１０７Ｒと結合された対応する複数の第２の冗長ドライバ端子１２０Ｒとを含む。示されるように、第１の画素ドライバチップ１１０はまた、出力ドライバ１４０－１の第２のグループ及び第２のドライバ端子スイッチ１３０の第２のグループを含む画素ドライバ回路１５０－１の第２の部分を含むことができ、各第２の出力ドライバ１４０－１は、第１の画素ドライバチップ１１０（中央）の、第２の一次ドライバ端子１２０Ｐ又は第２の冗長ドライバ端子１２０Ｒのいずれかを選択するために、対応する第２のドライバ端子スイッチ１３０に接続されている。

【0056】

画素ドライバチップのアレイは、第１のＬＥＤマトリクス１１５－Ａ及び第３のＬＥＤマトリクス１１５－Ｃに接続された第２の画素ドライバチップ１１０（例えば、図３Ｂに示される上部画素ドライバチップ１１０）を含み得る。同様に、第３のＬＥＤマトリクス１１５－Ｃは、ＬＥＤの複数の第３の一次ストリング１０７Ｐと、ＬＥＤの複数の第３の冗長ストリング１０７Ｒとを含むことができる。第２の画素ドライバチップ１１０は、第３の出力ドライバ１４０－０の第３のグループと、第３のＬＥＤマトリクス１１５－Ｃ内のＬＥＤの複数の第３の一次ストリング１０７Ｐと結合された対応する複数の第３の一次ドライバ端子１２０Ｐと、第３のＬＥＤマトリクス１１５－Ｃ内のＬＥＤの複数の第３の冗長ストリング１０７Ｒと結合された対応する複数の第３の冗長ドライバ端子１２０Ｒと、を含むことができる。示されるように、第２の画素ドライバチップ１１０は、出力ドライバ１４０－１の第４のグループ、及び第１のＬＥＤマトリクス１１５－Ａ内のＬＥＤの第１の一次ストリング１０７Ｐと結合された対応する複数の第４の一次ドライバ端子１２０Ｐ、及び第１のＬＥＤマトリクス１１５－Ａ内のＬＥＤの複数の第１の冗長ストリング１０７Ｒと結合された対応する複数の第４の冗長ドライバ端子１２０Ｒを含むことができる。各第３の出力ドライバ１４０－０は、対応する第３のドライバ端子スイッチ１３０に接続されていて、第２の画素ドライバチップの第３の一次ドライバ端子１２０Ｐ又は（例えば、第３のＬＥＤマトリクス１１５－Ｃに接続されている）第３の冗長ドライバ端子１２０Ｒのいずれかを選択することができ、各第４の出力ドライバ１４０－１は、対応する第４のドライバ端子スイッチに接続されていて、第２の画素ドライバチップの第４の一次ドライバ端子１２０Ｐ又は（例えば、第１のＬＥＤマトリクス１１５－Ａに接続されている）第４の冗長ドライバ端子１２０Ｒのいずれかを選択することができる。図２Ａに示すように、複数の行相互接続部２６２は、第１の画素ドライバチップの第１の複数の行端子１２２（スライス０）と、第２の画素ドライバチップの対応する第２の複数の行端子１２２（スライス１）との間に接続されている場合がある。更に、各行相互接続部２６２は、ＬＥＤの複数の第１の冗長ストリング１０７Ｒ及び第１のＬＥＤマトリクス１１５－ＡのＬＥＤの複数の第１の一次ストリング１０７Ｐの両方における一次及び冗長ＬＥＤの行に結合している場合がある。画素ドライバ回路の第１及び第２の部分１５０－０、１５０－１の各々は、制御及び画素ビットをそれぞれ独立して受信するための独立したロジックを含むことができる。

【0057】

ある実施形態では、第１のＬＥＤマトリクス１１５－Ａ及び第２のＬＥＤマトリクス１１５－Ｂは、画素ドライバチップのアレイ内の別の画素ドライバチップの出力ドライバに結合されておらず、例えば、図３Ｃを参照されたい。複数の行相互接続部２６２は、第１の画素ドライバチップ１１０の第１の複数の行端子１２２（例えば、図３Ｃの中央のチップ）に接続されている場合があり、各行相互接続部２６２は、ＬＥＤの複数の第１の冗長ストリング１０７Ｒ及び第１のＬＥＤマトリクス１１５－ＡのＬＥＤの複数の第１の一次ストリング１０７Ｐの両方の一次及び冗長ＬＥＤの行に結合されている。図２Ｂに示すように、画素ドライバチップ１１０は、同様に、ＬＥＤの複数の第１の冗長ストリング１０７Ｒと、第２のＬＥＤマトリクス１１５－ＢのＬＥＤの複数の第１の一次トリング１０７Ｐの両方において、一次及び冗長ＬＥＤの行に結合されている場合がある。両方の場合において、行相互接続部２６２は、図２Ａに示すように隣接する画素ドライバチップ１１０に接合されない場合がある。

【0058】

実施形態による画素ドライバチップ１１０は、追加の冗長性特徴を含み得る。ある実施形態では、冗長回路１５０－Ｒ（例えば、図５を参照）は、画素ドライバ回路１５０－０の第１の部分と画素ドライバ回路１５０－１の第２の部分との間に結合している場合がある。第１の冗長回路選択スイッチ１７０－Ｒは、冗長出力ドライバ１４０－Ｒと第１のドライバ端子スイッチ１３０との間（画素ドライバ回路１５０－０の第２の部分内）に接続している場合があり、第２の冗長回路選択スイッチ１７０－１Ｒは、冗長出力ドライバ１４０－Ｒと第２のドライバ端子スイッチ１３０との間（画素ドライバ回路１５０－１の第２の部分内）に接続している場合がある。更に、第１のデジタル入力３３５及び第２のデジタル入力３４５は、冗長回路１５０－Ｒ内のマルチプレクサ１５１に接続している場合がある。追加の冗長回路構成が企図され、実施形態はそのように限定されないことを理解されたい。冗長性は、画素ドライバ回路内の様々な機能ブロックに含まれ得る。例えば、冗長電流源が含まれ得る。ある実施形態では、画素ドライバ回路の第１の部分は、第１の冗長電流源コンタクトパッド（例えば、図１Ｂのコンタクトパッド１２２）を含み、画素ドライバ回路の第２の部分は、第２の冗長電流源コンタクトパッド（例えば、図１Ｂのコンタクトパッド１２２）を含む。多様な冗長コンタクトパッドが、冗長な機能ブロックと共に含まれ得る。

【0059】

本実施形態の種々の態様の利用において、ディスプレイパネル冗長スキームを形成するために、上記実施形態の組み合わせ又は変形が可能であることが、当業者には明らかとなるであろう。実施形態について、構造上の特徴及び／又は方法論的な作業に特定の言語で説明したが、添付の特許請求の範囲は、必ずしも上述した特定の特徴又は作業に限定されないことを理解されたい。開示した特定の特徴及び行為は、むしろ、説明上有用な特許請求の範囲の実施形態として理解されたい。

【図1A】

【図1B】

【図2A】

【図2B】

【図3A】

【図3B】

【図3C】

【図4A】

【図4B】

【図5】

【図6】

【図7A】

【図7B】

【図7Ca】

【図7Cb】

【図7Cc】

【図8】

【図9】

【図10】

【図11】

【図12】