▶ オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングの特許一覧
特許7480350ビーム放射半導体チップおよびビーム放射半導体チップの製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-04-26
(45)【発行日】2024-05-09
(54)【発明の名称】ビーム放射半導体チップおよびビーム放射半導体チップの製造方法
(51)【国際特許分類】
H01S 5/10 20210101AFI20240430BHJP
【ＦＩ】
H01S5/10
【請求項の数】
12
(21)【出願番号】P 2022568773
(86)(22)【出願日】2021-05-10
(65)【公表番号】
(43)【公表日】2023-06-14
(86)【国際出願番号】 EP2021062303
(87)【国際公開番号】W WO2021228755
(87)【国際公開日】2021-11-18
【審査請求日】2022-12-09
(31)【優先権主張番号】102020205940.3
(32)【優先日】2020-05-12
(33)【優先権主張国・地域又は機関】DE
(73)【特許権者】
【識別番号】599133716
【氏名又は名称】エイエムエス－オスラム インターナショナル ゲーエムベーハー
【氏名又は名称原語表記】ａｍｓ－ＯＳＲＡＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＧｍｂＨ
【住所又は居所原語表記】Ｌｅｉｂｎｉｚｓｔｒａｓｓｅ ４， Ｄ－９３０５５ Ｒｅｇｅｎｓｂｕｒｇ， Ｇｅｒｍａｎｙ
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100098501
【弁理士】
【氏名又は名称】森田 拓
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100134315
【弁理士】
【氏名又は名称】永島 秀郎
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】クリストフ アイヒラー
(72)【発明者】
【氏名】ラース ネーレ
(72)【発明者】
【氏名】スヴェン ゲアハート
【審査官】村井 友和
(56)【参考文献】
【文献】特開昭６１－２６７３８７（ＪＰ，Ａ）
【文献】特開昭６３－３０２５８６（ＪＰ，Ａ）
【文献】特開２０１９－１２５７３８（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／０３５６１０８（ＵＳ，Ａ１）
【文献】欧州特許出願公開第０２３０２７４７（ＥＰ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｓ ５／００－５／５０
(57)【特許請求の範囲】
【請求項1】
ビーム放射半導体チップ（１）であって、前記ビーム放射半導体チップ（１）は、電磁ビームを生成するように構成されている活性領域（３）を含む半導体基体（２）と
第１端部領域（７）および第２端部領域（８）を含む共振器（６）と、
前記活性領域（３）を完全に貫通する、前記半導体基体（２）における少なくとも１つの凹部（１１）と有し、
前記活性領域（３）は、前記共振器（６）に配置されており、
前記凹部（１１）により、前記電磁ビームに対する反射率があらかじめ設定され、
前記第２端部領域（８）では、前記半導体基体（２）に高反射性ミラー層（１２）が配置されており、
電流を前記半導体基体（２）に印加するように構成されている第１コンタクト層（１５）が前記半導体基体（２）に配置されており、
前記半導体基体（２）には、第２コンタクト層（１６）が配置されており、
前記第１コンタクト層（１５）は横方向に、前記第２コンタクト層（１６）に対して離隔されており、かつ
前記凹部（１１）は、前記第１コンタクト層（１５）と前記第２コンタクト層（１６）との間に配置されており、かつ
前記凹部（１１）は、前記第１端部領域（７）に配置されているか、または
前記凹部（１１）は、前記第１端部領域（７）と前記第２端部領域（８）との間に配置されている、ビーム放射半導体チップ（１）。
【請求項2】
誘電体層（１７）が、前記凹部（１１）に配置されている、請求項１記載のビーム放射半導体チップ（１）。
【請求項3】
前記誘電体層（１７）は、前記凹部の少なくとも１つの側面（２０）を完全に覆っているか、または前記誘電体層（１７）は、前記凹部のそれぞれの側面（２０）に対して離隔されて配置されている、請求項２記載のビーム放射半導体チップ（１）。
【請求項4】
別の誘電体層（１８）が前記誘電体層（１７）に配置されており、かつ／または前記別の誘電体層（１８）は、前記凹部の少なくとも１つの側面（２０）に配置されているか、または、
前記別の誘電体層（１８）は、前記凹部のそれぞれの側面（２０）に対して離隔されて配置されている、請求項１記載のビーム放射半導体チップ（１）。
【請求項5】
前記誘電体層（１７）および／または前記別の誘電体層（１８）が配置されている前記凹部（１１）に導波構造体（１９）が配置されている、請求項４記載のビーム放射半導体チップ（１）。
【請求項6】
ビーム放射半導体デバイス（２２）であって、前記ビーム放射半導体デバイス（２２）は、請求項１から５までのいずれか１項記載の少なくとも２つのビーム放射半導体チップ（１）を有し、
前記半導体チップ（１）は、横方向に並んで配置されている、ビーム放射半導体デバイス（２２）。
【請求項7】
ビーム放射半導体チップ（１）の製造方法であって、前記ビーム放射半導体チップ（１）の製造方法は、電磁ビームを生成するように構成されている活性領域（３）を含む半導体基体（２）を準備するステップと、
前記活性領域（３）を完全に貫通する、前記半導体基体（２）における凹部（１１）を作製するステップと、
第１端部領域（７）および第２端部領域（８）を含み、前記活性領域（３）が配置されている共振器（６）を作製するステップとを有し、
前記凹部（１１）により、前記電磁ビームに対する反射率があらかじめ設定され、
前記第２端部領域（８）では、前記半導体基体（２）に高反射性ミラー層（１２）が配置されており、
電流を前記半導体基体（２）に印加するように構成されている第１コンタクト層（１５）が前記半導体基体（２）に配置されており、
前記半導体基体（２）には、第２コンタクト層（１６）が配置されており、
前記第１コンタクト層（１５）は横方向に、前記第２コンタクト層（１６）に対して離隔されており、かつ
前記凹部（１１）は、前記第１コンタクト層（１５）と前記第２コンタクト層（１６）との間に配置されており、かつ
前記凹部（１１）は、前記第１端部領域（７）に配置されているか、または
前記凹部（１１）は、前記第１端部領域（７）と前記第２端部領域（８）との間に配置されている、ビーム放射半導体チップ（１）の製造方法。
【請求項8】
ビーム放射半導体デバイス（２２）の製造方法であって、前記ビーム放射半導体デバイス（２２）の製造方法は、次のステップ、すなわち、それぞれ電磁ビームを生成するために構成されている活性領域（３）を含む半導体ウェーハ（２８）を準備するステップと、
前記活性領域（３）をそれぞれ完全に貫通する凹部（１１）を前記半導体ウェーハ（２８）に作製するステップと、
それぞれ１つの第１端部領域（７）および第２端部領域（８）を含む共振器（６）を作製し、この際にそれぞれ１つの前記活性領域（３）が、それぞれ１つの前記共振器（６）に配置されるようにするステップと、
前記半導体ウェーハ（２８）を半導体デバイス（２２）に個片化するステップとを有し、
それぞれの１つの前記共振器（６）に隣接している前記凹部（１１）により、前記第１端部領域（７）において、前記電磁ビームに対する第１反射率をあらかじめ設定し、前記第２端部領域（８）において、前記電磁ビームに対する第２反射率をあらかじめ設定し、
前記凹部（１１）に積層体（２３）を作製し、
前記凹部（１１）の第２領域（２７）において、少なくとも部分的に前記積層体（２３）をそれぞれ除去する、ビーム放射半導体デバイス（２２）の製造方法。
【請求項9】
前記積層体（２３）にマスク層（２５）を被着し、前記マスク層（２５）により、前記凹部（１１）において前記積層体（２３）のそれぞれ１つの第１領域（２６）を覆う、請求項８記載の方法。
【請求項10】
前記積層体（２３）は、前記積層体（２３）の誘電体層間に配置されているエッチングストップ層を有する、請求項８記載の方法。
【請求項11】
前記凹部（１１）において前記マスク層および前記積層体（２３）に別の積層体を作製し、前記凹部（１１）における前記第１領域（２６）では、前記別の積層体をそれぞれ完全に除去する、請求項９記載の方法。
【請求項12】
前記半導体ウェーハ（２８）を前記凹部（１１）によって個片化し、前記積層体（２３）により、前記第１領域（２６）においてそれぞれ前記第１反射率をあらかじめ設定し、前記積層体（２３）により、前記第２領域（２７）においてそれぞれ前記第２反射率をあらかじめ設定する、請求項９記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明では、ビーム放射半導体チップが示される。さらに、ビーム放射半導体チップの製造方法が示される。
【0002】
解決すべき課題は、改善されたビーム放射半導体チップを示すことである。さらに、このような半導体チップの製造方法を示したい。
【0003】
これらの課題は、請求項１の特徴的構成を有する半導体チップによって、また請求項１０のステップを有する方法によって解決される。半導体チップおよび半導体チップの製造方法の有利な実施形態は、それぞれの従属請求項の対象である。
【0004】
１つの実施形態によると、半導体チップには、電磁ビームを生成するように構成されている活性領域を備えた半導体基体が含まれている。好ましくは、半導体基体は、半導体基体の第１端面と、半導体基体の第２端面との間に横方向に延在している。半導体チップの少なくとも１つの実施形態によると、活性領域は、共振器に配置されている。
【0005】
１つの実施形態によると、半導体チップには、第１端部領域および第２端部領域を含む共振器が含まれている。
【0006】
１つの実施形態によると、半導体チップには、活性領域を完全に貫通する少なくとも１つの凹部が半導体基体に含まれている。凹部は好ましくは、垂直方向に延びる側面を有する。
【0007】
半導体チップの１つの実施形態によると、凹部により、電磁ビームに対する反射率が あらかじめ設定される。反射率に応じて、半導体チップは、例えば、半導体レーザダイオードであるか、またはスーパールミネッセント発光ダイオード、略してＳＬＥＤである。半導体チップがＳＬＥＤである場合、生成されるビームは、共振器においてスーパールミネッセントビームに増幅される。半導体チップがレーザダイオードである場合、生成されるビームは、共振器においてレーザビームに増幅される。
【0008】
半導体チップの１つの実施形態によると、第２端部領域では、半導体基体に高反射性ミラー層が配置されている。高反射性ミラー層は、活性領域で生成されるビームに対して好ましくは、少なくとも９５％の、特に少なくとも９９％の反射率を有する。
【0009】
半導体チップの１つの実施形態によると、凹部は、第１端部領域に配置されている。この実施形態では、凹部は好ましくは、半導体チップによって送出されるビームの特性を設定するように構成されている。
【0010】
半導体チップがＳＬＥＤである場合、凹部は、活性領域において生成されるビームおよび／またはスーパールミネッセントビームに対して好ましくは、最大で１０％、特に最大で１％の反射率を有する。半導体チップがレーザダイオードである場合、凹部は、活性領域において生成されるビームおよび／またはレーザビームに対して好ましくは、最大で９０％、特に最大で１０％の反射率を有する。
【0011】
凹部が第１端部領域に配置される場合、第１端面には好ましくは、反射防止層が配置される。反射防止層は、活性領域において生成されるビームに対して好ましくは、最大で１％、特に最大で０．０１％の反射率を有する。
【0012】
半導体チップの１つの実施形態によると、凹部は、第１端部領域と第２端部領域との間に配置されている。この実施形態では、凹部は好ましくは、半導体チップの領域を互いに電気的に絶縁するように構成されている。この実施形態では凹部は、活性領域において生成されるビームに対して好ましくは、最大で１％、特に最大で０．０１％の反射率を有する。
【0013】
凹部が第１端部領域と第２端部領域との間に配置される場合、第１端面には好ましくは、部分反射層が配置される。部分反射層は、活性領域において生成されるビームに対して好ましくは、最大で９０％、特に最大で１０％の反射率を有する。
【0014】
半導体チップの１つの実施形態によると、半導体基体には、電流を半導体基体に印加するように構成されている第１コンタクト層が配置されている。
【0015】
半導体チップの１つの実施形態によると、半導体基体には、第２コンタクト層が配置されている。この実施形態では、半導体チップは、セグメント化された半導体レーザである。
【0016】
半導体チップの１つの実施形態によると、凹部は、第１コンタクト層と第２コンタクト層との間に配置されている。
【0017】
半導体チップの１つの実施形態によると、凹部には誘電体層が配置されている。
【0018】
半導体チップの１つの実施形態によると、誘電体層は、凹部の少なくとも１つの側面を完全に覆っている。誘電体層は好ましくは、凹部の側面に直接に接触接続されている。
【0019】
半導体チップの１つの実施形態によると、誘電体層は、凹部のそれぞれの側面に対して離隔されて配置されている。
【0020】
半導体チップの１つの実施形態によると、別の誘電体層が、誘電体層に配置されている。別の誘電体層は好ましくは、誘電体層と直接に接触接続されている。
【0021】
半導体チップの１つの実施形態によると、別の誘電体層は、凹部の少なくとも１つの側面に配置されている。例えば、別の誘電体層と、凹部の側面との間には誘電体層が配置されている。択一的には、別の誘電体層は、凹部の側面に直接に接触接続されている。
【0022】
半導体チップの１つの実施形態によると、別の誘電体層は、凹部のそれぞれの側面に対して離隔されて配置されている。
【0023】
半導体チップの１つの実施形態によると、誘電体層および／または別の誘電体層が配置されている凹部には、導波構造体が配置されている。導波構造体は好ましくは、半導体基体と同じ屈折率を有する。
【0024】
さらに本発明では、本明細書で説明する少なくとも２つの半導体チップを含むビーム放射半導体デバイスが示される。これらの半導体チップは、１つの実施形態によると、横方向に並んで配置されている。
【0025】
さらに、本明細書で説明する半導体チップを製造することが可能な、半導体チップの製造方法が示される。
【0026】
したがって、半導体チップに関連して開示したすべての特徴的構成および実施形態は、方法および／または半導体デバイスにも関連して適用可能であり、その逆も同様である。
【0027】
この方法の１つの実施形態によると、電磁ビームを生成するように構成されている活性領域を含む半導体基体を準備する。
【0028】
この方法の１つの実施形態によると、活性領域を完全に貫通する凹部を半導体基体に作製する。好ましくは、次の式によって凹部の目標幅ｄＳｏｌｌを特定する。すなわち、ｄＳｏｌｌ＝ｍ×λ／（ｎＨＬ（４－０．３３５８８×ｓｑｒｔ(Ｒ)））であり、ｍは奇数の自然数であり、λは凹部におけるビームの波長であり、ｎＨＬは、半導体基体の屈折率であり、Ｒは、あらかじめ設定されるべき反射率である。さらに、ｎＨＬについては、許容範囲は最大で±１０％であり、ｄＳｏｌｌについては、許容範囲は最大で±５０％である。
【0029】
この方法の１つの実施形態によると、第１端部領域および第２端部領域を含み、活性領域が配置されている共振器を作製する。
【0030】
この方法の１つの実施形態によると、凹部により、電磁ビームに対する反射率をあらかじめ設定する。好ましくは、凹部を作製した後、凹部の横方向の幅を特定する。例えば、凹部は、エッチングされ、好ましくはλ／４よりも幅が広い凹部は、例えば、最大で１０μｍの、特に最大で２μｍの幅を有する。凹部の幅を特定した後、凹部の幅に応じ、例えば、伝達マトリクス法により、被着すべき誘電体層の幅および／または被着すべき別の誘電体層の幅を特定する。列または凹部における反射率についてのプロセスばらつきは、示した方法により、有利にはあとから調整することができ、これにより、歩留まりが良好になり、ひいてはコストが小さくなる。
【0031】
さらに、本明細書で説明している半導体デバイスを製造することが可能な、半導体デバイスの製造方法が示される。したがって、上記の方法に関連して開示したすべての特徴的構成および実施形態は、半導体チップの製造方法、半導体チップおよび／または半導体デバイスにも関連して適用可能であり、その逆も同様である。
【0032】
この方法の１つの実施形態によると、電磁ビームを生成するようにそれぞれ構成されている活性領域を含む半導体ウェーハを準備する。
【0033】
この方法の１つの実施形態によると、活性領域をそれぞれ完全に貫通する凹部を半導体ウェーハに作製する。例えば、マトリクス状に、行および列に沿って凹部を配置する。
【0034】
この方法の１つの実施形態によると、第１端部領域および第２端部領域をそれぞれ含む共振器を作製し、その際にそれぞれ１つの共振器にそれぞれ１つの活性領域を配置する。
【0035】
この方法の１つの実施形態によると、半導体ウェーハを半導体デバイスに個片化する。例えば、ソーイング、レーザ切断、ステルスダイシングまたブレークによって半導体ウェーハを個片化する。
【0036】
この方法の１つの実施形態によると、１つの共振器にそれぞれ隣接している凹部により、第１端部領域において、電磁ビームに対して第１反射率をあらかじめ設定し、第２端部領域において、電磁ビームに対する第２反射率をあらかじめ設定する。
【0037】
この方法の少なくとも１つの実施形態によると、凹部において積層体を作製する。積層体には、例えば、複数の誘電体層から成る積層体が含まれている。積層体の誘電体層間にはさらに、例えば、金属層または半導体層のような１つまたは複数の中間層を配置することができる。付加的または択一的には、積層体の外側の誘電体層に中間層を配置することも可能である。積層体の複数の誘電体層は、少なくとも部分的に互いに異なって構成されている。積層体の誘電体層には、例えば、少なくとも部分的に相異なる材料が含まれており、かつ／または少なくとも部分的に相異なる厚さで構成されている。
【0038】
さらに、次に、凹部において積層体に金属層を作製することができる。金属層は、少なくとも１つの金属を含むかまたは少なくとも１つの金属から構成される。金属層は、例えば、生成されるビームに対して反射性を有するように構成されている。この場合、金属層は、生成されるビームに対し、少なくとも９０％の、特に少なくとも９５％または９８％の反射率を有する。
【0039】
この方法の少なくとも１つの実施形態によると、積層体にマスク層を被着する。
【0040】
この方法の少なくとも１つの実施形態によると、マスク層により、凹部において積層体の第１領域をそれぞれ覆う。
【0041】
この方法の少なくとも１つの実施形態によると、凹部の第２領域において少なくとも部分的に積層体をそれぞれ除去する。さらに、凹部の第２領域において金属層もそれぞれ完全に除去する。
【0042】
この方法の少なくとも１つの実施形態によると、積層体は、積層体の誘電体層間に配置されているエッチングストップ層を有する。例えば、エッチング法により、エッチングストップ層まで積層体を除去する。
【0043】
エッチング層は、本発明では、例えば、エッチング耐性層によって形成される。択一的には、エッチングストップ層は、あらかじめ定められた材料組成を有するあらかじめ定められた層である。この場合、エッチングストップ層のあらかじめ定められた材料組成に依存して、凹部の第２領域において積層体を少なくとも部分的に除去する。例えば、エッチングストップ層は、エッチング耐性に構成されない。エッチングの際に、例えば、エッチングストップ層のあらかじめ定められた材料組成を検出すると、エッチングプロセスを停止する。
【0044】
第１領域および第２領域はそれぞれ、凹部の側面から凹部の中心に向かって延びている。例えば、第１領域および第２領域は同じ幅で構成されている。択一的には第１領域の幅と、第２領域の幅とは互いに異なっている。
【0045】
この方法の少なくとも１つの実施形態によると、凹部においてマスク層および積層体に別の積層体を作製する。別の積層体には、別の誘電体層および／または別の中間層が含まれていてよい。凹部の第１領域において、別の積層体をそれぞれ完全に除去する。例えば、凹部の第１領域において金属層もそれぞれ完全に除去する。この場合、マスク層を除去することにより、別の積層体を除去する。これは、例えば、リフトオフプロセスである。
【0046】
この方法の少なくとも１つの実施形態によると、凹部により、半導体ウェーハを個片化する。例えば、第１領域と第２領域との間で個片化されてよい。択一的には、第１領域による切断により、または第２領域による切断によって個片化されてよい。
【0047】
この方法の少なくとも１つの実施形態によると、積層体により、第１領域において第１反射率をそれぞれあらかじめ設定し、積層体により、第２領域において第２反射率をそれぞれあらかじめ設定する。
【0048】
択一的には、積層体および金属層により、例えば、第１領域においてそれぞれ第１反射率をあらかじめ設定し、積層体により、第２領域においてそれぞれ第２反射率をあらかじめ設定する。
【0049】
択一的には、積層体により、例えば、第１領域においてそれぞれ第１反射率をあらかじめ設定し、積層体および別の積層体により、第２領域においてそれぞれ第２反射率をあらかじめ設定する。
【0050】
積層体は、例えば、第１領域では、活性領域において生成されるビームに対して高反射性に構成されている。この場合、第１反射率は、生成されるビームに対し、少なくとも９０％の、特に少なくとも９５％または９８％の反射率を有する。
【0051】
積層体は、例えば、第２領域では、活性領域において生成されるビームに対して反射を防止するように構成されている。この場合、第２反射率は、生成されるビームに対し、最大で８０％の、最大で５０％の、または最大で２０％の、特に最大で１％もしくは最大で０．０１％の反射率を有する。例えば、緑色の光が生成される場合、反射率は最大で８０％であり、例えば、青色の光が生成される場合、反射率は最大で５０％である。
【0052】
このようにして生成される半導体デバイスは、次いで半導体チップに個片化可能である。
【0053】
以下では、実施例および所属の図面に基づき、本明細書で説明する半導体チップ、半導体デバイス、および本明細書で説明する、半導体チップの製造方法を詳しく説明する。
【図面の簡単な説明】
【0054】
【図1】ウェブ２１を含む半導体基体２を備えた、１つの実施例による半導体チップ１の平面図である。
【図2】共振器６が第１端面９と第２端面１０との間に延在している、別の実施例による半導体チップ１の平面図である。
【図4】第１コンタクト層１５だけを有する４つの半導体チップ１を有する、１つの実施例による半導体デバイス２２の平面図である。
【図5】半導体チップ１の共振器６はそれぞれ異なる長さを有する、１つの実施例による半導体デバイス２２の平面図である。
【図6】半導体チップ１の共振器６はそれぞれ異なる長さを有する、別の１つの実施例による半導体デバイス２２の平面図である。
【図7】半導体デバイス２２を製造するための１つの方法ステージを示す図である。
【図8】半導体デバイス２２を製造するための別の１つの方法ステージを示す図である。
【図9】半導体デバイス２２を製造するためのさらに別の１つの方法ステージを示す図である。
【図10】半導体デバイス２２を製造するためのさらに別の１つの方法ステージを示す図である。
【図11】半導体デバイス２２を製造するためのさらに別の１つの方法ステージを示す図である。
【図12】誘電体層１７が配置されている凹部１１の断面図である。
【図13】誘電体層１７が配置されている凹部１１の別の断面図である。
【図14】誘電体層１７が配置されている凹部１１のさらに別の断面図である。
【図15】誘電体層１７が配置されている凹部１１のさらに別の断面図である。
【図16】誘電体層１７が配置されている凹部１１のさらに別の断面図である。
【図17】誘電体層１７が配置されている凹部１１のさらに別の断面図である。
【図18】誘電体層１７が配置されている凹部１１のさらに別の断面図である。
【図19】誘電体層１７が配置されている凹部１１のさらに別の断面図である。
【図20】誘電体層１７が配置されている凹部１１のさらに別の断面図である。
【図21】誘電体層１７および別の誘電体層１８が配置されている凹部１１の断面図である。
【図22】誘電体層１７および別の誘電体層１８が配置されている凹部１１の別の断面図である。
【図23】誘電体層１７および別の誘電体層１８が配置されている凹部１１のさらに別の断面図である。
【図24】誘電体層１７および別の誘電体層１８が配置されている凹部１１のさらに別の断面図である。
【図25】誘電体層１７および別の誘電体層１８が配置されている凹部１１のさらに別の断面図である。
【図26】誘電体層１７および別の誘電体層１８が配置されている凹部１１のさらに別の断面図である。
【図27】誘電体層１７および別の誘電体層１８が配置されている凹部１１のさらに別の断面図である。
【図28】誘電体層１７が配置されている半導体チップ１における２つの凹部１１の断面図である。
【図29】誘電体層１７が配置されている半導体チップ１における２つの凹部１１の別の断面図である。
【図30】導波構造体１９が配置されている凹部１１の断面図である。
【図34】誘電体層１７を有する凹部１１における、ビームに対する反射率Ｒの例示的な線図をビームの波長λに依存して示す図である。
【図35】誘電体層１７を有する凹部１１における、ビームに対する反射率Ｒの例示的な線図をビームの波長λに依存して示す別の図である。
【図36】誘電体層１７を有する凹部１１における、ビームに対する反射率Ｒの例示的な線図をビームの波長λに依存して示すさらに別の図である。
【図37】誘電体層１７を有する凹部１１における、ビームに対する反射率Ｒの例示的な線図をビームの波長λに依存して示すさらに別の図である。
【図38】反射率Ｒに依存してｎＨＬによるｎＭの商を示す例示的な線図である。
【図39】半導体デバイス２２を製造するための方法ステージを示す図である。
【図40】半導体デバイス２２を製造するための別の方法ステージを示す図である。
【図41】凹部１１に積層体２３を装入する方法ステージを示す図である。
【図42】凹部１１に積層体２３を装入する別の方法ステージを示す図である。
【図43】凹部１１に積層体２３を装入するさらに別の方法ステージを示す図である。
【図44】凹部１１に積層体２３を装入するさらに別の方法ステージを示す図である。
【0055】
図１には、ウェブ２１を含む半導体基体２を備えた、１つの実施例による半導体チップ１の平面図が示されている。さらに、半導体基体２には、第１コンタクト層１５および第２コンタクト層１６が配置されている。第１コンタクト層１５と第２コンタクト層１６との間には凹部１１が配置されており、この凹部１１には誘電体層１７が配置されている。半導体基体２は第１端面９から第２端面１０まで延在している。第１端面９には反射防止層１３が配置されており、第２端面１０には高反射性ミラー層１２が配置されている。さらに、共振器６が、第１端部領域７と第２端部領域８との間に延在している。
【0056】
第１コンタクト層１５により、半導体基体２に一定の電流が供給されるのに対し、第２コンタクト層１６により、活性領域３によって生成されたビームが変調される。
【0057】
図２には、共振器６が第１端面９と第２端面１０との間に延在している、別の実施例による半導体チップ１の平面図が示されている。例えば、半導体チップ１は、第２コンタクト層１６を作動させることによってオンおよびオフすることができる。これにより、有利にはより高いスイッチング速度を達成することができる。
【0058】
図３には、図２による４つの半導体チップ１を有する、１つの実施例による半導体デバイス２２の平面図が示されている。少なくとも２つの凹部１１は、異なる反射率を有することができる。これにより、半導体チップ１の相異なる熱結合によって生じる相違を均一化することができる。内側にある半導体チップ１の凹部１１は、外側にある半導体チップ１の凹部１１よりも高い反射率を有し得る。というのは、内側にある半導体チップ１は、冷却がより悪く、したがってより高いレーザ閾値を有するからである。
【0059】
【0060】
【0061】
図７、図８および図９ならびに図１０および図１１には、半導体デバイス２２を製造するための方法ステージが示されている。ウェーハレベルではまず第１凹部１１を作製する（図７）。凹部１１には、それぞれ１つの誘電体層１７を装入する。次いでウェーハレベルの半導体チップ１を半導体デバイス２２に個片化する。
【0062】
図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９および図２０には、誘電体層１７が配置されている凹部１１のそれぞれ１つの断面図が示されている。図２１、図２２、図２３、図２４、図２５、図２６および図２７には、誘電体層１７および別の誘電体層１８が配置されている凹部１１のそれぞれ１つの断面図が示されている。
【0063】
【0064】
図３０には、導波構造体１９が配置されている凹部１１の断面図が示されている。
【0065】
図３１、図３２および図３３には、図１２および図１３に図示したように、誘電体層１７、例えばＳｉＯ２を有する凹部１１における、ビームに対する反射率Ｒの例示的な線図が示されている。幅ｄ１は、凹部の側面２０に配置されている誘電体層１７の幅である。図３１では、凹部は幅ｄ＝ｄ１＋ｄ２＋ｄ１＝５００ｎｍであり、半導体基体の屈折率はｎＨＬ＝２．４であり、誘電体層の屈折率はｎＭ＝１．５である。これとは異なり、図３１では凹部は幅ｄ＝ｄ１＋ｄ２＋ｄ１＝５６０ｎｍであり、図３３ではｄ＝ｄ１＋ｄ２＋ｄ１＝６２０ｎｍである。好ましくは、反射率の局所的な最大値または最小値が得られる幅ｄ１を選択し、これにより、幅の小さな変化は、反射率に実質的に作用を及ぼさない。
【0066】
図３４、図３５、図３６および図３７にはそれぞれ、誘電体層１７を有する凹部１１における、ビームに対する反射率Ｒの例示的な線図が、ビームの波長λに依存して示されている。ここで、ｎＨＬはそれぞれ約２．４７である。図３４では、凹部は幅ｄ＝５７０ｎｍであり、ｎＭ＝１．４７を有する誘電体層１７、例えばＳｉＯ２の幅ｄ１およびｄ３はそれぞれ４１ｎｍである。図３５では、凹部は幅ｄ＝６００ｎｍであり、ｎＭ＝１．４７を有する誘電体層１７、例えばＳｉＯ２の幅ｄ１は９ｎｍであり、ｎＭ＝２．０８を有する別の誘電体層１８、例えばＳｉＮの幅ｄ３は２２ｎｍである。図３５とは異なり、凹部は幅ｄ＝６３０ｎｍであり、ｎＭ＝１．４７を有する誘電体層１７、例えばＳｉＯ２の幅ｄ１は１６５ｎｍであり、ｎＭ＝２．０８を有する別の誘電体層１８、例えばＳｉＮの幅ｄ３は５１ｎｍである。図３７では、凹部は幅ｄ＝６３０ｎｍであり、ｎＭ＝２．０８を有する誘電体層１７、例えばＳｉＮの幅ｄ１およびｄ３はそれぞれ４１ｎｍである。
【0067】
図３８には、反射率Ｒに依存してｎＨＬによるｎＭの商が示されている例示的な線図が示されている。ここでは、ｎＭ／ｎＨＬ＝１－０．０８３９７×ｓｑｒｔ(Ｒ)が成り立つ。この関係式は、図１９および図２０による完全に充填された凹部１１にも当てはまる。
【0068】
図３９および図４０には、半導体デバイス２２を製造するための方法ステージが示されている。ウェーハレベルではまず半導体ウェーハ２８に第１凹部１１を作製する。凹部１１には、図４１、図４２、図４３および図４４の方法ステージにしたがい、それぞれ１つの積層体２３を装入する。次いでウェーハレベルの半導体ウェーハ２８を半導体デバイス２２に個片化する。
【0069】
例えば、ソーイング、レーザ切断、ステルスダイシングまたブレークにより、ウェーハレベルの半導体ウェーハ２８を半導体デバイス２２に個片化する。
【0070】
図４１によると、凹部１１に積層体２３を作製する。この実施例では、積層体２３には上下に積層された６つの誘電体層が含まれている。凹部の側面２０では、誘電体層が横方向に上下に積層されており、凹部の底面では、誘電体層が鉛直方向に上下に積層されている。
【0071】
積層体２３の誘電体層は、例えば、原子層堆積プロセス（英語："atomic layer deposition"，ＡＬＤ）または化学気相成長法（英語："chemical vapour deposition"，ＣＶＤ）を用いて半導体基体２に順次にデポジットされる。択一的には、スパッタリングプロセスまたは蒸着プロセスにより、積層体２３の誘電体層を被着することも可能である。誘電体層は、例えば、これらのプロセスの組合せから被着されてよい。
【0072】
この実施例では、６つの誘電体層の第４の誘電体層は、エッチングストップ層２４として構成されている。例えば、エッチングストップ層２４には酸化タンタルが含まれている。
【0073】
図４２によると、凹部１１において積層体２３の第１領域２６を覆うマスク層２５を積層体２３に被着する。第１領域２６に直接に隣接する第２領域２７にはマスク層２５がない。マスク層２５は、例えば、フォトマスクまたはエッチング耐性保護層である。
【0074】
続いて、エッチングプロセスを用い、第２領域２７においてエッチングストップ層２４まで積層体２３の誘電体層を除去する。
【0075】
図４３によると、続いて、マスク層２５を除去する。第１領域２６では、マスク層２５を使用することにより、積層体２３の誘電体層は除去されていない。
【0076】
第１領域２６における誘電体層は、例えば、活性領域において生成されるビームに対して高反射性に構成されている。第２領域２７における誘電体層は、例えば、活性領域において生成されるビームに対して反射を防止するように構成されている。
【0077】
図４４によると、半導体チップ１は半導体デバイス２２に個片化される。凹部１１において第１領域２６と第２領域２７とが互いに隣接している箇所で半導体チップ１を切り離すことよって個片化を行う。
【0078】
有利にはこのようにして、高反射性に構成される誘電体層を第１端部領域７にそれぞれ有し、かつ反射を防止するように構成されている誘電体層を第２端部領域８に有する複数の半導体デバイス２２を作製する。これによって有利には、特に簡単かつ正確に共振器を作製することができる。
【0079】
本発明は、実施例に基づく説明によってこれらの実施例に限定されるものではない。
【0080】
本特許出願は、ドイツ特許出願第１０２０２０２０５９４０．３号の優先権を主張し、その開示内容は参照により本明細書に組み込まれる。
【符号の説明】
【0081】
１ ビーム放射半導体チップ
２ 半導体基体
３ 活性領域
４ 第１半導体積層体
５ 第２半導体積層体
６ 共振器
７ 第１端部領域
８ 第２端部領域
９ 第１端面
１０ 第２端面
１１ 凹部
１２ 高反射性ミラー層
１３ 反射防止層
１４ 部分反射層
１５ 第１コンタクト層
１６ 第２コンタクト層
１７ 誘電体層
１８ 別の誘電体層
１９ 導波構造体
２０ 凹部の側面
２１ ウェブ
２２ ビーム放射半導体デバイス
２３ 積層体
２４ エッチングストップ層
２５ マスク層
２６ 第１領域
２７ 第２領域
２８ 半導体ウェーハ
ｎＨＬ 半導体基体の屈折率
ｎＭ 誘電体層の屈折率
ｄ 凹部の幅
ｄ１…ｄ６ 幅
λ 波長
２ 半導体基体
３ 活性領域
４ 第１半導体積層体
５ 第２半導体積層体
６ 共振器
７ 第１端部領域
８ 第２端部領域
９ 第１端面
１０ 第２端面
１１ 凹部
１２ 高反射性ミラー層
１３ 反射防止層
１４ 部分反射層
１５ 第１コンタクト層
１６ 第２コンタクト層
１７ 誘電体層
１８ 別の誘電体層
１９ 導波構造体
２０ 凹部の側面
２１ ウェブ
２２ ビーム放射半導体デバイス
２３ 積層体
２４ エッチングストップ層
２５ マスク層
２６ 第１領域
２７ 第２領域
２８ 半導体ウェーハ
ｎＨＬ 半導体基体の屈折率
ｎＭ 誘電体層の屈折率
ｄ 凹部の幅
ｄ１…ｄ６ 幅
λ 波長
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】