特許 7481510 電源回路、電源回路の制御方法、およびプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2024-04-30

(45)【発行日】2024-05-10

(54)【発明の名称】電源回路、電源回路の制御方法、およびプログラム

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240501BHJP

【ＦＩ】

H02M3/28 S

【請求項の数】 6

(21)【出願番号】P 2023000341

(22)【出願日】2023-01-05

【審査請求日】2023-01-05

(73)【特許権者】

【識別番号】000227205

【氏名又は名称】ＮＥＣプラットフォームズ株式会社

(74)【代理人】

【識別番号】100109313

【弁理士】

【氏名又は名称】机 昌彦

(74)【代理人】

【識別番号】100149618

【弁理士】

【氏名又は名称】北嶋 啓至

(72)【発明者】

【氏名】安藤 勉

【審査官】柳下 勝幸

(56)【参考文献】

【文献】特開２０２２－１７６５８７（ＪＰ，Ａ）

【文献】特開平７－１２３７１８（ＪＰ，Ａ）

【文献】特開２０２２－６８４７（ＪＰ，Ａ）

【文献】特開平５－３８１５１（ＪＰ，Ａ）

【文献】特開２０１６－１９８０（ＪＰ，Ａ）

【文献】特開２０２１－３５２００（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

第１チョークコイル、第２チョークコイル、第３チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、
前記第１チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、
前記第１チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、
前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、
前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、
前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、
前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、
前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、
前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、
前記第２チョークコイルの第１端子は、前記第１トランスの第２端子に接続され、
前記第３チョークコイルの第１端子は、前記第２トランスの第２端子に接続され、
前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第２チョークコイルの第２端子、および前記第３チョークコイルの第２端子に接続され、
前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続されている
電源回路。

【請求項2】

前記直流電圧源は、
交流電圧を出力する交流電圧源と、
前記交流電圧を直流電圧に整流する整流回路と、
を備える請求項１に記載の電源回路。

【請求項3】

前記第１スイッチング素子および前記第２スイッチング素子それぞれをオン状態またはオフ状態に制御する制御部、
を備える請求項１または請求項２に記載の電源回路。

【請求項4】

出力電圧を検知し、出力電圧が規定値になるようにスイッチング周波数を調整し、基準周波数信号を前記制御部に出力する周波数制御部、
を備え、
前記制御部は、
前記周波数制御部が出力した前記基準周波数信号を用いて、前記第１スイッチング素子および前記第２スイッチング素子それぞれをオン状態またはオフ状態に制御する、
請求項３に記載の電源回路。

【請求項5】

第１チョークコイル、第２チョークコイル、第３チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、前記第１チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、前記第１チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、前記第２チョークコイルの第１端子は、前記第１トランスの第２端子に接続され、前記第３チョークコイルの第１端子は、前記第２トランスの第２端子に接続され、前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第２チョークコイルの第２端子、および前記第３チョークコイルの第２端子に接続され、前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続される電源回路を制御する制御方法であって、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子それぞれをオン状態またはオフ状態に制御する
電源回路の制御方法。

【請求項6】

第１チョークコイル、第２チョークコイル、第３チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、前記第１チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、前記第１チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、前記第２チョークコイルの第１端子は、前記第１トランスの第２端子に接続され、前記第３チョークコイルの第１端子は、前記第２トランスの第２端子に接続され、前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第２チョークコイルの第２端子、および前記第３チョークコイルの第２端子に接続され、前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続される電源回路において、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子それぞれをオン状態またはオフ状態に制御することをコンピュータに実行させる
プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源回路、電源回路の制御方法およびプログラムに関する。

【背景技術】

【0002】

特許文献１には、コンバータ電源回路に関して、関連する技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１３－０２７１１５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載の関連する電源回路では、チョークコイルに蓄積したエネルギーを放出する際に、トランスの１次側漏れインダクタンスにより電流が抑制され、チョークコイルの両端にサージ電圧が発生する。このサージ電圧の発生を制御するためには、例えば、スイッチング素子とコンデンサからなるスイッチスナバー回路が必要となる。

【0005】

また、特許文献１に記載の関連する電源回路には、スイッチング素子がオン時に流れる電流波形は矩形になることから、スイッチング損失が大きくなるという問題がある。

【0006】

本発明は上記の課題に鑑みてなされたものであり、その目的は、電源回路におけるスイッチング損失を低減することにある。

【課題を解決するための手段】

【0007】

本発明の一態様に係る電源回路は、第１チョークコイル、第２チョークコイル、第３チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、前記第１チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、前記第１チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、前記第２チョークコイルの第１端子は、前記第１トランスの第２端子に接続され、前記第３チョークコイルの第１端子は、前記第２トランスの第２端子に接続され、前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第２チョークコイルの第２端子、および前記第３チョークコイルの第２端子に接続され、前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続されている。

【0008】

本発明の一態様に係る電源回路の制御方法は、第１チョークコイル、第２チョークコイル、第３チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、前記第１チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、前記第１チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、前記第２チョークコイルの第１端子は、前記第１トランスの第２端子に接続され、前記第３チョークコイルの第１端子は、前記第２トランスの第２端子に接続され、前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第２チョークコイルの第２端子、および前記第３チョークコイルの第２端子に接続され、前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続される電源回路を制御する制御方法であって、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子それぞれをオン状態またはオフ状態に制御することを含む。

【0009】

本発明の一態様に係るプログラムは、第１チョークコイル、第２チョークコイル、第３チョークコイル、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１コンデンサ、第２コンデンサ、第３コンデンサ、第４コンデンサ、第１トランス、および第２トランスを備え、前記第１チョークコイルの第１端子は、直流電圧源の正電圧側の端子に接続され、前記第１チョークコイルの第２端子は、前記第１ダイオードのアノードおよび前記第３ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記第１コンデンサの第１端子および前記第１スイッチング素子の第１端子に接続され、前記第２ダイオードのアノードは、前記第２コンデンサの第１端子および前記第２スイッチング素子の第１端子に接続され、前記第３ダイオードのカソードは、前記第３コンデンサの第１端子および前記第３スイッチング素子の第１端子に接続され、前記第４ダイオードのアノードは、前記第４コンデンサの第１端子および前記第４スイッチング素子の第１端子に接続され、前記第１コンデンサの第２端子は、前記第２コンデンサの第２端子および前記第１トランスの第１端子に接続され、前記第３コンデンサの第２端子は、前記第４コンデンサの第２端子および前記第２トランスの第１端子に接続され、前記第２チョークコイルの第１端子は、前記第１トランスの第２端子に接続され、前記第３チョークコイルの第１端子は、前記第２トランスの第２端子に接続され、前記第１スイッチング素子の第２端子は、前記第２スイッチング素子の第２端子、前記第３スイッチング素子の第２端子、前記第４スイッチング素子の第２端子、前記第２チョークコイルの第２端子、および前記第３チョークコイルの第２端子に接続され、前記第２ダイオードのカソードは、前記第４ダイオードのカソードおよび前記直流電圧源の負電圧側の端子に接続される電源回路において、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、および前記第４スイッチング素子それぞれをオン状態またはオフ状態に制御することをコンピュータに実行させる。

【発明の効果】

【0010】

本発明の一態様によれば、電源回路におけるスイッチング損失を低減することができる。

【図面の簡単な説明】

【0011】

【図1】第１実施形態に係る電源回路の構成の一例を示す図である。

【図2】第１実施形態に係る電源回路の動作を示すタイムチャートの一例を示す図である。

【図3】第２実施形態に係る電源回路の構成の一例を示す図である。

【図4】第２実施形態に係る電源回路におけるスイッチング素子の動作の一例を示す図である。

【図5】第３実施形態に係る電源回路の構成の一例を示す図である。

【図6】第４実施形態に係る電源回路の構成の一例を示す図である。

【図7】第５実施形態に係る電源回路の構成の一例を示す図である。

【図8】第６実施形態に係る電源回路の構成の一例を示す図である。

【図9】第７実施形態に係る電源回路の構成の一例を示す図である。

【図10】第８実施形態に係る電源回路の構成の一例を示す図である。

【図11】第９実施形態に係る電源回路の構成の一例を示すブロック図である。

【図12】第１実施形態から第９の実施形態のいずれかに係る電源回路のハードウェア構成の一例を示す図である。

【発明を実施するための形態】

【0012】

以下、図面を参照しながら実施形態について詳しく説明する。

【0013】

〔第１実施形態〕
図１から図２を参照して、第１実施形態を説明する。

【0014】

（電源回路１の構成）
図１は、第１実施形態による電源回路１の構成の一例を示す図である。電源回路１は、図１に示すように、直流電圧源Ｅｉ、チョークコイルＬ１（第１チョークコイルの一例）、チョークコイルＬ２（第２チョークコイルの一例）、チョークコイルＬ３（第３チョークコイルの一例）、ダイオードＤ１（第１ダイオードの一例）、Ｄ２（第３ダイオードの一例）、Ｄ３（第２ダイオードの一例）、Ｄ４（第４ダイオードの一例）、Ｄ５、Ｄ６、Ｄ７、Ｄ８、スイッチング素子Ｑ１（第１スイッチング素子の一例）、Ｑ２（第１スイッチング素子の一例）、Ｑ３（第２スイッチング素子の一例）、Ｑ４（第２スイッチング素子の一例）、コンデンサＣ１（第１コンデンサの一例）、Ｃ２（第１コンデンサの一例）、Ｃ３（第２コンデンサの一例）、Ｃ４（第２コンデンサの一例）、Ｃ５、トランスＴ１、Ｔ２を備える。電源回路１において、スイッチング素子Ｑ１～Ｑ４のいずれか１つ、整流ダイオードＤＱ１～ＤＱ４のいずれか１つ、および、電圧平滑用コンデンサＣＱ１～ＣＱ４のいずれか１つの組合せは、それぞれ、電源回路１における力率を１．０に近づけるための力率改善（ＰＦＣ；Power Factor Correction）回路を構成する。

【0015】

直流電圧源Ｅｉの第１端子は、チョークコイルＬ１の第１端子に接続される。直流電圧源Ｅｉの第２端子は、ダイオードＤ２のカソードおよびダイオードＤ４のカソードに接続される。チョークコイルＬ１の第２端子は、ダイオードＤ１のアノードおよびダイオードＤ３のアノードに接続される。

【0016】

ダイオードＤ１のカソードは、コンデンサＣ１の第１端子およびスイッチング素子Ｑ１の第１端子に接続される。ダイオードＤ２のアノードは、コンデンサＣ２の第１端子およびスイッチング素子Ｑ２の第１端子に接続される。ダイオードＤ３のカソードは、コンデンサＣ３の第１端子およびスイッチング素子Ｑ３の第１端子に接続される。

【0017】

ダイオードＤ４のアノードは、コンデンサＣ４の第１端子およびスイッチング素子Ｑ４の第１端子に接続される。ダイオードＤ５のアノードはトランスＴ１の第１端子に接続される。チョークコイルＬ２の第１端子は、トランスＴ１の第２端子に接続され、チョークコイルＬ３の第１端子は、トランスＴ２の第２端子に接続される。

【0018】

ダイオードＤ５のカソードは、コンデンサＣ５の第１端子、ダイオードＤ６のカソード、ダイオードＤ７のカソード、およびダイオードＤ８のカソードに接続される。ダイオードＤ６のアノードは、トランスＴ１の第２端子に接続される。

【0019】

ダイオードＤ７のアノードは、トランスＴ２の第１端子に接続される。ダイオードＤ８のアノードは、トランスＴ２の第２端子に接続される。コンデンサＣ１の第２端子は、コンデンサＣ２の第２端子およびトランスＴ１の第３端子に接続される。

【0020】

コンデンサＣ３の第２端子は、コンデンサＣ４の第２端子およびトランスＴ２の第３端子に接続される。コンデンサＣ５の第２端子は、トランスＴ１の第４端子およびトランスＴ２の第４端子に接続される。

【0021】

スイッチング素子Ｑ１の第２端子は、スイッチング素子Ｑ２の第２端子、スイッチング素子Ｑ３の第２端子、スイッチング素子Ｑ４の第２端子、チョークコイルＬ２の第２端子、チョークコイルＬ３の第２端子、トランスＴ１の第５端子、およびトランスＴ２の第５端子に接続される。

【0022】

なお、コンデンサＣ５の第１端子および第２端子間に負荷ＬＤが接続される。また、トランスＴ１の第４端子は、トランスＴ１の２次巻線のセンタータップである。また、トランスＴ２の第４端子は、トランスＴ２の２次巻線のセンタータップである。

【0023】

また、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４それぞれの第３端子は、各スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のオン状態からオフ状態またはオフ状態からオン状態への切り替わりを制御するために用いられる端子である。スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のそれぞれは、例えば、ＮＭＯＳ（Ｎｅｇａｔｉｖｅ－ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。

【0024】

（電源回路１の動作）
次に、第１実施形態に係る電源回路１の動作について説明する。図２は、第１実施形態に係る電源回路１の動作を示すタイムチャートの一例を示す図である。なお、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のそれぞれは、ＮＭＯＳトランジスタであるものとする。

【0025】

図２のタイムチャートのＡの期間では、スイッチング素子Ｑ１、Ｑ４がオン、スイッチング素子Ｑ２、Ｑ３がオフ状態により、電流は、入力電源ラインのプラス側、チョークコイルＬ１、ダイオードＤ１、スイッチング素子Ｑ１、スイッチング素子Ｑ４、ダイオードＤ４を通って入力電源ラインのマイナス側に流れる。

【0026】

これによりチョークコイルＬ１は入力電源電圧と同等の電圧が印加されエネルギーを蓄積する。またスイッチング素子Ｑ１がオン状態であることから、コンデンサＣ１に蓄積されていた電荷はスイッチング素子Ｑ１、チョークコイルＬ２、トランスＴ１の１次巻き線に流れ、コンデンサＣ１に蓄積されていたエネルギーがトランスＴ１を介して２次側に伝達し、ダイオードＤ５を通して負荷に供給される。

【0027】

またスイッチング素子Ｑ４がオンしていることからコンデンサＣ４に蓄積された電荷はトランスＴ２の１次巻き線、チョークコイルＬ３、スイッチング素子Ｑ４に流れることにより、コンデンサＣ４に蓄積されたエネルギーがトランスＴ２を介して２次側に伝達し、ダイオードＤ８を通して負荷に供給される。

【0028】

次に、図２に示すタイムチャートの期間Ｂにおける電源回路１の動作について説明する。期間Ａから期間Ｂに切り替わると、スイッチング素子Ｑ３の第３端子に印加される電圧は、図２に示すようにＬｏｗレベルの電圧からＨｉｇｈレベルの電圧に切り替わる。

【0029】

また、期間Ａから期間Ｂに切り替わると、スイッチング素子Ｑ４の第３端子に印加される電圧は、図２に示すようにＨｉｇｈレベルの電圧からＬｏｗレベルの電圧に切り替わる。そのため、スイッチング素子Ｑ１およびＱ３は、オン状態になる。また、スイッチング素子Ｑ２およびＱ４は、オフ状態になる。その結果、チョークコイルＬ１に印加されている電圧は途切れる。

【0030】

そして、チョークコイルＬ１に蓄積されているエネルギーにより、ダイオードＤ１、コンデンサＣ１、コンデンサＣ２、ダイオードＤ２を通って電流が流れる。この電流により、コンデンサＣ１およびＣ２は、充電される。また、この場合、ダイオードＤ３、コンデンサＣ３、コンデンサＣ４、ダイオードＤ４にも電流が流れる。この電流により、コンデンサＣ３およびＣ４は、充電される。

【0031】

コンデンサＣ１に蓄積された電荷は、図２に示すタイムチャートの期間Ａと同様に、スイッチング素子Ｑ１、チョークコイルＬ２、トランスＴ１の１次巻線に流れる。そして、トランスＴ１の２次巻線には、トランスＴ１の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ１の２次巻線に流れる電流は、ダイオードＤ６を通って負荷ＬＤに供給される。

【0032】

また、スイッチング素子Ｑ３はオン状態であるため、コンデンサＣ３に蓄えられていた電荷は、スイッチング素子Ｑ３、チョークコイルＬ2、トランスＴ２の１次巻線を通って流れる。そして、トランスＴ２の２次巻線には、トランスＴ２の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ２の２次巻線に流れる電流は、ダイオードＤ７を通って負荷ＬＤに供給される。

【0033】

次に、図２に示すタイムチャートの期間Ｃにおける電源回路１の動作について説明する。期間Ｂから期間Ｃに切り替わると、スイッチング素子Ｑ１の第３端子に印加される電圧は、図２に示すようにＨｉｇｈレベルの電圧からＬｏｗレベルの電圧に切り替わる。また、期間Ｂから期間Ｃに切り替わると、スイッチング素子Ｑ２の第３端子に印加される電圧は、図２に示すようにＬｏｗレベルの電圧からＨｉｇｈレベルの電圧に切り替わる。

【0034】

そのため、スイッチング素子Ｑ１およびＱ４は、オフ状態になる。また、スイッチング素子Ｑ２およびＱ３は、オン状態になる。その結果、コンデンサＣ３に蓄積されている電荷は、スイッチング素子Ｑ３、チョークコイルＬ３、トランスＴ２の１次巻線を通って流れる。そして、トランスＴ２の２次巻線には、トランスＴ２の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ２の２次巻線に流れる電流は、ダイオードＤ７を通って負荷ＬＤに供給される。

【0035】

また、スイッチング素子Ｑ１はオン状態からオフ状態に切り替わり、スイッチング素子Ｑ２は、オフ状態からオン状態に切り替わる。そのため、チョークコイルＬ１は、ダイオードＤ３、スイッチング素子Ｑ３、スイッチング素子Ｑ２、ダイオードＤ２を介して直流電圧源ＥｉからダイオードＤ２およびＤ３の順方向電圧を減じた電圧が印加され、エネルギーを蓄積する。

【0036】

また、スイッチング素子Ｑ２はオン状態であるため、コンデンサＣ２に蓄積されている電荷は、トランスＴ１の１次巻線、チョークコイルＬ２、スイッチング素子Ｑ２を流れる。そして、トランスＴ１の２次巻線には、トランスＴ１の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ１の２次巻線に流れる電流は、ダイオードＤ６を通って負荷ＬＤに供給される。

【0037】

次に、図２に示すタイムチャートの期間Ｄにおける電源回路１の動作について説明する。期間Ｃから期間Ｄに切り替わると、スイッチング素子Ｑ３の第３端子に印加される電圧は、図２に示すようにＨｉｇｈレベルの電圧からＬｏｗレベルの電圧に切り替わる。また、期間Ｃから期間Ｄに切り替わると、スイッチング素子Ｑ４の第３端子に印加される電圧は、図２に示すようにＬｏｗレベルの電圧からＨｉｇｈレベルの電圧に切り替わる。そのため、スイッチング素子Ｑ１およびＱ３は、オフ状態になる。

【0038】

また、スイッチング素子Ｑ２およびＱ４は、オン状態になる。スイッチング素子Ｑ１およびＱ２はオン状態であり、タイムチャートの期間Ｃと同様であるため、コンデンサＣ２に蓄積された電荷は、トランスＴ１の１次巻線を流れる。そして、トランスＴ１の２次巻線には、トランスＴ１の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ１の２次巻線に流れる電流は、ダイオードＤ６を通って負荷ＬＤに供給される。

【0039】

また、スイッチング素子Ｑ３はオン状態からオフ状態に切り替わり、スイッチング素子Ｑ４はオフ状態からオン状態に切り替わる。そのため、チョークコイルＬ１に印加されている電圧は途切れる。そして、チョークコイルＬ１に蓄積されているエネルギーにより、ダイオードＤ１、コンデンサＣ１、コンデンサＣ２、ダイオードＤ２を通って電流が流れる。この電流により、コンデンサＣ１およびＣ２は、充電される。

【0040】

また、この場合、ダイオードＤ３、コンデンサＣ３、コンデンサＣ４、ダイオードＤ４にも電流が流れる。この電流により、コンデンサＣ３およびＣ４は、充電される。スイッチング素子Ｑ４はオフ状態からオン状態に切り替わるため、コンデンサＣ４に蓄えられている電荷は、トランスＴ２の１次巻線、チョークコイルＬ３、スイッチング素子Ｑ４を通って流れる。そして、トランスＴ２の２次巻線には、トランスＴ２の１次巻線数と２次巻線数との比に応じた電流が流れる。トランスＴ２の２次巻線に流れる電流は、ダイオードＤ８を通って負荷ＬＤに供給される。

【0041】

電源回路１は、上述した期間Ａから期間Ｄまでの動作を繰り返して、動作を継続する。以上のことから、チョークコイルＬ１に蓄積されているエネルギーが放出される場合、チョークコイルＬ１から流れ出す電流に制限はなく、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４に電流が流れることができる。

【0042】

そのため、チョークコイルＬ１の両端に発生するサージ電圧は抑制される。その結果、サージ電圧を抑制するためのサージ電圧抑制回路が不要となる。また、スイッチング素子Ｑ１、Ｑ２、コンデンサＣ１、Ｃ２、チョークコイルＬ２、トランスＴ１からなる電流共振型ハーフブリッジ回路は、スイッチング素子Ｑ１、Ｑ２が交互にデューティ５０％でオン、オフすることからスイッチング周波数を可変することにより出力電圧を安定化することかできる。

【0043】

スイッチング素子Ｑ３、Ｑ４、コンデンサＣ３、Ｃ４、チョークコイルＬ３、トランスＴ２からなる電流共振型ハーフブリッジ回路についても同様に、スイッチング素子Ｑ３、Ｑ４が交互にデューティ５０％でオン、オフすることからスイッチング周波数を可変することにより出力電圧を安定化することかできる。また、トランスＴ１、Ｔ２の１次側及び２次側に流れる電流波形は、コンデンサＣ１、Ｃ２とチョークコイルＬ２の共振現象及びコンデンサＣ３、Ｃ４とチョークコイルＬ３の共振現象により正弦波状になることからスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４に流れる電流波形も正弦波を含む電流波形となりスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のスイッチング時に発生するスイッチング損失が低減される。

【0044】

以上の通り、スイッチング素子Ｑ１、Ｑ２とスイッチング素子Ｑ３、Ｑ４を位相制御することにより、入力電流を正弦波に制御することが可能となり、かつスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のスイッチング周波数を可変することにより、出力電圧Ｖｏを安定化することができる。またスイッチング素子の損失も低減することができる。

【0045】

（本実施形態の効果）
本実施形態の効果について説明する。

【0046】

トランスを有する絶縁型昇圧回路では、チョークコイルと直列にトランスの１次巻き線が接続されるため、チョークコイルの状態がエネルギー蓄積から放出に遷移した時トランスの１次巻き線の漏れインダクタンスによりチョークコイルから流れ出る電流が制限され、チョークコイルにサージ電圧が発生する。関連する技術では、スイッチング素子にサージ電圧が印加されることからスイッチング素子を保護するためのスイッチスナバー等のサージ抑制回路が必要になる。加えて、関連する絶縁型昇圧回路では、スイッチング素子がオン時に流れる電流波形は矩形波状になることから、スイッチング時に発生するスイッチング損失が大きくなるという問題があった。

【0047】

一方、本実施形態の構成によれば、チョークコイルＬ１と直列にコンデンサＣ1、Ｃ２、Ｃ３、Ｃ４が接続されることにより、チョークコイルＬ１のエネルギー放出時の電流は制限なくコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４に流れることができ、チョークコイルＬ１に発生するサージ電圧を抑制することが可能となる。また、スイッチング素子Ｑ１、Ｑ２及びコンデンサＣ１、Ｃ２、チョークコイルＬ２、トランスＴ１からなる電流共振型ハーフブリッジ回路とスイッチング素子Ｑ３、Ｑ４及びコンデンサＣ３、Ｃ４、チョークコイルＬ３、トランスＴ２からなる電流共振型ハーフブリッジ回路により、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４に流れる電流は、共振現象による正弦波状の波形となるため、電流波形の立ち上がりが遅くなる。その結果スイッチング損失が低減される。

【0048】

〔第２実施形態〕
図３から図４を参照して、第２実施形態を説明する。

【0049】

（電源回路２の構成）
図３は、第２実施形態に係る電源回路２の構成の一例を示す図である。図３に示すように、電源回路２は、第１実施形態１に係る電源回路１（図１）に対して、整流回路ＢＤ１を追加されている。

【0050】

入力交流電源ＶＩの一方に整流回路ＢＤ１の一方の入力端子を接続し、入力交流電源ＶＩの他方を整流回路ＢＤ１の他方の入力端子に接続する。整流回路のカソード側にチョークコイルＬ１の一方を接続し、チョークコイルＬ１の他方をダイオードＤ１及びダイオードＤ３のアノード側に接続する。ダイオードＤ１のカソード側にスイッチング素子Ｑ１の一方を接続しスイッチング素子Ｑ１の他方とスイッチング素子Ｑ２の一方を接続する。スイッチング素子Ｑ２の他方とダイオードＤ２のアノード側を接続する。ダイオードＤ１のカソード側とコンデンサＣ１の一方を接続し、コンデンサＣ１の他方とコンデンサＣ２の一方を接続する。コンデンサＣ２の他方とダイオードＤ２のアノード側を接続する。

【0051】

スイッチング素子Ｑ１とスイッチング素子Ｑ２の接続点とチョークコイルＬ２の一方を接続し、チョークコイルＬ２の他方とトランスＴ１の１次巻き線の一方を接続し、トランスＴ１の１次巻き線の他方とコンデンサＣ１とコンデンサＣ２の接続点に接続する。ダイオードＤ３のカソード側にスイッチング素子Ｑ３の一方を接続しスイッチング素子Ｑ３の他方とスイッチング素子Ｑ４の一方を接続する。スイッチング素子Ｑ４の他方とダイオードＤ４のアノード側を接続する。ダイオードＤ３のカソード側とコンデンサＣ３の一方を接続し、コンデンサＣ３の他方とコンデンサＣ４の一方を接続する。コンデンサＣ４の他方とダイオードＤ４のアノード側を接続する。

【0052】

スイッチング素子Ｑ３とスイッチング素子Ｑ４の接続点とチョークコイルＬ３の一方を接続し、チョークコイルＬ３の他方とトランスＴ２の１次巻き線の一方を接続し、トランスＴ２の１次巻き線の他方とコンデンサＣ３とコンデンサＣ４の接続点を接続する。ダイオードＤ２のカソード側及びダイオードＤ４のカソード側と整流回路ＢＤ１のアノード側を接続する。またスイッチング素子Ｑ１とスイッチング素子Ｑ２の接続点とスイッチング素子Ｑ３とスイッチング素子Ｑ４の接続点を接続する。トランスＴ１の二次巻き線は、センタータップ巻き線としセンタータップ巻き線の一方をダイオードＤ５のアノード側に接続し、センタータップ巻き線の他方をダイオードＤ６のアノード側に接続する。ダイオードＤ５のカソード側とダイオードＤ６のカソード側及びコンデンサＣ５の一方を接続し出力電圧Ｖｏのプラス側とし負荷に接続する。

【0053】

また、トランスＴ１の２次巻き線のセンタータップ部とコンデンサＣ５の他方を接続する。トランスＴ２の二次巻き線は、センタータップ巻き線としセンタータップ巻き線の一方をダイオードＤ７のアノード側に接続し、センタータップ巻き線の他方をダイオードＤ８のアノード側に接続する。ダイオードＤ７のカソード側とダイオードＤ８のカソード側及びコンデンサＣ６の一方を接続する。トランスＴ２の２次巻き線のセンタータップ部とコンデンサＣ６の他方を接続する。トランスＴ２のセンタータップ部とコンデンサＣ６の他方を出力電圧Ｖｏのマイナス側とし負荷に接続する。また、コンデンサＣ５の他方とコンデンサＣ６の一方を接続する。

【0054】

また、スイッチング素子Ｑ１、Ｑ２、Ｑ３及びＱ４のそれぞれのスイッチング素子と並列に接続されているダイオード、コンデンサはスイッチング素子の寄生ダイオード及び寄生容量を表す。周波数制御部２００は、出力電圧Ｖｏのプラス側の電圧を入力し、力率改善回路制御部１００に基準周波数信号ｆｓｗを出力する。力率改善回路制御部１００は、周波数制御部の出力である基準周波数信号ｆｓｗを入力し、またチョークコイルＬ１に流れる電流を電流検出部で検出した信号を入力する。また整流回路ＢＤ１のカソード電圧である入力電圧全波整流電圧を入力する。また、コンデンサＣ１、コンデンサＣ２間の電圧Ｖｃ１＋Ｖｃ２及びコンデンサＣ３、コンデンサＣ４間の電圧Ｖｃ１＋Ｖｃ２を入力し、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のそれぞれのオン、オフ信号を出力する。

【0055】

（電源回路２の動作）
次に、第２実施形態に係る電源回路２の動作について説明する。

【0056】

周波数制御部２００は、出力電圧Ｖｏを検知し、出力電圧が規定値になるようにスイッチング周波数を調整し、基準周波数信号ｆｓｗを力率改善回路制御部１００に出力する。

【0057】

力率改善回路制御部１００は、周波数制御部２００から出力される基準周波数信号ｆｓｗを入力し、この基準周波数をスイッチング周波数とし、整流回路ＢＤ１のカソード側から入力電圧を検知し、電流検出部からチョークコイルＬ１に流れる電流を検知する。また、コンデンサＣ１とコンデンサＣ２の両端の電圧（Ｖｃ１＋Ｖｃ２）とコンデンサＣ３とコンデンサＣ４の両端の電圧（Ｖｃ３＋Ｖｃ４）を検知し、チョークコイルＬ１に流れる電流波形が整流回路ＢＤ１のカソード側の電圧波形と同等になるようまた、Ｖｃ１＋Ｖｃ２、Ｖｃ３＋Ｖｃ４の電圧が規定値になるようスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のオン、オフ時間を制御する。

【0058】

図４は、本実施形態におけるスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４の動作の一例を示す。

【0059】

スイッチング素子Ｑ１及びＱ２はオンデュ－ティが５０％の周波数で交互にスイッチングし、スイッチング素子Ｑ１がオンの時はスイッチング素子Ｑ２がオフ、スイッチング素子Ｑ１がオフの時はスイッチング素子Ｑ２がオンとなるよう動作する。またスイッチング素子Ｑ１、スイッチング素子Ｑ２は同時にオンとならないようデットタイムを設けて動作する。

【0060】

スイッチング素子Ｑ３及びＱ４についても同様にオンデュ－ティが５０％の周波数で交互にスイッチングし、スイッチング素子Ｑ３がオンの時、スイッチング素子Ｑ４がオフ、スイッチング素子Ｑ３がオフの時はスイッチング素子Ｑ４がオンとなるよう動作する。スイッチング素子Ｑ３、スイッチング素子Ｑ４は同時にオンとならないようデットタイムを設けて動作する。

【0061】

出力電圧Ｖｏ及び入力電流Ｉｉｎの制御は、スイッチング素子Ｑ１、Ｑ２からなるスイッチ動作とスイッチング素子Ｑ３、Ｑ４からなるスイッチ動作の位相差をＰＷＭ制御することにより行う。スイッチング素子Ｑ１とスイッチング素子Ｑ４がオンとなっているまたはスイッチング素子Ｑ３とＱ２がオンとなっている時間がチョークコイルＬ１にエネルギーを蓄える時間となり、それ以外の時間はチョークコイルＬ１に蓄積されたエネルギーを放出する時間となる。

【0062】

チョークコイルＬ１にエネルギーを蓄積する時比率を制御することにより出力電圧値及び入力電流値を規定値に制御することができる。入力交流電源は、整流回路ＢＤ１により全波整流されるためチョークコイルＬ１の入力側に印加される電圧は、正弦波のマイナス側をプラス側に折り返した全波整流波形となる。

【0063】

（本実施形態の効果）
本実施形態の効果について説明する。

【0064】

トランスを有する絶縁型昇圧回路では、チョークコイルと直列にトランスの１次巻き線が接続されるため、チョークコイルの状態がエネルギー蓄積から放出に遷移した時トランスの１次巻き線の漏れインダクタンスによりチョークコイルから流れ出る電流が制限され、チョークコイルにサージ電圧が発生する。関連する技術では、スイッチング素子にサージ電圧が印加されることからスイッチング素子を保護するためのスイッチスナバー等のサージ抑制回路が必要になる。加えて、関連する絶縁型昇圧回路では、スイッチング素子がオン時に流れる電流波形は矩形波状になることから、スイッチング時に発生するスイッチング損失が大きくなるという問題があった。

【0065】

一方、本実施形態の構成によれば、チョークコイルＬ１と直列にコンデンサＣ1、Ｃ2、Ｃ３、Ｃ４が接続されることにより、チョークコイルＬ１のエネルギー放出時の電流は制限なくコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４に流れることができ、チョークコイルＬ１に発生するサージ電圧を抑制することが可能となる。また、スイッチング素子Ｑ１、Ｑ２及びコンデンサＣ１、Ｃ２、チョークコイルＬ２、トランスＴ１からなる電流共振型ハーフブリッジ回路とスイッチング素子Ｑ３、Ｑ４及びコンデンサＣ３、Ｃ４、チョークコイルＬ３、トランスＴ２からなる電流共振型ハーフブリッジ回路により、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４に流れる電流は、共振現象による正弦波状の波形となるため、電流波形の立ち上がりが遅くなる。その結果スイッチング損失が低減される。

【0066】

さらに、力率改善回路制御部１００では、整流回路ＢＤ１のカソード電圧、チョークコイルＬ１の電流、コンデンサＣ１、Ｃ２の両端の電圧（Ｖｃ１＋Ｖｃ２）及びコンデンサＣ３、Ｃ４の両端の電圧（Ｖｃ３＋Ｖｃ４）をモニタし、チョークコイルＬ１に流れる電流波形が、入力電圧波形と同等になるよう、スイッチング素子Ｑ１、Ｑ２とスイッチング素子Ｑ３、Ｑ４の位相を制御することができる。

【0067】

〔第３実施形態〕
図５を参照して、第３実施形態を説明する。

【0068】

（電源回路３の構成）
図５は、第３実施形態に係る電源回路３の構成の一例を示す図である。

【0069】

図５に示すように、電源回路３は、第２実施形態に係る電源回路２に対して、コンデンサＣ１、コンデンサＣ２間と並列に容量の大きなコンデンサＣ９を追加するとともに、コンデンサＣ３、コンデンサＣ４間と並列に容量の大きなコンデンサＣ１０を追加した回路である。

【0070】

本実施形態の構成によれば、コンデンサＣ１とコンデンサＣ２の端子間の電圧Ｖｃ１＋Ｖｃ２、およびコンデンサＣ３、コンデンサＣ４の端子間の電圧Ｖｃ３＋Ｖｃ４は、容量の大きなコンデンサＣ９及びＣ１０によりリップル電圧が小さくなり、出力電圧Ｖｏの安定度を向上させることができる。

【0071】

〔第４実施形態〕
図６を参照して、第４実施形態を説明する。

【0072】

（電源回路４の構成）
図６は、第４実施形態に係る電源回路４の構成を示す図である。

【0073】

図６に示すように、電源回路４は、第２実施形態に係る電源回路２に対して、チョークコイルＬ２と直列にコンデンサＣ７を追加するとともに、チョークコイルＬ３と直列にコンデンサＣ８を追加した回路である。

【0074】

関連する技術では、コンデンサＣ１とコンデンサＣ２の端子間の電圧（Ｖｃ１＋Ｖｃ２）、および、コンデンサＣ３とコンデンサＣ４の端子間の電圧（Ｖｃ３＋Ｖｃ４）のリップル電圧をどちらも小さくするために、コンデンサＣ１、Ｃ２及びコンデンサＣ３、Ｃ４の容量を大きくする。このとき、スイッチング素子Ｑ１、Ｑ２、コンデンサＣ１、Ｃ２、チョークコイルＬ２、およびトランスＴ１からなる電流共振型ハーフブリッジ回路の共振周波数と、スイッチング素子Ｑ３、Ｑ４、コンデンサＣ３、Ｃ４、チョークコイルＬ３、およびトランスＴ２からなる電流共振型ハーフブリッジ回路の共振周波数が大きくなってしまう。

【0075】

本実施形態の構成によれば、コンデンサＣ７、Ｃ８を追加することにより、共振周波数を調整し出力電圧を安定化することができる。

【0076】

〔第５実施形態〕
図７を参照して、第５実施形態を説明する。

【0077】

（電源回路５の構成）
図７は、第５実施形態に係る電源回路５の構成を示す図である。

【0078】

図７に示すように、電源回路５は、第４実施形態に係る電源回路４に対して、スイッチング素子Ｑ２のドレインとスイッチング素子Ｑ４のドレイン間にコンデンサＣ１１を追加した回路である。

【0079】

本実施形態の構成によれば、スイッチング素子Ｑ１及びスイッチング素子Ｑ４がオンとなる時間とスイッチング素子Ｑ３及びスイッチング素子Ｑ２がオンとなる時間にばらつきが生じた場合、コンデンサＣ８の両端に発生する電圧により、チョークコイルＬ１に流れるリップル電流のばらつきを抑える効果がある。

【0080】

〔第６実施形態〕
図８を参照して、第６実施形態を説明する。

【0081】

（電源回路６の構成）
図８は、第６実施形態に係る電源回路６の構成を示す図である。

【0082】

図８に示すように、電源回路６は、第４実施形態に係る電源回路４に対して、トランスＴ１及びトランスＴ２の２次側の整流回路の接続を直列接続から並列接続に変更した回路である。

【0083】

本実施形態の構成によれば、２次整流回路を並列接続したことにより、２次側の整流素子による損失を低減することが可能となる。

【0084】

〔第７実施形態〕
図９を参照して、第７実施形態を説明する。

【0085】

（電源回路７の構成）
図９は、第７実施形態に係る電源回路７の構成を示す図である。

【0086】

図９に示すように、電源回路７は、第４実施形態に係る電源回路４に対して、トランスＴ１及びトランスＴ２の２次側の巻き線を単一巻き線とし、２次側の整流回路をダイオードＤ５、Ｄ６、Ｄ７、Ｄ８及びダイオードＤ９、Ｄ１０、Ｄ１１、Ｄ１２からなる全波整流回路に変更したものである。

【0087】

本実施形態の構成によれば、２次側整流ダイオードの耐圧を下げることができるため、高電圧出力に適する。

【0088】

〔第８実施形態〕
図１０を参照して、第８実施形態を説明する。

【0089】

（電源回路８の構成）
図１０は、第７実施形態に係る電源回路８の構成を示す図である。

【0090】

図１０に示すように、電源回路８は、第４実施形態に係る電源回路４から、周波数制御部２００を削除し、出力電圧を検知した信号を直接、力率改善回路制御部１００に入力した回路である。

【0091】

スイッチング素子Ｑ１、Ｑ２、コンデンサＣ１、Ｃ２、Ｃ７、チョークコイルＬ２、およびトランスＴ１からなる電流共振型ハーフブリッジ回路と、スイッチング素子Ｑ３、Ｑ４、コンデンサＣ３、Ｃ４、Ｃ８、チョークコイルＬ３、およびトランスＴ２からなる電流共振型ハーフブリッジ回路において、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４の値は同じであり、またコンデンサＣ７、Ｃ８の値は同じ、かつ、チョークコイルＬ２、Ｌ３の値も同じである。

【0092】

コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４の値を、コンデンサＣ７、Ｃ８の値よりも十分大きな値とし、コンデンサＣ７とチョークコイルＬ２から決まる共振周波数を、力率改善回路制御部１００のスイッチング周波数に設定する。

【0093】

本実施形態の構成によれば、トランスＴ１、Ｔ２の１次巻き線に流れる電流は、正弦波状になり、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４に流れる電流波形も正弦波を含む波形となり、スイッチング時に発生するスイッチング損失が低減される。力率改善回路制御部１００は、入力電流制御の周波数帯域を確保するため、出力電圧制御の周波数帯域は１０Ｈｚ程度と低くなり、負荷電流変動時の応答特性が悪くなるが、負荷変動の小さいバッテリ充電等の回路として使用可能である。

【0094】

〔第９実施形態〕
図１１を参照して、第９実施形態を説明する。

【0095】

本実施形態９に係る電源回路９は、第１チョークコイルＬ１、第２チョークコイルＬ２、第３チョークコイルＬ３、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、第４ダイオードＤ４、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第１コンデンサＣ１、第２コンデンサＣ２、第３コンデンサＣ３、第４コンデンサＣ４、第１トランスＴ１、および第２トランスＴ２を備え、第１チョークコイルＬ１の第１端子は、直流電圧源の正電圧側の端子に接続され、第１チョークコイルＬ１の第２端子は、第１ダイオードＤ１のアノードおよび第３ダイオードＤ３のアノードに接続され、第１ダイオードＤ１のカソードは、第１コンデンサＣ１の第１端子および第１スイッチング素子Ｑ１の第１端子に接続され、第２ダイオードＤ２のアノードは、第２コンデンサＣ２の第１端子および第２スイッチング素子Ｑ２の第１端子に接続され、第３ダイオードＤ３のカソードは、第３コンデンサＣ３の第１端子および第３スイッチング素子Ｑ３の第１端子に接続され、第４ダイオードＤ４のアノードは、第４コンデンサＣ４の第１端子および第４スイッチング素子Ｑ４の第１端子に接続され、第１コンデンサＣ１の第２端子は、第２コンデンサＣ２の第２端子および第１トランスＴ１の第１端子に接続され、第３コンデンサＣ３の第２端子は、第４コンデンサＣ４の第２端子および第２トランスＴ２の第１端子に接続され、第２チョークコイルＬ２の第１端子は、第１トランスＴ１の第２端子に接続され、第３チョークコイルＬ３の第１端子は、第２トランスＴ２の第２端子に接続され、第１スイッチング素子Ｑ１の第２端子は、第２スイッチング素子Ｑ２の第２端子、第３スイッチング素子Ｑ３の第２端子、第４スイッチング素子Ｑ４の第２端子、第２チョークコイルＬ２の第２端子、および第３チョークコイルＬ３の第２端子に接続され、第２ダイオードＤ２のカソードは、第４ダイオードＤ４のカソードおよび直流電圧源の負電圧側の端子に接続されている。

【0096】

本実施形態の構成によれば、第１チョークコイルＬ１と直列に第１～第４コンデンサＣ１～Ｃ４が接続されることにより、第１チョークコイルＬ1のエネルギー放出時の電流は制限なく第１～第４コンデンサＣ１～Ｃ４に流れることができ、第１チョークコイルＬ１に発生するサージ電圧を抑制することが可能となる。また、第１～第２スイッチング素子Ｑ１～Ｑ２及び第１～第２コンデンサＣ１～Ｃ２、第２チョークコイルＬ２、第１トランスＴ１からなる電流共振型ハーフブリッジ回路と第３～第４スイッチング素子Ｑ３～Ｑ４及び第３～第４コンデンサＣ３～Ｃ４、第３チョークコイルＬ３、第２トランスＴ２からなる電流共振型ハーフブリッジ回路により、第１～第４スイッチング素子Ｑ１～Ｑ４に流れる電流は、共振現象による正弦波状の波形となるため、電流波形の立ち上がりが遅くなる。その結果スイッチング損失が低減される。

【0097】

なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

【0098】

（コンピュータ９０５）
本発明のいくつかの実施形態について上で説明したが、上述の電源回路１～９、あるいはその他の制御装置は、その内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。

【0099】

図１２は、少なくとも１つの実施形態に係るコンピュータ９０５の構成を示す概略ブロック図である。コンピュータ９０５は、ＣＰＵ９０６、メインメモリ９０７、ストレージ９０８、インターフェース９０９を備える。

【0100】

例えば、上述の電源回路１～９のいずれか、あるいはその他の制御装置のそれぞれは、コンピュータ９０５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ９０８に記憶されている。ＣＰＵ９０６は、プログラムをストレージ９０８から読み出してメインメモリ９０７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ９０６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ９０７に確保する。

【0101】

ストレージ９０８の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ９０８は、コンピュータ９０５のバスに直接、接続された内部メディアであってもよいし、インターフェース９０９または通信回線を介してコンピュータ９０５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ９０５に配信される場合、配信を受けたコンピュータ９０５が当該プログラムをメインメモリ９０７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ９０８は、一時的でない有形の記憶媒体である。

【0102】

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

【0103】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。

【産業上の利用可能性】

【0104】

本発明は、例えば、電源装置、またはバッテリ充電器に利用することができる。

【符号の説明】

【0105】

１～９ 電源回路
１００ 力率改善回路制御部
２００ 周波数制御部
ＣＴ 制御部
ＢＤ１ 整流回路
ＤＴ 電流検出部
Ｅｉ 直流電圧源
ＬＤ 負荷
Ｃ１～Ｃ１１ コンデンサ
Ｄ１～Ｄ１２ ダイオード
Ｌ１～Ｌ３ チョークコイル
Ｑ１～Ｑ４ スイッチング素子
Ｔ１、Ｔ２ トランス
９０５ コンピュータ
９０６ ＣＰＵ
９０７ メインメモリ
９０８ ストレージ
９０９ インターフェース

【要約】      （修正有）

【課題】スイッチング損失を低減する電源回路、電源回路の制御方法及びプログラムを提供する。
【解決手段】電源回路１において、Ｌ１の第１端子はＥ１の端子に接続され、Ｌ１の第２端子はＤ１及びＤ３の各アノードに接続され、Ｄ１のカソードはＣ１の第１端子及びＱ１の第１端子に接続され、Ｄ２のアノードはＣ２の第１端子及びＱ２の第１端子に接続され、Ｄ３のカソードはＣ３の第１端子及びＱ３の第１端子に接続され、Ｄ４のアノードはＣ４の第１端子及びＱ４の第１端子に接続され、Ｃ１の第２端子はＣ２の第２端子及びＴ１の第１端子に接続され、Ｃ３の第２端子はＣ４の第２端子及びＴ２の第１端子に接続され、Ｌ２の第１端子はＴ１の第２端子に接続され、Ｌ３の第１端子はＴ２の第２端子に接続され、Ｑ１の第２端子はＱ２、Ｑ３及びＱ４の各第２端子、Ｌ２及びＬ３の各第２端子に接続され、Ｄ２のカソードはＤ４のカソード及びＥ１の負端子に接続される。
【選択図】図１

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】