(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-05-02
(45)【発行日】2024-05-14
(54)【発明の名称】適応的な数の領域を伴う幾何学的分割のための形状適応離散コサイン変換
(51)【国際特許分類】
H04N 19/119 20140101AFI20240507BHJP
H04N 19/176 20140101ALI20240507BHJP
H04N 19/46 20140101ALI20240507BHJP
H04N 19/12 20140101ALI20240507BHJP
H04N 19/136 20140101ALI20240507BHJP
【FI】
H04N19/119
H04N19/176
H04N19/46
H04N19/12
H04N19/136
(21)【出願番号】P 2021543476
(86)(22)【出願日】2020-01-28
(86)【国際出願番号】 US2020015401
(87)【国際公開番号】W WO2020159982
(87)【国際公開日】2020-08-06
【審査請求日】2022-01-11
(32)【優先日】2019-01-28
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】521328755
【氏名又は名称】オーピー ソリューションズ, エルエルシー
(74)【代理人】
【識別番号】100078282
【氏名又は名称】山本 秀策
(74)【代理人】
【識別番号】100113413
【氏名又は名称】森下 夏樹
(74)【代理人】
【識別番号】100181674
【氏名又は名称】飯田 貴敏
(74)【代理人】
【識別番号】100181641
【氏名又は名称】石川 大輔
(74)【代理人】
【識別番号】230113332
【氏名又は名称】山本 健策
(72)【発明者】
【氏名】ファート, ボリヴォイェ
(72)【発明者】
【氏名】カルバ, ハリ
(72)【発明者】
【氏名】アジッチ, ヴェリボール
【審査官】田部井 和彦
(56)【参考文献】
【文献】特開2005-277968(JP,A)
【文献】米国特許出願公開第2013/0287109(US,A1)
【文献】Kenneth Vermeirsch Multimedia Lab Ghent University-IBBT Gaston Crommenlaan 8 bus 201 B-9050 Ledeberg,Extended Partitioning with Shape-Adaptive Transform [online],VCEG-AJ VCEG-AJ20, [2023年2月22日検索],インターネット <URL: http://wftp3.itu.int/av-arch/video-site/0810_San/VCEG-AJ20.zip>,2008年10月10日,pp.1-3
【文献】Jani Lainema,CE6-related: Shape adaptive transform selection [online], JVET-L JVET-L0134-v2,ITU-T インターネット<URL:http://phenix.it-sudparis.eu/jvet/doc_end_user/documents/12_Macao/wg11/JVET-L0134-v2.zip>,2018年10月07日,pp.1-2
【文献】Kenneth Vermeirsch Multimedia Lab Ghent University-IBBT Gaston Crommenlaan 8 bus 201 B-9050 Ledeberg,Extended Partitioning with Shape-Adaptive Transform[online], VCEG-AJ VCEG-AJ20,インターネット<URL:http://wftp3.itu.int/av-arch/video-site/0810_San/VCEG-AJ20.zip>,2008年10月10日,pp.1-3
(58)【調査した分野】(Int.Cl.,DB名)
H04N 19/12
H04N 19/119
H04N 19/176
H04N 19/46
H04N 19/136
(57)【特許請求の範囲】
【請求項1】
デコーダであって、前記デコーダは、回路を備え、前記回路は、
ビットストリームを受信することと、
幾何学的分割モードに従って、カレントブロックの第1の領域、第2の領域、および第3の領域を決定することと、
前記第1の領域、前記第2の領域、および前記第3の領域毎に、逆離散コサイン変換を使用して、前記カレントブロックをデコードすることと、
前記幾何学的分割モードが有効化されるかどうかを決定することと、
前記カレントブロックに関する第1の線セグメントを決定することと、
前記カレントブロックに関する第2の線セグメントを決定することと
を行うように構成され、前記カレントブロックのデコーディングは、前記第1の線セグメントおよび前記第2の線セグメントを使用して、ピクセルデータを再構築することを含み、
前記第1の線セグメントおよび前記第2の線セグメントは、前記カレントブロックを前記第1の領域、前記第2の領域、および前記第3の領域に分割する、デコーダ。
【請求項2】
前記カレントブロックは、128×128または64×64のサイズを有する、請求項1に記載のデコーダ。
【請求項3】
前記第1の線セグメントは、前記第1の領域を特徴付け、前記第2の線セグメントは、前記第2の領域および前記第3の領域を特徴付ける、請求項1に記載のデコーダ。
【請求項4】
ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第1の領域に関する予測子を算出することを含む、請求項1に記載のデコーダ。
【請求項5】
前記回路は、前記ビットストリーム内に含有される信号から、前記第1の領域、前記第2の領域、および/または前記第3の領域の各々をデコードするためのコーディング変換則タイプを決定することであって、前記コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換および逆形状適応離散コサイン変換を特徴付ける、ことを行うようにさらに構成され、前記デコーダは、
前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
前記決定されたコーディング変換則タイプに従って、逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
デブロッキングフィルタと、
フレームバッファと、
イントラ予測プロセッサと
をさらに備える、請求項1に記載のデコーダ。
【請求項6】
前記ビットストリームは、前記幾何学的分割モードが前記カレントブロックに関して有効化されるかどうかを示すパラメータを含む、請求項1に記載のデコーダ。
【請求項7】
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、請求項1に記載のデコーダ。
【請求項8】
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、請求項1に記載のデコーダ。
【請求項9】
前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、請求項1に記載のデコーダ。
【請求項10】
前記第1の領域は、コーディングユニットまたは予測ユニットである、請求項1に記載のデコーダ。
【請求項11】
デコーダであって、前記デコーダは、回路を備え、前記回路は、
ビットストリームを受信することと、
幾何学的分割モードに従って、カレントブロックの第1の領域、第2の領域、および第3の領域を決定することと、
前記ビットストリーム内に含有される信号から、前記第1の領域、前記第2の領域、および/または前記第3の領域の各々をデコードするためのコーディング変換則タイプを決定することであって、前記コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換および逆形状適応離散コサイン変換を特徴付ける、ことと、
前記カレントブロックをデコードすることであって、前記カレントブロックのデコーディングは、前記第1の領域、前記第2の領域、および/または前記第3の領域毎に逆変換に関する前記決定された変換則タイプを使用することを含む、ことと、
前記幾何学的分割モードが有効化されるかどうかを決定することと、
前記カレントブロックに関する第1の線セグメントを決定することと、
前記カレントブロックに関する第2の線セグメントを決定することと
を行うように構成され、前記カレントブロックのデコーディングは、前記第1の線セグメントおよび前記第2の線セグメントを使用して、ピクセルデータを再構築することを含み、
前記第1の線セグメントおよび前記第2の線セグメントは、前記カレントブロックを前記第1の領域、前記第2の領域、および前記第3の領域に分割する、デコーダ。
【請求項12】
前記カレントブロックは、128×128または64×64のサイズを有する、請求項
11に記載のデコーダ。
【請求項13】
前記第1の線セグメントは、前記第1の領域を特徴付け、前記第2の線セグメントは、前記第2の領域および前記第3の領域を特徴付ける、請求項
11に記載のデコーダ。
【請求項14】
ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第1の領域に関する予測子を算出することを含む、請求項
11に記載のデコーダ。
【請求項15】
前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
前記決定されたコーディング変換則タイプに従って逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
デブロッキングフィルタと、
フレームバッファと、
イントラ予測プロセッサと
をさらに備える、請求項
11に記載のデコーダ。
【請求項16】
前記ビットストリームは、前記幾何学的分割モードが前記カレントブロックに関して有効化されるかどうかを示すパラメータを含む、請求項
11に記載のデコーダ。
【請求項17】
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、請求項
11に記載のデコーダ。
【請求項18】
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、請求項
11に記載のデコーダ。
【請求項19】
前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、請求項
11に記載のデコーダ。
【請求項20】
前記第1の領域は、コーディングユニットまたは予測ユニットである、請求項
11に記載のデコーダ。
【請求項21】
方法であって、前記方法は、
デコーダが、ビットストリームを受信することと、
幾何学的分割モードに従って、カレントブロックの第1の領域、第2の領域、および第3の領域を決定することと、
前記ビットストリーム内に含有される信号から、前記第1の領域、前記第2の領域、および/または前記第3の領域をデコードするためのコーディング変換則タイプを決定することであって、前記コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換または逆形状適応離散コサイン変換を特徴付ける、ことと、
前記カレントブロックをデコードすることであって、前記カレントブロックのデコーディングは、前記第1の領域、前記第2の領域、および/または前記第3の領域毎に逆変換に関する前記決定された変換則タイプを使用することを含む、ことと、
前記デコーダが、前記幾何学的分割モードが有効化されるかどうかを決定することと、
前記デコーダが、前記カレントブロックに関する第1の線セグメントを決定することと、
前記デコーダが、前記カレントブロックに関する第2の線セグメントを決定することと
を含み、
前記カレントブロックのデコーディングは、前記第1の線セグメントおよび前記第2の線セグメントを使用して、ピクセルデータを再構築することを含み、
前記第1の線セグメントおよび前記第2の線セグメントは、前記カレントブロックを前記第1の領域、前記第2の領域、および前記第3の領域に分割する、方法。
【請求項22】
前記カレントブロックは、128×128または64×64のサイズを有する、請求項
21に記載の方法。
【請求項23】
前記第1の線セグメントは、前記第1の領域を特徴付け、前記第2の線セグメントは、前記第2の領域および前記第3の領域を特徴付ける、請求項
21に記載の方法。
【請求項24】
ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第1の領域に関する予測子を算出することを含む、請求項
21に記載の方法。
【請求項25】
前記デコーダは、
前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
前記決定されたコーディング変換則タイプに従って逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
デブロッキングフィルタと、
フレームバッファと、
イントラ予測プロセッサと
を備える、請求項
21に記載の方法。
【請求項26】
前記ビットストリームは、ブロックレベル幾何学的分割モードが前記
カレントブロックに関して有効化されるかどうかを示すパラメータを含む、請求項
21に記載の方法。
【請求項27】
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、請求項
21に記載の方法。
【請求項28】
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、請求項
21に記載の方法。
【請求項29】
前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、請求項
21に記載の方法。
【請求項30】
前記第1の領域は、コーディングユニットまたは予測ユニットである、請求項
21に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、2019年1月28日に出願され「SHAPE ADAPTIVE DISCRETE COSINE TRANSFORM FOR GEOMETRIC PARTITIONING WITH AN ADAPTIVE NUMBER OF REGIONS」と題された米国仮特許出願第62/797,799号の優先権の利益を主張し、その出願は、参照することによってその全体として本明細書に援用される。
【0002】
本発明は、概して、ビデオ圧縮の分野に関する。具体的には、本発明は、適応的な数の領域を伴う幾何学的分割のための形状適応離散コサイン変換を対象とする。
【背景技術】
【0003】
ビデオコーデックは、デジタルビデオを圧縮または解凍する電子回路またはソフトウェアを含み得る。それは、圧縮されていないビデオを圧縮されたフォーマットに変換することができ、逆もまた同様である。ビデオ圧縮の文脈において、ビデオを圧縮する(および/またはそのうちのいくつかの機能を実施する)デバイスは、典型的には、エンコーダと呼ばれ得、ビデオを解凍する(および/またはそのうちのいくつかの機能を実施する)デバイスは、デコーダと呼ばれ得る。
【0004】
圧縮されたデータのフォーマットは、標準的なビデオ圧縮仕様に適合することができる。圧縮は、圧縮されたビデオが元のビデオの中に存在するある情報を欠く点で非可逆的であり得る。この結果は、元のビデオを正確に再構築するために不十分な情報しか存在しないので、解凍されたビデオが元の圧縮されていないビデオより低い品質を有し得ることを含み得る。
【0005】
ビデオ品質と、ビデオを表現するために使用される(例えば、ビットレートによって決定される)データ量と、エンコーディングアルゴリズムおよびデコーディングアルゴリズムの複雑性と、データ損失ならびに誤差に対する感度と、編集のし易さと、ランダムアクセスと、エンドツーエンド遅延(例えば、待機時間)と、同等物との間に、複雑な関係が存在し得る。
【発明の概要】
【課題を解決するための手段】
【0006】
ある側面では、デコーダは、回路を含み、回路は、ビットストリームを受信することと、幾何学的分割モードに従って、カレントブロックの第1の領域、第2の領域、および第3の領域を決定することと、第1の領域、第2の領域、および第3の領域毎に逆離散コサイン変換を使用して、カレントブロックをデコードすることとを行うように構成される。
【0007】
別の側面では、デコーダは、回路を含み、回路は、ビットストリームを受信することと、幾何学的分割モードに従って、カレントブロックの第1の領域、第2の領域、および第3の領域を決定することと、ビットストリーム内に含有される信号から、第1の領域、第2の領域、および/または第3の領域の各々をデコードするためのコーディング変換則タイプを決定することであって、コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換および逆形状適応離散コサイン変換を特徴付ける、ことと、カレントブロックをデコードすることであって、カレントブロックのデコーディングは、第1の領域、第2の領域、および/または第3の領域毎に逆変換に関する決定された変換則タイプを使用することを含む、こととを行うように構成される。
【0008】
別の側面では、方法は、デコーダが、ビットストリームを受信することと、幾何学的分割モードに従って、カレントブロックの第1の領域、第2の領域、および第3の領域を決定することと、ビットストリーム内に含有される信号から、第1の領域、第2の領域、および/または第3の領域をデコードするためのコーディング変換則タイプを決定することであって、コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換または逆形状適応離散コサイン変換を特徴付ける、ことと、カレントブロックをデコードすることであって、カレントブロックのデコーディングは、第1の領域、第2の領域、および/または第3の領域毎に逆変換に関する決定された変換則タイプを使用することを含む、こととを含む。
【0009】
本明細書に説明される主題の1つ以上の変形例の詳細が、付随の図面および下記の説明に記載される。本明細書に説明される主題の他の特徴および利点が、説明および図面から、ならびに請求項から明白となる。
本発明は、例えば、以下の項目を提供する。
(項目1)
デコーダであって、前記デコーダは、回路を備え、前記回路は、
ビットストリームを受信することと、
幾何学的分割モードに従って、カレントブロックの第1の領域、第2の領域、および第3の領域を決定することと、
前記第1の領域、前記第2の領域、および前記第3の領域毎に、逆離散コサイン変換を使用して、前記カレントブロックをデコードすることと
を行うように構成される、デコーダ。
(項目2)
前記カレントブロックは、128×128または64×64のサイズを有する、項目1に記載のデコーダ。
(項目3)
前記第1の領域、前記第2の領域、および/または前記第3の領域の逆変換に関する係数の数が、前記ビットストリーム内で信号伝達される、項目1に記載のデコーダ。
(項目4)
前記幾何学的分割モードが有効化されるかどうかを決定することと、
前記カレントブロックに関する第1の線セグメントを決定することと、
前記カレントブロックに関する第2の線セグメントを決定することと
を行うようにさらに構成され、
前記カレントブロックのデコーディングは、前記第1の線セグメントおよび前記第2の線セグメントを使用して、ピクセルデータを再構築することを含み、
前記第1の線セグメントおよび前記第2の線セグメントは、前記カレントブロックを前記第1の領域、前記第2の領域、および前記第3の領域に分割する、項目1に記載のデコーダ。
(項目5)
前記第1の線セグメントは、前記第1の領域を特徴付け、前記第2の線セグメントは、前記第2の領域および前記第3の領域を特徴付ける、項目4に記載のデコーダ。
(項目6)
ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第1の領域に関する予測子を算出することを含む、項目4に記載のデコーダ。
(項目7)
前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
前記決定されたコーディング変換則タイプに従って、逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
デブロッキングフィルタと、
フレームバッファと、
イントラ予測プロセッサと
をさらに備える、項目1に記載のデコーダ。
(項目8)
前記ビットストリームは、幾何学的分割モードが前記カレントブロックに関して有効化されるかどうかを示すパラメータを含む、項目1に記載のデコーダ。
(項目9)
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、項目1に記載のデコーダ。
(項目10)
前記カレントブロックは、前記クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、項目1に記載のデコーダ。
(項目11)
前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、項目1に記載のデコーダ。
(項目12)
前記第1の領域は、コーディングユニットまたは予測ユニットである、項目1に記載のデコーダ。
(項目13)
デコーダであって、前記デコーダは、回路を備え、前記回路は、
ビットストリームを受信することと、
幾何学的分割モードに従って、カレントブロックの第1の領域、第2の領域、および第3の領域を決定することと、
前記ビットストリーム内に含有される信号から、前記第1の領域、前記第2の領域、および/または前記第3の領域の各々をデコードするためのコーディング変換則タイプを決定することであって、前記コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換および逆形状適応離散コサイン変換を特徴付ける、ことと、
前記カレントブロックをデコードすることであって、前記カレントブロックのデコーディングは、前記第1の領域、前記第2の領域、および/または前記第3の領域毎に逆変換に関する前記決定された変換則タイプを使用することを含む、ことと
を行うように構成される、デコーダ。
(項目14)
前記カレントブロックは、128×128または64×64のサイズを有する、項目13に記載のデコーダ。
(項目15)
前記第1の領域、前記第2の領域、および/または前記第3の領域の逆変換に関する係数の数が、前記ビットストリーム内で信号伝達される、項目13に記載のデコーダ。
(項目16)
前記幾何学的分割モードが有効化されるかどうかを決定することと、
前記カレントブロックに関する第1の線セグメントを決定することと、
前記カレントブロックに関する第2の線セグメントを決定することと
を行うようにさらに構成され、
前記カレントブロックのデコーディングは、前記第1の線セグメントおよび前記第2の線セグメントを使用して、ピクセルデータを再構築することを含み、
前記第1の線セグメントおよび前記第2の線セグメントは、前記カレントブロックを前記第1の領域、前記第2の領域、および前記第3の領域に分割する、項目13に記載のデコーダ。
(項目17)
前記第1の線セグメントは、前記第1の領域を特徴付け、前記第2の線セグメントは、前記第2の領域および前記第3の領域を特徴付ける、項目16に記載のデコーダ。
(項目18)
ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第1の領域に関する予測子を算出することを含む、項目16に記載のデコーダ。
(項目19)
前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
前記決定されたコーディング変換則タイプに従って逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
デブロッキングフィルタと、
フレームバッファと、
イントラ予測プロセッサと
をさらに備える、項目13に記載のデコーダ。
(項目20)
前記ビットストリームは、幾何学的分割モードが前記カレントブロックに関して有効化されるかどうかを示すパラメータを含む、項目13に記載のデコーダ。
(項目21)
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、項目13に記載のデコーダ。
(項目22)
前記カレントブロックは、前記クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、項目13に記載のデコーダ。
(項目23)
前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、項目13に記載のデコーダ。
(項目24)
前記第1の領域は、コーディングユニットまたは予測ユニットである、項目13に記載のデコーダ。
(項目25)
方法であって、前記方法は、
デコーダによって、ビットストリームを受信することと、
幾何学的分割モードに従って、カレントブロックの第1の領域、第2の領域、および第3の領域を決定することと、
前記ビットストリーム内に含有される信号から、前記第1の領域、前記第2の領域、および/または前記第3の領域をデコードするためのコーディング変換則タイプを決定することであって、前記コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換または逆形状適応離散コサイン変換を特徴付ける、ことと、
前記カレントブロックをデコードすることであって、前記カレントブロックのデコーディングは、前記第1の領域、前記第2の領域、および/または前記第3の領域毎に逆変換に関する前記決定された変換則タイプを使用することを含む、ことと
を含む、方法。
(項目26)
前記カレントブロックは、128×128または64×64のサイズを有する、項目25に記載の方法。
(項目27)
前記第1の領域、前記第2の領域、および/または前記第3の領域の逆変換に関する係数の数が、前記ビットストリーム内で信号伝達される、項目25に記載の方法。
(項目28)
前記デコーダが、前記幾何学的分割モードが有効化されるかどうかを決定することと、
前記デコーダが、前記カレントブロックに関する第1の線セグメントを決定することと、
前記デコーダが、前記カレントブロックに関する第2の線セグメントを決定することと
をさらに含み、
前記カレントブロックのデコーディングは、前記第1の線セグメントおよび前記第2の線セグメントを使用して、ピクセルデータを再構築することを含み、
前記第1の線セグメントおよび前記第2の線セグメントは、前記カレントブロックを前記第1の領域、前記第2の領域、および前記第3の領域に分割する、項目25に記載の方法。
(項目29)
前記第1の線セグメントは、前記第1の領域を特徴付け、前記第2の線セグメントは、前記第2の領域および前記第3の領域を特徴付ける、項目28に記載の方法。
(項目30)
ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第1の領域に関する予測子を算出することを含む、項目28に記載の方法。
(項目31)
前記デコーダは、
前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
前記決定されたコーディング変換則タイプに従って逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
デブロッキングフィルタと、
フレームバッファと、
イントラ予測プロセッサと
を備える、項目25に記載の方法。
(項目32)
前記ビットストリームは、ブロックレベル幾何学的分割モードが前記ブロックに関して有効化されるかどうかを示すパラメータを含む、項目25に記載の方法。
(項目33)
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、項目25に記載の方法。
(項目34)
前記カレントブロックは、前記クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、項目25に記載の方法。
(項目35)
前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、項目25に記載の方法。
(項目36)
前記第1の領域は、コーディングユニットまたは予測ユニットである、項目25に記載の方法。
【図面の簡単な説明】
【0010】
本発明を例証する目的のために、図面は、本発明の1つ以上の実施形態の側面を示す。しかしながら、本発明が図面に示される精密な配列および手段に限定されないことを理解されたい。
【0011】
【
図1】
図1は、異なる予測誤差を有する3つのセグメントが存在する、指数関数的分割を用いた残差ブロック(例えば、カレントブロック)のある例を示す例証である。
【0012】
【
図2】
図2は、ビデオエンコーディングおよびデコーディングに関する複雑性および処理性能を改良することができる、適応的な数の領域を伴う幾何学的分割のための形状適応離散コサイン変換(SA-DCT)が可能な例示的ビデオエンコーダを例証するシステムブロック図である。
【0013】
【
図3】
図3は、適応的な数の領域を伴う幾何学的分割のためにSA-DCTを用いてビデオをエンコードする例示的プロセスを例証する、プロセスフロー図である。
【0014】
【
図4】
図4は、適応的な数の領域を伴う幾何学的分割のためにSA-DCTを使用してビットストリームをデコードすることが可能なある例示的デコーダを例証するシステムブロック図である。
【0015】
【
図5】
図5は、適応的な数の領域を伴う幾何学的分割のためにSA-DCTを使用してビットストリームをデコードするある例示的プロセスを例証するプロセスフロー図である。
【0016】
【
図6】
図6は、本明細書に下位支持される方法のうちのいずれか1つ以上、およびそのいずれか1つ以上の部分を実装するために使用され得るコンピューティングシステムのブロック図である。
【0017】
図面は、必ずしも縮尺通りではなく、想像線、図式表現、および部分図によって例証され得る。ある事例では、実施形態の理解のためには必要ではないか、または他の詳細を知覚困難にする詳細が、省略されている場合がある。種々の図面内の同様の参照記号は、同様の要素を示す。
【発明を実施するための形態】
【0018】
本開示に提示される実施形態は、全てのブロックが必ずしも長方形ではない幾何学的分割においてブロックをエンコードおよびデコードすることに関する。実施形態は、離散コサイン変換(DCT)および/または逆DCTを使用して、エンコーディングおよび/またはデコーディングを実施することを含み、かつ/または実施するように構成され得る。本明細書に提示されるいくつかの実施形態では、DCTの選定は、幾何学的に分割されたブロック内の情報コンテンツの関数として行われる。いくつかの既存のビデオエンコーディングおよびデコーディングアプローチでは、全てのブロックは、長方形であり、残差は、長方形ブロック全体に関する通常のブロックDCT(B-DCT)を使用してエンコードされる。しかしながら、ブロックが複数の非長方形領域に分割され得る幾何学的分割では、通常のB-DCTの使用は、いくつかのブロックに関する基礎的ピクセル情報を非効率的に表し得、実施するために不必要な演算資源を要求し得る。本主題のいくつかの実装では、幾何学的分割モードを使用するとき、エンコーダは、B-DCTの代替として、またはそれに加えて、形状適応DCT(SA-DCT)を使用し得る。いくつかの実施形態では、エンコーダは、幾何学的に分割されたブロック等のブロックの領域毎に、その領域の予測誤差のレベルに基づいて、B-DCTとSA-DCTとの間で選択し得、選択は、デコーディングにおける使用のためにビットストリーム内で信号伝達され得る。B-DCTまたはSA-DCTのいずれかを使用して非長方形領域をエンコードおよび/またはデコードし、そのような選択を信号伝達することによって、残差がより効率的に表現され得るので、ビットストリームにおける伝送のビットレートは、低減され得、処理を実施するために要求される演算資源は、結果として低減され得る。本主題は、例えば、128×128または64×64のサイズを有するブロック等の比較的大きいブロックに適用可能であり得る。いくつかの実装では、幾何学的分割は、カレントブロックを適応的な数の領域(所与のカレントブロックに対して3つ以上の領域等)に分割することを伴い得、DCT変換タイプ(例えば、B-DCTまたはSA-DCT)は、領域毎に信号伝達され得る。
【0019】
ある実施形態では、B-DCTは、限定ではないが、ピクセルの対応するN×Nアレイのクロマ値および/またはルマ値等の数値のN×Nブロックに対してN×N可逆行列を使用して実施されるDCTであり得る。例えば、非限定的な例として、N×N行列Xが変換されるべきである場合、「DCT-I」変換が、以下のように、変換される行列の各要素を算出し得る。
【数1】
ここで、k=0,...,N-1である。さらなる非限定的な例として、「DCT-II」変換が、以下のように、変換される行列値を算出し得る。
【数2】
ここで、k=0,...,N-1である。例証的な例として、ブロックが4×4ピクセルのブロックである場合、一般化された離散コサイン変換行列は、以下の形態をとる一般化された離散コサイン変換II行列を含み得る。
【数3】
式中、aは、1/2であり、bは、
【化1】
であり、cは、
【化2】
である。
【0020】
いくつかの実装では、効率的なハードウェアおよびソフトウェア実装のために使用され得る変換行列の整数近似が、利用され得る。例えば、ブロックが4×4ピクセルのブロックである場合、一般化された離散コサイン変換行列は、以下の形態をとる一般化された離散コサイン変換II行列を含み得る。
【数4】
【0021】
逆B-DCTが、同一のN×N変換行列を使用して、第2の行列乗算によって算出され得、結果として生じる出力が、元の値を復元するために正規化され得る。例えば、逆DCT-Iが、正規化のために
【化3】
で乗算され得る。
【0022】
SA-DCTが、ピクセルの非長方形アレイに対して実施され得る。ある実施形態では、SA-DCTは、DCT-I、DCT-II、または同等物等のDCTの一次元バージョンを着目形状におけるピクセル値の垂直列を表すベクトルに対して実施することによって算出され、続いて、結果として生じる値が、水平ベクトルに群化され、2回目の一次元DCTを受け得、2回目のDCTは、ピクセル値の完了された変換をもたらし得る。SA-DCTの変形例はさらに、上記の変換、上記の変換の出力の量子化、ならびに/または変換出力および/もしくは量子化された変換出力の反転によって導入される平均加重欠陥および/または非正規直交欠陥を補正するための係数によってスケーリングおよび/または正規化し得る。さらなる補正が、限定ではないが、潜在的に、変換、量子化、および/もしくは逆変換の前ならびに/または後に適用されるスケーリングプロセスのうちの一方または他方と組み合わせて、上記のSA-DCTプロセスに先行して、各ピクセル値またはそのスケーリングされたバージョンから対象画像領域の個々の平均値を減算することによって実施され得る。当業者は、本開示の全体を精査することで、上記の説明に一貫して適用され得るSA-DCTプロセスに対する種々の代替的または付加的な変形例を認識するであろう。
【0023】
動き補償は、現在、以前、および/もしくは将来のフレームを含み、かつ/またはそれによって表されるビデオにおけるカメラおよび/またはオブジェクトの動きを考慮することによって、以前および/または将来のフレームを前提として、ビデオフレームまたはその一部を予測するためのアプローチを含み得る。動き補償は、ビデオ圧縮のためのビデオデータのエンコーディングおよびデコーディングにおいて、例えば、動画専門家集団(MPEG)-2(アドバンスドビデオコーディング(AVC)とも称される)規格を使用するエンコーディングおよびデコーディングにおいて採用され得る。動き補償は、参照ピクチャのカレントピクチャへの変換の観点からピクチャを記述し得る。参照ピクチャは、カレントピクチャと比較したとき、時間的に以前のもの、または将来からのものであり得る。画像が、以前に伝送および/または記憶された画像から正確に合成されることができると、圧縮効率は、改良されることができる。
【0024】
本開示に使用されるようなブロック分割は、同様の動きの領域を見出すためのビデオコーディングにおける方法を指し得る。ある形態のブロック分割が、MPEG-2、H.264(AVCまたはMPEG-4 Part10とも称される)、およびH.265(高効率ビデオコーディング(HEVC)とも称される)を含む、ビデオコーデック規格において見出されることができる。例示的ブロック分割アプローチでは、同様の動きを有するピクセルを含有するブロック分割を見出すために、ビデオフレームの非重複ブロックが、長方形サブブロックに分割され得る。このアプローチは、ブロック分割の全てのピクセルが同様の動きを有するときに良好に機能し得る。ブロック内のピクセルの動きは、以前にコーディングされたフレームに対して決定され得る。
【0025】
形状適応DCTおよび/またはB-DCTが、適応的な数の領域を有する幾何学的分割において効果的に使用され得る。
図1は、異なる予測誤差を有する3つのセグメントS0、S1、およびS2が存在する幾何学的分割を用いた64×64または128×128のサイズの残差ブロック(例えば、カレントブロック)100の非限定的な例を示す例証であるが、3つのセグメントは、例示目的のために
図1に例証され、代替として、または加えて、より多いかまたはより少ない数のセグメントが採用され得る。カレントブロックは、2つの線セグメント(P1P2およびP3P4)に従って幾何学的に分割され得、これは、カレントブロックを3つの領域S0、S1、およびS2に分け得る。この例では、S0は、比較的高い予測誤差を有し得る一方、S1およびS2は、比較的低い予測誤差を有し得る。セグメントS0(領域とも称される)に関して、エンコーダは、残差コーディングのためにB-DCTを選択および使用し得る。低い予測誤差を有するセグメントS1およびS2のために、エンコーダは、SA-DCTを選択および使用し得る。残差エンコーディング変換の選択は、予測誤差(例えば、残差のサイズ)に基づくことができる。SA-DCTアルゴリズムは、複雑性の観点からは比較的単純であり、B-DCTほど多くの演算を要求しないので、より低い予測誤差の残差コーディングのためにSA-DCTを利用することは、ビデオエンコーディングおよびデコーディングに関する複雑性ならびに処理性能を改良し得る。
【0026】
故に、引き続き
図1を参照すると、SA-DCTは、低い予測誤差を有するセグメントのための完全ブロックDCTに対する付加的変換選択肢として信号伝達され得る。どれが低い誤差または高い誤差と見なされるかは、エンコーダにおいて設定されることができ、かつ適用に基づいて変動し得るパラメータであり得る。変換タイプの選定は、ビットストリーム内で信号伝達され得る。デコーダにおいて、ビットストリームが解析され得、所与のカレントブロックに関して、残差が、ビットストリーム内で信号伝達された変換タイプを使用してデコードされ得る。代替として、または加えて、いくつかの実装では、変換と関連付けられる係数の数が、ビットストリーム内で信号伝達され得る。
【0027】
より詳細には、継続して
図1を参照すると、適応的な数の領域を有する幾何学的分割は、長方形ブロックが非長方形であり得る2つ以上の領域にさらに分けられるビデオエンコーディングおよびデコーディングのための技法を含み得る。例えば、
図1は、適応的な数の領域を有するピクセルレベルでの幾何学的分割の非限定的な例を例証する。例示的長方形ブロック100(Mピクセルの幅とNピクセルの高さとを有し、M×Nピクセルとして表され得る)が、線セグメントP1P2およびP3P4に沿って3つの領域(S0、S1、およびS2)に分けられ得る。S0内のピクセルが同様の動きを有するとき、動きベクトルが、その領域内の全てのピクセルの動きを記述し得、動きベクトルは、領域S0を圧縮するために使用されることができる。同様に、領域S1内のピクセルが同様の動きを有するとき、関連付けられる動きベクトルが、領域S1内のピクセルの動きを記述し得る。同様に、領域S2内のピクセルが同様の動きを有するとき、関連付けられる動きベクトルが、領域S2内のピクセルの動きを記述し得る。そのような幾何学的分割は、限定ではないが、例えば、極座標、デカルト座標、もしくは同等物等の座標、所定のテンプレートへのインデックス、またはビデオビットストリーム内の分割の他の特徴付けを使用して、位置P1、P2、P3、P4、および/またはこれらの位置の表現をエンコードすることによって、受信機(例えば、デコーダ)に信号伝達され得る。
【0028】
引き続き
図1を参照すると、ピクセルレベルでの幾何学的分割を利用してビデオデータをエンコードするとき、線セグメントP1P2(またはより具体的には、点P1および点P2)が決定され得る。ピクセルレベルでの幾何学的分割を利用するときにブロックを最良に分ける線セグメントP1P2(または、より具体的には、点P1および点P2)を決定するために、点P1および点P2の可能な組み合わせは、ブロック幅および高さであるMおよびNに依存する。サイズM×Nのブロックに関して、(M-1)×(N-1)×3の可能な分割が存在する。したがって、正しい分割を識別することは、全ての可能な区分に関する動き推定を評価する演算的に高価なタスクになり得、これは、(例えば、ピクセルレベルでの幾何学的分割を伴わない)長方形分割を使用するエンコーディングと比較して、ビデオをエンコードするために要求される時間および/または処理能力の量を増加させ得る。最良または正しい分割を成すものは、メトリックに従って決定されることができ、実装毎に変化し得る。
【0029】
いくつかの実装では、引き続き
図1を参照すると、2つの領域を形成する第1の分割が決定され得(例えば、線P1P2および関連付けられる領域を決定する)、次いで、それらの領域のうちの1つがさらに分割される点で、分割が反復的に行われる。例えば、
図1を参照して説明される分割は、ブロックを2つの領域に分割するために実施されることができる。それらの領域のうちの1つは、(例えば、新しい領域S1および領域S2を形成するために)さらに分割されることができる。このプロセスは、停止基準が達せられるまで、ブロックレベル幾何学的分割を実施し続けることができる。
【0030】
図2は、ビデオエンコーディングおよびデコーディングに関する複雑性ならびに処理性能を改良することができる適応的な数の領域を伴う幾何学的分割に関するSA-DCTおよび/またはB-DCTが可能な例示的ビデオエンコーダ200を例証するシステムブロック図である。例示的ビデオエンコーダ200は、入力ビデオ205を受信し、入力ビデオ205は、最初に、ツリー構造化マクロブロック分割スキーム(例えば、クアッドツリープラスバイナリツリー)等の処理スキームに従って、セグメント化され、または分けられることができる。ツリー構造化マクロブロック分割スキームの例は、ピクチャフレームをコーディングツリーユニット(CTU)と呼ばれる大きいブロック要素に分割することを含み得る。いくつかの実装では、各CTUは、コーディングユニット(CU)と呼ばれるいくつかのサブブロックに1回以上さらに分割され得る。この分割の最終結果は、予測ユニット(PU)と呼ばれ得るサブブロックの群を含み得る。変換ユニット(TU)もまた、利用され得る。そのような分割スキームは、本主題のいくつかの側面に従って、適応的な数の領域を伴う幾何学的分割を実施することを含むことができる。
【0031】
継続して
図2を参照すると、例示的ビデオエンコーダ200は、イントラ予測プロセッサ215と、適応的な数の領域を伴う幾何学的分割を支援することが可能な動き推定/補償プロセッサ220(インター予測プロセッサとも称される)と、変換/量子化プロセッサ225と、逆量子化/逆変換プロセッサ230と、ループ内フィルタ235と、デコード済ピクチャバッファ240と、エントロピーコーディングプロセッサ245とを含む。いくつかの実装では、動き推定/補償プロセッサ220は、幾何学的分割を実施することができる。幾何学的分割モードを信号伝達するビットストリームパラメータが、出力ビットストリーム250内での包含のために、エントロピーコーディングプロセッサ245に入力されることができる。
【0032】
動作時、継続して
図2を参照すると、入力ビデオ205のフレームのブロック毎に、イントラピクチャ予測を介して、または動き推定/補償を使用して、ブロックを処理するかどうかが決定されることができる。ブロックは、イントラ予測プロセッサ210または動き推定/補償プロセッサ220に提供されることができる。ブロックがイントラ予測を介して処理されるべきである場合、イントラ予測プロセッサ210は、処理を実施し、予測子を出力することができる。ブロックが動き推定/補償を介して処理されるべきである場合、動き推定/補償プロセッサ220は、幾何学的分割の使用を含む処理を実施し、予測子を出力することができる。
【0033】
引き続き
図2を参照すると、残差が、入力ビデオから予測子を減算することによって形成されることができる。残差は、変換/量子化プロセッサ225によって受信されることができ、これは、(例えば、残差のサイズまたは誤差メトリックを閾値と比較することによって)予測誤差(例えば、残差サイズ)が「高い」誤差と見なされるかまたは「低い」誤差と見なされるかを決定することができる。決定に基づいて、変換/量子化プロセッサ225は、B-DCTおよびSA-DCTを含み得る変換タイプを選択することができる。いくつかの実装では、変換/量子化プロセッサ225は、残差が高い誤差を有すると見なされる場合、B-DCTの変換タイプを選択し、残差が低い誤差を有すると見なされる場合、SA-DCTの変換タイプを選択する。選択された変換タイプに基づいて、変換/量子化プロセッサ225は、変換処理(例えば、SA-DCTまたはB-DCT)を実施し、係数を生成することができ、係数は、量子化されることができる。量子化された係数および任意の関連付けられる信号伝達情報(選択された変換タイプおよび/または使用される係数の数を含み得る)が、エントロピーエンコーディング、および出力ビットストリーム250内での包含のために、エントロピーコーディングプロセッサ245に提供されることができる。エントロピーエンコーディングプロセッサ245は、適応的な数の領域を伴う幾何学的分割のためのSA-DCTに関連する信号伝達情報のエンコーディングを支援することができる。加えて、量子化された係数は、逆量子化/逆変換プロセッサ230に提供されることができ、逆量子化/逆変換プロセッサ230はピクセルを再現し得、ピクセルは、予測子と組み合わせられ、ループ内フィルタ235によって処理され得、その出力は、適応的な数の領域を伴う幾何学的分割を支援することが可能である動き推定/補償プロセッサ220による使用のために、デコード済ピクチャバッファ240内に記憶される。
【0034】
ここで
図3を参照すると、ビデオエンコーディングおよびデコーディングに関する複雑性および処理性能を改良することができる、適応的な数の領域を伴う幾何学的分割のためのSA-DCTを用いてビデオをエンコードする例示的プロセス300を例証するプロセスフロー図が、例証される。ステップ310において、ビデオフレームは、例えば、ピクチャフレームをCTUおよびCUに分割することを含み得るツリー構造化マクロブロック分割スキームを使用して、初期ブロックセグメント化を受けて得る。320において、ブロックが、幾何学的分割のために選択され得る。選択は、ブロックが幾何学的分割モードに従って処理されるべきであることをメトリックルールに従って識別することを含み得る。ステップ330において、選択されたブロックが、幾何学的分割モードに従って、3つ以上の非長方形領域に分割され得る。
【0035】
ステップ340において、引き続き
図3を参照すると、幾何学的に分割された領域毎に、変換タイプ(変換則タイプとも称される)が決定され得る。これは、(例えば、残差のサイズまたは誤差メトリックを閾値と比較することによって)予測誤差(例えば、残差サイズ)が「高い」誤差と見なされるかまたは「低い」誤差と見なされるかを決定することを含み得る。決定に基づいて、変換タイプが、例えば、下記に説明されるようなクアッドツリープラスバイナリディシジョンツリープロセスを使用して選択され得、変換タイプは、限定ではないが、B-DCTまたはSA-DCTを含み得る。いくつかの実装では、残差が高い誤差を有すると見なされる場合、B-DCTの変換タイプが選択され、残差が低い誤差を有すると見なされる場合、SA-DCTの変換タイプが選択される。選択された変換タイプに基づいて、変換処理(例えば、SA-DCTまたはB-DCT)が、量子化され得る係数を生成するために実施され得る。
【0036】
ステップ350において、継続して
図3を参照すると、決定された変換タイプが、ビットストリーム内で信号伝送され得る。変換および量子化された残差が、ビットストリーム内に含まれることができる。いくつかの実装では、変換係数の数が、ビットストリーム内で信号伝送されることができる。
【0037】
図4は、ビデオエンコーディングおよびデコーディングに関する複雑性および処理性能を改良することができる、適応的な数の領域を伴う幾何学的分割のためのSA-DCTおよび/またはB-DCTを含む(しかしこれに限定されない)DCTを使用してビットストリーム470をデコードすることが可能なデコーダ400の非限定的な例を例証するシステムブロック図である。デコーダ400は、エントロピーデコーダプロセッサ410と、逆量子化および逆変換プロセッサ420と、デブロッキングフィルタ430と、フレームバッファ440と、動き補償プロセッサ450と、イントラ予測プロセッサ460とを含む。いくつかの実装では、ビットストリーム470は、幾何学的分割モードおよび変換則タイプを信号伝達するパラメータを含む。いくつかの実装では、ビットストリーム470は、変換係数の数を信号伝達するパラメータを含む。動き補償プロセッサ450は、本明細書に説明されるような幾何学的分割を使用してピクセル情報を再構築することができる。
【0038】
動作時、引き続き
図4を参照すると、ビットストリーム470が、デコーダ400によって受信され、エントロピーデコーダプロセッサ410に入力され得、これは、ビットストリームを量子化された係数にエントロピーデコードし得る。量子化された係数は、逆量子化および逆変換プロセッサ420に提供され得、逆量子化および逆変換プロセッサ420は、コーディング変換則タイプ(例えば、B-DCTまたはSA-DCT)を決定し、決定されたコーディング変換則タイプに従って逆量子化および逆変換を実施し、残差信号を作成し得る。いくつかの実装では、逆量子化および逆変換プロセッサ420は、変換係数の数を決定し、変換係数の決定された数に従って、逆変換を実施し得る。
【0039】
引き続き
図4を参照すると、残差信号が、処理モードに従って、動き補償プロセッサ450またはイントラ予測プロセッサ460の出力に追加され得る。動き補償プロセッサ450およびイントラ予測プロセッサ460の出力は、以前にデコードされたブロックに基づくブロック予測を含み得る。予測および残差の合計が、デブロッキングフィルタ430によって処理され、フレームバッファ440内に記憶され得る。所与のブロック(例えば、CUまたはPU)に関して、ビットストリーム470が、分割モードがブロックレベル幾何学的分割であることを信号伝達するとき、動き補償プロセッサ450は、本明細書に説明される幾何学的分割アプローチに基づいて、予測を構築し得る。
【0040】
図5は、ビデオエンコーディングおよびデコーディングに関する複雑性ならびに処理性能を改良することができる、適応的な数の領域を伴う幾何学的分割のためのSA-DCTを使用してビットストリームをデコードする例示的プロセス500を例証するプロセスフロー図である。ステップ510において、ビットストリームが受信され、これは、カレントブロック(例えば、CTU、CU、PU)を含み得る。受信することは、ビットストリームからカレントブロックおよび関連付けられる信号伝達情報を抽出および/または解析することを含み得る。デコーダは、幾何学的分割を特徴付ける1つ以上のパラメータを抽出または決定し得る。これらのパラメータは、例えば線セグメントの始点および終点(例えば、P1、P2、P3、P4)のインデックスを含み得、抽出または決定は、ビットストリームからパラメータを識別し、読み出すこと(例えば、ビットストリームを解析すること)を含み得る。
【0041】
ステップ520において、引き続き
図5を参照すると、カレントブロックの第1の領域、第2の領域、および第3の領域が、幾何学的分割モードに従って決定され得る。決定することは、幾何学的分割モードがカレントブロックに関して有効化される(例えば、真である)かどうかを決定することを含み得る。幾何学的分割モードが有効化されない(例えば、偽である)場合、デコーダは、代替分割モードを使用してカレントブロックを処理し得る。幾何学的分割モードが有効化される(例えば、真である)場合、3つ以上の領域が、決定および/または処理され得る。
【0042】
随意のステップ530において、継続して
図5を参照すると、コーディング変換則タイプが、決定され得る。コーディング変換則タイプが、ビットストリーム内で信号伝達され得る。例えば、ビットストリームは、B-DCTまたはSA-DCTを規定し得るコーディング変換則タイプを決定するために解析され得る。決定されたコーディング変換則タイプは、第1の領域、第2の領域、および/または第3の領域をデコードするためのものであり得る。
【0043】
540において、引き続き
図5を参照すると、カレントブロックがデコードされ得る。カレントブロックのデコーディングは、第1の領域、第2の領域、および/または第3の領域の各々のための逆変換のために決定された変換タイプを使用することを含み得る。デコーディングは、領域毎に、幾何学的分割モードに従って関連付けられる動き情報を決定することを含み得る。
【0044】
少数の変形例が、上記に詳細に説明されたが、他の修正または追加も可能である。例えば、幾何学的分割は、エンコーダにおけるレート歪み決定に基づいて、ビットストリーム内で信号伝達されることができる。コーディングは、通常の所定の分割(例えば、テンプレート)、分割の時間的および空間的予測、ならびに付加的オフセットの組み合わせに基づくことができる。幾何学的に分割された領域の各々は、動き補償された予測またはイントラ予測を利用することができる。予測された領域の境界は、残差が追加される前に平滑化されることができる。
【0045】
いくつかの実装では、クアッドツリープラスバイナリディシジョンツリー(QTBT)が、実装され得る。QTBTでは、コーディングツリーユニットレベルにおいて、QTBTの分割パラメータが、いかなるオーバーヘッドも伝送することなく、局所的特性に適合するように動的に導出される。続けて、コーディングユニットレベルにおいて、ジョイント分類器ディシジョンツリー構造が、不必要な反復を排除し、誤った予測のリスクを制御し得る。いくつかの実装では、適応的な数の領域を伴う幾何学的分割は、QTBTの全てのリーフノードにおいて利用可能な付加的分割オプションとして利用可能であり得る。
【0046】
いくつかの実装では、デコーダが、カレントブロックに関する幾何学的分割を発生させ、従属プロセスに関する全ての分割関連情報を提供する分割プロセッサを含み得る。分割プロセッサは、これが、ブロックが幾何学的に分割される場合にセグメント毎に実施され得るので、動き補償に直接影響を及ぼし得る。さらに、分割プロセッサは、形状情報をイントラ予測プロセッサおよび変換コーディングプロセッサに提供し得る。
【0047】
いくつかの実装では、付加的シンタックス要素が、ビットストリームの異なる階層レベルにおいて信号伝達され得る。シーケンス全体に関する適応的な数の領域を伴う幾何学的分割を有効化するために、有効化フラグが、シーケンスパラメータセット(SPS)においてコーディングされ得る。さらに、任意のコーディングユニット(CU)が適応的な数の領域を伴う幾何学的分割を使用するかどうかを示すために、CTUフラグが、コーディングツリーユニット(CTU)レベルにおいてコーディングされ得る。カレントコーディングユニットが適応的な数の領域を伴う幾何学的分割を利用するかどうかを示すために、CUフラグが、コーディングされ得る。ブロック上の線セグメントを規定するパラメータが、コーディングされ得る。領域毎に、カレント領域がインター予測されるかまたはイントラ予測されるかを規定し得るフラグが、デコードされ得る。
【0048】
いくつかの実装では、最小領域サイズが規定され得る。
【0049】
本明細書に説明される主題は、多くの技術的利点を提供する。例えば、本主題のいくつかの実装は、圧縮効率を増加させながら複雑性を低減させるブロックの分割を提供することができる。いくつかの実装では、オブジェクト境界におけるブロッキングアーチファクトが、低減させられることができる。
【0050】
本明細書に説明される側面および実施形態のうちの任意の1つ以上のものが、コンピュータ技術分野の当業者に明白であるように、本明細書の教示に従ってプログラムされた1つ以上の機械(例えば、電子ドキュメントのためのユーザコンピューティングデバイスとして利用される1つ以上のコンピューティングデバイス、ドキュメントサーバ等の1つ以上のサーバデバイス等)において実現および/または実装されるデジタル電子回路、集積回路、専用に設計された特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)コンピュータハードウェア、ファームウェア、ソフトウェア、および/またはそれらの組み合わせを使用して、便宜的に実装され得ることに留意されたい。これらの種々の側面または特徴は、少なくとも1つのプログラム可能なプロセッサを含むプログラム可能なシステム上で実行可能かつ/または解読可能である1つ以上のコンピュータプログラムおよび/またはソフトウェア内での実装を含み得、少なくとも1つのプログラム可能なプロセッサは、専用目的もしくは汎用目的であり得、専用目的もしくは汎用目的であり得、データおよび命令を、ストレージシステム、少なくとも1つの入力デバイス、および少なくとも1つの出力デバイスから受信し、データおよび命令をそれらに伝送するように結合される。適切なソフトウェアコーディングが、ソフトウェア技術分野の当業者に明白であるように、本開示の教示に基づいて、熟練のプログラマによって容易に準備され得る。ソフトウェアおよび/またはソフトウェアモジュールを採用する上記に議論される側面および実装もまた、ソフトウェアおよび/またはソフトウェアモジュールの機械実行可能命令の実装を補助するために適切なハードウェアを含み得る。
【0051】
そのようなソフトウェアは、機械可読記憶媒体を採用するコンピュータプログラム製品であり得る。機械可読記憶媒体は、機械(例えば、コンピューティングデバイス)による実行のための命令のシーケンスを記憶および/またはエンコードすることが可能であり、かつ機械に本明細書に説明される方法および/または実施形態の任意の1つを実施させる任意の媒体であり得る。機械可読記憶媒体の例は、限定ではないが、磁気ディスク、光ディスク(例えば、CD、CD-R、DVD、DVD-R等)、光磁気ディスク、読取専用メモリ「ROM」デバイス、ランダムアクセスメモリ「RAM」デバイス、磁気カード、光学カード、ソリッドステートメモリデバイス、EPROM、EEPROM、プログラマブル論理デバイス(PLD)、および/またはそれらの任意の組み合わせを含む。機械可読媒体は、本明細書で使用される場合、単一の媒体、ならびに、例えばコンピュータメモリとの組み合わされたコンパクトディスクもしくは1つ以上のハードディスクドライブの集合等の物理的に分離した媒体の集合を含むように意図されている。本明細書で使用される場合、機械可読記憶媒体は、信号伝送の一過性形態を含まない。
【0052】
そのようなソフトウェアはまた、搬送波等のデータキャリア上のデータ信号として搬送される情報(例えば、データ)を含み得る。例えば、機械実行可能情報は、信号が機械(例えば、コンピューティングデバイス)による実行のために命令のシーケンスまたはその一部をエンコードするデータキャリアにおいて具現化されるデータ搬送信号、ならびに機械に本明細書に説明される方法および/または実施形態の任意の1つを実施させる任意の関連する情報(例えば、データ構造およびデータ)として含まれ得る。
【0053】
コンピューティングデバイスの例は、限定ではないが、電子書籍読書デバイス、コンピュータワークステーション、端末コンピュータ、サーバコンピュータ、ハンドヘルドデバイス(例えば、タブレット型コンピュータ、スマートフォン等)、ウェブ装置、ネットワークルータ、ネットワークスイッチ、ネットワークブリッジ、機械よってとられるべきアクションを規定する命令のシーケンスを実行することが可能である任意の機械、およびそれらの任意の組み合わせを含む。一例では、コンピューティングデバイスは、キオスクを含み、かつ/またはその中に含まれ得る。
【0054】
図6は、コントロールシステムに本開示の側面および/または方法のうちの任意の1つ以上のものを実施させるための命令のセットが実行され得るコンピュータシステム600の例示的形態としてのコンピューティングデバイスの一実施形態の図式表現を示す。複数のコンピューティングデバイスが、デバイスのうちの1つ以上に、本開示の側面および/または方法のうちの任意の1つ以上を実施させるために専用に構成された命令のセットを実装するために利用され得ることも、考えられる。コンピュータシステム600は、プロセッサ604と、メモリ608とを含み、プロセッサ604およびメモリ608は、バス612を介して相互に、および他の構成要素と通信する。バス612は、限定ではないが、種々のバスアーキテクチャのうちのいずれかを使用するメモリバス、メモリコントローラ、周辺バス、ローカルバス、およびそれらの任意の組み合わせを含むいくつかのタイプのバス構造のうちのいずれかを含み得る。
【0055】
メモリ608は、限定ではないが、ランダムアクセスメモリ構成要素、読取専用構成要素、およびそれらの任意の組み合わせを含む種々の構成要素(例えば、機械可読媒体)を含み得る。一例では、起動中等にコンピュータシステム600内の要素間で情報を転送することに役立つ基本ルーチンを含む基本入力/出力システム616(BIOS)が、メモリ608の中に記憶され得る。メモリ608はまた、本開示の側面および/または方法のうちの任意の1つ以上を具現化する命令(例えば、ソフトウェア)620を含み得る(例えば、1つ以上の機械可読媒体上に記憶されている)。別の例では、メモリ608はさらに、限定ではないが、オペレーティングシステム、1つ以上のアプリケーションプログラム、他のプログラムモジュール、プログラムデータ、およびそれらの任意の組み合わせを含む任意の数のプログラムモジュールを含み得る。
【0056】
コンピュータシステム600はまた、記憶デバイス624を含み得る。記憶デバイス(例えば、記憶デバイス624)の例は、限定ではないが、ハードディスクドライブ、磁気ディスクドライブ、光学媒体と組み合わせられた光ディスクドライブ、ソリッドステートメモリデバイス、およびそれらの任意の組み合わせを含む。記憶デバイス624は、適切なインターフェース(図示せず)によってバス612に接続され得る。例示的インターフェースは、限定ではないが、SCSI、アドバンスト・テクノロジー・アタッチメント(ATA)、シリアルATA、ユニバーサルシリアルバス(USB)、IEEE1394(FIREWIRE(登録商標))、およびそれらの任意の組み合わせを含む。一例では、記憶デバイス624(または1つ以上のその構成要素)は、(例えば、外部ポートコネクタ(図示せず)を介して)コンピュータシステム600と除去可能にインターフェース接続され得る。特に、記憶デバイス624および関連付けられた機械可読媒体628は、コンピュータシステム600のための機械可読命令、データ構造、プログラムモジュール、ならびに/または、他のデータの不揮発性記憶装置および/または揮発性記憶装置を提供し得る。一例では、ソフトウェア620は、完全に、または部分的に、機械可読媒体628内に常駐し得る。別の例では、ソフトウェア620は、完全に、または部分的に、プロセッサ604内に常駐し得る。
【0057】
コンピュータシステム600はまた、入力デバイス632を含み得る。一例では、コンピュータシステム600のユーザは、入力デバイス632を介してコンピュータシステム600内にコマンドおよび/または他の情報を打ち込み得る。入力デバイス632の例は、限定ではないが、英数字入力デバイス(例えば、キーボード)、ポインティングデバイス、ジョイスティック、ゲームパッド、オーディオ入力デバイス(例えば、マイクロホン、音声応答システム等)、カーソル制御デバイス(例えば、マウス)、タッチパッド、光学スキャナ、ビデオ捕捉デバイス(例えば、静止カメラ、ビデオカメラ)、タッチスクリーン、およびそれらの任意の組み合わせを含む。入力デバイス632は、限定ではないが、シリアルインターフェース、パラレルインターフェース、ゲームポート、USBインターフェース、FIREWIRE(登録商標)インターフェース、バス612への直接的インターフェース、およびそれらの任意の組み合わせを含む種々のインターフェース(図示せず)のうちのいずれかを介して、バス612にインターフェース接続され得る。入力デバイス632は、タッチスクリーンインターフェースを含み得、タッチスクリーンインターフェースは、さらに下記に議論されるディスプレイ636の一部であるか、またはそれと別個であり得る。入力デバイス632は、上記に説明されるようなグラフィカルインターフェースにおいて1つ以上のグラフィック表現を選択するためのユーザ選択デバイスとして利用され得る。
【0058】
ユーザはまた、記憶デバイス624(例えば、リムーバブルディスクドライブ、フラッシュドライブ等)および/またはネットワークインターフェースデバイス640を介してコマンドおよび/または他の情報をコンピュータシステム600に入力し得る。ネットワークインターフェースデバイス640等のネットワークインターフェースデバイスは、ネットワーク644等の種々のネットワークのうちの1つ以上、およびそれに接続される1つ以上の遠隔デバイス648にコンピュータシステム600を接続するために利用され得る。ネットワークインターフェースデバイスの例は、限定ではないが、ネットワークインターフェースカード(例えば、モバイルネットワークインターフェースカード、LANカード)、モデム、およびそれらの任意の組み合わせを含む。ネットワークの例は、限定ではないが、ワイドエリアネットワーク(例えば、インターネット、企業ネットワーク)、ローカルエリアネットワーク(例えば、オフィス、建物、キャンパス、または他の比較的小さい地理的空間に関連付けられたネットワーク)、電話ネットワーク、電話/音声プロバイダと関連付けられたデータネットワーク(例えば、モバイル通信プロバイダのデータおよび/または音声ネットワーク)、2つのコンピューティングデバイス間の直接的接続、ならびにそれらの任意の組み合わせを含む。ネットワーク644等のネットワークは、有線モードおよび/または無線のモードの通信を採用し得る。概して、任意のネットワークトポロジが使用され得る。情報(例えば、データ、ソフトウェア620等)が、ネットワークインターフェースデバイス640を介して、コンピュータシステム600に、および/またはコンピュータシステム600から通信され得る。
【0059】
コンピュータシステム600はさらに、ディスプレイデバイス636等のディスプレイデバイスに表示可能な画像を通信するためのビデオディスプレイアダプタ652を含み得る。ディスプレイデバイスの例は、限定ではないが、液晶ディスプレイ(LCD)、陰極線管(CRT)、プラズマディスプレイ、発光ダイオード(LED)ディスプレイ、およびそれらの任意の組み合わせを含む。ディスプレイアダプタ652およびディスプレイデバイス636は、本開示の側面のグラフィック表現を提供するためにプロセッサ604と組み合わせて利用され得る。ディスプレイデバイスに加えて、コンピュータシステム600は、限定ではないが、オーディオスピーカ、プリンタ、およびそれらの任意の組み合わせを含む1つ以上の他の周辺出力デバイスを含み得る。そのような周辺出力デバイスは、周辺インターフェース656を介してバス612に接続され得る。周辺インターフェースの例は、限定ではないが、シリアルポート、USB接続、FIREWIRE(登録商標)接続、パラレル接続、およびそれらの任意の組み合わせを含む。
【0060】
前述は、本発明の例証的実施形態の詳細な説明である。種々の修正および追加が、本発明の精神および範囲から逸脱することなく成され得る。上記に説明される種々の実施形態の各々の特徴が、関連付けられた新しい実施形態において複数の特徴の組み合わせを提供するために、適宜、他の説明される実施形態の特徴と組み合わせられ得る。さらに、前述は、いくつかの別個の実施形態を説明するが、本明細書に説明されているものは、本発明の原理の適用を例証するにすぎない。加えて、本明細書における特定の方法は、具体的な順序で実施されるものとして例証および/または説明され得るが、順序は、本明細書に開示されるような実施形態を達成するために、通常の技術内で大いに変更可能である。故に、本説明は、例としてのみ捉えられることを意図されており、別様に本発明の範囲を限定するようには意図されていない。
【0061】
上記の説明において、および請求項において、「~のうちの少なくとも1つ」または「~のうちの1つ以上」等の語句が生じ、要素または特徴の接続的列挙が後に続き得る。用語「および/または」もまた、2つ以上の要素または特徴の列挙内に生じ得る。そのような語句が使用される文脈によって別様に暗示的または明示的に否定されない限り、これは、個々に列挙される要素もしくは特徴のいずれか、または他の記載される要素もしくは特徴のいずれかと組み合わせて記載される要素もしくは特徴のいずれかを意味することが意図されている。例えば、語句「AおよびBのうちの少なくとも一方」、「AおよびBのうちの1つ以上」、ならびに「Aおよび/またはB」は、各々、「Aのみ、Bのみ、またはAおよびBともに」を意味することが意図されている。同様の解釈が、3つ以上のアイテムを含む列挙に関しても意図されている。例えば、語句「A、B、およびCのうちの少なくとも1つ」、「A、B、およびCのうちの1つ以上」、ならびに「A、B、および/またはC」は、各々、「Aのみ、Bのみ、Cのみ、AおよびBともに、AおよびCともに、BおよびCともに、またはAおよびBおよびCともに」を意味することが意図されている。加えて、上記および請求項内での用語「~に基づいて」の使用は、記載されていない特徴または要素も許容可能であるように、「少なくとも、~に基づいて」を意味することが意図されている。
【0062】
本明細書に説明される主題は、所望の構成に応じて、システム、装置、方法、および/または物品として具現化されることができる。前述の説明に記載される実装は、本明細書に説明される主題と一貫した全実装を表すわけではない。代わりに、それらは、単に説明される主題に関連する側面と一貫するいくつかの例にすぎない。いくつかの変更が、上記で詳細に説明されているが、他の修正または追加も、可能である。特に、さらなる特徴および/または変更が、本明細書に記載されるものに加えて提供され得る。例えば、上記で説明される実装は、開示される特徴の種々の組み合わせおよび副次的組み合わせおよび/または上記に開示されるいくつかのさらなる特徴の組み合わせおよび副次的組み合わせを対象とし得る。加えて、付随の図に描写され、かつ/または本明細書に説明される論理フローは、望ましい結果を達成するために、必ずしも、示される特定の順序または連続的順序を要求しない。他の実装も、以下の請求項の範囲内にあり得る。