特許 7483454 光電変換装置、撮像システム、移動体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-07

(45)【発行日】2024-05-15

(54)【発明の名称】光電変換装置、撮像システム、移動体

(51)【国際特許分類】

   H04N 25/767 20230101AFI20240508BHJP

   H04N 25/10 20230101ALI20240508BHJP

【ＦＩ】

H04N25/767

H04N25/10

【請求項の数】 18

(21)【出願番号】P 2020055714

(22)【出願日】2020-03-26

(65)【公開番号】P2021158483

(43)【公開日】2021-10-07

【審査請求日】2023-03-13

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】110002860

【氏名又は名称】弁理士法人秀和特許事務所

(72)【発明者】

【氏名】鈴木 隆典

(72)【発明者】

【氏名】加藤 智

(72)【発明者】

【氏名】中澤 啓悟

【審査官】三沢 岳志

(56)【参考文献】

【文献】特開２００８－１７２６０９（ＪＰ，Ａ）

【文献】特開２０１２－０４９９１１（ＪＰ，Ａ）

【文献】特開２０１４－２４１４５８（ＪＰ，Ａ）

【文献】特開２０１０－１４７６８４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ２５／７６７

Ｈ０４Ｎ ２５／１０

(57)【特許請求の範囲】

【請求項1】

複数列に配された複数の画素と、
前記複数の画素が配された列に対応して各々が配された回路であって、画素の出力に対応するデジタル信号を保持する複数の保持回路と、
前記複数の保持回路のうちの一部であって、２以上の保持回路を有する第１群の保持回路からデジタル信号を転送する複数の信号転送部を有する第１の信号転送部群と、
前記複数の保持回路の別の一部であって、２以上の保持回路を有する第２群の保持回路からデジタル信号を転送する複数の信号転送部を有する第２の信号転送部群と、
前記第１の信号転送部群からデジタル信号が転送される第１の共通出力線と、前記第２の信号転送部群からデジタル信号が転送される第２の共通出力線とを含む複数の共通出力線と、
を備え、
前記信号転送部は、第１の状態と、前記第１の状態よりも消費電流が小さい第２の状態とに遷移することが可能であり、
所定の期間において、前記第１の信号転送部群では前記第２の状態の前記信号転送部の数が増加し、前記第２の信号転送部群では前記第２の状態の前記信号転送部の数が減少する、
ことを特徴とする光電変換装置。

【請求項2】

前記第１の信号転送部群と前記第２の信号転送部群とは、互いに反対の方向にデジタル信号を転送する、
ことを特徴とする請求項１に記載の光電変換装置。

【請求項3】

前記所定の期間において、前記第１の信号転送部群および前記第２の信号転送部群の全体における前記第１の状態の信号転送部の数および前記第２の状態の信号転送部の数は一定である、
ことを特徴とする請求項１または２に記載の光電変換装置。

【請求項4】

各々が、２以上の前記保持回路を１つのブロックとして、当該ブロックに対応して設けられるとともに、当該ブロックに含まれる２以上の前記保持回路に保持された前記デジタル信号が出力される複数のブロック出力線を有し、
前記第１の信号転送部群に、前記複数のブロック出力線のうちの一部の、２以上のブロック出力線が接続され、
前記第２の信号転送部群に、前記複数のブロック出力線のうちの別の一部の、２以上のブロック出力線が接続される、
ことを特徴とする請求項１から３のいずれか１項に記載の光電変換装置。

【請求項5】

対応する前記ブロック出力線と前記共通出力線との間に設けられ、前記ブロック出力線からのデジタル信号をバッファリングするバッファ回路をさらに備える
ことを特徴とする請求項４に記載の光電変換装置。

【請求項6】

前記保持回路の出力を制御する水平走査回路をさらに備え、
前記水平走査回路は、
前記第１群の保持回路における前記保持回路の列順に、前記第１の共通出力線にデジタル信号が転送されるように当該第１群の保持回路の出力を制御し、
前記第２群の保持回路における前記保持回路の列順に、前記第２の共通出力線にデジタル信号が転送されるように当該第２群の保持回路の出力を制御する、
ことを特徴とする請求項１から５のいずれか１項に記載の光電変換装置。

【請求項7】

前記第２の状態では、信号転送部に対する基準クロックの入力が停止されている、
ことを特徴とする請求項１から６のいずれか１項に記載の光電変換装置。

【請求項8】

前記第２の状態では、信号転送部に対してリセット信号が入力されている、
ことを特徴とする請求項１から６のいずれか１項に記載の光電変換装置。

【請求項9】

前記第２の状態では、信号転送部の入力が基準電位に固定されている、
ことを特徴とする請求項１から６のいずれか１項に記載の光電変換装置。

【請求項10】

前記信号転送部は、前記保持回路から入力されたデジタル信号をクロックに同期化させる同期化遅延回路である、
ことを特徴とする請求項１から６のいずれか１項に記載の光電変換装置。

【請求項11】

前記保持回路は、前記デジタル信号として、正転信号と反転信号を含む差動信号を前記信号転送部に出力し、
前記信号転送部は、前記正転信号と前記反転信号とを比較することによって転送するデジタル信号を確定する、
ことを特徴とする請求項１から６のいずれか１項に記載の光電変換装置。

【請求項12】

前記保持回路は、リセット状態の画素のデジタル信号である基準信号と非リセット状態の画素のデジタル信号である有効信号とを保持し、
１つの前記保持回路が保持する前記基準信号と前記有効信号とは、前記複数の共通出力線のうち同一の共通出力線に転送される、
ことを特徴とする請求項１から１１のいずれか１項に記載の光電変換装置。

【請求項13】

画素には、それぞれ１色のカラーフィルタが設けられており、
異なる色のカラーフィルタが設けられた画素のデジタル信号はそれぞれ、前記複数の共通出力線のうち互いに異なる共通出力線に転送される、
ことを特徴とする請求項１から１２のいずれか１項に記載の光電変換装置。

【請求項14】

奇数列の前記保持回路に保持されたデジタル信号と、偶数列の前記保持回路に保持されたデジタル信号とは、前記複数の共通出力線のうち互いに異なる共通出力線に転送される、
ことを特徴とする請求項１から１２のいずれか１項に記載の光電変換装置。

【請求項15】

前記第１の信号転送部群および前記第２の信号転送部群とは異なる、第３の信号転送部群および第４の信号転送部群をさらに備え、
前記第３の信号転送部群および前記第４の信号転送部群のそれぞれは、互いに異なる複数の前記信号転送部を有し、
所定の期間において、前記第３の信号転送部群では前記第１の状態の前記信号転送部の数が増加し、前記第４の信号転送部群では前記第１の状態の前記信号転送部の数が減少する、
ことを特徴とする請求項１から１４のいずれか１項に記載の光電変換装置。

【請求項16】

デジタル信号に対して処理を行う信号処理回路を複数さらに有し、
前記複数の共通出力線は、それぞれ異なる前記信号処理回路に接続されている、
ことを特徴とする請求項１から１５のいずれか１項に記載の光電変換装置。

【請求項17】

請求項１から１６のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する処理装置と、
を有することを特徴とする撮像システム。

【請求項18】

移動体であって、
請求項１から１６のいずれか１項に記載の光電変換装置と、
移動装置と、
前記光電変換装置から出力される信号から情報を取得する処理装置と、
前記情報に基づいて前記移動装置を制御する制御装置と、
を有することを特徴とする移動体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光電変換装置、撮像システム、移動体に関する。

【背景技術】

【0002】

アナログデジタル変換機能を内蔵したＣＭＯＳイメージセンサ等の光電変換装置は、デジタルカメラ等の画像入力機器に利用されている。特許文献１には、デジタル信号（デジタルデータ）を高速に出力する技術として、デジタル信号をブロック毎に読み出すことにより高速な読み出しを実現する水平転送技術が公開されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１０－１４７６８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に開示された技術では、デジタル信号を高速に出力させることができる一方、電源配線に生じる電源ノイズに関しては考慮されていない。このため、特許文献１において、水平転送時に動作していない信号伝達の手段の数が増減すると、消費電流が時間変化と共に変化してしまう。これにより、電源を共通化している回路ブロック、例えばコンパレーターのラッチパルス生成回路などに対して電源ノイズが回り込み、縦スジとしてセンサ出力に現れてしまう。

【0005】

そこで、本発明は、電源ノイズを低減可能な光電変換装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の１つの態様は、
複数列に配された複数の画素と、
前記複数の画素が配された列に対応して各々が配された回路であって、画素の出力に対応するデジタル信号を保持する複数の保持回路と、
前記複数の保持回路のうちの一部であって、２以上の保持回路を有する第１群の保持回路からデジタル信号を転送する複数の信号転送部を有する第１の信号転送部群と、
前記複数の保持回路の別の一部であって、２以上の保持回路を有する第２群の保持回路からデジタル信号を転送する複数の信号転送部を有する第２の信号転送部群と、
前記第１の信号転送部群からデジタル信号が転送される第１の共通出力線と、前記第２の信号転送部群からデジタル信号が転送される第２の共通出力線とを含む複数の共通出力線と、
を備え、
前記信号転送部は、第１の状態と、前記第１の状態よりも消費電流が小さい第２の状態とに遷移することが可能であり、
所定の期間において、前記第１の信号転送部群では前記第２の状態の前記信号転送部の数が増加し、前記第２の信号転送部群では前記第２の状態の前記信号転送部の数が減少する、
ことを特徴とする光電変換装置である。

【発明の効果】

【0007】

本発明によれば、光電変換装置において電源ノイズを低減することができる。

【図面の簡単な説明】

【0008】

【図1】実施形態１に係る光電変換装置の回路図である。

【図2】実施形態１に係る信号転送部のＯＮ／ＯＦＦを示す図である。

【図3】実施形態１に係る信号転送部の回路図の一例である。

【図4】実施形態１に係る信号転送部の回路図の一例である。

【図5】実施形態１に係る信号転送部の回路図の一例である。

【図6】実施形態１に係る信号転送部の回路図の一例である。

【図7】図６に示す信号転送部における信号を示す図である。

【図8】実施形態１に係る信号転送部群と水平走査回路の関係を示す図である。

【図9】実施形態１に係る信号転送部群と水平走査回路の関係を示す図である。

【図10】実施形態１に係る信号転送部群と水平走査回路の関係を示す図である。

【図11】実施形態１の他の例に係る光電変換装置の回路図である。

【図12】実施形態２に係る光電変換装置の回路図である。

【図13】実施形態３に係る光電変換装置の回路図である。

【図14】実施形態３に係る信号転送部のＯＮ／ＯＦＦを示す図である。

【図15】実施形態４に係る撮像システムの構成図である。

【図16】実施形態５に係る撮像システム及び移動体の構成図である。

【発明を実施するための形態】

【0009】

以下、図面を用いて本発明に係る実施形態を説明する。なお、下記の各実施形態は、矛盾が生じない限り任意に組み合わせることができる。また、以下に述べる各実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。ただし、各実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、測距装置（焦点検出やＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。

【0010】

＜実施形態１＞
［光電変換装置の回路構成について］
図１を参照して、実施形態１に係る光電変換装置について説明する。図１は、光電変換装置の回路構成例を示す図である。光電変換装置は、画素部１、保持回路２、デジタル出力線３、信号転送部４、共通出力線５、水平走査回路６、垂直走査回路７、アナログデジタル変換器８、信号処理回路１００，１０１を有する。本実施形態では、光電変換装置は、保持回路２、デジタル出力線３、信号転送部４、共通出力線５、アナログデジタル変換器８のそれぞれを複数有する。

【0011】

画素部１は、光電変換素子を含む複数の画素を有する。画素部１では、複数の画素が行列状（２次元状；複数列）に配列されている。本実施形態では、簡単化のため１０行×１６列の画素行列として示している。ここで、画素部１の上端１行（１行目）および左端の２列（１列目および２列目）が、ＯＢ（オプティカルブラック）画素領域１－１である。ＯＢ画素領域１－１が有するＯＢ画素（遮光画素）のそれぞれは、遮光された光電変換素子を有する。また、それ以外の９行×１４列の画素のそれぞれは、遮光されていない光電変換素子を有する有効画素である。

【0012】

画素部１の各列に対応して、列毎に、アナログデジタル変換器８と保持回路２が配置される。つまり、本実施形態では、１６列のアナログデジタル変換器８と、１６列の保持回路２が配置されている。

【0013】

アナログデジタル変換器８は、画素部１が有する画素から読み出された画素信号を、アナログデジタル変換する（アナログ信号をデジタル信号に変換する）。

【0014】

保持回路２は、アナログデジタル変換器８がアナログデジタル変換したデジタル信号（デジタルデータ）を保持する。保持回路２は、画素信号の基準信号Ｎ（Ｎ信号；リセット信号）と有効信号Ｓ（Ｓ信号；光電変換信号）の２種類の信号を、画素の出力に対応するデジタル信号として保持することができる。ここで、基準信号Ｎとは、画素のリセット状態における画素信号である。有効信号Ｓとは、画素の非リセット状態における画素信号（画像信号）である。この２種類の信号を保持回路２が保持する場合には、後段の信号処理回路１００，１０１が２種類の信号の差分処理（Ｓ－Ｎの差分処理）を行う。基準信号Ｎと有効信号Ｓは画素の列ごとに（保持回路２ごとに）同一の共通出力線５（同一方向）に転送される。つまり、１つの保持回路２が保持した基準信号Ｎと有効信号Ｓとは、共通出力線５を介して同一の信号処理回路（同一の共通出力線）に出力される。このため、信号処理回路１００，１０１におけるＳ－Ｎの差分処理が容易になる。

【0015】

水平走査回路６の制御によって、保持回路２に保持（記憶）されたデジタル信号が、列毎にデジタル出力線３に順次読み出される。

【0016】

デジタル出力線３に読み出されたデジタル信号は、複数の信号転送部４（４－１～４－８）を介して、複数の共通出力線５（５－１，５－２）に転送される。複数の共通出力線５に転送されたデジタル信号は、信号処理回路１００，１０１に出力される。信号処理回路１００，１０１は、デジタル信号に対して、上述したＳ－Ｎの差分処理などの各種の補正を行ったり、データの圧縮をしたりする。

【0017】

なお、これらの画素からの画素信号の読み出しに係る一連の動作は、画素部１の画素行を垂直走査回路７が選択しながら行われる。なお、図１において、各回路に必要なパルスとそのタイミングを制御する回路は省略している。

【0018】

また、実施形態１では、画素部１の各列に対応して、列毎にアナログデジタル変換器８を設けているが、画素部１においてアナログデジタル変換が行われる構成であってもよい。

【0019】

［信号転送部の消費電流について］
図２を参照して、本実施形態に係る信号転送部４における電流消費の時間変化について説明する。図２は、複数の信号転送部４の電流消費を時間ごとに示した図である。

【0020】

本実施形態において、光電変換装置には、図１に示すように８個の信号転送部４が設けられている。信号転送部４－１～４－４の４個は、信号転送部群４０を形成しており、共通出力線５－１に接続される。信号転送部４－５～４－８の４個は信号転送部群４１を形成しており、共通出力線５－２に接続されている。共通出力線５－２は信号転送部群４１の右側（水平走査が行われていく方向）に配置されており、共通出力線５－１は信号転送部群４０の左側に配置されている。つまり、信号転送部群４０と信号転送部群４１とは、互いに異なる方向（互いに反対方向）に水平転送を行う（互いに異なる方向に存在する信号処理回路に信号を出力する）。また、信号転送部群４０，４１には、互い異なる２以上の保持回路２（保持回路群）からデジタル信号が転送される。つまり、８個のうちの一部の保持回路２からデジタル信号が信号転送部群４０に転送され、８個のうちの別の一部の保持回路２からデジタル信号が信号転送部群４１に転送される。

【0021】

図２では、信号転送部４においてデジタル信号を転送している状態を「ＯＮ」と表記する。信号転送部４においてデジタル信号を転送していない状態であり、「ＯＮ」の状態よりも電流消費が小さい状態（電流消費を抑制した状態）を「ＯＦＦ」と表記する。

【0022】

時刻１では、信号転送部群４０の信号転送部４－１と、信号転送部群４１の信号転送部４－５～４－８とがＯＮ状態である。信号転送部群４０の信号転送部４－２～４－４がＯＦＦ状態である。

【0023】

時刻２では、信号転送部群４０の信号転送部４－１，４－２と、信号転送部群４１の信号転送部４－６～４－８とがＯＮ状態である。信号転送部群４０の信号転送部４－３，４－４、信号転送部群４１の信号転送部４－５がＯＦＦ状態である。

【0024】

時刻３では、信号転送部群４０の信号転送部４－１～４－３と、信号転送部群４１の信号転送部４－７，４－８とがＯＮ状態である。信号転送部群４０の信号転送部４－４と、信号転送部群４１の信号転送部４－５，４－６とがＯＦＦ状態である。

【0025】

時刻４では、信号転送部群４０の信号転送部４－１～４－４と、信号転送部群４１の信号転送部４－８とがＯＮ状態である。信号転送部群４１の４－５～４－７がＯＦＦ状態である。

【0026】

以上のように、本実施形態に係る光電変換装置は、所定の期間において、時刻経過とともに、ＯＦＦ状態の信号転送部４の数が減少する信号転送部群４０と、ＯＦＦ状態の信号転送部４の数が増加する信号転送部群４１を有する。このため、信号転送部群４０と信号転送部群４１との全体において、各時刻におけるＯＮ状態とＯＦＦ状態の信号転送部４の数は「ＯＮ：５個、ＯＦＦ：３個」であり、時刻が変わってもＯＮ，ＯＦＦの個数は変わることなく一定である。従って、本実施形態によれば、消費電流は平滑化されるので、電源ノイズを低減することができる。

【0027】

［信号転送部の回路構成について］
図３～図６を参照して、本実施形態に係る信号転送部４の回路構成例について説明する。図３～図６は、信号転送部４の等価回路の複数の例を示す図である。

【0028】

（例１）
図３では、信号転送部４は、ＣＭＯＳインバータ回路と、電流消費抑制部であるスイッチを有する。図３の例では、信号転送部４は、ＣＭＯＳインバータ回路３００、入力端子３０１、出力端子３０２、スイッチ３０３、スイッチ３０４、抑制端子３０５を有する。スイッチ３０３は、デジタル信号を転送しない場合に、入力端子３０１を固定電位（基準電位）に固定する。スイッチ３０４は、デジタル信号を転送しない場合に、このスイッチ３０４を有する信号転送部４を後段の信号転送部４から電気的に切り離す。つまり、スイッチ３０３，３０４がこのような動作を行うことにより、信号転送部４の消費電流が抑制される。抑制端子３０５は、スイッチ３０３，３０４にパルスを出力することにより、スイッチ３０３，３０４を制御する。

【0029】

なお、図３では、ＣＭＯＳインバータ回路１段の回路構成を例にあげたが、図４に示すように、ＣＭＯＳインバータ回路３００を複数直列に接続して、段階的に駆動力を上げていくような構成にしてもよい。また、ＣＭＯＳインバータ回路３００を偶数段直列に接続することで正転のバッファ回路を構成することができ、奇数段直列に接続することで反転バッファ回路を構成できるが、どちらの構成を用いてもよい。

【0030】

（例２）
図５は、信号転送部４の他の構成例の一つである同期化遅延回路（フリップフロップ回路）を示している。図５の例では、信号転送部４は、入力端子５０１、クロック端子５０２、リセット入力端子５０３、出力端子５０４、抑制端子５０５、スイッチ５０６、スイッチ５０７を有する。

【0031】

このような同期化遅延回路では、デジタル出力線３を入力端子５０１に接続し、クロック端子５０２に入力するクロックに保持回路２から入力されたデジタル信号を同期化することにより、デジタル信号の波形を再生成することが可能である。従って、デジタル出力線３からのデジタル信号が遅延していても、当該デジタル信号の波形が再生成できるため、光電変換装置におけるデジタル信号の高速な読み出しが実現できる。

【0032】

スイッチ５０６は、デジタル信号を転送しない場合に、入力端子５０１を固定電位に固定する。スイッチ５０７は、デジタル信号を転送しない場合に、このスイッチ５０７を有する信号転送部４を後段の信号転送部４から電気的に切り離す。つまり、例１と同様に、本例においてもスイッチ５０６，５０７のこのような動作によって、信号転送部４の電流消費が抑制される。

【0033】

このように、図５では、入力端子５０１を固定電位に固定し、後段の信号転送部４から電気的に切り離すことによって電流消費を抑制している。しかし、リセット入力端子５０３へのリセット信号の入力や、クロック端子５０２へのクロック（基準クロック）の入力の停止によって、信号転送部４の電流消費が抑制されてもよい。

【0034】

（例３）
図６は、信号転送部４の他の構成例の一つである比較回路（センスアンプ回路）を示す。図７は、図６に示す比較回路の駆動タイミングを示す図である。

【0035】

図１に示す光電変換装置に対して、図６に示す信号転送部４を適用する場合には、保持回路２は、正転信号と反転信号（正転信号の逆位相の信号）とを含む差動信号を出力する（差動出力をする）。したがって、１つの保持回路２に対して２線のデジタル出力線３が接続される。

【0036】

図６に示す信号転送部４は、リセット電圧が入力されるリセット入力端子６００、差動入力端子６０１，６０２、差動出力端子６０６，６０７、ラッチパルス入力端子６０３、リセットパルス入力端子６０４、反転ラッチパルス入力端子６０５を有する。また、信号転送部４は、ＰＭＯＳトランジスタ６０８～６１１，６１５～６１７、ＮＭＯＳトランジスタ６１２～６１４を有する。差動入力端子６０１には、保持回路２から正転信号が入力される。差動入力端子６０２には、保持回路２から反転信号が入力される。また、反転ラッチパルス入力端子６０５には、ラッチパルス入力端子６０３に与えられるパルスの反転信号が与えられる。

【0037】

図７のタイミング図を用いて、図６に示す信号転送部４の詳細な動作を説明する。図７におけるエネイブルパルス７００（Ｅｎａｂｌｅ Ｐｕｌｓｅ）は、保持回路２の出力を有効にする信号である。エネイブルパルス７００と、水平走査回路６で選択された列の信号との論理積が保持回路２の出力タイミングになる。図７では、時刻ｔ０～ｔ２にかけて、エネイブルパルス７００がハイレベルであり、保持回路２の出力が有効である。

【0038】

時刻ｔ０～ｔ２において、差動入力端子６０１に入力される正転信号６０１’と差動入力端子６０２に入力される反転信号６０２’は、保持回路２に一時保持されたデジタル信号に応じて変化する。具体的には、保持回路２に一時保持されたデジタル信号が１（ハイレベル）であれば、正転信号６０１’はハイレベルに推移し、反転信号６０２’はローレベルに推移する。しかしながら、出力回路としての保持回路２は、駆動力が小さいため、正転信号６０１’および反転信号６０２’は遅延することになり、単位時間当たりの変化量は小さくなる。

【0039】

時刻ｔ１まで、ラッチパルス入力端子６０３に入力されるラッチ信号６０３’はローレベル状態であり、ＰＭＯＳトランジスタ６０８，６０９はオン状態であり、ＮＭＯＳトランジスタ６１４およびＰＭＯＳトランジスタ６１５はオフ状態である。このため、時刻ｔ０～ｔ１にかけて、差動出力端子６０６が出力する正転信号６０６’および差動出力端子６０６が出力する反転信号６０７’は、正転信号６０１’および反転信号６０２’と同じレベルである。

【0040】

続いて、時刻ｔ１において、ラッチ信号６０３’がハイレベルとなり、ＮＭＯＳトランジスタ６１４と、ＰＭＯＳトランジスタ６１５がオン状態になる。このとき、４つのＭＯＳトランジスタ６１０，６１１，６１２，６１３から成るラッチ回路が有効になる。このため、正転信号６０６’と反転信号６０７’のうち、時刻ｔ１において大きな値を有する正転信号６０６’がハイレベルに変化し、時刻ｔ１において小さな値を有する反転信号６０７’がローレベルに変化する。

【0041】

時刻ｔ３～ｔ５の期間はリセット期間であり、リセットパルス入力端子６０４に入力されるリセットパルス６０４’がローレベルである。この期間では、保持回路２からの読み出しは行われず、正転信号６０１’、６０２および正転信号６０６、反転信号６０７がリセットレベルに変化する（初期化される）。

【0042】

時刻ｔ６以降の動作は、時刻ｔ０～ｔ５の動作が繰り返される。ただし、時刻ｔ６～ｔ１０では、保持回路２は、０（ローレベル）のデータを出力する。したがって、時刻ｔ０～ｔ５の場合と比較して、信号転送部４への入力である正転信号６０１’と反転信号６０２’の上下関係が反転して、信号転送部４の出力結果である正転信号６０６’と反転信号６０７’の結果も反転している。

【0043】

以上のように、図６のようなセンスアンプ回路によれば、正転信号６０１および反転信号６０２の信号レベルが遷移途中の段階でも、ラッチ回路が有効になれば、当該２つの信号を比較して出力するデジタル信号を確定することができる。したがって、差動入力端子６０１，６０２を、グランドと電源との間まで遷移させる必要がなく、高速かつ低消費電力で読み出すことが可能である。

【0044】

また、本回路構成によれば、ラッチ信号６０３がハイレベルに変化するタイミングに応じて、正転信号６０６’と反転信号６０７がハイレベルかローレベルかが確定する（転送するデジタル信号を確定する）。このため、図５のフリップフロップ回路と同様に、信号をクロックに同期化させる効果も有る。なお、デジタル信号の転送を行わない場合には、ラッチ信号６０３をローレベルに固定する（またはリセットパルスをローレベルに固定する）ことなどで電流消費を抑えられる。

【0045】

［水平転送動作について］
図８と図９を参照して、信号転送部４と水平走査回路６による水平転送動作について説明する。図８と図９は、信号転送部４と水平走査回路６による水平転送動作を示したタイミング図である。

【0046】

（信号転送部群４０と水平走査回路６の水平転送動作）
まずは、図８を用いて、信号転送部群４０と水平走査回路６の水平転送動作の関係を説明する。ここで、図１に示すように、１６列に並んだ保持回路２のそれぞれと水平走査回路６とが信号線を介して接続していることによって、１６個の保持回路２に水平走査回路６から出力信号が入力される。以下では、ｎ列目（ｎは１～１６のいずれかの自然数）の保持回路２に入力される信号であって、水平走査回路６から出力される信号を出力信号の「ｎビット目」と表記する。なお、本実施形態では、１列目の画素から１６列目の画素に
向かい水平走査が行われる。

【0047】

時刻ｔ０～ｔ１にかけて水平走査回路６の出力信号の１ビット（ｂｉｔ）目がハイレベルになり、時刻ｔ１～ｔ２にかけて出力信号の３ビット目がハイレベルになる。このとき、ハイレベルである出力信号に対応した奇数列の保持回路２の読み出しがそれぞれ有効になる。つまり、水平走査回路６の出力信号の１ビット目がハイレベルになれば、１行目の保持回路２の読み出しが有効になり、出力信号の３ビット目がハイレベルになれば、３行目の保持回路２の読み出しが有効になる。これは、時刻ｔ２～ｔ３以降も同様である。

【0048】

また、本実施形態では、信号転送部４に入力される電流消費抑制パルスがハイレベルであれば信号転送部４が動作し（転送ＯＮ）、ローレベルであれば信号転送部４の電流消費が抑制される（転送ＯＦＦ）。つまり、電流消費抑制パルスに応じて、信号転送部４は、動作状態と、電流の抑制状態のいずれかに遷移することが可能である。信号転送部４がこのような回路構成である場合には、電流消費抑制パルスと時間変化とは、以下に示す関係である。

【0049】

信号転送部４－１に入力される電流消費抑制パルス４０１は、時刻ｔ０～ｔ１２にかけてハイレベルである。信号転送部４－２に入力される電流消費抑制パルス４０２は、時刻ｔ２～ｔ１２にかけてハイレベルである。信号転送部４－３に入力される電流消費抑制パルス４０３は、時刻ｔ４～ｔ１２にかけてハイレベルである。信号転送部４－４に入力される電流消費抑制パルス４０４は、時刻ｔ６～ｔ１２にかけてハイレベルである。

【0050】

つまり、時刻ｔ０～ｔ１２にかけて、信号転送部群４０では、動作する信号転送部４の数が増加する。言い換えると、電流消費を抑制した信号転送部４の数が減少する。

【0051】

時刻ｔ０～ｔ１にかけて有効にされた１列目の保持回路２のデジタル信号の読み出し結果は、図１に示すように信号転送部４－１を経由する。これにより、水平走査回路６から供給されるクロックに対して１クロック遅延して、１列目の保持回路２のデジタル信号の読み出し結果は共通出力線５－１に出力される。同様に、３列目の保持回路２のデジタル信号も、１クロック遅延して共通出力線５－１に出力される。

【0052】

これに対し、５列目および７列目の保持回路２のデジタル信号は、２つの信号転送部４－１，４－２を経由して、共通出力線５－１に出力される。このため、時刻ｔ２～ｔ３にかけて有効にされた５列目の保持回路２のデジタル信号は、水平走査回路６から供給されるクロックに対して２クロック遅延した時刻ｔ４～ｔ５に、共通出力線５－１に出力される。

【0053】

このように、時刻ｔ２～ｔ３において３列目の保持回路２のデジタル信号が共通出力線５－１に出力され、時刻ｔ４～ｔ５において５列目の保持回路２のデジタル信号が共通出力線５－１に出力される。従って、時刻ｔ３～ｔ４において共通出力線５－１に出力されるデジタル信号は、いずれの列の保持回路２からのデジタル信号でもない不要データである。なお、各構成による遅延量の差を考慮することによって、信号処理回路１００に到達する不要データが発生しないようにすることができる。具体的には、水平走査回路６の出力信号の３ビット目と５ビット目を同時にハイレベルにすることや、デジタル信号が共通出力線５－１に出力された後に不図示の遅延回路を通るようにする。このことによって、列の順番通り切れ目なく、保持回路２のデジタル信号を信号処理回路１００に入力することができる。

【0054】

（信号転送部群４１と水平走査回路６の水平転送動作）
次に、図９を用いて、信号転送部群４１と水平走査回路６の水平転送動作の関係を説明
する。

【0055】

時刻ｔ０～ｔ１にかけて、水平走査回路６の出力信号の２ビット（ｂｉｔ）目がハイレベルになり、時刻ｔ１～ｔ２にかけて４ビット目がハイレベルになる。すると、対応した偶数列の保持回路２の読み出しが有効になる。時刻ｔ２～ｔ３以降も同様に、ハイレベルになった水平走査回路６のビットに応じた列の保持回路２の読み出しが有効になる。

【0056】

ここで、上述と同様に、入力される電流消費抑制パルスがハイレベルであれば信号転送部４が動作し（転送ＯＮ）、電流消費抑制パルスがローレベルであれば信号転送部４の電流消費が抑制される（転送ＯＦＦ）と想定する。信号転送部４がこのような回路構成である場合には、電流消費抑制パルスと時間変化とは、以下に示す関係である。

【0057】

信号転送部４－５に入力される電流消費抑制パルス４０５は、時刻ｔ０～ｔ３にかけてハイレベルになる。信号転送部４－６に入力される電流消費抑制パルス４０６は、時刻ｔ０～ｔ６にかけてハイレベルになる。信号転送部４－７に入力される電流消費抑制パルス４０７は、時刻ｔ０～ｔ９にかけてハイレベルになる。信号転送部４－８に入力される電流消費抑制パルス４０８は、時刻ｔ０～ｔ１２にかけてハイレベルになる。

【0058】

つまり、時刻ｔ０～ｔ１２にかけて、信号転送部群４１において動作する信号転送部４の数が減少する。言い換えると、電流消費を抑制した信号転送部４の数が増加する。

【0059】

時刻ｔ０～ｔ１にかけて、有効にされた２列目の保持回路２のデジタル信号の読み出し結果は、４つの信号転送部４－５，４－６，４－７，４－８を経由する。これにより、水平走査回路６から供給されるクロックに対して４クロック遅延して、時刻ｔ４～ｔ５に共通出力線５－２に出力される。同様に４列目の保持回路２のデジタル信号も、４クロック遅延して、時刻ｔ５～ｔ６に共通出力線５－２に出力される。

【0060】

これに対し、６列目および８列目の保持回路２のデジタル信号は、３つの信号転送部４－６，４－７，４－８を経由して共通出力線５－２に出力される。ここで、時刻ｔ２～ｔ３にかけて６列目の保持回路２が有効にされると、当該保持回路２のデジタル信号は、水平走査回路６から供給されるクロックに対して３クロック遅延し、時刻ｔ５～ｔ６に共通出力線５－２に出力される。つまり、時刻ｔ５～ｔ６に、４列目と６列目の保持回路２のデジタル信号が、同じタイミングで共通出力線５－２に出力されてしまう。そこで、本実施形態においては、遅延量の差を考慮し、水平走査回路６の出力信号の４ビット目をハイレベルに遷移させてから２クロック後に、６ビット目をハイレベルにする。このことにより、列の順番通り切れ目なく信号処理回路１０１に、画素から取得したデジタル信号（画素信号）を入力することができる。

【0061】

また、共通出力線５－２に出力された後に不図示の遅延回路をデジタル信号が通ることによっても、信号処理回路１００，１０１にデジタル信号が到達するタイミングを揃えることもできる。

【0062】

以上のように、本実施形態では、光電変換装置は、電流消費を抑制した信号転送部４の数が減少する信号転送部群４０と、電流消費を抑制した信号転送部４の数が増加する信号転送部群４１を有する。したがって、水平転送動作における消費電流が平滑化され、電源ノイズを低減することができる。

【0063】

なお、信号転送部群４０と水平走査回路６の水平転送動作の関係は、図１０に示すような関係であってもよい。つまり、水平走査回路６の出力信号の３ビット目がハイレベルになってから２クロック後に、５ビット目がハイレベルになる。同様に、水平走査回路６の
出力信号の７ビット目がハイレベルになってから２クロック後に９ビット目がハイレベルになる。このように、水平走査回路６の出力信号が制御されることによれば、図９が示す信号転送部群４０との関係で、光電変換装置の全体において、電力消費を抑制した信号転送部４の数を時間経過によらずに一定数にすることができる。なお、図８に示した場合よりも、不要データの出現割合が多くなるため、切れ目なくデジタル信号を共通出力線５－１に出力するために、共通出力線５－１に出力された後に不図示の遅延回路をデジタル信号が通るようにするとよい。

【0064】

また、画像を生成する上では、本実施形態のように、画素の配列（保持回路２の列）の順番に信号を出力することは、撮像装置において特に重要である。なぜならば、画素の配列順に読み出すことは、ＯＢ画素を用いた補正や、それ以外の信号処理を行う上で重要であるからである。本実施形態では、水平走査回路６により、共通出力線５－１に転送する信号を保持する１列目、３列目、５列目、７列目の保持回路２の列順に、共通出力線５－１に信号が転送されるように保持回路２の出力が制御される。同様に、共通出力線５－２に転送する信号を保持する２列目、４列目、６列目、８列目の保持回路２の列順に、共通出力線５－２に信号が転送されるように保持回路２の出力が制御される。従って、消費電流を平滑化し電源ノイズを低減しながら、列毎のデータを配列順通りに切れ目無く読み出すことができる。このため、本実施形態に係る光電変換装置の技術分野において、特に有効な効果を奏する。

【0065】

本実施形態では、信号転送部群４０と信号転送部群４１とが一組存在するが、図１１のように画素部１の上部に、さらに信号転送部群４０と信号転送部群４１とが一組設けられていても消費電流は平滑化され、電源ノイズを低減することができる。この場合には、垂直走査回路７により２行を同時に選択し、偶数行の画素の画素信号を上方向、奇数行の画素の画素信号を下方向に読み出すことで高速読み出しを可能することができる。なお、図１１の例では、信号転送部群４０，４１の２組によって２行の画素の信号の同時読み出しの例を示しているが、さらに高速化したい場合は３行以上の同時読み出しとしてもよい。

【0066】

また、図１１のように複数の共通出力線５－１，５－２，５－３，５－４が、互いに異なる信号処理回路１００，１０１，１０２，１０３に接続されていてもよい。

【0067】

さらに、各画素に対して１色のカラーフィルタを設けた場合、色ごとのデジタル信号が互いに異なる信号処理回路１００，１０１，１０２，１０３にそれぞれ転送される構成でもよい。つまり、画素には、それぞれ１色のカラーフィルタが設けられており、異なる色のカラーフィルタが設けられた画素のデジタル信号はそれぞれ、複数の共通出力線のうち互いに異なる共通出力線に転送されるように構成されていてもよい。

【0068】

＜実施形態２＞
図１２は、実施形態２に係る光電変換装置の構成図である。図１２において、図１と同一の構成には同一符号を付しており、当該構成についての説明は省略する。本実施形態に係る光電変換装置は、実施形態１に係る光電変換装置の各構成に加えて、ブロック出力線３０、バッファ回路３１を有する。

【0069】

ブロック出力線３０は、２列分の保持回路２を１ブロックとしてまとめる出力線である。図１２の例では、１列目と３列目の保持回路２が１つのブロックにまとめられ、２列目と４列目の保持回路２が１つのブロックにまとめられている。このように、１６列の保持回路２を８ブロックにすることによって、１６列分の読み出し回路を形成することができる。

【0070】

バッファ回路３１は、保持回路２からブロック出力線３０に読み出したデジタル信号を
バッファリングする（バッファに記録する）。バッファ回路３１は、ブロック出力線３０と、共通出力線５－１，５－２との間に設けられる。

【0071】

ここで、本実施形態でも、実施形態１と同様に、光電変換装置は、電流消費を抑制した信号転送部４の数が減少する信号転送部群４０と、電流消費を抑制した信号転送部４の数が増加する信号転送部群４１を有する。したがって、水平転送動作における消費電流が平滑化され、電源ノイズを低減することができる。

【0072】

なお、本実施形態において、画素部１内の列数は１６列であり、ブロック出力線３０を８本設けているので、ブロック出力線３０当たりには２個の保持回路２が並列に接続されている。これに対し、実施形態１のようにブロック分割を行わなかった場合、１６個の保持回路２が並列に接続されることになり、本実施形態と比較して、並列する保持回路２の数が２倍、デジタル出力線の長さが２倍になる。これに対し、本実施形態ではデジタル出力線を分割することにより、ブロック出力線３０の配線抵抗、配線容量、及び接続される保持回路２の総容量が減少する。高速読み出しを行う上で読み出し配線の容量、抵抗は大きな妨げとなることは言うまでもない。つまり、実施形態２によれば、消費電流を平滑化して電源ノイズを低減しながら、さらに高速に読みだすことができる。

【0073】

＜実施形態３＞
図１３は、実施形態３に係る光電変換装置の構成図である。図１３において、図１と同一の構成は同一符号を付しており、当該構成についての説明は省略する。

【0074】

本実施形態において、光電変換装置には、４つの信号転送部４が設けられている。信号転送部４－１，４－２の２個は、信号転送部群４０を形成しており、共通出力線５－１に接続される。信号転送部４－３，４－４の２個は、信号転送部群４１を形成しており、共通出力線５－２に接続されている。本実施形態では、信号転送部群４０と信号転送部群４１とが直列に配置されている。

【0075】

図１４は、４つの信号転送部４の電力の抑制状態を示す図である。デジタル信号を転送している信号転送部４をＯＮと表記し、デジタル信号を転送していない状態で電流消費を抑制した信号転送部４をＯＦＦと表記している。

【0076】

時刻１では、信号転送部群４０の４－１と、信号転送部群４１の４－３，４－４とがＯＮ状態である。一方、信号転送部群４０の４－２がＯＦＦ状態である。

【0077】

時刻２では、信号転送部群４０の４－１，４－２と、信号転送部群４１の４－４がＯＮ状態である。一方、信号転送部群４１の４－３がＯＦＦ状態である。

【0078】

以上のように、本実施形態に係る光電変換装置も、電流消費を抑制した信号転送部の数が減っていく信号転送部群４０と、電流消費を抑制した信号転送部の数が増えていく信号転送部群４１を有する。このため、各時刻におけるＯＮ状態とＯＦＦ状態の信号転送部の数は「ＯＮ：３個、ＯＦＦ：１個」と、時刻が変わってもＯＮ，ＯＦＦの個数は変わることなく一定である。

【0079】

したがって、信号転送部群４０と信号転送部群４１とを直列に配置しても、消費電流は平滑化され、電源ノイズを低減することができる。

【0080】

＜実施形態４＞
本発明の実施形態４による撮像システムについて、図１５を用いて説明する。図１５は、本実施形態による撮像システムの概略構成を示すブロック図である。

【0081】

上記実施形態１～３で述べた光電変換装置（撮像装置）は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星、医療用カメラなどの各種の機器が挙げられる。また、レンズなどの光学系と撮像装置（光電変換装置）とを備えるカメラモジュールも、撮像システムに含まれる。図１５にはこれらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

【0082】

撮像システム２０００は、図１５に示すように、撮像装置１０００、撮像光学系２００２、ＣＰＵ２０１０、レンズ制御部２０１２、撮像装置制御部２０１４、画像処理部２０１６を備える。また、撮像システム２０００は、絞りシャッター制御部２０１８、表示部２０２０、操作スイッチ２０２２、記録媒体２０２４を備える。

【0083】

撮像光学系２００２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り２００４等を含む。絞り２００４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッターとしての機能も備える。レンズ群及び絞り２００４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。撮像光学系２００２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。

【0084】

撮像光学系２００２の像空間には、その撮像面が位置するように撮像装置１０００が配置されている。撮像装置１０００は、実施形態１～３のいずれかで説明した光電変換装置であり、ＣＭＯＳセンサ（画素部）とその周辺回路（周辺回路領域）とを含んで構成される。撮像装置１０００は、複数の光電変換部を有する画素が２次元配置され、これらの画素に対してカラーフィルタが配置されることで、２次元単板カラーセンサを構成している。撮像装置１０００は、撮像光学系２００２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。

【0085】

レンズ制御部２０１２は、撮像光学系２００２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッター制御部２０１８は、絞り２００４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。

【0086】

ＣＰＵ２０１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ２０１０は、ＲＯＭ等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系２００２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ２０１０は、信号処理部でもある。

【0087】

撮像装置制御部２０１４は、撮像装置１０００の動作を制御するとともに、撮像装置１０００から出力された信号をＡ／Ｄ変換してＣＰＵ２０１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、撮像装置１０００が備えていてもかまわない。画像処理部２０１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成する処理装置であり、その機能を実現するように構成された回路や制御装置により構成される。表示部２０２０は、液晶表示装置（ＬＣＤ）等の表示装置であり、カメラの撮影モードに関
する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ２０２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体２０２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。

【0088】

このようにして、実施形態１～３による光電変換装置を適用した撮像システム２０００を構成することにより、高性能の撮像システムを実現することができる。

【0089】

＜実施形態５＞
本発明の実施形態５による撮像システム及び移動体について、図１６（Ａ）及び図１６（Ｂ）を用いて説明する。図１６（Ａ）及び図１６（Ｂ）は、本実施形態による撮像システム及び移動体の構成を示す図である。

【0090】

図１６（Ａ）は、車載カメラに関する撮像システム２１００の一例を示したものである。撮像システム２１００は、撮像装置２１１０を有する。撮像装置２１１０は、上述の実施形態１～３のいずれかに記載の光電変換装置である。撮像システム２１００は、撮像装置２１１０により取得された複数の画像データに対し、画像処理を行う処理装置である画像処理部２１１２を有する。撮像システム２１００は、撮像装置２１１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う処理装置である視差取得部２１１４を有する。また、撮像システム２１００は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部２１１６を有する。撮像システム２１００は、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部２１１８を有する。ここで、視差取得部２１１４や距離取得部２１１６は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２１１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置はＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよい。また、処理装置は、これらの組合せによって実現されてもよい。

【0091】

撮像システム２１００は、車両情報取得装置２１２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２１２５が接続されている。すなわち、制御ＥＣＵ２１２５は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、ドライバーへ警報を発する警報装置２１４０とも接続されている。例えば、衝突判定部２１１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ２１２５はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２１４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

【0092】

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム２１００で撮像する。図１６（Ｂ）に、車両前方（撮像範囲２１５０）を撮像する場合の撮像システム２１００を示した。車両情報取得装置２１２０は、撮像システム２１００を動作させ撮像を実行させるように指示を送る。上述の実施形態１～３のいずれかの光電変換装置を撮像装置２
１１０として用いることにより、本実施形態の撮像システム２１００は、測距の精度をより向上させることができる。

【0093】

以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の駆動源である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

【符号の説明】

【0094】

２：保持回路、４（４－１～４－８）：信号転送部、４０，４１：信号転送部群、
５（５－１，５－２）：共通出力線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】