特許 7484383 スイッチ駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-08

(45)【発行日】2024-05-16

(54)【発明の名称】スイッチ駆動回路

(51)【国際特許分類】

   H02M 1/08 20060101AFI20240509BHJP

【ＦＩ】

H02M1/08 301B

【請求項の数】 4

(21)【出願番号】P 2020077941

(22)【出願日】2020-04-27

(65)【公開番号】P2021175281

(43)【公開日】2021-11-01

【審査請求日】2023-03-27

(73)【特許権者】

【識別番号】507151526

【氏名又は名称】株式会社ＧＳユアサ

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(72)【発明者】

【氏名】末廣 豊

【審査官】柳下 勝幸

(56)【参考文献】

【文献】特開平０８－２８０１６８（ＪＰ，Ａ）

【文献】特開２００６－３１１６３６（ＪＰ，Ａ）

【文献】特開２０１７－０５５６３０（ＪＰ，Ａ）

【文献】特開２００２－０９５２７０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ １／０８

(57)【特許請求の範囲】

【請求項1】

駆動信号に基づきオンオフを制御されるスイッチ素子を備えるパワー部と、
前記駆動信号を生成し、前記駆動信号を送出するゲート駆動部を備えた制御回路と、
前記駆動信号を、フォトカプラを介して前記パワー部に伝達する伝達回路と、
を備え、
前記伝達回路は、電流制限抵抗とダイオードと前記フォトカプラの発光部との直列回路からなり、
前記フォトカプラは、前記伝達回路に含まれる前記発光部と、前記パワー部に含まれる受光部とを備え、
前記制御回路は、前記駆動信号を出力する第１出力部と、前記駆動信号を反転させた信号を出力する第２出力部とを備え、
前記伝達回路は、前記第１出力部と前記第２出力部とに接続される、
ことを特徴とするスイッチ駆動回路。

【請求項2】

前記ダイオードは前記フォトカプラの発光部に印加されるサージ電圧を調整する第1抵抗を並列に接続し、
前記電流制限抵抗は第１電流制限抵抗と第２電流制限抵抗からなり、前記ダイオードと前記受光部の直列回路の両端に配置される
ことを特徴とする請求項１に記載のスイッチ駆動回路。

【請求項3】

前記伝達回路は、前記フォトカプラの前記発光部と前記第２電流制限抵抗との接続点からコンデンサを介して前記制御回路の基準電位に接続されることを特徴とする請求項２に記載のスイッチ駆動回路。

【請求項4】

前記ダイオードは前記フォトカプラの前記発光部よりスピードの速いダイオードであることを特徴とする請求項２または請求項３に記載のスイッチ駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力変換装置に使用され、高速でオンオフさせるスイッチ素子の駆動回路に関し、特に炭化珪素（ＳｉＣ）半導体素子、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）およびＭＯＳＦＥＴ等のいわゆるパワー半導体を安定に駆動する回路に関する。

【背景技術】

【0002】

ＳｉＣ等のワイドギャップ半導体素子は、スイッチング速度が高速であり、これらの半導体素子をスイッチ素子として使用した電力変換装置も、ＭＨｚオーダーで動作させることが可能となった。しかし、電力変換装置に使用するスイッチ素子は、多くの場合直流的に絶縁する必要がある。このため、フォトカプラまたはパルストランスを用いて絶縁する。図２では、パワー部に搭載されているスイッチ素子Ｑ１を駆動する従来の回路構成を示す。またこの方式では、スイッチ素子Ｑ１を駆動するフォトカプラと制御回路とを直接駆動すると、部品点数の削減が期待できる。

【0003】

例えば図２の構成にて、ＳｉＣＭＯＳＦＥＴ等を用いた高周波スイッチングを行う場合、パワー部とは分離（絶縁）された制御回路から例えば図３（ａ）のようなゲート信号を長距離で送出すると、配線の浮遊インダクタンスと浮遊容量で、ゲート信号の矩形波の立ち上がり、立下りに振動（リンギング）が発生し、フォトカプラの発光部ＰＣ－１には図３（ｂ）のような波形の電圧が印加される。このリンギングによって、フォトカプラの発光部ＰＣ－１の逆耐圧(一般的には-５Ｖ程度)を超過することがある。また、長距離配線においては、制御回路から送出されるゲート信号に、パワー部のスイッチング等により発生するノイズが重畳し図３（ｃ）のような波形になり、パワー部のフォトカプラが誤点呼することがある。

【0004】

図３（ｂ）または図３（ｃ）のように、配線の浮遊インダクタンス及び／又は浮遊容量により負側にリンギングが発生すると、フォトカプラの発光部の逆耐圧は規格値に対して超過することがある。一般的には、ＲＣフィルタや終端抵抗を大きくしてピーク値を低減するが、すると波形の立ち上がりが遅れ、特にＭＨｚオーダで動作させる場合は波形遅れにより所望のｄｕｔｙ（スイッチ素子のオン・オフ比）にすることができないことがあり、対策に適していない。
また、図３（ｂ）の波形に対しては、制御回路とパワー部の中間に耐電圧の高いバッファＩＣを挿入することでも対策ができるが、図３（ｃ）のようなスイッチングノイズや外来ノイズに影響され、誤パルスが発生する恐れは依然として残る。

【0005】

この改善策として、密着センサを使用しハウジングの高さ方向の寸法を圧縮する方法がある。図２はこの方法による光学系の実装形態を示すための説明図であって、主走査方向に対して直角な平面による断面図である。図２で、３は１次元イメージセンサ、４はロッドレンズ、５は照明ランプである。しかしながらこの方法でも、センサ、ロッドレンズ、ランプの実装のため無視できない寸法の幅（図２のＷ）を確保する必要がある。片側から照明してＰ点を左右方向に移動し、ハウジング側端部（図２のＱ点）との距離を短縮しても、センサ基盤の厚みなどに最低５mm程度は必要となる。光学ミラーなどで光路を折曲げる方法もあるが、ハウジングがさらに大きくなり焦点の調整も煩雑になる。
そこで特許文献１では、フォトカプラ又はパルストランス等を使用し、絶縁して信号を伝達し、伝送に不具合が発生するとそれを修復する。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２０１０－１０７６２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかし、特許文献１は、パワー半導体の駆動回路装置、信号伝達回路装置、送信信号および受信信号に何らかの変化や不具合が生じた場合、その変化、不具合を検出、監視するための自己診断機能を備えたパワー半導体の駆動回路装置および信号伝達回路装置である。ところが、駆動信号を長距離伝送すると、配線の浮遊インダクタンスと浮遊容量による共振によってサージ電圧が発生し、このサージ電圧によって信号の受け側における部品の耐電圧超過が懸念される。この問題については特許文献１では考慮されていない。さらに、特許文献１は駆動信号の不具合を検知する自己診断機能を必要とし、駆動回路が複雑になる。
そこで本発明は、駆動信号の不具合を検知する自己診断機能を必要とせず、変換周波数が一般的なｋＨｚオーダーの変換周波数ではなく、ＭＨｚオーダーのスイッチングに対応するスイッチ素子の駆動信号を容易に伝達できる。

【課題を解決するための手段】

【0008】

そこで本発明では、電力変換回路であって、駆動信号に基づきオンオフを制御されるスイッチ素子を備えたパワー部と、前記駆動信号を生成し、前記駆動信号を送出するゲート駆動部を備えた制御回路と、前記駆動信号をフォトカプラを介して前記パワー部に伝達する伝達回路とを備え、前記伝達回路は、電流制限抵抗とダイオードと前記フォトカプラの発光部が直列に接続された直列回路であり、前記フォトカプラは、伝達回路に含まれる発光部と、前記パワー部に含まれる受光部かなることを特徴とするスイッチ駆動回路である。
さらに、前記制御回路は、前記駆動信号を出力する第１出力部と、前記駆動信号を反転させた第２出力部を備え、前記伝達回路は、前記第１出力部と前記第２出力部とに接続され、前記ダイオードはファーストリカバリーダイオードであり前記フォトカプラの発光部に印加されるサージ電圧を調整する並列抵抗を並列に接続し、前記電流制限抵抗は第１電流制限抵抗と第２電流制限抵抗からなり、前記ダイオードと前記受光部の直列回路の両端に配置されてもよい。
さらに、前記伝達回路は、フォトカプラ発光部の基準電位と制御回路の基準電位とをコンデンサを介して接続してもよい。

【発明の効果】

【0009】

フォトカプラの発光部に直列に接続したダイオードに高速タイプのファーストリカバリーダイオードを使用すると、配線の浮遊インダクタンスと浮遊容量で、ゲート信号の立ち上がり、立下りにおいて発生するリンギングをダイオードで受け、フォトカプラの発光部に印加される逆耐圧を低減できる。
さらに、電流制限抵抗とダイオードに並列に挿入した抵抗の比でフォトカプラの発光部に印加される電圧を調節できるので、フォトカプラの発光部に印加される逆耐圧を適切に調整し、安定な動作条件に設定できる。
さらに、前記伝達回路は、フォトカプラ発光部の基準電位と制御回路の基準電位とをコンデンサを介して接続すると、フォトカプラ発光部の逆耐圧を吸収できるので印加電圧を下げることができる。

【図面の簡単な説明】

【0010】

【図1】本発明のゲート信号伝送回路の概要を示すブロック図である。

【図2】従来のゲート信号伝送回路の概要を示すブロック図である。

【図3】従来のゲート信号を示す波形図である。

【発明を実施するための形態】

【0011】

図1は本発明の概要を示すブロック図である。
長距離伝送のノイズ対策として、信号が負バイアスされていることが望ましい。そのため、制御回路のゲート駆動部ＤＲＶから送出されるゲート信号を出力回路ＢＵ１とゲート信号を反転させた出力回路ＢＵ２とからフォトカプラの発光部回路ＰＣ－ＤＲＶに入力する。すなわちフォトカプラの発光部回路ＰＣ－ＤＲＶは、第１電流制限抵抗Ｒ１とダイオードＤ１とフォトカプラの発光部ＰＣ－１と第２電流制限抵抗Ｒ２とが直列に接続され、フォトカプラの発光部ＰＣ－１に第１抵抗Ｒ３が並列に接続され、ダイオードＤ１に第２抵抗Ｒ４が並列に接続される。さらに、制御回路のＧＮＤラインＧ１とフォトカプラのカソードラインＧ２とをコンデンサＣ１を介して接続する。なお、ダイオードＤ１はフォトカプラの発光ダイオードよりスピードの速いファーストリカバリーダイオードを選択すると良い。

【0012】

この構成により、フォトカプラ発光部回路ＰＣ－ＤＲＶは、フォトカプラの発光部ＰＣ－１が発光するときに出力回路ＢＵ１から３．３Ｖが出力し、出力回路ＢＵ２は０Ｖ（ゼロボルト）であるから、フォトカプラ発光部回路ＰＣ－ＤＲＶに３．３Ｖが印加され、発光部ＰＣ－１が発光しないときは出力回路ＢＵ１が０Ｖ（ゼロボルト）で出力回路ＢＵ２が３．３Ｖなので、フォトカプラ発光部回路ＰＣ－ＤＲＶには極性が反転した３．３Ｖの電圧が印加される。ただし、制御回路の電源電圧Ｖｃｃは３．３Ｖとする。差動出力を持ったＩＣを用いても同様に動作を得ることができる。これによってフォトカプラ発光部回路ＰＣ－ＤＲＶの両端には電源電圧Ｖｃｃの２倍の電圧変化となる。

【0013】

フォトカプラの発光部ＰＣ１に直列挿入したダイオードＤ１はファーストリカバリーダイオードを用い、フォトカプラの発光側ＰＣ１に並列に第１抵抗Ｒ３、ファーストリカバリーダイオードＤ１に並列に第２抵抗Ｒ４を並列に接続する。ファーストリカバリーダイオードＤ１はフォトプラの発光部ＰＣ１よりも早いリカバリー特性の物を選定すれば、ファーストリカバリーダイオードにリンギング電圧を背負わせることができる。また、並列に接続した第１抵抗Ｒ３及び第２抵抗Ｒ４の抵抗値を調整し、リンギング電圧の印加割合を調整すると、フォトカプラの発光部に印加される逆耐圧を規格内に制限することができる。

【0014】

なお、制御回路のＧＮＤラインＧ１とフォトカプラのカソードラインＧ２とをコンデンサＣ１を介して接続したことによって、ゲート信号の立ち上がりのリンギングを緩和できる。
さらに、第１電流制限抵抗Ｒ１と第２電流制限抵抗Ｒ２とに分割したことによって、コンデンサＣ１へ流れる電流を抑制できるので、制御回路の出力回路ＢＵ１又は出力回路ＢＵ２の破損を防止できる。
発光部ＰＣ－１が発光するときは出力回路ＢＵ１→第１電流制限抵抗Ｒ１→ダイオードＤ１→発光部ＰＣ－１→コンデンサＣ１→Ｇ１経由で電流が流れ、ゲート信号の立ち上がりは第１電流制限抵抗Ｒ１とコンデンサＣ１の時定数で決まる。発光部ＰＣ－１が発光しないときは、出力回路ＢＵ２→第２電流制限抵抗Ｒ２→コンデンサＣ１→Ｇ１の経路でコンデンサＣ１を充電し、この時リンギングが発生してもコンデンサＣ１を介してＧ１にバイパスされ大きな電圧が発光部ＰＣ－１に印加されることはない。すなわち、第１電流制限抵抗Ｒ１とコンデンサＣ１の時定数で、必要とするゲート信号の立ち上がりを調整し、第２電流制限抵抗Ｒ２とコンデンサＣ１の時定数で発光部ＰＣ－１の逆方向に印加される電圧を調整する。第１電流制限抵抗Ｒ１と第２電流制限抵抗Ｒ２を個別に調整することで、必要とするゲート信号を得て、且つ発光部ＰＣ－１の逆耐圧を保護できる。

【0015】

出力回路ＢＵ２を使用せず出力回路ＢＵ１のみで駆動する場合は、コンデンサＣ１を挿入できない。このようなときは、第１電流制限抵抗Ｒ１、第２電流制限抵抗Ｒ２、第１抵抗Ｒ３、第２抵抗Ｒ４の抵抗値を調整し発光部ＰＣ－１の逆耐圧を規格内に収めることができる。さらに、電流制限抵抗は分割する必要がないので、第１電流制限抵抗Ｒ１または第２電流制限抵抗Ｒ２のいずれか1つでよい。

【符号の説明】

【0016】

Ｑ１ スイッチ素子
Ｒ１、Ｒ２ 電流制限抵抗
ＣＮ１ コネクタ
ＤＲＶ ゲート駆動回路
ＢＵ１、ＢＵ２ 出力回路
ＰＣ－ＤＲＶ フォトカプラ発光部回路
Ｖｃｃ 制御回路電源
Ｃ１ コンデンサ
ＰＣ－１ フォトカプラ発光部
ＰＣ－２ フォトカプラ受光部
Ｄ１ ダイオード
Ｒ３，Ｒ４ 抵抗
Ｇ１、Ｇ２ 基準電位

【図1】

【図2】

【図3】