特許 7486788 インバータ回路、整流回路およびこれらを使用する無線電力伝送システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-10

(45)【発行日】2024-05-20

(54)【発明の名称】インバータ回路、整流回路およびこれらを使用する無線電力伝送システム

(51)【国際特許分類】

   H02M 7/48 20070101AFI20240513BHJP

   H02J 50/05 20160101ALI20240513BHJP

   H02M 7/06 20060101ALI20240513BHJP

【ＦＩ】

H02M7/48 A

H02J50/05

H02M7/06 Z

【請求項の数】 5

(21)【出願番号】P 2020094392

(22)【出願日】2020-05-29

(65)【公開番号】P2021191111

(43)【公開日】2021-12-13

【審査請求日】2023-04-25

(73)【特許権者】

【識別番号】304027349

【氏名又は名称】国立大学法人豊橋技術科学大学

(74)【代理人】

【識別番号】100149320

【弁理士】

【氏名又は名称】井川 浩文

(74)【代理人】

【識別番号】100113664

【弁理士】

【氏名又は名称】森岡 正往

(74)【代理人】

【識別番号】110001324

【氏名又は名称】特許業務法人ＳＡＮＳＵＩ国際特許事務所

(72)【発明者】

【氏名】大平 孝

(72)【発明者】

【氏名】水谷 豊

(72)【発明者】

【氏名】阿部 晋士

【審査官】東 昌秋

(56)【参考文献】

【文献】特開２０２０－１８４８２４（ＪＰ，Ａ）

【文献】特開２０１８－６８０７９（ＪＰ，Ａ）

【文献】特開２０１９－１７６６２１（ＪＰ，Ａ）

【文献】特開２０１７－９３１８０（ＪＰ，Ａ）

【文献】国際公開第２０１５／０９７８１２（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ７／００－ ７／９８

Ｈ０２Ｊ ５０／００－５０／９０

(57)【特許請求の範囲】

【請求項1】

電界結合のための結合器を有する無線電力伝送システムにおいて、直流電圧源から直流電力が供給され、送電側整合回路に対して交流電力を出力するインバータ回路であって、
直流電圧源に第１の入力インダクタを介して第１の直列ＬＣフィルタが接続された第１の送電側配線と、前記直流電圧源に第２の入力インダクタを介して第２の直列ＬＣフィルタが接続された第２の送電側配線と、前記第１および第２の送電側配線の間に直列に接続された第１および第２のスイッチング回路とを備え、前記第１および第２のスイッチング回路は相互に逆位相によりスイッチングされ、一組の基本回路構造体を形成するものであって、２組以上の適宜な組数の該基本回路構造体を直列に接続されていることを特徴とするインバータ回路。

【請求項2】

前記第１のスイッチング回路は、前記第１の送電側配線と前記直流電圧源の負極側との間に接続された第１のスイッチング素子と、該スイッチング素子に逆並列に接続されたダイオードと、前記スイッチング素子に並列に接続された容量素子と、前記直流電圧源と前記第１のスイッチング素子との間に直列に接続された前記第１の入力インダクタとをそれぞれ備え、
前記第２のスイッチング回路は、前記第２の送電側配線と前記直流電圧源の負極側との間に接続された第２のスイッチング素子と、該スイッチング素子に逆並列に接続されたダイオードと、前記スイッチング素子に並列に接続された容量素子と、前記直流電圧源と前記第２のスイッチング素子との間に直列に接続された前記第２の入力インダクタとをそれぞれ備え、
第１および第２のスイッチング素子を相互に逆位相によりスイッチングしてなるものである請求項１に記載のインバータ回路。

【請求項3】

前記基本回路構造体の組数は、前記結合器の構成に応じて算出される該結合器の所望の入力インピーダンスを基準として、前記送電側整合回路におけるポアンカレ長を最短とする該送電側整合回路の入力インピーダンスの範囲に基づき、前記インバータ回路の出力インピーダンスが該範囲内となるように決定されたものである
請求項１または２に記載のインバータ回路。

【請求項4】

請求項１または２に記載のインバータ回路を用いる電界結合による無線電力伝送システムであって、
前記インバータ回路と、送電側整合回路と、送電電極と受電電極とを電界結合する結合器と、受電側整合回路と、前記受電側整合回路から出力される電力を整流する整流回路とを備え、
前記インバータ回路を構成する第１および第２のスイッチング回路を一組とする基本回路構造体の組数は、前記インバータ回路の出力インピーダンスが送電側整合回路に入力されるインピーダンスの所定の範囲内となるように決定されており、
前記整流回路は、倍電流整流回路を一組として、適宜な組数の該倍電流整流回路によって構成されるものであり、その組数は、前記結合器の構成に応じて算出される該結合器の所望の出力インピーダンスを基準として、前記受電側整合回路におけるポアンカレ長を最短とする該受電側整合回路の出力インピーダンスの範囲に基づき、前記整流回路の入力インピーダンスが該範囲内となるように決定されたものである
ことを特徴とする無線電力伝送システム。

【請求項5】

請求項４に記載の無線電力伝送システムにおける整流回路であって、
前記受電側整合回路と負荷との間に接続された第１の受電側配線と、前記受電側整合回路と負荷との間に接続された第２の受電側配線と、前記第１および第２の受電側配線のそれぞれに接続された整流ダイオードおよびリアクトルとを備え、前記両配線は、負荷の正極側配線と負極側配線とに分岐しており、正極側配線にはカソードを正極側とする整流ダイオードを、負極側にリアクトルをそれぞれ接続されて一組の倍電流整流回路を構成していることを特徴とする整流回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電界結合方式による無線電力伝送において、送電側の整合回路の低損失化に資するインバータ回路と、同様に受電側の整合回路の低損失化のための整流回路と、これらのインバータ回路および整流回路を用いた無線電力伝送システムに関するものである。

【背景技術】

【0002】

一般に、無線（非接触）により電力を伝送する技術としては、磁界結合方式のほか、電界結合方式があり、電界結合方式は、一対の送電電極と一対の受電電極とを対向させ、送電電極と受電電極との間に比誘電率の高い誘電体が設けられ、両者間のキャパシタンスを高い状態とすることにより電力伝送がなされるものである。

【0003】

ところが、誘電体を設けない場合または電極間の距離を大きくした場合には、両極間のインピーダンスが高くなり、インピーダンス整合が困難になることが指摘され、送電側において直列共振回路と並列共振回路を組み合わせ、受電側においても並列共振回路と直列共振回路を組み合わせる構成としつつ、双方の並列共振回路を電極側に配置することが提案されている（特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１７－０７００５５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

前掲の特許文献１に開示される技術は、送電側および受電側において、直列共振回路と並列共振回路を組み合わせたものであり、電極側に並列共振回路を配置するものであるが、それぞれの直列共振回路と並列共振回路との間は、変圧器を構成するコイルによって結合されるものであった。しかしながら、上記の変圧器は、所望の変圧比に応じた巻数比とされるものであるが、インダクタンス比は、１～１５が好ましく、さらに好ましくは３～８であるとされている。この場合の最大インダクタンス比の１５は、インピーダンスに換算すると２２５となり、非常に大きいものとなっていた。本発明者らの研究によると、上記のような構成の場合には、送電側および受電側の両整合回路における損失が増大するものとなっていた。さらに、整合回路の素子ズレ（回路設計における理論値と現実的な性能とのズレ）による効率低下または伝送電力の低下をもたらすことも懸念されていた。

【0006】

本発明は、上記諸点に鑑みてなされたものであって、その目的とするところは、整合回路における損失を抑えることができるインバータ回路および整流回路を提供するとともに、これらを使用した効率のよい無線電力伝送システムを提供することである。

【課題を解決するための手段】

【0007】

インバータ回路に係る本発明は、電界結合のための結合器を有する無線電力伝送システムにおいて、直流電圧源から直流電力が供給され、送電側整合回路に対して交流電力を出力するインバータ回路であって、直流電圧源に入力インダクタを介して直列ＬＣフィルタが接続された第１の送電側配線と、前記直流電圧源に入力インダクタを介して直列ＬＣフィルタが接続された第２の送電側配線と、前記第１および第２の送電側配線の間に直列に接続された第１および第２のスイッチング回路とを備え、前記第１および第２のスイッチング回路は相互に逆位相によりスイッチングされ、一組の基本回路構造体を形成するものであって、適宜な組数の該基本回路構造体を直列に接続されていることを特徴とする。

【0008】

上記構成によれば、第１および第２のスイッチング回路は、相互に逆位相によりスイッチングされるものであるから、いわゆるプッシュプル構造により出力電圧をシングルエンド構造の出力電圧の２倍とするものである。これを一組の基本回路構造体として、その基本回路構造体を適宜な組数（例えば、２組以上の整数の組数）とすることにより、出力電圧は組数に応じた倍率（例えば２倍以上）となり、その出力電圧に応じて出力インピーダンスを調整可能となる。入力インピーダンスに対する出力インピーダンスの比は、スイッチング回路の数の２乗に比例することとなり、スイッチング回路の数（基本回路構造体の組数）に応じて出力インピーダンスを調整することができる。このインピーダンス調整により、送電側整合回路の損失を低減させることができる所望範囲のインピーダンスを当該送電側整合回路に入力させることができるものとなる。

【0009】

上記構成に発明において、前記第１のスイッチング回路は、前記第１の送電側配線と前記直流電圧源の負極側との間に接続された第１のスイッチング素子と、該スイッチング素子に逆並列に接続されたダイオードと、前記スイッチング素子に並列に接続された容量素子と、前記直流電圧源と前記第１のスイッチング素子との間に直列に接続された入力インダクタとをそれぞれ備え、前記第２のスイッチング回路は、前記第２の送電側配線と前記直流電圧源の負極側との間に接続された第２のスイッチング素子と、該スイッチング素子に逆並列に接続されたダイオードと、前記スイッチング素子に並列に接続された容量素子と、前記直流電圧源と前記第２のスイッチング素子との間に直列に接続された入力インダクタとをそれぞれ備え、第１および第２のスイッチング素子を相互に逆位相によりスイッチングしてなるものとすることができる。

【0010】

上記のような構成によれば、それぞれのスイッチング回路は、スイッチング素子がオフ状態となることにより、容量素子に電荷が蓄積され、他方、スイッチング素子がオン状態となるとき、容量素子から電荷が放出されてスイッチング素子に供給される。第１および第２のスイッチング素子が相互に逆位相によりスイッチングされることにより、プッシュプル構造を構成することとなり全体としての出力電圧がシングルエンド構造の出力電圧の２倍となるものである。従って、送電側配線に対して各スイッチング回路の数に相当する比率に応じて、電圧調整が可能となることから、第１および第２の送電側配線を介して、当該組数に応じた偶数倍電圧を出力することができる。

【0011】

上記各構成の発明において、前記基本回路構造体の組数は、前記結合器の構成に応じて算出される該結合器の所望の入力インピーダンスを基準として、前記送電側整合回路におけるポアンカレ長を最短とする該送電側整合回路の入力インピーダンスの範囲に基づき、該範囲内の出力インピーダンスにより出力されるように決定されたものとすることができる。

【0012】

このような構成によれば、予め設計された結合器と、当該結合器に使用される各素子等の条件に基づき、送電側整合回路に対する出力インピーダンスを調整することで、当該送電側整合回路における整合効率を向上させることができる。すなわち、結合器の構成に応じて結合器に入力すべきインピーダンスを算出し、当該インピーダンスに整合させるための整合回路において、ポアンカレ長が最短となるような整合回路への入力インピーダンスの範囲を予め求めておき、インバータ回路からの出力インピーダンスが前記の範囲内となるように基本回路構造体の組数（スイッチング回路の数）を決定することによって、整合回路における損失を最小限に抑えるのである。ここで、ポアンカレ長とは、非ユークリッド幾何学を用いたポアンカレ計量による幾何学的な長さのことであり、スミスチャート上にプロットされる２点のインピーダンスと経路から計算されるものである。そして、本願の発明者らの研究により、当該ポアンカレ長を最短となるインピーダンスの範囲で整合する場合に、整合回路の損失を低減させることができるものとなる。

【0013】

他方、無線電力伝送システムに係る本発明は、前記構成のインバータ回路を用いる電界結合による無線電力伝送システムであって、前記インバータ回路と、送電側整合回路と、送電電極と受電電極とを電界結合する結合器と、受電側整合回路と、前記受電側整合回路から出力される電力を整流する整流回路とを備え、前記インバータ回路を構成する第１および第２のスイッチング回路を一組とする基本回路構造体の組数は、送電側整合回路に入力されるインピーダンスの所定の範囲内となるように決定されており、前記整流回路は、倍電流整流回路を一組として、適宜な組数の該倍電流整流回路によって構成されるものであり、その組数は、前記結合器の構成に応じて算出される該結合器の所望の出力インピーダンスを基準として、前記受電側整合回路におけるポアンカレ長を最短とする該受電側整合回路の出力インピーダンスの範囲に基づき、該範囲内の入力インピーダンスを負荷に応じたインピーダンスとして出力させるように決定されたものであることを特徴とする。

【0014】

上記構成によれば、インバータ回路における出力インピーダンスは、第１および第２のスイッチング回路の数（倍電圧となる基本回路構造体の組数）により所望の範囲内とすることができ、また、整流回路における入力インピーダンスは、倍電流整流回路の組数により所望の範囲内とすることができる。このように送電側整合回路への入力インピーダンスと、受電側整合回路からの出力インピーダンスとを、それぞれ所定の範囲内に調整することにより、両整合回路における整合効率が向上することとなる。

【0015】

また、整流回路に係る発明は、前記構成の無線電力伝送システムにおける整流回路であって、前記受電側整合回路と負荷との間に接続された第１の受電側配線と、前記受電側整合回路と負荷との間に接続された第２の受電側配線と、前記第１および第２のそれぞれに接続された整流ダイオードおよびリアクトルとを備え、前記両配線は、負荷の正極側配線と負極側配線とに分岐しており、正極側配線にはカソードを正極側とする整流ダイオードを、負極側にリアクトルをそれぞれ接続されて一組の倍電流整流回路を構成していることを特徴とする。

【0016】

上記のような構成によれば、倍電流整流回路を一組として、これを必要な組数に構成することにより、受電側整合回路における損失を低減させることができる。すなわち、結合器から出力され、整流回路に入力される間のインピーダンスを受電側整合回路によって整合する際に、予め整流回路の入力インピーダンスが調整されることにより、整合回路における損失の低減が可能となるのである。

【発明の効果】

【0017】

インバータ回路における本発明によれば、スイッチング回路の数を適宜選択することにより出力電圧を調整することができ、これにより、インバータ回路による出力インピーダンスを送電側整合回路の効率を考慮したインピーダンス値として整合回路に入力させることができる。このようなインバータ回路を使用することにより、整合回路での損失を減少させ、無線電力の伝送効率を向上させることができる。さらに、整合回路の素子ズレに対してロバストな高効率伝送を可能とすることができる。

【0018】

また、上記インバータ回路を使用する無線電力伝送システムによれば、インバータ回路による出力インピーダンスの調整により、送電側整合回路における損失を低下させることができるうえ、整流回路における入力インピーダンスの調整により受電側整合回路の損失をも低下させるものとなるから、無線電力伝送における全体の損失を小さくし、伝送効率の良いシステムを構築することができる。さらに、整合回路の素子ズレに対するロバストな高効率の伝送システムを構築することができる。

【0019】

なお、上記無線電力伝送システムに使用する整流回路によれば、倍電圧整流回路を一組として、その組数を受電側整合回路の効率を考慮して決定できることから、簡便な手法により受電側整合回路の損失低減を可能とするものである。

【図面の簡単な説明】

【0020】

【図1】（ａ）は無線電力伝送システムの概要を示す説明図であり、（ｂ）はインバータ回路の実施形態を示す説明図である。

【図2】（ａ）はスイッチング回路の詳細を示す説明図であり、４倍電圧のインバータ回路の実施形態を示す説明図である。

【図3】（ａ）は結合器の構成を示す説明図であり、（ｂ）はスミスチャートを例示する図である。

【図4】（ａ）は実施形態に使用する整流回路の説明図であり、４倍電流の整流回路の例を示す説明図である。

【図5】６倍電圧のインバータ回路を例示した説明図である。

【図6】８倍電圧のインバータ回路を例示した説明図である。

【図7】６倍電流の整流回路を例示した説明図である。

【図8】８倍電圧のインバータ回路を例示した説明図である。

【図9】（ａ）は実施例の構成を示す説明図であり、（ｂ）は実施例におけるスミスチャートを示す図である。

【図10】（ａ）実験例の実験結果を示し、（ｂ）は比較例の結果を示す説明図である。

【発明を実施するための形態】

【0021】

以下、本発明の実施の形態を図面に基づいて説明する。図１（ａ）に無線電力伝送システムの概要を示す。発明の無線電力伝送システムは、この図に示されるように、送電側には、直流電圧源Ａから電力供給されるインバータ回路１と、送電側整合回路２とを備え、受電側には、受電側整合回路３と、整流回路４とを備え、両者を結合器５による電界結合により負荷Ｂに電力伝送されるものである。

【0022】

電界結合による無線電力伝送では、高効率化を達成するために、結合器５の両端を高インピーダンス化することとなっていた。これは、結合器５の電極間距離を大きくすることにより、結合容量が小さくなる場合であっても高効率の電力伝送を可能とするためであって、従来は、変圧器を用いていたことため、コイルの巻き数に応じた変圧比を得ることができるが、高インピーダンス化を抑えることにはなり得なかった。

【0023】

そして、インバータ回路１における出力インピーダンスと結合器に対する入力インピーダンスとの間において、インピーダンス整合する場合、整合回路２，３の入出力インピーダンスが調整されていない状態では損失が大きくなり、電力伝送の効率を十分に向上させることに限界があった。そこで、本発明は、整合回路２，３の入出力インピーダンスを適度な範囲とすることにより、電力伝送効率を向上させるものである。

【0024】

＜インバータ回路＞
図１（ｂ）は、インバータ回路１に係る実施形態の基本構造（基本回路構造体）を示している。インバータ回路１の基本構造は、この図に示すように、第１のスイッチング回路１０ａと、第２のスイッチング回路１０ｂを備えるプッシュプル型のインバータである。個々のスイッチング回路１０ａ，１０ｂは、それぞれが直列ＬＣフィルタ１１ａ，１１ｂを接続してなる送電側配線１２ａ，１２ｂの間に直列に接続されるものである。第１の送電側配線１２ａと、第２の送電側配線１２ｂは、それぞれ入力インダクタ１６ａ，１６ｂを介して直流電圧源Ａに接続されるとともに、両配線１２ａ，１２ｂの間に、第１のスイッチング回路１０ａおよび第２のスイッチング回路１０ｂが介在された状態となっている。

【0025】

個々のスイッチング回路１０ａ，１０ｂは、それぞれスイッチング素子１３ａ，１３ｂが接続されており、このスイッチング素子１３ａ，１３ｂは、ＮチャンネルＭＯＳ－ＦＥＴが使用されている。このスイッチング素子１３ａ，１３ｂには、逆並列にダイオード１４ａ，１４ｂが接続され、また、出力コンデンサ（容量素子）１５ａ，１５ｂが接続された構成となっている。なお、上記のダイオード１４ａ、１４ｂは、ボディダイオードであり、それぞれのカソードがドレイン側に接続され、アノードがソース側に接続されている。このような構成のスイッチング回路１０ａ，１０ｂが第１および第２の配線１２ａ，１２ｂの間に直列に接続される状態とは、個々のスイッチング回路１０ａ，１０ｂの各素子および直流電圧源Ａが、スイッチング素子１３ａ，１３のドレインとソースに対して並列であることを除き、隣接するスイッチング回路１０ａ，１０ｂの各素子間が直列に接続されている状態であり、少なくとも出力コンデンサ１５ａ，１５ｂが直列に配置されている状態を意味する。

【0026】

上記のような構成のスイッチング回路１０ａ，１０ｂは、スイッチング素子１３ａ，１３ｂがオフ状態のとき、出力コンデンサ１５ａ，１５ｂに電荷が蓄積され、スイッチング素子１３ａ，１３ｂをオン状態に移行する前に蓄積した電荷をすべて放出することで、ゼロボルトスイッチングを達成する。

【0027】

なお、本実施形態は、プッシュプル型の２倍電圧インバータ回路を示していることから、同じ回路構成を有する第１のスイッチング素子１３ａと第２のスイッチング素子１３ｂとが、相互に逆位相でスイッチングされることにより、グランドＧを基準とする出力電圧がシングルエンド構造の出力電圧の２倍となるため、２個のスイッチング回路により倍電圧インバータとして機能することとなる。また、それぞれの送電側配線１２ａ，１２ｂに対して逆位相の電力を出力し、高周波電力を発生させるものである。

【0028】

ここで、第１のスイッチング回路１０ａおよび第２のスイッチング回路１０ｂは同じ構成であり、それぞれの回路は図２（ａ）に示すようものとなり、入力インダクタ１４のインダクタンス（Ｌ_ｆ）、出力コンデンサ１４の容量（Ｃ_ｓ）ならびに直列ＬＣフィルタ１１を構成するコンデンサの容量（Ｃ_ｏ）およびインダクタのインダクタンス（Ｌ_ｏ）は、出力電力（Ｐ_ｏｕｔ）、直流電圧源電圧（Ｖ_ＤＤ）、共振インダクタのＱ値（Ｑ_Ｌｏ）およびスイッチング周波数（ｆ）および出力電圧の倍率（現実に設けるべきスイッチング回路の数）（ｎ）を決定することより、下式のように特定することができる。なお、各素子は、ともにスイッチング回路１０における出力インピーダンス（Ｒ_ｏｕｔ）の関数となるが、ここでの出力インピーダンス（Ｒ_ｏｕｔ）は、単一のスイッチング回路１０によるものである。

【0029】

【数1】

【0030】

本実施形態は、上記のような構成の基本構造（基本回路構造体）を一組とし、両送電側配線１２ａ，１２ｂに合流させるように設けられるものである。このとき、例えば、上記一組の基本回路構造体を２組以上（２組、３組、４組・・・）とするものである。そこで、基本回路構造体を２組（出力電圧を４倍）に増設する場合は、図２（ｂ）に示すように、両送電側配線１２ａ，１２ｂの間に合計４個のスイッチング回路１０ａ～１０ｄが設けられる構成となっている。

【0031】

このような構成の場合、直流電圧源Ａに接続された二つの送電側配線１２ａ，１２ｂに対して、組数に応じたスイッチング回路１０ａ～１０ｄが２個ずつ設けられるものである。このとき、両端に配置されるスイッチング回路１０ａ，１０ｄを第１組とすると、その内側に配置されるスイッチング回路１０ｂ，１０ｃが追加された第２組となる。このように、２個のスイッチング回路が同時かつ相互に逆位相でスイッチングされるため、片方のスイッチング回路がオン状態のとき、他方のスイッチング回路がオフ状態となるように接続され、２倍の出力電圧による高周波電力が出力される。このとき、二つの送電側配線１２ａ，１２ｂの間には、追加されているスイッチング回路１０ｂ，１０ｃを含めた各出力コンデンサ１５ａ，１５ｂ，１５ｃ，１５ｄが直列に接続されるものであり、これらによって出力電圧がさらに２倍（合計４倍）に昇圧されることとなる。

【0032】

なお、図２（ｂ）に示す回路構成の場合には、隣接するスイッチング回路入力１０ａ，１０ｂ（１０ｃ，１０ｄ）の間に設けられる入力インダクタ１６ｂ，１６ｃは、隣接する双方に接続していることから、他の入力インダクタ１６ａ，１６ｂの１／２のインダクタンスとすることとなる。

【0033】

上記のような構成により、無線電力伝送システム全体の各素子が決定すれば、出力電圧の倍率が算出可能となり、インバータ回路１における出力インピーダンスも決定することとなる。このときの出力インピーダンスは、インバータ回路１の入力インピーダンスとの比によって算出され、上記構成のインバータ回路１に使用するスイッチング回路１０ａ，１０ｂ，・・・の数の２乗に比例することから、送電側整合回路２に対して出力すべき所望のインピーダンスに応じて、スイッチング回路１０ａ，１０ｂ，・・・の数を選択することができる。但し、スイッチング回路１０ａ，１０ｂ，・・・の数は基本回路構造体の組数を単位とすることから、実質的に、スイッチング回路１０ａ，１０ｂ，・・・の数は２の倍数となる。

【0034】

例えば、直流電圧源Ａの電圧（Ｖ_ＤＤ）を１００Ｖ、負荷の抵抗を１０Ωとするとき、出力電力Ｐ_ｏｕｔは、入力電力Ｐ_ｉｎと等しく１０００Ｗとなる（下式（６）参照）。但し、インバータはＥ級とするために理論効率は１００％である。このとき、直流電圧源Ａの側から入力される入力インピーダンスＲ_ｉｎは下式（７）により１０と算出され、インバータから出力される出力インピーダンスＲ_ｏｕｔとの比は下式（８）となる。

【0035】

【数2】

【0036】

ここで、上記の組数を決定する場合には、予め結合器３の構成が設計され、その構成に応じて送電側整合回路２に入力されるべきインピーダンスの範囲を求めておき、上記インバータ１の出力インピーダンスが当該送電側整合回路２の入力インピーダンスの範囲内となるように、上記基本回路構造体の組数を決定するのである。このとき、組数は送電側整合回路２が好適にインピーダンス整合し得るインピーダンスの範囲内であれば送電側整合回路２における損失を低減することができる。仮に、当該範囲が広範囲となる場合には、当該範囲内に属する組数が複数存在することとなり得るが、インバータ回路１の出力インピーダンスは、上述のように、スイッチング回路１０ａ，１０ｂ，・・・の数の２乗に比例する程度であることから、いずれの組数を採用してもよい。これは、インバータ回路１そのものの効率は変化しないことによるものであり、その結果として、所定の範囲内となる状態であれば組数は任意となるものである。

【0037】

上記において、例えば、送電側整合回路２の構成に応じて好適となる入出力インピーダンスが１６０Ωから９３８Ωの範囲内である場合には、上式（８）のｎは、６（組数３）、８（組数４）、１０（組数５）、１２（組数６）であれば良いこととなる。このように、組数の選択肢が複数存在する場合には、いずれかの任意な組数を選択することができる。

【0038】

＜無線電力伝送システム＞
無線電力伝送システムに係る実施形態は、前述したように、送電側に、直流電圧源Ａから電力供給されるインバータ回路１と、送電側整合回路２とを備え、受電側に、受電側整合回路３と、整流回路４とを備え、両者を結合器５による電界結合により負荷Ｂに電力伝送されるものである（図１参照）。

【0039】

ここで、インバータ回路１は、前記のような構成とされるものであり、従って、前述のように、結合器５の構成に応じて、送電側整合回路２に対する入力インピーダンス（コンバータ回路１から出力されるインピーダンス）が、所定範囲内となるように、基本回路構造体の組数が決定される。そこで、結合器５について説明する。

【0040】

＜結合器＞
結合器５は、図３（ａ）に示すように、中央の送電電極５０ａおよび受電電極５０ｂを境に送電側と受信側に区分され、送電側整合回路２および受電側整合回路３の間において高周波電力を電界結合させて送電可能とするものである。結合器５の構成として、図３（ａ）は、送電側と受電側とを対称な構成としているが、送電側と受電側とが異なる構成としてもよい。この図による例示の場合、電極５０ａ，５０ｂの送電側および受電側には、それぞれ抵抗５１，５２およびキャパシタ（容量素子）５３，４４によってパッシブ回路が構成されている。上記各素子のパラメータ等を与えることにより、結合器５における所望のインピーダンスが算出され、両整合回路２，３によって当該所望のインピーダンスに整合されるものである。

【0041】

ここで、整合回路２，３における整合効率について説明する。前述のように、インバータ回路１は、スイッチング回路数を調整することが可能であることから、整合回路２，３におけるポアンカレ長が最短となるような出力インピーダンスに調整することができる。ポアンカレ長が短ければ、整合回路２，３における損失が小さくなり、整流効率は向上することとなるのである。

【0042】

ポアンカレ長とは、非ユークリッド幾何学を用いたポアンカレ計量による幾何学的長さのことであり、スミスチャート上にプロットされた２点のインピーダンスと経路から計算される。これにより、整合回路で用いるインダクタおよびキャパシタの損失を表すことができる。整合素子（インダクタおよびキャパシタ）を選択使用することにより最短経路を辿ることによって、最短ポアンカレ長を達成し、整合回路２，３の損失を低減させることができる。

【0043】

そこで、例えば、図３（ｂ）に示すようなインピーダンスＺ_ｌ（＝ｒ_ｌ＋ｊｘ_ｌ）を整合する場合、最短となるポアンカレ長は、整合後インピータンスの実部が図中のＲ_ｓ（Ｒ_ｌ～１／ｇ_ｌの範囲内）となる領域に存在する。なお、ｇ_ｌは、インピーダンス（Ｚ_ｌ）をアドミタンス（Ｙ_ｌ＝ｇ_ｌ＋ｊｂ_ｌ）に換算したときの実部である。また、最短ポアンカレ長（ｌ_ｐｍｉｎ）が下式（９）によって算出されるとき、整合回路の効率（η_ｍａｘ）は、下式（１０）に示されるものとなる。この式（１０）から明らかなとおり、ポアンカレ長の値（Ｑ_ｌ）が小さければ、整合回路２，３の効率は高いものとなるのである。

【0044】

【数3】

【0045】

従って、最短のポアンカレ長を導き出すことにより、高効率の整合回路２，３を構成することができ、そのためには、送電側整合回路２に対する入力インピーダンスおよび受電側整合回路３からの出力インピーダンスを設定することとなる。その両側において、当該所定のインピーダンスとなるように、上記範囲内にインバータ回路１からの出力インピーダンスが調整され、また、整流回路４における入力インピーダンスが調整されるのである。そこで、整流回路４においてもインピーダンス調整のため倍電流回路が使用されるものである。なお、最短のポアンカレ長を参照する手法は、当該整合回路２，３による損失の低減に資するものであるが、必ずしも最短のポアンカレ長を参照しなければならないという趣旨ではない。すなわち、最短ポアンカレ長から多少逸脱するような状態となる場合であっても、最短ポアンカレ長の近くであれば損失の適度な低減を実現できる。また、近似の回路構成においては、回路構成の変更の度に、最短ポアンカレ長を導き出すことが必須ではなく、経験的に損失低減可能な回路を構成することも可能である。

【0046】

＜整流回路＞
本実施形態で使用する整流回路４の基本構成は、図４（ａ）に示すような倍電流整流回路（２倍電流の整流回路）である。この整流回路４は、２つの整流ダイオード４１ａ，４１ｂと２つのリアクトル４２ａ，４２ｂで構成されている。整流回路４には、前述のようにインピーダンス整合された交流電圧源が入力され、二つの整流ダイオード４１ａ，４１ｂは、それぞれアノード側を二種類の入力配線（受電側配線）４３ａ，４３ｂに接続して全波整流させる構成となっている。二つの配線４３ａ，４３ｂは整流ダイオード４１ａ，４１ｂが接続される線路とリアクトル４２ａ，４２ｂが接続される線路とに分岐しており、整流ダイオード４１ａ，４１ｂがオンの状態とオフの状態との双方でリアクトル４２ａ，４２ｂに出力電流が生じ、二つのリアクトル４２ａ，４２ｂの出力電流の和が全体の出力電流となり、結果的に２倍電流の整流回路となるものである。

【0047】

そこで、４倍電流の整流回路を構成する場合には、図４（ｂ）に示すように、４つの整流ダイオード４１ａ，４１ｂ，４１ｃ，４１ｄと４つのリアクトル４２ａ，４２ｂ，４２ｃ，４２ｄを設け、それぞれ分岐させるとともに、これを合流させることにより４倍電流の整流回路となるものである。

【0048】

このように、受電側整合回路３によりインピーダンス整合された交流電圧源の電流を複数倍の電流に変換することにより、負荷に出力されるインピーダンスを低下させることができる。この場合受電側整合回路３によるインピーダンス整合は、前述した送電側のインバータ回路による場合と同様に、受電側整合回路３の損失を低減させるようにインピーダンスを調整することができるものである。

【0049】

すなわち、前述の結合器５の構成に基づき、受電側整合回路３におけるポアンカレ長が最短となるような当該整合回路３の出力インピーダンスの範囲を定め、整流回路４のおける入力電流と出力電流との倍率を変化させることにより、整流回路４の入力インピーダンスを上記所定の範囲内に調整するのである。このときの整流回路４の入力インピーダンスの調整は、倍電流回路の倍率（組数）によって可能となる。これにより、当該整合回路３の損失を低減させつつ、負荷に対する所定電力を供給することができる。

【0050】

＜変形例＞
本発明の実施形態は上記のとおりであるが、上記の実施形態は本発明の一例を示すものであり、本発明が上記実施形態に限定されるものではない。従って、本発明は、上記実施形態の要素を変更し、または他の要素を追加するものであってもよい。

【0051】

例えば、インバータ回路は、４倍電圧（基本回路構造体を２組）とする構成までを示したが、６倍電圧インバータ回路としてもよく、さらには８倍電圧インバータ回路としてもよい。そこで、図５に６倍電圧インバータ回路を、図６に８倍電圧インバータ回路を示す。６倍電圧インバータ回路の場合には、図５に示されているように、６個のスイッチング回路１０ａ～１０ｆが設けられ、８倍電圧インバータ回路の場合には、図６に示されているように、８個のスイッチング回路１０ａ～１０ｈが設けられる構成となるものである。

【0052】

また、同様に整流回路においても、４倍電流整流回路までを例示したが、６倍電流整流回路または８倍電流整流回路を使用する場合もあり得る。そこで、図７に６倍電流整流回路を示し、図８に８倍電流整流回路を示す。これらの各回路は、基本的構成を同じにしつつ、倍率のみを変更できるように構成されたものである。６倍電流整流回路の場合には、図７に示すように、６個の整流ダイオード４１ａ～４１ｆと６個のリアクトル４２ａ～４２ｇが設けられ、８倍電流整流回路の場合には、図８に示すように、８個の整流ダイオード４１ａ～４１ｈと８個のリアクトル４２ａ～４２ｈが設けられる構成となっている。

【0053】

倍電流（２倍）整流回路における入出力インピーダンス比の理論値は、本願発明者らの解析によれば、約０．１８６である。これを２組（４倍電流）とする場合は、２倍電流時を基準として１／２^２、３組（６倍電流）では１／３^２、４組（８倍電流）では１／４^２のように、所定の組数（２ｎ倍）となる倍電流整流回路におけるインピーダンス比は２倍時（０．１８６）を基準として２／ｎの２乗として算出できる。

【0054】

なお、整合回路２，３は、ＬＣインピーダンス回路によって構成することができ、直列ＬＣインピーダンス回路または並列ＬＣインピーダンス回路によって構成してもよく、インダクタおよびコンデンサの数および接続状態は任意に選択することができる。上述のように、送電側整合回路２から結合器５に入力する際のインピーダンス応じた整合回路２に対する入力インピーダンス、および結合器５から受電側整合回路３に出力される際のインピーダンスに応じた整合回路３からの出力インピーダンスを、それぞれ所定の範囲内に設定すれば、上述のようにポアンカレ長を最短とする整合回路２，３となり、その損失は低減されるものである。このとき、結合器５の入出力インピーダンス（Ｚｏｐｔ）が、Ｚｏｐｔ＝ｒ±ｊｘの場合には、コイルおよびコンデンサによるＬＣインピーダンス回路を構成することになるが、Ｚｏｐｔ＝ｒ＋ｊｘの場合は、コンデンサのみを使用し、Ｚｏｐｔ＝ｒ－ｊｘの場合は、インダクタのみを使用することにより、最短ポアンカレ長を達成することができる。

【実施例】

【0055】

以下に、本発明の具体的な実施例を示す。まず、結合器の構成から、送電側整合回路に入力されるべきインピーダンスおよび受電側整合回路に出力されるべきインピーダンスを求める。例えば、図９（ａ）に示す結合器を有する無線電力伝送システムにおいて、結合器を同図に示すように構成した場合、下表のようなパラメータを与えるものとする。

【0056】

【表1】

【0057】

上記のパラメータに基づいて、最大電力伝送効率（η_ｍａｘ）および結合器の入出力インピーダンス（Ｚ_ｓｏｐｔ，Ｚ_ｌｏｐｔ）は下表のとおりとなる。

【0058】

【表2】

【0059】

上記により、入出力インピーダンス（Ｚ_ｓｏｐｔ，Ｚ_ｌｏｐｔ）が１６０－ｊ３５４Ωであることから、ｒ_ｌ＝１６０Ωとなり、１／ｇ_ｌは９３８Ωとなる。この場合のスミスチャートを図９（ｂ）に示す。そして、上記における最短のポアンカレ長（送電側Ｑｓ，受電側Ｑｌ）および各整合回路の効率（η_ｓ，η_ｌ）は、前記式（９）より下記表のとおりとなる。

【0060】

【表3】

【0061】

また、このときの入力側の効率η_ｓおよび出力側の効率η_ｌは、整合素子のＱ値（Ｑｕ）を１００とすると、双方ともに９７．８％となる。

【0062】

上記の結果より、高効率にインピーダンス整合し得るインバータの出力インピーダンスおよび整流回路への入力インピーダンス（Ｒ_ｓ）は、それぞれ下式の条件を満たすものとすればよいこととなる。

【0063】

【数4】

【0064】

次に、インバータ回路１を構成する際の基本回路構造体の組数に応じた出力インピーダンスが上記式（１１）の範囲内となるＲ_ｓを求めることとなるが、図９（ａ）に示される無線電力伝送システムの場合には、直流電圧源の電圧が１００Ｖ、負荷の抵抗を１０Ωであるから、Ｅ級インバータによる理論効率を１００％とすると、出力電力（Ｐ_ｏｕｔ）は、入力電力（Ｐ_ｉｎ）と等しく１０００Ｗとなる（前記式（６）参照）。このとき、直流電圧源からインバータへの入力インピーダンスに対する出力インピーダンスの比は前記式（８）に基づいて、前記式（１１）を満たすＲ_ｓとなるスイッチング回路の数（ｎ）は、６、８、１０、１２となり、基本回路構造体の組数（ｎの１／２）は３組、４組、５組および６組となる。これらの組数の中から任意の組数を選択することにより、整合効率のよいインピーダンス比となるインバータ回路を構成することができる。

【0065】

また、受電側整合回路３から出力され、整流回路４に入力すべき入力インピーダンスが上記式（１１）の範囲内となるＲ_ｓを求める。すなわち、上述のように、倍電流整流回路における入出力インピーダンス比（Ｒ／ｒ）が、約０．１８６であり、これを基準として２／ｎの２乗により、整流回路４の入力インピーダンスが、６０Ω～９３８Ωとなる組数を決定する。

【0066】

これを出力インピーダンス１０Ωとして計算すると、基本回路構造体を単位として、２組（４倍電流）が約２１５Ω、３組（６倍電流）が約４８４Ω、４組（８倍電流）が約８６０Ωとなり、これらの組数が上記範囲内のＲｓに合致する。そして、これらの組数から任意の組数を選択することができる。

【0067】

＜実験例＞
上記のように設計された各回路により無線電力伝送システムを構築し、シミュレーションによって伝送効率を算出した。具体的には、図９（ａ）に示した結合器５を設計した場合、送電側整合回路２による出力インピーダンスおよび受電側整合回路３に対する入力インピーダンスは、いずれも１６０－ｊ３５４Ωとなり、インバータ回路１は６倍電圧（３組）とし、整流回路は４倍電流（２組）とした。この場合、図１０に示すように、送電側整合回路２における伝送効率は９８．１％、受電側整合回路３の効率は９６．８％となった。なお、結合器４における効率が９３．４％であったことから、システム全体の伝送効率は８８．７％であった。

【0068】

＜比較例＞
上記例と比較するために、インバータ回路を１組の倍電圧（２倍）回路とし、整流回路も１組の倍電流回路を使用した場合についても同様にシミュレーションによって伝送効率を算出した。この場合には、図１１に示すように、送電側整合回路における伝送効率は８９．７％であり、受電側整合回路における効率は９４．８％であった。また、結合器の効率が９３．３％であったことから、全体の伝送効率は７９．４％となった。

【0069】

上記の実験例と比較例とを比較すれば明らかなとおり、伝送効率が１０％程度も向上することが判明した。

【符号の説明】

【0070】

１ インバータ回路
２ 送電側整合回路
３ 受電側整合回路
４ 整流回路
５ 結合器
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ，１０ｈ スイッチング回路
１１，１１ａ，１１ｂ 直列ＬＣフィルタ
１２，１２ａ，１２ｂ 送電側配線
１３，１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ，１３ｇ，１３ｈ スイッチング素子
１４，１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ，１４ｇ，１４ｈ ダイオード（ボディダイオード）
１５，１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ，１５ｇ，１５ｈ 容量素子（出力コンデンサ）
１６，１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆ，１６ｇ，１６ｈ 入力インダクタ
５０ａ 送電電極
５０ｂ 受電電極
５１，５２ インダクタ
５３，５４ キャパシタ（容量素子）
４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈ 整流ダイオード
４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅ，４２ｆ，４２ｇ，４２ｈ リアクトル
４３ａ，４３ｂ 入力配線（受電側配線）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】