知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-05-13
(45)【発行日】2024-05-21
(54)【発明の名称】磁壁ベースの不揮発性、線形、かつ双方向性のシナプス重み素子
(51)【国際特許分類】
H01L 29/82 20060101AFI20240514BHJP
H10B 61/00 20230101ALI20240514BHJP
H10N 50/20 20230101ALI20240514BHJP
G11C 11/54 20060101ALI20240514BHJP
G11C 11/16 20060101ALI20240514BHJP
G06N 3/063 20230101ALI20240514BHJP
G06G 7/60 20060101ALI20240514BHJP
G06G 7/182 20060101ALI20240514BHJP
【ＦＩ】
H01L29/82 Z
H10B61/00
H10N50/20
G11C11/54
G11C11/16 100A
G06N3/063
G06G7/60
G06G7/182
【請求項の数】
18
(21)【出願番号】P 2021549199
(86)(22)【出願日】2020-03-03
(65)【公表番号】
(43)【公表日】2022-04-14
(86)【国際出願番号】 IB2020051794
(87)【国際公開番号】W WO2020178732
(87)【国際公開日】2020-09-10
【審査請求日】2022-08-24
(31)【優先権主張番号】16/294,598
(32)【優先日】2019-03-06
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(72)【発明者】
【氏名】パシュプ、アカシュ
(72)【発明者】
【氏名】ナラヤナン、プリティッシュ
【審査官】小山 満
(56)【参考文献】
【文献】国際公開第２００９／０４４６０９（ＷＯ，Ａ１）
【文献】国際公開第２０１７／１８３５７３（ＷＯ，Ａ１）
【文献】特表２０１２－５１０７３１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／０３５０４３２（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１０／０１３４９２３（ＵＳ，Ａ１）
【文献】国際公開第２０１０／０６５７５３（ＷＯ，Ａ１）
【文献】国際公開第２０１８／０８０１５９（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／８２
Ｈ１０Ｂ ６１／００
Ｈ１０Ｎ ５０／２０
Ｇ１１Ｃ １１／５４
Ｇ１１Ｃ １１／１６
Ｇ０６Ｎ ３／０６３
Ｇ０６Ｇ ７／６０
Ｇ０６Ｇ ７／１８２
(57)【特許請求の範囲】
【請求項1】
シナプス重み素子のコンダクタンスを調節する方法であって、前記シナプス重み素子が、上部電気コンタクトと、前記上部電気コンタクトの直下にある第１の磁気基準層と、前記第１の磁気基準層の直下にある第１の絶縁トンネル障壁と、前記第１の絶縁トンネル障壁の直下にある磁気自由層と、前記磁気自由層の直下にある第２の絶縁トンネル障壁と、前記第２の絶縁トンネル障壁の直下にある第２の磁気基準層と、前記第２の磁気基準層の直下にある下部電気コンタクトとを含み、前記第１および第２の絶縁トンネル障壁が、異なる電気抵抗を有し、
前記方法が、
前記シナプス重み素子の前記コンダクタンスを増加させる場合、前記上部電気コンタクトと前記下部電気コンタクトとの間に第１のバイアス電圧Ｖを印加することであって、前記第１のバイアス電圧Ｖが、前記第１の絶縁トンネル障壁の両端に第１の電圧Ｖ１を誘起し、前記第２の絶縁トンネル障壁の両端に第２の電圧Ｖ２を誘起し、ここで、Ｖ＝Ｖ１＋Ｖ２かつＶ１≠Ｖ２であり、前記第１のバイアス電圧Ｖが、前記磁気自由層における第１の方向に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行い、前記第１の方向に前記少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行うと、前記シナプス重み素子の前記コンダクタンスが増加する、前記第１のバイアス電圧Ｖを印加することと、
前記シナプス重み素子の前記コンダクタンスを減少させる場合、前記上部電気コンタクトと前記下部電気コンタクトとの間に第２のバイアス電圧Ｖ’を印加することであって、前記第２のバイアス電圧Ｖ’は、前記第１のバイアス電圧Ｖと極性が反対であり、前記第２のバイアス電圧Ｖ’が、前記第１の絶縁トンネル障壁の両端に第３の電圧Ｖ３を誘起し、前記第２の絶縁トンネル障壁の両端に第４の電圧Ｖ４を誘起し、ここで、Ｖ’＝Ｖ３＋Ｖ４かつＶ３≠Ｖ４であり、前記第２のバイアス電圧Ｖ’が、前記磁気自由層における前記第１の方向と反対の第２の方向に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行い、前記第２の方向に前記少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行うと、前記シナプス重み素子の前記コンダクタンスが減少する、前記第２のバイアス電圧Ｖ’を印加することと
を含む、
方法。
【請求項2】
前記シナプス重み素子が、人工ニューラル・ネットワーク（ＡＮＮ）において使用される、請求項１に記載の方法。
【請求項3】
前記シナプス重み素子がデータ・ストレージのために使用される、請求項１に記載の方法。
【請求項4】
前記シナプス重み素子がニューロモルフィック計算のために使用される、請求項１に記載の方法。
【請求項5】
前記シナプス重み素子が実質的に円筒形である、請求項１に記載の方法。
【請求項6】
前記コンダクタンスが、Ｇ＝ＧＰ（１－ＴＭＧ＊ｄ／Ｌ）によって与えられ、ここで、ＧＰは、前記シナプス重み素子の平行コンダクタンスであり、ＴＭＧは、ＧＰが前記平行コンダクタンスであり、ＧＡＰが前記シナプス重み素子の逆平行コンダクタンスであるとして、（ＧＰ－ＧＡＰ）／ＧＰによって与えられるトンネル磁気コンダクタンスであり、Ｌは、前記シナプス重み素子の長さであり、ｄは、少なくとも１つの磁区の位置である、請求項１に記載の方法。
【請求項7】
前記シナプス重み素子がクロスバー・アレイの一部である、請求項１に記載の方法。
【請求項8】
前記シナプス重み素子が、以下の形状、すなわち、リング、スプリット・リング（split-ring）、正方形、スプリット正方形（split-square）、または２次元形状のうちの１つで製作される、請求項１に記載の方法。
【請求項9】
前記第１および第２の絶縁トンネル障壁のうち抵抗が低い方の近傍の前記磁気基準層が、面内磁性材料から形成される、請求項１に記載の方法。
【請求項10】
前記第１および第２の磁気基準層の磁化状態が互いに逆平行である、請求項１に記載の方法。
【請求項11】
前記第１および第２の磁気基準層の磁化状態が互いに平行である、請求項１に記載の方法。
【請求項12】
デバイスであって、第１の磁気基準層と、
前記第１の磁気基準層の下にある第１のトンネル障壁と、
前記第１のトンネル障壁の下にある磁性層と、
前記磁性層の下にある第２のトンネル障壁であり、前記第１および第２のトンネル障壁が、異なる電気抵抗のものである、前記第２のトンネル障壁と、
前記第２のトンネル障壁の下にある第２の磁気基準層と
を含み、
前記第１の磁気基準層、前記第１のトンネル障壁、前記磁性層、前記第２のトンネル障壁、および前記第２の磁気基準層が互いに近接しており、それによって、層のスタックを形成し、
電流が前記スタックを通過すると、前記電流が、前記磁性層に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行う、
デバイス。
【請求項13】
前記デバイスが、人工ニューラル・ネットワーク（ＡＮＮ）における線形で双方向性で対称性のシナプス重み素子である、請求項１２に記載のデバイス。
【請求項14】
前記デバイスがデータを格納する、請求項１２に記載のデバイス。
【請求項15】
前記層のスタックが実質的に円筒形である、請求項１２に記載のデバイス。
【請求項16】
前記第１および第２のトンネル障壁のうち抵抗が低い方の近傍の前記磁気基準層が、面内磁性材料から形成される、請求項１２に記載のデバイス。
【請求項17】
前記第１および第２の磁気基準層の磁化状態が互いに逆平行である、請求項１２に記載のデバイス。
【請求項18】
前記第１および第２の磁気基準層の磁化状態が互いに平行である、請求項１２に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、シナプス重み素子（synaptic weight element）（例えば、クロスバー・アレイにおける）の分野に関する。より詳細には、本発明は、磁壁（magnetic domain wall）に基づく、不揮発性、線形、かつ双方向性のシナプス重み素子に関する。
【背景技術】
【0002】
深層学習ネットワーク、ニューラル・ネットワーク、または他の機械学習アルゴリズムは、積和関数（multiply-accumulate function）（行列乗算などに関連する）に依拠する。これは、入力信号に対して優先的に線形であるが必然的に双方向性で対称性のコンダクタンス応答を示す名目上同一のシナプス素子のクロスバー・アレイに最も効率的に実装することができる。
【0003】
先行技術で使用されているシナプス素子には、一般に、とりわけ、相変化材料（ＰＣＭ）、抵抗ランダム・アクセス・メモリ（ＲＲＡＭ）、および強誘電性ＲＡＭ（ＦｅＲＡＭ）が含まれる。Ｌｅｑｕｅｕｘらによる論文（“A Magnetic Synapse: Multilevel Spin-Torque Memristor with Perpendicular Anisotropy,” Scientific Reports, 6:31510,2016）に開示されているような別の先行技術の実施態様は、不揮発性ナノ抵抗器である「メモリスタ」を使用しており、ここで、そのようなナノ抵抗器の抵抗は、印加電流または電圧によって調整され、多数のレベルに設定され得る。
【0004】
本発明の実施形態は、先行技術システムおよび方法に対する改善である。
【発明の概要】
【0005】
１つの実施形態では、本発明は、シナプス重み素子のコンダクタンスを調節する方法を提供し、ここで、シナプス重み素子は、（ｉ）上部電気コンタクトと、（ｉｉ）上部電気コンタクトの直下にある第１の磁気基準層と、（ｉｉｉ）第１の磁気基準層の直下にある第１の絶縁トンネル障壁と、（ｉｖ）第１の絶縁トンネル障壁の直下にある磁気自由層と、（ｖ）磁気自由層の直下にある第２の絶縁トンネル障壁と、（ｖｉ）第２の絶縁トンネル障壁の直下にある第２の磁気基準層と、（ｖｉｉ）第２の磁気基準層の直下にある下部電気コンタクトとを含み、第１および第２の絶縁トンネル障壁は、異なる電気抵抗を有する。１つの態様では、（ａ）シナプス重み素子のコンダクタンスを増加させる場合、上部電気コンタクトと下部電気コンタクトとの間に第１のバイアス電圧Ｖを印加するステップであり、その結果、第１のバイアス電圧Ｖは、第１の絶縁トンネル障壁の両端に第１の電圧Ｖ１を誘起し、第２の絶縁トンネル障壁の両端に第２の電圧Ｖ２を誘起し、ここで、Ｖ＝Ｖ１＋Ｖ２かつＶ１≠Ｖ２であり、第１のバイアス電圧Ｖは、磁気自由層における第１の方向に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行い、第１の方向に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行うと、シナプス重み素子のコンダクタンスが増加する、第１のバイアス電圧Ｖを印加するステップと、（ｂ）シナプス重み素子のコンダクタンスを減少させる場合、上部電気コンタクトと下部電気コンタクトとの間に第２のバイアス電圧Ｖ’を印加するステップであり、第２のバイアス電圧Ｖ’は、第１のバイアス電圧Ｖと極性が反対であり、第２のバイアス電圧Ｖ’は、第１の絶縁トンネル障壁の両端に第３の電圧Ｖ３を誘起し、第２の絶縁トンネル障壁の両端に第４の電圧Ｖ４を誘起し、ここで、Ｖ’＝Ｖ３＋Ｖ４かつＶ３≠Ｖ４であり、第２のバイアス電圧Ｖ’は、磁気自由層における第１の方向と反対の第２の方向に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行い、第２の方向に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行うと、シナプス重み素子のコンダクタンスが減少する、第２のバイアス電圧Ｖ’を印加するステップとを含む方法がある。
【0006】
本発明の別の態様では、シナプス重み素子のコンダクタンスを調節する方法があり、ここで、シナプス重み素子は、（ｉ）上部電気コンタクトと、（ｉｉ）上部電気コンタクトの直下にある第１の磁気基準層と、（ｉｉｉ）第１の磁気基準層の直下にある第１の絶縁トンネル障壁と、（ｉｖ）第１の絶縁トンネル障壁の直下にある磁気自由層と、（ｖ）磁気自由層の直下にある第２の絶縁トンネル障壁と、（ｖｉ）第２の絶縁トンネル障壁の直下にある第２の磁気基準層と、（ｖｉｉ）第２の磁気基準層の直下にある下部電気コンタクトとを含み、第１および第２の絶縁トンネル障壁は、異なる電気抵抗を有するものである。この方法は、（ａ）シナプス重み素子のコンダクタンスを減少させる場合、上部電気コンタクトと下部電気コンタクトとの間に第１のバイアス電圧Ｖを印加するステップであり、その結果、電圧Ｖが、上部電気コンタクトから下部電気コンタクトに進む第１の電流Ｉ１を誘起し、第１のバイアス電圧Ｖが、磁気自由層における第１の方向に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行い、第１の方向に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行うと、シナプス重み素子のコンダクタンスが減少する、第１のバイアス電圧Ｖを印加するステップと、（ｂ）シナプス重み素子のコンダクタンスを増加させようとする場合、上部電気コンタクトと下部電気コンタクトとの間に第２のバイアス電圧Ｖ’を印加するステップであり、第２のバイアス電圧Ｖ’が、第１のバイアス電圧Ｖと極性が反対であり、第２のバイアス電圧Ｖ’が、下部電気コンタクトから上部電気コンタクトに進む第２の電流Ｉ２を誘起し、ここで、第２のバイアス電圧Ｖ’が、磁気自由層における第１の方向と反対の第２の方向に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行い、第２の方向に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行うと、シナプス重み素子のコンダクタンスが増加する、第２のバイアス電圧Ｖ’を印加するステップとを含む。
【0007】
１つの実施形態では、本発明は、（ｉ）第１の磁性層（magnetic layer）と、（ｉｉ）第１の磁性層の下にある第１のトンネル障壁と、（ｉｉｉ）トンネル障壁の下にある第２の磁性層と、（ｉｖ）第２の磁気自由層の下にある第２のトンネル障壁であり、第１および第２のトンネル障壁が、異なる電気抵抗のものである、第２のトンネル障壁と、（ｖ）第２のトンネル障壁の下にある第３の磁性層とを含むデバイスであって、第１の磁性層、第１のトンネル障壁、第２の磁性層、第２のトンネル障壁、および第３の磁性層が互いに近接しており、それによって、層のスタックを形成し、その結果、電流がスタックを通過すると、電流は、第２の磁性層に少なくとも１つの磁壁を生成し、または移動させ、あるいはその両方を行う、デバイスを提供する。
【0008】
別の実施形態では、本発明は、（ｉ）第１の磁性層と、（ｉｉ）第１の磁性層の下にある第１のトンネル障壁と、（ｉｉｉ）トンネル障壁の下にある第２の磁性層と、（ｉｖ）第２の磁気自由層の下にある第２のトンネル障壁であり、第１および第２のトンネル障壁が、異なる電気抵抗のものである、第２のトンネル障壁と、（ｖ）第２のトンネル障壁の下にある第３の磁性層とを含むデバイスであって、第１の磁性層、第１のトンネル障壁、第２の磁性層、第２のトンネル障壁、および第３の磁性層が互いに近接しており、それによって、層のスタックを形成し、その結果、トンネル電流が、第１の磁性層、第１のトンネル障壁、第２の磁性層、第２のトンネル障壁、および第３の磁性層を順に通過すると、トンネル電流は、第２の磁性層における１つの磁壁または複数のドメイン壁（domain wall）を生成し、または移動させ、あるいはその両方を行う、デバイスを提供する。
【0009】
本開示は、１つまたは複数の様々な例に従って、以下の図を参照して詳細に説明される。図面は、例証の目的のためにのみ提供され、単に本開示の例を示す。これらの図面は、読者が本開示を理解するのを容易にするために提供されており、本開示の広さ、範囲、または適用可能性を限定するものと見なされるべきではない。例示を明確および容易にするために、これらの図面は必ずしも縮尺通りに作成されていないことに留意されたい。
【図面の簡単な説明】
【0010】
【図1】（Ａ）および（Ｂ）は、それぞれ、本発明のＭＤＴＪ（磁気二重トンネル接合）の磁気自由層の断面概略図および上面図である。
【図2A】平行なトップ基準層およびボトム基準層（parallel top and bottom reference layers）を有するＭＤＴＪの書込み動作中の１つの実施形態を示す図である。
【図2B】平行なトップ基準層およびボトム基準層を有するＭＤＴＪの読出し動作中の１つの実施形態を示す図である。
【図3】（Ａ）～（Ｄ）は、平行なトップ基準層およびボトム基準層を有する本発明のＭＤＴＪの１つの実施形態の双方向性／対称性動作を示す図であり、ここで、より薄いトンネル接合からのスピン・トランスファ・トルク（spin transfer torque）が、磁気ＤＷ（ドメイン壁）運動の方向を決定する。
【図4】（Ａ）および（Ｂ）は、それぞれ、本発明のＭＤＴＪの磁気自由層の断面概略図および上面図である。
【図5A】逆平行のトップ基準層およびボトム基準層を有するＭＤＴＪの書込み動作中の１つの実施形態を示す図である。
【図5B】逆平行のトップ基準層およびボトム基準層を有するＭＤＴＪの読出し動作中の１つの実施形態を示す図である。
【図6】（Ａ）～（Ｄ）は、逆平行のトップ基準層およびボトム基準層を有する本発明のＭＤＴＪの１つの実施形態の双方向性／対称性動作を示す図であり、ここで、両方のトンネル障壁からのスピン・トランスファ・トルクが、同期して作用し、磁気ＤＷ運動の方向を決定する。
【図7】例えばニューロモルフィック計算（neuromorphic computing）で使用され得るクロスバー・アレイの一般的な一例を示す図である。
【図8A】本発明の教示によるリング状シナプスＭＤＴＪデバイスのアレイを有するクロスバー・アレイの非限定の一例を示す図である。
【図8B】デバイスは閉じたリング状構造とすることができることを示す図である。
【図8C】デバイスは開いたリング状構造とすることができることを示す図である。
【図9A】本発明の教示による正方形シナプスＭＤＴＪデバイスのアレイを有するクロスバー・アレイの別の非限定の例を示す図である。
【図9B】正方形デバイスは閉じた正方形構造とすることができることを示す図である。
【図9C】正方形デバイスは開いた正方形構造とすることができることを示す図である。
【図10A】閉じたリング状ＭＤＴＪデバイスの上面図である。
【図10B】開いたリング状ＭＤＴＪデバイスの上面図である。
【図10C】閉じた正方形ＭＤＴＪデバイスの上面図である。
【図10D】開いた正方形ＭＤＴＪデバイスの上面図である。
【図11A】シナプス重み素子に関連するコンダクタンスを調節するための本発明の方法の非限定の例を示す図である。
【図11B】シナプス重み素子に関連するコンダクタンスを調節するための本発明の方法の非限定の例を示す図である。
【発明を実施するための形態】
【0011】
本発明が、好ましい実施形態および態様で図示および説明されるが、本発明は、多くの異なる構成で生成することができる。本開示は、本発明の原理およびその構造に対する関連する機能仕様の一例示と見なされるべきであり、本発明を限定するものではないという了解の下で、本発明の好ましい実施形態および態様が、図面で示され、本明細書で詳細に説明されることになる。当業者は、本発明の範囲内で多くの他のあり得る変更に想到するであろう。
【0012】
本明細書において、「１つの実施形態」または「一実施形態」への言及は、言及されている特徴が本発明の少なくとも１つの実施形態に含まれていることを意味することに留意されたい。さらに、本明細書における「１つの実施形態」への別途の言及は、必ずしも同じ実施形態を指していないが、しかしながら、そのような実施形態は、排他的であると述べられていない限りおよび当業者には容易に明らかである場合を除いて、互いに排他的ではない。したがって、本発明は、明細書に記載された実施形態の任意の様々な組合せまたは統合あるいはその両方を含むことができる。
【0013】
本発明は、磁気二重トンネル接合（Magnetic Double Tunnel Junction、 ＭＤＴＪ）の自由層に磁壁すなわちＤＷを有するために、ＭＤＴＪ（好ましい一実施形態では、大きいアスペクト比を有する、すなわちＭＤＴＪの長さＬ≫ＭＤＴＪの幅ｗである）を提供し、ここで、自由層を横切るＤＷの生成または移動あるいはその両方の制御は、ＭＤＴＪを横切る電圧パルスの極性、大きさ、および持続時間に応じて達成される。ＤＷの運動および相対位置により、ＭＤＴＪのコンダクタンス（ＭＤＴＪの両端で測定される）は、対称で線形に変化する。バイアス電圧の極性を逆にすることによって、ＤＷ運動の方向を逆にすることができ、それによって、入力パルスに対して双方向性で対称性の応答が可能になる。
【0014】
図１（Ａ）、（Ｂ）は、それぞれ、１つの実施形態のＭＤＴＪの断面概略図および上面図を示す。ＭＤＴＪの磁気自由層は、固定した磁化を有する２つの磁気基準層によって挟まれる。磁気ＤＷは、磁気自由層において左端から距離ｄのところに示されている。図１（Ａ）に示されたＭＤＴＪの断面図は、（ｉ）上部電気コンタクト１０２と、（ｉｉ）上部電気コンタクト１０２の直下にある第１の磁気基準層１０４と、（ｉｉｉ）第１の磁気基準層１０４の直下にある第１の絶縁トンネル障壁１０６と、（ｉｖ）第１の絶縁トンネル障壁１０６の直下にある磁気自由層１０８と、（ｖ）磁気自由層１０８の直下にある第２の絶縁トンネル障壁１１０と、（ｖｉ）第２の絶縁トンネル障壁１１０の直下にある第２の磁気基準層１１２と、（ｖｉｉ）第２の磁気基準層の直下にある下部電気コンタクトとを含む。
【0015】
非限定の一例として、磁気基準層１０４は、（下から上に、ここで、様々な元素に対する数字は、オングストローム単位でそれらのそれぞれの厚さを示し、「ｘ」の直前の数字は、｛｝内に示されている対応する二層の繰返しを意味する）：
６ｘ｛６Ｃｏ／６Ｐｔ｝｜６Ｃｏ｜９Ｒｕ｜６Ｃｏ｜５ｘ｛６Ｐｔ｜６Ｃｏ｝｜｛２Ｔａ，２Ｍｏ，または２Ｗ｝｜１２Ｃｏ２０Ｆｅ６０Ｂ２０
などの合成反強磁性多層から形成されてもよい。
同様に、１１２は、（下から上に、ここで、様々な元素に対する数字は、オングストローム単位でそれらのそれぞれの厚さを示し、「ｘ」の直前の数字は、｛｝内に示されている対応する二層の繰返しを意味する）：
１２Ｃｏ２０Ｆｅ６０Ｂ２０｜｛２．５Ｔａ，２．５Ｍｏ，または２．５Ｗ｝｜４ｘ｛６Ｃｏ／６Ｐｔ｝｜６Ｃｏ｜９Ｒｕ｜６Ｃｏ｜６ｘ｛６Ｐｔ｜６Ｃｏ｝
などの合成反強磁性多層から形成されてもよい。
磁気自由層１０８は、
９Ｃｏ２０Ｆｅ６０Ｂ２０｜｛２Ｔａ，２Ｍｏ，または２Ｗ｝｜８Ｃｏ２０Ｆｅ６０Ｂ２０｜
から形成されてもよい。
６ｘ｛６Ｃｏ／６Ｐｔ｝｜６Ｃｏ｜９Ｒｕ｜６Ｃｏ｜５ｘ｛６Ｐｔ｜６Ｃｏ｝｜｛２Ｔａ，２Ｍｏ，または２Ｗ｝｜１２Ｃｏ２０Ｆｅ６０Ｂ２０
などの合成反強磁性多層から形成されてもよい。
同様に、１１２は、（下から上に、ここで、様々な元素に対する数字は、オングストローム単位でそれらのそれぞれの厚さを示し、「ｘ」の直前の数字は、｛｝内に示されている対応する二層の繰返しを意味する）：
１２Ｃｏ２０Ｆｅ６０Ｂ２０｜｛２．５Ｔａ，２．５Ｍｏ，または２．５Ｗ｝｜４ｘ｛６Ｃｏ／６Ｐｔ｝｜６Ｃｏ｜９Ｒｕ｜６Ｃｏ｜６ｘ｛６Ｐｔ｜６Ｃｏ｝
などの合成反強磁性多層から形成されてもよい。
磁気自由層１０８は、
９Ｃｏ２０Ｆｅ６０Ｂ２０｜｛２Ｔａ，２Ｍｏ，または２Ｗ｝｜８Ｃｏ２０Ｆｅ６０Ｂ２０｜
から形成されてもよい。
【0016】
より薄い絶縁トンネル障壁１０６およびより厚い絶縁トンネル障壁１１０は、それぞれ、１１オングストロームのＭｇＯおよび１４オングストロームのＭｇＯから形成されてもよい。
【0017】
上記の膜スタックは、例示的で非限定の例であることに留意されたい。合成反強磁性交換なしに基準層を得ることもできる。
【0018】
２つのトンネル障壁は、図示のように、異なる厚さｔ１およびｔ２を有し、その結果、ＭＤＴＪを横切って流れる電流に対して、２つのトンネル障壁の両端の電圧ｖ１およびｖ２はそれぞれ異なる。２つの基準層が互いに平行である構成（図１（Ａ）および（Ｂ）におけるような）では、これは、２つのトンネル障壁を横切るスピン・トランスファ・トルクが異なる大きさになることを保証し、その結果、残りのスピン・トランスファ・トルク（remnant spin transfer torque）により、１つの磁気ＤＷまたは複数のＤＷが、磁気自由層に沿って生成され、または移動され、あるいはその両方がなされる。
【0019】
２つの基準層が互いに逆平行である構成（図４（Ａ）および（Ｂ））では、図示のように異なる厚さｔ１およびｔ２をもつ２つのトンネル障壁の選択は、２つのトンネル障壁を横切るスピン・トランスファ・トルクが調和して作用して、１つの磁気ＤＷまたは複数のＤＷが、磁気自由層に沿って生成され、または移動され、あるいはその両方がなされることを保証する。
【0020】
上記のように、好ましい一実施形態では、本発明のＭＤＴＪデバイスは、大きいアスペクト比を有し、ここで、ＭＤＴＪの長さＬ≫ＭＤＴＪの幅ｗである。１つの非限定の例では、単に例示の目的のために、Ｌは１００ｎｍとすることができ、ｗは１０ｎｍとすることができる。別の非限定の例では、単に例示の目的のために、Ｌは６６．６７ｎｍとすることができ、ｗは１５ｎｍとすることができる。例示的で非限定の両方の例では、Ｌおよびｗは、両方の場合の断面積、すなわち、Ｌ×ｗが、同様である、すなわち１０３ｎｍ２であるように選ばれていることに留意されたい。
【0021】
図２Ａ～図２Ｂは、それぞれ、書込みおよび読出し動作中のＭＤＴＪを示す。ＤＷは、ＭＤＴＪを横切るナノ秒（ｎｓ）の長さの電圧パルスＶＭＤＴＪによって磁気自由層を横方向に移動する。図２Ａに示された書込み動作中、より薄いトンネル障壁（すなわち、この非限定の例では、ｔ１）を横切るスピン・トランスファ・トルクが、磁気ＤＷ運動の方向を決定することになるが、その理由は、より低い電圧Ｖ１でのスピン・トランスファ・トルクは、より高い電圧Ｖ２のスピン・トランスファ・トルクよりも大きい大きさであり、したがって、より効果的であるからである。
【0022】
書込み動作中、大きいＶＭＤＴＪ（非限定の一例では、≒０．５Ｖ～１Ｖとすることができる）が、ＭＤＴＪに印加される。スピン・トランスファ・トルク効率はトンネル障壁の両端の電圧の増加とともに減少するので、ＤＷ運動は、より薄いトンネル障壁（この非限定の例では、ｔ１）の両端の電圧によってガイドされる。
【0023】
図２Ｂに示された読出し動作中、より厚いトンネル障壁（この非限定の例では、ｔ２）の抵抗は、より薄いトンネル障壁（この非限定の例では、ｔ１）の抵抗よりも高いことになるので、抵抗コントラスト、すなわち、トンネル磁気コンダクタンス（ＴＭＧ）［ＴＭＧ＝（ＧＰ－ＧＡＰ）／ＧＡＰ］またはトンネル磁気抵抗（ＴＭＲ）［ＴＭＲ＝（ＲＡＰ－ＲＰ）／ＲＰ］は、より厚いトンネル障壁から決定されることになる。図２Ｂに示された読出し動作中、より小さいＶＭＤＴＪ（非限定の一例では、≒０．１Ｖとすることができる）が、ＭＤＴＪの両端に印加される。したがって、読出し中、両方の接合にわたる電圧降下は小さく、さらに言うと、高いＴＭＲ（またはＴＭＧ）が両方の接合から観察される。
トンネル接合にわたるコンダクタンスは以下の式により与えられ、
Ｇ＝ＧＰ（１－ＴＭＧ＊ｄ／Ｌ）
ここで、ＧＰ（ＧＡＰ）は、ＭＤＴＪの平行（逆平行）コンダクタンスであり、トンネリング磁気コンダクタンスは、（ＴＭＧ）＝（ＧＰ－ＧＡＰ）／ＧＰである。上述の式は、ＤＭＴＪのコンダクタンスが、磁気ＤＷ位置ｄとともに線形に変化することを意味する。
トンネル接合にわたるコンダクタンスは以下の式により与えられ、
Ｇ＝ＧＰ（１－ＴＭＧ＊ｄ／Ｌ）
ここで、ＧＰ（ＧＡＰ）は、ＭＤＴＪの平行（逆平行）コンダクタンスであり、トンネリング磁気コンダクタンスは、（ＴＭＧ）＝（ＧＰ－ＧＡＰ）／ＧＰである。上述の式は、ＤＭＴＪのコンダクタンスが、磁気ＤＷ位置ｄとともに線形に変化することを意味する。
【0024】
読出し中、より厚いトンネル障壁（この非限定の例では、ｔ２）からのＴＭＧ（１／ＴＭＲ）が支配的である（図２Ｂを参照）ので、それゆえに、別の実施形態では、より薄いトンネル障壁に近接する基準層は、デバイスの長さＬに沿って配向されるか、またはＬおよびｔによって定義される表面に垂直に配向されるか、のいずれかである面内磁性材料から形成されることに是非留意されたい。書込み動作中、２つのトンネル障壁からのトルクの組合せが、磁気自由層の１つの磁壁または複数のドメイン壁の運動を決定することになる。
【0025】
図３（Ａ）～（Ｃ）は、本発明のＭＤＴＪの双方向性／対称性動作を示し、ここで、より薄いトンネル接合からのスピン・トランスファ・トルクが、磁気ＤＷ運動の方向を決定する。ＶＭＤＴＪ極性が、電子電流Ｉｅｌｅｃｔｒｏｎをボトム電極からトップ電極に向けて流させるようなものである場合、磁気ＤＷは、図３（Ａ）から図３（Ｂ）までの間のＤＷの移動によって示されるように右の方に移動することになる。これにより、図３（Ｄ）の矢印３０２で指し示されているグラフの部分によって示されるように、コンダクタンスは減少する（すなわち、抵抗は増加する）。電圧極性を逆にすると、磁気ＤＷは反対方向に（すなわち、左に）に移動する。ＶＭＤＴＪ極性を切り替えると、磁気ＤＷは反対方向に移動し、それによって、図３（Ｂ）から図３（Ｃ）まで間のＤＷの移動によって示されるように、双方向性で対称性の応答が示される。これにより、図３（Ｄ）の矢印３０４で指し示されるグラフの部分によって示されたように、コンダクタンスは増加する（すなわち、抵抗は減少する）。
【0026】
以下の表１は、図３（Ａ）～（Ｄ）に示された例に対する電子電流極性、ＤＷ運動方向、および導電率（すなわち、導電率の増減）の間の関係を略述する。本発明において、磁気自由層（図１（Ａ））の磁壁は、２つの極性、すなわち、アップダウン（↑↓）またはダウンアップ（↓↑）を有することができる。具体的には、図１（Ａ）に示されるような磁気自由層は、ダウンアップ（↓↑）ドメイン壁を含む。所与の電流極性に対して、反対の極性をもつドメイン壁は反対方向に移動することになり、それは、導電率の同じ変化をもたらす、すなわち、コンダクタンスの変化は、どの極性のドメイン壁が、生成され、または移動され、あるいはその両方がなされるかに関係なく、電流の極性によって決定されることに留意されたい。
【0027】
【表1】
【0028】
図１（Ａ）は、互いに平行な磁気基準層１０４および１１２を示しているが、他の実施形態も予想される。例えば、図４（Ａ）および図５Ａ～図５Ｂは、別の実施形態を示しており、ここで、磁気基準層５０２および５０４は、互いに逆平行になるように図られている。この実施形態では、磁気自由層の１つの磁壁または複数のドメイン壁は、調和して作用する両方のトンネル障壁からの２つのトルクによって生成され、または移動され、あるいはその両方がなされる。読出し動作中、ＴＭＧ（またはＴＭＲ）は、依然として、より厚いトンネル障壁によって支配される。
【0029】
図５Ａ～図５Ｂは、それぞれ、書込みおよび読出し動作中のＭＤＴＪを示し、ここで、磁気基準層は互いに逆平行である。１つのＤＷまたは複数のＤＷは、ＭＤＴＪの両端でのナノ秒の長さの電圧パルス（ＶＭＤＴＪ）によって自由層において生成され、または横方向に移動され、あるいはその両方がなされる。書込み中（図５Ａ）、大きいＶＭＤＴＪ（≒０．５～１Ｖ）が印加され、ＤＷ運動は、両方のトンネル障壁からのスピン・トランスファ・トルク（ＳＴＴ）によってガイドされる。読出し中（図５Ｂ）、より小さいＶＭＤＴＪ（≒０．１Ｖ）が印加され、ＴＭＧ（またはＴＭＲ）はより厚いトンネル障壁によって支配される。
【0030】
図６（Ａ）～（Ｄ）は、本発明のＭＤＴＪの双方向性／対称性動作を示し、ここで、両方のトンネル障壁からのスピン・トランスファ・トルクが、同期して作用して、磁気ＤＷ運動の方向を決定する。以下の表２は、図６（Ａ）～（Ｄ）に示された例に対する電子電流極性、ＤＷ運動方向、および導電率（すなわち、導電率の増減）の間の関係を略述する。本発明において、磁気自由層（図４（Ａ））の磁壁は、２つの極性、すなわち、アップダウン（↑↓）またはダウンアップ（↓↑）を有することができる。具体的には、図４（Ａ）に示されるような磁気自由層は、ダウンアップ（↓↑）ドメイン壁を含む。所与の電流極性に対して、反対の極性をもつドメイン壁は反対方向に移動することになり、それは、導電率の同じ変化をもたらす、すなわち、コンダクタンスの変化は、どの極性のドメイン壁が、生成されるか、または移動されるか、あるいはその両方がなされるかに関係なく、電流の極性によって決定されることに留意されたい。
【0031】
ＶＭＤＴＪ極性が、電子電流をトップ電極からボトム電極に向けて流させるようなものである場合、磁気ＤＷは、図６（Ａ）から図６（Ｂ）までの間のＤＷの移動によって示されるように左の方に移動することになる。これにより、図６（Ｄ）の矢印６０２で指し示されているグラフの部分によって示されるように、コンダクタンスは減少する（抵抗は増加する）。電圧極性を逆にすると、磁気ＤＷは反対方向に（すなわち、右に）に移動する。ＶＭＤＴＪ極性を切り替えると、磁気ＤＷは反対方向に移動し、それによって、図６（Ｂ）から図６（Ｃ）への間のＤＷの移動によって示されるように、双方向性で対称性の応答が示される。これにより、図６（Ｄ）の矢印６０４で指し示されるグラフの部分によって示されたように、コンダクタンスは増加する（抵抗は減少する）。
【0032】
【表2】
【0033】
図１１Ａは、シナプス重み素子に関連するコンダクタンスを調節するための本発明の方法の１つの非限定の例を示す。シナプス重み素子のコンダクタンスを増加させる場合、第１のバイアス電圧Ｖが、上部電気コンタクト（図１（Ａ）の層１０２）と下部電気コンタクト（図１（Ａ）の層１１４）との間に印加され、ここで、第１のバイアス電圧Ｖは、第１の絶縁トンネル障壁（図１（Ａ）の層１０６）の両端に第１の電圧Ｖ１を誘起し、第２の絶縁トンネル障壁（図１（Ａ）の層１１０）の両端に第２の電圧Ｖ２を誘起する。Ｖ＝Ｖ１＋Ｖ２およびＶ１≠Ｖ２であることに留意されたい。第１のバイアス電圧Ｖは、磁気自由層（図１（Ａ）の層１０８）における少なくとも１つの磁壁を第１の方向に生成し、または移動させ、あるいはその両方を行い、ここで、少なくとも１つの磁壁を第１の方向に生成し、または移動させ、あるいはその両方を行うと、シナプス重み素子のコンダクタンスは線形に増加する。
【0034】
図１１Ａにおいて、シナプス重み素子のコンダクタンスを減少させる場合、第２のバイアス電圧Ｖ’が、上部電気コンタクト（図１（Ａ）の層１０２）と下部電気コンタクト（図１（Ａ）の層１１４）との間に印加され、ここで、第２のバイアス電圧Ｖ’は、第１のバイアス電圧Ｖと極性が反対であり、第２のバイアス電圧Ｖは、第１の絶縁トンネル障壁（図１（Ａ）の層１０６）の両端に第３の電圧Ｖ３を誘起し、第２の絶縁トンネル障壁（図１（Ａ）の層１１０）の両端に第４の電圧Ｖ４を誘起する。上述のように、Ｖ’＝Ｖ３＋Ｖ４およびＶ３≠Ｖ４であることに留意されたい。第２のバイアス電圧Ｖ’は、磁気自由層（図１（Ａ）の層１０８）における少なくとも１つの磁壁を第１の方向と反対の第２の方向に生成し、または移動させ、あるいはその両方を行い、ここで、少なくとも１つの磁壁を第２の方向に生成し、または移動させ、あるいはその両方を行うと、シナプス重み素子のコンダクタンスは線形に減少する。
【0035】
図１１Ｂは、シナプス重み素子に関連するコンダクタンスを調節するための本発明の方法の１つの非限定の例を示す。シナプス重み素子のコンダクタンスを増加させる場合、第１のバイアス電圧Ｖが、上部電気コンタクト（図１（Ａ）の層１０２）と下部電気コンタクト（図１（Ａ）の層１１４）との間に印加され、ここで、第１のバイアス電圧Ｖが、上部電気コンタクト（図１（Ａ）の層１０２）から下部電気コンタクト（図１（Ａ）の層１１４）に進む第１の電流Ｉ１を誘起する。第１のバイアス電圧Ｖは、磁気自由層（図１（Ａ）の層１０８）における少なくとも１つの磁壁を第１の方向に生成し、または移動させ、あるいはその両方を行い、ここで、少なくとも１つの磁壁を第１の方向に生成し、または移動させ、あるいはその両方を行うと、シナプス重み素子のコンダクタンスは線形に増加する。
【0036】
図１１Ｂにおいて、シナプス重み素子のコンダクタンスを減少させる場合、第２のバイアス電圧Ｖ’が、上部電気コンタクト（図１（Ａ）の層１０２）と下部電気コンタクト（図１（Ａ）の層１１４）との間に印加され、ここで、第２のバイアス電圧Ｖ’は、第１のバイアス電圧Ｖと極性が反対であり、第２のバイアス電圧Ｖ’は、下部電気コンタクト（図１（Ａ）の層１１４）から上部電気コンタクト（図１（Ａ）の層１０２）に進む第２の電流Ｉ２を誘起する。第２のバイアス電圧Ｖ’は、磁気自由層（図１（Ａ）の層１０８）における少なくとも１つの磁壁を第１の方向と反対の第２の方向に生成し、または移動させ、あるいはその両方を行い、ここで、少なくとも１つの磁壁を第２の方向に生成し、または移動させ、あるいはその両方を行うと、シナプス重み素子のコンダクタンスは線形に減少する。
【0037】
図１１Ａと図１１Ｂの両方において、所望のシナプス重みに応じてコンダクタンスの値を減少させる（より高い値からより低い値に）または増加させる（より低い値からより高い値に）必要がある場合があるので、コンダクタンスを増加させるためのボックスとコンダクタンスを減少させるためのボックスとを結びつける両矢印が存在することに留意されたい。
【0038】
例示のデバイス・メトリック：本発明の教示に従って製造されたデバイスの非限定の一例が以下で提供される。与えられている特定の数字は、単に例として提供されている。
例示の要件（デバイス当たり）：
技術制約：
１． Ｖｗｒｉｔｅ≒１．０Ｖ（ｖ１＝０．１Ｖ，ｖ２＝０．９Ｖ）、およびＭａｘ（Ｉｗｒｉｔｅ）≒１０μＡ → ＲＰ≒１００ｋΩまたはＧＰ≒１０μＳ
２． Ｖｒｅａｄ≒０．１Ｖ（ｖ１＝０．０１Ｖ，ｖ２＝０．０９Ｖ）、およびＭａｘ（Ｉｒｅａｄ）≒０．２μＡ → ＲＰ≒５００ｋΩまたはＧＰ≒２μＳ
物理学制約（書込み動作中）：
１．ＤＷ運動のための最小電流密度、ｊｍｉｎ≒１０６Ａ／ｃｍ２
２．｛ｖ１／ｔ１，ｖ２／ｔ２｝＜１Ｖ／ｎｍ
→ 断面積（ＭＴＪ）：Ａｄｅｖｉｃｅ（ｗ×Ｌ）＝１０３ｎｍ２（例えば、ｗ＝１０ｎｍおよびＬ＝１００ｎｍ）
→ ＲＡ（ＭＴＪ）≒３００Ω－μｍ２；（トンネル障壁ｔ１≒１．１ｎｍおよびｔ２≒１．５ｎｍ厚さ）
→ ＴＭＲ≒２００％、 → ＧＰ／ＧＡＰ≒３
例示の要件（デバイス当たり）：
技術制約：
１． Ｖｗｒｉｔｅ≒１．０Ｖ（ｖ１＝０．１Ｖ，ｖ２＝０．９Ｖ）、およびＭａｘ（Ｉｗｒｉｔｅ）≒１０μＡ → ＲＰ≒１００ｋΩまたはＧＰ≒１０μＳ
２． Ｖｒｅａｄ≒０．１Ｖ（ｖ１＝０．０１Ｖ，ｖ２＝０．０９Ｖ）、およびＭａｘ（Ｉｒｅａｄ）≒０．２μＡ → ＲＰ≒５００ｋΩまたはＧＰ≒２μＳ
物理学制約（書込み動作中）：
１．ＤＷ運動のための最小電流密度、ｊｍｉｎ≒１０６Ａ／ｃｍ２
２．｛ｖ１／ｔ１，ｖ２／ｔ２｝＜１Ｖ／ｎｍ
→ 断面積（ＭＴＪ）：Ａｄｅｖｉｃｅ（ｗ×Ｌ）＝１０３ｎｍ２（例えば、ｗ＝１０ｎｍおよびＬ＝１００ｎｍ）
→ ＲＡ（ＭＴＪ）≒３００Ω－μｍ２；（トンネル障壁ｔ１≒１．１ｎｍおよびｔ２≒１．５ｎｍ厚さ）
→ ＴＭＲ≒２００％、 → ＧＰ／ＧＡＰ≒３
【0039】
以下に、デバイスの選ばれたＲＡに応じたシナプス・デバイスの抵抗範囲のいくつかの可能性がリストされている。
１００個の抵抗状態：６ｋΩのステップで３００ｋΩから９００ｋΩ、または
１００個の抵抗状態：４ｋΩのステップで２００ｋΩから６００ｋΩ、または
１００個の抵抗状態：２ｋΩのステップで１００ｋΩから３００ｋΩ
ｗ＝１０ｎｍ、Ｌ＝１００ｎｍでは、
１～２ｎｍ解像度でＤＷ運動を制御 → １００～５０個の別個の線形性で双方向性のステップ
閾値電流近くでのＤＷ速度≒１０ｎｍ／ｎｓ → パルス長≒０．１～０．５ｎｓ＝２～１０ＧＨｚ
書込みごとのエネルギー（＠１ＧＨｚ）：１０ｆＪ；デバイス当たりの電力：１０μＷ
１００個の抵抗状態：６ｋΩのステップで３００ｋΩから９００ｋΩ、または
１００個の抵抗状態：４ｋΩのステップで２００ｋΩから６００ｋΩ、または
１００個の抵抗状態：２ｋΩのステップで１００ｋΩから３００ｋΩ
ｗ＝１０ｎｍ、Ｌ＝１００ｎｍでは、
１～２ｎｍ解像度でＤＷ運動を制御 → １００～５０個の別個の線形性で双方向性のステップ
閾値電流近くでのＤＷ速度≒１０ｎｍ／ｎｓ → パルス長≒０．１～０．５ｎｓ＝２～１０ＧＨｚ
書込みごとのエネルギー（＠１ＧＨｚ）：１０ｆＪ；デバイス当たりの電力：１０μＷ
【0040】
１つの実施形態では、ＭＤＴＪデバイスは、２Ｄクロスバー・アレイの一部であり、ここで、本発明のＭＤＴＪデバイスは、様々な形状のものとすることができる。図７は、例えばニューロモルフィック計算で使用することができるクロスバー・アレイの一般的な一例を示す。
【0041】
図８Ａ～図８Ｃは、本発明の教示によるリング状シナプスＭＤＴＪデバイスのアレイを有するクロスバー・アレイの非限定の例を示し、ここで、デバイスは、閉じたリング状構造（図８Ｂに示されるような）または開いたリング状構造（図８Ｃに示されるような）とすることができる。開いたデバイス（図８Ｃを参照）は、任意の数の磁気ＤＷ（すなわち、奇数または偶数の磁気ＤＷ）を有することができ、一方、閉じたデバイス（図８Ｂを参照）、例えば、リング状デバイスは、偶数の磁気ＤＷを有することになる。
【0042】
【0043】
例えば、図９Ａ～図９Ｃは、本発明の教示による正方形シナプスＭＤＴＪデバイスのアレイを有するクロスバー・アレイの別の非限定の一例を示し、ここで、正方形デバイスは、閉じた正方形構造（図９Ｂに示されるような）または開いた正方形構造（図９Ｃに示されるような）とすることができる。
【0044】
【0045】
本発明のＭＤＴＪデバイス手法は、次世代ニューロモルフィック・デバイスに不可欠な２端子シナプス・デバイスのすべての重要な属性を満たしており、超高速度ＧＨｚ動作と、デバイス当たり部分書込みごとに１０ｆＪエネルギーおよびデバイス動作当たり読出しごとに０．１ｆＪとを有する対称で連続的で線形の重み更新を提供する。
【0046】
結論
磁壁ベースの不揮発性で線形で対称性で双方向性のシナプス重み素子の効果的な実現のためのシステムおよび方法が、上述の態様および実施形態で示された。様々な好ましい実施形態が図示および記載されているが、そのような開示によって本発明を限定する意図はなく、むしろ、添付の特許請求の範囲に定義されるような本発明の思想および範囲内にあるすべての変形形態を含むように意図されることを理解されるであろう。
磁壁ベースの不揮発性で線形で対称性で双方向性のシナプス重み素子の効果的な実現のためのシステムおよび方法が、上述の態様および実施形態で示された。様々な好ましい実施形態が図示および記載されているが、そのような開示によって本発明を限定する意図はなく、むしろ、添付の特許請求の範囲に定義されるような本発明の思想および範囲内にあるすべての変形形態を含むように意図されることを理解されるであろう。
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図10D】
【図11A】
【図11B】
