特許 7488045 積層セラミック電子部品及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-13

(45)【発行日】2024-05-21

(54)【発明の名称】積層セラミック電子部品及びその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240514BHJP

【ＦＩ】

H01G4/30 201N

H01G4/30 512

H01G4/30 517

H01G4/30 311F

H01G4/30 311A

H01G4/30 311Z

【請求項の数】 10

(21)【出願番号】P 2019213979

(22)【出願日】2019-11-27

(65)【公開番号】P2021086893

(43)【公開日】2021-06-03

【審査請求日】2022-11-02

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】加藤 洋一

【審査官】多田 幸司

(56)【参考文献】

【文献】特開２０１４－２２０４７８（ＪＰ，Ａ）

【文献】特開２０１３－１８７２３９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３０

(57)【特許請求の範囲】

【請求項1】

第１軸方向に積層された複数のセラミック層と、前記複数のセラミック層の間に位置する複数の内部電極と、前記複数の内部電極の前記第１軸と直交する第２軸方向の端部が位置する第１及び第２側面と、を有する積層体と、
前記第１及び第２側面を覆う第１及び第２サイドマージン部と、
を具備し、
前記第１及び第２サイドマージン部を前記第１軸方向に沿って二等分する平面に沿って第１及び第２領域に分けたときに、前記第１サイドマージン部では前記第１領域において前記第２領域よりも平均厚みが大きく、前記第２サイドマージン部では前記第２領域において前記第１領域よりも平均厚みが大きく、
前記第１及び第２サイドマージン部の密度は、前記積層体の密度よりも低い、
積層セラミック電子部品。

【請求項2】

請求項１に記載の積層セラミック電子部品であって、
前記第１及び第２サイドマージン部は、前記第２軸と直交する平面に沿って延びる外面を有する
積層セラミック電子部品。

【請求項3】

請求項１又は２に記載の積層セラミック電子部品であって、
前記第１サイドマージン部の前記第１領域の平均厚みが、前記第２サイドマージン部の前記第１領域の平均厚みよりも大きく、
前記第２サイドマージン部の前記第２領域の平均厚みが、前記第１サイドマージン部の前記第２領域の平均厚みよりも大きい
積層セラミック電子部品。

【請求項4】

請求項１から３のいずれか１項に記載の積層セラミック電子部品であって、
前記第１サイドマージン部の前記第１領域の平均厚みが、前記第２サイドマージン部の前記第２領域の平均厚みと同等であり、
前記第１サイドマージン部の前記第２領域の平均厚みが、前記第２サイドマージン部の前記第１領域の平均厚みと同等である
積層セラミック電子部品。

【請求項5】

請求項１から４のいずれか１項に記載の積層セラミック電子部品であって、
前記積層体の前記第１及び第２側面は傾斜面である
積層セラミック電子部品。

【請求項6】

請求項１から５のいずれか１項に記載の積層セラミック電子部品であって、
前記積層体と第１及び第２サイドマージン部とを備えるセラミック素体は、直方体状の形状を備えた
積層セラミック電子部品。

【請求項7】

第１軸方向に積層された複数のセラミックシートと、前記複数のセラミックシートの間に位置する複数の内部電極と、を有する積層シートを作製し、
前記積層シートを切断して個片化することで、前記複数の内部電極の前記第１軸と直交する第２軸方向の端部が露出する切断面であり、前記第２軸と直交する平面に対して共通の向きに傾斜した第１及び第２側面を有する積層体を作製し、
前記第１及び第２側面に、前記第２軸と直交する平面に沿って延びる外面を有する第１及び第２サイドマージン部を形成する
積層セラミック電子部品の製造方法。

【請求項8】

請求項７に記載の積層セラミック電子部品の製造方法であって、
前記積層シートを、前記第２軸方向に振動させた押し切り刃によって切断する
積層セラミック電子部品の製造方法。

【請求項9】

請求項７又は８に記載の積層セラミック電子部品の製造方法であって、
前記第１及び第２サイドマージン部の形成にサイドマージンシートを用い、
前記サイドマージンシートを、第１及び第２側面の形状に沿って変形させながら、前記第１及び第２側面に貼り付ける
積層セラミック電子部品の製造方法。

【請求項10】

請求項９に記載の積層セラミック電子部品の製造方法であって、
前記サイドマージンシートを、前記第２軸と直交する平面に沿って延びる高剛性の押圧面で押圧する
積層セラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、サイドマージン部が後付けされる積層セラミック電子部品に関する。

【背景技術】

【0002】

積層セラミックコンデンサの製造過程においてサイドマージン部を後付けする技術が知られている（例えば、特許文献１参照）。この技術は、薄いサイドマージン部によっても内部電極が露出した積層体の側面を確実に保護することができるため、積層セラミックコンデンサの小型化及び大容量化に有利である。

【0003】

一例として、特許文献１に記載の積層セラミックコンデンサの製造方法では、内部電極が印刷されたセラミックシートを積層した積層シートを切断し、内部電極が露出した切断面を側面とする複数の積層体を作製する。そして、積層体の側面でセラミックシートを打ち抜くことにより、積層体の側面にサイドマージン部を形成する。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１２－２０９５３９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、上記のようなサイドマージン部を後付けする技術では、焼成時に積層体とサイドマージン部とが異なる収縮挙動を示し、つまり低密度のサイドマージン部が高密度の積層体よりも大きく収縮しようとする。これにより、積層体の内部に応力が加わることで、積層セラミックコンデンサの性能が低下することがある。

【0006】

以上のような事情に鑑み、本発明の目的は、焼成時に加わる応力による性能低下を抑制可能な積層セラミック電子部品を提供することにある。

【課題を解決するための手段】

【0007】

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、積層体と、サイドマージン部と、を具備する。
上記積層体は、第１軸方向に積層された複数のセラミック層と、上記複数のセラミック層の間に位置する複数の内部電極と、上記複数の内部電極の上記第１軸と直交する第２軸方向の端部が位置する第１及び第２側面と、を有する。
上記サイドマージン部は、上記第１及び第２側面を覆う。
上記第１及び第２サイドマージン部を上記第１軸方向に垂直な平面に沿って二等分して第１及び第２領域に分けたときに、上記第１サイドマージン部では上記第１領域において上記第２領域よりも平均厚みが大きく、上記第２サイドマージン部では上記第２領域において上記第１領域よりも平均厚み大きい。

【0008】

積層セラミック電子部品の製造過程における焼成時には、積層体の第１及び第２側面に第１及び第２サイドマージン部の収縮による力が加わることで、積層体の内部に引張応力が加わる。これにより、積層体では、内部に加わる引張応力の方向に沿って第１及び第２内部電極を構成する結晶が粒成長しやすくなる。積層体では、第１及び第２内部電極の粒成長が厚み方向（第１軸方向）に進行しすぎると、第１及び第２内部電極が面内方向に不連続になりやすくなる。
これに対し、上記の構成の積層体の第１側面には、第１サイドマージン部が厚い第１領域において第２領域よりも大きい力が加わる。この一方で、積層体の第２側面には、第２サイドマージン部が厚い第２領域において第１領域よりも大きい力が加わる。これにより、焼成時の積層体では、内部に加わる引張応力の方向が第１軸方向に対して傾いた方向となるため、第１及び第２内部電極の厚み方向への粒成長が抑制される。このため、この構成の積層セラミック電子部品では、第１及び第２内部電極の面内方向の連続性を確保することができる。

【0009】

上記第１及び第２サイドマージン部は、上記第２軸と直交する平面に沿って延びる外面を有してもよい。
この構成では、セラミック素体を直方体状の一般的な形状に維持したまま、上記のような厚み分布を有する第１及び第２サイドマージン部の構成を実現することができる。

【0010】

上記第１サイドマージン部の上記第１領域の平均厚みが上記第２サイドマージン部の上記第１領域の平均厚みよりも大きく、上記第２サイドマージン部の上記第２領域の平均厚みが上記第１サイドマージン部の上記第２領域の平均厚みよりも大きくてもよい。
上記第１サイドマージン部の上記第１領域の平均厚みが上記第２サイドマージン部の上記第２領域の平均厚みと同等であり、上記第１サイドマージン部の上記第２領域の平均厚みが上記第２サイドマージン部の上記第１領域の平均厚みと同等であってもよい。

【0011】

本発明の一形態に係る積層セラミック電子部品の製造方法では、第１軸方向に積層された複数のセラミックシートと、上記複数のセラミック層の間に位置する複数の内部電極と、を有する積層シートが作製される
上記積層シートを切断して個片化することで、上記複数の内部電極の上記第１軸と直交する第２軸方向の端部が露出する切断面であり、上記第２軸と直交する平面に対して共通の向きに傾斜した第１及び第２側面を有する積層体が作製される。
上記第１及び第２側面に、上記第２軸と直交する平面に沿って延びる外面を有する第１及び第２サイドマージン部が形成される。

【0012】

上記積層シートを、上記第２方向に振動させた押し切り刃によって切断してもよい。
上記第１及び第２サイドマージン部の形成にサイドマージンシートを用いてもよい。この場合、上記サイドマージンシートを、第１及び第２側面の形状に沿って変形させながら、上記第１及び第２側面に貼り付けてもよい。また、上記サイドマージンシートを、上記第２軸と直交する平面に沿って延びる高剛性の押圧面で押圧してもよい。

【発明の効果】

【0013】

以上述べたように、本発明によれば、焼成時に加わる応力による性能低下を抑制可能な積層セラミック電子部品を提供することができる。

【図面の簡単な説明】

【0014】

【図1】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。

【図2】上記積層セラミックコンデンサの図１のＡ－Ａ'線に沿った断面図である。

【図3】上記積層セラミックコンデンサの図１のＢ－Ｂ'線に沿った断面図である。

【図4】上記積層セラミックコンデンサの製造方法を示すフローチャートである。

【図5】上記製造方法のセラミックシート準備工程で準備されるセラミックシートの平面図である。

【図6】上記製造方法の積層工程を示す斜視図である。

【図7】上記製造方法の切断工程を示す平面図である。

【図8】上記製造方法の切断工程を示す部分断面図である。

【図9】上記製造方法のサイドマージン部形成工程で得られる未焼成のセラミック素体の斜視図である。

【図10】上記製造方法の焼成工程の比較例を示す断面図である。

【図11】上記製造方法の焼成工程を示す断面図である。

【発明を実施するための形態】

【0015】

以下、図面を参照しながら、本発明の一実施形態に係る積層セラミックコンデンサ１０について説明する。なお、図１～１１には、適宜、相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は、積層セラミックコンデンサ１０に対して固定された固定座標系を規定する。

【0016】

［積層セラミックコンデンサ１０の構成］
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。

【0017】

積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を備える。セラミック素体１１は、Ｘ軸と直交する第１及び第２端面と、Ｙ軸と直交する第１及び第２側面ｓ１，ｓ２と、Ｚ軸と直交する第１及び第２主面と、を有する直方体状に形成されている。

【0018】

セラミック素体１１の端面、側面ｓ１，ｓ２、及び主面はいずれも、平坦面として構成される。本実施形態に係る平坦面とは、全体的に見たときに平坦と認識される面であれば厳密に平面でなくてもよく、例えば、表面の微小な凹凸形状や、所定の範囲に存在する緩やかな湾曲形状などを有する面も含まれる。

【0019】

各外部電極１４，１５は、セラミック素体１１の両端面を覆い、セラミック素体１１を挟んでＸ軸方向に対向している。外部電極１４，１５は、セラミック素体１１の各端面から主面及び側面ｓ１，ｓ２に延出している。これにより、外部電極１４，１５では、Ｘ－Ｚ平面に平行な断面、及びＸ－Ｙ平面に平行な断面がいずれもＵ字状となっている。

【0020】

なお、外部電極１４，１５の形状は、図１に示すものに限定されない。例えば、外部電極１４，１５は、セラミック素体１１の両端面から一方の主面のみに延び、Ｘ－Ｚ平面に平行な断面がＬ字状となっていてもよい。また、外部電極１４，１５は、いずれの主面及び側面ｓ１，ｓ２にも延出していなくてもよい。

【0021】

外部電極１４，１５は、電気の良導体により形成されている。外部電極１４，１５を形成する電気の良導体としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

【0022】

セラミック素体１１は、誘電体セラミックスで形成され、積層体１６と、第１及び第２サイドマージン部１７ａ，１７ｂと、を有する。積層体１６は、Ｘ軸と直交する第１及び第２端面と、Ｚ軸と直交する第１及び第２主面と、を有する。また、積層体１６は、Ｙ軸方向に対向する第１及び第２側面Ｓ１，Ｓ２を有する。

【0023】

積層体１６では、第１及び第２側面Ｓ１，Ｓ２がいずれも、共通の向き（Ｚ軸方向下側から上側に向けてＹ軸方向左向き）に傾斜した傾斜面として構成される。これにより、積層体１６では、第１側面Ｓ１がＺ軸方向上側においてＹ軸方向左方に向けて突出し、第２側面Ｓ２がＺ軸方向上側においてＹ軸方向左方に向けて凹んでいる。

【0024】

積層体１６は、Ｘ－Ｙ平面に沿って延びる平板状の複数のセラミック層がＺ軸方向に積層された構成を有する。積層体１６は、容量形成部１８と、カバー部１９と、を有する。カバー部１９は、容量形成部１８をＺ軸方向上下から被覆し、積層体１６の第１及び第２主面を構成している。

【0025】

容量形成部１８は、複数のセラミック層の間に配置され、Ｘ－Ｙ平面に沿って延びるシート状の複数の第１及び第２内部電極１２，１３を有する。内部電極１２，１３は、Ｚ軸方向に沿って交互に配置されている。つまり、内部電極１２，１３は、セラミック層を挟んでＺ軸方向に対向している。

【0026】

第１内部電極１２は、第１外部電極１４に覆われた端面に引き出されている。一方、第２内部電極１３は第２外部電極１５に覆われた端面に引き出されている。これにより、第１内部電極１２は第１外部電極１４のみに接続され、第２内部電極１３は第２外部電極１５のみに接続されている。

【0027】

このような構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。

【0028】

セラミック素体１１では、内部電極１２，１３間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

【0029】

なお、セラミック層は、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、チタン酸カルシウム（ＣａＴｉＯ_３）、チタン酸マグネシウム（ＭｇＴｉＯ_３）、ジルコン酸カルシウム（ＣａＺｒＯ_３）、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）、ジルコン酸バリウム（ＢａＺｒＯ_３）、酸化チタン（ＴｉＯ_２）などの組成系で構成してもよい。

【0030】

内部電極１２，１３は、電気の良導体により形成されている。内部電極１２，１３を形成する電気の良導体としては、典型的にはニッケル（Ｎｉ）が挙げられ、この他にも銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

【0031】

内部電極１２，１３は、容量形成部１８のＹ軸方向の全幅にわたって形成され、そのＹ軸方向の端部が積層体１６の側面Ｓ１，Ｓ２に位置している。サイドマージン部１７ａ，１７ｂは、積層体１６の側面Ｓ１，Ｓ２を覆っている。これにより、積層体１６の両側面Ｓ１，Ｓ２における内部電極１２，１３間の絶縁性を確保することができる。

【0032】

具体的に、第１サイドマージン部１７ａが積層体１６の第１側面Ｓ１を覆い、第２サイドマージン部１７ｂが積層体１６の第２側面Ｓ２を覆っている。つまり、第１サイドマージン部１７ａの外面がセラミック素体１１の第１側面ｓ１を構成し、第２サイドマージン部１７ｂの外面がセラミック素体１１の第２側面ｓ２を構成している。

【0033】

サイドマージン部１７ａ，１７ｂでは、図３に示すＹ－Ｚ平面に沿った断面が、セラミック素体１１のＹ軸方向の中心を通りＺ軸方向に平行な中心軸に対して非対称となっている。つまり、サイドマージン部１７ａ，１７ｂでは、Ｙ軸方向の寸法である厚みのＺ軸方向に沿った分布が相互に異なる。

【0034】

図３には、サイドマージン部１７ａ，１７ｂをＺ軸方向上下に二等分して第１及び第２領域Ｒ１，Ｒ２に分けるＺ軸に垂直な平面である二等分面Ｄが示されている。つまり、本実施形態に係るサイドマージン部１７ａ，１７ｂでは、Ｚ軸方向下側の半分の領域を第１領域Ｒ１とし、Ｚ軸方向上側の半分の領域を第２領域Ｒ２とする。

【0035】

サイドマージン部１７ａ，１７ｂでは、第１領域Ｒ１と第２領域Ｒ２とで平均厚みが異なる。具体的に、第１サイドマージン部１７ａでは、第１領域Ｒ１において第２領域Ｒ２よりも平均厚みが大きい。第２サイドマージン部１７ｂでは、第２領域Ｒ２において第１領域Ｒ１よりも平均厚みが大きい。

【0036】

換言すると、Ｚ軸方向下側の第１領域Ｒ１では、第１サイドマージン部１７ａの平均厚みが大きく、第２サイドマージン部１７ｂの平均厚みが小さい。この一方で、Ｚ軸方向上側の第２領域Ｒ２では、第１サイドマージン部１７ａの平均厚みが小さく、第２サイドマージン部１７ｂの平均厚みが大きい。

【0037】

積層セラミックコンデンサ１０では、積層体１６の側面Ｓ１，Ｓ２の形状を傾斜面とすることで、セラミック素体１１を直方体状の一般的な形状に維持したまま、サイドマージン部１７ａ，１７ｂに上記のような厚みの分布を持たせることができる。これにより、積層セラミックコンデンサ１０は、既存の製品に代替容易となる。

【0038】

なお、積層セラミックコンデンサ１０では、領域Ｒ１，Ｒ２におけるサイドマージン部１７ａ，１７ｂの平均厚みが上記の関係を満たしていればよく、積層体１６の側面Ｓ１，Ｓ２の形状は様々に変更可能である。積層体１６の側面Ｓ１，Ｓ２では、例えば、断面形状が直線状や波線状などであってもよい。

【0039】

積層セラミックコンデンサ１０では、上記のように領域Ｒ１，Ｒ２における平均厚みの大小関係をサイドマージン部１７ａ，１７ｂで異ならせることにより、製造過程における焼成時に積層体１６の内部に加わる引張応力の方向を制御することができる。これにより、積層セラミックコンデンサ１０の性能低下を抑制可能である。

【0040】

［積層セラミックコンデンサ１０の製造方法］
図４は、本実施形態に係る積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図５～１１は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図４に沿って、図５～１１を適宜参照しながら説明する。

【0041】

（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。

【0042】

セラミックシート１０１，１０２，１０３は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート１０１，１０２の厚みは、焼成後の容量形成部１８におけるセラミック層の厚みに応じて調整される。第３セラミックシート１０３の厚みは適宜調整可能である。

【0043】

図５は、セラミックシート１０１，１０２，１０３の平面図である。この段階では、セラミックシート１０１，１０２，１０３が、個片化されていない大判のシートとして構成される。図５には、各積層セラミックコンデンサ１０ごとに個片化する際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。

【0044】

図５に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。

【0045】

内部電極１１２，１１３は、任意の導電性ペーストをセラミックシート１０１，１０２に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。

【0046】

内部電極１１２，１１３には、切断線Ｌｙに沿ったＸ軸方向の隙間が、切断線Ｌｙ１本置きに形成されている。第１内部電極１１２の隙間と第２内部電極１１３の隙間とはＸ軸方向に互い違いに配置されている。つまり、第１内部電極１１２の隙間を通る切断線Ｌｙと第２内部電極１１３の隙間を通る切断線Ｌｙとが交互に並んでいる。

【0047】

（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を、図６に示すように積層することにより積層シート１０４を作製する。積層シート１０４では、容量形成部１８に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。

【0048】

また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向上下面にカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図６に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。

【0049】

積層シート１０４は、セラミックシート１０１，１０２，１０３を圧着することにより一体化される。セラミックシート１０１，１０２，１０３の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート１０４を高密度化することが可能である。

【0050】

（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を、切断線Ｌｘ，Ｌｙに沿って切断することにより、未焼成の積層体１１６を作製する。積層体１１６は、焼成後の積層体１６に対応する。積層シート１０４の切断には、例えば、押し切り刃や回転刃などを用いることができる。

【0051】

図７，８は、ステップＳ０３の一例を説明するための模式図である。図７は、積層シート１０４の平面図である。図８は、積層シート１０４のＹ－Ｚ平面に沿った断面図である。積層シート１０４は、例えば発泡剥離シートなどの粘着性のカットシートＣによって保持された状態で、切断線Ｌｘ，Ｌｙに沿って押し切り刃ＢＬで切断される。

【0052】

まず、図８（Ａ）に示すように、押し切り刃ＢＬを積層シート１０４のＺ軸方向上方に、先端をＺ軸方向下方の積層シート１０４に向けて配置する。次に、図８（Ａ）に示す状態から、押し切り刃ＢＬをＺ軸方向下方に、カットシートＣに到達するまで移動させ、積層シート１０４を貫通させる。

【0053】

そして、図８（Ｂ）に示すように、押し切り刃ＢＬをＺ軸方向上方に向けて移動させることにより、積層シート１０４から引き抜く。これにより、積層シート１０４がＸ軸及びＹ軸方向に切り分けられ、Ｙ軸方向に内部電極１１２，１１３が露出する第１及び第２側面Ｓ１，Ｓ２を有する積層体１１６が形成される。

【0054】

図８に示す例では、積層シート１０４の切断の過程において、押し切り刃ＢＬを所定の振動数及び振幅でＹ軸方向左右に振動させている。これにより、押し切り刃ＢＬによる積層シート１０４の切断面を湾曲した形状とすることで、図８（Ｂ）に示すように積層体１１６の側面Ｓ１，Ｓ２を傾斜面とすることができる。

【0055】

（ステップＳ０４：サイドマージン部形成）
ステップＳ０４では、ステップＳ０３で得られた積層体１１６に対し、第１側面Ｓ１に未焼成の第１サイドマージン部１１７ａを設け、第２側面Ｓ２に未焼成の第２サイドマージン部１１７ｂを設ける。これにより、図９に示すように、Ｙ軸と直交する平面に沿って延びる側面ｓ１，ｓ２を有する未焼成のセラミック素体１１１を作製する。

【0056】

サイドマージン部１１７ａ，１１７ｂは、例えば、セラミックシート（サイドマージンシート）やセラミックスラリーを用いて形成することができる。サイドマージンシートを用いる場合、サイドマージンシートをＸ－Ｚ平面に沿って延びる高剛性の押圧面で積層体１１６の側面Ｓ１，Ｓ２に押し付けることで、サイドマージンシートを、積層体１１６の側面Ｓ１，Ｓ２の形状に沿って変形させながら、積層体１１６の側面Ｓ１，Ｓ２に貼り付けることができる。

【0057】

サイドマージン部１１７ａ，１１７ｂは、積層体１１６におけるデラミネーションを防止するために、積層体１１６の側面Ｓ１，Ｓ２に対して高い圧力による圧着を行うことができない。このため、セラミック素体１１１では、サイドマージン部１１７ａ，１１７ｂが、積層体１１６よりも低密度となる。

【0058】

（ステップＳ０５：焼成）
ステップＳ０５では、ステップＳ０４で得られた図９に示すセラミック素体１１１を焼成することにより、図１～３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。つまり、ステップＳ０５によって、積層体１１６が積層体１６になり、サイドマージン部１１７ａ，１１７ｂがサイドマージン部１７ａ，１７ｂになる。

【0059】

ステップＳ０５における焼成温度は、セラミック素体１１１の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム（ＢａＴｉＯ_３）系材料を用いる場合には、焼成温度は１０００～１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

【0060】

図１０は、本実施形態の変形例に係るセラミック素体２１１の焼成時の状態を示している。変形例に係るセラミック素体２１１は、本実施形態に係るセラミック素体１１１とは異なり、Ｙ軸と直交する積層体２１６の側面Ｓ１，Ｓ２に、均一な厚みのサイドマージン部２１７ａ，２１７ｂが設けられている。

【0061】

焼成時のセラミック素体２１１では、低密度のサイドマージン部２１７ａ，２１７ｂの収縮によって、積層体２１６の側面Ｓ１，Ｓ２に対して面内方向に沿ったＺ軸方向の圧縮力が加わる。これに伴って、積層体２１６では、容量形成部２１８における主にＹ軸方向の中央領域に、側面Ｓ１，Ｓ２に加わる圧縮力とは反対の引張応力が加わる。

【0062】

比較例に係るセラミック素体２１１では、サイドマージン部２１７ａ，２１７ｂの厚みが均一であるため、積層体１１６の側面Ｓ１，Ｓ２に加わる圧縮力が第１領域Ｒ１と第２領域Ｒ２とで等しくなる。このため、セラミック素体２１１では、容量形成部２１８に加わる引張応力の方向がＺ軸方向となる。

【0063】

このため、焼成時のセラミック素体２１１では、容量形成部２１８に加わるＺ軸方向の引張応力によって、内部電極２１２，２１３を構成する結晶が厚み方向に沿って粒成長しやすくなる。これにより、内部電極２１２，２１３は、厚み方向に粒成長した結晶の周囲が薄くなることで、面内方向に不連続となりやすくなる。

【0064】

図１１は、本実施形態に係るセラミック素体１１１の焼成時の状態を示している。セラミック素体１１１では、上記のとおり、第１サイドマージン部１１７ａの平均厚みが第１領域Ｒ１において第２領域Ｒ２よりも大きく、第２サイドマージン部１１７ｂの平均厚みが第２領域Ｒ２において第１領域Ｒ１よりも大きい。

【0065】

このため、焼成時のセラミック素体１１１では、第１サイドマージン部１１７ａの収縮力が、平均厚みが大きい第１領域Ｒ１において平均厚みが小さい第２領域Ｒ２よりも大きくなる。この一方で、第２サイドマージン部１１７ｂの収縮力は、平均厚みが大きい第２領域Ｒ２において平均厚みが小さい第１領域Ｒ１よりも大きくなる。

【0066】

したがって、積層体１１６では、第１側面Ｓ１に加わる圧縮力が第２領域Ｒ２よりも第１領域Ｒ１の方が大きく、第２側面Ｓ２に加わる圧縮力が第１領域Ｒ１よりも第２領域Ｒ２の方が大きい。このため、セラミック素体１１１では、容量形成部１１８に加わる引張応力の方向がＺ軸方向に対してＹ軸方向に傾いた方向となる。

【0067】

したがって、焼成時のセラミック素体１１１では、容量形成部１１８に加わる圧力に起因する内部電極１１２，１１３を構成する結晶の粒成長の方向が、厚み方向の成分のみならず面内方向の成分を持っている。このため、内部電極１１２，１１３では、結晶が粒成長しても、面内方向の連続性が保たれやすい。

【0068】

これにより、積層セラミックコンデンサ１０では、セラミック素体１１１の焼成時において容量形成部１１８における内部電極１１２，１１３が面内方向に不連続になることによる容量の低下が生じにくい。したがって、積層セラミックコンデンサ１０では、焼成時に加わる応力による性能低下を抑制可能である。

【0069】

なお、積層セラミックコンデンサ１０では、焼成時の引張応力が容量形成部１１８の中央領域から大きくずれないことが好ましい。このため、焼成時において、サイドマージン部１７ａ，１７ｂから積層体１１６に加わる圧縮力が、第１領域Ｒ１と第２領域Ｒ２とで大きく異ならないことが好ましい。

【0070】

このため、積層セラミックコンデンサ１０では、第１サイドマージン部１７ａの第１領域Ｒ１の平均厚みが第２サイドマージン部１７ｂの第１領域Ｒ１の平均厚みよりも大きく、かつ第２サイドマージン部１７ｂの第２領域Ｒ２の平均厚みが第１サイドマージン部１７ａの第２領域Ｒ２の平均厚みよりも大きいことが好ましい。

【0071】

更に、積層セラミックコンデンサ１０では、第１サイドマージン部１７ａの第１領域Ｒ１の平均厚みが、第２サイドマージン部１７ｂの第２領域Ｒ２の平均厚みと同等であり、かつ第１サイドマージン部１７ａの第２領域Ｒ２の平均厚みが、第２サイドマージン部１７ｂの第１領域Ｒ１の平均厚みと同等であることが好ましい。

【0072】

なお、サイドマージン部１７ａ，１７ｂの平均厚みの比較における「同等」とは、第１サイドマージン部１７ａの平均厚みに対し、第２サイドマージン部１７ｂの平均厚みが±５％以内である場合を示すものとする。

【0073】

（ステップＳ０６：外部電極形成）
ステップＳ０６では、ステップＳ０５で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成することにより、図１～３に示す積層セラミックコンデンサ１０が完成する。ステップＳ０６における外部電極１４，１５の形成方法は、公知の方法から任意に選択可能である。

【0074】

［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

【0075】

例えば、本実施形態に係る積層セラミックコンデンサ１０では、サイドマージン部１１７ａ，１１７ｂの平均厚みが上記の構成となっていれよい。このため、積層セラミックコンデンサ１０では、積層体１６の側面Ｓ１，Ｓ２及びセラミック素体１１の側面ｓ１，ｓ２の形状が上記の構成と異なっていてもよい。

【0076】

また、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ１０について説明したが、本発明は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。

【符号の説明】

【0077】

１０…積層セラミックコンデンサ
１１…セラミック素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層体
１７ａ，１７ｂ…サイドマージン部
１８…容量形成部
１９…カバー部
Ｓ１，Ｓ２…積層体の側面
ｓ１，ｓ２…セラミック素体の側面
Ｒ１，Ｒ２…領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】