知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-05-13
(45)【発行日】2024-05-21
(54)【発明の名称】撮像装置及び電子機器
(51)【国際特許分類】
H04N 25/772 20230101AFI20240514BHJP
【ＦＩ】
H04N25/772
【請求項の数】
8
(21)【出願番号】P 2020567427
(86)(22)【出願日】2019-12-18
(86)【国際出願番号】 JP2019049577
(87)【国際公開番号】W WO2020153054
(87)【国際公開日】2020-07-30
【審査請求日】2022-11-01
(31)【優先権主張番号】P 2019008272
(32)【優先日】2019-01-22
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(72)【発明者】
【氏名】須藤 浩希
【審査官】橘 高志
(56)【参考文献】
【文献】特開２０１５－２０１８７９（ＪＰ，Ａ）
【文献】特開２０１８－１３３７９４（ＪＰ，Ａ）
【文献】特開２０１１－０９７４０４（ＪＰ，Ａ）
【文献】特開２０１１－０２９７２５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／７７２
(57)【特許請求の範囲】
【請求項1】
光電変換素子を含む画素回路が形成された第１半導体チップ、及び、画素回路に対応してアナログ－デジタル変換回路が形成された第２半導体チップの少なくとも２つの半導体チップが積層された積層型チップ構造を有しており、アナログ－デジタル変換回路は、アナログ－デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ－デジタル変換後のデジタルコードを転送する転送回路を有しており、
アナログ－デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行い、
画素回路から出力される信号レベルをアナログ－デジタル変換したデータをＤ相データとし、リセットレベルをアナログ－デジタル変換したデジタルデータをＰ相データとするとき、
アナログ－デジタル変換回路は、
ラッチ回路として、テストパターンの書込み用のラッチ回路、Ｐ相読出し用のラッチ回路、及び、Ｄ相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、Ｐ相読出し用の転送回路、及び、Ｄ相読出し用の転送回路を有する、
撮像装置。
【請求項2】
テストパターンは、論理“１”と論理“０”が交互に並ぶ交互パターンである、請求項１に記載の撮像装置。
【請求項3】
テストパターンは、テストパターン生成のためのクロック信号に同期して、交互パターンの論理が反転するトグルパターンである、請求項２に記載の撮像装置。
【請求項4】
故障検出回路は、書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由でテストパターンを読み出し、
次いで再度、書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由でテストパターンを読み出す、
請求項１に記載の撮像装置。
【請求項5】
故障検出回路は、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由で読み出したテストパターン、及び、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由で読み出したテストパターンについて、期待値と一致するか否かの期待値比較を行う、請求項４に記載の撮像装置。
【請求項6】
故障検出回路は、期待値比較の処理を垂直ブランキング期間内で行う、請求項５に記載の撮像装置。
【請求項7】
転送回路を所定数を単位としてグループ化したとき、故障検出回路は、転送回路の故障検出を行う際に、グループ単位で部分的に故障検出を実施する、
請求項１に記載の撮像装置。
【請求項8】
光電変換素子を含む画素回路が形成された第１半導体チップ、及び、画素回路に対応してアナログ－デジタル変換回路が形成された第２半導体チップの少なくとも２つの半導体チップが積層された積層型チップ構造を有しており、アナログ－デジタル変換回路は、アナログ－デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ－デジタル変換後のデジタルコードを転送する転送回路を有しており、
アナログ－デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行い、
画素回路から出力される信号レベルをアナログ－デジタル変換したデータをＤ相データとし、リセットレベルをアナログ－デジタル変換したデジタルデータをＰ相データとするとき、
アナログ－デジタル変換回路は、
ラッチ回路として、テストパターンの書込み用のラッチ回路、Ｐ相読出し用のラッチ回路、及び、Ｄ相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、Ｐ相読出し用の転送回路、及び、Ｄ相読出し用の転送回路を有する、
撮像装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、撮像装置及び電子機器に関する。
【背景技術】
【0002】
ＣＭＯＳイメージセンサ等の撮像装置の検査、特に量産選別検査では、実際に撮像を行い、その撮像信号を用いて良品／不良品の選別検査が行われる。具体的には、撮像信号に基づく画像中に、白点や黒点などの欠陥が存在するか否かをチェックすることによって故障検査が行われる。
【0003】
しかし、実際の撮像に基づく故障検査の場合は、信号処理部の動作確認には対応できない。そこで、信号処理部の動作確認に対応できるようにするために、実際に撮像を行うことなく、故障検査を行うことができる検査方法が提案されている（例えば、特許文献１参照）。特許文献１には、画素列毎に画素信号を保持する保持部を備え、当該保持部に所望のデータ信号を入力することで、撮像を行うことなく、所望のデータ信号に基づく動作確認を行う技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２００９－７７１７３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ＣＭＯＳイメージセンサ等の撮像装置としては、画素が行列状に２次元配置された画素アレイ部の画素列に対応してアナログ－デジタル変換回路が配置されて成る、所謂、カラムＡＤ型撮像装置が一般的である。これに対して、近年、画素アレイ部の各画素（画素回路）に対応してアナログ－デジタル変換回路が配置されて成る、所謂、画素並列ＡＤ型撮像装置が開発されている。
【0006】
この画素並列ＡＤ型撮像装置では、カラムＡＤ型撮像装置よりも、アナログ－デジタル変換回路、特にデジタルコードをラッチするラッチ回路の面積が増大し、その分、故障発生の可能性が高くなるため、網羅的に故障検出が可能な回路が必要になる。例えば、画素数が２４Ｍピクセル（水平６０００×垂直４０００）の撮像装置の場合、カラムＡＤ型撮像装置では、一般的な構成として、画素アレイ部の画素信号を読み出す上下両側に計２行分のラッチ回路が搭載されることになる。これに対して、画素並列ＡＤ型撮像装置では、画素数と同じ４０００行分のラッチ回路が搭載されることになる。
【0007】
従って、画素並列ＡＤ型撮像装置の場合、ラッチ回路の数が、単純比較で、カラムＡＤ型撮像装置の２０００倍多く、網羅的に故障検出が可能な回路が必要になる。上記の特許文献１には、カラムＡＤ型撮像装置において、実際に撮像を行うことなく、所望のデータ信号に基づく動作確認を行う技術が記載されているものの、特許文献１に記載の従来技術では、画素並列ＡＤ型撮像装置において、画素数に対応した数のラッチ回路、及び、それに付随する回路について、網羅的に故障検出することについては考慮されていない。
【0008】
本開示は、画素並列ＡＤ型撮像装置において、画素（画素回路）に対応して設けられたラッチ回路、及び、それに付随する回路について、網羅的に故障検出が可能な撮像装置、及び、当該撮像装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記の目的を達成するための本開示の撮像装置は、
光電変換素子を含む画素回路が形成された第１半導体チップ、及び、画素回路に対応してアナログ－デジタル変換回路が形成された第２半導体チップの少なくとも２つの半導体チップが積層された積層型チップ構造を有している。
アナログ－デジタル変換回路は、アナログ－デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ－デジタル変換後のデジタルコードを転送する転送回路を有している。
そして、アナログ－デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行う。
光電変換素子を含む画素回路が形成された第１半導体チップ、及び、画素回路に対応してアナログ－デジタル変換回路が形成された第２半導体チップの少なくとも２つの半導体チップが積層された積層型チップ構造を有している。
アナログ－デジタル変換回路は、アナログ－デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ－デジタル変換後のデジタルコードを転送する転送回路を有している。
そして、アナログ－デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行う。
【0010】
また、上記の目的を達成するための本開示の電子機器は、上記の構成の撮像装置を有する構成となっている。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
以下、本開示に係る技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示に係る技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の撮像装置及び電子機器、全般に関する説明
２．実施形態に係る撮像装置
２－１．積層型チップ構造の構成例
２－２．第２半導体チップの回路部の構成例
２－３．アナログ－デジタル変換回路の構成例
２－４．データ記憶部の構成例例
２－５．アナログ－デジタル変換回路の動作例
２－６．時刻コード発生部の構成例
３．実施形態に係る故障検出回路（ＢＩＳＴ：Built-In Self Test）
３－１．テストパターン生成部の構成例
３－２．グレイコード発生器の構成例
３－３．期待値比較部の構成例
３－４．交互パターンについて
３－５．故障検出処理
３－５－１．実施例１（故障検出処理の基本形）
３－５－２．実施例２（実施例１の変形例：通常動作中に故障検出を行う例）
３－５－３．実施例３（実施例１の変形例：ＩＲドロップ対策の例）
４．変形例
５．応用例
６．本開示に係る技術の適用例
６－１．本開示の電子機器（撮像システムの例）
６－２．移動体への応用例
７．本開示がとることができる構成
１．本開示の撮像装置及び電子機器、全般に関する説明
２．実施形態に係る撮像装置
２－１．積層型チップ構造の構成例
２－２．第２半導体チップの回路部の構成例
２－３．アナログ－デジタル変換回路の構成例
２－４．データ記憶部の構成例例
２－５．アナログ－デジタル変換回路の動作例
２－６．時刻コード発生部の構成例
３．実施形態に係る故障検出回路（ＢＩＳＴ：Built-In Self Test）
３－１．テストパターン生成部の構成例
３－２．グレイコード発生器の構成例
３－３．期待値比較部の構成例
３－４．交互パターンについて
３－５．故障検出処理
３－５－１．実施例１（故障検出処理の基本形）
３－５－２．実施例２（実施例１の変形例：通常動作中に故障検出を行う例）
３－５－３．実施例３（実施例１の変形例：ＩＲドロップ対策の例）
４．変形例
５．応用例
６．本開示に係る技術の適用例
６－１．本開示の電子機器（撮像システムの例）
６－２．移動体への応用例
７．本開示がとることができる構成
【0013】
＜本開示の撮像装置及び電子機器、全般に関する説明＞
本開示の撮像装置及び電子機器にあっては、テストパターンについて、論理“１”と論理“０”が交互に並ぶ交互パターンである形態とすることができる。また、テストパターンについて、テストパターン生成のためのクロック信号に同期して、交互パターンの論理が反転するトグルパターンである形態とすることができる。
本開示の撮像装置及び電子機器にあっては、テストパターンについて、論理“１”と論理“０”が交互に並ぶ交互パターンである形態とすることができる。また、テストパターンについて、テストパターン生成のためのクロック信号に同期して、交互パターンの論理が反転するトグルパターンである形態とすることができる。
【0014】
上述した好ましい構成、形態を含む本開示の撮像装置及び電子機器にあっては、画素回路から出力される信号レベルをアナログ－デジタル変換したデータをＤ相データとし、リセットレベルをアナログ－デジタル変換したデジタルデータをＰ相データとする。このとき、アナログ－デジタル変換回路について、
ラッチ回路として、テストパターンの書込み用のラッチ回路、Ｐ相読出し用のラッチ回路、及び、Ｄ相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、Ｐ相読出し用の転送回路、及び、Ｄ相読出し用の転送回路を有する構成とすることができる。
ラッチ回路として、テストパターンの書込み用のラッチ回路、Ｐ相読出し用のラッチ回路、及び、Ｄ相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、Ｐ相読出し用の転送回路、及び、Ｄ相読出し用の転送回路を有する構成とすることができる。
【0015】
また、上述した好ましい構成、形態を含む本開示の撮像装置及び電子機器にあっては、故障検出回路について、書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、次いで、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由でテストパターンを読み出し、次いで再度、書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、次いで、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由でテストパターンを読み出す構成とすることができる。
【0016】
また、上述した好ましい構成、形態を含む本開示の撮像装置及び電子機器にあっては、故障検出回路について、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由で読み出したテストパターン、及び、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由で読み出したテストパターンについて、期待値と一致するか否かの期待値比較を行う構成とすることができる。また、期待値比較の処理を垂直ブランキング期間内で行う構成とすることができる。
【0017】
また、上述した好ましい構成、形態を含む本開示の撮像装置及び電子機器にあっては、転送回路を所定数を単位としてグループ化したとき、故障検出回路について、転送回路の故障検出を行う際に、グループ単位で部分的に故障検出を実施する構成とすることができる。
【0018】
＜実施形態に係る撮像装置＞
［積層型チップ構造の構成例］
本開示の実施形態に係る撮像装置は、第１半導体チップ及び第２半導体チップの少なくとも２つの半導体チップが積層されて成る積層型チップ構造を有している。本開示の実施形態に係る撮像装置の積層型チップ構造の分解斜視図を図１に示す。
［積層型チップ構造の構成例］
本開示の実施形態に係る撮像装置は、第１半導体チップ及び第２半導体チップの少なくとも２つの半導体チップが積層されて成る積層型チップ構造を有している。本開示の実施形態に係る撮像装置の積層型チップ構造の分解斜視図を図１に示す。
【0019】
図１に示す積層型チップ構造は、第１半導体チップ１１及び第２半導体チップ１２の２つの半導体チップが積層された２層構造となっている。ここでは、積層型チップ構造として、２つの半導体チップが積層された２層構造を例示しているが、３つ以上の半導体チップが積層された多層構造とすることもできる。
【0020】
２層構造のチップ構造において、１層目の第１半導体チップ１１は、光電変換素子（例えば、フォトダイオード）を含む画素回路２１が行列状に２次元配置されて成る画素アレイ部２２が形成された画素チップである。２層目の第２半導体チップ１２は、行列状に２次元配置された画素回路２１に対応して配置されたアナログ－デジタル変換（ＡＤＣ）回路３１の集合から成るアナログ－デジタル変換部３２を含む回路部が形成された回路チップである。
【0021】
このように、本開示の撮像装置は、積層型チップ構造を有しており、第１半導体チップ１１の各画素回路２１に対応してアナログ－デジタル変換回路３１が配置されて成る画素並列ＡＤ型撮像装置である。１層目の第１半導体チップ１１の各画素回路２１と、２層目の第２半導体チップ１２の各アナログ－デジタル変換回路３１とは、Ｃｕ－Ｃｕ接続（カッパー－カッパー接続）等の接続部２３（図３参照）を通して電気的に接続される。
【0022】
第１半導体チップ１１上の画素回路２１は、画素内の光電変換素子（例えば、フォトダイオード）で受光した光量に応じた電荷量の信号電荷を電気信号に変換し、アナログの画素信号Ｖsigとして、接続部２３を通して第２半導体チップ１２上のアナログ－デジタル変換回路３１に供給する。
【0023】
より具体的には、画素回路２１は、アナログの画素信号Ｖsigとして、リセットレベル及び信号レベルを生成する。ここで、リセットレベルは、露光開始時以降に、画素回路２１のフローティングディフュージョンＦＤがリセットされたときの電圧である。信号レベルは、露光終了時の露光量に応じた電圧である。画素回路２１は、リセットレベル及び信号レベルの順にアナログ－デジタル変換回路３１に供給する。
【0024】
［第２半導体チップの回路部の構成例］
本開示の実施形態に係る撮像装置における第２半導体チップ１２の回路部、即ち、アナログ－デジタル変換部３２を含む回路部の具体的な構成例のブロック図を図２に示す。
本開示の実施形態に係る撮像装置における第２半導体チップ１２の回路部、即ち、アナログ－デジタル変換部３２を含む回路部の具体的な構成例のブロック図を図２に示す。
【0025】
第２半導体チップ１２上のアナログ－デジタル変換部３２の周辺には、画素駆動部４１、参照信号生成部４２、時刻コード発生部４３、垂直駆動部４４、出力部４５、タイミング生成部４６、テストパターン生成部４７、及び、期待値比較部４８等の回路部が形成されている。以下に、第２半導体チップ１２の回路部の各構成要素の機能について具体的に説明する。
【0026】
画素駆動部４１は、第１半導体チップ１１上の画素回路２１を駆動する。参照信号生成部４２は、デジタル－アナログ変換（ＤＡＣ）回路等から成り、時間経過に応じてレベル（電圧）が単調減少する、所謂、ランプ波の参照信号Ｖrefを、アナログ－デジタル変換の際の基準電圧信号として生成する。このランプ波の参照信号Ｖrefは、アナログ－デジタル変換部３２の各アナログ－デジタル変換回路３１に与えられる。アナログ－デジタル変換回路３１は、所謂、シングルスロープ型アナログ－デジタル変換回路である。
【0027】
時刻コード発生部４３は、複数個設けられている。そして、アナログ－デジタル変換部３２には、時刻コード発生部４３に対応する数だけ時刻コード転送部３３が設けられている。すなわち、時刻コード発生部４３と時刻コード転送部３３とは、１対１の対応関係で設けられている。時刻コード転送部３３は、時刻コード発生部４３で生成された時刻コードを転送する。
【0028】
時刻コード発生部４３は、アナログ－デジタル変換回路３１において、画素回路２１から供給されるアナログの画素信号Ｖsigをデジタル信号に変換する際に使用される時刻コードを生成し、対応する時刻コード転送部３３に供給する。時刻コード発生部４３の詳細については後述する。
【0029】
時刻コードは、アナログ－デジタル変換の際に、アナログの画素信号Ｖsigとランプ波の参照信号Ｖrefとが等しくなった時刻を表しており、画素信号Ｖsigがその時刻の基準電圧であったことを示すデータ、即ち、デジタル化された光量値を表す。
【0030】
垂直駆動部４４は、アナログ－デジタル変換部３２の各アナログ－デジタル変換回路３１でデジタル化された画素信号を、タイミング生成部４６から供給されるタイミング信号に基づいて、出力部４５に出力させる駆動を行う。
【0031】
出力部４５は、垂直駆動部４４による駆動の下に、アナログ－デジタル変換部３２の各アナログ－デジタル変換回路３１から供給される画素信号に対して、所定のデジタル信号処理を行い、その後、第２半導体チップ１２外へ出力する。所定のデジタル信号処理としては、黒レベル補正処理やＣＤＳ(Correlated Double Sampling：相関二重サンプリング)処理などを例示することができる。
【0032】
タイミング生成部４６は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、生成した各種のタイミング信号を、画素駆動部４１、参照信号生成部４２、垂直駆動部４４、及び、出力部４５等に供給する。
【0033】
テストパターン生成部４７及び期待値比較部４８は、後述する故障検出回路（ＢＩＳＴ：Built-In Self Test）による故障検出に用いられる。テストパターン生成部４７は、故障検出（故障検査）に用いるテストパターンを生成する。テストパターン生成部４７の詳細については後述する。
【0034】
期待値比較部４８は、故障検出回路の出力値を期待値と比較することにより、故障検出に基づく良品／不良品の判定結果を出力する。期待値比較部４８の詳細については後述する。
【0035】
［アナログ－デジタル変換回路の構成例］
本開示の実施形態に係る撮像装置におけるアナログ－デジタル変換回路３１の具体的な構成例のブロック図を図３に示す。ここでは、１つの画素回路２１に対応する１つのアナログ－デジタル変換回路３１について図示している。
本開示の実施形態に係る撮像装置におけるアナログ－デジタル変換回路３１の具体的な構成例のブロック図を図３に示す。ここでは、１つの画素回路２１に対応する１つのアナログ－デジタル変換回路３１について図示している。
【0036】
第１半導体チップ１１上の画素回路２１から出力されるアナログの画素信号Ｖsigは、Ｃｕ－Ｃｕ接続等の接続部２３を通して、第２半導体チップ１２上のアナログ－デジタル変換回路３１に供給される。アナログ－デジタル変換回路３１には、アナログの画素信号Ｖsigとして、リセットレベル及び信号レベルの順に入力される。アナログ－デジタル変換回路３１には更に、参照信号生成部４２で生成されたランプ波の参照信号Ｖrefが供給される。
【0037】
アナログ－デジタル変換回路３１は、比較回路３４及びデータ記憶部３５から成る構成となっており、アナログの画素信号Ｖsig（リセットレベル／信号レベル）をデジタル信号に変換する。以下では、リセットレベルをアナログ－デジタル変換したデータを「Ｐ相データ」と記述し、信号レベルをアナログ－デジタル変換したデータを「Ｄ相データ」と記述する。
【0038】
比較回路３４は、差動入力回路３４１、電圧変換回路３４２、及び、正帰還回路３４３を有する構成となっている。
【0039】
差動入力回路３４１は、画素回路２１から供給されるアナログの画素信号Ｖsigと、参照信号生成部４２から供給されるランプ波の参照信号Ｖrefとを比較し、画素信号Ｖsigが参照信号Ｖrefよりも高いときに、比較結果を示す信号（電流）を電圧変換回路３４２に供給する。
【0040】
電圧変換回路３４２は、差動入力回路３４１から供給される、画素信号Ｖsigと参照信号Ｖrefとの比較結果を示す信号（電流）を電圧に変換し、正帰還回路３４３に供給する。
【0041】
正帰還回路３４３は、電圧変換回路３４２の出力信号に基づいて、画素信号Ｖsigが参照信号Ｖrefよりも高いときに論理反転する比較結果信号ＶＣＯを、比較回路３４の比較結果としてデータ記憶部３５に供給する。また、正帰還回路３４３は、比較結果信号ＶＣＯが反転するときの遷移速度を高速化する。
【0042】
データ記憶部３５は、比較回路３４の比較結果信号ＶＣＯが論理反転したときの時刻コードを保持する。そして、データ記憶部３５は、リセットレベルに対応する時刻コードをＰ相データとして出力する。また、データ記憶部３５は、信号レベルに対応する時刻コードをＤ相データとして出力する。
【0043】
［データ記憶部の構成例］
本開示の実施形態に係る撮像装置におけるアナログ－デジタル変換回路３１のデータ記憶部３５の基本的な構成例のブロック図を図４に示す。
本開示の実施形態に係る撮像装置におけるアナログ－デジタル変換回路３１のデータ記憶部３５の基本的な構成例のブロック図を図４に示す。
【0044】
データ記憶部３５は、ラッチ回路制御部３５１、及び、Ｄ相データのビット数Ｄ（Ｄは整数）と同じ個数Ｄのラッチ回路３５２を有する構成となっている。ラッチ回路制御部３５１は、垂直駆動部４４（図２参照）からの制御信号ＷＯＲＤに従って、比較回路３４の比較結果信号ＶＣＯの値（論理値「０」又は「１」）を、Ｄ個のラッチ回路３５２のいずれかに保持させる。
【0045】
ラッチ回路３５２は、ローカルビット線ＬＢＬLを介して時刻コード転送部３３と接続されている。そして、ラッチ回路３５２は、ラッチ回路制御部３５１による制御の下、比較回路３４の比較結果信号ＶＣＯが論理反転したときの時刻コードを保持する。
【0046】
［アナログ－デジタル変換回路の動作例］
ここで、上記の構成のデータ記憶部３５を有するアナログ－デジタル変換回路３１の動作について、図５を参照して説明する。図５は、本開示の実施形態に係る撮像装置におけるアナログ－デジタル変換回路３１の動作例の説明に供するタイミング波形図である。
ここで、上記の構成のデータ記憶部３５を有するアナログ－デジタル変換回路３１の動作について、図５を参照して説明する。図５は、本開示の実施形態に係る撮像装置におけるアナログ－デジタル変換回路３１の動作例の説明に供するタイミング波形図である。
【0047】
アナログ－デジタル変換回路３１の動作は、垂直同期信号Ｖsyncの周期である１Ｖ期間を単位として実行される。そして、１Ｖ期間の開始時刻ｔ10の前において、全画素の露光が開始されているものとする。時刻ｔ11で、参照信号生成部４２は、時間経過に応じてレベル（電圧）が単調減少するランプ波の参照信号Ｖrefの生成を開始する。
【0048】
図５のタイミング波形図において、データバスは、時刻コード転送部３３（図２参照）内のリピータ（Ｒｅｐｅａｔｅｒ）回路のデータである。データ記憶部３５のラッチ回路制御部３５１は、ローカルビット線ＬＢＬを介して、時刻コード転送部３３から送信されてくるデータをラッチ回路３５２に書き込み続け、比較回路３４の比較結果信号ＶＣＯが論理反転する時刻ｔ12でデータの書き込みを停止する。
【0049】
時刻ｔ13で制御信号ＷＯＲＤが低レベルから高レベルに遷移し、これに応答して、ラッチ回路制御部３５１は、ラッチ回路３５２に書き込まれたデータを読み出す。この読み出されたデータは、時刻コード転送部３３内のメモリ（例えば、図１６に示すＤ型フリップフロップ５１）に保持される。このデータは、画素回路２１のフローティングディフュージョンＦＤの電圧値、及び、回路のオフセットを含むリセットレベルを変換したデジタル値（Ｐ相データ）となる。Ｐ相データは、時刻コード転送部３３内のメモリから読み出されて出力部４５（図２参照）内のメモリ（例えば、図１５に示すＳＲＡＭ５２）に保持される。
【0050】
時刻ｔ14で全画素において露光が終了する。その後、時刻ｔ15で、参照信号生成部４２はランプ波の参照信号Ｖrefの生成を開始する。そして、ラッチ回路制御部３５１は、ローカルビット線ＬＢＬを介して、時刻コード転送部３３から送信されてくるデータをラッチ回路３５２に書き込み続け、比較回路３４の比較結果信号ＶＣＯが論理反転する時刻ｔ16でデータの書き込みを停止する。
【0051】
時刻ｔ17で制御信号ＷＯＲＤが低レベルから高レベルに遷移し、これに応答して、ラッチ回路制御部３５１は、ラッチ回路３５２に書き込まれたデータを読み出す。この読み出されたデータは、時刻コード転送部３３内のメモリに保持される。このデータは、信号レベルを変換したデジタル値（Ｄ相データ）となる。Ｄ相データは、時刻コード転送部３３内のメモリから読み出されて出力部４５内のメモリ（例えば、図１５に示すＳＲＡＭ５３）に保持される。
【0052】
出力部４５では、各画素毎に、Ｄ相データとＰ相データとの差分をとることで、画素の固定パターンノイズを除去するＣＤＳ(Correlated Double Sampling：相関二重サンプリング)処理が行われる。そして、ＣＤＳ処理後のデータは、実質的な画素データとして外部へ出力される。
【0053】
［時刻コード発生部の構成例］
図６は、本開示の実施形態に係る撮像装置における時刻コード発生部の具体的な構成例を示すブロック図である。
図６は、本開示の実施形態に係る撮像装置における時刻コード発生部の具体的な構成例を示すブロック図である。
【0054】
本例に係る時刻コード発生部４３は、バイナリカウンタ４３１、バイナリ・グレイ変換部４３２、レシーバ４３３、及び、複数のドライバ４３４を有し、アナログ－デジタル変換回路３１でのアナログ－デジタル変換の際に使用される時刻コードを生成する。
【0055】
バイナリカウンタ４３１は、レシーバ４３３を通して入力されるマスタークロックＭＣＫに同期して２進数の計数値を計数する。バイナリカウンタ４３１は、複数段のＤ型フリップフロップ４３１１によって構成されている。
【0056】
このバイナリカウンタ４３１において、１段目のフリップフロップ４３１１のクロック端子ＣＫに、マスタークロックＭＣＫが入力される。２段目以降のフリップフロップ４３１１のクロック端子ＣＫには、前段のフリップフロップ４３１１のｘＱ出力（Ｑ出力の反転出力）が入力される。そして、それぞれの段のフリップフロップ４３１１のｘＱ出力は、自段のフリップフロップ４３１１のＤ入力となるとともに、対応する桁のビットとしてバイナリ・グレイ変換部４３２に供給される。
【0057】
バイナリ・グレイ変換部４３２は、バイナリカウンタ４３１から供給されるバイナリの計数値をグレイコードに変換し、時刻コードとして出力する。ドライバ４３４は、時刻コード内のビット毎に設けられており、時刻コードのうち、対応するビットＦＦin[0]，ＦＦin[1]，・・・をそれぞれ出力する。
【0058】
＜実施形態に係る故障検出回路＞
続いて、本開示の実施形態に係る故障検出回路（ＢＩＳＴ）について説明する。本実施形態に係る故障検出回路は、配線の断線やショートの他、アナログ－デジタル変換回路３１のラッチ回路３５２やそれに付随する回路（例えば、時刻コード転送部３３内のリピータ回路）等の故障検出に用いられる。故障検出回路は、故障検出に用いるテストパターンを生成するテストパターン生成部４７、及び、故障検出回路の出力値（以下、「ＢＩＳＴ出力値」と記述する場合がある）を期待値と比較する期待値比較部４８を備えている。
続いて、本開示の実施形態に係る故障検出回路（ＢＩＳＴ）について説明する。本実施形態に係る故障検出回路は、配線の断線やショートの他、アナログ－デジタル変換回路３１のラッチ回路３５２やそれに付随する回路（例えば、時刻コード転送部３３内のリピータ回路）等の故障検出に用いられる。故障検出回路は、故障検出に用いるテストパターンを生成するテストパターン生成部４７、及び、故障検出回路の出力値（以下、「ＢＩＳＴ出力値」と記述する場合がある）を期待値と比較する期待値比較部４８を備えている。
【0059】
以下に、テストパターン生成部４７及び期待値比較部４８の具体的な構成について説明する。
【0060】
［テストパターン生成部］
本開示の実施形態に係る撮像装置におけるテストパターン生成部４７の具体的な構成例を図７に示す。
本開示の実施形態に係る撮像装置におけるテストパターン生成部４７の具体的な構成例を図７に示す。
【0061】
テストパターン生成部４７は、バイナリカウンタ４７１、グレイコード発生器４７２、加算器４７３、及び、セレクタ４７４を有する構成となっており、故障検出に用いるテストパターンを生成する。
【0062】
バイナリカウンタ４７１は、テストパターンのビット数分の段数のＤ型フリップフロップ４７１１によって構成されている。このバイナリカウンタ４７１において、１段目のフリップフロップ４７１１のクロック端子ＣＫに、クロック信号ＣＬＯＣＫが入力される。バイナリカウンタ４７１の動作については、基本的に、時刻コード発生部４３のバイナリカウンタ４３１の動作と同じである。
【0063】
バイナリカウンタ４７１において、それぞれの段のフリップフロップ４７１１のＱ出力は、対応する桁のビットとしてグレイコード発生器４７２に供給されるとともに、加算器４７３を介して、セレクタ４７４にその第１入力（０）として与えられる。また、フリップフロップ４７１１のｘＱ出力（Ｑ出力の反転出力）は、セレクタ４７４にその第３入力（２）として与えられる。
【0064】
グレイコード発生器４７２は、通常カウント動作時は、故障検出許可信号ＢＩＳＴ_ＥＮＡＢＬＥに応答して、バイナリカウンタ４７１で計数されたバイナリの計数値をグレイコードに変換し、テストパターン生成部４７の出力データＣＯＵＮＴＥＲ_ＯＵＴ［１１：０］として出力する。グレイコード発生器４７２の詳細については後述する。
【0065】
加算器４７３は、フリップフロップ４７１１のＱ出力をカウントアップ（＋１）し、セレクタ４７４にその第１入力（０）として供給する。
【0066】
セレクタ４７４は、テストパターン初期値ＩＮＩＴ_ＶＡＬ［１１：０］を第２入力（１）としており、故障検出許可信号ＢＩＳＴ_ＥＮＡＢＬＥに基づいて、故障検出（ＢＩＳＴ）動作時には第２入力（１）又は第３入力（２）を、通常カウント動作時には第１入力（０）をそれぞれ選択し、フリップフロップ４７１１のＤ入力とする。
【0067】
上記の構成のバイナリカウンタ４７１において、セレクタ４７４が第１入力（０）を選択したときは通常カウント動作が行われる。具体的には、通常カウント動作時は、フリップフロップ４７１１のＱ出力が当該フリップフロップ４７１１のＤ入力となるとともに、グレイコード発生器４７２でグレイコードに変換されたデータが、テストパターン生成部４７の出力データＣＯＵＮＴＥＲ_ＯＵＴ［１１：０］として出力される。
【0068】
セレクタ４７４が第２入力（１）を選択したときは、任意コードのテストパターン初期値ＩＮＩＴ_ＶＡＬ［１１：０］がバイナリカウンタ４７１にセットされる。そして、バイナリカウンタ４７１の出力データが、そのままグレイコード発生器４７２を通過し、テストパターン生成部４７の出力データＣＯＵＮＴＥＲ_ＯＵＴ［１１：０］として出力される。
【0069】
そして、セレクタ４７４が第３入力（２）を選択したときは、故障検出（ＢＩＳＴ）動作が行われる。具体的には、故障検出動作時は、フリップフロップ４７１１のｘＱ出力が当該フリップフロップ４７１１のＤ入力となることで、バイナリカウンタ４７１では、クロック信号ＣＬＯＣＫに同期して、フリップフロップ４７１１のＱ出力の論理“１”と論理“０”が反転するトグル動作が行われる。そして、バイナリカウンタ４７１のバイナリの計数値がそのままグレイコード発生器４７２を通過し、トグルパターンとして出力される。
【0070】
通常カウント動作時の信号経路を図８に点線で図示し、故障検出（ＢＩＳＴ）動作時の信号経路を図９に破線で図示する。また、テストパターン生成部４７における各信号のタイミング波形図を図１０に示す。図１０のタイミング波形図には、テストパターン初期値ＩＮＩＴ_ＶＡＬ［１１：０］、故障検出許可信号ＢＩＳＴ_ＥＮＡＢＬＥ、クロック信号ＣＬＯＣＫ、及び、テストパターン生成部４７の出力データＣＯＵＮＴＥＲ_ＯＵＴ［１１：０］のタイミング関係を示している。
【0071】
上記の構成のテストパターン生成部４７では、通常カウント動作時にバイナリカウンタ４７１として使用するフリップフロップ４７１１を応用することで、テストパターンとして、クロック信号ＣＬＯＣＫに同期して、フリップフロップ４７１１のＱ出力がトグルするトグルパターンの生成可能な回路構成となっている。トグルパターンをテストパターンとして用いることで、後述するように、故障検出（不良選別）の網羅性の向上を図ることができる。
【0072】
［グレイコード発生器の構成例］
テストパターン生成部４７におけるグレイコード発生器４７２の具体的な構成例を図１１に示す。
テストパターン生成部４７におけるグレイコード発生器４７２の具体的な構成例を図１１に示す。
【0073】
グレイコード発生器４７２は、複数の排他的論理和回路（ＥＯＲ）４７２１、及び、排他的論理和回路４７２１よりも１つ多いセレクタ４７２２を有する構成となっている。複数の排他的論理和回路４７２１は、バイナリカウンタ４７１から出力されるバイナリコード（バイナリの計数値）をグレイコードに変換する。
【0074】
セレクタ４７２２は、複数の排他的論理和回路４７２１から出力されるグレイコードを第１入力（０）とし、バイナリカウンタ４７１から出力されるバイナリコードを第２入力（１）及び第３入力（２）としている。そして、セレクタ４７２２は、故障検出許可信号ＢＩＳＴ_ＥＮＡＢＬＥに基づいて、通常カウント動作時には、複数の排他的論理和回路４７２１から出力されるグレイコードを選択し、故障検出（ＢＩＳＴ）動作時には、バイナリカウンタ４７１から出力されるバイナリコードを選択する。
【0075】
【0076】
［期待値比較部］
本開示の実施形態に係る撮像装置における期待値比較部４８の具体的な構成例を図１４に示す。
本開示の実施形態に係る撮像装置における期待値比較部４８の具体的な構成例を図１４に示す。
【0077】
期待値比較部４８は、故障検出回路の出力値、即ち、ＢＩＳＴ出力値の各ビットに対応して設けられた排他的論理和回路（ＥＯＲ）４８１、及び、これら排他的論理和回路４８１の各出力を入力とする否定論理和回路４８２を有する構成となっている。排他的論理和回路４８１は、各ビット毎に、期待値とＢＩＳＴ出力値とを入力とする。
【0078】
上記の構成の期待値比較部４８は、故障検出回路のＢＩＳＴ出力値［１１：０］を、期待値［１１：０］と比較し、その比較結果を、故障検出に基づく良品／不良品の判定結果として出力する。具体的には、期待値比較部４８は、故障検出回路のＢＩＳＴ出力値［１１：０］が、期待値［１１：０］と全て一致の場合、高レベルの比較結果を出力し、１ビットでも不一致がある場合、低レベルの比較結果を出力する。
【0079】
［交互パターンについて］
配線の断線やショート等の故障検出に用いるテストパターンとしては、論理“１”と論理“０”が交互に並ぶ交互パターンが好ましい。何故ならば、図１５Ａに示すように、交互パターンでない場合は、ダスト等で配線ショートがあってもそれを検出することができないが、交互パターンの場合は、配線ショートの検出が可能となる。
配線の断線やショート等の故障検出に用いるテストパターンとしては、論理“１”と論理“０”が交互に並ぶ交互パターンが好ましい。何故ならば、図１５Ａに示すように、交互パターンでない場合は、ダスト等で配線ショートがあってもそれを検出することができないが、交互パターンの場合は、配線ショートの検出が可能となる。
【0080】
また、図１５Ｂに示すように、交互パターンをトグルさせるトグルパターンであることが好ましい。トグルパターンについては、図１０のタイミング波形図に示すように、バイナリカウンタ４７１でのクロック信号ＣＬＯＣＫに同期したトグル動作によって実現することができる。このように、交互パターンをトグルさせたトグルパターンをテストパターンとして用いて故障検出を行うことにより、特に隣接配線間のショートの故障検出を網羅的に実施することができる。
【0081】
［故障検出処理］
続いて、上記の構成の故障検出回路による故障検出処理の具体的な実施例について説明する。故障検出の対象となる回路の要部の構成例を図１６に示す。
続いて、上記の構成の故障検出回路による故障検出処理の具体的な実施例について説明する。故障検出の対象となる回路の要部の構成例を図１６に示す。
【0082】
（実施例１）
実施例１は、故障検出処理の基本形である。実施例１の構成例では、時刻コードセット（Ｗｒｉｔｅ）、Ｐ相リード（Ｒｅａｄ）、Ｄ相リード（Ｒｅａｄ）、それぞれ専用の独立したラッチ回路３５２W,３５２P,３５２D、及び、転送回路３３１W,３３１P,３３１Dを有する構成となっている。ここで、ラッチ回路３５２W,３５２P,３５２Dは、アナログ－デジタル変換回路３１のデータ記憶部３５のラッチ回路３３１に相当し、転送回路３３１W,３３１P,３３１Dは、時刻コード転送部３３のリピータ回路であり、いずれも、テストパターンのビット数分設けられている。
実施例１は、故障検出処理の基本形である。実施例１の構成例では、時刻コードセット（Ｗｒｉｔｅ）、Ｐ相リード（Ｒｅａｄ）、Ｄ相リード（Ｒｅａｄ）、それぞれ専用の独立したラッチ回路３５２W,３５２P,３５２D、及び、転送回路３３１W,３３１P,３３１Dを有する構成となっている。ここで、ラッチ回路３５２W,３５２P,３５２Dは、アナログ－デジタル変換回路３１のデータ記憶部３５のラッチ回路３３１に相当し、転送回路３３１W,３３１P,３３１Dは、時刻コード転送部３３のリピータ回路であり、いずれも、テストパターンのビット数分設けられている。
【0083】
尚、実施例１では、時刻コードセット、Ｐ相リード、Ｄ相リード、それぞれ専用の独立した回路構成としているが、それぞれ共通の回路構成であってもよい。但し、独立した回路構成とした方が、例えば、Ｐ相データを書き込んだ後、Ｐ相データを読み出しながらＤ相データを書き込むという並列処理を行うことができるために、高速処理の観点からすると、並列処理を行うことができない共通の回路構成の場合よりも有利である。
【0084】
図１７は、実施例１に係る故障検出処理の手順の一例を示すフローチャートである。以下に説明する故障検出（ＢＩＳＴ）処理では、時刻コードセット（Ｗｒｉｔｅ）の転送回路３３１Wを書込み転送レーンと呼び、Ｐ相リードの転送回路３３１PをＰ相読出し転送レーンと呼び、Ｄ相リードの転送回路３３１DをＤ相読出し転送レーンと呼ぶ。
【0085】
故障検出処理では、先ず、グレイコード発生器４７２から出力される任意コードに基づくテストパターンを、書込み転送レーン経由で書込み用のラッチ回路３５２Wにセットする（ステップＳ１１）。この処理により、書込み転送レーン及び書込み用のラッチ回路３５２Wの故障検出を行うことができる。実施例１に係る故障検出処理におけるステップＳ１１の具体的な処理の概略についての説明図を図１８に示す。
【0086】
次に、Ｐ相読出し転送レーン経由でＰ相読出し用のラッチ回路３５２Pからテストパターンを読み出し、出力部４５（図２参照）内のＳＲＡＭ５２に保持する（ステップＳ１２）。この処理により、Ｐ相読出し転送レーン及びＰ相読出し用のラッチ回路３５２Pの故障検出を行うことができる。実施例１に係る故障検出処理におけるステップＳ１２の具体的な処理の概略についての説明図を図１９に示す。
【0087】
次に、ステップＳ１１の処理と同様に、任意コードに基づくテストパターンを、書込み転送レーン経由で書込み用のラッチ回路３５２Wにセットする（ステップＳ１３）。実施例１に係る故障検出処理におけるステップＳ１３の具体的な処理の概略についての説明図を図２０に示す。
【0088】
次に、Ｄ相読出し転送レーン経由でＤ相読出し用のラッチ回路３５２Dからテストパターンを読み出し、出力部４５（図２参照）内のＳＲＡＭ５３に保持する（ステップＳ１４）。この処理により、Ｄ相読出し転送レーン及びＤ相読出し用のラッチ回路３５２Pの故障検出を行うことができる。実施例１に係る故障検出処理におけるステップＳ１４の具体的な処理の概略についての説明図を図２１に示す。
【0089】
次に、Ｐ相読出し転送レーン経由で読み出して、ＳＲＡＭ５２に保持したデータ（テストパターン）、及び、Ｄ相リード転送レーン経由で読み出して、ＳＲＡＭ５３に保持したデータ（テストパターン）について、期待値と一致するか否かの期待値比較を行う（ステップＳ１５）。そして、期待値比較の比較結果が一致であれば、高レベルの比較結果を出力し（ステップＳ１６）、期待値比較の比較結果が不一致であれば、低レベルの比較結果を出力し（ステップＳ１７）、しかる後、故障検出のための一連の処理を終了する。
【0090】
上述した実施例１に係る故障検出処理により、画素に対応して設けられたラッチ回路、及び、それに付随する回路について、網羅的に故障検出を行うことができる。具体的には、実施例１では、書込み用のラッチ回路３５２W、Ｐ相読出し用のラッチ回路３５２P、及び、Ｄ相読出し用のラッチ回路３５２D、並びに、書込み転送レーン（転送回路３３１W）、Ｐ相読出し転送レーン（転送回路３３１P）、及び、Ｄ相読出し転送レーン（転送回路３３１D）の故障検出が網羅されている。そして、本故障検出処理によれば、実際の撮像に基づく故障検出ではないため、生産時の良品／不良品の選別時間の短縮化を図ることができる。
【0091】
また、本開示の撮像装置は、積層型チップ構造を有しており、画素チップ（第１半導体チップ１１）と回路チップ（第２半導体チップ１２）とを貼り合わせないと動作が完成しないが、故障検出（ＢＩＳＴ）を回路チップのみで完結できるために、貼り合わせ前に不良チップの選別が可能になる。具体的には、画素ウェハと貼り合わせる前に回路ウェハのみで故障検出を行うことができることから、例えば、回路ウェハの中の正常な回路チップのみを貼り合わせの工程に回すことで、歩留りを向上できるため、撮像装置のコスト低減を図ることができる。また、本故障検出回路を搭載した撮像装置によれば、白点や黒点などの欠陥のない高品質の撮像画像を得ることができる。
【0092】
（実施例２）
実施例２は、実施例１の変形例であり、通常動作中に故障検出を行う例である。実施例２に係る故障検出処理について説明するタイミング波形図を図２２に示す。
実施例２は、実施例１の変形例であり、通常動作中に故障検出を行う例である。実施例２に係る故障検出処理について説明するタイミング波形図を図２２に示す。
【0093】
図２２のタイミング波形図に示すように、実施例１に係る故障検出処理におけるステップＳ１５の比較処理、即ち、Ｐ相／Ｄ相のＢＩＳＴ期待値比較（Ｐ_ＢＩＳＴ／Ｄ_ＢＩＳＴ）の処理を、通常動作中に垂直ブランキング期間で行うようにする。このように、通常動作中に故障検出を行うことにより、初期不良だけでなく、後発不良のセルフ故障検出に応用することができる。具体的には、後発不良が発生した際に、撮像装置自身でその不良を検出し、故障フラグを上げるようにすることができる。
【0094】
（実施例３）
実施例３は、実施例１の変形例であり、故障検出（ＢＩＳＴ）時の過剰なＩＲドロップによる動作不良を回避するための例である。実施例３に係る故障検出処理の動作の概念図を図２３に示す。
実施例３は、実施例１の変形例であり、故障検出（ＢＩＳＴ）時の過剰なＩＲドロップによる動作不良を回避するための例である。実施例３に係る故障検出処理の動作の概念図を図２３に示す。
【0095】
故障検出（ＢＩＳＴ）を、撮像装置全体のリピータ回路（図１６の転送回路３３１W,３３１P,３３１D）について実施する訳であるが、実施例１に係る故障検出処理では、先述したように、交互パターンをトグルさせるため、常に全ビット反転する動きになり、全部同時に実施すると、消費電力が増えることで過剰なＩＲドロップが発生し、動作不良が起きる懸念がある。
【0096】
そこで、実施例３に係る故障検出処理では、リピータ回路（図２３の例では、ＲＥＰ000～ＲＥＰ1000）を、所定数、例えば１６個のリピータ回路を単位としてグループ化し、リピータ回路の故障検出について、全て同時に実施するのではなく、グループ単位で部分的に実施するようにする。これにより、消費電力の増大を抑えることができるため、故障検出（ＢＩＳＴ）時の過剰なＩＲドロップによる動作不良を回避することができる。
【0097】
＜変形例＞
以上、本開示に係る技術について、好ましい実施形態に基づき説明したが、本開示に係る技術は当該実施形態に限定されるものではない。上記の実施形態において説明した撮像装置の構成、構造は例示であり、適宜、変更することができる。
以上、本開示に係る技術について、好ましい実施形態に基づき説明したが、本開示に係る技術は当該実施形態に限定されるものではない。上記の実施形態において説明した撮像装置の構成、構造は例示であり、適宜、変更することができる。
【0098】
＜応用例＞
以上説明した本実施形態に係る撮像装置は、例えば図２４に示すように、可視光、赤外光、紫外光、Ｘ線等の光をセンシングする様々な装置に使用することができる。様々な装置の具体例について以下に列挙する。
以上説明した本実施形態に係る撮像装置は、例えば図２４に示すように、可視光、赤外光、紫外光、Ｘ線等の光をセンシングする様々な装置に使用することができる。様々な装置の具体例について以下に列挙する。
【0099】
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供され装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供され装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【0100】
＜本開示に係る技術の適用例＞
本開示に係る技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。
本開示に係る技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。
【0101】
［本開示の電子機器］
ここでは、デジタルスチルカメラやビデオカメラ等の撮像システムや、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像素子を用いる複写機などの電子機器に適用する場合について説明する。
ここでは、デジタルスチルカメラやビデオカメラ等の撮像システムや、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像素子を用いる複写機などの電子機器に適用する場合について説明する。
【0102】
（撮像システムの例）
図２５は、本開示の電子機器の一例である撮像システムの構成例を示すブロック図である。
図２５は、本開示の電子機器の一例である撮像システムの構成例を示すブロック図である。
【0103】
図２５に示すように、本例に係る撮像システム１００は、レンズ群等を含む撮像光学系１０１、撮像部１０２、ＤＳＰ(Digital Signal Processor)回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
【0104】
撮像光学系１０１は、被写体からの入射光（像光）を取り込んで撮像部１０２の撮像面上に結像する。撮像部１０２は、光学系１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路１０３は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。
【0105】
フレームメモリ１０４は、ＤＳＰ回路１０３での信号処理の過程で適宜データの格納に用いられる。表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像部１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像部１０２で撮像された動画または静止画を、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)等の記録媒体に記録する。
【0106】
操作系１０７は、ユーザによる操作の下に、本撮像装置１００が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、及び、操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【0107】
上記の構成の撮像システム１００において、撮像部１０２として、先述した実施形態に係る撮像装置を用いることができる。当該撮像装置によれば、本開示に係る技術が適用される故障検出（ＢＩＳＴ）によって歩留りを向上できるため、撮像システム１００の低コスト化に寄与できる。また、白点や黒点などの欠陥のない高品質の撮像画像を得ることができる。
【0108】
［移動体への応用例］
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される撮像装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される撮像装置として実現されてもよい。
【0109】
図２６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0110】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１０２１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【0111】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0112】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0113】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0114】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0115】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0116】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【0117】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0118】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0119】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0120】
図２７は、撮像部１２０３１の設置位置の例を示す図である。
【0121】
図２７では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0122】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0123】
なお、図２７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0124】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0125】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0126】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0127】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0128】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。そして、撮像部１２０３１等に本開示に係る技術を適用することにより、故障検出（ＢＩＳＴ）によって歩留りを向上できるため、安価な車両制御システムを構築できる。また、白点や黒点などの欠陥のない高品質の撮像画像を得ることができる。
【0129】
＜本開示がとることができる構成＞
尚、本開示は、以下のような構成をとることもできる。
尚、本開示は、以下のような構成をとることもできる。
【0130】
≪Ａ．撮像装置≫
［Ａ－１］光電変換素子を含む画素回路が形成された第１半導体チップ、及び、画素回路に対応してアナログ－デジタル変換回路が形成された第２半導体チップの少なくとも２つの半導体チップが積層された積層型チップ構造を有しており、
アナログ－デジタル変換回路は、アナログ－デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ－デジタル変換後のデジタルコードを転送する転送回路を有しており、
アナログ－デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行う、
撮像装置。
［Ａ－２］テストパターンは、論理“１”と論理“０”が交互に並ぶ交互パターンである、
上記［Ａ－１］に記載の撮像装置。
［Ａ－３］テストパターンは、テストパターン生成のためのクロック信号に同期して、交互パターンの論理が反転するトグルパターンである、
上記［Ａ－２］に記載の撮像装置。
［Ａ－４］画素回路から出力される信号レベルをアナログ－デジタル変換したデータをＤ相データとし、リセットレベルをアナログ－デジタル変換したデジタルデータをＰ相データとするとき、
アナログ－デジタル変換回路は、
ラッチ回路として、テストパターンの書込み用のラッチ回路、Ｐ相読出し用のラッチ回路、及び、Ｄ相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、Ｐ相読出し用の転送回路、及び、Ｄ相読出し用の転送回路を有する、
上記［Ａ－１］乃至上記［Ａ－３］のいずれかに記載の撮像装置。
［Ａ－５］故障検出回路は、
書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由でテストパターンを読み出し、
次いで再度、書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由でテストパターンを読み出す、
上記［Ａ－４］に記載の撮像装置。
［Ａ－６］故障検出回路は、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由で読み出したテストパターン、及び、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由で読み出したテストパターンについて、期待値と一致するか否かの期待値比較を行う、
上記［Ａ－５］に記載の撮像装置。
［Ａ－７］故障検出回路は、期待値比較の処理を垂直ブランキング期間内で行う、
上記［Ａ－６］に記載の撮像装置。
［Ａ－８］転送回路を所定数を単位としてグループ化したとき、
故障検出回路は、転送回路の故障検出を行う際に、グループ単位で部分的に故障検出を実施する、
上記［Ａ－１］乃至上記［Ａ－７］のいずれかに記載の撮像装置。
［Ａ－１］光電変換素子を含む画素回路が形成された第１半導体チップ、及び、画素回路に対応してアナログ－デジタル変換回路が形成された第２半導体チップの少なくとも２つの半導体チップが積層された積層型チップ構造を有しており、
アナログ－デジタル変換回路は、アナログ－デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ－デジタル変換後のデジタルコードを転送する転送回路を有しており、
アナログ－デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行う、
撮像装置。
［Ａ－２］テストパターンは、論理“１”と論理“０”が交互に並ぶ交互パターンである、
上記［Ａ－１］に記載の撮像装置。
［Ａ－３］テストパターンは、テストパターン生成のためのクロック信号に同期して、交互パターンの論理が反転するトグルパターンである、
上記［Ａ－２］に記載の撮像装置。
［Ａ－４］画素回路から出力される信号レベルをアナログ－デジタル変換したデータをＤ相データとし、リセットレベルをアナログ－デジタル変換したデジタルデータをＰ相データとするとき、
アナログ－デジタル変換回路は、
ラッチ回路として、テストパターンの書込み用のラッチ回路、Ｐ相読出し用のラッチ回路、及び、Ｄ相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、Ｐ相読出し用の転送回路、及び、Ｄ相読出し用の転送回路を有する、
上記［Ａ－１］乃至上記［Ａ－３］のいずれかに記載の撮像装置。
［Ａ－５］故障検出回路は、
書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由でテストパターンを読み出し、
次いで再度、書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由でテストパターンを読み出す、
上記［Ａ－４］に記載の撮像装置。
［Ａ－６］故障検出回路は、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由で読み出したテストパターン、及び、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由で読み出したテストパターンについて、期待値と一致するか否かの期待値比較を行う、
上記［Ａ－５］に記載の撮像装置。
［Ａ－７］故障検出回路は、期待値比較の処理を垂直ブランキング期間内で行う、
上記［Ａ－６］に記載の撮像装置。
［Ａ－８］転送回路を所定数を単位としてグループ化したとき、
故障検出回路は、転送回路の故障検出を行う際に、グループ単位で部分的に故障検出を実施する、
上記［Ａ－１］乃至上記［Ａ－７］のいずれかに記載の撮像装置。
【0131】
≪Ｂ．電子機器≫
［Ｂ－１］光電変換素子を含む画素回路が形成された第１半導体チップ、及び、画素回路に対応してアナログ－デジタル変換回路が形成された第２半導体チップの少なくとも２つの半導体チップが積層された積層型チップ構造を有しており、
アナログ－デジタル変換回路は、アナログ－デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ－デジタル変換後のデジタルコードを転送する転送回路を有しており、
アナログ－デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行う、
撮像装置を有する電子機器。
［Ｂ－２］テストパターンは、論理“１”と論理“０”が交互に並ぶ交互パターンである、
上記［Ｂ－１］に記載の電子機器。
［Ｂ－３］テストパターンは、テストパターン生成のためのクロック信号に同期して、交互パターンの論理が反転するトグルパターンである、
上記［Ｂ－２］に記載の電子機器。
［Ｂ－４］画素回路から出力される信号レベルをアナログ－デジタル変換したデータをＤ相データとし、リセットレベルをアナログ－デジタル変換したデジタルデータをＰ相データとするとき、
アナログ－デジタル変換回路は、
ラッチ回路として、テストパターンの書込み用のラッチ回路、Ｐ相読出し用のラッチ回路、及び、Ｄ相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、Ｐ相読出し用の転送回路、及び、Ｄ相読出し用の転送回路を有する、
上記［Ｂ－１］乃至上記［Ｂ－３］のいずれかに記載の電子機器。
［Ｂ－５］故障検出回路は、
書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由でテストパターンを読み出し、
次いで再度、書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由でテストパターンを読み出す、
上記［Ｂ－４］に記載の電子機器。
［Ｂ－６］故障検出回路は、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由で読み出したテストパターン、及び、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由で読み出したテストパターンについて、期待値と一致するか否かの期待値比較を行う、
上記［Ｂ－５］に記載の電子機器。
［Ｂ－７］故障検出回路は、期待値比較の処理を垂直ブランキング期間内で行う、
上記［Ｂ－６］に記載の電子機器。
［Ｂ－８］転送回路を所定数を単位としてグループ化したとき、
故障検出回路は、転送回路の故障検出を行う際に、グループ単位で部分的に故障検出を実施する、
上記［Ｂ－１］乃至上記［Ｂ－７］のいずれかに記載の電子機器。
［Ｂ－１］光電変換素子を含む画素回路が形成された第１半導体チップ、及び、画素回路に対応してアナログ－デジタル変換回路が形成された第２半導体チップの少なくとも２つの半導体チップが積層された積層型チップ構造を有しており、
アナログ－デジタル変換回路は、アナログ－デジタル変換後のデジタルコードを保持するラッチ回路、及び、アナログ－デジタル変換後のデジタルコードを転送する転送回路を有しており、
アナログ－デジタル変換回路の故障検出を行う故障検出回路を備え、
故障検出回路は、故障検出のためのテストパターンを、転送回路を経由してラッチ回路に書き込んだ後、ラッチ回路から転送回路を経由して読み出し、この読み出したテストパターンを期待値と比較することによって故障検出を行う、
撮像装置を有する電子機器。
［Ｂ－２］テストパターンは、論理“１”と論理“０”が交互に並ぶ交互パターンである、
上記［Ｂ－１］に記載の電子機器。
［Ｂ－３］テストパターンは、テストパターン生成のためのクロック信号に同期して、交互パターンの論理が反転するトグルパターンである、
上記［Ｂ－２］に記載の電子機器。
［Ｂ－４］画素回路から出力される信号レベルをアナログ－デジタル変換したデータをＤ相データとし、リセットレベルをアナログ－デジタル変換したデジタルデータをＰ相データとするとき、
アナログ－デジタル変換回路は、
ラッチ回路として、テストパターンの書込み用のラッチ回路、Ｐ相読出し用のラッチ回路、及び、Ｄ相読出し用のラッチ回路を有し、
転送回路として、テストパターンの書込み用の転送回路、Ｐ相読出し用の転送回路、及び、Ｄ相読出し用の転送回路を有する、
上記［Ｂ－１］乃至上記［Ｂ－３］のいずれかに記載の電子機器。
［Ｂ－５］故障検出回路は、
書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由でテストパターンを読み出し、
次いで再度、書込み用の転送回路経由でテストパターンを書込み用のラッチ回路に書き込み、
次いで、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由でテストパターンを読み出す、
上記［Ｂ－４］に記載の電子機器。
［Ｂ－６］故障検出回路は、Ｐ相読出し用のラッチ回路からＰ相読出し用の転送回路経由で読み出したテストパターン、及び、Ｄ相読出し用のラッチ回路からＤ相読出し用の転送回路経由で読み出したテストパターンについて、期待値と一致するか否かの期待値比較を行う、
上記［Ｂ－５］に記載の電子機器。
［Ｂ－７］故障検出回路は、期待値比較の処理を垂直ブランキング期間内で行う、
上記［Ｂ－６］に記載の電子機器。
［Ｂ－８］転送回路を所定数を単位としてグループ化したとき、
故障検出回路は、転送回路の故障検出を行う際に、グループ単位で部分的に故障検出を実施する、
上記［Ｂ－１］乃至上記［Ｂ－７］のいずれかに記載の電子機器。
【符号の説明】
【0132】
１１・・・第１半導体チップ（画素チップ）、１２・・・第２半導体チップ（回路チップ）、２１・・・画素回路、２２・・・画素アレイ部、３１・・・アナログ－デジタル変換回路、３２・・・アナログ－デジタル変換部、３３・・・時刻コード転送部、３４・・・比較回路、３５・・・データ記憶部、４１・・・画素駆動部、４２・・・参照信号生成部、４３・・・時刻コード発生部、４４・・・垂直駆動部、４５・・・出力部、４６・・・タイミング生成部、４７・・・テストパターン生成部、４８・・・期待値比較部、３３１W・・・時刻コードセットの転送回路（書込み転送レーン）、３３１P・・・Ｐ相リードの転送回路（Ｐ相読出し転送レーン）、３３１D・・・Ｄ相リードの転送回路（Ｄ相読出しレーン）、３５１・・・ラッチ回路制御部、３５２・・・ラッチ回路、３５２W・・・書込み用のラッチ回路、３５２P・・・Ｐ相読出し用のラッチ回路、３５２D・・・Ｄ相読出し用のラッチ回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】