知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-05-14
(45)【発行日】2024-05-22
(54)【発明の名称】光検出装置、電子装置及び光検出方法
(51)【国際特許分類】
G01J 1/42 20060101AFI20240515BHJP
H01L 31/10 20060101ALI20240515BHJP
H01L 31/107 20060101ALI20240515BHJP
【ＦＩ】
G01J1/42 H
H01L31/10 G
H01L31/10 B
【請求項の数】
18
(21)【出願番号】P 2021144185
(22)【出願日】2021-09-03
(65)【公開番号】P2023037428
(43)【公開日】2023-03-15
【審査請求日】2023-03-14
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118876
【弁理士】
【氏名又は名称】鈴木 順生
(74)【代理人】
【識別番号】100103263
【弁理士】
【氏名又は名称】川崎 康
(72)【発明者】
【氏名】タ トァン タン
(72)【発明者】
【氏名】崔 明秀
(72)【発明者】
【氏名】杉本 俊貴
【審査官】井上 徹
(56)【参考文献】
【文献】特開２０２０－２０２３１２（ＪＰ，Ａ）
【文献】特開２０２０－１１２４９５（ＪＰ，Ａ）
【文献】特開２０１９－１６９８４２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｊ １／００－Ｇ０１Ｊ １／６０
Ｇ０１Ｊ １１／００
Ｈ０１Ｌ ３１／００－Ｈ０１Ｌ ３１／０３９２
Ｈ０１Ｌ ３１／０８－Ｈ０１Ｌ ３１／２０
Ｇ０１Ｃ ３／００－Ｇ０１Ｃ ３／３２
ＪＳＴＰｌｕｓ／ＪＭＥＤＰｌｕｓ／ＪＳＴ７５８０（ＪＤｒｅａｍＩＩＩ）
(57)【特許請求の範囲】
【請求項1】
光検出素子と、前記光検出素子が光を検出した後、前記光検出素子の一端を初期化電圧に設定するとともに、前記光検出素子の一端に供給される電流を可変可能な可変電流源を有するリセット回路と、
前記光検出素子が光を検出してから前記光検出素子の一端が前記初期化電圧に設定されるまでの間に、前記可変電流源が前記光検出素子の一端に供給する電流を段階的又は連続的に増加させる制御回路と、
それぞれが前記光検出素子を有する複数の画素と、を備え、
前記可変電流源は、
２以上の前記画素で共用され前記光検出素子の一端に供給される電流を生成する第１回路と、
前記複数の画素のそれぞれごとに設けられ、前記光検出素子の一端に供給されるとともに前記第１回路よりも電流精度が低い電流を生成する第２回路と、を有する、光検出装置。
【請求項2】
前記第１回路は、前記光検出素子が光を検出した後、前記光検出素子の一端に第１電流量の電流を供給し、前記第２回路は、前記光検出素子の一端に前記第１電流量の電流を供給した後、前記光検出素子の一端に前記第１電流量よりも多い第２電流量の電流を供給する、請求項１に記載の光検出装置。
【請求項3】
光検出素子と、前記光検出素子が光を検出した後、前記光検出素子の一端を初期化電圧に設定するとともに、前記光検出素子の一端に供給される電流を可変可能な可変電流源を有するリセット回路と、
前記光検出素子が光を検出してから前記光検出素子の一端が前記初期化電圧に設定されるまでの間に、前記可変電流源が前記光検出素子の一端に供給する電流を段階的又は連続的に増加させる制御回路と、
それぞれが前記光検出素子を有する複数の画素と、を備え、
前記可変電流源は、
前記光検出素子が光を検出した後、前記光検出素子の一端に第１電流量の電流を供給する第１回路と、
前記光検出素子の一端に前記第１電流量の電流を供給した後、前記光検出素子の一端に前記第１電流量よりも多い第２電流量の電流を供給する第２回路と、
前記光検出素子の一端に前記第２電流量の電流を供給した後、前記光検出素子の一端に前記第２電流量よりも多い第３電流量の電流を供給する第３回路と、を有し、
前記第１回路及び前記第２回路は、２以上の前記画素で共用され、
前記第３回路は、前記複数の画素のそれぞれの内部に設けられる、光検出装置。
【請求項4】
光検出素子と、前記光検出素子が光を検出した後、前記光検出素子の一端を初期化電圧に設定するとともに、前記光検出素子の一端に供給される電流を可変可能な可変電流源を有するリセット回路と、
前記光検出素子が光を検出してから前記光検出素子の一端が前記初期化電圧に設定されるまでの間に、前記可変電流源が前記光検出素子の一端に供給する電流を段階的又は連続的に増加させる制御回路と、
それぞれが前記光検出素子を有する複数の画素と、を備え、
前記可変電流源は、
前記光検出素子が光を検出した後、前記光検出素子の一端に第１電流量の電流を供給する第１回路と、
前記光検出素子の一端に前記第１電流量の電流を供給した後、前記光検出素子の一端に前記第１電流量よりも多い第２電流量の電流を供給する第２回路と、
前記光検出素子の一端に前記第２電流量の電流を供給した後、前記光検出素子の一端に前記第２電流量よりも多い第３電流量の電流を供給する第３回路と、を有し、
前記第２回路は、２以上の前記画素で共用され、
前記第１回路及び前記第３回路は、前記複数の画素のそれぞれの内部に設けられる、光検出装置。
【請求項5】
前記リセット回路は、第１電圧ノードと前記光検出素子の一端との間に接続されており、前記制御回路は、前記前記光検出素子が光を検出してから前記光検出素子の一端が前記初期化電圧に設定されるまでの間に、前記第１電圧ノードと前記光検出素子の一端との間のオン抵抗を変化させる、請求項１に記載の光検出装置。
【請求項6】
前記光検出素子が光を検出して、前記光検出素子の一端が第１電位になると、前記光検出素子の一端を前記第１電位よりも低い第２電位に所定期間維持させるホールド回路を備え、前記制御回路は、前記所定期間が経過した後に、前記光検出素子の一端から他端に流れる電流を段階的又は連続的に増加させる、請求項１乃至５のいずれか一項に記載の光検出装置。
【請求項7】
前記制御回路は、前記所定期間が経過した後に、前記可変電流源から前記光検出素子の一端に供給する電流を第１電流量に設定し、前記光検出素子の一端が前記第１電位より高くて前記初期化電圧より低い第３電位になると、前記可変電流源から前記光検出素子の一端に供給される電流を前記第１電流量よりも多い第２電流量に設定する、請求項６に記載の光検出装置。
【請求項8】
前記制御回路は、前記光検出素子の一端が前記第３電位より高くて前記初期化電圧より低い第４電位になると、前記可変電流源から前記光検出素子の一端に供給される電流を前記第２電流量よりも多い第３電流量に設定する、請求項７に記載の光検出装置。
【請求項9】
前記制御回路は、ホールド期間とアフターパルス率との対応関係を示す複数のグラフに接する包絡線において、前記アフターパルス率が所定の設計値になるときの前記ホールド期間を前記光検出素子のデッドタイムとして設定し、前記ホールド期間は、前記光検出素子が光を検出した後に前記光検出素子の一端の電圧が維持される期間であり、
前記複数のグラフは、前記ホールド期間がそれぞれ異なっており、前記光検出素子が光を検出した後に前記光検出素子の一端に供給される電流を掃引させることにより得られる、請求項６乃至８のいずれか一項に記載の光検出装置。
【請求項10】
前記可変電流源は、前記制御回路から出力される制御信号が入力される制御端子を有し、前記制御端子の電位レベルにより出力電流を制御するトランジスタを有し、前記出力電流は前記光検出素子の一端に供給される、請求項１乃至９のいずれか一項に記載の光検出装置。
【請求項11】
前記可変電流源は、第１トランジスタと、
前記第１トランジスタの出力電流に応じた電流を前記光検出素子の一端に供給する第２トランジスタと、
前記第１トランジスタのドレイン又はソース電位が所定の基準電位に等しくなるように、前記第１トランジスタの制御端子及び前記第２トランジスタの制御端子の電位を制御する差動増幅器と、を有する、請求項１乃至９のいずれか一項に記載の光検出装置。
【請求項12】
前記第１トランジスタのドレイン－ソース間を流れる電流を制御するか、又は前記基準電位を制御することにより、前記第２トランジスタのドレイン－ソース間の電流を制御する、請求項１１に記載の光検出装置。
【請求項13】
前記可変電流源は、制御端子同士が接続される第１トランジスタ及び第２トランジスタを有するカレントミラー回路を有し、前記制御回路から出力される制御信号により前記第１トランジスタの前記第２トランジスタに対するサイズ比を調整して、前記第２トランジスタから前記光検出素子の一端に供給される電流を制御する、請求項１乃至９のいずれか一項に記載の光検出装置。
【請求項14】
前記制御回路から出力される制御信号の電位レベルを変換するレベルシフタを備え、前記可変電流源は、前記レベルシフタで電位レベルが変換された制御信号に基づいて、前記第２トランジスタから前記光検出素子の一端に供給される電流を制御する、請求項１１又は１３に記載の光検出装置。
【請求項15】
一次元又は二次元方向に配置される複数の前記光検出素子と、前記複数の光検出素子のそれぞれに対応して配置される、前記リセット回路を有するアクティブクエンチ回路と、を備え、
前記複数の光検出素子のそれぞれは、アバランシェ・フォトダイオードである、請求項１乃至１４のいずれか一項に記載の光検出装置。
【請求項16】
請求項１乃至１５のいずれか一項に記載の光検出装置を有し、第１の光が対象物で反射された反射光を含む第２の光を受光する受光部と、前記第２の光に対応するデジタル信号を生成するＡＤ変換部と、
前記デジタル信号を記憶する記憶部と、
前記第１の光の投光タイミングと、前記受光部での前記反射光の受光タイミングとに基づいて、前記対象物までの距離を計測する距離計測部と、を備える、電子装置。
【請求項17】
前記第１の光を投光する投光部をさらに備え、前記距離計測部は、前記第１の光の投光タイミングを取得する、請求項１６に記載の電子装置。
【請求項18】
光検出素子にて光を検出し、リセット回路が前記光検出素子が光を検出してから前記光検出素子の一端が初期化電圧に設定されるまでの間に、前記リセット回路内の可変電流源が前記光検出素子の一端に供給する電流を段階的又は連続的に増加させ、
複数の画素のそれぞれが前記光検出素子を有し、
前記可変電流源は、２以上の前記画素で共用され前記光検出素子の一端に供給される電流を生成する第１回路と、前記複数の画素のそれぞれごとに設けられ、前記光検出素子の一端に供給されるとともに前記第１回路よりも電流精度が低い電流を生成する第２回路とにより、前記光検出素子の一端に供給する電流を段階的又は連続的に増加させる、光検出方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一実施形態は、光検出装置、電子装置及び光検出方法に関する。
【背景技術】
【0002】
受光された光を電気信号に変換する光検出素子の一つに、アバランシェフォトダイオード（以下、ＡＰＤ）がある。特に、ＡＰＤをガイガーモードで動作させる場合、ＡＰＤは、光子１個の微弱な光を検出する能力を持っている。ところが、ガイガーモードで動作するＡＰＤは感度が高くなるものの、光子を検知した後に動作状態が変化し、光を高感度に検知できなくなる。このため、ＡＰＤにクエンチ回路を接続して、ＡＰＤのリセットを行う必要がある。クエンチ回路には、パッシブクエンチ回路とアクティブクエンチ回路がある。パッシブクエンチ回路は、ＡＰＤに直列に抵抗素子を接続して、抵抗素子を介してＡＰＤに電流を流すことにより、リセットを行う。パッシブクエンチ回路は、回路構成は簡易であるが、動作が遅いという問題がある。これに対して、アクティブクエンチ回路は、トランジスタ等を用いて強制的にＡＰＤに電流を流すものであり、ＡＰＤのリセット動作を高速に行うことができる。
【0003】
しかしながら、従前のアクティブクエンチ回路では、ＡＰＤのリセットのためにＡＰＤに電流を流している最中にＡＰＤが光を検出すると、ＡＰＤに流れる電流を制御できなくなり、ＡＰＤが過度の発熱を起こして破壊するおそれがある。また、ＡＰＤに大量の電流が流れると、ＡＰＤが発光してしまい、周囲に存在する他のＡＰＤにクロストークによる電流が流れてしまう。
【先行技術文献】
【特許文献】
【0004】
【文献】米国特許公報８，４１０，４１６Ｂ２
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の一態様は、発熱やクロストークを低減させ、微弱な光を高速に検出可能な光検出装置、電子装置及び光検出方法を提供するものである。
【課題を解決するための手段】
【0006】
上記の課題を解決するために、本発明の一実施形態によれば、光検出素子と、
前記光検出素子が光を検出した後、前記光検出素子の一端を初期化電圧に設定するとともに、前記光検出素子の一端に供給される電流を可変可能な可変電流源を有するリセット回路と、
前記光検出素子が光を検出してから前記光検出素子の一端が前記初期化電圧に設定されるまでの間に、前記可変電流源が前記光検出素子の一端に供給する電流を段階的又は連続的に増加させる制御回路と、を備える、光検出装置が提供される。
前記光検出素子が光を検出した後、前記光検出素子の一端を初期化電圧に設定するとともに、前記光検出素子の一端に供給される電流を可変可能な可変電流源を有するリセット回路と、
前記光検出素子が光を検出してから前記光検出素子の一端が前記初期化電圧に設定されるまでの間に、前記可変電流源が前記光検出素子の一端に供給する電流を段階的又は連続的に増加させる制御回路と、を備える、光検出装置が提供される。
【図面の簡単な説明】
【0007】
【図1】第１の実施形態による光検出装置の回路図。
【図4】第２の実施形態による光検出装置の回路図。
【図6】複数のホールド期間の特性曲線を示す図。
【図8】第３の実施形態による光検出装置の回路図。
【図9】可変電流源の第１例の回路図。
【図13】可変電流源の第２例の回路図。
【図14】可変電流源の第３例の回路図。
【図15】レベルシフタと可変電流源の少なくとも一部を統合する第１例の回路図。
【図16】レベルシフタと可変電流源の少なくとも一部を統合する第２例の回路図。
【図17】レベルシフタと可変電流源の少なくとも一部を統合する第３例の回路図。
【図18】第４の実施形態による光検出装置１の主要部の構成を示す回路図。
【図19】可変電流源の第１変形例の回路図。
【図20】可変電流源の第２変形例の回路図。
【図21】光検出装置の模式的なレイアウト図。
【図22】複数のＳｉＰＭとアクティブクエンチ回路群を半導体基板上に配置したレイアウト図。
【図23】光検出装置１を内蔵する受光モジュールを備えた電子装置の概略構成を示すブロック図。
【図24】受光モジュールと信号処理部をパッケージの基板上に実装した例を示す模式的な斜視図。
【発明を実施するための形態】
【0008】
以下、図面を参照して、光検出装置、電子装置及び光検出方法の実施形態について説明する。以下では、光検出装置及び電子装置の主要な構成部分を中心に説明するが、光検出装置及び電子装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
【0009】
【0010】
リセット回路３と制御回路４は、アクティブクエンチ回路５を構成している。アクティブクエンチ回路５は、光検出素子２が光を検出した後に、光検出素子２に対して強制的なリセット動作を行うものである。
【0011】
光検出素子２は、例えばＡＰＤ６である。ＡＰＤ６には、ＡＰＤ６の降伏電圧よりも高い逆バイアス電圧が印加され、ガイガーモードと呼ばれる領域で駆動される。ガイガーモード時のＡＰＤ６の利得は１０５～１０６のオーダで非常に高いため、光子１個の微弱な光でさえ計測可能となる。以下では、光検出素子２としてＡＰＤ６を用いる例を主に説明する。本明細書では、ＡＰＤ６が光を検出することを「発火」と呼ぶ場合がある。
【0012】
図１の光検出装置１では、第１電圧ノードＶhiとＡＰＤ６のカソードとの間に、リセット回路３が接続されている。ＡＰＤ６のアノードは所定の電圧Ｖlowに設定されている。
【0013】
リセット回路３は、ＡＰＤ６が光を検出した後、ＡＰＤ６のカソードを初期化電圧に設定する。初期化電圧は、例えば第１電圧ノードＶhiと同電圧である。リセット回路３は、ＡＰＤ６のカソードに供給される電流を可変可能な可変電流源７を有する。可変電流源７は、制御回路４からの制御信号により、ＡＰＤ６のカソードに供給される電流を調整する。
【0014】
制御回路４は、ＡＰＤ６が光を検出してからＡＰＤ６のカソードが初期化電圧に設定されるまでの間に、リセット回路３からＡＰＤ６のカソードに供給される電流を変化させる。より具体的には、制御回路４は、ＡＰＤ６が光を検出してからＡＰＤ６のカソードが初期化電圧に設定されるまでの間に、リセット回路３がＡＰＤ６のカソードに供給する電流を段階的又は連続的に増やす。これにより、ＡＰＤ６のカソード電圧は段階的又は連続的に引き上げられる。
【0015】
あるいは、制御回路４は、ＡＰＤ６が光を検出してからＡＰＤ６のカソードが初期化電圧に設定されるまでの間に、第１電圧ノードＶhiとＡＰＤ６のカソードとの間のオン抵抗を変化させる。リセット回路３は、オン抵抗が小さいほど、より多くの電流をＡＰＤ６のカソードに供給する。制御回路４は、ＡＰＤ６が光を検出してからＡＰＤ６のカソードが初期化電圧に設定されるまでの間に、リセット回路３のオン抵抗を段階的に又は連続的に小さくする。
【0016】
また、制御回路４は、ＡＰＤ６が光を検出したか否かを示す光検出信号を出力する。制御回路４から出力される光検出信号はアナログ信号であり、図１では不図示のＡ／Ｄ変換器によりデジタル信号に変換される。このデジタル信号は、例えば距離計測に用いることができる。
【0017】
図１の光検出装置１では、ＡＰＤ６のカソードに接続される可変電流源７は１個のみである。したがって、ＡＰＤ６のカソードの寄生容量を小さくでき、ＡＰＤ６のカソード電圧を迅速に初期化電圧に復帰させることができる。このように、図１の光検出装置１は、ＡＰＤ６が光を検出してから、次の光を検出可能になるまでのデッドタイムを短縮できる。
【0018】
図２及び図３は図１のＡＰＤ６のカソードの電圧波形図である。図２の例では、時刻ｔ0でＡＰＤ６が光を検出すると、ＡＰＤ６内部のアバランシェ電流が発生し、ＡＰＤ６のカソード電圧が下がり、時刻ｔ１でＶ０に到達する。リセット回路３は、時刻ｔ１～ｔ２の期間内に第１リセット電流をＡＰＤ６のカソードに供給し、時刻ｔ２～ｔ３の期間内に第２リセット電流をＡＰＤ６のカソードに供給し、時刻ｔ３～ｔ４の期間内に第３リセット電流をＡＰＤ６のカソードに供給する。第２リセット電流は第１リセット電流よりも大きく、第３リセット電流は第２リセット電流よりも大きい。このように、図１の光検出装置１は、ＡＰＤ６のカソードに供給するリセット電流を段階的に増やす。さらに、時刻ｔ４以降ではリセット回路３の設定電流値はゼロ、または第１リセット電流、または第２リセット電流、または異なる第４リセット電流で設定しても良い。
【0019】
図２の時刻ｔ１～ｔ２の期間の長さと、時刻ｔ２～ｔ３の期間の長さと、時刻ｔ３～ｔ４の期間の長さとは任意である。ただし、時刻ｔ１～ｔ２の期間が短いと、ＡＰＤ６の内部で受光により発生された電子－正孔対がＡＰＤ６から排出されない間にＡＰＤ６のカソードに大きな電流が供給されて、ＡＰＤ６が再発火してしまうおそれがある。このため、時刻ｔ１～ｔ２の期間を時刻ｔ２～ｔ３の期間よりも長くするとともに、時刻ｔ２～ｔ３の期間を時刻ｔ３～ｔ４の期間よりも長くするのが望ましい。
【0020】
制御回路４は、ＡＰＤ６のカソード電圧が電圧Ｖ０まで低下すると（時刻ｔ１）、リセット回路３内の可変電流源７から第１リセット電流をＡＰＤ６のカソードに供給させる。これにより、ＡＰＤ６のカソード電圧は図２に示すように緩やかに上昇する。
【0021】
制御回路４は、ＡＰＤ６のカソード電圧が第１閾値電圧Ｖth1になると（時刻ｔ２）、可変電流源７から第２リセット電流をＡＰＤ６のカソードに供給させる。これにより、時刻ｔ２～ｔ３の期間内のＡＰＤ６のカソード電圧の上昇度合いは時刻ｔ１～ｔ２の期間内の上昇度合いよりも大きくなる。ちなみに、Ｖth1の代わりに、時間ｔ１～ｔ２の期間内のカソード電圧を固定値に設定しても良い。
【0022】
制御回路４は、ＡＰＤ６のカソード電圧が第２閾値電圧Ｖth2になると（時刻ｔ３）、可変電流源７から第３リセット電流をＡＰＤ６のカソードに供給させる。これにより、時刻ｔ４でＡＰＤ６のカソード電圧は初期化電圧Vhiになる。時刻ｔ３～ｔ４の期間内のＡＰＤ６のカソード電圧の上昇度合いは時刻ｔ２～ｔ３の期間内の上昇度合いよりも大きくなる。
【0023】
図２では、３段階に分けて段階的にリセット電流を増やしているが、図３に示すように、２段階に分けて段階的にリセット電流を増やしてもよい。図３の例では、時刻ｔ0でＡＰＤ６が光を検出すると、ＡＰＤ６内部のアバランシェ電流が発生し、ＡＰＤ６のカソード電圧が下がり、時刻ｔ１でＶ０に到達する。リセット回路３は、時刻ｔ１～ｔ２の期間内に第１リセット電流をＡＰＤ６のカソードに供給し、時刻ｔ２～ｔ３の期間内に第２リセット電流をＡＰＤ６のカソードに供給する。図３の時刻ｔ１～ｔ２の期間の長さと時刻ｔ２～ｔ３の期間の長さは任意であるが、ＡＰＤ６の再発火を防止する観点では、時刻ｔ１～ｔ２の期間を時刻ｔ２～ｔ３の期間よりも長くしてもよい。
【0024】
図３の場合、制御回路４は、ＡＰＤ６のカソード電圧が電圧Ｖ０まで低下すると（時刻ｔ１）、可変電流源７から第１リセット電流をＡＰＤ６のカソードに供給させる。ＡＰＤ６のカソード電圧が閾値電圧Ｖthまで上がると（時刻ｔ２）、制御回路４は可変電流源７から第２リセット電流をＡＰＤ６のカソードに供給させる。これにより、時刻ｔ４でＡＰＤ６のカソード電圧は初期化電圧Ｖhiになる。
【0025】
このように、第１の実施形態では、ＡＰＤ６が光を検出すると、リセット回路３内の可変電流源７からＡＰＤ６のカソードに供給される電流を段階的又は連続的に増やすため、ＡＰＤ６の再発火を抑制しつつ、ＡＰＤ６が光を検出してから、次に光を検出可能になるまでのデッドタイムを短縮できる。
【0026】
また、本実施形態では、ＡＰＤ６のカソードに接続される可変電流源７を１個だけとすることで、ＡＰＤ６のカソードの寄生容量を小さくすることができる。よって、ＡＰＤ６のカソード電圧を迅速に初期化電圧に復帰させることができる。また、本実施形態では、光検出装置１を小さい回路規模で実現できるため、多数の光検出装置１を同一の半導体基板上に配置する集積化が容易になる。
【0027】
（第２の実施形態）
第２の実施形態に係る光検出装置１は、ＡＰＤ６が光を検出すると、ＡＰＤ６のカソード電圧を一定に維持するホールド期間を設けるものである。
第２の実施形態に係る光検出装置１は、ＡＰＤ６が光を検出すると、ＡＰＤ６のカソード電圧を一定に維持するホールド期間を設けるものである。
【0028】
【0029】
【0030】
ホールド回路８は、ＡＰＤ６が光を検出して、ＡＰＤ６のカソード電圧が電圧Ｖｔｈ以下に低下すると、ＡＰＤ６のカソード電圧を電圧Ｖ０よりも低い電圧ＶAQまで低下させ、その状態で所定期間の間（時刻ｔ１～ｔ２）、電圧ＶAQを維持する。所定期間は、ホールド期間とも呼ばれる。
【0031】
ホールド回路８は、例えばＮＭＯＳトランジスタＱ１を有する。このトランジスタＱ１のドレインはＡＰＤ６のカソードに接続され、ソースは電圧ＶAQに設定されている。このトランジスタＱ１のゲートには、制御回路４からのホールド制御信号が入力される。
【0032】
ホールド制御信号は、制御回路４内のホールド制御回路４ａで生成される。図５に示すように、ホールド制御回路４ａは、ＡＰＤ６のカソード電圧が電圧Ｖth以下に低下した時刻ｔ１から、ホールド期間（時刻ｔ１～ｔ２）の間、ホールド制御信号をハイレベルに維持する。これにより、ホールド制御信号がハイレベルの期間は、ＡＰＤ６のカソード電圧は電圧ＶAQを維持する。
【0033】
時刻ｔ２になると、制御回路４は、ホールド信号をローレベルに制御しトランジスタＱ１をオフにしながら、可変電流源７から第１リセット電流をＡＰＤ６のカソードに供給させる。第１リセット電流は、図２や図３の第１リセット電流よりも大きな電流である。このため、図５では、より短時間でＡＰＤ６のカソード電圧を引き上げることができる。ちなみに、ｔ１～ｔ２の間に可変電流源７から第１リセット電流をＡＰＤ６のカソードに供給しても、第１リセット電流はトランジスタＱ１が引き込める電流よりも小さいため、ＡＰＤ６のカソード電圧がＶAQ付近に維持できる。この場合、電流を無駄にＶhiからトランジスタＱ１を介してＶAQに流すことになるが、制御回路４の制御を簡易化することができる。
【0034】
ＡＰＤ６のカソード電圧が閾値電圧Ｖthまで上昇すると、制御回路４は、可変電流源７から第２リセット電流をＡＰＤ６のカソードに供給させる。これにより、ＡＰＤ６のカソードは、初期化電圧（例えば電圧Ｖhi）に復帰する。
【0035】
ホールド回路８を設ける理由は以下の通りである。ＡＰＤ６が光を検出すると、ＡＰＤ６の内部に電子－正孔対が生成され、電子又は正孔によるアバランシェ電流が生じて、大量の電子－正孔対が生成される。これがＡＰＤ６の発火現象である。大量の電子－正孔対が発生することでＡＰＤ６両端の電位差がＡＰＤ６のブレークダウン電圧以下に低下し、アバランシェ電流が止まる。ＡＰＤ６が発火した後、ＡＰＤ６の内部の電子及び正孔を排出し終わらない間にＡＰＤ６のカソードが発火できる電圧（ＡＰＤ６の両端の電位差がブレークダウン電圧以上になるカソード電圧）に復帰すると、光を検出しないにもかかわらずＡＰＤ６の内部に再びアバランシェ電流が流れて、再発火するおそれがある。これはアフターパルス現象と呼ばれる。ＡＰＤ６が光を検出してから、次に光を検出可能になるまでのデッドタイムを短くすると、ＡＰＤ６の内部の電子及び正孔を排出し終わらない間にアバランシェ電流が流れるおそれがあり、アフターパルス現象が起きやすくなる。
【0036】
図４の光検出装置１では、ＡＰＤ６が光を検出して、ＡＰＤ６のカソード電圧がＶth以下に下がったときに、ホールド回路８内のトランジスタＱ１をオンして、ＡＰＤ６のカソード電圧を電圧ＶAQまで引き下げる。ＡＰＤ６のカソード電圧を電圧Ｖ０よりも低い電圧ＶAQにすることで、トランジスタＱ１を介してＡＰＤ６内部の電子－正孔対を迅速に引き抜くことができる。よって、時刻ｔ２～ｔ３では、図２や図３の第１リセット電流よりも大きな電流を可変電流源７からＡＰＤ６のカソードに供給しても、ＡＰＤ６にアバランシェ電流が流れなくなる。ＡＰＤ６に大きな電流を流せるということは、ＡＰＤ６のカソード電圧を初期化電圧に設定するまでの時間を短縮できることを意味し、デッドタイムを短縮できる。
【0037】
上述したホールド期間は、光検出装置１を動作させる前に事前に設定される。図６と図７はホールド期間の設定方法の一例を示す図である。図６は複数のホールド期間の特性曲線を示している。図６の横軸はデッドタイムＤＴ、縦軸はアフターパルス率である。図６の各曲線ｗ１～ｗ３は、予め設定した複数のホールド期間Ｔ１～Ｔ３のそれぞれについて、第１リセット電流を掃引した場合の、デッドタイムとアフターパルス率の対応関係を示している。図６の曲線ｗ４は、曲線ｗ１～ｗ３を含む複数の曲線のアフターパルス率が最小になる点を繋いだ包絡線である。なお、図６では、３つの曲線ｗ１～ｗ３を図示しているが、実際には、それぞれホールド期間が異なる多数の曲線のアフターパルス率が最小になる点を繋いで包絡線が生成される。
【0038】
図７は、図６の包絡線上の各点におけるアフターパルス率、ホールド期間、及び第１リセット電流の対応関係をリスト化した図である。図７の各データは、実際に測定又はシミュレーションにより得られたデータでもよいし、測定又はシミュレーションにより得られた複数のデータを補間して生成されたデータを含んでいてもよい。
【0039】
ホールド期間を設定する場合は、アフターパルス率の設計値に近似するアフターパルス率を有する曲線を選択する。具体的には、アフターパルス率の設計値Ｘが図７のリスト中のアフターパルス率Ｘ２とＸ３の間の値の場合、Ｘ２とＸ３のうち設計値Ｘにより近い方（例えばＸ３）を選択し、選択したアフターパルス率に対応するホールド期間Ｔ３と第１リセット電流Ｉ３を選択する。あるいは、アフターパルス率の設計値Ｘに近いアフターパルス率Ｘ２とＸ３と、対応するホールド期間Ｔ２、Ｔ３と第１リセット電流Ｉ２、Ｉ３を用いて補間処理を行って、設計値Ｘに対応するホールド期間Ｔと、対応する第１リセット電流を求める。
【0040】
このように、第２の実施形態では、ＡＰＤ６が光を検出してＡＰＤ６のカソード電圧が電圧Ｖ０まで低下すると、ホールド回路８にてＡＰＤ６のカソード電圧をさらに低い電圧ＶAQまで低下させた状態で、予め定めたホールド期間の間、その電圧を維持する。これにより、ホールド期間内にＡＰＤ６の内部の電子及び正孔を迅速かつ十分に引き抜くことができる。よって、ホールド期間が終わった後に、ＡＰＤ６のカソードに可変電流源７から大きな電流を供給しても、ＡＰＤ６にアバランシェ電流が流れるおそれがなくなり、デッドタイムを短縮できる。
【0041】
（第３の実施形態）
図１や図４の可変電流源７と制御回路４には、互いに異なる電源電圧が供給される場合がある。例えば、可変電流源７は、ＡＰＤ６のカソードを初期化電圧に引き上げることから、制御回路４よりも高い電源電圧が供給される場合がある。この場合、図１や図４の可変電流源７の入力ノードと制御回路４の出力ノードは互いに異なる電位レベルになり、可変電流源７の入力ノードと制御回路４の出力ノードを直接接続できなくなる。
図１や図４の可変電流源７と制御回路４には、互いに異なる電源電圧が供給される場合がある。例えば、可変電流源７は、ＡＰＤ６のカソードを初期化電圧に引き上げることから、制御回路４よりも高い電源電圧が供給される場合がある。この場合、図１や図４の可変電流源７の入力ノードと制御回路４の出力ノードは互いに異なる電位レベルになり、可変電流源７の入力ノードと制御回路４の出力ノードを直接接続できなくなる。
【0042】
例えば、可変電流源７の電源電圧が制御回路４の電源電圧よりも高い場合、図１や図４の可変電流源７の入力ノードの電位レベルは、制御回路４の出力ノードの電位レベルより高くなる。このため、制御回路４から出力された制御信号にて可変電流源７の電流を制御する場合、制御信号の電位レベルの変換が必要となる。
【0043】
【0044】
レベルシフタ１１は、制御回路４から出力された制御信号の信号レベル、具体的には電位レベルの変換を行う。レベルシフタ１１でレベル変換された制御信号は、可変電流源７に入力されて、可変電流源７から出力される電流が制御される。
【0045】
なお、図４の光検出装置１にレベルシフタ１１を追加して、図４の光検出装置１内の制御回路４から出力された制御信号の電位レベルをレベルシフタ１１で変換してから、可変電流源７に入力してもよい。後述するように、レベルシフタ１１と可変電流源７の少なくとも一部を統合することも可能である。
【0046】
このように、第３の実施形態では、制御回路４から出力された制御信号の電位レベルを変換するレベルシフタ１１を設けて、レベル変換後の制御信号にて可変電流源７の電流を制御する。このため、可変電流源７と制御回路４に互いに異なる電源電圧が供給される場合であっても、制御回路４によって可変電流源７を制御できる。
【0047】
（第４の実施形態）
第１～第３の実施形態による可変電流源７の内部構成には種々の構成が考えられる。以下では、可変電流源７の代表的な構成を説明する。
第１～第３の実施形態による可変電流源７の内部構成には種々の構成が考えられる。以下では、可変電流源７の代表的な構成を説明する。
【0048】
（可変電流源７の第１例）
図９は可変電流源７の第１例の回路図である。図９の可変電流源７は、ＰＭＯＳトランジスタＱ２を有する。図９のトランジスタＱ２のゲートには、制御回路４からの制御信号が入力される。制御信号は図８のように、レベルシフタ１１でレベル変換した後の制御信号でもよい。図９のトランジスタＱ２のソースは第１電圧ノードＶhiに接続され、ドレインから出力された電流がＡＰＤ６のカソードに供給される。
図９は可変電流源７の第１例の回路図である。図９の可変電流源７は、ＰＭＯＳトランジスタＱ２を有する。図９のトランジスタＱ２のゲートには、制御回路４からの制御信号が入力される。制御信号は図８のように、レベルシフタ１１でレベル変換した後の制御信号でもよい。図９のトランジスタＱ２のソースは第１電圧ノードＶhiに接続され、ドレインから出力された電流がＡＰＤ６のカソードに供給される。
【0049】
【0050】
可変電流源７の電流は、α(Ｖgs－Ｖth)2で表される。ＶthはトランジスタＱ２の閾値電圧、αはトランジスタＱ２のゲート－ソース間電圧ＶgsからトランジスタＱ２のドレイン－ソース間電流を求める係数である。αとＶthは、半導体プロセスやトランジスタＱ２のサイズにより決まる定数である。
【0051】
このように、図１０の可変電流源７の電流は、α(Ｖgs－Ｖth)2の式からわかるように、制御信号、すなわちＶgsが小さい間は少しずつ変化し、制御信号が大きくなるほど、変化量が大きくなる。
【0052】
図９は可変電流源７をＰＭＯＳトランジスタＱ２で構成する例を示したが、図１１のようにＮＭＯＳトランジスタＱ３を用いて構成してもよい。図１１は図９の一変形例による可変電流源７の回路図、図１２は図１１の可変電流源７の特性図である。図１２の横軸は図１１のトランジスタＱ３のドレイン－ソース間電圧Ｖds、縦軸はゲート－ソース間電圧Ｖgsである。
【0053】
【0054】
（可変電流源７の第２例）
図１３は可変電流源７の第２例の回路図である。図１３の可変電流源７は、カレントミラー回路を構成する２つのＰＭＯＳトランジスタＱ４、Ｑ５と、オペアンプ（差動増幅器）１２と、可変抵抗１３とを有する。
図１３は可変電流源７の第２例の回路図である。図１３の可変電流源７は、カレントミラー回路を構成する２つのＰＭＯＳトランジスタＱ４、Ｑ５と、オペアンプ（差動増幅器）１２と、可変抵抗１３とを有する。
【0055】
可変抵抗１３の抵抗値は、制御回路４から出力される制御信号により制御される。可変抵抗１３は、トランジスタＱ４のドレインと接地ノードの間に接続されている。オペアンプ１２の正側入力端子には、トランジスタＱ４のドレインと可変抵抗１３の一端が接続されている。オペアンプ１２の負側入力端子には基準電圧Ｖrefが入力されている。
【0056】
オペアンプ１２の出力端子は、トランジスタＱ４、Ｑ５の両ゲートに接続されている。トランジスタＱ４、Ｑ５の両ソースは第１電圧ノードＶhiに接続されている。トランジスタＱ５のドレインから出力された電流がＡＰＤ６のカソードに供給される。
【0057】
図１３の可変電流源７内のオペアンプ１２は、可変抵抗１３の一端側（トランジスタＱ４のドレイン）電圧が基準電圧Ｖrefと等しくなるように帰還制御を行う。可変抵抗１３の抵抗値は、制御回路４から出力される制御信号により変化する。オペアンプ１２は、可変抵抗１３の一端側電圧と基準電圧Ｖrefとの電圧差に応じた信号を出力する。この信号はトランジスタＱ４、Ｑ５の両ゲートに入力され、トランジスタＱ４のドレイン電圧、すなわち可変抵抗１３の一端側電圧が変化し、オペアンプ１２の負側入力端子に帰還される。
【0058】
制御回路４からの制御信号が変化すると、可変抵抗１３の抵抗値が変化して、可変抵抗１３を流れる電流が変化する。オペアンプ１２は、正側入力端子と負側入力端子の電位が等しくなるように帰還制御を行うため、トランジスタＱ５のドレインからは、可変抵抗１３を流れる電流に比例した電流が出力されて、ＡＰＤ６のカソードに供給される。トランジスタＱ４、Ｑ５のサイズが同じであれば、可変抵抗１３を流れる電流と同じ電流がトランジスタＱ５のドレインからＡＰＤ６のカソードに供給される。
【0059】
このように、図１３の可変電流源７では、制御回路４からの制御信号によって可変抵抗１３の抵抗値を制御でき、これにより、可変電流源７からＡＰＤ６のカソードに供給される電流を制御できる。
【0060】
図１３の可変電流源７の一変形例として、可変抵抗１３を抵抗値が固定の抵抗とし、かつ制御回路４からの制御信号により、基準電圧Ｖrefの電圧レベルを制御してもよい。この場合、基準電圧Ｖrefの電圧レベルに応じて抵抗の一端側電圧レベルが変化し、これにより、抵抗を流れる電流が変化し、可変電流源７からＡＰＤ６のカソードに供給される電流も変化する。
【0061】
【0062】
トランジスタＱ４ａは、制御信号によりサイズを可変させることができ、これにより駆動能力を可変させることができる。すなわち、トランジスタＱ４ａは、制御信号により、そのドレイン電流を可変させることができる。トランジスタＱ４ａとＱ５はカレントミラー回路を構成しているため、制御信号によりトランジスタＱ４ａのドレイン電流が変化すると、そのドレイン電流に比例した電流がトランジスタＱ５のドレインから出力される。
【0063】
トランジスタＱ４ａを、並列接続された複数の子トランジスタで構成し、制御回路４からの制御信号により、複数の子トランジスタのうち任意の数の子トランジスタを選択できるようにすることで、制御信号によりトランジスタＱ４ａのサイズを可変させ、トランジスタＱ４ａのドレイン電流を変化させることができる。
【0064】
電流源１４は、トランジスタＱ４ａのドレインと接地ノードの間に接続されている。制御信号により、トランジスタＱ４ａのドレイン電流を可変させる場合、そのドレイン電流と同じ電流を電流源１４に流すようにする。よって、電流源１４は、制御信号により電流を可変できる可変電流源である。
【0065】
（レベルシフタ１１と可変電流源７を統合する第１例）
図８の光検出装置１はレベルシフタ１１を備えているが、レベルシフタ１１と可変電流源７の少なくとも一部を統合する構成も考えられる。
図８の光検出装置１はレベルシフタ１１を備えているが、レベルシフタ１１と可変電流源７の少なくとも一部を統合する構成も考えられる。
【0066】
【0067】
制御回路４は低耐圧の部品で構成可能であるが、可変電流源１５は高耐圧の部品で構成する必要がある。トランジスタＱ６は、可変電流源７を構成するＰＭＯＳトランジスタＱ７とカレントミラー回路を構成している。トランジスタＱ６とＱ７の両ソースは第１電圧ノードＶhiに接続されている。トランジスタＱ６のゲートは、トランジスタＱ６のドレイン、可変電流源１５の一端、及びトランジスタＱ７のゲートと接続されている。
【0068】
可変電流源１５から出力される電流は、制御回路４からの制御信号により制御される。可変電流源１５を流れる電流が変化すると、トランジスタＱ６のドレイン電流が変化し、トランジスタＱ６とカレントミラー回路を構成するトランジスタＱ７のドレイン電流も変化する。トランジスタＱ７のドレイン電流は、ＡＰＤ６のカソードに供給される。
【0069】
（レベルシフタ１１と可変電流源７を統合する第２例）
図１６はレベルシフタ１１と可変電流源７の少なくとも一部を統合する第２例の回路図である。図１６のレベルシフタ１１は、ＰＭＯＳトランジスタＱ６と、ＮＭＯＳトランジスタＱ８、Ｑ９と、可変電流源１６とを有する。
図１６はレベルシフタ１１と可変電流源７の少なくとも一部を統合する第２例の回路図である。図１６のレベルシフタ１１は、ＰＭＯＳトランジスタＱ６と、ＮＭＯＳトランジスタＱ８、Ｑ９と、可変電流源１６とを有する。
【0070】
トランジスタＱ６とＱ８は、第１電圧ノードＶhiと接地ノードの間にカスコード接続されている。トランジスタＱ６は、可変電流源７を構成するＮＭＯＳトランジスタＱ７とカレントミラー回路を構成している。トランジスタＱ６とＱ７の両ソースは第１電圧ノードＶhiに接続されている。トランジスタＱ７のドレイン電流は、ＡＰＤ６のカソードに供給される。
【0071】
トランジスタＱ８は、トランジスタＱ９とカレントミラー回路を構成している。トランジスタＱ８とＱ９の両ソースは接地ノードに接続されている。トランジスタＱ９のドレインと第２電圧ノードＶlogicの間には可変電流源１６が接続されている。可変電流源１６から出力される電流は、制御回路４からの制御信号により制御される。電圧Ｖlogicは電圧Ｖhiよりも低い電圧であり、トランジスタＱ８、Ｑ９を有するカレントミラー回路により、電圧レベルの変換を行う。制御回路４と可変電流源１６は、低耐圧の部品で構成可能であるのに対して、トランジスタＱ６とＱ７は高耐圧のトランジスタにする必要がある。
【0072】
可変電流源１６が、制御回路４からの制御信号に応じた電流を出力すると、その電流はトランジスタＱ９のソースに流れ、その電流に比例した電流がトランジスタＱ８のソースと、トランジスタＱ６のドレインに流れる。これにより、トランジスタＱ６のドレイン電流に比例した電流がトランジスタＱ７のドレインに流れて、ＡＰＤ６のカソードに供給される。図１６内の２つのカレントミラー回路のカレントミラー比が１：１であれば、可変電流源１６から出力される電流と同じ電流がトランジスタＱ７のドレインからＡＰＤ６のカソードに供給される。
【0073】
（レベルシフタ１１と可変電流源７を統合する第３例）
図１７はレベルシフタ１１と可変電流源７の少なくとも一部を統合する第３例の回路図である。図１７のレベルシフタ１１は、ＰＭＯＳトランジスタＱ６と、ＮＭＯＳトランジスタＱ８、Ｑ９と、第１可変電流源１６と、第２可変電流源１７とを有する。
図１７はレベルシフタ１１と可変電流源７の少なくとも一部を統合する第３例の回路図である。図１７のレベルシフタ１１は、ＰＭＯＳトランジスタＱ６と、ＮＭＯＳトランジスタＱ８、Ｑ９と、第１可変電流源１６と、第２可変電流源１７とを有する。
【0074】
トランジスタＱ６とＱ８は、第１電圧ノードＶhiと接地ノードの間にカスコード接続されている。トランジスタＱ６は、可変電流源７を構成するＮＭＯＳトランジスタＱ７とカレントミラー回路を構成している。
【0075】
トランジスタＱ９は、トランジスタＱ８とカレントミラー回路を構成している。トランジスタＱ９のドレインと第２電圧ノードＶlogicとの間には第１可変電流源１６が接続されている。トランジスタＱ９のソースは接地されている。トランジスタＱ８のドレインと接地ノードの間には、第２可変電流源１７が接続されている。
【0076】
第１可変電流源１６と第２可変電流源１７は、制御回路４からの制御信号により電流を制御する。第１可変電流源１６は低耐圧の電流源であるのに対し、第２可変電流源１７は高耐圧の電流源である。
【0077】
制御回路４からの制御信号により、第１可変電流源１６から出力される電流が変化すると、トランジスタＱ９のドレイン－ソース間の電流も変化し、トランジスタＱ６とカレントミラー回路を構成するトランジスタＱ８のドレイン－ソース間の電流も変化する。
【0078】
また、制御回路４からの制御信号により、第２可変電流源１７から出力される電流も変化する。トランジスタＱ８のドレイン－ソース間の電流と第２可変電流源１７の電流を合わせた電流がトランジスタＱ６のソース－ドレイン間に流れる。よって、トランジスタＱ６とカレントミラー回路を構成するトランジスタＱ７のドレイン電流が変化し、そのドレイン電流がＡＰＤ６のカソードに供給される。
【0079】
第１可変電流源１６とトランジスタＱ９は、ＡＰＤ６が光を検出した直後の第１リセット電流を生成する。第１リセット電流は小さく、リセット時間が長いために電流の誤差がリセット時間の誤差に大きく影響し、電流の精度が要求されるため、低耐圧小型なトランジスタで構成することで複雑な構造でもサイズが小さい第１可変電流源１６とトランジスタＱ９で生成される。これに対して、第２リセット電流は大きくリセット時間が短いため、電流の誤差があってもリセット時間の誤差が小さく、第２リセット電流はそれほど精度が要求されないため、例えば図１１に示す簡易な回路で第２可変電流源１７を構成しても良い。
【0080】
このように、第３の実施形態では、種々の回路構成にて可変電流源７を実現できる。また、レベルシフタ１１と可変電流源７の少なくとも一部を統合することにより、精度が要求されない部分は簡易な回路構成とし、精度が要求される部分は複雑な回路構成とすることで、必要最小限の回路規模で光検出装置１を構成できる。
【0081】
（第４の実施形態）
第１～第３の実施形態による光検出装置１を一つの画素として、二元方向に複数個ずつ画素を配置した受光センサを構成することができる。受光センサは、例えば対象物までの距離を計測する目的で使用できる。距離計測精度を向上させるには、画素数を増やす必要があるが、そのためには、画素サイズをできるだけ小さくしなければならない。また、画素数が増えると、消費電力が増えるため、低消費電力の画素構造にするのが望ましい。以下に説明する第４の実施形態による光検出装置１は、画素サイズを小さくする工夫を施したものである。
第１～第３の実施形態による光検出装置１を一つの画素として、二元方向に複数個ずつ画素を配置した受光センサを構成することができる。受光センサは、例えば対象物までの距離を計測する目的で使用できる。距離計測精度を向上させるには、画素数を増やす必要があるが、そのためには、画素サイズをできるだけ小さくしなければならない。また、画素数が増えると、消費電力が増えるため、低消費電力の画素構造にするのが望ましい。以下に説明する第４の実施形態による光検出装置１は、画素サイズを小さくする工夫を施したものである。
【0082】
図１８は第４の実施形態による光検出装置１の主要部の構成を示す回路図であり、リセット回路３内の可変電流源７の回路構成を示している。
【0083】
図１８の可変電流源７は、複数の画素ＰＸで共用される第１回路８１と、画素ＰＸごとに設けられる第２回路８２とを有する。
【0084】
第１回路８１は、ＡＰＤ６が光を検出した直後に動作し、ＡＰＤ６のカソードに第１電流量の電流を供給する。以下では、ＡＰＤ６に供給される第１電流量の電流を第１リセット電流と呼ぶ。
【0085】
第２回路８２は、ＡＰＤ６のカソードに第１電流量よりも多い第２電流量の電流を供給する。以下では、ＡＰＤ６に供給される第２電流量の電流を第２リセット電流と呼ぶ。
【0086】
第１回路８１は、電流源８４とＮＭＯＳトランジスタＱ９を有する。第２回路８２は、カレントミラー回路を構成するＰＭＯＳトランジスタＱ６、Ｑ７と、ＮＭＯＳトランジスタＱ８、Ｑ１０とを有する。
【0087】
第１回路８１内のトランジスタＱ９と第２回路８２内のトランジスタＱ８はカレントミラー回路を構成している。トランジスタＱ９のドレインは電流源８４に接続され、トランジスタＱ８、Ｑ９の両ソースは接地されている。
【0088】
トランジスタＱ６、Ｑ８は、第１電圧ノードＶhiと接地ノードの間にカスコード接続されている。トランジスタＱ１０のゲートには制御回路４からの制御信号が入力される。トランジスタＱ１０のドレインはトランジスタＱ６、Ｑ７のゲートと、トランジスタＱ６、Ｑ８の両ドレインに接続されている。トランジスタＱ１０のソースは接地されている。トランジスタＱ１０は、ＡＰＤ６のカソード電圧が閾値電圧Ｖth以上になるとオンし、ドレイン－ソース間に第２リセット電流から第１リセット電流を減じた電流量の電流を流す。このとき、トランジスタＱ８のドレイン－ソース間には第１リセット電流が流れるため、トランジスタＱ６のドレイン－ソース間には、第２リセット電流が流れる。トランジスタＱ６とＱ７のカレントミラー比が１：１の場合には、トランジスタＱ７のドレイン－ソース間には第２ドレイン電流が流れ、この電流がＡＰＤ６のカソードに供給される。
【0089】
ＡＰＤ６が光を検出した直後は、第１回路８１内の電流源８４からの電流がトランジスタＱ９のドレイン－ソース間に流れ、トランジスタＱ９とカレントミラー回路を構成するトランジスタＱ８に、トランジスタＱ９のソース電流に比例した電流が流れる。この電流はトランジスタＱ６のソース－ドレイン間に流れる。この電流は、トランジスタＱ６とカレントミラー回路を構成するトランジスタＱ９のドレインにも流れる。トランジスタＱ８、Ｑ９のカレントミラー比と、トランジスタＱ６、Ｑ７のカレントミラー比がいずれも１：１の場合、トランジスタＱ９のドレイン－ソース間に流れる第１リセット電流と同じ電流量の第１リセット電流がトランジスタＱ７のドレイン－ソース間に流れ、この電流がＡＰＤ６のカソードに供給される。
【0090】
その後、制御回路４からの制御信号により、トランジスタＱ１０がオンして、トランジスタＱ１０のドレイン－ソース間に、第２リセット電流から第１リセット電流を減じた電流量の電流が流れると、トランジスタＱ６のドレイン－ソース間には第２リセット電流が流れ、この電流がＡＰＤ６のカソードに供給される。
【0091】
図１８では、第１リセット電流を生成する第１回路８１を複数の画素ＰＸで共用し、第２リセット電流を生成する第２回路８２を画素ＰＸごとに設ける例を示したが、リセット回路３内の可変電流源７の回路構成には種々の変形例が考えられる。以下では、代表的な変形例（第１変形例と第２変形例）を順に説明する。
【0092】
【0093】
第１回路８１は、図１８の第１回路８１と同様に構成されており、電流源８４とＮＭＯＳトランジスタＱ９を有する。図１９の電流源８４は、図１８の電流源８４と同じであり、電流源８４から出力された電流は、トランジスタＱ９のドレイン－ソース間に流れる。この電流は、第１電流量の第１リセット電流である。第１回路８１は、２以上の画素ＰＸで共用される。トランジスタＱ９のソースは接地されており、ゲートとドレインは互いに接続されている。トランジスタＱ９は、第３回路８３内のＮＭＯＳトランジスタＱ８とカレントミラー回路を構成している。
【0094】
第２回路８２は、電流源８５とＮＭＯＳトランジスタＱ１１を有する。電流源８５から出力された電流は、トランジスタＱ１１のドレイン－ソース間に流れる。この電流は、第２リセット電流と第１リセット電流の差分の電流である。トランジスタＱ１１のソースは接地されており、ゲートとドレインは互いに接続されている。トランジスタＱ１１は、第３回路８３内のＮＭＯＳトラにスタＱ１２とカレントミラー回路を構成している。第２回路８２は、２以上の画素ＰＸで共用される。
【0095】
第３回路８３は、ＰＭＯＳトランジスタＱ６、Ｑ７からなるカレントミラー回路と、ＮＭＯＳトランジスタＱ８、Ｑ１０及びＱ１２と、切替回路８６とを有する。第３回路８３は、画素ＰＸごとに設けられる。
【0096】
トランジスタＱ６～Ｑ８とＱ１０の接続は、図１８と同様である。トランジスタＱ１２のドレインはトランジスタＱ６、Ｑ８の両ドレインに接続されている。トランジスタＱ１２のソースは接地されている。
【0097】
トランジスタＱ１２のゲートと第２回路８２内のトランジスタＱ１１のゲートは、切替回路８６を介して接続されており、切替回路８６がオンの場合には、トランジスタＱ１１、Ｑ１２はカレントミラー回路を構成する。切替回路８６は、制御回路４からの制御信号によりオンまたはオフする。ＡＰＤ６のカソード電圧が第１閾値電圧Ｖth1以上かつ第２閾値電圧Ｖth2未満のときに切替回路８６はオンし、ＡＰＤ６のカソード電圧が第１閾値電圧Ｖth1未満、又は第２閾値電圧Ｖth1以上のときに切替回路８６はオフする。
【0098】
以下では、図１９の可変電流源７内のすべてのカレントミラー回路のカレントミラー比が１：１である例を説明する。
【0099】
ＡＰＤ６が光を検出した直後は、第１回路８１内のトランジスタＱ９のドレイン－ソース間に第１リセット電流が流れる。トランジスタＱ９は、第３回路８３内のトランジスタＱ８とカレントミラー回路を構成しており、トランジスタＱ８のドレイン－ソース間とトランジスタＱ６のソース－ドレイン間にも電流が流れる。トランジスタＱ６はトランジスタＱ７とカレントミラー回路を構成しているため、トランジスタＱ７のドレインに第１リセット電流が流れて、ＡＰＤ６のカソードに供給される。
【0100】
ＡＰＤ６のカソード電圧が第１閾値電圧Ｖth1に到達すると、切替回路８６がオンし、トランジスタＱ１１のドレイン－ソース間電流と同じ電流（第２リセット電流－第１リセット電流）がトランジスタＱ１２のドレイン－ソース間に流れる。このとき、トランジスタＱ８のドレイン－ソース間には第１リセット電流が流れている。よって、トランジスタＱ６のドレイン－ソース間には、トランジスタＱ１２のドレイン－ソース間を流れる電流（第２リセット電流－第１リセット電流）と、トランジスタＱ８のドレイン－ソース間を流れる第１リセット電流を合成した電流である第２リセット電流が流れる。よって、トランジスタＱ６とカレントミラー回路を構成するトランジスタＱ７のドレインには、第２リセット電流が流れて、ＡＰＤ６のカソードに供給される。
【0101】
その後、ＡＰＤ６のカソード電圧が第２閾値電圧Ｖth2に到達すると、トランジスタＱ１２がオンするとともに、切替回路８６はオフする。これにより、トランジスタＱ１０のドレイン－ソース間には第３リセット電流－第１リセット電流が流れる。このとき、トランジスタＱ８のドレイン－ソース間には第１リセット電流が流れるため、両電流を合算した第３リセット電流がトランジスタＱ６のドレイン－ソース間に流れる。よって、トランジスタＱ６とカレントミラー回路を構成するトランジスタＱ９のドレインには第３リセット電流が流れて、ＡＰＤ６のカソードに供給される。
【0102】
（第２変形例）
図２０は可変電流源７の第２変形例の回路図である。図２０の可変電流源７は、第１回路８１、第２回路８２、及び第３回路８３を有する。第１回路８１は２以上の画素ＰＸで共用され、第２回路８２と第３回路８３は画素ＰＸごとに設けられる。
図２０は可変電流源７の第２変形例の回路図である。図２０の可変電流源７は、第１回路８１、第２回路８２、及び第３回路８３を有する。第１回路８１は２以上の画素ＰＸで共用され、第２回路８２と第３回路８３は画素ＰＸごとに設けられる。
【0103】
第１回路８１は、電流源８７とＮＭＯＳトランジスタＱ１１を有する。トランジスタＱ１１のドレインは電流源８７に接続され、ソースは接地されている。トランジスタＱ１１のゲートは、第２回路８２内の切替回路８６を介して、トランジスタＱ１０のゲートに接続されている。切替回路８６がオンのときは、トランジスタＱ１１とＱ１０はカレントミラー回路を構成する。電流源８７は、第２リセット電流から第１リセット電流を減じた電流量の電流を出力する。この電流は、トランジスタＱ１１のドレイン－ソース間を流れる。
【0104】
第２回路８２は、ＰＭＯＳトランジスタＱ６、Ｑ７からなるカレントミラー回路と、ＮＭＯＳトランジスタＱ１０、Ｑ１３と、切替回路８６とを有する。第３回路８３はトランジスタＱ１２を有する。また、第３回路８３は、第２回路８２とトランジスタＱ６、Ｑ７、Ｑ１３を共用する。
【0105】
切替回路８６は、制御回路４からの制御信号によりオン又はオフする。具体的には、切替回路８６は、ＡＰＤ６のカソード電圧が第１閾値電圧Ｖth1以上で、かつ第２閾値電圧Ｖth2未満のときにオンし、第１閾値電圧Ｖth1未満か、又は第２閾値電圧Ｖth2以上のときにオフする。
【0106】
トランジスタＱ６とＱ１３は、第１電圧ノードＶhiと接地ノードの間にカスコード接続されている。トランジスタＱ１３のゲートには、制御回路４からの制御信号が入力される。トランジスタＱ１０のドレインは、トランジスタＱ１３のドレインとトランジスタＱ６、Ｑ７の両ゲートに接続され、トランジスタＱ１０のソースは接地されている。トランジスタＱ１２のドレインはトランジスタＱ１３のドレインに接続され、トランジスタＱ１２のソースは接地されている。トランジスタＱ１２のゲートには、制御回路４からの制御信号が入力される。
【0107】
トランジスタＱ１３は、ＡＰＤ６が光を検出した直後に、ドレイン－ソース間に第１リセット電流を流す。トランジスタＱ１２は、ＡＰＤ６のカソード電圧が第２閾値電圧以上になると、第３リセット電流から第１リセット電流を減じた電流を流す。
【0108】
ＡＰＤ６が光を検出した直後は、制御回路４からの制御信号に応じて、トランジスタＱ１３はドレイン－ソース間に第１リセット電流を流す。これにより、トランジスタＱ６も同じ第１リセット電流を流し、トランジスタＱ６とカレントミラー回路を構成するトランジスタＱ７もドレイン－ソース間に第１リセット電流を流し、この電流がＡＰＤ６のカソードに供給される。
【0109】
ＡＰＤ６のカソード電圧が第１閾値電圧Ｖth1に到達すると、切替回路８６がオンし、トランジスタＱ１１のドレイン－ソース間を流れる第２リセット電流から第１リセット電流を減じた電流と同じ電流がトランジスタのドレイン－ソース間に流れる。これにより、トランジスタＱ６のドレイン－ソース間には、第２リセット電流が流れる。よって、トランジスタＱ６とカレントミラー回路を構成するトランジスタＱ７のドレイン－ソース間にも第２リセット電流が流れ、この電流がＡＰＤ６のカソードに供給される。
【0110】
ＡＰＤ６のカソード電圧が大２閾値電圧Ｖth2に到達すると、制御回路４からの制御信号に応じて、切替回路８６がオフするとともに、トランジスタＱ１２のドレイン－ソース間に第３リセット電流から第１リセット電流を減じた電流が流れる。これにより、トランジスタＱ６のドレイン－ソース間には第３リセット電流が流れる。よって、トランジスタＱ６とカレントミラー回路を構成するトランジスタＱ７のドレイン－ソース間にも第３リセット電流が流れ、この電流がＡＰＤ６のカソードに供給される。
【0111】
このように、第４の実施形態では、可変電流源７で生成される複数のリセット電流のうち、精度が要求されるリセット電流は、高精度な回路で生成するとともに、その回路を複数の画素ＰＸで共用し、全体の面積を削減する。また、複数のリセット電流のうち、精度が要求されないリセット電流は、画素ＰＸごとに設けられる簡易な回路にて生成する。これにより、ＡＰＤ６のデッドタイムを短縮しつつ、各画素ＰＸのサイズを必要最小限のサイズにすることができる。
【0112】
（第５の実施形態）
第１～第４の実施形態による光検出装置を一次元又は二次元方向に複数配置してチップ化する構成も考えられる。
第１～第４の実施形態による光検出装置を一次元又は二次元方向に複数配置してチップ化する構成も考えられる。
【0113】
図２１は４つのＡＰＤ６と、４つのアクティブクエンチ回路（図面ではＡＱと記載）５とを備えた光検出装置１の模式的なレイアウト図である。図２１の光検出装置１は、第１～第４の実施形態のいずれかによる光検出装置である。
【0114】
図２１の４つのＡＰＤ６で１つのＳｉＰＭ（Silicon Photomultiplier）１８が構成されている。また、４つのアクティブクエンチ回路５でアクティブクエンチ回路群１９が構成されている。図２１では、Ｘ方向及びＹ方向に２個ずつＡＰＤ６を配置したＳｉＰＭ１８に隣接して、Ｘ方向及びＹ方向に２個ずつアクティブクエンチ回路５を配置しているが、ＳｉＰＭ１８内のＡＰＤ６の個数及び配置と、ＳｉＰＭ１８とアクティブクエンチ回路５との位置関係等は任意である。
【0115】
実際には、図２１のようなＳｉＰＭ１８とアクティブクエンチ回路５が複数個ずつ半導体基板上に配置されて、ワンチップ化される。図２２は複数のＳｉＰＭ１８とアクティブクエンチ回路群（ＡＱｓ）１９を半導体基板上に配置したレイアウト図である。図示のように、ＳｉＰＭ１８とアクティブクエンチ回路群１９を一組として、Ｘ方向及びＹ方向に複数組が配置される。
【0116】
上述した第１乃至第５の実施形態による光検出装置１は、ＴｏＦ（Time of Flight）方式の距離計測を行う電子装置に組み込むことができる。図２３は本実施形態による光検出装置１を内蔵する受光モジュール２４を備えた電子装置２１の概略構成を示すブロック図である。図２３の電子装置２１は、投光部２２と、光制御部２３と、受光モジュール２４と、信号処理部２５と、画像処理部２６とを備えている。このうち、投光部２２と、光制御部２３と、受光モジュール２４と、信号処理部２５とで、距離計測装置が構成される。上述した第１乃至第５の実施形態による光検出装置１は、受光モジュール２４の少なくとも一部として実装される。
【0117】
図１の電子装置２１の少なくとも一部は、１つ又は複数の半導体ＩＣ（Integrated Circuit）で構成可能である。例えば、信号処理部２５と画像処理部２６を一つの半導体チップの内部に集積してもよいし、この半導体チップに受光モジュール２４まで含めて集積してもよい。また、この半導体チップに投光部２２まで含めて集積してもよい。
【0118】
投光部２２は、第１の光を投光する。第１の光は、例えば所定の周波数帯域のレーザ光である。レーザ光とは、位相及び周波数が揃ったコヒーレントな光である。投光部２２は、パルス状の第１の光を所定の周期で間欠的に投光する。投光部２２が第１の光を投光する周期は、第１の光の一つのパルスに基づいて距離計測装置で距離を計測するのに要する時間以上の時間間隔である。
【0119】
投光部２２は、発振器３１と、投光制御部３２と、光源３３と、第１駆動部３４と、第２駆動部３５とを有する。発振器３１は、第１の光を投光する周期に応じた発振信号を生成する。第１駆動部３４は、発振信号に同期させて、光源３３に間欠的に電力を供給する。光源３３は、第１駆動部３４からの電力に基づいて、第１の光を間欠的に出射する。光源３３は、単一のレーザ光を出射するレーザ素子でもよいし、複数のレーザ光を同時に出射するレーザユニットでもよい。投光制御部３２は、発振信号に同期させて、第２駆動部３５を制御する。第２駆動部３５は、投光制御部３２からの指示に応じて、発振信号に同期した駆動信号を光制御部２３に供給する。
【0120】
光制御部２３は、光源３３から出射された第１の光の進行方向を制御する。また、光制御部２３は、受光された第２の光の進行方向を制御する。
【0121】
光制御部２３は、第１レンズ４１と、ビームスプリッタ４２と、第２レンズ４３と、走査ミラー４４と、を有する。
【0122】
第１レンズ４１は投光部２２から出射された第１の光を集光させて、ビームスプリッタ４２に導く。ビームスプリッタ４２は、第１レンズ４１からの第１の光を二方向に分岐させて、第２レンズ４３と走査ミラー４４に導く。第２レンズ４３は、ビームスプリッタ４２からの分岐光を受光モジュール２４に導く。第１の光を受光モジュール２４に導光する理由は、受光モジュール２４にて投光タイミングを検出するためである。
【0123】
走査ミラー４４は、投光部２２内の第２駆動部３５からの駆動信号に同期して、ミラー面を回転駆動する。これにより、ビームスプリッタ４２を通過して走査ミラー４４のミラー面に入射された分岐光（第１の光）の反射方向を制御する。走査ミラー４４のミラー面を一定周期で回転駆動することで、光制御部２３から出射された第１の光を少なくとも一次元方向に走査させることができる。ミラー面を回転駆動する軸を二方向に設けることで、光制御部２３から出射された第１の光を二次元方向に走査させることも可能となる。図１では、走査ミラー４４により、電子装置２１から投光される第１の光をＸ方向及びＹ方向に走査させる例を示している。
【0124】
電子装置２１から投光された第１の光の走査範囲内に、対象物２０が存在する場合、第１の光は対象物２０で反射される。対象物２０で反射された反射光のうち、少なくとも一部は、受光モジュール２４で受光される。
【0125】
受光モジュール２４は、光検出器５１と、増幅器５２と、第３レンズ５３と、受光センサ５４と、Ａ／Ｄ変換器５５とを有する。光検出器５１は、ビームスプリッタ４２で分岐された光を受光して電気信号に変換する。光検出器５１にて、第１の光の投光タイミングを検出できる。増幅器５２は、光検出器５１から出力された電気信号を増幅する。
【0126】
第３レンズ５３は、対象物２０で反射されたレーザ光を受光センサ５４に結像させる。受光センサ５４は、レーザ光を受光して電気信号に変換する。受光センサ５４は、上述した第１乃至第５の実施形態による光検出装置１が適用可能である。受光センサ５４は、ＳｉＰＭ（Silicon Photomultiplier）とも呼ばれる。
【0127】
Ａ／Ｄ変換器５５は、受光センサ５４から出力された電気信号を所定のサンプリングレートでサンプリングしてＡ／Ｄ変換し、デジタル信号を生成する。
【0128】
信号処理部２５は、第１の光を反射させた対象物２０までの距離を計測するとともに、第２の光に応じたデジタル信号を記憶部６１に記憶する。信号処理部２５は、記憶部６１と、距離計測部６２と、記憶制御部６３とを有する。
【0129】
距離計測部６２は、第１の光及び反射光に基づいて、対象物２０までの距離を計測する。より具体的には、距離計測部６２は、第１の光の投光タイミングと、受光センサ５４で受光された第２の光に含まれる反射光の受光タイミングとの時間差に基づいて、対象物までの距離を計測する。すなわち、距離計測部６２は、以下の式（１）に基づいて、距離を計測する。
距離＝光速×（反射光の受光タイミング－第１の光の投光タイミング）／２ …（１）
距離＝光速×（反射光の受光タイミング－第１の光の投光タイミング）／２ …（１）
【0130】
式（１）式における「反射光の受光タイミング」とは、より正確には、反射光のピーク位置の受光タイミングである。距離計測部６２は、第２の光に含まれる反射光のピーク位置を、Ａ／Ｄ変換器５５で生成されたデジタル信号に基づいて検出する。
【0131】
本実施形態による電子装置２１の少なくとも一部は、ＳｉＰ（Silicon in Package）で実装可能である。図２４は受光モジュール２４と信号処理部２５をパッケージの基板上に実装した例を示す模式的な斜視図である。図２４の基板７１上には、第１ダイ７２と第２ダイ７３が設けられている。第１ダイ７２上には、図１の受光モジュール２４内の受光センサ５４が配置されている。受光センサ５４は、上述した第１～第４の実施形態の光検出装置１を有するＳｉＰＭ７４である。ＳｉＰＭ７４は、Ｘ方向及びＹ方向に複数個ずつ配置されている。第２ダイ７３上には、図１の受光モジュール２４内のＡ／Ｄ変換器（ＡＤＣ）５５と、信号処理部２５とが配置されている。第１ダイ７２上のパッド７６と、第２ダイ７３上のパッド７７とがボンディングワイヤ７８で接続されている。
【0132】
図２４のレイアウト図では、第１ダイ７２上に複数のＳｉＰＭ７４を配置しているが、各ＳｉＰＭ７４に対応づけて、ＡＰＤのデッドタイムを短縮するためのアクティブクエンチ回路やパッシブクエンチ回路（ＡＱｓ）を配置してもよい。
【0133】
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
【符号の説明】
【0134】
１ 光検出装置、２ 光検出素子、３ リセット回路、４ 制御回路、４ａ ホールド制御回路、５ アクティブクエンチ回路、７ 可変電流源、８ ホールド回路、１１ レベルシフタ、１２ オペアンプ、１３ 可変抵抗、１４ 電流源、１５、１６ 可変電流源、１７ 第２可変電流源、１９ アクティブクエンチ回路群、２０ 対象物、２１ 電子装置、２２ 投光部、２３ 光制御部、２４ 受光モジュール、２５ 信号処理部、２６ 画像処理部、３１ 発振器、３２ 投光制御部、３３ 光源、３４ 第１駆動部、３５ 第２駆動部、４１ 第１レンズ、４２ ビームスプリッタ、４３ 第２レンズ、４４ 走査ミラー、５１ 光検出器、５２ 増幅器、５３ 第３レンズ、５４ 受光センサ、５５ Ａ／Ｄ変換器、６１ 記憶部、６２ 距離計測部、６３ 記憶制御部、７１ 基板、７２ 第１ダイ、７３ 第２ダイ、７６、７７ パッド、７８ ボンディングワイヤ、８１ 第１回路、８２ 第２回路、８３ 第３回路、８４、８５、８７ 電流源、８６ 切替回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
