知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-05-14
(45)【発行日】2024-05-22
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09G 3/20 20060101AFI20240515BHJP
G02F 1/133 20060101ALI20240515BHJP
G02F 1/1368 20060101ALI20240515BHJP
G09G 3/3233 20160101ALI20240515BHJP
G09G 3/36 20060101ALI20240515BHJP
H01L 29/786 20060101ALI20240515BHJP
H05B 33/14 20060101ALI20240515BHJP
H10K 50/10 20230101ALI20240515BHJP
H10K 59/12 20230101ALI20240515BHJP
H10K 59/82 20230101ALI20240515BHJP
【ＦＩ】
G09G3/20 624B
G02F1/133 550
G02F1/1368
G09G3/20 611A
G09G3/20 623A
G09G3/20 642A
G09G3/3233
G09G3/36
H01L29/78 612B
H01L29/78 614
H01L29/78 618B
H05B33/14 Z
H10K50/10
H10K59/12
H10K59/82
【請求項の数】
10
(21)【出願番号】P 2023027532
(22)【出願日】2023-02-24
(62)【分割の表示】P 2020515315の分割
【原出願日】2019-04-19
(65)【公開番号】P2023067903
(43)【公開日】2023-05-16
【審査請求日】2023-03-06
(31)【優先権主張番号】P 2018085668
(32)【優先日】2018-04-26
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】川島 進
(72)【発明者】
【氏名】楠本 直人
【審査官】川俣 郁子
(56)【参考文献】
【文献】国際公開第２０１４／１６２７９２（ＷＯ，Ａ１）
【文献】特開２０１７－０２７０１２（ＪＰ，Ａ）
【文献】特開２０１２－１４５６５５（ＪＰ，Ａ）
【文献】特開２０１２－１８５３２８（ＪＰ，Ａ）
【文献】国際公開第２０１３／１２９２１６（ＷＯ，Ａ１）
【文献】特開２００７－２２５７３８（ＪＰ，Ａ）
【文献】特開２００９－０３１６５６（ＪＰ，Ａ）
【文献】特開２０１０－１２２４６１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０２Ｆ１／１３３
Ｇ０９Ｆ９／００－９／４６
Ｇ０９Ｇ３／００－３／０８
３／１２－３／２６
３／３０－３／３８
Ｈ０５Ｂ３３／００－３３／２８
４４／００
４５／６０
Ｈ１０Ｋ５０／００－９９／００
(57)【特許請求の範囲】
【請求項1】
ソースドライバと、前記ソースドライバからのデータが入力される第１の回路と、
前記第１の回路と電気的に接続された、第１の表示素子を有する第２の回路と、
前記第１の回路と電気的に接続された、第２の表示素子を有する第３の回路と、を有し、
前記第１の回路は、第１のトランジスタと、第２のトランジスタと、容量素子とを有し、
前記第１のトランジスタのソースまたはドレインの一方は、前記ソースドライバと電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記容量素子の第１の電極と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、前記容量素子の第２の電極と電気的に接続され、
前記第１の回路は、前記ソースドライバから供給される第１のデータに第２のデータを加算する機能を有し、
前記第１のデータは、画像データを有し、
前記第２のデータは、補正データを有し、
前記第１の表示素子は、前記第１のデータに前記第２のデータを加算したデータに基づき表示する機能を有し、
前記第２の表示素子は、前記第１のデータに前記第２のデータを加算したデータに基づき表示する機能を有する、表示装置。
【請求項2】
ソースドライバと、前記ソースドライバからのデータが入力される第１の回路と、
前記第１の回路と電気的に接続された、第１の表示素子を有する第２の回路と、
前記第１の回路と電気的に接続された、第２の表示素子を有する第３の回路と、を有し、
前記第１の回路は、第１のトランジスタと、第２のトランジスタと、容量素子とを有し、
前記第１のトランジスタのソースまたはドレインの一方は、前記ソースドライバと電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記容量素子の第１の電極と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、前記容量素子の第２の電極と電気的に接続され、
前記第２の回路は、前記第１の表示素子と、前記第１の表示素子と電気的に接続された第３のトランジスタと、を有し、
前記第３の回路は、前記第２の表示素子と、前記第２の表示素子と電気的に接続された第４のトランジスタと、を有し、
前記第３のトランジスタは、前記第２のトランジスタと電気的に接続され、
前記第４のトランジスタは、前記第２のトランジスタと電気的に接続され、
前記第１の回路は、前記ソースドライバから供給される第１のデータに第２のデータを加算する機能を有し、
前記第１のデータは、画像データを有し、
前記第２のデータは、補正データを有し、
前記第１の表示素子は、前記第１のデータに前記第２のデータを加算したデータに基づき表示する機能を有し、
前記第２の表示素子は、前記第１のデータに前記第２のデータを加算したデータに基づき表示する機能を有する、表示装置。
【請求項3】
ソースドライバと、前記ソースドライバからのデータが入力される第１の回路と、
前記第１の回路と電気的に接続された、第１の発光素子を有する第２の回路と、
前記第１の回路と電気的に接続された、第２の発光素子を有する第３の回路と、を有し、
前記第１の回路は、第１のトランジスタと、第２のトランジスタと、容量素子とを有し、
前記第１のトランジスタのソースまたはドレインの一方は、前記ソースドライバと電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記容量素子の第１の電極と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、前記容量素子の第２の電極と電気的に接続され、
前記第１の回路は、前記ソースドライバから供給される第１のデータに第２のデータを加算する機能を有し、
前記第１のデータは、画像データを有し、
前記第２のデータは、補正データを有し、
前記第１の発光素子は、前記第１のデータに前記第２のデータを加算したデータに基づき表示する機能を有し、
前記第２の発光素子は、前記第１のデータに前記第２のデータを加算したデータに基づき表示する機能を有する、表示装置。
【請求項4】
ソースドライバと、前記ソースドライバからのデータが入力される第１の回路と、
前記第１の回路と電気的に接続された、第１の発光素子を有する第２の回路と、
前記第１の回路と電気的に接続された、第２の発光素子を有する第３の回路と、を有し、
前記第１の回路は、第１のトランジスタと、第２のトランジスタと、容量素子とを有し、
前記第１のトランジスタのソースまたはドレインの一方は、前記ソースドライバと電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記容量素子の第１の電極と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、前記容量素子の第２の電極と電気的に接続され、
前記第２の回路は、前記第１の発光素子と、前記第１の発光素子と電気的に接続された第３のトランジスタと、を有し、
前記第３の回路は、前記第２の発光素子と、前記第２の発光素子と電気的に接続された第４のトランジスタと、を有し、
前記第３のトランジスタは、前記第２のトランジスタと電気的に接続され、
前記第４のトランジスタは、前記第２のトランジスタと電気的に接続され、
前記第１の回路は、前記ソースドライバから供給される第１のデータに第２のデータを加算する機能を有し、
前記第１のデータは、画像データを有し、
前記第２のデータは、補正データを有し、
前記第１の発光素子は、前記第１のデータに前記第２のデータを加算したデータに基づき表示する機能を有し、
前記第２の発光素子は、前記第１のデータに前記第２のデータを加算したデータに基づき表示する機能を有する、表示装置。
【請求項5】
請求項２又は請求項４において、
前記第３のトランジスタ及び前記第４のトランジスタはそれぞれ、チャネル形成領域に金属酸化物を有し、
前記金属酸化物は、Ｉｎを有する、表示装置。
【請求項6】
請求項２又は請求項４において、
前記第３のトランジスタ及び前記第４のトランジスタはそれぞれ、チャネル形成領域に金属酸化物を有し、
前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する、表示装置。
【請求項7】
請求項１乃至請求項６のいずれか一において、
前記第１のトランジスタは、チャネル形成領域に金属酸化物を有し、
前記金属酸化物は、Ｉｎを有する、表示装置。
【請求項8】
請求項１乃至請求項６のいずれか一において、前記第１のトランジスタは、チャネル形成領域に金属酸化物を有し、
前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する、表示装置。
【請求項9】
請求項１乃至請求項８のいずれか一において、
前記第２のトランジスタは、チャネル形成領域に金属酸化物を有し、
前記金属酸化物は、Ｉｎを有する、表示装置。
【請求項10】
請求項１乃至請求項８のいずれか一において、前記第２のトランジスタは、チャネル形成領域に金属酸化物を有し、
前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する、表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、表示装置に関する。
【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
【0003】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【0004】
基板上に形成された金属酸化物を用いてトランジスタを構成する技術が注目されている。例えば、酸化亜鉛またはＩｎ－Ｇａ－Ｚｎ系酸化物を用いたトランジスタを表示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２に開示されている。
【0005】
また、オフ電流が極めて低いトランジスタをメモリセルに用いる構成の記憶装置が特許文献３に開示されている。
【0006】
また、液晶表示装置では、様々な改善、応用が試みられている。例えば、フィールドシーケンシャル動作により表示を行う透明ディスプレイが特許文献４に開示されている。
【先行技術文献】
【特許文献】
【0007】
【文献】特開２００７－１２３８６１号公報
【文献】特開２００７－９６０５５号公報
【文献】特開２０１１－１１９６７４号公報
【文献】特開２０１８－２１９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
表示装置では高解像度化が進み、８Ｋ４Ｋ（画素数：７６８０×４３２０）解像度またはそれ以上の解像度で表示を行うことができるハードウェアが開発されている。また、輝度調整によって画像品質を高めるＨＤＲ（ハイダイナミックレンジ）表示技術の導入も進んでいる。
【0009】
明瞭な階調表示を行うには、表示素子に供給することのできるデータ電位の幅を広くとることが望まれる。一方で、例えば液晶表示装置用のソースドライバの出力電圧は１５Ｖ程度であり、それ以上の電圧を表示素子に供給するには高出力のソースドライバを用いなければならない。高出力のソースドライバは消費電力も高く、新たなドライバＩＣを開発しなければならない場合もある。
【0010】
また、動画像をより滑らかに表示するにはフレーム周波数を上げることが求められるが、画素数の増加とともに水平期間が短くなるため、フレーム周波数を上げることが困難となっている。フレーム周波数を上げやすい構成の実現によって、フィールドシーケンシャル液晶方式の表示装置などにも適用しやすくなる。
【0011】
上記のような課題の解決が望まれる一方で、画素回路の構成要素が増加すると開口率が低下してしまうため、より少ない要素で画素回路を構成することが好ましい。
【0012】
したがって、本発明の一態様では、画像品質を高めることができる表示装置を提供することを目的の一つとする。または、ソースドライバの出力電圧以上の電圧を表示素子に供給することができる表示装置を提供することを目的の一つとする。または、表示画像の輝度を高めることができる表示装置を提供することを目的の一つとする。または、フレーム周波数を高めることができる表示装置を提供することを目的の一つとする。または、画素の開口率を高めることができる表示装置を提供することを目的の一つとする。
【0013】
または、低消費電力の表示装置を提供することを目的の一つとする。または、信頼性の高い表示装置を提供することを目的の一つとする。または、新規な表示装置などを提供することを目的の一つとする。または、上記表示装置の駆動方法を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
【0014】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0015】
本発明の一態様は、画像品質を高めることができる表示装置に関する。
【0016】
本発明の一態様は、複数の画素ブロックを有する表示装置であって、画素ブロックは、第１の回路と、複数の第２の回路と、を有し、第１回路と、第２の回路とは電気的に接続され、第１の回路は、第１のデータおよび第２のデータを加算して第３のデータを生成する機能を有し、第２の回路は、第３のデータを保持する機能、および第３のデータに応じて表示を行う機能を有する表示装置である。
【0017】
第１の回路は、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、を有し、第１のトランジスタのソースまたはドレインの一方は、第１の容量素子の一方の電極と電気的に接続され、第１の容量素子の他方の電極は、第２のトランジスタのソースまたはドレインの他方と電気的に接続することができる。
【0018】
さらに第３のトランジスタを有し、第３のトランジスタのソースまたはドレインの一方は、第１の容量素子の他方の電極と電気的に接続され、第１のトランジスタのソースまたはドレインの他方および第２のトランジスタのソースまたはドレインの他方は電気的に接続されていてもよい。
【0019】
第２の回路は、第３のトランジスタと、第３の回路と、を有し、第３のトランジスタのソースまたはドレインの一方は、第１のトランジスタのソースまたはドレインの一方と電気的に接続され、第３のトランジスタのソースまたはドレインの他方は、第３の回路と電気的に接続され、第３の回路は、表示素子を有することができる。
【0020】
第３の回路は、第４のトランジスタと、第２の容量素子と、表示素子として機能する発光素子と、を有し、第４のトランジスタのゲートは第３のトランジスタのソースまたはドレインの他方と電気的に接続され、第４のトランジスタのソースまたはドレインの他方は、発光素子の一方の電極と電気的に接続され、発光素子の一方の電極は、第２の容量素子の一方の電極と電気的に接続され、第２の容量素子の他方の電極は、第４のトランジスタのゲートと電気的に接続される構成とすることができる。
【0021】
さらに第５のトランジスタを有し、第５のトランジスタのソースまたはドレインの一方は、発光素子の一方の電極と電気的に接続され、第５のトランジスタのソースまたはドレインの他方は、第４のトランジスタのソースまたはドレインの一方と電気的に接続され、第５のトランジスタのソースまたはドレインの他方は、第２の容量素子の一方の電極と電気的に接続されていてもよい。
【0022】
または、第３の回路は、表示素子として液晶素子を有し、液晶素子の一方の電極は、第３のトランジスタのソースまたはドレインの一方と電気的に接続される構成としてもよい。さらに第３の容量素子を有し、第３の容量素子の一方の電極は、液晶素子の一方の電極と電気的に接続されていてもよい。
【0023】
さらに第４の回路と、第５の回路と、を有していてもよい。第４の回路は、第１の回路を制御する機能を有し、第５の回路は、第２の回路を制御する機能を有することができる。
【0024】
画素ブロックは、複数の画素を有し、複数の画素のうちのいずれか一つは、第１の回路の要素を複数有し、第１の回路の要素を複数有する画素は、垂直方向の長さが他の画素よりも大きくてもよい。
【0025】
画素ブロックが有するトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。
【発明の効果】
【0026】
本発明の一態様を用いることで、画像品質を高めることができる表示装置を提供することができる。または、ソースドライバの出力電圧以上の電圧を表示素子に供給することができる表示装置を提供することができる。または、表示画像の輝度を高めることができる表示装置を提供することができる。または、フレーム周波数を高めることができる表示装置を提供することができる。または、画素の開口率を高めることができる表示装置を提供することができる。
【0027】
または、低消費電力の表示装置を提供することができる。または、信頼性の高い表示装置を提供することができる。または、新規な表示装置などを提供することができる。または、上記表示装置の動作方法を提供することができる。または、新規な半導体装置などを提供することができる。
【図面の簡単な説明】
【0028】
【図1】表示装置を説明する図。
【図2】画素ブロックを説明する図。
【図3】選択回路を説明する図。
【図4】画素ブロックを説明する図。
【図5】画素ブロックの動作を説明するタイミングチャート。
【図6】（Ａ）、（Ｂ）画素ブロックを説明する図。
【図7】画素ブロックの動作を説明するタイミングチャート。
【図8】（Ａ）～（Ｄ）回路ブロックを説明する図。
【図9】（Ａ）～（Ｄ）回路ブロックを説明する図。
【図10】（Ａ）～（Ｃ）回路ブロックを説明する図。
【図11】（Ａ）、（Ｂ）画素ブロックを説明する図。
【図12】ゲートドライバを説明する図。
【図13】ゲートドライバを説明する図。
【図14】ゲートドライバを説明する図。
【図15】（Ａ）、（Ｂ）ゲートドライバを説明する図。
【図16】（Ａ）、（Ｂ）ゲートドライバを説明する図。
【図17】（Ａ）、（Ｂ）ゲートドライバを説明する図。
【図18】シミュレーションに用いる画素ブロックの構成を説明する図。
【図19】シミュレーションに用いるタイミングチャート。
【図20】（Ａ）、（Ｂ）シミュレーションの結果を説明する図。
【図21】画素レイアウトを説明する図。
【図22】（Ａ）、（Ｂ）画素レイアウトを説明する図。
【図23】開口率の試算結果を説明する図。
【図24】（Ａ）～（Ｃ）表示装置を説明する図。
【図25】（Ａ）、（Ｂ）タッチパネルを説明する図。
【図26】（Ａ）、（Ｂ）表示装置を説明する図。
【図27】表示装置を説明する図。
【図28】（Ａ）、（Ｂ）表示装置を説明する図。
【図29】（Ａ）、（Ｂ）表示装置を説明する図。
【図30】（Ａ）～（Ｅ）表示装置を説明する図。
【図31】（Ａ１）～（Ｃ２）トランジスタを説明する図。
【図32】（Ａ１）～（Ｃ２）トランジスタを説明する図。
【図33】（Ａ１）～（Ｃ２）トランジスタを説明する図。
【図34】（Ａ１）～（Ｃ２）トランジスタを説明する図。
【図35】（Ａ）～（Ｆ）電子機器を説明する図。
【発明を実施するための形態】
【0029】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
【0030】
また、回路図上では単一の要素として図示されている場合であっても、機能的に不都合がなければ、当該要素が複数で構成されてもよい。例えば、スイッチとして動作するトランジスタは、複数が直列または並列に接続されてもよい場合がある。また、キャパシタを分割して複数の位置に配置する場合もある。
【0031】
また、一つの導電体が、配線、電極および端子のような複数の機能を併せ持っている場合があり、本明細書においては、同一の要素に対して複数の呼称を用いる場合がある。また、回路図上で要素間が直接接続されているように図示されている場合であっても、実際には当該要素間が複数の導電体を介して接続されている場合があり、本明細書ではこのような構成でも直接接続の範疇に含める。
【0032】
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。
【0033】
本発明の一態様は、表示領域に複数の画素ブロックを有する表示装置である。当該画素ブロックは、第１の回路および第１の回路に電気的に接続される複数の第２の回路を有する。第１の回路は、ソースドライバから供給される複数のデータを加算する機能を有する。したがって、ソースドライバの出力以上の電圧を生成することができる。
【0034】
また、第２の回路は表示素子を有し、上記加算されたデータに応じて表示を行う機能を有する。一つの画素は、一つの第２の回路と、共有された第１の回路の要素を含む構成となる。第１の回路は第２の回路に比べ構成要素（配線含む）が多く、かつ占有面積が大きいため、第１の回路を複数の画素で共有することで開口率を向上させることができる。
【0035】
図１は、本発明の一態様の表示装置を説明する図である。表示装置は、画素ブロック１２と、ソースドライバ１３と、ゲートドライバ１４ａ、１４ｂと、回路１５を有する。また、ゲートドライバが２つ設けられた例を示しているが、１つであってもよい。
【0036】
表示領域は、規則的に配置された複数の画素ブロック１２で構成される。画素ブロック１２は、回路１１と、ｎ個（ｎは２以上の自然数）の回路１０を有する。回路１１は、回路１０のそれぞれと電気的に接続される。回路１１と一つの回路１０が一つの画素として機能する。すなわち、回路１１は複数の画素で共有する構成となる。
【0037】
回路１０は、容量結合によって第１のデータに第２のデータを加算し、第３のデータを生成する機能を有する。回路１０は表示素子を有し、第３のデータを保持する機能および第３のデータに応じて当該表示素子で表示を行う機能を有する。
【0038】
一つの画素ブロック１２が有する回路１０は、ソース線が延在する方向（垂直方向）にｎ個配置することができる。回路１０の数が多いほど、回路１１の要素を各画素の占有領域に分散配置することで、開口率を向上させることができる。
【0039】
画素ブロック１２が有する回路１０が多いほど開口率は向上するが、画像データの書き込み時間を考慮すると１ラインあたりに複数の画素ブロックを配置することが好ましくなる。
【0040】
解像度の高い表示装置の場合は、短い水平期間で書き込みを行う必要がる。回路１０の数を多くしすぎると、回路１１と回路１０とを接続する配線の容量が大きくなるため、水平期間内に書き込みを完了させることができない不良が発生してしまう。したがって、画素ブロックが有する回路１０は、開口率、解像度（水平期間）、回路１１と回路１０とを接続する配線の容量などの複数の条件を考慮し、適切な数とすることが好ましい。
【0041】
開口率を効率良く高めたい場合は、後述するシミュレーション結果から、ｎは５以上１００以下、好ましくは１０以上５０以下、より好ましくは２０以上４０以下とする。ｎが当該範囲においては、回路１１と回路１０を接続する配線の容量は十分に小さいことが見積もられるため、水平期間の影響は無視することができる。なお、水平期間が十分に確保できる場合は、ｎを１００乃至１０００程度としてもよい。
【0042】
図２に画素ブロック１２の具体例を示す。画素ブロック１２は、回路１１および複数の回路１０（回路１０［１］乃至［ｎ］）を有する。ここで、回路１０［１］乃至［ｎ］のいずれか一つが配置される領域を画素２０［１］乃至［ｎ］とする。
【0043】
回路１１は、トランジスタ１０１と、トランジスタ１０２と、容量素子１０４を有する構成とすることができる。トランジスタ１０１のソースまたはドレインの一方は、容量素子１０４の一方の電極と電気的に接続される。容量素子１０４の他方の電極は、トランジスタ１０２のソースまたはドレインの一方と電気的に接続される。
【0044】
回路１０は、トランジスタ１０３と、回路ブロック１１０を有する構成とすることができる。回路ブロック１１０は、トランジスタ、容量素子、および表示素子などを有する構成とすることができる。トランジスタ１０３のソースまたはドレインの一方は、トランジスタ１０１のソースまたはドレインの一方と電気的に接続される。トランジスタ１０３のソースまたはドレインの他方は、回路ブロック１１０と電気的に接続される。
【0045】
ここで、トランジスタ１０１のソースまたはドレインの一方と、容量素子１０４の一方の電極と、トランジスタ１０３のソースまたはドレインの一方とを接続する配線をノードＮＭとする。また、トランジスタ１０３のソースまたはドレインの他方と、回路ブロック１１０とを接続する配線をノードＮＰとする。ノードＮＰはフローティングとすることができ、回路ブロック１１０が有する表示素子はノードＮＰの電位に従って動作する。
【0046】
回路１０および回路１１が有する要素と各種配線との接続を説明する。トランジスタ１０１のゲートは、配線１２１と電気的に接続される。トランジスタ１０２のゲートは、配線１２２と電気的に接続される。トランジスタ１０３のゲートは、配線１２３と電気的に接続される。トランジスタ１０１のソースまたはドレインの他方は、配線１２５と電気的に接続される。トランジスタ１０２のソースまたはドレインの他方は、配線１２６と電気的に接続される。
【0047】
配線１２１、１２２、１２３（１２３［１］乃至［ｎ］）は、ゲート線としての機能を有する。例えば、配線１２１、１２２は、ゲートドライバ１４ａと電気的に接続される。また、配線１２３は、ゲートドライバ１４ｂと電気的に接続される。配線１２５、１２６はソース線としての機能を有し、回路１５を介してソースドライバ１３と電気的に接続される（図１参照）。
【0048】
回路１５は、例えば、図３に示す構成とすることができる。回路１５は選択回路としての機能を有し、ソースドライバ１３から入力された電位を配線１２５または配線１２６に出力することができる。また、配線１２６には、電位“Ｖｒｅｆ”（例えば、０Ｖなどの基準電位）を出力することもできる。それぞれの電位の出力制御は、各配線に接続されるトランジスタを信号Ｖｒｅｆ＿ＥＮ、１２５＿ＥＮ、および１２６＿ＥＮで制御することによって行われる。なお、回路１５は設けられない場合もある。
【0049】
回路１１では、まず、ノードＮＭに第１のデータ（重み：Ｗ）を書き込む。このとき、容量素子１０４の他方の電極には“Ｖｒｅｆ”を供給し、容量素子１０４には“Ｗ－Ｖｒｅｆ”を保持させる。次に、ノードＮＭをフローティングとし、容量素子１０４の他方の電極に第２のデータ（データ：Ｄ）を供給すると、容量結合によりノードＮＭの電位は、“Ｗ－Ｖｒｅｆ＋Ｄ”となる。
【0050】
ここで、“Ｗ”＝“Ｄ”、“Ｖｒｅｆ”＝０Ｖであって、ノードＮＭの容量が十分に小さければノードＮＭの電位は“２Ｄ”または“２Ｗ”となり、ソースドライバ１３の出力の約２倍の電位をノードＮＭに出力できることになる。したがって、汎用のドライバＩＣを用いても高い電圧を必要とする用途（例えば、階調制御に高い電圧を必要とする液晶素子など）に用いることができる。または、一般的な液晶素子や発光素子などを駆動するためにソースドライバ１３から供給する電圧を約１／２とすることができるため、表示装置を低消費電力化することができる。
【0051】
また、第１のデータ（重み：Ｗ）として、補正データを供給してもよい。例えば、輝度補正データを画像データに加算することで、表示装置固有の輝度のばらつきを補正することができる。または、画素単位で輝度を補正することができるため、ＨＤＲ表示に用いてもよい。また、表示素子として発光素子を用いる場合は、表示品位が駆動トランジスタのしきい値電圧ばらつきの影響を受けるため、当該トランジスタのしきい値電圧補正データを第１のデータ（重み：Ｗ）として供給し、表示品位の改善を行ってもよい。なお、第１のデータ（重み：Ｗ）と第２のデータ（データ：Ｄ）は入れ替えてもよい。
【0052】
本発明の一態様では、上述した電位を加算する動作に合わせて特定の回路１０のトランジスタ１０３を導通させておき、ノードＮＰの電位（＝ノードＮＭの電位）を確定させる。このような動作を回路１０［１］乃至回路１０［ｎ］まで順次行うことで、各回路１０のノードＮＰの電位を確定させることができる。すなわち、各画素に異なる画像データを供給することができる。
【0053】
ノードＮＭ、ノードＮＰは、記憶ノードとして作用する。各ノードに接続するトランジスタを導通させることで、データを各ノードに書き込むことができる。また、当該トランジスタを非導通とすることで、当該データを各ノードに保持することができる。当該トランジスタに極めてオフ電流の低いトランジスタを用いることでリーク電流を抑えることができ、各ノードの電位を長時間保持することが可能となる。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ（以下、ＯＳトランジスタ）を用いることができる。
【0054】
具体的には、トランジスタ１０１、１０２、１０３にＯＳトランジスタを適用することが好ましい。また、回路ブロック１１０が有する要素にＯＳトランジスタを適用してもよい。また、リーク電流量が許容できる範囲で動作を行う場合は、Ｓｉをチャネル形成領域に有するトランジスタ（以下、Ｓｉトランジスタ）を適用してもよい。または、ＯＳトランジスタおよびＳｉトランジスタを併用してもよい。なお、上記Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン、単結晶シリコン）を有するトランジスタなどが挙げられる。
【0055】
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ－ＯＳまたはＣＡＣ－ＯＳなどを用いることができる。ＣＡＡＣ－ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ－ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
【0056】
ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。
【0057】
ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。
【0058】
半導体層を構成する酸化物半導体がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【0059】
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。
【0060】
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【0061】
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0062】
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【0063】
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【0064】
また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
【0065】
酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
【0066】
よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0067】
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
【0068】
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
【0069】
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
【0070】
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
【0071】
ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【0072】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【0073】
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【0074】
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【0075】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【0076】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。
【0077】
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。
【0078】
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【0079】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【0080】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【0081】
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【0082】
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【0083】
また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
【0084】
また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【0085】
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【0086】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【0087】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【0088】
したがって、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【0089】
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ－ＯＳは、様々な半導体装置の構成材料として適している。
【0090】
【0091】
例えば、画素２０［１］にトランジスタ１０１、画素２０［２］にトランジスタ１０２、画素２０［ｎ－１］および画素２０［ｎ］に分割した容量素子１０４を配置することができる。このように、回路１１の要素を分散配置することで、各画素に設けられるトランジスタや容量素子などの要素の数および占有面積を削減することができ、開口率を高めることができる。
【0092】
なお、図４には示されないが、回路１１の要素が配置されない画素があってもよい。または、一つの画素に複数の当該要素が配置されてもよい。また、容量素子は分割されず、一つの画素に配置されてもよい。または、容量素子の分割数を増やし、３以上の画素に分割配置されてもよい。
【0093】
次に、図５に示すタイミングチャートを用いて、図２または図４に示す画素ブロック１２の動作方法を説明する。なお、以下の説明においては、高電位を“Ｈ”、低電位を“Ｌ”で表す。また、画素２０［１］に供給する重みを“Ｗ［１］”、画像データを“Ｄ［１］”、画素２０［２］に供給する重みを“Ｗ［２］”、画像データを“Ｄ［２］”、画素２０［ｎ－１］に供給する重みを“Ｗ［ｎ－１］”、画像データを“Ｄ［ｎ－１］”、画素２０［ｎ］に供給する重みを“Ｗ［ｎ］”、画像データを“Ｄ［ｎ］”とする。”Ｖｒｅｆ”としては、例えば０Ｖ、ＧＮＤ電位または特定の基準電位を用いることができる。
【0094】
なお、ここでは電位の分配、結合または損失において、回路の構成や動作タイミングなどに起因する詳細な変化は勘案しない。また、容量素子を用いた容量結合による電位の変化は、容量素子と当該容量素子に接続される負荷との容量比に依存するが、説明を明瞭にするため、回路ブロック１１０の容量値は十分に小さい値に仮定する。
【0095】
まず、画素２０［１］における“Ｗ［１］”の書き込み動作を説明する。
【0096】
時刻Ｔ１において配線１２５に“Ｗ［１］”、配線１２６に”Ｖｒｅｆ”を供給し、配線１２１、１２２、１２３［１］の電位を“Ｈ”とすると、トランジスタ１０２が導通し、容量素子１０４の他方の電極の電位は“Ｖｒｅｆ”となる。当該動作は、後の加算動作（容量結合動作）を行うためのリセット動作である。
【0097】
また、トランジスタ１０１、１０３が導通し、ノードＮＰ［１］に配線１２５の電位が書き込まれる。当該動作は重みの書き込み動作であり、ノードＮＰ［１］の電位は“Ｗ［１］”となる。
【0098】
時刻Ｔ２において配線１２１、１２２の電位を“Ｌ”、配線１２３［１］の電位を“Ｈ”とすると、トランジスタ１０１、１０２が非導通となる。このとき、ノードＮＰ［１］に“Ｗ［１］”が保持される。また、容量素子１０４には、“Ｗ［１］－Ｖｒｅｆ”が保持される。ここまでが画素２０［１］における“Ｗ［１］”の書き込み動作である。
【0099】
次に画素２０［１］における“Ｄ［１］”の加算動作を説明する。
【0100】
時刻Ｔ３において配線１２６に“Ｄ［１］”を供給し、配線１２１の電位を“Ｌ”、配線１２２、１２３［１］の電位を“Ｈ”とすると、トランジスタ１０２、１０３が導通する。このとき、容量素子１０４の他方の電極の電位は“Ｄ［１］”となり、容量結合によりノードＮＰ［１］の電位に“Ｄ［１］”が付加される。当該動作は加算動作であり、ノードＮＰ［１］の電位は“Ｗ［１］－Ｖｒｅｆ＋Ｄ［１］”となる。このとき、“Ｖｒｅｆ”＝０であれば、ノードＮＰ［１］の電位は、“Ｗ［１］＋Ｄ［１］”となる。ノードＮＰ［１］の電位は表示素子に供給され、表示が行われる。
【0101】
時刻Ｔ４において配線１２１、１２２、１２３［１］の電位を“Ｌ”とすると、トランジスタ１０３は非導通となり、ノードＮＰ［１］の電位は保持され、次フレームの動作まで表示が継続される。以上が画素２０［１］の動作説明である。
【0102】
次に、画素２０［２］における“Ｗ［２］”の書き込み動作を説明する。
【0103】
時刻Ｔ５において配線１２５に“Ｗ［２］”、配線１２６に”Ｖｒｅｆ”を供給し、配線１２１、１２２、１２３［２］の電位を“Ｈ”とすると、トランジスタ１０２が導通し、容量素子１０４の他方の電極の電位は“Ｖｒｅｆ”となる。
【0104】
また、トランジスタ１０１、１０３が導通し、ノードＮＰ［２］に配線１２５の電位が書き込まれる。当該動作は重みの書き込み動作であり、ノードＮＰ［２］の電位は“Ｗ［２］”となる。
【0105】
時刻Ｔ６において配線１２１、１２２の電位を“Ｌ”、配線１２３［２］の電位を“Ｈ”とすると、トランジスタ１０１、１０２が非導通となる。このとき、ノードＮＰ［２］に“Ｗ［２］”が保持される。また、容量素子１０４には、“Ｗ［２］－Ｖｒｅｆ”が保持される。ここまでが画素２０［２］における“Ｗ［２］”の書き込み動作である。
【0106】
次に画素２０［２］における“Ｄ［２］”の加算動作を説明する。
【0107】
時刻Ｔ７において配線１２６に“Ｄ［２］”を供給し、配線１２１の電位を“Ｌ”、配線１２２、１２３［１］の電位を“Ｈ”とすると、トランジスタ１０２、１０３が導通する。このとき、容量素子１０４の他方の電極の電位は“Ｄ［２］”となり、容量結合によりノードＮＰ［１］の電位に“Ｄ［２］”が付加される。当該動作は加算動作であり、ノードＮＰ［１］の電位は“Ｗ［２］－Ｖｒｅｆ＋Ｄ［２］”となる。このとき、“Ｖｒｅｆ”＝０であれば、ノードＮＰ［２］の電位は、“Ｗ［２］＋Ｄ［２］”となる。ノードＮＰ［２］の電位は表示素子に供給され、表示が行われる。
【0108】
時刻Ｔ８において配線１２１、１２２、１２３［２］の電位を“Ｌ”とすると、トランジスタ１０３は非導通となり、ノードＮＰ［２］の電位は保持され、次フレームの動作まで表示が継続される。以上が画素２０［２］の動作説明である。
【0109】
ノードＮＰ［２］の電位は表示素子に供給され、表示が行われる。以上が画素２０［２］の動作説明である。同様の動作を時刻Ｔ９乃至Ｔ１２で画素２０［ｎ－１］に適用することにより、画素２０［ｎ－１］では、“Ｗ［ｎ－１］＋Ｄ［ｎ－１］”に応じた表示を行うことができる。また、同様の動作を時刻Ｔ１３乃至Ｔ１６で画素２０［ｎ］に適用することにより、画素２０［ｎ］では、“Ｗ［ｎ］＋Ｄ［ｎ］”に応じた表示を行うことができる。
【0110】
以上のように画素ブロック１２を動作させることができる。
【0111】
【0112】
トランジスタ１０５のゲートは、配線１２２と電気的に接続される。トランジスタ１０５のソースまたはドレインの一方は、容量素子１０４の他方の電極と電気的に接続される。トランジスタ１０５のソースまたはドレインの他方は、“Ｖｒｅｆ”を供給することのできる配線と電気的に接続される。トランジスタ１０１のソースまたはドレインの他方、およびトランジスタ１０２のソースまたはドレインの他方は、配線１２５と電気的に接続される。
【0113】
図２または図４に示す回路１１の構成では、配線１２６からデータ（Ｄ）と“Ｖｒｅｆ”を切り替えて供給していたが、図６（Ａ）に示す回路１１の構成では、“Ｖｒｅｆ”の供給を専用の経路から行うため、配線１２５から重み（Ｗ）とデータ（Ｄ）を切り替えて供給できるようになる。したがって、ソース線を１本削減することができる。
【0114】
【0115】
時刻Ｔ１において配線１２５に“Ｗ［１］”を供給し、配線１２１、１２３［１］の電位を“Ｈ”とすると、トランジスタ１０５が導通し、容量素子１０４の他方の電極の電位は“Ｖｒｅｆ”となる。当該動作は、後の加算動作（容量結合動作）を行うためのリセット動作である。
【0116】
また、トランジスタ１０１、１０３が導通し、ノードＮＰ［１］に配線１２５の電位が書き込まれる。当該動作は重みの書き込み動作であり、ノードＮＰ［１］の電位は“Ｗ［１］”となる。
【0117】
時刻Ｔ２において配線１２１の電位を“Ｌ”、配線１２３［１］の電位を“Ｈ”とすると、トランジスタ１０１、１０５が非導通となる。このとき、ノードＮＰ［１］に“Ｗ［１］”が保持される。また、容量素子１０４には、“Ｗ［１］－Ｖｒｅｆ”が保持される。ここまでが画素２０［１］における“Ｗ［１］”の書き込み動作である。
【0118】
時刻Ｔ３において配線１２５に“Ｄ［１］”を供給し、配線１２１の電位を“Ｌ”、配線１２２、１２３［１］の電位を“Ｈ”とすると、トランジスタ１０２、１０３が導通する。このとき、容量素子１０４の他方の電極の電位は“Ｄ［１］”となり、容量結合によりノードＮＰ［１］の電位に“Ｄ［１］”が付加される。当該動作は加算動作であり、ノードＮＰ［１］の電位は“Ｗ［１］－Ｖｒｅｆ＋Ｄ［１］”となる。このとき、“Ｖｒｅｆ”＝０であれば、ノードＮＰ［１］の電位は、“Ｗ［１］＋Ｄ［１］”となる。ノードＮＰ［１］の電位は表示素子に供給され、表示が行われる。
【0119】
時刻Ｔ４において配線１２１、１２２、１２３［１］の電位を“Ｌ”とすると、トランジスタ１０３は非導通となり、ノードＮＰ［１］の電位は保持され、次フレームの動作まで表示が継続される。以上が画素２０［１］の動作説明である。
【0120】
同様の動作を時刻Ｔ５乃至Ｔ８で画素２０［２］に適用することにより、画素２０［２］では、“Ｗ［２］＋Ｄ［２］”に応じた表示を行うことができる。また、同様の動作を時刻Ｔ９乃至Ｔ１２で画素２０［ｎ－１］に適用することにより、画素２０［ｎ－１］では、“Ｗ［ｎ－１］＋Ｄ［ｎ－１］”に応じた表示を行うことができる。また、同様の動作を時刻Ｔ１３乃至Ｔ１６で画素２０［ｎ］に適用することにより、画素２０［ｎ］では、“Ｗ［ｎ］＋Ｄ［ｎ］”に応じた表示を行うことができる。
【0121】
【0122】
容量素子１０７の一方の電極は、ノードＮＭと電気的に接続される。容量素子１０７の他方の電極は、トランジスタ１０６のソースまたはドレインの一方と電気的に接続される。トランジスタ１０６のゲートは、ゲート線としての機能を有する配線１２７と電気的に接続される。トランジスタ１０６のソースまたはドレインの他方は、ソース線としての機能を有する配線１２８と電気的に接続される。
【0123】
図６（Ｂ）に示す回路１１は、ノードＮＭに並列に接続される容量素子を二つ有し、様々な動作を行うことができる。例えば、発光素子の駆動トランジスタのしきい値電圧の補正データを一方の容量素子に書き込み、輝度補正データを他方の容量素子に書き込んで画像補正をするなどの使い方ができる。または、液晶素子を用いた動作において、反転動作に対応する信号の極性別に容量素子を使い分けることで、容量素子の両電極に溜まる電荷の極性を常に一定とすることができる。したがって、反転動作時に供給する電荷量を少なくすることができ、表示装置の消費電力を抑えることができる。
【0124】
図８（Ａ）乃至（Ｃ）は、回路ブロック１１０に適用でき、表示素子として発光素子を含む構成の例である。
【0125】
図８（Ａ）に示す構成は、トランジスタ１１１と、容量素子１１３と、発光素子１１４を有する。トランジスタ１１１のソースまたはドレインの一方は、発光素子１１４の一方の電極と電気的に接続される。発光素子１１４の一方の電極は、容量素子１１３の一方の電極と電気的に接続される。容量素子１１３の他方の電極は、トランジスタ１１１のゲートと電気的に接続される。トランジスタ１１１のゲートは、ノードＮＰに電気的に接続される。
【0126】
トランジスタ１１１のソースまたはドレインの他方は、配線１２８と電気的に接続される。発光素子１１４の他方の電極は、配線１２９と電気的に接続される。配線１２８、１２９は電源を供給する機能を有する。例えば、配線１２８は、高電位電源を供給することができる。また、配線１２９は、低電位電源を供給することができる。
【0127】
図８（Ａ）に示す構成では、ノードＮＭの電位がトランジスタ１１１のしきい値電圧以上となったときに発光素子１１４に電流が流れる。したがって、ノードＮＰに重み（Ｗ）が書き込まれた段階で発光素子１１４の発光が始まる場合があり、用途が限定されることがある。
【0128】
または、図８（Ｂ）に示すように、発光素子１１４の一方の電極を配線１２８と電気的に接続し、発光素子１１４の他方の電極をトランジスタ１１１とソースまたはドレインの他方と電気的に接続してもよい。当該構成は、発光素子１１４を有する他の回路ブロック１１０にも適用することができる。
【0129】
図８（Ｃ）は、図８（Ａ）の構成にトランジスタ１１２を付加した構成である。トランジスタ１１２のソースまたはドレインの一方は、トランジスタ１１１のソースまたはドレインの一方と電気的に接続される。トランジスタ１１２のソースまたはドレインの他方は、発光素子１１４と電気的に接続される。トランジスタ１１２のゲートは、配線１２７と電気的に接続される。配線１２７は、トランジスタ１１２の導通を制御する信号線としての機能を有することができる。
【0130】
当該構成では、ノードＮＰの電位がトランジスタ１１１のしきい値電圧以上であって、トランジスタ１１２が導通したときに発光素子１１４に電流が流れる。したがって、重み（Ｗ）とデータ（Ｄ）の加算動作後の任意タイミングに発光素子１１４の発光を開始することができる。
【0131】
図８（Ｄ）は、図８（Ｃ）の構成にトランジスタ１１５を付加した構成である。トランジスタ１１５のソースまたはドレインの一方は、トランジスタ１１１のソースまたはドレインの一方と電気的に接続される。トランジスタ１１５のソースまたはドレインの他方は、配線１３１と電気的に接続される。トランジスタ１１５のゲートは、配線１３２と電気的に接続される。配線１３２は、トランジスタ１１５の導通を制御する信号線としての機能を有することができる。
【0132】
配線１３１は、基準電位などの特定の電位の供給源と電気的に接続することができる。配線１３１からトランジスタ１１１のソースまたはドレインの一方に特定の電位を供給することで、画像データの書き込みを安定化させることもできる。
【0133】
また、配線１３１は回路１２０と接続することができ、モニタ線としての機能を有することもできる。回路１２０は、上記特定の電位の供給源、トランジスタ１１１の電気特性を取得する機能、および補正データを生成する機能の一つ以上を有することができる。
【0134】
図９（Ａ）乃至（Ｄ）は、回路ブロック１１０に適用でき、表示素子として液晶素子を含む構成の例である。
【0135】
図９（Ａ）に示す構成は、容量素子１１６および液晶素子１１７を有する。液晶素子１１７の一方の電極は、容量素子１１６の一方の電極と電気的に接続される。容量素子１１６の一方の電極は、ノードＮＰに電気的に接続される。
【0136】
容量素子１１６の他方の電極は、配線１３３と電気的に接続される。液晶素子１１７の他方の電極は、配線１３４と電気的に接続される。配線１３３、１３４は電源を供給する機能を有する。例えば、配線１３３、１３４は、ＧＮＤや０Ｖなどの基準電位や任意の電位を供給することができる。
【0137】
なお、図９（Ｂ）に示すように容量素子１１６を省いた構成としてもよい。前述したように、ノードＮＰと接続するトランジスタにＯＳトランジスタを用いることができる。ＯＳトランジスタはリーク電流が極めて小さいため、保持容量として機能する容量素子１１６を省いても表示を比較的長時間維持することができる。また、トランジスタの構成に限らず、フィールドシーケンシャル駆動のように、高速動作で表示期間を短くできる場合にも容量素子１１６を省くことは有効である。容量素子１１６を省くことで開口率を向上させることができる。または、画素の透過率を向上させることができる。
【0138】
図９（Ａ）、（Ｂ）構成では、ノードＮＰの電位が液晶素子１１７の動作しきい値以上に確定したときに液晶素子１１７の動作が開始される。したがって、ノードＮＰに重みが書き込まれた段階で表示動作が始まる場合があり、用途が限定されることがある。ただし、透過型液晶表示装置の場合は、重み（Ｗ）とデータ（Ｄ）の加算動作が終了するタイミングまでバックライトを消灯するなどの動作を併用することで、不必要な表示動作が行われても視認を抑制することができる。
【0139】
図９（Ｃ）は、図９（Ａ）の構成にトランジスタ１１８を付加した構成である。トランジスタ１１８のソースまたはドレインの一方は、容量素子１１６の一方の電極と電気的に接続される。トランジスタ１１８のソースまたはドレインの他方は、ノードＮＰと電気的に接続される。トランジスタ１１８のゲートは、配線１３０と電気的に接続される。配線１３０は、トランジスタ１１８の導通を制御する信号線としての機能を有することができる。
【0140】
当該構成では、トランジスタ１１８の導通に伴って液晶素子１１７にノードＮＰの電位が印加される。したがって、重み（Ｗ）とデータ（Ｄ）の加算動作後の任意のタイミングに液晶素子の動作を開始することができる。
【0141】
なお、トランジスタ１１８が非導通の状態では容量素子１１６および液晶素子１１７に供給された電位が保持され続けるため、画像データを書き換える前に容量素子１１６および液晶素子１１７に供給された電位をリセットすることが好ましい。当該リセットは、例えば、画素が接続されるソース線（例えば、配線１２５、１２６など）にリセット電位を供給し、トランジスタ１０１およびトランジスタ１１８を同時に導通させればよい。
【0142】
図９（Ｄ）は、図９（Ｃ）の構成にトランジスタ１１９を付加した構成である。トランジスタ１１９のソースまたはドレインの一方は、液晶素子１１７の一方の電極と電気的に接続される。トランジスタ１１９のソースまたはドレインの他方は、配線１３１と電気的に接続される。トランジスタ１１９のゲートは、配線１３２と電気的に接続される。配線１３２はトランジスタ１１９の導通を制御する信号線としての機能を有することができる。
【0143】
配線１３１と電気的に接続される回路１２０は、前述した図８（Ｃ）の説明と同様であるほか、容量素子１１６および液晶素子１１７に供給された電位をリセットする機能を有していてもよい。
【0144】
図１０（Ａ）乃至（Ｃ）は、図６（Ａ）に示した“Ｖｒｅｆ”を供給するための配線の具体例を示す図である。図１０（Ａ）に示すように、表示素子として発光素子を用いる場合は、“Ｖｒｅｆ”を供給するための配線に配線１２８を適用することができる。“Ｖｒｅｆ”は０Ｖ、ＧＮＤまたは低電位であることが好ましいため、配線１２８は、少なくともそれらの電位のいずれかを供給する機能も有する。配線１２８には、ノードＮＰにデータを書き込むタイミングでは“Ｖｒｅｆ”を供給し、発光素子１１４を発光させるタイミングでは高電位電源を供給すればよい。または、図１０（Ｂ）に示すように、低電位を供給する配線１２９を“Ｖｒｅｆ”を供給するための配線として適用してもよい。
【0145】
また、図１０（Ｃ）に示すように、表示素子として液晶素子を用いる場合は、“Ｖｒｅｆ”を供給するための配線に配線１３３を適用することができる。または、配線１３４を適用してもよい。なお、表示素子の種類に関わらず、“Ｖｒｅｆ”を供給する専用の共通配線を設けてもよい。
【0146】
また、本発明の一態様においては、図１１（Ａ）、（Ｂ）に例示するように、画素ブロック１２が有するトランジスタにバックゲートを設けた構成としてもよい。図１１（Ａ）は、バックゲートがフロントゲートと電気的に接続された構成を示しており、オン電流を高める効果を有する。図１１（Ｂ）は、バックゲートが定電位を供給できる配線１３５と電気的に接続された構成を示しており、トランジスタのしきい値電圧を制御することができる。
【0147】
また、図４などのタイミングチャートに示したように、回路１０に対しては、ゲート信号“Ｈ”を一定間隔でシフトして入力する。一方で、回路１１に対しては、一つの回路１０の動作期間に合わせてゲート信号“Ｈ”または“Ｌ”を入力する動作が必要である。また、当該動作は、画素ブロック１２が有する回路１０の数だけ繰り返される。
【0148】
したがって、図１に示すように、回路１１を制御するゲートドライバ１４ａと、回路１０を制御するゲートドライバ１４ｂを設けることが好ましい。回路１０と回路１１を制御するゲートドライバを個別に設けることで、動作に必要なＰＷＣ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｃｏｎｔｒｏｌ）信号を画素ブロック１２が有する回路１０の数よりも少なくすることができる。
【0149】
例えば、図１２は、ゲートドライバ１４ａ、１４ｂの入出力信号を示す図である。なお、ここでは、画素の行数は１２８０、画素ブロック１２が有する画素（回路１０）の数は４とする。
【0150】
ゲートドライバ１４ａに入力される信号は、ＳＰＬ（ゲートドライバ１４ａ用スタートバルス信号）、ＣＬＫ［１：４］Ｌ（ゲートドライバ１４ａ用クロック信号）、ＰＷＣ１、ＰＷＣ２（ゲート信号のパルス幅制御信号）とすることができ、その出力は、ゲート線であるＧＬ１［１］乃至ＧＬ１［３２０］、およびＧＬ２［１］乃至ＧＬ２［３２０］に対して行うことができる。ここで、ＧＬ１は配線１２５、ＧＬ２は配線１２６に相当する。また、３２０は、垂直方向に設けられる画素ブロック１２の数と一致する。
【0151】
ゲートドライバ１４ｂに入力される信号は、ＳＰＲ（ゲートドライバ１４ｂ用スタートバルス信号）、ＣＬＫ［１：４］Ｒ（ゲートドライバ１４ｂ用クロック信号）とすることができ、その出力は、ゲート線であるＧＬ３［１］乃至ＧＬ３［１２８０］に対して行うことができる。ここで、ＧＬ３は配線１２３に相当する。また、１２８０は、垂直方向に設けられる画素２０の数と一致する。
【0152】
図１３は、ゲートドライバ１４ａのブロック図の一例である。ゲートドライバ１４ａは、複数のセット・リセットフリップフロップで構成されるシフトレジスタ回路、およびバッファ回路（ＢｕＦ）を有する。シフトレジスタ回路の１段分は“ＳＲ”で表し、ダミー段は“ＤＵＭ”で表している。ＲＥＳはリセット信号であり、“Ｈ”入力でシフトレジスタ回路の出力を全て“Ｌ”とすることができる。
【0153】
“ＢｕＦ”はＡＮＤ回路を有し、“ＳＲ”の出力信号（ＳＲＯＵＴ信号）、ＰＷＣ１信号およびＰＷＣ２信号を利用してゲート線（ＧＬ１および／またはＧＬ２）に信号を出力することができる。
【0154】
“ＳＲ”は、例えば、図１５（Ａ）に示すブロック図、および図１５（Ｂ）に示す回路図の構成とすることができる。ここで、ＬＩＮは、前段の“ＳＲ”から入力されるシフト信号、ＦＯは“Ｂｕｆ”が有するトランジスタを制御する出力信号、ＲＩＮは後段の“ＳＲ”から入力されるリセット信号を表す。なお、入力されるクロック信号は、例えば、ＣＬＫ［１］ＬとＣＬＫ［３］Ｌの組み合わせ、またはＣＬＫ［２］ＬとＣＬＫ［４］Ｌの組み合わせとすることができる。
【0155】
また、バッファ回路（ＢｕＦ）は、図１６（Ａ）に示すブロック図、および図１６（Ｂ）に示す回路図の構成とすることができる。ここで、ＦＮは、“ＳＲ”から入力される信号（ＦＯ）、ＬＮは、“ＳＲ”から入力される信号（ＳＲＯＵＴ）を表す。
【0156】
図１４は、ゲートドライバ１４ｂのブロック図の一例である。複数のセット・リセットフリップフロップで構成されるシフトレジスタ回路を有する。シフトレジスタ回路の１段分は“ＳＲ”で表し、ダミー段は“ＤＵＭ”で表している。“ＳＲ”は、例えば、図１７（Ａ）に示すブロック図、および図１７（Ｂ）に示す回路図の構成とすることができる。
【0157】
次に、画素ブロック１２に関するシミュレーション結果を説明する。図１８にシミュレーションに用いた画素ブロック１２の構成を示す。図１９にシミュレーションに用いたタイミングチャートを示す。画素ブロック１２が有する画素数は４とし、回路ブロック１１０は図９（Ａ）に示す構成（液晶素子および容量素子）とした。シミュレーションは、各画素について順次動作を行ったときのノードＮＰの電圧変化について行った。
【0158】
シミュレーションに用いたパラメータは以下の通りであり、トランジスタサイズはＬ／Ｗ＝４μｍ／４μｍ（画素ブロック１２が有するトランジスタ）、容量素子Ｃ１の容量値は５００ｆＦ、容量素子Ｃｓの容量値は１００ｆＦ、液晶素子Ｃｌｃの容量値は１００ｆＦ、共通電極ＶＣＯＭおよびＴＣＯＭは０Ｖとした。また、トランジスタのゲートに印加する電圧は、“Ｈ”として＋１５Ｖ、“Ｌ”として－１０Ｖとした。なお、回路シミュレーションソフトウェアにはＳＰＩＣＥを用いた。なお、ここでは、図１８に示す配線ＰＬの寄生容量はパラメータから外している。
【0159】
図１９は、シミュレーションに用いたタイミングチャートである。ここでは、重み（Ｗ［１］乃至［４］）、データ（Ｄ［１］乃至［４］）は、全て５Ｖとした。また、“Ｖｒｅｆ”は０Ｖとした。
【0160】
図２０（Ａ）は、重み（Ｗ［１］乃至［４］）およびデータ（Ｄ［１］乃至［４］）を全て５Ｖとし、“Ｖｒｅｆ”を０Ｖとしたときのシミュレーション結果である。横軸は時間、縦軸はノードＮＰの電圧である。各ノードＮＰにおいて、重み（Ｗ）とデータ（Ｄ）が容量比に応じて加算されることが確かめられた。
【0161】
図２０（Ｂ）は、重み（Ｗ［１］）およびデータ（Ｄ［２］）を５Ｖ、重み（Ｗ［２］）およびデータ（Ｄ［２］）を２．５Ｖ、重み（Ｗ［３］）およびデータ（Ｄ［３］）を－２．５Ｖ、重み（Ｗ［４］）およびデータ（Ｄ［４］）を－５Ｖ、とし、“Ｖｒｅｆ”を０Ｖとしたときのシミュレーション結果である。各ノードＮＰにおいて、重み（Ｗ）とデータ（Ｄ）が容量比に応じて加算されることが確かめられた。また、同一の画素ブロック１２内で重みおよびデータの極性を問わず加算動作ができることから、ゲートライン反転駆動の適用も可能であることが確かめられた。
【0162】
したがって、本発明の一態様である画素ブロック１２は、配線ＰＬの寄生容量が影響しない範囲で重み（Ｗ）とデータ（Ｄ）の加算動作が正常に行えることが確認できた。
【0163】
【0164】
なお、図２１に示すレイアウトでは、Ｃｓを省き、ノードＮＰに相当する画素電極ＰＥまでを図示している。トランジスタとしては、一例としてボトムゲート型（バックゲートあり）を図示している。
【0165】
トランジスタＴｒ１、Ｔｒ２は、画素ブロック１２の１行目の画素に含まれるように配置している。したがって、各行が有するトランジスタは、１行目がトランジスタＴｒ１、Ｔｒ２、Ｔｒ３の計３個となり、２行目以降は、トランジスタＴｒ３の１個となる。なお、トランジスタＴｒ１、Ｔｒ２のサイズは、Ｌ／Ｗ＝４μｍ／３０μｍ、トランジスタＴｒ３のサイズは、Ｌ／Ｗ＝４μｍ／１０μｍを想定している。画素ピッチは、約１３６μｍ（１行目と２行目以降で異なる）を想定している。
【0166】
Ｃ１は、ゲート配線と同一の工程で作製される導電層およびソース配線と同一の工程で作製される導電層を一対の電極としている。当該二つの導電層は、ソース線ＳＬ１、ＳＬ２と平行して配置され、各画素において絶縁層（例えばゲート絶縁膜）を介して重なる領域を有する。つまり、各画素には、一つの容量素子が設けられている。また、当該容量素子は並列接続となるため、一つの大きな容量素子と等価になる。
【0167】
すなわち、容量素子Ｃ１を分割配置していることから、画素の開口率および透過率を向上させることができる。なお、容量素子を構成する一方の導電層同士の電気的な接続には、ゲート配線をブリッジする接続配線ＢＲを用いることが好ましい。接続配線ＢＲとしては、例えば、ソース配線と同一の工程で作製することができる。
【0168】
ここで、１行目の画素には、トランジスタＴｒ１、Ｔｒ２およびその駆動用のゲート線が設けられるため、他の行の画素よりも要素数が多くなる。図２２（Ａ）に示すタイプ１のように、全ての画素の垂直方向の長さをＡに統一した場合、画素電極ＰＥ１は画素電極ＰＥ２、ＰＥ３よりも小さくなってしまう。そのため、１列目の表示が暗線として視認されることがある。
【0169】
したがって、図２２（Ｂ）に示すタイプ２のように、全ての画素電極の垂直方向の長さをＢに統一し、１行目の画素の垂直方向の長さを２行目以降の画素の垂直方向の長さよりも大きくしてもよい。または、画素電極ＰＥ１が画素電極ＰＥ２、ＰＥ３よりも大きくなるように各画素の垂直方向の長さを調整してもよい。このような構成とすることで、１行目の表示が暗線として視認されることを抑制することができる。
【0170】
図２２に示したタイプ１またはタイプ２の画素ブロックを表示領域に適用した場合の開口率の試算値を図２３に示す。ここで示す開口率とは、（画素ブロック内の全ての画素電極の面積）／（画素ブロックの面積）である。試算において、画素ブロックが有する画素数は、１乃至４０００とした。なお、タイプ１の画素は、全て一辺が１３６μｍの正方画素とすることを想定している。また、タイプ２では、画素数１の場合は一辺が１３６μｍの正方画素とし、画素数２以上では画素電極が同サイズとなるように垂直方向の長さを調整している。なお、タイプ１と比較できるように画素ブロックの垂直方向の長さは、一辺が１３６μｍ正方画素を用いた場合と同じとしている。
【0171】
図２３に示すように、タイプ１、タイプ２ともに画素ブロック内の画素数が１０程度まで開口率は急激に上昇し、２０程度で８１％に到達する。その後も緩やかに上昇し、１００で８２％近くとなる。したがって、開口率を重視する場合は、画素ブロック内の画素数をできるだけ多くすることが好ましいといえる。ただし、画素レイアウトによる効率的な効果を考慮すると、５乃至１００程度が好ましく、１０乃至５０程度がより好ましく、２０乃至４０程度がさらに好ましいといえる。
【0172】
以上のシミュレーション結果により、本発明の一態様の効果を確認することができた。
【0173】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0174】
（実施の形態２）
本実施の形態では、液晶素子を用いた表示装置の構成例と、発光素子を用いた表示装置の構成例について説明する。なお、本実施の形態においては、実施の形態１で説明した表示装置の要素、動作および機能の説明は省略する。
本実施の形態では、液晶素子を用いた表示装置の構成例と、発光素子を用いた表示装置の構成例について説明する。なお、本実施の形態においては、実施の形態１で説明した表示装置の要素、動作および機能の説明は省略する。
【0175】
図２４（Ａ）乃至（Ｃ）は、本発明の一態様を用いることのできる表示装置の構成を示す図である。
【0176】
図２４（Ａ）において、第１の基板４００１上に設けられた表示部２１５を囲むようにして、シール材４００５が設けられ、表示部２１５がシール材４００５および第２の基板４００６によって封止されている。
【0177】
表示部２１５には、実施の形態１で説明した画素ブロック１２等を設けることができる。なお、以下に説明する走査線駆動回路はゲートドライバ、信号線駆動回路はソースドライバに相当する。
【0178】
図２４（Ａ）では、走査線駆動回路２２１ａ、信号線駆動回路２３１ａ、信号線駆動回路２３２ａ、および共通線駆動回路２４１ａは、それぞれがプリント基板４０４１上に設けられた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶半導体で形成されている。共通線駆動回路２４１ａは、実施の形態１に示した配線１２８、１２９、１３２、１３３、１３５などに規定の電位を供給する機能を有する。
【0179】
走査線駆動回路２２１ａ、共通線駆動回路２４１ａ、信号線駆動回路２３１ａ、および信号線駆動回路２３２ａに与えられる各種信号および電位は、ＦＰＣ（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８を介して供給される。
【0180】
走査線駆動回路２２１ａおよび共通線駆動回路２４１ａが有する集積回路４０４２は、表示部２１５に選択信号を供給する機能を有する。信号線駆動回路２３１ａおよび信号線駆動回路２３２ａが有する集積回路４０４２は、表示部２１５に画像データを供給する機能を有する。集積回路４０４２は、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に実装されている。
【0181】
なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディング法、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）法、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法などを用いることができる。
【0182】
図２４（Ｂ）は、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａに含まれる集積回路４０４２をＣＯＧ法により実装する例を示している。また、駆動回路の一部または全体を表示部２１５と同じ基板上に一体形成して、システムオンパネルを形成することができる。
【0183】
図２４（Ｂ）では、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａを、表示部２１５と同じ基板上に形成する例を示している。駆動回路を表示部２１５内の画素回路と同時に形成することで、部品点数を削減することができる。よって、生産性を高めることができる。
【0184】
また、図２４（Ｂ）では、第１の基板４００１上に設けられた表示部２１５と、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａと、を囲むようにして、シール材４００５が設けられている。また表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路２４１ａの上に第２の基板４００６が設けられている。よって、表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路２４１ａは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。
【0185】
また、図２４（Ｂ）では、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部を別途形成して実装しても良い。また、図２４（Ｃ）に示すように、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを表示部２１５と同じ基板上に形成してもよい。
【0186】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
【0187】
また第１の基板上に設けられた表示部および走査線駆動回路は、トランジスタを複数有している。当該トランジスタとして、上記実施の形態で示したトランジスタを適用することができる。
【0188】
周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造は同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て同じ構造のトランジスタであってもよく、２種類以上の構造のトランジスタを有していてもよい。同様に、画素回路が有するトランジスタは、全て同じ構造のトランジスタであってもよく、２種類以上の構造のトランジスタを有していてもよい。
【0189】
また、第２の基板４００６上には入力装置４２００を設けることができる。図２４（Ａ）乃至（Ｃ）に示す表示装置に入力装置４２００を設けた構成はタッチパネルとして機能させることができる。
【0190】
本発明の一態様のタッチパネルが有する検知素子（センサ素子ともいう）に限定は無い。指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサを、検知素子として適用することができる。
【0191】
センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。
【0192】
本実施の形態では、静電容量方式の検知素子を有するタッチパネルを例に挙げて説明する。
【0193】
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。
【0194】
本発明の一態様のタッチパネルは、別々に作製された表示装置と検知素子とを貼り合わせる構成、表示素子を支持する基板および対向基板の一方または双方に検知素子を構成する電極等を設ける構成等、様々な構成を適用することができる。
【0195】
図２５（Ａ）、（Ｂ）に、タッチパネルの一例を示す。図２５（Ａ）は、タッチパネル４２１０の斜視図である。図２５（Ｂ）は、入力装置４２００の斜視概略図である。なお、明瞭化のため、代表的な構成要素のみを示している。
【0196】
タッチパネル４２１０は、別々に作製された表示装置と検知素子とを貼り合わせた構成である。
【0197】
タッチパネル４２１０は、入力装置４２００と、表示装置とを有し、これらが重ねて設けられている。
【0198】
入力装置４２００は、基板４２６３、電極４２２７、電極４２２８、複数の配線４２３７、複数の配線４２３８および複数の配線４２３９を有する。例えば、電極４２２７は配線４２３７または配線４２３９と電気的に接続することができる。また、電極４２２８は配線４２３９と電気的に接続することができる。ＦＰＣ４２７２ｂは、複数の配線４２３７および複数の配線４２３８の各々と電気的に接続する。ＦＰＣ４２７２ｂにはＩＣ４２７３ｂを設けることができる。
【0199】
または、表示装置の第１の基板４００１と第２の基板４００６との間にタッチセンサを設けてもよい。第１の基板４００１と第２の基板４００６との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。
【0200】
図２６（Ａ）、（Ｂ）は、図２４（Ｂ）中でＮ１－Ｎ２の鎖線で示した部位の断面図である。図２６（Ａ）、（Ｂ）に示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、図２６（Ａ）、（Ｂ）では、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。
【0201】
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。
【0202】
また、第１の基板４００１上に設けられた表示部２１５と走査線駆動回路２２１ａは、トランジスタを複数有しており、図２６（Ａ）、（Ｂ）では、表示部２１５に含まれるトランジスタ４０１０、および走査線駆動回路２２１ａに含まれるトランジスタ４０１１を例示している。なお、図２６（Ａ）、（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１１としてボトムゲート型のトランジスタを例示しているが、トップゲート型のトランジスタであってもよい。
【0203】
【0204】
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能することができる。
【0205】
また、図２６（Ａ）、（Ｂ）に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層４１０３を介して重なっている。
【0206】
一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
【0207】
表示部２１５に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図２６（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。図２６（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、配向膜として機能する絶縁層４０３２、絶縁層４０３３が液晶層４００８を挟持するように設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
【0208】
液晶素子４０１３として、様々なモードが適用された液晶素子を用いることができる。例えば、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＶＡ－ＩＰＳモード、ゲストホストモード等が適用された液晶素子を用いることができる。
【0209】
また、本実施の形態に示す液晶表示装置にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
【0210】
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【0211】
図２６では、縦電界方式の液晶素子を有する液晶表示装置の例を示したが、本発明の一態様には、横電界方式の液晶素子を有する液晶表示装置を適用することができる。横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良または破損を軽減することができる。
【0212】
また、スペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
【0213】
また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。また、上記バックライト、およびサイドライトとして、マイクロＬＥＤなどを用いても良い。
【0214】
図２６（Ａ）に示す表示装置では、基板４００６と第２の電極層４０３１の間に、遮光層４１３２、着色層４１３１、絶縁層４１３３が設けられている。
【0215】
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
【0216】
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。遮光層および着色層は、例えば、インクジェット法などを用いて形成することができる。
【0217】
また、図２６（Ａ）、（Ｂ）に示す表示装置は、絶縁層４１１１と絶縁層４１０４を有する。絶縁層４１１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１１と絶縁層４１０４でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。
【0218】
また、表示装置に含まれる表示素子として発光素子を用いることができる。発光素子としては、例えば、エレクトロルミネッセンスを利用するＥＬ素子を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
【0219】
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【0220】
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【0221】
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
【0222】
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
【0223】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【0224】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【0225】
図２６（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。表示素子である発光素子４５１３は、表示部２１５に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【0226】
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【0227】
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【0228】
発光素子４５１３の発光色は、発光層４５１１を構成する材料によって、白、赤、緑、青、シアン、マゼンタ、または黄などとすることができる。
【0229】
カラー表示を実現する方法としては、発光色が白色の発光素子４５１３と着色層を組み合わせて行う方法と、画素毎に発光色の異なる発光素子４５１３を設ける方法がある。前者の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に発光層４５１１を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、発光素子４５１３にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
【0230】
なお、発光層４５１１は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
【0231】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【0232】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
【0233】
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
【0234】
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【0235】
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
【0236】
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。
【0237】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【0238】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
【0239】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
【0240】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【0241】
なお、図２７に示すように、トランジスタや容量素子が高さ方向に重なる領域を有するようなスタック構造としてもよい。例えば、駆動回路を構成するトランジスタ４０１１およびトランジスタ４０２２を重ねて配置すれば、狭額縁の表示装置とすることができる。また、画素回路を構成するトランジスタ４０１０、トランジスタ４０２３、容量素子４０２０などが一部でも重なる領域を有するように配置すれば開口率や解像度を向上させることができる。なお、図２７では図２６（Ａ）に示す液晶表示装置にスタック構造を応用した例を示しているが、図２６（Ｂ）に示すＥＬ表示装置に応用してもよい。
【0242】
また、画素回路において、電極や配線に可視光に対して透光性の高い透光性導電膜を用いることで、画素内の光の透過率を高めることができ、実質的に開口率を向上させることができる。なお、ＯＳトランジスタを用いる場合は半導体層も透光性を有するため、さらに開口率を高めることができる。これらは、トランジスタ等をスタック構造としない場合においても有効である。
【0243】
また、液晶表示装置と発光装置を組み合わせて表示装置を構成としてもよい。
【0244】
発光装置は表示面の逆側、または表示面の端部に配置される。発光装置は表示素子に光を供給する機能を有する。発光装置は、バックライトとも呼ぶことができる。
【0245】
ここで、発光装置は、板状またはシート状の導光部（導光板ともいう）と、異なる色の光を呈する複数の発光素子を有することができる。当該発光素子を導光部の側面近傍に配置すると、導光部側面から内部へ光を発することができる。導光部は光路を変更する機構（光取り出し機構ともいう）を有しており、これにより、発光装置は表示パネルの画素部に光を均一に照射することができる。または、導光部を設けず、画素の直下に発光装置を配置する構成としてもよい。
【0246】
発光装置は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の発光素子を有することが好ましい。さらに白色（Ｗ）の発光素子を有していてもよい。これら発光素子として発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いることが好ましい。
【0247】
さらに、発光素子は、その発光スペクトルの半値全幅（ＦＷＨＭ：Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が、５０ｎｍ以下、好ましくは４０ｎｍ以下、より好ましくは３０ｎｍ以下、さらに好ましくは２０ｎｍ以下である、極めて色純度の高い発光素子であることが好ましい。なお、発光スペクトルの半値全幅は、小さければ小さいほどよいが、例えば１ｎｍ以上とすることができる。これにより、カラー表示を行う際に、色再現性が高い鮮やかな表示を行うことができる。
【0248】
また、赤色の発光素子は、発光スペクトルのピーク波長が、６２５ｎｍ以上６５０ｎｍ以下の範囲内に位置する素子を用いることが好ましい。また、緑色の発光素子は、発光スペクトルのピーク波長が、５１５ｎｍ以上５４０ｎｍ以下の範囲内に位置する素子を用いることが好ましい。青色の発光素子は、発光スペクトルのピーク波長が、４４５ｎｍ以上４７０ｎｍ以下の範囲内に位置する素子を用いることが好ましい。
【0249】
表示装置は、３色の発光素子を順次点滅させるとともに、これと同期させて画素を駆動し、継時加法混色法に基づいてカラー表示を行うことができる。当該駆動方法は、フィールドシーケンシャル駆動とも呼ぶことができる。
【0250】
フィールドシーケンシャル駆動では、鮮やかなカラー画像を表示することができる。また、滑らかな動画像を表示することができる。また上記駆動方法を用いることで、１つの画素を複数の異なる色の副画素で構成する必要がなく、１つの画素の有効反射面積（有効表示面積、開口率ともいう）を大きくできるため、明るい表示を行うことができる。さらに、画素にカラーフィルタを設ける必要がないため、画素の透過率も向上させることもでき、さらに明るい表示を行うことができる。また、作製工程を簡略化でき、作製コストを低減することができる。
【0251】
図２８（Ａ）、（Ｂ）は、フィールドシーケンシャル駆動が可能な表示装置の断面概略図の一例である。当該表示装置の基板４００１側にはＲＧＢ各色の発光が可能なバックライトユニットが設けられる。なお、フィールドシーケンシャル駆動では、ＲＧＢ各色の時分割発光で色を表現するため、カラーフィルタは不要となる。
【0252】
図２８（Ａ）に示すバックライトユニット４３４０ａは、画素の直下に拡散板４３５２を介して発光素子４３４２が複数設けられた構成である。拡散板４３５２は、発光素子４３４２から基板４００１側に射出された光を拡散し、表示部面内の輝度を均一化する機能を有する。発光素子４３４２と拡散板４３５２との間には、必要に応じて偏光板を設けてもよい。また、拡散板４３５２は不要であれば設けなくてもよい。また、遮光層４１３２を省いた構成としてもよい。
【0253】
バックライトユニット４３４０ａは、発光素子４３４２を多く搭載することができるため、明るい表示が可能となる。また、導光板は不要であり、発光素子４３４２の光の効率を損ないにくい利点がある。なお、必要に応じて発光素子４３４２に光拡散用のレンズ４３４４を設けてもよい。
【0254】
図２８（Ｂ）に示すバックライトユニット４３４０ｂは、画素の直下に拡散板４３５２を介して導光板４３４１が設けられた構成である。導光板４３４１の端部には発光素子４３４２が複数設けられる。導光板４３４１は、拡散板４３５２とは逆側に凹凸形状を有し、導波した光を当該凹凸形状で散乱して拡散板４３５２の方向に射出することができる。
【0255】
発光素子４３４２は、プリント基板４３４７に固定することができる。なお、図２８（Ｂ）では、ＲＧＢ各色の発光素子４３４２が重なるように図示しているが、奥行方向にＲＧＢ各色の発光素子４３４２が並ぶように配置することもできる。また、導光板４３４１において、発光素子４３４２とは反対側の側面には、可視光を反射する反射層４３４８を設けてもよい。
【0256】
バックライトユニット４３４０ｂは、発光素子４３４２を少なくすることができるため、低コストかつ薄型とすることができる。
【0257】
また、液晶素子には、光散乱型液晶素子を用いてもよい。光散乱型液晶素子としては、液晶と高分子の複合材料を有する素子を用いることが好ましい。例えば、高分子分散型液晶素子を用いることができる。または、高分子ネットワーク型液晶（ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ））素子を用いてもよい。
【0258】
光散乱型液晶素子は、一対の電極で挟まれる樹脂部の３次元ネットワーク構造中に液晶部が設けられた構造である。液晶部に用いる材料としては、例えばネマティック液晶を用いることができる。また、樹脂部としては光硬化樹脂を用いることができる。光硬化樹脂は、例えば、アクリレート、メタクリレートなどの単官能モノマー、ジアクリレート、トリアクリレート、ジメタクリレート、トリメタクリレートなどの多官能モノマー、または、これらを混合させた重合性化合物を用いることができる。
【0259】
光散乱型液晶素子は液晶材料の屈折率の異方性を利用し、光を透過または散乱させることにより表示を行う。また、樹脂部も屈折率の異方性を有していてもよい。光散乱型液晶素子に印加される電圧に従って液晶分子が一定方向に配列するとき、液晶部と樹脂部の屈折率の差が小さくなる方向が発生し、当該方向に沿って入射する光は液晶部で散乱されることなく透過する。したがって、光散乱型液晶素子は当該方向からは透明な状態に視認される。一方で、印加される電圧に従って液晶分子の配列がランダムとなるとき、液晶部と樹脂部の屈折率の差に大きな変化が生じないため、入射する光は液晶部で散乱される。したがって、光散乱型液晶素子は視認の方向を問わず不透明の状態となる。
【0260】
図２９（Ａ）は、図２８（Ａ）の表示装置の液晶素子４０１３を光散乱型液晶素子４０１６に置き換えた構成である。光散乱型液晶素子４０１６は、液晶部および樹脂部を有する複合層４００９、ならびに電極層４０３０、４０３１を有する。フィールドシーケンシャル駆動に関する要素は、図２８（Ａ）と同じであるが、光散乱型液晶素子４０１６を用いる場合は、配向膜および偏光板が不要となる。なお、スペーサ４０３５は球状の形態で図示しているが、柱状であってもよい。
【0261】
図２９（Ｂ）は、図２８（Ｂ）の表示装置の液晶素子４０１３を光散乱型液晶素子４０１６に置き換えた構成である。図２８（Ｂ）の構成では、光散乱型液晶素子４０１６に電圧を印加しないときに光を透過し、電圧を印加したときに光を散乱させるモードで動作する構成とすることが好ましい。当該構成とすることで、ノーマル状態（表示をさせない状態）で透明な表示装置とすることができる。この場合は、光を散乱させる動作を行ったときにカラー表示を行うことができる。
【0262】
【0263】
図３０（Ａ）は、基板４００１が導光板としての機能を有する構成である。基板４００１の外側の面には、凹凸形状を設けてもよい。当該構成では、導光板を別途設ける必要がなくなるため、製造コストを低減することができる。また、当該導光板による光の減衰もなくなるため、発光素子４３４２が射出する光を効率良く利用することができる。
【0264】
図３０（Ｂ）は、複合層４００９の端部近傍から光を入射する構成である。複合層４００９と基板４００６との界面、および複合層４００９と基板４００１との界面での全反射を利用し、光散乱型液晶素子から外部に光を射出することができる。複合層４００９の樹脂部には、基板４００１および基板４００６よりも屈折率が大きい材料を用いる。
【0265】
なお、発光素子４３４２は表示装置の一辺に設けるだけでなく、図３０（Ｃ）に示すように対向する二辺に設けてもよい。さらに、三辺または四辺に設けてもよい。発光素子４３４２を複数の辺に設けることで、光の減衰を補うことができ、大面積の表示素子にも対応することができる。
【0266】
図３０（Ｄ）は、発光素子４３４２から射出される光がミラー４３４５を介して表示装置に導光される構成である。当該構成により表示装置に一定の角度からの導光を行いやすくなるため、効率良く全反射光を得ることができる。
【0267】
図３０（Ｅ）は、複合層４００９上に層４００３および層４００４の積層を有する構成である。層４００３および層４００４の一方はガラス基板などの支持体であり、他方は無機膜、有機樹脂のコーティング膜またはフィルムなどで形成することができる。複合層４００９の樹脂部には、層４００４よりも屈折率が大きい材料を用いる。また、層４００４には層４００３よりも屈折率が大きい材料を用いる。
【0268】
複合層４００９と層４００４との間には一つ目の界面が形成され、層４００４と層４００３との間には二つ目の界面が形成される。当該構成により、一つ目の界面で全反射されず通り抜けた光を二つ目の界面で全反射させ、複合層４００９に戻すことができる。したがって、発光素子４３４２が射出する光を効率良く利用することができる。
【0269】
【0270】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0271】
（実施の形態３）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
【0272】
本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
【0273】
〔ボトムゲート型トランジスタ〕
図３１（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０のチャネル長方向の断面図である。図３１（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。
図３１（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０のチャネル長方向の断面図である。図３１（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。
【0274】
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電極７４４ｂの一部は、絶縁層７４１上に形成される。
【0275】
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【0276】
また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
【0277】
半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
【0278】
半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４ａおよび電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
【0279】
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４ａの間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
【0280】
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。
【0281】
図３１（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料および方法で形成することができる。
【0282】
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【0283】
また、電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。
【0284】
なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
【0285】
半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
【0286】
したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【0287】
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
【0288】
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
【0289】
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
【0290】
図３１（Ｂ１）は、図３１（Ａ１）とは異なる構成のチャネル保護型のトランジスタ８２０のチャネル長方向の断面図である。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７２９の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７２９の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７２９の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
【0291】
図３１（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。
【0292】
絶縁層７２９を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。
【0293】
また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
【0294】
図３１（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタ８２５のチャネル長方向の断面図である。トランジスタ８２５は、絶縁層７２９を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７２９を設けないため、トランジスタの生産性を高めることができる。
【0295】
図３１（Ｃ２）に示すトランジスタ８２５は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。
【0296】
図３２（Ａ１）乃至（Ｃ２）にトランジスタ８１０、８１１、８２０、８２１、８２５、８２６のチャネル幅方向の断面図をそれぞれ示す。
【0297】
図３２（Ｂ２）、（Ｃ２）に示す構造では、ゲート電極とバックゲート電極とが接続され、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層７４２は、ゲート電極とバックゲート電極に挟まれている。
【0298】
ゲート電極およびバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層７４２のチャネル幅方向の長さよりも長く、半導体層７４２のチャネル幅方向全体は、絶縁層７２６、７４１、７２８、７２９を間に挟んでゲート電極またはバックゲート電極に覆われた構成である。
【0299】
当該構成とすることで、トランジスタに含まれる半導体層７４２を、ゲート電極およびバックゲート電極の電界によって電気的に取り囲むことができる。
【0300】
トランジスタ８２１またはトランジスタ８２６のように、ゲート電極およびバックゲート電極の電界によって、チャネル形成領域が形成される半導体層７４２を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
【0301】
Ｓ－ｃｈａｎｎｅｌ構造とすることで、ゲート電極およびバックゲート電極の一方または双方によってチャネルを誘起させるための電界を効果的に半導体層７４２に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ－ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。
【0302】
〔トップゲート型トランジスタ〕
図３３（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極７４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。
図３３（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極７４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。
【0303】
また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。半導体層７４２は、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。
【0304】
図３３（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有する。電極７２３は、絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２３は、バックゲート電極として機能することができる。
【0305】
また、図３３（Ｂ１）に示すトランジスタ８４４および図３３（Ｂ２）に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図３３（Ｃ１）に示すトランジスタ８４６および図３３（Ｃ２）に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。
【0306】
トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【0307】
図３４（Ａ１）乃至（Ｃ２）にトランジスタ８４２、８４３、８４４、８４５、８４６、８４７のチャネル幅方向の断面図をそれぞれ示す。
【0308】
トランジスタ８４３、トランジスタ８４５、およびトランジスタ８４７は、それぞれ先に説明したＳ－ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ８４３、トランジスタ８４５、およびトランジスタ８４７をＳ－ｃｈａｎｎｅｌ構造としなくてもよい。
【0309】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0310】
（実施の形態４）
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３５に示す。
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３５に示す。
【0311】
図３５（Ａ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、スピーカ９６７、表示部９６５、操作キー９６６、ズームレバー９６８、レンズ９６９等を有する。表示部９６５に本発明の一態様の表示装置を用いることで、様々な画像の表示を行うことができる。
【0312】
図３５（Ｂ）はデジタルサイネージであり、大型の表示部９２２を有する。例えば、柱９２１の側面に取り付けられる。表示部９２２に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
【0313】
図３５（Ｃ）は携帯電話機の一例であり、筐体９５１、表示部９５２、操作ボタン９５３、外部接続ポート９５４、スピーカ９５５、マイク９５６、カメラ９５７等を有する。当該携帯電話機は、表示部９５２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部９５２に触れることで行うことができる。また、筐体９０１および表示部９５２は可撓性を有し、図示するように折り曲げて使用することができる。表示部９５２に本発明の一態様の表示装置を用いることで、様々な画像の表示を行うことができる。
【0314】
図３５（Ｄ）はビデオカメラであり、第１筐体９０１、第２筐体９０２、表示部９０３、操作キー９０４、レンズ９０５、接続部９０６、スピーカ９０７等を有する。操作キー９０４およびレンズ９０５は第１筐体９０１に設けられており、表示部９０３は第２筐体９０２に設けられている。表示部９０３に本発明の一態様の表示装置を用いることで、様々な画像の表示を行うことができる。
【0315】
図３５（Ｅ）はテレビであり、筐体９７１、表示部９７３、操作キー９７４、スピーカ９７５、通信用接続端子９７６、光センサ９７７等を有する。表示部９７３にはタッチセンサが設けられ、入力操作を行うこともできる。表示部９７３に本発明の一態様の表示装置を用いることで、様々な画像の表示を行うことができる。
【0316】
図３５（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、スピーカ９１３、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。表示部９１２に本発明の一態様の表示装置を用いることで、様々な画像の表示を行うことができる。
【0317】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【0318】
１０：回路、１１：回路、１２：画素ブロック、１３：ソースドライバ、１４ａ：ゲートドライバ、１４ｂ：ゲートドライバ、１５：回路、２０：画素、１０１：トランジスタ、１０２：トランジスタ、１０３：トランジスタ、１０４：容量素子、１０５：トランジスタ、１０６：トランジスタ、１０７：容量素子、１１０：回路ブロック、１１１：トランジスタ、１１２：トランジスタ、１１３：容量素子、１１４：発光素子、１１５：トランジスタ、１１６：容量素子、１１７：液晶素子、１１８：トランジスタ、１１９：トランジスタ、１２０：回路、１２１：配線、１２２：配線、１２３：配線、１２５：配線、１２６：配線、１２７：配線、１２８：配線、１２９：配線、１３０：配線、１３１：配線、１３２：配線、１３３：配線、１３４：配線、１３５：配線、２１５：表示部、２２１ａ：走査線駆動回路、２３１ａ：信号線駆動回路、２３２ａ：信号線駆動回路、２４１ａ：共通線駆動回路、７２３：電極、７２６：絶縁層、７２８：絶縁層、７２９：絶縁層、７４１：絶縁層、７４２：半導体層、７４４ａ：電極、７４４ｂ：電極、７４６：電極、７５５：不純物、７７１：基板、７７２：絶縁層、８１０：トランジスタ、８１１：トランジスタ、８２０：トランジスタ、８２１：トランジスタ、８２５：トランジスタ、８２６：トランジスタ、８３０：トランジスタ、８４０：トランジスタ、８４２：トランジスタ、８４３：トランジスタ、８４４：トランジスタ、８４５：トランジスタ、８４６：トランジスタ、８４７：トランジスタ、９０１：筐体、９０２：筐体、９０３：表示部、９０４：操作キー、９０５：レンズ、９０６：接続部、９０７：スピーカ、９１１：筐体、９１２：表示部、９１３：スピーカ、９１９：カメラ、９２１：柱、９２２：表示部、９５１：筐体、９５２：表示部、９５３：操作ボタン、９５４：外部接続ポート、９５５：スピーカ、９５６：マイク、９５７：カメラ、９６１：筐体、９６２：シャッターボタン、９６３：マイク、９６５：表示部、９６６：操作キー、９６７：スピーカ、９６８：ズームレバー、９６９：レンズ、９７１：筐体、９７３：表示部、９７４：操作キー、９７５：スピーカ、９７６：通信用接続端子、９７７：光センサ、４００１：基板、４００３：層、４００４：層、４００５：シール材、４００６：基板、４００８：液晶層、４００９：複合層、４０１０：トランジスタ、４０１１：トランジスタ、４０１３：液晶素子、４０１４：配線、４０１５：電極、４０１６：光散乱型液晶素子、４０１７：電極、４０１８：ＦＰＣ、４０１９：異方性導電層、４０２０：容量素子、４０２１：電極、４０２２：トランジスタ、４０２３：トランジスタ、４０３０：電極層、４０３１：電極層、４０３２：絶縁層、４０３３：絶縁層、４０３５：スペーサ、４０４１：プリント基板、４０４２：集積回路、４１０２：絶縁層、４１０３：絶縁層、４１０４：絶縁層、４１１０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４１３１：着色層、４１３２：遮光層、４１３３：絶縁層、４２００：入力装置、４２１０：タッチパネル、４２２７：電極、４２２８：電極、４２３７：配線、４２３８：配線、４２３９：配線、４２６３：基板、４２７２ｂ：ＦＰＣ、４２７３ｂ：ＩＣ、４３４０ａ：バックライトユニット、４３４０ｂ：バックライトユニット、４３４１：導光板、４３４２：発光素子、４３４４：レンズ、４３４５：ミラー、４３４７：プリント基板、４３４８：反射層、４３５２：拡散板、４５１０：隔壁、４５１１：発光層、４５１３：発光素子、４５１４：充填材
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】