(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-05-16
(45)【発行日】2024-05-24
(54)【発明の名称】導体ユニット
(51)【国際特許分類】
H02M 7/48 20070101AFI20240517BHJP
【FI】
H02M7/48 Z
(21)【出願番号】P 2020171740
(22)【出願日】2020-10-12
【審査請求日】2022-11-01
(73)【特許権者】
【識別番号】501137636
【氏名又は名称】株式会社TMEIC
(74)【代理人】
【識別番号】100106909
【氏名又は名称】棚井 澄雄
(74)【代理人】
【識別番号】100154852
【氏名又は名称】酒井 太一
(74)【代理人】
【識別番号】100135301
【氏名又は名称】梶井 良訓
(72)【発明者】
【氏名】中村 周平
(72)【発明者】
【氏名】加々美 明
【審査官】高野 誠治
(56)【参考文献】
【文献】特開平11-055938(JP,A)
【文献】特開2000-102260(JP,A)
【文献】特開2007-221966(JP,A)
【文献】国際公開第2014/203571(WO,A1)
【文献】特開2009-124773(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 7/48
H02M 3/00
(57)【特許請求の範囲】
【請求項1】
それぞれ別体で構成され、正極及び負極のうちの第1極性とされる第1導体及び第2導体と、
前記第1導体及び前記第2導体とは別体で構成され、かつ前記第1導体と前記第2導体との間に配置され、前記第1極性とは異なる極性である第2極性とされる第3導体とを備え、
前記第1導体は、複数のキャパシタのうちの第1キャパシタの両端の第1端子に接続され、
前記第2導体は、前記複数のキャパシタのうちの第2キャパシタの両端の第2端子に接続され、
前記第3導体は、前記第1キャパシタの両端の第3端子に接続されるとともに、前記第2キャパシタの両端の第4端子に接続されており、
前記第3導体の2つの主面の第1主面と前記第1導体の前記第3導体側の主面とは互いの厚さ方向で向かい合い、
前記第3導体の2つの主面の第2主面と前記第2導体の前記第3導体側の主面とは互いの厚さ方向で向かい合っており、
前記第3導体の2つの主面の各々の表面積は、前記第1導体の前記第3導体側の前記主面の表面積と、前記第2導体の前記第3導体側の前記主面の表面積と同一であ
り、
前記第1導体の厚さと前記第2導体の厚さとは同一であり、
前記第3導体の厚さは、前記第1導体及び前記第2導体の厚みの2倍である導体ユニット。
【請求項2】
前記複数のキャパシタの端子のうち前記第1導体に接続される少なくとも1つの前記端子の接続数と前記第2導体に接続される少なくとも1つの前記端子の接続数とは同一である
請求項1に記載の導体ユニット。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、導体ユニットに関する。
【背景技術】
【0002】
従来、少なくとも1つの半導体素子を備える電力変換回路と、電力変換回路の正極及び負極間に接続される平滑用のコンデンサ(キャパシタ)とを備える素子モジュールがある。
しかしながら、半導体素子及びコンデンサ間の浮遊インダクタンスに起因して半導体素子のスイッチング動作に伴うサージ電圧が増大する可能性があった。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする課題は、インダクタンスを低減することができる導体ユニットを提供することである。
【課題を解決するための手段】
【0005】
実施形態の導体ユニットは、第1導体及び第2導体と、第3導体とを備える。第1導体及び第2導体はそれぞれ別体で構成され、正極及び負極のうちの第1極性とされる。第3導体は、第1導体及び第2導体とは別体で構成され、かつ第1導体と第2導体との間に配置される。第3導体は、第1極性とは異なる極性である第2極性とされる。第1導体は、複数のキャパシタのうちの第1キャパシタの両端の第1端子に接続されている。第2導体は、複数のキャパシタのうちの第2キャパシタの両端の第2端子に接続されている。第3導体は、第1キャパシタの両端の第3端子に接続されるとともに、第2キャパシタの両端の第4端子に接続されている。第3導体の2つの主面の第1主面と第1導体の第3導体側の主面とは互いの厚さ方向で向かい合っている。第3導体の2つの主面の第2主面と第2導体の第3導体側の主面とは互いの厚さ方向で向かい合っている。第3導体の2つの主面の各々の表面積は、第1導体の第3導体側の主面の表面積と、第2導体の第3導体側の主面の表面積と同一である。第1導体の厚さと第2導体の厚さとは同一である。第3導体の厚さは、第1導体及び第2導体の厚みの2倍である。
【図面の簡単な説明】
【0006】
【
図1】実施形態の導体ユニットを備える電力変換システムの構成図。
【
図2】実施形態の電力変換システムの一部の構成図。
【
図3】実施形態の導体ユニットとキャパシタユニットとの構成図。
【
図4】実施形態の実施例及び比較例の各々の導体ユニットの電流密度分布の例を示す図。
【
図5】実施形態の変形例での導体ユニットを備える電力変換システムの構成図。
【
図6】実施形態の変形例での導体ユニットとキャパシタユニットとの構成図。
【発明を実施するための形態】
【0007】
以下、実施形態の導体ユニットを、図面を参照して説明する。
図1は、実施形態の導体ユニット10を備える駆動システム1の構成図である。
図2は、実施形態の電力変換システム4の一部の構成図である。
図3は、実施形態の導体ユニット10とキャパシタユニット12との構成図である。
【0008】
図1に示すように、実施形態の駆動システム1は、交流電源2と、回転電機(M)3と、電力変換システム4とを備える。
交流電源2は、例えば、商用電源又は発電機等である。交流電源2は、例えば3相交流電力等の交流電力を電力変換システム4に供給する。
回転電機3は、例えば誘導電動機及び同期電動機等の交流電動機である。回転電機3は、力行動作時に電力変換システム4から供給される交流電力によって回転駆動力を発生させる。回転電機3は、回生動作してもよい。回転電機3は、回生動作時に回転軸に入力される回転駆動力によって交流電力を発生させる。
【0009】
電力変換システム4は、交流電源2から供給される交流電力を変換して、変換後の交流電力を回転電機3に供給する。電力変換システム4は、電源回生動作してもよい。電力変換システム4は、電源回生動作時に回転電機3から供給される交流電力を変換して、変換後の交流電力を交流電源2に供給する。
電力変換システム4は、例えば、導体ユニット10と、第1電力変換器11と、キャパシタユニット12と、第2電力変換器13と、制御部14と、電流検出器15とを備える。
【0010】
導体ユニット10は、第1電力変換器11と、キャパシタユニット12と、第2電力変換器13とを接続する。導体ユニット10は、例えば銅板などの複数の導電体を備える。複数の導電体の各々の外形は、例えば平板状である。複数の導電体は、例えば、1つの正極側のP相導体(P)21と、2つの負極側の第1N相導体(N1)22及び第2N相導体(N2)23とである。各導体21,22,23の最も表面積が大きい表面である主面の面積は同一である。P相導体21の厚みは、第1N相導体22及び第2N相導体23の各々の厚みの2倍である。
【0011】
図3に示すように、第1N相導体22及び第2N相導体23は、厚さ方向(Z軸方向)の両側からP相導体21を挟み込んでいる。第1N相導体22及び第2N相導体23は、同電位に接続されている。
P相導体21の第1主面21Aと第1N相導体22の一方(P相導体21側)の主面22Aとは、厚さ方向(Z軸方向)に所定距離だけ離れて向かい合い、互いに厚さ方向の直交方向(X軸方向及びY軸方向)に平行である。P相導体21の第2主面21Bと第2N相導体23の一方(P相導体21側)の主面23Aとは、互いの厚さ方向(Z軸方向)に所定距離だけ離れて向かい合い、互いに厚さ方向の直交方向(X軸方向及びY軸方向)に平行である。
なお、3次元空間で互いに直交するX軸、Y軸及びZ軸の各軸方向は、各軸に平行な方向である。例えば、Z軸方向は各導体21,22,23の厚さ方向と平行である。X軸方向及びY軸方向は、各導体21,22,23の厚さ方向と直交する方向である。
【0012】
第1電力変換器11は、交流電源2から入力される交流電力を直流電力に変換して導体ユニット10に出力する順変換回路を備える。第1電力変換器11は、例えば、少なくとも1つのスイッチング素子を備える。スイッチング素子は、IGBT(Insulated Gate Bipolar Transistor)又はMOSFET(Metal Oxide Semi-conductor Field Effect Transistor)等のトランジスタである。第1電力変換器11は、制御部14からスイッチング素子に入力されるスイッチング指令に基づき、オン(導通)及びオフ(遮断)を切り替える。
【0013】
第1電力変換器11は、例えば、交流電源2に接続される3相のU相端子11U、V相端子11V及びW相端子11Wを備える。第1電力変換器11は、導体ユニット10のP相導体21に接続される正極端子11Pと、導体ユニット10の第1N相導体22及び第2N相導体23に接続される負極端子11Nとを備える。
【0014】
図1、
図2及び
図3に示すように、キャパシタユニット12は、導体ユニット10のP相導体21と第1N相導体22及び第2N相導体23との間に並列に接続される複数のキャパシタ(コンデンサ)を備える。複数のキャパシタは、例えば3つのキャパシタ、つまり第1キャパシタ(C1)31、第2キャパシタ(C2)32及び第3キャパシタ(C3)33である。キャパシタユニット12は、第1電力変換器11及び第2電力変換器13の各スイッチング素子のオン及びオフの切換動作に伴って発生する電圧変動を平滑化する。
【0015】
第1キャパシタ31は、導体ユニット10のP相導体21に接続される正極端子31Pと、導体ユニット10の第1N相導体22に接続される負極端子31Nとを備える。
第2キャパシタ32は、導体ユニット10のP相導体21に接続される正極端子32Pと、導体ユニット10の第2N相導体23に接続される負極端子32Nとを備える。
第3キャパシタ33は、導体ユニット10のP相導体21に接続される正極端子33Pと、導体ユニット10の第1N相導体22及び第2N相導体23に接続される負極端子33Nとを備える。
導体ユニット10に接続されるキャパシタユニット12の複数の端子のうち、第1N相導体22に接続される端子(例えば、負極端子31N,33N)の接続数と、第2N相導体23に接続される端子(例えば、負極端子32N,33N)の接続数とは同一である。
【0016】
第2電力変換器13は、導体ユニット10から入力される直流電力を交流電力に変換して交流電路41に出力する逆変換回路を備える。第2電力変換器13は、例えば、少なくとも1つのスイッチング素子及び整流素子を備える。スイッチング素子は、IGBT又はMOSFET等のトランジスタである。整流素子は、トランジスタに並列に接続されるダイオードである。第2電力変換器13は、例えば、A相及びB相の2相でブリッジ接続される複数のスイッチング素子及び整流素子によって形成されるブリッジ回路を備える。
【0017】
第2電力変換器13は、A相で対を成すハイサイドアーム及びローサイドアームA相トランジスタSaH,SaLと、B相で対を成すハイサイドアーム及びローサイドアームB相トランジスタSbH,SbLとを備える。第2電力変換器13は、各トランジスタSaH,SaL,SbH,SbLのコレクタ-エミッタ間でエミッタからコレクタに向けて順方向に接続される還流ダイオードを備える。
【0018】
第2電力変換器13は、ハイサイドアームA相トランジスタSaHのコレクタに接続される第1正極端子PT1と、ハイサイドアームB相トランジスタSbHのコレクタに接続される第2正極端子PT2とを備える。第1正極端子PT1及び第2正極端子PT2は、導体ユニット10のP相導体21に接続されている。
第2電力変換器13は、ローサイドアームA相トランジスタSaLのエミッタに接続される第1負極端子NT1と、ローサイドアームB相トランジスタSbLのエミッタに接続される第2負極端子NT2とを備える。第1負極端子NT1は、導体ユニット10の第1N相導体22に接続されている。第2負極端子NT2は、導体ユニット10の第2N相導体23に接続されている。
【0019】
第2電力変換器13は、ハイサイドアームA相トランジスタSaHのエミッタ及びローサイドアームA相トランジスタSaLのコレクタに接続されるA相端子ATを備える。第2電力変換器13は、ハイサイドアームB相トランジスタSbHのエミッタ及びローサイドアームB相トランジスタSbLのコレクタに接続されるB相端子BTを備える。A相端子AT及びB相端子BTは、回転電機3との間の交流電路41に接続されている。
【0020】
第2電力変換器13は、制御部14から各トランジスタSaH,SaL,SbH,SbLのゲートに入力されるスイッチング指令に基づき、各相のトランジスタ対のオン(導通)及びオフ(遮断)を切り替える。第2電力変換器13は、第1正極端子PT1及び第2正極端子PT2と第1負極端子NT1及び第2負極端子NT2とから入力される直流電力を単相交流電力に変換して、変換後の単相交流電力をA相端子AT及びB相端子BTから出力する。
【0021】
制御部14は、駆動システム1の動作を制御する。例えば、制御部14は、CPU(Central Processing Unit)等のプロセッサによって所定のプログラムが実行されることにより機能するソフトウェア機能部である。ソフトウェア機能部は、CPU等のプロセッサ、プログラムを格納するROM(Read Only Memory)、データを一時的に記憶するRAM(Random Access Memory)及びタイマー等の電子回路を備えるECU(Electronic Control Unit)である。なお、制御部14の少なくとも一部は、LSI(Large Scale Integration)等の集積回路であってもよい。
【0022】
制御部14は、第1電力変換器11及び第2電力変換器13の各スイッチング素子のオン及びオフの切換駆動のタイミングを設定し、実際に各スイッチング素子をオン及びオフに駆動するためのゲート信号を生成する。例えば、制御部14は、交流電路41に流れる負荷電流を検出する電流検出器15から出力される検出値の信号等に基づいたフィードバック制御によって、回転電機3の力行動作時に第2電力変換器13のスイッチング素子にゲート信号を出力する。ゲート信号は、例えばパルス幅変調(PWM:Pulse Width Modulation)制御によるパルス信号等である。
【0023】
以下、キャパシタユニット12と第1電力変換器11及び第2電力変換器13の各スイッチング素子との間の分流バランスについて説明する。
図4は、実施形態の実施例及び比較例の各々の導体ユニットの電流密度分布の例を示す図である。
図4に示す実施例は、上述した実施形態の導体ユニット10のP相導体(P)21、第1N相導体(N1)22及び第2N相導体(N2)23の各々の電流密度分布の例である。
図7に示す比較例は、導体ユニットを構成する2つの導電体の各々の電流密度分布の例である。比較例の2つの導電体は、P相導体(P)及びN相導体(N)である。P相導体(P)及びN相導体(N)の互いの厚み及び表面積等の形状は同一である。
【0024】
板状の導電体に高調波成分を含む電流が流れる場合、導電体の表面積が増大することに伴い、導電体のインダクタンスは低下する。
2つの導電体(P相導体(P)及びN相導体(N))を備える比較例の導体ユニットでは、導電体の個数を増やすこと無しに導電体全体としての表面積を増大させる場合、各導電体の形状が大きくなるという問題が生じる。例えば、各導電体の主面の面積を増大させる場合には、厚さ方向に直交する幅方向での寸法が増大するという問題が生じる。
【0025】
これに対して、導電体の個数を増やして、3つの導電体(P相導体(P)21、第1N相導体(N1)22及び第2N相導体(N2)23)を備える実施例の導体ユニット10では、3つの導電体が配列される厚さ方向でのわずかな寸法増大のみで、導電体全体としての表面積を増大させている。
実施例では、P相導体21は厚さ方向(Z軸方向)の両側から第1N相導体22及び第2N相導体23により挟み込まれることによって、P相導体(P)21の厚さ方向の両側で電流が集中している2つの領域を、第1N相導体(N1)22と第2N相導体(N2)23との各々に分けて対応させて、均一の分流バランスを確保している。
【0026】
以上説明した実施形態によれば、導体ユニット10は、第1N相導体22と第2N相導体23との間に配置されるP相導体21を備えることにより、各導電体の形状が大きくなることを抑制しながら、導電体全体としての表面積を増大させることができる。導電体全体としての表面積が増大することに伴い、キャパシタユニット12と第1電力変換器11及び第2電力変換器13の各スイッチング素子との間のインダクタンスを低減させることができる。
【0027】
第1N相導体22に接続される端子(例えば、負極端子31N,33N)の接続数と、第2N相導体23に接続される端子(例えば、負極端子32N,33N)の接続数とが同一であるキャパシタユニット12を備えることにより、均一の分流バランスを確保することができる。
P相導体21の第1主面21Aと向かい合う主面22Aを有する第1N相導体22と、P相導体21の第2主面21Bと向かい合う主面23Aを有する第2N相導体23とを備えることにより、例えば各1つのP相導体(P)及びN相導体(N)を有する比較例等に比べて、表皮効果及び近接効果を低減して、より均一に電流を流すことができる。
P相導体21の第1主面21A及び第2主面21Bの各々の表面積と同一の表面積の各主面22A,23Aを有する第1N相導体22及び第2N相導体23とを備えることにより、各導電体の形状が大きくなることを抑制しながら、導電体全体としての表面積を増大させることができる。
【0028】
以下、変形例について説明する。
上述した実施形態では、キャパシタユニット12は奇数個のキャパシタを備えるとしたが、これに限定されない。キャパシタユニット12は偶数個のキャパシタを備えてもよい。
図5は、実施形態の変形例での導体ユニット10を備える電力変換システム4Aの構成図である。
図6は、実施形態の変形例での導体ユニット10とキャパシタユニット12Aとの構成図である。
【0029】
図5及び
図6に示すように、変形例のキャパシタユニット12Aは、上述した実施形態のキャパシタユニット12から第3キャパシタ33を省略して得られる構成に相当する。
導体ユニット10に接続されるキャパシタユニット12Aの複数の端子のうち、第1N相導体22に接続される端子(例えば、負極端子31N)の接続数と、第2N相導体23に接続される端子(例えば、負極端子32N)の接続数とは同一である。
【0030】
上述した実施形態では、導体ユニット10は、1つの正極側のP相導体(P)21と、2つの負極側の第1N相導体(N1)22及び第2N相導体(N2)23とを備えるとしたが、これに限定されない。例えば、導体ユニット10の複数の導電体の正極及び負極の極性の組み合わせは逆転してもよい。例えば、導体ユニット10は、2つの正極側の第1P相導体(P1)及び第2P相導体(P2)と、第1P相導体(P1)及び第2P相導体(P2)の間に配置される1つの負極側のN相導体(N)とを備えてもよい。
【0031】
上述した実施形態では、導体ユニット10は、3つの導電体(つまりP相導体21、第1N相導体22及び第2N相導体23)を備えるとしたが、これに限定されない。導体ユニット10は、例えば5つの導電体等のさらに多数個の導電体を備えてもよい。
【0032】
以上説明した少なくともひとつの実施形態によれば、導体ユニット10は、第1N相導体22と第2N相導体23との間に配置されるP相導体21を備えることにより、各導電体の形状が大きくなることを抑制しながら、導電体全体としての表面積を増大させることができる。導電体全体としての表面積が増大することに伴い、キャパシタユニット12と第1電力変換器11及び第2電力変換器13の各スイッチング素子との間のインダクタンスを低減させることができる。
【0033】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0034】
1…駆動システム、2…交流電源、3…回転電機(M)、4,4A…電力変換システム、10…導体ユニット、11…第1電力変換器、12,12A…キャパシタユニット、13…第2電力変換器、14…制御部、21…P相導体(P)、22…第1N相導体(N1)、23…第2N相導体(N2)、31…第1キャパシタ(C1)、31P…正極端子、31N…負極端子、32…第2キャパシタ(C2)、32P…正極端子、32N…負極端子、33…第3キャパシタ(C3)、33P…正極端子、33N…負極端子。