特許 7490111 メモリデバイスおよびそのデータ近似検索方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-16

(45)【発行日】2024-05-24

(54)【発明の名称】メモリデバイスおよびそのデータ近似検索方法

(51)【国際特許分類】

   G11C 15/04 20060101AFI20240517BHJP

【ＦＩ】

G11C15/04 631W

【請求項の数】 17

【外国語出願】

(21)【出願番号】P 2023077027

(22)【出願日】2023-05-09

(65)【公開番号】P2023168267

(43)【公開日】2023-11-24

【審査請求日】2023-06-20

(31)【優先権主張番号】17/742,148

(32)【優先日】2022-05-11

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/439,599

(32)【優先日】2023-01-18

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】18/311,800

(32)【優先日】2023-05-03

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】599129074

【氏名又は名称】旺宏電子股▲ふん▼有限公司

(74)【代理人】

【識別番号】100107423

【弁理士】

【氏名又は名称】城村 邦彦

(74)【代理人】

【識別番号】100120949

【弁理士】

【氏名又は名称】熊野 剛

(74)【代理人】

【識別番号】100093997

【弁理士】

【氏名又は名称】田中 秀佳

(72)【発明者】

【氏名】謝 志昌

(72)【発明者】

【氏名】呂 函庭

【審査官】後藤 彰

(56)【参考文献】

【文献】特開２０１５－１８５１９６（ＪＰ，Ａ）

【文献】特開２００２－２６０３８８（ＪＰ，Ａ）

【文献】国際公開第２０２１／１９９３８６（ＷＯ，Ａ１）

【文献】特開平９－７３７９３（ＪＰ，Ａ）

【文献】特開２０２３－４４５４５（ＪＰ，Ａ）

【文献】米国特許出願公開第２００９／０１９０４０４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ１１Ｃ １５／０４

(57)【特許請求の範囲】

【請求項1】

複数の検索データ対をそれぞれ受け取る複数の選択スイッチ対と、
前記選択スイッチ対を介してグローバル・ビット・ラインにそれぞれ結合された複数のメモリ・セル・ストリング対であって、前記メモリ・セル・ストリング対の各々は、選択されたメモリセル対の記憶データおよび前記検索データ対の各々に従って前記グローバル・ビット・ラインに電流を供給するかどうかを決定する、複数のメモリ・セル・ストリング対と、
前記グローバル・ビット・ラインに結合され、前記グローバル・ビット・ラインの前記電流と、少なくとも１つの類似度にそれぞれ対応する少なくとも１つの基準電流とに従って、複数の検索結果のうちの１つを取得するセンスアンプと、
前記検索結果を記録し、時分割で生成された前記検索結果を蓄積することによって類似度情報を生成するページバッファとを備える、メモリデバイス。

【請求項2】

前記検索データ対の各々が、前記メモリ・セル・ストリング対の各々の前記記憶データの各々と一致することに応答して、前記メモリ・セル・ストリング対は、前記グローバル・ビット・ラインに電流を生成しない、請求項１に記載のメモリデバイス。

【請求項3】

前記検索データ対の各々が、前記メモリ・セル・ストリング対の各々の前記記憶データの少なくとも１つと一致しないことに応答して、前記メモリ・セル・ストリング対は、前記グローバル・ビット・ラインに電流を生成する、請求項１に記載のメモリデバイス。

【請求項4】

前記検索データ対の各々が、前記メモリ・セル・ストリング対の各々の前記記憶データの各々と一致することに応答して、前記ページバッファの第１のレジスタが、第１の論理値を記録し、前記検索データ対の各々が、前記メモリ・セル・ストリング対の各々の前記記憶データの少なくとも１つと一致しないことに応答して、前記ページバッファの前記第１のレジスタは、第２の論理値を記録し、前記第１の論理値は、前記第２の論理値と相補的である、請求項１に記載のメモリデバイス。

【請求項5】

前記ページバッファは、前記第２の論理値を記録する第２のレジスタを設定し、前記第１のレジスタと前記第２のレジスタに記録された論理値に対して論理演算を行い、演算結果を第３のレジスタに記録する、請求項４に記載のメモリデバイス。

【請求項6】

前記ページバッファは加算器を備え、前記加算器は、ある時間間隔で前記第３のレジスタに記録された論理値に対して累積演算を実行するか、または、前記第３のレジスタに記録された反転論理値に対して前記累積演算を実行するために使用されて、加算結果を生成し、前記加算結果に応じて前記類似度情報を生成する、請求項５に記載のメモリデバイス。

【請求項7】

前記ページバッファは加算器を備え、前記加算器は、ある時間間隔で前記第１のレジスタに記録された論理値に対して累積演算を実行するか、または、前記第１のレジスタに記録された反転論理値に対して前記累積演算を実行するために使用されて、加算結果を生成し、前記加算結果に応じて前記類似度情報を生成する、請求項４に記載のメモリデバイス。

【請求項8】

前記検索データ対の少なくとも１つをワイルドカード信号に設定する乱数発生器をさらに備える、請求項１に記載のメモリデバイス。

【請求項9】

前記選択スイッチ対に結合され、ソースデータに従って前記検索データ対を生成する駆動回路をさらに備える、請求項１に記載のメモリデバイス。

【請求項10】

複数の選択スイッチ対によって複数の検索データ対をそれぞれ受け取ることと、
前記選択スイッチ対を介して複数のメモリ・セル・ストリング対をグローバル・ビット・ラインにそれぞれ結合することと、
選択されたメモリセル対の記憶データおよび前記検索データ対の各々に従って、前記グローバル・ビット・ラインに電流を供給するかどうかを前記メモリ・セル・ストリング対の各々によって決定することと、
前記グローバル・ビット・ラインの前記電流と、少なくとも１つの類似度にそれぞれ対応する少なくとも１つの基準電流とに従って、複数の検索結果のうちの１つを取得することと、
前記検索結果を記録し、時分割で生成された前記検索結果を蓄積することによって類似度情報を生成することとを含む、データの近似検索方法。

【請求項11】

前記検索データ対の各々が、前記メモリ・セル・ストリング対の各々の前記記憶データの各々と一致することに応答して、前記メモリ・セル・ストリング対は、前記グローバル・ビット・ラインに電流を生成しない、請求項１０に記載の近似検索方法。

【請求項12】

前記検索データ対の各々が、前記メモリ・セル・ストリング対の各々の前記記憶データの少なくとも１つと一致しないことに応答して、前記メモリ・セル・ストリングは、前記グローバル・ビット・ラインに電流を生成する、請求項１０に記載の近似検索方法。

【請求項13】

前記検索データ対の各々が、前記メモリ・セル・ストリング対の各々の前記記憶データの各々と一致することに応答して、ページバッファの第１のレジスタが、第１の論理値を記録し、
前記検索データ対の各々が、前記メモリ・セル・ストリング対の各々の前記記憶データの少なくとも１つと一致しないことに応答して、前記ページバッファの前記第１のレジスタは、第２の論理値を記録し、前記第１の論理値は、前記第２の論理値と相補的である、請求項１０に記載の近似検索方法。

【請求項14】

前記ページバッファにより、前記第２の論理値を記録する第２のレジスタを設定し、前記第１のレジスタと前記第２のレジスタに記録された論理値に対して論理演算を行い、演算結果を第３のレジスタに記録することをさらに含む、請求項１３に記載の近似検索方法。

【請求項15】

前記ページバッファに加算器を配置し、ある時間間隔で前記第３のレジスタに記録された論理値に対して累積演算を実行するか、または、前記第３のレジスタに記録された反転論理値に対して前記累積演算を実行するために前記加算器を使用して、加算結果を生成し、前記加算結果に応じて前記類似度情報を生成することをさらに含む、請求項１４に記載の近似検索方法。

【請求項16】

前記ページバッファに加算器を配置し、ある時間間隔で前記第１のレジスタに記録された論理値に対して累積演算を実行するか、または、前記第１のレジスタに記録された反転論理値に対して前記累積演算を実行するために前記加算器を使用して、加算結果を生成し、前記加算結果に応じて前記類似度情報を生成することをさらに含む、請求項１４に記載の近似検索方法。

【請求項17】

乱数発生器を提供し、前記検索データ対の少なくとも１つをワイルドカード信号に設定することをさらに含む、請求項１０に記載の近似検索方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、メモリデバイスおよびそのデータ近似検索方法に関するものであり、より詳細には、ビッグデータ検索の実行が可能なメモリデバイスおよびそのデータ近似検索方法に関するものである。

【背景技術】

【0002】

近年、電子技術の進歩に伴い、人工知能の開発は急速な進歩を遂げている。ビッグデータ解析の効率を向上させるために、ビッグデータ検索を提供するインメモリサーチャが提案されている。

【発明の概要】

【発明が解決しようとする課題】

【0003】

今日のテクノロジーでは、ビッグデータ検索のための類似度情報をいかに効率的に生成するかがこの分野の重要なテーマとなっている。

【課題を解決するための手段】

【0004】

本開示は、大量のデータの近似検索に適用して、データ検索の類似度情報を効果的に取得することができる、メモリデバイスおよびそのデータ近似検索方法を提供する。

【0005】

本開示のメモリデバイスは、複数の選択スイッチ対、複数のメモリ・セル・ストリング対、センスアンプ、およびページバッファを備える。選択スイッチ対は、それぞれ複数の検索データ対を受け取る。メモリ・セル・ストリング対はそれぞれ、選択スイッチ対を介してグローバル・ビット・ラインに結合される。メモリ・セル・ストリング対の各々は、選択されたメモリセル対の記憶データおよび検索データ対の各々に従って、グローバル・ビット・ラインに電流を供給するかどうかを決定する。センスアンプは、グローバル・ビット・ラインに結合され、グローバル・ビット・ラインの電流と、少なくとも１つの類似度にそれぞれ対応する少なくとも１つの基準電流とに従って、複数の検索結果のうちの１つを取得する。ページバッファは、検索結果を記録し、時分割で生成された検索結果を蓄積することによって類似度情報を生成する。

【0006】

以下、本開示のデータの近似検索方法について説明する。複数の検索データ対は、複数の選択スイッチ対によってそれぞれ受け取られる。複数のメモリ・セル・ストリング対は、選択スイッチ対を介してそれぞれグローバル・ビット・ラインに結合される。メモリ・セル・ストリング対の各々は、選択されたメモリセル対の記憶データおよび検索データ対の各々に従って、グローバル・ビット・ラインに電流を供給するかどうかを決定する。複数の検索結果のうちの１つが、グローバル・ビット・ラインの電流と、少なくとも１つの類似度にそれぞれ対応する少なくとも１つの基準電流とに従って取得される。検索結果は記録され、検索結果を蓄積することによって類似度情報が生成される。

【発明の効果】

【0007】

以上に基づいて、本開示のメモリデバイスは、選択スイッチ対によって検索データ対をそれぞれ受け取ることにより、選択スイッチ対に対応するメモリ・セル・ストリング対における選択されたメモリセル対の記憶データが、検索データ対に対応したアナログ形式のデータ検索操作を実行可能となる。本開示のメモリデバイスは、グローバル・ビット・ラインの電流に応じて時分割で取得された複数の検索結果を記録し、検索結果をカウントしてデータ検索操作における類似度情報を生成し、ビッグデータの比較操作を完了する。

【図面の簡単な説明】

【0008】

【図1】本開示の一実施形態に係るメモリデバイスの概略図である。

【0009】

【図2A】本開示の別の一実施形態に係るメモリデバイスの概略図である。

【図2B】本開示の別の一実施形態に係るメモリデバイスの概略図である。

【0010】

【図3A】グローバル・ビット・ラインの電流と、異なる類似度情報のもとでメモリ・セル・ストリングによって、および大量のメモリ・セル・ストリングを使用して生成されたワードライン電圧との間の関係を示す。

【0011】

【図3B】異なるハミング距離に対応するグローバル・ビット・ラインの電流の概略図である。

【0012】

【図4】本開示の別の一実施形態に係るメモリデバイスの概略図である。

【0013】

【図5】本開示の一実施形態に係るデータ近似検索方法のフローチャートである。

【発明を実施するための形態】

【0014】

図１は、本開示の一実施形態に係るメモリデバイスの概略図である。図１を参照すると、メモリデバイス１００は、複数のメモリ・セル・ストリング対ＭＳ１～ＭＳ２と、複数の選択スイッチＳＷ１Ａ、ＳＷ１Ｂ、ＳＷ２Ａ、およびＳＷ２Ｂによって形成される複数の選択スイッチ対と、センスアンプ１２０と、ページバッファ１１０とを含む。メモリ・セル・ストリング対ＭＳ１は、メモリ・セル・ストリングＭＳ１Ａ、ＭＳ１Ｂを含む。メモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂは、それぞれ選択スイッチＳＷ１Ａ、ＳＷ１Ｂを有する。メモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂは、それぞれ選択スイッチＳＷ１ＡおよびＳＷ１Ｂを介してグローバル・ビット・ラインＧＢＬに結合される。メモリ・セル・ストリング対ＭＳ２は、メモリ・セル・ストリングＭＳ２ＡおよびＭＳ２Ｂを含む。メモリ・セル・ストリングＭＳ２ＡおよびＭＳ２Ｂは、それぞれ選択スイッチＳＷ２ＡおよびＳＷ２Ｂを有する。メモリ・セル・ストリングＭＳ２ＡおよびＭＳ２Ｂは、それぞれ選択スイッチＳＷ２ＡおよびＳＷ２Ｂを介してグローバル・ビット・ラインＧＢＬに結合される。メモリ・セル・ストリングＭＳ１Ａ、ＭＳ１Ｂ、ＭＳ２Ａ、およびＭＳ２Ｂは共通ソースラインＣＳＬに結合される。

【0015】

データ検索操作中、メモリデバイス１００内で複数ビットの検索データＳＢ１およびＳＢ２が時分割的または同期的に検索され得る。検索データＳＢ１に対応して、一対の検索データＳＳＬ１およびＳＳＬ１Ｂが生成され、選択スイッチＳＷ１ＡおよびＳＷ１Ｂの制御端にそれぞれ提供され得る。検索データＳＳＬ１は、検索データＳＢ１と同じ論理値を有し、検索データＳＳＬ１Ｂは、検索データＳＳＬ１と相補的な論理値を有し得る。また、検索データＳＢ２に対応して、一対の検索データＳＳＬ２およびＳＳＬ２Ｂが生成され、選択スイッチＳＷ２ＡおよびＳＷ２Ｂの制御端にそれぞれ提供され得る。検索データＳＳＬ２は、検索データＳＢ２と同じ論理値を有し、検索データＳＳＬ２Ｂは、検索データＳＳＬ２と相補的な論理値を有し得る。

【0016】

データ検索操作中、メモリ・セル・ストリングＭＳ１Ａ、ＭＳ１Ｂ、ＭＳ２Ａ、およびＭＳ２Ｂの各々において、例えばワードラインＷＬ１Ａ、ＷＬ１Ｂ、ＷＬ２Ａ、およびＷＬ２Ｂを使用することによって、読み出し電圧を受け取ることができる。また、メモリ・セル・ストリングＭＳ１Ａ、ＭＳ１Ｂ、ＭＳ２Ａ、およびＭＳ２Ｂにおいては、ワードラインＷＬ１Ａ、ＷＬ１Ｂ、ＷＬ２Ａ、およびＷＬ２Ｂにそれぞれ対応するメモリセルが、選択されたメモリセルとなる。

【0017】

論理値１の検索データＳＳＬ１と論理値０の検索データＳＳＬ１Ｂに応答して、論理値１の検索データＳＢ１に対応するメモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂを例にとると、メモリ・セル・ストリングＭＳ１Ａ内の選択されたメモリセルが、高論理レベル（Ｈ）を記録し、メモリ・セル・ストリングＭＳ１Ｂ内の選択されたメモリセルが、低論理レベル（Ｌ）を記録した場合、検索結果は一致し、メモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂは、グローバル・ビット・ラインＧＢＬに電流を生成しない。論理値１の検索データＳＢ１に対応して、メモリ・セル・ストリングＭＳ１Ａ内の選択されたメモリセルが、低論理レベル（Ｌ）を記録し、メモリ・セル・ストリングＭＳ１Ｂ内の選択されたメモリセルが、高論理レベル（Ｈ）を記録した場合、検索結果は一致せず、メモリ・セル・ストリングＭＳ１Ａは、グローバル・ビット・ラインＧＢＬに電流を生成し得る。

【0018】

一方、論理値０の検索データＳＢ１に対応して、論理値０の検索データＳＳＬ１と論理値１の検索データＳＳＬ１Ｂに応答して、メモリ・セル・ストリングＭＳ１Ａ内の選択されたメモリセルが、高論理レベル（Ｈ）を記録し、メモリ・セル・ストリングＭＳ１Ｂ内の選択されたメモリセルが、低論理レベル（Ｌ）を記録した場合、検索結果は一致せず、メモリ・セル・ストリングＭＳ１Ｂは、グローバル・ビット・ラインＧＢＬに電流を生成し得る。論理値０の検索データＳＢ１に対応して、メモリ・セル・ストリングＭＳ１Ａ内の選択されたメモリセルが、低論理レベル（Ｌ）を記録し、メモリ・セル・ストリングＭＳ１Ｂ内の選択されたメモリセルが、高論理レベル（Ｈ）を記録した場合、検索結果は一致し、メモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂは、グローバル・ビット・ラインＧＢＬに電流を生成しない。

【0019】

さらに説明すると、データ検索操作中に、センスアンプ１２０を使用してグローバル・ビット・ラインＧＢＬの電流の大きさを測定し、検索データと選択されたメモリセルに記憶されたデータとの間の類似度を取得する。センスアンプ１２０は、グローバル・ビット・ラインＧＢＬの電流を１つ以上の基準電流と比較することによってデータ検索操作の検索結果を取得することができる。本実施形態では、メモリデバイス１００は、メモリ・セル・ストリングＭＳ１Ａ、ＭＳ１Ｂ、ＭＳ２Ａ、およびＭＳ２Ｂによって形成される複数のメモリ・セル・ストリング対に、複数ビットの検索データに対するデータ検索操作をある時間間隔内で時分割的または同期的に実行させることができる。これに応じて、センスアンプ１２０は、複数の検索結果を時分割で取得することができる。センスアンプ１２０によって生成された検索結果は、ページバッファ１１０に送信され得る。ページバッファ１１０は、検索結果を記録することができる。さらに、ページバッファ１１０は、取得された検索結果をカウントすることによって類似度情報を生成することができる。

【0020】

なお、センスアンプ１２０は、程度の異なる１つ以上の類似度にそれぞれ対応する１つ以上の基準電流を設定し、グローバル・ビット・ラインＧＢＬの電流を基準電流と比較することにより、類似度のうちの１つに対応するデータ検索結果を取得することができる。具体的には、センスアンプ１２０は、グローバル・ビット・ラインＧＢＬの電流の大きさを感知してデータ検索結果を生成するように構成される。すなわち、センスアンプ１２０は、アナログ方式で感知動作を実行する。

【0021】

例えば、センスアンプ１２０が、グローバル・ビット・ラインＧＢＬの電流が類似度に対応する基準閾値より小さいと判断することに応答して、センスアンプ１２０は、データ検索結果が一致していると判断し、論理値０などの検索結果を生成することができる。ページバッファ１１０は、センスアンプ１２０のデータ検索結果に応じて類似度の値を記録することができる。ページバッファ１１０は、一定時間間隔内にセンスアンプ１２０によって生成された複数回のデータ検索結果を蓄積することにより、検索操作時に検索データとメモリデバイス１００に保存されたデータとの間の類似度情報をさらに取得することができる。本実施形態では、ページバッファ１１０によって蓄積された類似度情報の値が小さいほど、検索データとメモリデバイス１００に保存されたデータとの間の類似度は高くなる。逆に、ページバッファ１１０によって蓄積された類似度情報の値が大きいほど、検索データとメモリデバイス１００に保存されたデータとの間の類似度は低くなる。

【0022】

本開示の他の実施形態では、ページバッファ１１０は、センスアンプ１２０によって生成された反転検索結果を蓄積することもできる。この場合、ページバッファ１１０によって蓄積された類似度情報の値が大きいほど、検索データとメモリデバイス１００に保存されたデータとの間の類似度は高くなる。逆に、ページバッファ１１０によって蓄積された類似度情報の値が小さいほど、検索データとメモリデバイス１００に保存されたデータとの間の類似度は低くなる。

【0023】

本発明の実施形態では、複数のメモリ・セル・ストリングＭＳ１～ＭＳ２でセンスアンプおよびページバッファ１１０を共有することにより、データ検索操作の次元を向上させることができる。メモリ・セル・ストリングの数が１２８個である場合を例にとると、１２８個のメモリ・セル・ストリングに対して１６回の検索操作を実行することにより、１２８×１６（＝２０４８）ビットの検索操作が完了し得る。これに応じて、ページバッファ１１０は、対応して生成された類似度情報を記録するために４ビットのレジスタを設定することができる。レジスタを１ビット増やすことにより、ページバッファ１１０によって記録される類似度情報のビット数を２倍にすることができる。

【0024】

図２Ａおよび図２Ｂは、本開示の別の一実施形態に係るメモリデバイスの概略図であり、図２Ａおよび図２Ｂを参照すると、メモリデバイス２００は、複数のメモリ・セル・ストリング対ＭＳ１～ＭＳ２と、複数の選択スイッチＳＷ１Ａ、ＳＷ１Ｂ、ＳＷ２Ａ、およびＳＷ２Ｂから形成された複数の選択スイッチ対と、ページバッファ２１０とを含む。メモリ・セル・ストリング対ＭＳ１は、メモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂを含み、メモリ・セル・ストリング対ＭＳ２は、メモリ・セル・ストリングＭＳ２ＡおよびＭＳ２Ｂを含む。メモリ・セル・ストリングＭＳ１Ａ、ＭＳ１Ｂ、ＭＳ２Ａ、およびＭＳ２Ｂはそれぞれ、選択スイッチＳＷ１Ａ、ＳＷ１Ｂ、ＳＷ２Ａ、およびＳＷ２Ｂを介してグローバル・ビット・ラインＧＢＬに結合される。選択スイッチＳＷ１ＡおよびＳＷ１Ｂは、選択スイッチ対を形成し、それぞれ一対の検索データＳＳＬ１およびＳＳＬ１Ｂを受け取る。選択スイッチＳＷ２ＡおよびＳＷ２Ｂは、別の選択スイッチ対を形成し、それぞれ一対の検索データＳＳＬ２およびＳＳＬ２Ｂを受け取る。

【0025】

本実施形態では、メモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂは、まずデータ検索操作を実行し、検索データＳＢ１に基づいて選択されたメモリセルＭＣ１ＡおよびＭＣ１Ｂに保存されたデータを検索することができる。論理値１を有する検索データＳＢ１に基づいて、検索データＳＳＬ１は、論理値１を有することができ、検索データＳＳＬ１Ｂは、論理値０を有することができる。高論理レベル（Ｈ）および低論理レベル（Ｌ）をそれぞれ記憶する選択されたメモリセルＭＣ１ＡおよびＭＣ１Ｂを例にとると、メモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂのデータ検索操作は一致し、メモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂは、グローバル・ビット・ラインＧＢＬに電流を生成しない。

【0026】

これに応じて、論理値０の検索結果は、ページバッファ２１０の第１のレジスタに記録され得る。本実施形態では、ページバッファ２１０は、第２のレジスタと第３のレジスタを有することができる。第２のレジスタは、初期値（例えば、論理値１に等しい）を記録することができ、ページバッファ２１０は、論理演算に基づいて第３のレジスタに記録される論理値を生成することができる。例えば、ページバッファ２１０は、第１のレジスタの論理値を反転し、第２のレジスタの論理値とＡＮＤ演算を行って、第３のレジスタに記録される論理値を生成することができる。検索結果が一致する場合、第１のレジスタには論理値０が記録され、ページバッファ２１０は、第３のレジスタに記録された論理値が論理値１であると計算することができる。

【0027】

一方、ページバッファ２１０は、加算器２１１を含む。加算器２１１は、各々の検索操作において第３のレジスタに記録された論理値を累積して、それによって類似度情報を生成することができる。第３のレジスタに記録された論理値が論理値１であることに応じて、加算器２１１は、類似度情報を１だけ増加させることができる。

【0028】

図２Ｂでは、メモリ・セル・ストリングＭＳ２ＡおよびＭＳ２Ｂは、次のデータ検索操作を実行し、検索データＳＢ２に基づいて選択されたメモリセルＭＣ２ＡおよびＭＣ２Ｂに保存されたデータを検索することができる。

【0029】

論理値０を有する検索データＳＢ２に基づいて、検索データＳＳＬ２は、論理値０を有することができ、検索データＳＳＬ２Ｂは、論理値１を有することができる。高論理レベル（Ｈ）および低論理レベル（Ｌ）をそれぞれ記憶する選択されたメモリセルＭＣ２ＡおよびＭＣ２Ｂを例にとると、メモリ・セル・ストリングＭＳ２ＡおよびＭＳ２Ｂのデータ検索操作は一致せず、メモリ・セル・ストリングＭＳ２Ｂは、グローバル・ビット・ラインＧＢＬの電流を生成する。

【0030】

これに応じて、論理値１の検索結果は、ページバッファ２１０の第１のレジスタに記録され得る。本実施形態では、第２のレジスタは、（論理値１に等しい）以前に第１のレジスタに記録された値を記録することができ、ページバッファ２１０は、論理演算に基づいて第３のレジスタに記録された論理値を生成することができる。例えば、ページバッファ２１０は、第１のレジスタの論理値を反転し、第２のレジスタの論理値とＡＮＤ演算を行って、第３のレジスタに記録される論理値を生成することができる。検索結果が一致する場合、第１のレジスタには論理値１が記録され、ページバッファ２１０は、第３のレジスタに記録された論理値が論理値０であると計算することができる。

【0031】

本実施形態では、第３のレジスタに記録される論理値が論理値０として記録された後、第２のレジスタに記録される論理値が論理値０に設定される。したがって、後続の検索操作では、第３のレジスタに記録される論理値は、常に論理値０に等しい。したがって、本実施形態では、第３のレジスタに記録される論理値は、検索結果がすべて一致した場合にのみ論理値１となり得る。

【0032】

一方、加算器２１１は、複数回の検索操作において第３のレジスタに記録された論理値を連続的に累積して、それによって類似度情報を生成することができる。本実施形態では、加算器２１１により算出される類似度情報の値が大きいほど、複数回のデータ検索における検索データと記憶データとの類似度が高くなる。逆に、加算器２１１により算出される類似度情報の値が小さいほど、複数回のデータ検索における検索データと記憶データとの類似度が低くなる。

【0033】

本開示の他の実施形態では、加算器２１１は、第３のレジスタに記録された反転論理値を蓄積することもできる。このような状況下では、加算器２１１により算出される類似度情報の値が小さいほど、複数回のデータ検索操作における検索データと記憶データとの間の類似度が高くなり、加算器２１１により算出される類似度情報の値が大きいほど、複数回のデータ検索における検索データと記憶データとの類似度が低くなる。

【0034】

本開示の他の実施形態では、加算器２１１は、第３のレジスタに記録された論理値に対して累算を実行しなくてもよい。逆に、加算器２１１は、第１のレジスタに記録された論理値、または第１のレジスタに記録された反転論理値に対して累算を実行してもよい。複数回の累算の後、加算器２１１は、生成された複数ビットの加算結果を複数のレジスタに記録することにより、類似度情報を取得してもよい。例えば、ページバッファ２１０には４つのレジスタが配置され、加算器２１１は、０～１５の範囲の類似度情報を生成することができる。

【0035】

図３Ａおよび図３Ｂを参照されたい。図３Ａは、グローバル・ビット・ラインの電流と、異なる類似度情報のもとでメモリ・セル・ストリングによって、および大量のメモリ・セル・ストリングを使用して生成されたワードライン電圧との間の関係を示す。図３Ｂは、異なるハミング距離に対応するグローバル・ビット・ラインの電流の概略図である。ハミング距離とは、検索データとメモリセルに記憶されているデータとの排他的論理和演算により算出される差分ビット量情報である。例えば、検索データが２進数で１００１１０１１であり、メモリセルに記憶されているデータが２進数で０１１１１００１であることに応答して、ハミング距離は、１００１１０１１と０１１１１００１との間の排他的論理和演算の合計とすることができ、これは、例えば４に等しい。

【0036】

図３Ａでは、グローバル・ビット・ラインに１２８個のメモリ・セル・ストリングがあると仮定すると、正規化されたハミング距離は、グローバル・ビット・ラインの電流に正比例し得る。ワードライン電圧が－１ボルトにほぼ等しい位置に対応して、分布曲線３１０は、それに応じて５０％のハミング距離を有し、これはグローバル・ビット・ラインに約１７０ナノアンペアの電流を生成することができ、分布曲線３２０は、それに応じて２５％のハミング距離を有し、これはグローバル・ビット・ラインに約９５ナノアンペアの電流を生成することができる。

【0037】

図３Ｂの縦軸は累積確率であり、横軸はグローバル・ビット・ラインの電流である。曲線３３１から３３５は、異なるハミング距離にそれぞれ対応するグローバル・ビット・ラインの電流関係の概略図である。曲線３３１～３３５は、それぞれ０％、１２．５％、２５％、３７．５％、および５０％の正規化ハミング距離に対応する。本実施形態では、メモリデバイスは、曲線３３１～３３５に対応する電流分布範囲に従って、１つ以上の類似度にそれぞれ対応する１つ以上の基準電流を設定することができる。ここで、類似度は、図中のハミング距離にそれぞれ対応する。曲線３３１および３３２を例にとると、基準電流を３０ｎＡに設定することにより、データ検索結果の正規化ハミング距離が０％より大きいかどうかを判定できる。

【0038】

メモリ・セル・ストリングの量が十分に多い条件下では、グローバル・ビット・ラインの電流間隔を判断することにより、データ検索の検索結果の類似度を明確に判断できることは、図３Ａおよび図３Ｂからはっきりと分かるかもしれない。

【0039】

図４は、本開示の別の一実施形態に係るメモリデバイスの概略図であり、図４を参照すると、メモリデバイス４００は、複数のメモリ・セル・ストリング対ＭＳ１およびＭＳ２、複数の選択スイッチＳＷ１Ａ、ＳＷ１Ｂ、ＳＷ２Ａ、およびＳＷ２Ｂ、駆動回路４２０、および乱数発生器４３０を含む。メモリ・セル・ストリング対ＭＳ１は、メモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂを含み、メモリ・セル・ストリング対ＭＳ２は、メモリ・セル・ストリングＭＳ２ＡおよびＭＳ２Ｂを含む。メモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂは、それぞれ選択スイッチＳＷ１ＡおよびＳＷ１Ｂを介してグローバル・ビット・ラインＧＢＬ１に結合され、メモリ・セル・ストリングＭＳ２ＡおよびＭＳ２Ｂは、それぞれ選択スイッチＳＷ２ＡおよびＳＷ２Ｂを介してグローバル・ビット・ラインＧＢＬ１に結合される。この実施形態では、メモリデバイス４００は、残りのグローバル・ビット・ラインＧＢＬ２を有し、グローバル・ビット・ラインＧＢＬ２もまた、メモリ・セル・ストリングＭＳ１Ａ、ＭＳ１Ｂ、ＭＳ２Ａ、およびＭＳ２Ｂと同じ構造を有する複数のメモリ・セル・ストリングに結合され得る。グローバル・ビット・ラインＧＢＬ１上のメモリ・セル・ストリングＭＳ１Ａ、ＭＳ１Ｂ、ＭＳ２Ａ、およびＭＳ２Ｂは、グローバル・ビット・ラインＧＢＬ２上のメモリ・セル・ストリングにそれぞれ対応することができ、並列に接続される。メモリ・セル・ストリングは、同じ共通ソースラインＣＳＬを共有することができる。

【0040】

駆動回路４２０は、選択スイッチＳＷ１Ａ、ＳＷ１Ｂ、ＳＷ２Ａ、およびＳＷ２Ｂに結合され、ソースデータＳＢｘに応じて検索データＳＳＬ１、ＳＳＬ１Ｂ、ＳＳＬ２、およびＳＳＬ２Ｂを生成するように構成される。ソースデータＳＢｘには、検索データＳＢ１およびＳＢ２が含まれる。また、乱数発生器４３０は、駆動回路４２０に結合され、駆動回路４２０によって生成された検索データ対の少なくとも１つをワイルドカード信号に設定する。

【0041】

ワイルドカード信号である検索データ対に応答して、駆動回路４２０によって生成された検索データＳＳＬ１およびＳＳＬ１Ｂは両方とも、論理値０を有し得ることに言及する価値がある。すなわち、検索データ対がワイルドカード信号であることに応答して、対応するメモリ・セル・ストリング（例えば、メモリ・セル・ストリングＭＳ１ＡおよびＭＳ１Ｂ）の検索結果は一致する必要があり、対応するグローバル・ビット・ラインＧＢＬ１には電流が供給されない。

【0042】

図５を参照されたい。図５は、本開示の一実施形態に係るデータ近似検索方法のフローチャートである。ステップＳ５１０では、選択スイッチ対は、それぞれ複数の検索データ対を受け取る。ステップＳ５２０では、複数のメモリ・セル・ストリング対が、それぞれ選択スイッチ対を介してグローバル・ビット・ラインに結合される。ステップＳ５３０では、メモリ・セル・ストリング対の各々が、選択されたメモリセル対の記憶データおよび検索データ対の各々に従って、グローバル・ビット・ラインに電流を供給するかどうかを決定する。ステップＳ５４０では、グローバル・ビット・ラインの電流に従って、時分割的に複数の検索結果が取得される。また、ステップＳ５５０では、検索結果が記録され、検索結果を蓄積することにより類似度情報が生成される。

【0043】

上記のステップの実装の詳細は、前述の実施形態で詳細に説明されているため、ここでは繰り返さない。

【0044】

要約すると、本開示のメモリデバイスは、複数のメモリ・セル・ストリング対を提供し、選択スイッチ対を介して複数の検索データ対を受け取るため、検索データ対と選択されたメモリセル対の記憶データとの間でデータ検索操作を実行する。本開示のページバッファは、複数回のデータ検索操作により生成された検索結果を記録し、時分割的に生成された検索結果を蓄積することによって類似度情報を生成することができる。

【産業上の利用可能性】

【0045】

本発明のメモリデバイスおよびそのデータ近似検索方法は、大量のデータの近似検索に適用して、データ検索の類似度情報を効果的に取得することができる。

【符号の説明】

【0046】

１００、２００、４００：メモリデバイス
１１０、２１０：ページバッファ
１２０：センスアンプ
２１１：加算器
３１０、３２０：分布曲線
３３１～３３５：曲線
４２０：駆動回路
４３０：乱数発生器
ＣＳＬ：共通ソースライン
ＧＢＬ、ＧＢＬ１、ＧＢＬ２：グローバル・ビット・ライン
ＭＣ１Ａ、ＭＣ１Ｂ、ＭＣ２Ａ、ＭＣ２Ｂ：選択されたメモリセル
ＭＳ１～ＭＳ２：メモリ・セル・ストリング対
ＭＳ１Ａ、ＭＳ１Ｂ、ＭＳ２Ａ，ＭＳ２Ｂ：メモリ・セル・ストリング
Ｓ５１０～Ｓ５５０：ステップ
ＳＢ１、ＳＢ２：検索データ
ＳＢｘ：ソースデータ
ＳＷ１Ａ、ＳＷ１Ｂ、ＳＷ２Ａ、ＳＷ２Ｂ：選択スイッチ
ＷＬ１Ａ、ＷＬ１Ｂ、ＷＬ２Ａ、ＷＬ２Ｂ：ワードライン

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4】

【図5】