特許 7491688 並列運転電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-20

(45)【発行日】2024-05-28

(54)【発明の名称】並列運転電源装置

(51)【国際特許分類】

   H02M 7/12 20060101AFI20240521BHJP

   H02M 7/08 20060101ALI20240521BHJP

【ＦＩ】

H02M7/12 W

H02M7/08

【請求項の数】 3

(21)【出願番号】P 2019237954

(22)【出願日】2019-12-27

(65)【公開番号】P2021106482

(43)【公開日】2021-07-26

【審査請求日】2022-12-20

(73)【特許権者】

【識別番号】000144393

【氏名又は名称】株式会社三社電機製作所

(74)【代理人】

【識別番号】110000970

【氏名又は名称】弁理士法人 楓国際特許事務所

(72)【発明者】

【氏名】服部 正蔵

【審査官】麻生 哲朗

(56)【参考文献】

【文献】特開２０１１－０５５６３６（ＪＰ，Ａ）

【文献】特開２００５－０３３９３６（ＪＰ，Ａ）

【文献】特開昭５８－２１５９２８（ＪＰ，Ａ）

【文献】再公表特許第２０１４／０４９９４５（ＪＰ，Ａ１）

【文献】特開２０１５－０４２１１８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ７／１２

Ｈ０２Ｍ ７／０８

(57)【特許請求の範囲】

【請求項1】

並列接続したｎ個（ｎは２以上の整数）の電源制御装置（装置番号ｉ＝１～ｎ）を備え、前記ｎ個の電源制御装置で整流後負荷へ出力する直流の出力電流Ｉ０を合流させて負荷に供給する並列運転電源装置において、
前記各電源制御装置は、前記直流の出力電流の電流制御を行うスイッチング素子を含むＤＣ－ＤＣコンバータ部と、その直流の出力電圧Ｖ０が予め設定した基準電圧ＶＲＥＦとなるように出力電流のフィードバック制御を行うフィードバック制御回路を備え、
前記フィードバック制御回路は、
前記基準電圧ＶＲＥＦと前記直流の出力電圧Ｖ０の差に対応する電圧Ｖ１＿ＲＥＦ＿ｉを前記直流の出力電流Ｉ０を制御するための直流信号である電流制御指令値として出力する電流制御指令値回路と、
前記電流制御指令値と前記直流の出力電流Ｉ０の電圧変換値Ｖ１＿ＤＥＴとの差から直流信号である電流制御値を演算し、この電流制御値と鋸歯状波とに基づいて前記スイッチング素子を駆動するＰＷＭ信号を生成するＰＷＭ制御回路とを備え、
前記ｎ個の電源制御装置のそれぞれの電流制御指令値回路を、それらの電流制御指令値をアナログ的に平均して同一の値となるように接続する接続ラインを設けたことを特徴とする、並列運転電源装置。

【請求項2】

前記電流制御指令値回路は、前記基準電圧と前記出力電圧との差電圧に基づく電圧制御指令値を分圧抵抗Ｒａ、Ｒｂで分圧して前記電流制御指令値として出力する抵抗分圧回路を備える、請求項１記載の並列運転電源装置。

【請求項3】

前記ｎ個の電源制御装置のそれぞれの入力端子は３相電源のΔ結線端子またはＹ結線端子に接続される、請求項１または２記載の並列運転電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、特に３相電源と直流負荷の間に３台の電源制御装置を並列接続して並列運転を行う並列運転電源装置に関する。

【背景技術】

【0002】

３相電源により直流負荷を駆動する場合、３相電源にＡＣ－ＤＣ変換を行う３台の電源制御装置を接続する。各電源制御装置は、出力電圧が所定の電圧となるように出力電流をフィードバック回路で制御し、各電源制御装置の出力電流を合流させて負荷に供給する。

【0003】

また、３相電源がΔ結線の場合は、３台の電源制御装置の入力端子をΔ結線とし、３相電源がＹ結線の場合は、３台の電源制御装置の入力端子をＹ結線とし、電源側がΔ結線であってもＹ結線であっても対応可能としている。

【0004】

このような３台の電源制御装置を並列接続する電源装置では、各電源制御装置の出力電流制御が独立して行われるため、それらの電流バランスが崩れる可能性がある。３相電源が中性点端子のない３相３線Ｙ結線の場合は、特にその現象が生じやすい。電流バランスが崩れると、出力電圧が乱れ安定した電源制御を出来なくなる。

【0005】

そこで、各相に対する電源制御を個別に行う場合、各電源制御装置間に通信手段（ＣＰＵとソフトウエア）を設け、相間通信により各相の制御情報を調整することで電流バランスが崩れることを防止している（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２０１７－２２５２１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、各電源制御装置間の通信によって各相の制御情報を調整する構成では次の問題がある。

【0008】

第１に、通信手段を含む回路には必然的に制御遅れがあり、且つ、それらの制御遅れは各相で一定でない。このため、各相の電流制御を高精度にバランスすることが困難である。第２に、通信手段を高速制御するためのＣＰＵとソフトウエアを組み込む必要があり、高コストとなる。

【0009】

そこで、この発明は、低コストで電流制御バランスを安定させることができる並列運転電源装置を提供することを目的とする。

【課題を解決するための手段】

【0010】

この発明の並列運転電源装置は、並列接続したｎ個（ｎは２以上の整数）の電源制御装置を備え、前記ｎ個の電源制御装置の出力電流を合流させて負荷に供給する並列運転電源装置において、
前記各電源制御装置は、その出力電圧が予め設定した基準電圧となるように出力電流のフィードバック制御を行うフィードバック制御回路を備え、
前記フィードバック制御回路は、前記基準電圧と前記出力電圧の差に対応する電圧を前記出力電流の電流制御指令値として出力する電流制御指令値回路を備え、
前記ｎ個の電源制御装置のそれぞれの電流制御指令値回路を、それらの電流制御指令値をアナログ的に平均して同一の値となるように接続する接続ラインを設けている。

【0011】

前記電流制御指令値回路は、前記基準電圧と前記出力電圧との差電圧に基づく電圧制御指令値を分割抵抗Ｒａ、Ｒｂで分割して前記電流制御指令値として出力する抵抗分割回路を備える。

【0012】

この発明では、ｎ個の電力制御装置のそれぞれの電流制御指令値を、アナログ的に平均化してそれらが同一の値となるようにしている。

【0013】

したがって、各電源制御装置による電流制御指令値は常にアナログ的に平均化され、同一の値である。このため、いずれかの電源制御装置の電流制御値だけが大きく変化することはなく、制御遅れを生じることもない。結果として全体の電流制御バランスが高精度に安定化される。

【発明の効果】

【0014】

この発明によれば、ｎ個の電源制御装置のそれぞれの電流制御指令値回路を、それらの電流制御指令値をアナログ的に平均して同一の値となるように接続する接続ラインを設けることで、各電源制御装置の電流制御バランスを安定させることが出来る。

【図面の簡単な説明】

【0015】

【図1】本発明の実施形態の並列運転電源装置の結線図を示す。

【図2】電源制御装置１Ｒ、１Ｓ、１Ｔの回路図を示す。

【図3】フィードバック制御回路の回路図を示す。

【図4】抵抗分圧回路を接続ラインで接続した回路を示す。

【図5】（Ａ）は電流制御指令値の平均化を示す式、（Ｂ）は３相の場合の電流制御指令値の平均化を示す式。

【発明を実施するための形態】

【0016】

図１は、本発明の実施形態の３相並列運転電源装置の結線図を示す。同図（Ａ）は、ＡＣ２００Ｖ系Δ結線のＲＳＴ電源端子に対し、３台の電源制御装置１Ｒ、１Ｓ、１Ｔの入力端子をΔ接続する。すなわち、電源のＲ端子は電源制御装置１Ｒの端子ＴＢ１と電源制御装置１Ｔの端子ＴＢ２に接続される。電源のＳ端子は電源制御装置１Ｒの端子ＴＢ２と電源制御装置１Ｓの端子ＴＢ１に接続される。電源のＴ端子は電源制御装置１Ｓの端子ＴＢ２と電源制御装置１Ｔの端子ＴＢ１に接続される。

【0017】

電源制御装置１Ｒ、１Ｓ、１Ｔの出力は並列接続して出力電流を合流し、負荷２に供給する。

【0018】

同図（Ｂ）は、ＡＣ４００Ｖ系Ｙ結線のＲＳＴ電源端子に対し、３台の電源制御装置１Ｒ、１Ｓ、１Ｔの入力端子をＹ接続する。すなわち、電源のＲ端子は電源制御装置１Ｒの端子ＴＢ１に接続される。電源のＳ端子は電源制御装置１Ｓの端子ＴＢ１に接続される。電源のＴ端子は電源制御装置１Ｔの端子ＴＢ１に接続される。Ｙ結線の中点は接地されていなく、電源制御装置１Ｒ、１Ｓ、１Ｔの端子ＴＢ２は相互に接続されている。各電源装置の出力は並列接続して出力電流を合流し、負荷２に供給する。

【0019】

図２は、電源制御装置１Ｒ、１Ｓ、１Ｔの回路図を示す。各電源制御装置１Ｒ、１Ｓ、１Ｔは、ＡＣ－ＤＣ変換を行って電流制御を行うため、整流回路を含む力率改善コンバータ部１０Ｒ、１０Ｓ、１０ＴとＤＣ－ＤＣコンバータ部１１Ｒ、１１Ｓ、１１Ｔと、フィードバック制御回路１２Ｒ、１２Ｓ、１２Ｔとを含む。

【0020】

各電源制御装置１Ｒ、１Ｓ、１Ｔは、それぞれ出力電流Ｉｏを検出する出力電流検出器３Ｒ、３Ｓ、３Ｔと、出力電圧Ｖｏを検出する出力電圧検出器４Ｒ、４Ｓ、４Ｔとを備えている。また、各電源制御装置１Ｒ、１Ｓ、１Ｔは、後述の電流制御指令値の出力端子ａ、ｂ、ｃを備えている。前記出力端子ａ、ｂ、ｃは、接続ライン５で接続されている。

【0021】

図３は、電源制御装置１Ｒ内に設けられているフィードバック制御回路１２Ｒの回路図である。なお、電源制御装置１Ｓ、１Ｔ内に設けられているフィードバック制御回路１２Ｓ、１２Ｔは、フィードバック制御回路１２Ｒと同じ構成であるため、以下、フィードバック制御回路１２Ｒについてのみ説明する。

【0022】

フィードバック制御回路１２Ｒは、３相並列運転電源装置の出力電圧Ｖｏが予め設定した基準電圧ＶＲＥＦとなるようにフィードバック制御を行う。フィードバック制御回路１２Ｒは、電流制御指令値回路１２０ＲとＰＷＭ制御回路１３０Ｒとを備える。なお、フィードバック制御回路１２Ｓは、電流制御指令値回路１２０ＳとＰＷＭ制御回路１３０Ｓとを備え、フィードバック制御回路１２Ｔは、電流制御指令値回路１２０ＴとＰＷＭ制御回路１３０Ｔとを備えている。

【0023】

電流制御指令値回路１２０Ｒは、前記基準電圧ＶＲＥＦと前記出力電圧Ｖｏとの差に対応する電圧を前記出力電流Ｉｏに対する電流制御指令値として出力する。

【0024】

ＰＷＭ制御回路１３０Ｒは、電流制御指令値と出力電流Ｉｏの差から電流制御値を演算し、これに基づいてスイッチング素子を駆動するＰＷＭ信号を生成する。

【0025】

電流制御指令値回路１２０Ｒは、基準電圧ＶＲＥＦ設定部１２０と、第１エラー検出部１２１と、第１ゲイン制御部１２２と、抵抗分圧回路１２３とを備える。

【0026】

ＰＷＭ制御回路１３０Ｒは、第２エラー検出部１３０と、第２ゲイン制御部１３１と、ＰＷＭ制御部１３２と、鋸歯状波発生回路１３３と、スイッチング制御部１３４とを備える。

【0027】

電流制御指令値回路１２０Ｒにおいて、第１エラー検出部１２１は、出力電圧検出器４Ｒで検出した出力電圧Ｖｏに対応する電圧と基準電圧ＶＲＥＦとを比較し、その差電圧を検出する。第１ゲイン制御部１２２は、前記差電圧を適切なゲインで増幅し、電圧制御指令値Ｖｉ＿ＲＥＦ＿１として出力する。

【0028】

抵抗分圧回路１２３は、前記電圧制御指令値Ｖｉ＿ＲＥＦ＿１を抵抗ＲａとＲｂで分圧する。この分圧した電圧は電流制御指令値に対応したものとなる。電源制御装置１Ｓ、１Ｔのフィードバック制御回路１２Ｓ、１２Ｔにおいても同様に電圧制御指令値Ｖｉ＿ＲＥＦ＿２、電圧制御指令値Ｖｉ＿ＲＥＦ＿３を抵抗ＲａとＲｂで分圧する。この分圧した電圧は、電源制御装置１Ｒ、１Ｓ、１Ｔそれぞれにおいて出力され、これらが接続ライン５によって、アナログ的に平均化される。すなわち、電源制御装置１Ｒ、１Ｓ、１Ｔのそれぞれの電流制御指令値に対応する電圧は、平均化されてＶｉ＿ＲＥＦ＿ＡＶＥとして出力する。

【0029】

ＰＷＭ制御回路１３０Ｒにおいて、第２エラー検出部１３０は、Ｖｉ＿ＲＥＦ＿ＡＶＥと出力電流検出器３Ｒで検出した出力電流Ｉｏに対応する電圧Ｖｉ＿ＤＥＴとを比較し、その差電圧を検出する。第２ゲイン制御部１３１は、前記差電圧を適切なゲインで増幅し、電流制御値Ｖｉ＿Ｃとして出力する。

【0030】

電流制御値Ｖｉ＿Ｃは、ＰＷＭ制御部１３２に出力される。ＰＷＭ制御部１３２には、鋸歯状波発生回路１３３から鋸歯状波が入力する。ＰＷＭ制御部１３２は、前記電流制御値Ｖｉ＿Ｃと前記鋸歯状波とを比較してＰＷＭ制御信号を出力する。スイッチング制御部１３４は、前記ＰＷＭ制御信号に応じてＤＣ－ＤＣコンバータ部１１Ｒのスイッチング素子のデューティ比を変動させる。

【0031】

以上のフィードバック制御回路１２Ｒは以下のように動作する。

【0032】

出力電圧Ｖｏが基準電圧ＶＲＥＦから下降すると、第２ゲイン制御部１３１の出力である電流制御値Ｖｉ＿Ｃが大きくなり、出力電流Ｉｏを大きくするようにＰＷＭ制御信号が制御される。出力電流Ｉｏが大きくなると負荷に加わる出力電圧Ｖｏが上昇しようとする。また、出力電圧Ｖｏが基準電圧ＶＲＥＦから上昇すると、第２ゲイン制御部１３１の出力である電流制御値Ｖｉ＿Ｃが小さくなり、出力電流Ｉｏを小さくするようにＰＷＭ制御信号が制御される。出力電流Ｉｏが小さくなると負荷に加わる出力電圧Ｖｏが下降しようとする。このようにして、電源制御装置１Ｒにおいては、フィードバック制御回路１２Ｒによる出力電圧が基準電圧ＶＲＥＦに安定するように動作する。電源制御装置１Ｓ、電源制御装置１Ｔにおいても同様に動作する。

【0033】

本実施形態では、図１に示すように、各電源制御装置１Ｒ、１Ｓ、１Ｔのフィードバック制御回路１２Ｒ、１２Ｓ、１２Ｔの端子ａ、ｂ、ｃが接続ライン５で接続されている。端子ａには、電圧制御指令値Ｖｉ＿ＲＥＦ＿１を抵抗ＲａとＲｂで分圧した電圧が現れようとし、端子ｂには、電圧制御指令値Ｖｉ＿ＲＥＦ＿２を抵抗ＲａとＲｂで分圧した電圧が現れようとし、端子ｃには、電圧制御指令値Ｖｉ＿ＲＥＦ＿３を抵抗ＲａとＲｂで分圧した電圧が現れようとする。これらの電圧は各電源制御装置１Ｒ、１Ｓ、１Ｔの電流制御指令値に対応する。しかし、これらの端子ａ、ｂ、ｃは接続ライン５で接続されているため、結局、これらの電圧はアナログ的に平均化されて、端子ａの電圧＝端子ｂの電圧＝端子ｃの電圧となり、この電圧は図５（Ａ）（Ｂ）の式で求められる電圧Ｖｉ＿ＲＥＦ＿ＡＶＥとなる。

【0034】

図４は、接続ライン５で、フィードバック制御回路１２Ｒ、１２Ｓ、１２Ｔの端子ａ、ｂ、ｃが接続されていることを示している。

【0035】

すなわち、図４の回路より、Ｖｉ＿ＲＥＦ＿ＡＶＥは、図５（Ａ）（Ｂ）に示す式で求められる。

【0036】

本実施形態では、上記図５（Ａ）の式において、ｎ＝３となるから、Ｖｉ＿ＲＥＦ＿ＡＶＥは、図５（Ｂ）に示す式で求められる。この式では、Ｖｉ＿ＲＥＦ＿１、Ｖｉ＿ＲＥＦ＿２、Ｖｉ＿ＲＥＦ＿３が平均化されてＶｉ＿ＲＥＦ＿ＡＶＥとなり、フィードバック制御回路１２Ｒ、１２Ｓ、１２Ｔの電流制御指令値に対応する抵抗分圧電圧は同一の値である。つまり、電源制御装置１Ｒ、１Ｓ、１Ｔのいずれかの出力電圧が基準電圧ＶＲＥＦから上昇しようとしたときでも、逆に下降しようとしたときでも、フィードバック制御回路１２Ｒ、１２Ｓ、１２Ｔの電流制御指令値は常に同じように変化し、常に同じ値を維持している。そして、電流制御指令値の変化量は、Ｖｉ＿ＲＥＦ＿１、Ｖｉ＿ＲＥＦ＿２、Ｖｉ＿ＲＥＦ＿３を平均化した値に対応している。結果として、いずれかの電源制御装置１Ｒ、１Ｓ、１Ｔの出力電流が変化しようとしても、その電源制御装置の電流制御指令値は大きく変化せず、且つ、３つの電源制御装置１Ｒ、１Ｓ、１Ｔの電流制御指令値は同一値を維持するから、電源制御装置１Ｒ、１Ｓ、１Ｔからそれぞれ出力される電流バランスは安定する。

【0037】

また、電源制御装置１Ｒ、１Ｓ、１Ｔ間の通信を必要としない。このため、通信のための高速チップやソフトを組み込む必要がない。

【0038】

実施形態では、３相電源を入力側に接続した３つの電源制御装置１Ｒ、１Ｓ、１Ｔからなる並列運転電源装置を示したが、３つの電源制御装置１Ｒ、１Ｓ、１Ｔにそれぞれ単相電源を接続しても良い。また、図５（Ａ）の式が満たされればよいので、ｎは２以上の任意の整数であっても良い。

【符号の説明】

【0039】

１Ｒ、１Ｓ、１Ｔ・・・電源制御装置
１２Ｒ、１２Ｓ、１２Ｔ・・・フィードバック制御回路
１２０Ｒ、１２０Ｓ、１２０Ｔ・・・電流制御指令値回路
１２３・・・抵抗分圧回路
５・・・接続ライン

【図1】

【図2】

【図3】

【図4】

【図5】