(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-05-20
(45)【発行日】2024-05-28
(54)【発明の名称】回路基板、LEDモジュール及び表示装置、並びにLEDモジュールの作製方法及び表示装置の作製方法
(51)【国際特許分類】
H01L 33/62 20100101AFI20240521BHJP
G09F 9/33 20060101ALI20240521BHJP
【FI】
H01L33/62
G09F9/33
(21)【出願番号】P 2020132462
(22)【出願日】2020-08-04
【審査請求日】2023-07-14
(73)【特許権者】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000408
【氏名又は名称】弁理士法人高橋・林アンドパートナーズ
(72)【発明者】
【氏名】池田 雅延
(72)【発明者】
【氏名】青木 義典
(72)【発明者】
【氏名】小川 耀博
【審査官】右田 昌士
(56)【参考文献】
【文献】特開2006-216933(JP,A)
【文献】米国特許出願公開第2016/0381751(US,A1)
【文献】特開2005-136399(JP,A)
【文献】特開2019-062199(JP,A)
【文献】特開2003-273148(JP,A)
【文献】特開2012-023328(JP,A)
【文献】特開2014-067894(JP,A)
【文献】特開2012-009848(JP,A)
【文献】米国特許出願公開第2013/0092962(US,A1)
【文献】特開平11-340277(JP,A)
【文献】特開平08-213425(JP,A)
【文献】米国特許出願公開第2019/0360673(US,A1)
【文献】国際公開第2015/125777(WO,A1)
【文献】特開2017-175092(JP,A)
【文献】特開2013-026538(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 33/00 - 33/64
G09F 9/00
G09F 9/30 - 9/33
H01L 21/60
H05K 3/34
(57)【特許請求の範囲】
【請求項1】
基板上の第1電極上に第1バンプを、第2電極上に第2バンプを、それぞれ形成し、
前記第1バンプ上及び前記第2バンプ上にLEDチップを配置し、
前記第1バンプ及び前記第2バンプを加熱して、前記LEDチップを前記第1電極及び第2電極と電気的に接続することを含み、
前記LEDチップは、前記第1バンプ及び前記第2バンプに対向する面に段差部を有し、前記第1バンプが前記段差部を埋め込むように形成する、ことを含み、
前記第1バンプ及び前記第2バンプの形成は、
前記第1電極上に第1バンプ層を、前記第2電極上に第2バンプ層を形成し、
さらに、前記第1電極上に前記第1バンプ層の前記第2バンプ層側とは反対側の位置に第3バンプ層を形成することを含み、
前記第3バンプ層を前記第1バンプ層より厚く形成する
、LEDモジュールの作製方法。
【請求項2】
前記第1バンプ層、前記第2バンプ層、及び前記第3バンプ層を形成した後で第1の加熱処理を行い、前記第1電極上で第1バンプ層及び前記第3バンプ層をリフローさせて前記第1バンプを形成し、前記第2電極上で前記第2バンプ層をリフローさせて前記第2バンプを形成する、請求項1に記載のLEDモジュールの作製方法。
【請求項3】
基板上の第1電極上に第1バンプを、第2電極上に第2バンプを、それぞれ形成し、
前記第1バンプ上及び前記第2バンプ上にLEDチップを配置し、
前記第1バンプ及び前記第2バンプを加熱して、前記LEDチップを前記第1電極及び第2電極と電気的に接続することを含み、
前記LEDチップは、前記第1バンプ及び前記第2バンプに対向する面に段差部を有し、前記第1バンプが前記段差部を埋め込むように形成する、ことを含み、
前記第1バンプ及び前記第2バンプの形成は、
前記第1電極上に第1バンプ層を、前記第2電極上に第2バンプ層を形成し、
前記第1バンプ層上であって、前記第1バンプ層の前記第2バンプ層側とは反対側の位置に第3バンプ層を形成す
る、LEDモジュールの作製方法。
【請求項4】
前記第1バンプ層及び前記第2バンプ層を形成した後に第1の加熱処理を行い前記第1バンプ
層及び前記第2バンプ
層をリフローさせ、
前記第
3バンプ層を形成した後に第2
の加熱処理を行い、前記第3バンプ層をリフローさせる、請求項
3に記載のLEDモジュールの作製方法。
【請求項5】
基板上の第1電極上に第1バンプを、第2電極上に第2バンプを、それぞれ形成し、
前記第1バンプ上及び前記第2バンプ上にLEDチップを配置し、
前記第1バンプ及び前記第2バンプを加熱して、前記LEDチップを前記第1電極及び第2電極と電気的に接続することを含み、
前記LEDチップは、前記第1バンプ及び前記第2バンプに対向する面に段差部を有し、前記第1バンプが前記段差部を埋め込むように形成する、ことを含み、
前記第1バンプ及び前記第2バンプの形成は、
前記第1電極上に第1バンプ層を、前記第2電極上に第2バンプ層を形成
し、
前記第1バンプ層上の一部の領域に第3バンプ層を形成することを含み、
前記第3バンプ層を前記第2バンプ層側とは反対側に寄せて形成す
る、LEDモジュールの作製方法。
【請求項6】
基板上の第1電極上に第1バンプを、第2電極上に第2バンプを、それぞれ形成し、
前記第1バンプ上及び前記第2バンプ上にLEDチップを配置し、
前記第1バンプ及び前記第2バンプを加熱して、前記LEDチップを前記第1電極及び第2電極と電気的に接続することを含み、
前記LEDチップは、前記第1バンプ及び前記第2バンプに対向する面に段差部を有し、前記第1バンプが前記段差部を埋め込むように形成する、ことを含み、
前記第1バンプ及び前記第2バンプの形成は、
前記第1電極上に第1バンプ層を、前記第2電極上に第2バンプ層を形成することを含み、
前記第1バンプ層をテーパ状の上面を有するように形成し、前記第2バンプ層を平坦な上面を有するように形成す
る、LEDモジュールの作製方法。
【請求項7】
画素に設けられた第1電極上に第1バンプを、第2電極上に第2バンプを、それぞれ形成し、
前記第1バンプ上及び前記第2バンプ上にLEDチップを配置し、
前記第1バンプ及び前記第2バンプを加熱して、前記LEDチップを前記第1電極及び第2電極と電気的に接続することを含み、
前記LEDチップは、前記第1バンプ及び前記第2バンプに対向する面に段差部を有し、前記第1バンプが前記段差部を埋め込むように形成する、ことを含み、
前記第1バンプ及び前記第2バンプの形成は、
前記第1電極上に第1バンプ層を、前記第2電極上に第2バンプ層を形成し、
さらに、前記第1電極上に前記第1バンプ層の前記第2バンプ層側とは反対側の位置に第3バンプ層を形成することを含み、
前記第3バンプ層を前記第1バンプ層より厚く形成する
、表示装置の作製方法。
【請求項8】
前記第1バンプ層、前記第2バンプ層、及び前記第3バンプ層を形成した後で第1の加熱処理を行い、前記第1電極上で第1バンプ層及び前記第3バンプ層をリフローさせて前記第1バンプを形成し、前記第2電極上で前記第2バンプ層をリフローさせて前記第2バンプを形成する、請求項7に記載の表示装置の作製方法。
【請求項9】
画素に設けられた第1電極上に第1バンプを、第2電極上に第2バンプを、それぞれ形成し、
前記第1バンプ上及び前記第2バンプ上にLEDチップを配置し、
前記第1バンプ及び前記第2バンプを加熱して、前記LEDチップを前記第1電極及び第2電極と電気的に接続することを含み、
前記LEDチップは、前記第1バンプ及び前記第2バンプに対向する面に段差部を有し、前記第1バンプが前記段差部を埋め込むように形成する、ことを含み、
前記第1バンプ及び前記第2バンプの形成は、
前記第1電極上に第1バンプ層を、前記第2電極上に第2バンプ層を形成し、
前記第1バンプ層上であって、前記第1バンプ層の前記第2バンプ層側とは反対側の位置に第3バンプ層を形成す
る、表示装置の作製方法。
【請求項10】
前記第1バンプ層及び前記第2バンプ層を形成した後に第1の加熱処理を行い前記第1バンプ
層及び前記第2バンプ
層をリフローさせ、
前記第
3バンプ層を形成した後に第2
の加熱処理を行い、前記第3バンプ層をリフローさせる、請求項
9に記載の表示装置の作製方法。
【請求項11】
画素に設けられた第1電極上に第1バンプを、第2電極上に第2バンプを、それぞれ形成し、
前記第1バンプ上及び前記第2バンプ上にLEDチップを配置し、
前記第1バンプ及び前記第2バンプを加熱して、前記LEDチップを前記第1電極及び第2電極と電気的に接続することを含み、
前記LEDチップは、前記第1バンプ及び前記第2バンプに対向する面に段差部を有し、前記第1バンプが前記段差部を埋め込むように形成する、ことを含み、
前記第1バンプ及び前記第2バンプの形成は、
前記第1電極上に第1バンプ層を、前記第2電極上に第2バンプ層を形成することを含み、
前記第1バンプ層上の一部の領域に第3バンプ層を形成することを含み、
前記第3バンプ層を前記第2バンプ層側とは反対側に寄せて形成す
る、表示装置の作製方法。
【請求項12】
画素に設けられた第1電極上に第1バンプを、第2電極上に第2バンプを、それぞれ形成し、
前記第1バンプ上及び前記第2バンプ上にLEDチップを配置し、
前記第1バンプ及び前記第2バンプを加熱して、前記LEDチップを前記第1電極及び第2電極と電気的に接続することを含み、
前記LEDチップは、前記第1バンプ及び前記第2バンプに対向する面に段差部を有し、前記第1バンプが前記段差部を埋め込むように形成する、ことを含み、
前記第1バンプ及び前記第2バンプの形成は、
前記第1電極上に第1バンプ層を、前記第2電極上に第2バンプ層を形成することを含み、
前記第1バンプ層をテーパ状の上面を有するように形成し、前記第2バンプ層を平坦な上面を有するように形成す
る、表示装置の作製方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一実施形態は、発光ダイオード(LED:Light Emitting Diode)が配列されたLEDモジュール及び画素にLEDが実装された表示装置、並びにLEDが実装される前の回路基板に関する。
【背景技術】
【0002】
マトリクス状に配列される画素にマイクロLEDと呼ばれる微小な発光ダイオードが実装されたマイクロLEDディスプレイが知られている。マイクロLEDディスプレイは、ウェハ等から固片化されたマイクロLEDを、バックプレーンと呼ばれる回路が形成された基板に実装した構造を有する。マイクロLEDは微小なチップであるため、平面視の面積に対して断面の面積の割合が大きくなる。その結果、マイクロLEDは、活性層の側壁で発生する非放射再結合の影響が無視できなくなり、発光効率が低下するという問題を有している。
【0003】
光取り出し効率を高めるために、透明なサファイア基板を通して光を取り出す構造としたフリップチップ型のマイクロLEDが知られている(例えば、特許文献1参照)。フリップチップ型のマイクロLEDにおいて、非放射再結合を防ぐために活性層の側壁にパッシベーション膜が設けられた構造が開示されている(例えば、特許文献2参照)。
【0004】
フリップチップ型のLEDはカソード電極とアノード電極の高さが異なっている。特許文献1、2に開示されるマイクロLEDでは、アノード電極側のバンプに対してカソード電極側のバンプの厚さが大きくされている。これに対し、フリップチップ型のLEDの電極構造として、p型半導体層及び活性層を貫通しn型半導体層に達する溝を形成し、プレーナ型の電極構造としたものが開示されている(例えば、特許文献3参照)。また、マイクロLEDの電極構造として、カソード電極をn型半導体層とp型半導体層との間の段差部を乗り越えるように形成して、バンプとの接続部分をp型半導体層上に設けた構造が開示されている(特許文献4参照)。
【先行技術文献】
【特許文献】
【0005】
【文献】米国特許第10446714号明細書
【文献】米国特許公開第2020/0161499号明細書
【文献】中国特許公開第111063779号明細書
【文献】特開2020-088383号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
マイクロLED、ミニLEDと呼ばれる微小なLEDは、カソード電極とアノード電極の高さが異なるため、フリップチップ実装するときにバンプの形状、又はカソード電極の形状を工夫する必要がある。しかし、バンプをカソード用とアノード用とで作り分けることは、製造工程が煩雑となり製造コストが増加する要因となる。一方、プレーナ型電極構造やp型半導体層上にカソード電極を引き出す構造では、電極間の短絡が問題となる。すなわち、LEDのチップサイズが微小であることから、カソード電極とアノード電極との電極間隔が狭くなり、実装工程においてバンプを形成するはんだが流動すると、カソード電極とアノード電極が短絡してしまうことが問題となる。
【0007】
このような課題に対し、本発明の一実施形態は、フリップチップ型のLEDでありながら、安定した接続構造を形成することのできるマイクロLEDモジュール、マイクロLEDで画素が形成される表示装置、その作製方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の一実施形態に係るLEDモジュールは、基板上に設けられた第1電極及び第2電極と、第1電極上及び第2電極上に配置されたLEDチップと、LEDチップと第1電極との間の第1バンプと、LEDチップと第2電極との間の第2バンプとを含む。LEDチップは、第1電極に対向するカソード電極と、第2電極に対向するアノード電極と、カソード電極とアノード電極との間の段差部とを有する。第1電極とカソード電極との間の距離が、第2電極とアノード電極との間の距離より大きく、第1バンプは、段差部を埋め込むように設けられている。
【0009】
本発明の一実施形態に係る表示装置は、画素に設けられた第1電極及び第2電極と、第1電極上及び第2電極上に配置された少なくとも1つのLEDチップと、少なくとも1つのLEDチップと第1電極との間の第1バンプと、少なくとも1つのLEDチップと第2電極との間の第2バンプとを含む。少なくとも1つのLEDチップは、第1電極に対向するカソード電極と、第2電極に対向するアノード電極と、カソード電極とアノード電極との間の段差部とを有する。第1電極とカソード電極との間の距離が、第2電極とアノード電極との間の距離より大きく、第1バンプは、段差部を埋め込むように設けられている。
【0010】
本発明の一実施形態に係るLEDモジュールの作製方法は、基板上の第1電極上に第1バンプを、第2電極上に第2バンプを、それぞれ形成し、第1バンプ上及び第2バンプ上にLEDチップを配置し、第1バンプ及び第2バンプを加熱して、LEDチップを第1電極及び第2電極と電気的に接続することを含む。LEDチップは、第1バンプ及び第2バンプに対向する面に段差部を有し、第1バンプが段差部を埋め込むように形成することを含む。
【0011】
本発明の一実施形態に係る表示装置の作製方法は、画素に設けられた第1電極上に第1バンプを、第2電極上に第2バンプを、それぞれ形成し、第1バンプ上及び第2バンプ上にLEDチップを配置し、第1バンプ及び第2バンプを加熱して、LEDチップを第1電極及び第2電極と電気的に接続することを含む。LEDチップは、第1バンプ及び第2バンプに対向する面に段差部を有し、第1バンプが前記段差部を埋め込むように形成することを含む。
【0012】
本発明の一実施形態に係る回路基板は、LEDのカソード電極を接続するための第1電極と、LEDのアノード電極を接続するための第2電極と、第1電極上に形成される第1バンプと、第2電極上に形成される第2バンプとを備えた回路基板である。第1バンプは、第1電極上において第1球状体と第2球状体とを有し、第1球状体と第2球状体はそれぞれ大きさが異なり、第1バンプは第1球状体及び第2球状体が遊行した形状を有している。
【図面の簡単な説明】
【0013】
【
図1】本発明の一実施形態に係るLEDモジュールの構成を示し、(A)は平面図、(B)はA1-A2間に対応する断面図を示す。
【
図2】本発明の一実施形態に係るLEDモジュールのバンプの構造を示し、(A)は平面図、(B)は断面図を示す。
【
図3】本発明の一実施形態に係るLEDモジュールのバンプの構造を示し、(A)は平面図、(B)は断面図を示す。
【
図4】本発明の一実施形態に係るLEDモジュールのバンプの構造を示す図である。
【
図5】本発明の一実施形態に係るLEDモジュールの作製方法を説明する図である。
【
図6】本発明の一実施形態に係るLEDモジュールの作製方法を説明する図である。
【
図7】本発明の一実施形態に係るLEDモジュールの作製方法を説明する図である。
【
図8】本発明の一実施形態に係るLEDモジュールの作製方法を説明する図である。
【
図9】本発明の一実施形態に係るLEDモジュールの作製方法を説明する図である。
【
図10】本発明の一実施形態に係るLEDモジュールの作製方法を説明する図である。
【
図11】本発明の一実施形態に係るLEDモジュールの作製方法を説明する図である。
【
図12】本発明の一実施形態に係る表示装置の構成を示す図である。
【
図13】本発明の一実施形態に係る表示装置の画素の断面構造を示す図である。
【
図14】本発明の一実施形態に係る表示装置の画素におけるLEDチップと第1電極及び第2電極の配置の一例を示す図である。
【発明を実施するための形態】
【0014】
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号(又は数字の後にa、bなどを付した符号)を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第1」、「第2」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有しない。
【0015】
本明細書において、ある部材又は領域が他の部材又は領域の「上に(又は下に)」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上(又は直下)にある場合のみでなく他の部材又は領域の上方(又は下方)にある場合を含み、すなわち、他の部材又は領域の上方(又は下方)において間に別の構成要素が含まれている場合も含む。なお、以下の説明では、特に断りのない限り、断面視において、基板に対して第1電極パターン及び第2電極パターンが設けられる方向を「上」、「上方」、「上面」又は「上面側」というものとし、その逆を「下」、「下方」、「下面」又は「下面側」というものとする。
【0016】
本発明の一実施形態において、マイクロLEDとは、チップサイズが数マイクロメートル以上、100μm以下、ミニLEDとは、チップサイズが100μm以上のものをいう。本発明の一実施形態はいずれのサイズのLEDも用いることができ、発光装置の用途及び形態に応じて適宜使い分けることができる。
【0017】
1.LEDモジュールの構造
本発明の一実施形態に係るLEDモジュールの構造について説明する。以下においては、LEDチップと基板側に設けられるバッドとを電気的に接続するバンプの構造を中心に説明する。
【0018】
(1)LEDチップの実装構造
図1(A)及び
図1(B)は、本発明の一実施形態に係るLEDモジュール100の構成を示す。
図1(A)は、基板120の上に実装されたLEDモジュール100の平面図を示す。
図1(B)は、
図1(A)に示すA1-A2間の断面図を示す。
【0019】
LEDチップ102はカソード電極106とアノード電極108を有する2端子素子であり、第1バンプ110及び第2バンプ112によって基板120上にフリップチップ実装される。基板120には、LEDチップ102のカソード電極106及びアノード電極108に対応して、第1電極116及び第2電極118が設けられている。LEDチップ102のカソード電極106に対応して第1バンプ110が設けられ、アノード電極108に対応して第2バンプ112が設けられる。
【0020】
図1(B)では詳細に示されないが、LEDチップ102はn型半導体層、活性層、p型半導体層が積層された構造を有する。LEDチップ102の側面には、表面再結合を防止するためにパッシベーション膜114が設けられていてもよい。パッシベーション膜114は、カソード電極106及びアノード電極108上にも形成される。そのため、パッシベーション膜114には、カソード電極106を露出させる第1開口部115aと、アノード電極108を露出させる第2開口部115bが形成される。第1開口部115aによって第1バンプ110とカソード電極106が接続され、第2開口部115bによって第2バンプ112とアノード電極108が接続される。
【0021】
図1(B)に示すように、LEDチップ102はカソード電極106とアノード電極108との高さが異なっている。カソード電極106は半導体層の一部(p型半導体層、活性層)が除去された領域に設けられるため、カソード電極106とアノード電極108との間には段差部104が形成されている。LEDチップ102を実装する場合、第1電極116とカソード電極106との間隔は、第2電極118とアノード電極108との間隔に比べて大きくなっている。
【0022】
LEDチップ102は、発光領域の面積(活性層の面積)をなるべく大きくするために、カソード電極106を形成する領域の面積を可能な限り小さくされている。一方、LEDチップ102を基板120の上で安定した実装構造を形成するには、カソード側の第1バンプ110及びアノード側の第2バンプ112を可能な限り大きくすることが好ましいと考えられる。
【0023】
そこで、本実施形態に係るLEDモジュール100は、
図1(A)及び
図1(B)に示すように、カソード側の第1バンプ110がLEDチップ102の段差部104を超えて設けられ、段差部104を埋め込む構造を有する。そして、LEDチップ102は、第1バンプ110と第2バンプ112との高さが同じ高さとなるように設けられる。また、LEDチップ102は、第1バンプ110の幅が、第2バンプ112に比べて大きくなるように形成されていてもよい。第1バンプ110がこのような形状を有することで、LEDチップ102は安定な接続を形成することができる。すなわち、第1バンプ110が段差部104を埋め込む形状を有することで、LEDチップ102を水平に実装することができる。別言すれば、第1バンプ110が厚さの異なる領域を有するようにすることで第1バンプ110の幅を広げることができ、LEDチップ102を水平状態に保持して安定した状態で基板120に実装することができる。また、第1バンプ110が段差部104を埋めるように幅広に設けられることで、LEDチップ102を基板上に安定状態で実装することができる。
【0024】
ところで、LEDチップ102の段差部104を埋めるように厚さの異なるバンプを形成するには、1つのバンプの中に厚さの異なる領域を作り込む必要がある。しかし、厚さの異なるバンプを個々に形成したり、バンプの一部を切削する加工をしたりするのは工程数が増加し、加工が難しくなるので適切ではない。そこで、本実施形態では、バンプを融点の低いはんだを使用して形成するものとし、その特性を利用することでこのような問題を解消している。すなわち、はんだの融点が低く軟らかい性質を利用してその初期形状を工夫することで、第1バンプ110を、
図1(B)に示すように段差部104を埋め込むように厚さの異なる領域が含まれる形状となるようにしている。
【0025】
(2)バンプの構造
図2(A)及び
図2(B)は、本実施形態に係る第1バンプ110及び第2バンプ112の初期構造(LEDチップ102が実装される前の形状)を示す。
図2(A)は、第1電極116及び第2電極118上に形成された第1バンプ110及び第2バンプ112のそれぞれの初期構造の平面図を示す。
図2(B)は、
図2(A)に示すB1-B2間に対応する断面構造を示す。
【0026】
図2(A)及び
図2(B)に示すように、第1バンプ110は第1電極116上に形成され、第2バンプ112は第2電極上に形成される。第2バンプ112は一つの球状表面を有する形状であるのに対し、第1バンプ110は大きさの異なる2つの球状(又は半球状)体が融合した形状を有する。別言すれば、第1バンプ110は、球状表面を有しつつ、厚さd1の領域と厚さd2の領域を含む形状を有する。厚さd1は厚さd2よりも大きな値を有する(d1>d2)。
【0027】
第1バンプ110は、LEDチップ102に対し、厚さd1の領域が段差部104の低い側領域に対応し、厚さd2の領域が段差部104の高い側の領域に対応する。したがって、第1バンプ110は、厚さd2の領域が第1バンプ110に近い側に形成され、厚さd1の領域が第1バンプ110から離れた側に形成される。なお、第2バンプ112の厚さd0は、d1より小さく、d2と同程度であってもよい。
【0028】
第1バンプ110及び第2バンプ112は、LEDチップ102を実装するときに加熱され流動化されることにより、
図2(A)及び
図2(B)に示すような形状から、
図1(B)に示すような形状に変化する。
図2(A)に示すような半球状体が融合した形状の初期構造を有する第1バンプ110を用いることにより、LEDチップ102の段差部104を跨ぐようなバンプを形成することができ、厚さの異なる領域を含むバンプを形成することができる。すなわち、第1バンプ110の初期構造に厚さの異なる領域が含まれるようにすることで、
図1(B)に示すように、第1バンプ110が厚さの異なる領域を有し、段差部104を埋め込んでアノード電極108の側に広がった形状とすることができる。
【0029】
図3(A)及び
図3(B)は、第1バンプ110及び第2バンプ112の初期構造の他の一態様を示す。
図3(A)は、第1電極116及び第2電極118上に形成された第1バンプ110及び第2バンプ112のそれぞれの初期構造の平面図を示す。
図3(B)は、
図3(A)に示すC1-C2間に対応する断面構造を示す。
【0030】
図3(A)及び
図3(B)は、第1バンプ110が厚さの異なる領域を含むように、大きさの異なるバンプが積層された構造を示す。すなわち、第1バンプ110は、LEDチップ102の段差部104に合わせて、カソード電極106側の部分を埋め込むことができるように、球状表面を有する複数の構造体が部分的に積層された形状を有する。別言すれば、第1バンプ110は、球状表面を有する第1の構造体の上に球状表面を有する第2の構造体が突出するように設けられた初期構造を有する。第1バンプ110は、厚さd1の領域と、厚さd1に対して小さな厚さd2の領域を含む。ここで、厚さd1の領域は、第2バンプ112から遠い位置に設けられ、厚さd2の領域は第2バンプ112に近い位置に設けられる。
【0031】
図3(A)及び
図3(B)に示すような初期構造を有する第1バンプ110及び第2バンプ112によっても、LEDチップ102の段差部104を跨ぐようなバンプを形成することができ、厚さの異なる領域を含むバンプを形成することができる。すなわち、第1バンプ110の初期構造に厚さの異なる領域が含まれるようにすることで、
図1(B)に示すように、第1バンプ110が厚さの異なる領域を有し、段差部104を埋め込んでアノード電極108の側に広がった形状とすることができる。
【0032】
図4(A)は、第1バンプ110が階段状の段差形状を有し、第2バンプ112が段差形状を有しない形状を示す。第1バンプ110の段差形状は、LEDチップ102の段差部104に対応する形状を有する。第1バンプ110は、厚さd1の領域と厚さd2の領域を有し(d1>d2)、この膜厚の差(d1-d2)が段差部104の高さに相当する大きさを有する。すなわち、第1バンプ110は、段差の高い側が第2バンプ112から離れた位置に配置され、段差の低い側が第2バンプ112に近い位置に設けられた初期構造を有する。
【0033】
第1バンプ110の厚さd0は、第1バンプの厚さd2の領域と同じ厚さを有する。このような初期形状を有する第1バンプ110及び第2バンプ112を用いることで、
図1(B)に示すようにLEDチップ102を基板120上に実装することができる。
【0034】
図4(B)は、第1バンプ110の上面が斜めに傾斜した形状を有する。第1バンプ110は断面視において、外側の一端から内側の一端にかけて、厚さがd1からd2へ連続的に減少する形状を有する。第1バンプ110の厚さd2は、第2バンプ112の厚さd0と同じである。このような第1バンプ110の形状によれば、膜厚がd2からd1まで増加する領域を含むことにより、その体積の増加分でLEDチップ102の段差部104を埋め込むことができる。
図4(B)に示す第1バンプ110及び第2バンプ112の初期構造によっても、LEDチップ102を実装する際に加熱処理をすることにより流動化を促進することで、
図1(B)に示すような第1バンプ110及び第2バンプ112の形状にすることができる。
【0035】
図4(C)は、第1電極116に段差部122が設けられた構造を示す。第1バンプ110は、第1電極116の段差部122と重なり、段差部122を埋め込むように設けられる。第1電極116は、膜厚t1の領域と、この領域より膜厚の小さな膜厚t2の領域を有し(t1>t2)、この膜厚の差により形成される段差部122を有する。このような第1電極116の段差部122は、その上に実装されるLEDチップ102の段差部104と咬み合うような位置に設けられる。第1バンプ110は、第1電極116の段差部122により高くなった分かさ上げされ、実質的に部分的に膜厚を増加させたときと等価の構造を得ることができる。このような第1電極116の段差部122は、導電膜を積層することで形成することができる。
図4(C)に示すような初期形状を有する第1バンプ110を用いることによっても、LEDチップ102の段差部104を跨ぐようなバンプを形成することができ、厚さの異なる領域を含むバンプを形成することができる。
【0036】
2.LEDモジュールの作製方法
本発明の一実施形態に係るLEDモジュール100の作製方法を説明する。以下においては、第1電極116の上に第1バンプ110を、第2電極118の上に第2バンプ112をそれぞれ形成する工程を中心に説明する。
【0037】
(1)バンプの第1の作製方法
図5(A)~
図5(C)、及び
図6(A)~
図6(C)を参照して、
図2(A)及び
図2(B)に示す第1バンプ110及び第2バンプ112を作製する工程(第1の作製方法)を説明する。
【0038】
図5(A)は、基板120上に第1電極116、第2電極118、絶縁膜124、及び下地金属膜126が設けられた段階を示す。第1電極116及び第2電極118はアルミニウム(Al)等の金属膜で形成される。絶縁膜124は、酸化シリコン膜、窒化シリコン膜等で形成される。絶縁膜124には第1電極116及び第2電極118の上面を露出させる125a、125bが形成される。下地金属膜126は、絶縁膜124の上に設けられ、開口部125a、125bにおいて第1電極116及び第2電極118と接触するように形成される。下地金属膜126は、チタン(Ti)、ニッケル(Ni)、ニッケル・パラジウム(NiPd)等の金属材料で形成される。例えば、下地金属膜126は、チタン(Ti)膜とニッケル・パラジウム(NiPd)膜を積層して形成されてもよい。
【0039】
図5(B)は、下地金属膜126の上に第1レジストマスク128が形成された状態を示す。第1レジストマスク128は、例えば、20~70μm程度の厚さを有し、所謂厚膜レジストにより形成される。第1レジストマスク128は、第1電極116に対応して第1開口部129が形成され、第2電極118に対応して第2開口部130が形成される。第2開口部130は中心位置が、第2電極118の中心と重なるように形成される。第1開口部129は、その中心位置が第1電極116の中心から外れ、図示されるように第2電極118寄りの位置に形成される。
【0040】
図5(C)は、第1バンプ層132、第2バンプ層134を形成する段階を示す。第1バンプ層132及び第2バンプ層134は、融点が300℃以下、好ましくは250℃以下の低融点金属材料で形成される。例えば、第1バンプ層132及び第2バンプ層134は、はんだで形成される。はんだ材料としては、スズ(Sn)、スズ合金(SnPb合金、SnCu合金、SnBi合金、SnAg合金等)、インジウム・ズス合金(InSn)等が用いられる。このような低融点金属材料で形成される第1バンプ層132及び第2バンプ層134は、例えば、はんだメッキで作製される。第1バンプ層132及び第2バンプ層134が形成された後、第1レジストマスク128は除去される。
【0041】
図6(A)は、基板120上に第2レジストマスク138が形成された段階を示す。第2レジストマスク138は、第1レジストマスク128と同様に厚膜レジストが用いられ、第1バンプ層132及び第2バンプ層134を覆うように形成される。第2レジストマスク138は第3開口部139を有し、第3開口部139は第1電極116上の第1バンプ層132が形成されていない領域に形成される。
【0042】
図6(A)に示す状態で、第3バンプ層136が形成される。第3バンプ層136は、第1バンプ層132及び第2バンプ層134と同じ低融点金属材料を用い、同じ製法で作製される。
【0043】
図6(B)は、第3バンプ層136が形成された後、第2レジストマスク138が除去された状態を示す。第3バンプ層136は、第1電極116の上で第1バンプ層132に隣接するように形成される。第3バンプ層136は、第1バンプ層132に対して厚さ及び幅が大きな形状を有する。
【0044】
図6(B)に示す状態の第1バンプ層132、第2バンプ層134、及び第3バンプ層136に対しリフローをするための加熱処理を行う。第1バンプ層132と第3バンプ層136は加熱処理により流動化し、一体化する。そして第1バンプ層132及び第2バンプ層134は、球状表面を有するように形状が変化して第1バンプ110が形成される。また、第2バンプ層134はリフローにより球状表面を有するように形状が変化して第2バンプ112が形成される。第1バンプ110は、第1バンプ層132と第3バンプ層136との膜厚差により、
図2(A)を参照して説明したように、厚さd1の領域と厚さd2の領域を含むように形成される。
【0045】
その後、第1バンプ110及び第2バンプ112をマスクとして下地金属膜126をエッチングすることにより、
図6(C)に示すように、第1電極116の上に第1バンプ110が設けられ、第2電極118上に第2バンプ112が設けられた初期構造を形成することができる。
【0046】
図7(A)は、基板120上にLEDチップ102を実装する段階を示す。LEDチップ102は、カソード電極106及びアノード電極108を基板120側に向けて、第1バンプ110及び第2バンプ112の上に配置される。この状態で、第1バンプ110及び第2バンプ112を形成するはんだ材料の融点以上の温度に加熱する処理が行われる。この加熱処理は、例えば、レーザ光の照射により行われる。これにより、
図7(B)に示すように、第1バンプ110及び第2バンプ112をLEDチップ102のカソード電極106及びアノード電極108に接合することができる。
【0047】
はんだで形成されるバンプをLEDチップに接続するときに、バンプにボイドが形成されると接続不良(断線)が発生するおそれがある。はんだは電子回路の接続に使用されるが、クリープ破壊により断線が生じることが知られている。はんだ材料で形成されるバンプにボイドが内在していると、応力が作用することによってボイドが成長し、クリープ破壊が起きやすくなることが問題となる。しかし、本実施形態で示す第1バンプ110のように、LEDチップ102の段差部104に対応して厚さの異なる形状を予め形成しておくことで、加熱処理による接合時にボイドの発生を防ぎ、クリープ破壊の発生を抑制することができる。
【0048】
図5(A)~
図5(C)、及び
図6(A)~
図6(C)に示すバンプの製造方法によれば、2回のレジストマスクを作製する工程と、2回のはんだ形成工程、及びそれに続くリフローの工程により、第1バンプ110と第2バンプ112の形状を異ならせることができ、第1バンプ110においては大きさの異なる2つの球状(又は半球状)体が融合した形状を形成することができる。このような第1バンプ110の形状により、LEDチップ102の段差の影響を受けることなく、安定した接続構造を形成することができる。
【0049】
(2)バンプの第2の作製方法
図8(A)~
図8(C)、及び
図9(A)~
図9(C)を参照して、
図3(A)及び
図3(B)に示す第1バンプ110及び第2バンプ112を作製する工程(第2の作製方法)を説明する。
【0050】
図8(A)は、下地金属膜126を介して、第1電極116の上に第1バンプ層132が、第2電極118の上に第2バンプ層134が、それぞれ形成された状態を示す。第1バンプ層132と第2バンプ層134の厚さは異なっている。第1バンプ層132は、第2バンプ層134に比べて厚く形成されることが好ましい。厚さが異なる第1バンプ層132と第2バンプ層134は、個別のはんだメッキ工程で作製され得る。はんだメッキによるバンプ層の作製方法は、第1の作製方法で述べた方法と同様である。
【0051】
図8(B)は、加熱処理を行い第1バンプ層132及び第2バンプ層134をリフローさせた段階を示す。第1バンプ層132及び第2バンプ層134は、リフローにより球状表面が形成される。第1バンプ層132は厚さd2で形成され、第2バンプ層134は厚さd0で形成される。第2バンプ層134に対し第1バンプ層132の方が大きくなるように形成される(d2>d0)。
【0052】
図8(C)は、基板120上に第4レジストマスク140が形成された段階を示す。第4レジストマスク140は、リフロー後の第1バンプ層132及び第2バンプ層134を覆うように設けられ、第1バンプ層132の上端側の一部の領域を露出させる第4開口部141を有している。
【0053】
図9(A)は、第4バンプ層142を形成する段階を示す。第4バンプ層142は、第4レジストマスク140の第4開口部141を埋め込むように形成される。第4バンプ層142は、第1バンプ層132と同じ低融点金属材料を用い、同じ製法で作製することができる。
【0054】
図9(B)は、第4レジストマスク140を除去した段階を示す。第4レジストマスク140が除去されることにより、第1バンプ層132の上に第4バンプ層142が突出するように設けられた構造が形成される。
【0055】
図9(C)は、加熱処理により第4バンプ層142をリフローさせた状態を示す。リフロー工程により、第1バンプ層132の上部に球状表面を有する第4バンプ層142が突出する形状が形成される。このような工程により、
図3(A)に示す形状の第1バンプ110及び第2バンプ112が形成される。第1バンプ110は、膜厚の大きなd1の領域と、膜厚d1に対して小さな膜厚d2の領域を含む構造を有する。下地金属膜126は、第1バンプ110及び第2バンプ112をマスクとしてエッチングされる。
【0056】
図8(A)~
図8(C)、及び
図9(A)~
図9(C)に示すバンプの製造方法によれば、3回のレジストマスクを作製する工程と、3回のはんだ層の形成工程、及びそれに続く2回のリフローの工程により、第1バンプ110と第2バンプ112の形状を異ならせることができ、第1バンプ110においては大きさの異なる2つの球状(又は半球状)体が融合した形状を形成することができる。このような第1バンプ110の形状により、LEDチップ102の段差の影響を受けることなく、安定した接続構造を形成することができる。
【0057】
(3)バンプの第3の作製方法
図10(A)~
図10(C)、及び
図11(A)~
図11(C)を参照して、
図4(A)に示す第1バンプ110及び第2バンプ112を作製する方法(第3の作製方法)を説明する。以下において、第1の作製方法と重複する説明は適宜省略する。
【0058】
図10(A)は、基板120上に第1電極116、第2電極118、絶縁膜124、及び下地金属膜126が設けられた段階を示す。第1電極116及び第2電極118、絶縁膜124、下地金属膜126の構成は、
図5(A)を参照して説明したものと同様である。
【0059】
図10(B)は、下地金属膜126の上に第1レジストマスク128が形成された状態を示す。第1レジストマスク128は、下地金属膜126が第1電極116及び第2電極118と重なる領域の上面を、それぞれ露出させる大きさの第1開口部129及び第2開口部130を有する。
【0060】
図10(C)は、第1バンプ層132、第2バンプ層134を形成する段階を示す。第1バンプ層132及び第2バンプ層134は、融点が300℃以下、好ましくは250℃以下の低融点金属材料で形成される。第1バンプ層132及び第2バンプ層134が形成された後、第1レジストマスク128は除去される。
【0061】
図11(A)は、基板120上に第2レジストマスク138が形成された段階を示す。第2レジストマスク138は、第1バンプ層132の一部分、及び第2バンプ層134を覆うように形成される。第2レジストマスク138は、第1バンプ層132の上面の一部を露出させる第3開口部139が設けられる。
【0062】
図11(B)は、第3バンプ層136が形成される段階を示す。第3バンプ層136は、第2レジストマスク138の第3開口部139を埋め込むように形成される。第3バンプ層136は、第1バンプ層132及び第2バンプ層134と同じ低融点金属材料を用い、同じ製法で作製される。
【0063】
図11(C)は、第2レジストマスク138が除去され、さらに下地金属膜126がエッチングされた状態を示す。第1バンプ110は階段状の段差を有し膜厚の異なる領域を含む形状を有する。すなわち、第1バンプ110は、
図2(B)に示すように断面視で階段状の形状を有し、厚さd1の領域と厚さd2の領域を有する(d1>d2)。一方、第2バンプ112は一定の厚さd0で形成される。この厚さd0は第1バンプ110の厚さd2と同じ厚さを有する(d0=d2)。
【0064】
図10(A)~
図10(C)、及び
図11(A)~
図11(C)に示すバンプの製造方法によれば、2回のレジストマスクを作製する工程と、2回のはんだ形成工程により、第1バンプ110と第2バンプ112の形状を異ならせることができ、第1バンプ110においては膜厚の異なる少なくとも2つの領域を含むように作製することができる。このような第1バンプ110の形状により、LEDチップ102の段差の影響を受けることなく、安定した接続構造を形成することができる。
【0065】
本節において示す、バンプに関する第1の作製方法、第2の作製方法、及び第3の作製方法は、少なくとも2回のレジストマスク作製工程と、少なくとも2回のはんだ膜の作製工程を必要とするが、これらの工程は大面積基板に展開することができ、広い面積を均一に処理することができる。例えば、マイクロLEDディスプレイの画素領域に、本節で示すバンプ作製工程を適用することができる。
【0066】
3.表示装置
本発明の一実施形態に係る表示装置の構成について示す。本実施形態に係る表示装置は、画素にLEDチップが設けられた構造を有する。画素は、LEDチップが、
図1(A)及び
図1(B)に示すバンプによってバックプレーンと呼ばれる回路基板に形成された第1電極及び第2電極に接続された構造を有する。すなわち、本実施形態に示す表示装置は、
図1に示すLED、モジュールの実装構造と同じ構造でLEDチップが実装された構造を有する。
【0067】
図12は、本実施形態に係る表示装置200の構成を示す。表示装置200は、基板120上に、複数の画素204がマトリクス状に配列された表示部202を有する。画素204にはLEDチップ102が実装される。各画素には、放射される光の波長が異なるLEDチップ102が適宜実装されてもよい。例えば、複数の画素204は、赤色光を出射するLEDチップが実装された画素、緑色を出射するLEDチップが実装された画素、青色を出射するLEDチップが適宜実装された画素が含まれていてもよい。また、カラーフィルタ方式の表示装置として、白色光を出射するLEDチップが各画素に実装されていてもよく、あるいは量子ドット表示装置として青色又は紫外線を出射するLEDチップが各画素に実装されていてもよい。
【0068】
表示部202には画素204に走査信号を入力する走査信号線206と、映像信号を入力するデータ信号線208が配設される。走査信号線206とデータ信号線208は交差するように配設される。基板120の周縁部には、走査信号線206の入力端子部210aとデータ信号線208の入力端子部210bが設けられる。入力端子部210a、210bは、フレキシブルプリント配線基板212が接続される。フレキシブルプリント配線基板212にはドライバIC214が実装されていてもよい。
【0069】
図13は、画素204の断面構造の一例を示す。画素204は、第1絶縁層144、第2絶縁層146、第3絶縁層148、第4絶縁層150が積層され、第1絶縁層144と第2絶縁層146との間に走査信号線206、第2絶縁層146と第3絶縁層148との間にデータ信号線208が設けられた構造を有する。
【0070】
第1電極116及び第2電極118は第3絶縁層148上に設けられる。第1電極116は、第2絶縁層146及び第2絶縁層146を貫通する第1コンタクトホール158aもより走査信号線206と電気的に接続され、第2電極118は第3絶縁層148を貫通する第2コンタクトホール158bによりデータ信号線208と電気的に接続される。第1電極116及び第2電極118の上層側には第4絶縁層150が設けられる。第1電極116及び第2電極118は、第1バンプ110及び第2バンプ112が設けられる位置において、第4絶縁層150に形成された開口部によって露出される。
【0071】
LEDチップ102は、窒化ガリウム等の半導体材料で形成されたn型半導体層152、活性層154、p型半導体層156を含む。LEDチップ102の中でカソード電極106は、p型半導体層156及び活性層154が除去された領域に設けられ、アノード電極108はp型半導体層156の上に設けられる。
【0072】
LEDチップ102は、第1電極116及び第2電極118上に配置される。LEDチップ102は、カソード電極106が第1バンプ110によって第1電極116と電気的に接続され、アノードが第2バンプ112によって第2電極118と電気的に接続される。第1バンプ110と第1電極116の間、第2バンプ112と第2電極118との間には下地金属膜126が設けられていてもよい。
【0073】
図13に示すように、第1バンプ110が厚さの異なる領域を有し段差部104を埋め込むように設けられることで、LEDチップ102を第1電極116及び第2電極118上に水平に実装することができる。また、カソード電極106と第1バンプ110との接触面積を増加させることができ、安定した実装構造を形成することができる。すなわち、第1バンプ110が、厚さの異なる領域を有することで、LEDチップ102の段差を埋め込むことが出来、第1電極116との接触面積を確保し、LEDチップ102を水平に保持することができる。
【0074】
ここで、第1バンプ110及び第2バンプ112は、LEDチップ102を実装する前の初期構造として、
図2(A)及び
図2(B)、
図3(A)及び
図3(B)、並びに
図4(A)及び
図4(B)に示す構造のものを適用することができる。また、第1電極116として
図4(C)に示す構造のものを適用することができる。また、第1バンプ110及び第2バンプ112の作製方法として、
図5(A)~
図5(C)、
図6(A)~
図6(c)及び
図7(A)~
図7(B)に示す作製方法、
図8(A)~
図8(C)及び
図9(A)~
図9(C)に示す作製方法、
図10(A)~
図10(C)及び
図11(A)~
図11(C)に示す作製方法、を適用して表示装置を作製することができる。
【0075】
なお、
図13はパッシブマトリクス型の表示装置200の一例を示すが、本実施形態はこれに限定されず、個々の画素の発光がトランジスタによる画素回路で制御されるアクティブマトリクス型の表示装置にも適用することもできる。
【0076】
図14(A)及び
図14(B)は、画素204におけるLEDチップ102と第1電極116及び第2電極118の配置の一例を示す。
図14(A)は、画素204に第1のLEDチップ102a、第2のLEDチップ102b、第3のLEDチップ102cが配置された例を示す。これらのLEDチップは、それぞれ異なる波長帯域の光を放射する。例えば、第1のLEDチップ102aは赤色に対応する波長帯域の光を放射し、第2のLEDチップ102bは緑色に対応する波長帯域の光を放射し、第3のLEDチップ102cは青色に対応する波長帯域の光を放射する。このようなLEDチップ102を画素204に実装する場合、カソード電極106(106a、106b、106c)と接続される第1電極116を共通とし、アノード電極108(108a、108b、108c)と接続される第2電極118(118a、118b、118c)を各LEDチップ102に対応して設けることができる。第1バンプ110a、110b、110c、及び第2バンプ112a、112b、112cは、各LEDチップ102に対して設けられる。このような画素204の構造によれば、電極の形状を簡略化することができ、第1電極116が幅広に設けられることにより、LEDチップ102の実装位置に冗長性を持たせることができ、製造歩留まりを向上させることができる。
【0077】
図14(B)は、画素204内に、予備の第2電極118を設けた例を示す。予備の第2電極118dは、第1電極116に隣接して設けられる。第2電極118dは、画素204内のLEDチップに不良が発生した場合、リペア用に用いることができる。例えば、第1電極116と第2電極118dとにリペア用のLEDチップ102dを実装することができる。また、第2電極118の配置に関しても、第1電極116を挟むように両側に設けることができる。
【0078】
図13、
図14(A)、及び
図14(B)に示す画素204の構造は、ミニLEDチップ、マイクロLEDチップを実装する表示装置に適用することができる。LEDチップとして、カソードとアノードの高さが異なるベアチップを用いる場合でも、本実施形態で示すバンプ(第1バンプ110及び第2バンプ112)を用いることで、接続の安定性を確保することができ、信頼性の向上を図ることができる。
【0079】
本発明の一実施形態として上述した表示装置の画素構造を基にして、当業者が適宜設計変更して実施し得る画素の構造も、本発明の要旨を包含する限り、本発明の技術的範囲に属する。
【0080】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の技術的範囲に属するものなる。例えば、上述の本発明の一実施形態において、当御者が適宜、追加、削除、変更を行ったもの、及び工程の追加、省略、並びに条件の変更を行ったものも、本発明の要旨から逸脱するものでない限り、本発明の技術的範囲に属する。
【0081】
また、本発明の一実施形態で述べた態様によりもたらされる作用効果について、本明細書の記載から明らかなもの、及び当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと理解される。
【符号の説明】
【0082】
100・・・LEDモジュール、102・・・LEDチップ、104・・・段差部、106・・・カソード電極、108・・・アノード電極、110・・・第1バンプ、112・・・第2バンプ、114・・・パッシベーション膜、115・・・開口部、116・・・第1電極、118・・・第2電極、120・・・基板、122・・・段差部、124・・・絶縁膜、125・・・開口部、126・・・下地金属膜、128・・・第1レジストマスク、129・・・第1開口部、130・・・第2開口部、132・・・第1バンプ層、134・・・第2バンプ層、136・・・第3バンプ層、138・・・第2レジストマスク、139・・・第3開口部、140・・・第4レジストマスク、141・・・第4開口部、142・・・第4バンプ層、144・・・第1絶縁層、146・・・第2絶縁層、148・・・第3絶縁層、150・・・第4絶縁層、152・・・n型半導体層、154・・・活性層、156・・・p型半導体層、158・・・コンタクトホール、200・・・表示装置、202・・・表示部、204・・・画素、206・・・走査信号線、208・・・データ信号線、210・・・入力端子部、212・・・フレキシブルプリント配線基板、214・・・ドライバIC