特許 7491880 電流センサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-20

(45)【発行日】2024-05-28

(54)【発明の名称】電流センサ

(51)【国際特許分類】

   G01R 19/00 20060101AFI20240521BHJP

   G01R 35/00 20060101ALI20240521BHJP

   G01R 15/00 20060101ALI20240521BHJP

【ＦＩ】

G01R19/00 M

G01R35/00 E

G01R15/00 500

G01R19/00 B

【請求項の数】 6

(21)【出願番号】P 2021132748

(22)【出願日】2021-08-17

(65)【公開番号】P2023027568

(43)【公開日】2023-03-02

【審査請求日】2023-09-07

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(73)【特許権者】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(73)【特許権者】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】根塚 智裕

(72)【発明者】

【氏名】古田 善一

(72)【発明者】

【氏名】和田 祥太郎

【審査官】永井 皓喜

(56)【参考文献】

【文献】特開平７－９８３４３（ＪＰ，Ａ）

【文献】特開２０１５－２１７３１（ＪＰ，Ａ）

【文献】特開２０１０－８１２１（ＪＰ，Ａ）

【文献】特開２０００－２９２４６３（ＪＰ，Ａ）

【文献】特開２００９－１２８２８５（ＪＰ，Ａ）

【文献】特開２０００－２０１０７４（ＪＰ，Ａ）

【文献】特開２０１７－９６６２８（ＪＰ，Ａ）

【文献】特開２０１１－６９８０９（ＪＰ，Ａ）

【文献】特開２０１１－１９４９６４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｒ １９／００

Ｇ０１Ｒ ３５／００

Ｇ０１Ｒ １５／００

Ｇ０１Ｒ ２７／０２

(57)【特許請求の範囲】

【請求項1】

被検出電流が流れる経路に直列に設けられたシャント抵抗（４）の端子電圧と前記シャント抵抗の抵抗値に対応する検出用抵抗値とを用いて前記被検出電流を検出するものであり、前記検出用抵抗値を補正する抵抗値補正回路（１７、６３）と、前記抵抗値補正回路に電源を供給する電源回路（１０）と、を備えた電流センサであって、
前記抵抗値補正回路は、前記被検出電流が流れる経路とは異なる経路において前記シャント抵抗と直列に接続された補正抵抗（５）と、前記シャント抵抗および前記補正抵抗の直列回路に対して交流信号を印加する信号印加部（６、６２）と、前記直列回路に前記交流信号が印加される際における前記シャント抵抗および前記補正抵抗の端子電圧を検出する電圧検出部（２０）と、前記電圧検出部による端子電圧の各検出値に基づいて前記シャント抵抗の抵抗値を算出するとともに、その算出した前記シャント抵抗の抵抗値である算出抵抗値に基づいて前記検出用抵抗値を補正する補正部（１６）と、を備え、
前記電源回路は、
外部から供給される入力電源を降圧することにより前記入力電源に対して低い電圧を有する第１電源を生成する第１電源生成部（１８）と、
前記第１電源とは異なる第２電源を生成する第２電源生成部（１９）と、
を備え、
前記第１電源を前記信号印加部に供給するとともに、前記第２電源を前記電圧検出部に供給するように構成されている電流センサ。

【請求項2】

前記第１電源生成部は、スイッチング電源（５１、５４）を含む構成である請求項１に記載の電流センサ。

【請求項3】

前記スイッチング電源（５４）は、入力側と出力側との間が絶縁された絶縁電源として構成されている請求項２に記載の電流センサ。

【請求項4】

前記入力電源は、車両を走行させるための駆動部に電力を供給する主機バッテリ（Ｂ１）から供給される請求項１から３のいずれか一項に記載の電流センサ。

【請求項5】

前記入力電源は、車両の補機に電力を供給する補機バッテリ（Ｂ２）から供給される請求項１から３のいずれか一項に記載の電流センサ。

【請求項6】

前記第２電源生成部は、低ドロップアウトのリニアレギュレータ（５３）を含み、前記リニアレギュレータにより前記第２電源が生成されるようになっている請求項１から５のいずれか一項に記載の電流センサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、被検出電流が流れる経路に直列に設けられたシャント抵抗の端子電圧とシャント抵抗の抵抗値に対応する検出用抵抗値とを用いて被検出電流を検出する電流センサに関する。

【背景技術】

【0002】

特許文献１、２に開示されるように、従来の電流センサでは、被検出電流が流れる経路に直列に設けられたシャント抵抗の端子電圧を測定し、その測定された電圧値とシャント抵抗の抵抗値に対応する検出用抵抗値とに基づいて計測対象の電流値を算出するようになっている。この場合、シャント抵抗の抵抗値が経年劣化などにより変化することから、電流値の算出に用いられる検出用抵抗値を随時補正する必要がある。なお、以下の説明では、特許文献１に開示される従来の電流センサのことを第１従来技術と称するとともに、特許文献２に開示される従来の電流センサのことを第２従来技術と称することとする。

【0003】

第１従来技術では、次のようにして検出用抵抗値の補正が行われる。すなわち、第１従来技術は、通常時にシャント抵抗と同様に被検出電流が流れるように設けられたサブ抵抗と、通常時に被検出電流が流れることがないように設けられた補正抵抗と、を備えている。上記構成によれば、サブ抵抗は、シャント抵抗と同様に劣化するものの、補正抵抗は、ほとんど劣化することがない。第１従来技術では、補正時、サブ抵抗および補正抵抗の各抵抗値を比較することにより、サブ抵抗、ひいてはシャント抵抗の劣化度合いを求め、それに基づいて検出用抵抗値を補正するようになっている。

【0004】

第２従来技術では、次のようにして検出用抵抗値の補正が行われる。すなわち、第２従来技術は、シャント抵抗を複数備え、それら複数のシャント抵抗の相互接続ノードから補正電流を流す構成、またはシャント抵抗の中央部分に入力端子を設け、その入力端子から補正電流を流す構成とされている。第２従来技術では、補正電流を流した際における各抵抗の端子電圧を測定し、その測定結果に基づいて個々の抵抗値を算出することで検出用抵抗値を補正するようになっている。

【先行技術文献】

【特許文献】

【0005】

【文献】米国特許第８７７９７７７号明細書

【文献】米国特許第１０４７３７２４号明細書

【発明の概要】

【発明が解決しようとする課題】

【0006】

第１従来技術では、シャント抵抗を用いて直接的に補正を行っておらず、サブ抵抗がシャント抵抗と同様に劣化するものであると仮定したうえで、そのサブ抵抗を用いて間接的にシャント抵抗の抵抗値に対応する検出用抵抗値の補正を行っている。そのため、第１従来技術では、上記した仮定が成立しない場合には、検出用抵抗値の補正を精度良く行うことができなくなり、その結果、電流の検出精度が低下するおそれがある。

【0007】

第２従来技術では、シャント抵抗を複数設けるか、または、シャント抵抗の中央部分に入力端子を設ける必要があることから、構成が複雑化する問題が生じる。また、第２従来技術では、検出用抵抗値の補正についての精度が補正電流の精度に大きく依存することから、補正の精度を十分に高めることが困難であった。また、第１従来技術および第２従来技術のいずれにおいても、検出用抵抗値の補正の精度を高めるためには、補正時に流す電流を大きくする必要があるが、補正時に流す電流を大きくすることは、発熱、消費電力の増大などの問題に繋がる。

【0008】

本発明は上記事情に鑑みてなされたものであり、その目的は、構成の複雑化を招くことなく、検出用抵抗値の補正を精度良く行うとともに、消費電力を低く抑えることができる電流センサを提供することにある。

【課題を解決するための手段】

【0009】

請求項１に記載の電流センサは、被検出電流が流れる経路に直列に設けられたシャント抵抗（４）の端子電圧とシャント抵抗の抵抗値に対応する検出用抵抗値とを用いて被検出電流を検出するものであり、検出用抵抗値を補正する抵抗値補正回路（１７、６３）と、抵抗値補正回路に電源を供給する電源回路（１０）と、を備えている。抵抗値補正回路は、補正抵抗（５）、信号印加部（６、６２）、電圧検出部（２０）および補正部（１６）を備えている。補正抵抗は、被検出電流が流れる経路とは異なる経路においてシャント抵抗と直列に接続されたものである。信号印加部は、シャント抵抗および補正抵抗の直列回路に対して交流信号を印加する。電圧検出部は、直列回路に交流信号が印加される際におけるシャント抵抗および補正抵抗の端子電圧を検出する。補正部は、電圧検出部による端子電圧の各検出値に基づいてシャント抵抗の抵抗値を算出するとともに、その算出したシャント抵抗の抵抗値である算出抵抗値に基づいて検出用抵抗値を補正する。

【0010】

このような構成の抵抗値補正回路によれば、第１従来技術のようにサブ抵抗を用いて間接的に検出用抵抗値を補正することなく、シャント抵抗を用いて直接的に検出用抵抗値を補正することになり、その結果、検出用抵抗値の補正の精度が高められる。また、上記構成によれば、第２従来技術のように、シャント抵抗を複数設けたり、シャント抵抗の中央部分に入力端子を設けたりする必要がなく、１つのシャント抵抗を設けるだけでよいことから、電流センサ全体の構成が複雑化することがない。

【0011】

上記構成の抵抗値補正回路では、シャント抵抗および補正抵抗の直列回路に対して印加される交流信号のレベルを大きくするほど、電圧検出部による各端子電圧の検出精度、ひいては検出用抵抗値の補正精度が向上する。この場合、電源回路は、外部から供給される入力電源を降圧することにより入力電源に対して低い電圧を有する第１電源を生成する第１電源生成部（１８）と、第１電源とは異なる第２電源を生成する第２電源生成部（１９）と、を備え、第１電源を信号印加部に供給するとともに、第２電源を前記電圧検出部に供給するように構成されている。

【0012】

このように、上記構成では、信号印加部は、入力電源を降圧することにより生成される第１電源の供給を受けて動作することから、その電源電圧を下げることができる一方で出力電流を大きくすること、つまりシャント抵抗および補正抵抗の直列回路に印加する交流信号のレベルを大きくすることが可能となる。したがって、上記構成によれば、電流センサ全体の構成の複雑化を招くことなく、検出用抵抗値の補正を精度良く行うとともに、消費電力を低く抑えることができるという優れた効果が得られる。

【図面の簡単な説明】

【0013】

【図1】第１実施形態に係る電流センサの構成を模式的に示す図

【図2】第１実施形態に係る電源回路に対する入力電源の第１供給方法を説明するための図

【図3】第１実施形態に係る電源回路に対する入力電源の第２供給方法を説明するための図

【図4】第１実施形態に係る信号印加部の具体的な第１構成例を示す図

【図5】第１実施形態に係る信号印加部の具体的な第２構成例を示す図

【図6】第１実施形態に係る信号印加部の具体的な第３構成例を示す図

【図7】第１実施形態に係る信号印加部の具体的な第４構成例を示す図

【図8】第１実施形態に係る各同期検波回路の具体的な構成例を示す図

【図9】第１実施形態に係る電源回路の具体的な第１構成例を示す図

【図10】第１実施形態に係る電源回路の具体的な第２構成例を示す図

【図11】第１実施形態に係る電源回路の具体的な第３構成例を示す図

【図12】第２実施形態に係る電流センサの構成を模式的に示す図

【図13】第２実施形態に係る信号印加部の具体的な第１構成例を示す図

【図14】第２実施形態に係る信号印加部の具体的な第２構成例を示す図

【発明を実施するための形態】

【0014】

以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１～図１１を参照して説明する。

【0015】

＜全体構成＞
図１に示す本実施形態の電流センサ１は、例えば自動車などの車両に搭載されるものであり、測定対象２に流れる電流である被検出電流を検出する。測定対象２としては、車両を走行させるための駆動部に電力を供給する主機バッテリや車両の補機に電力を供給する補機バッテリなどの電池、ＤＣ／ＤＣコンバータなどが想定される。ＤＣ／ＤＣコンバータは、車両を走行させるための駆動力を発生するモータに対して電力を供給するものであり、そのモータとともに上記した駆動部を構成する。

【0016】

この場合、測定対象２に対して負荷３が直列接続されており、測定対象２、負荷３および図示しないスイッチなどによりループ回路が構成される。負荷３としては、測定対象２が上記した電池である場合、例えば上記したモータ、上記したＤＣ／ＤＣコンバータ、電動コンプレッサなどが想定される。また、負荷３としては、測定対象２が上記したＤＣ／ＤＣコンバータである場合、例えば上記したモータなどが想定される。

【0017】

電流センサ１は、シャント抵抗４、補正抵抗５、信号印加部６、第１電圧検出部７、第２電圧検出部８、制御部９および電源回路１０を備えている。シャント抵抗４の一方の端子は、負荷３を介して測定対象２の高電位側端子に接続され、その他方の端子は、回路の基準電位となるグランドに接続されるとともに測定対象２の低電位側端子に接続されている。つまり、シャント抵抗４は、被検出電流が流れる経路に直列に設けられている。電流センサ１は、このように設けられたシャント抵抗４の端子電圧と、シャント抵抗４の抵抗値に対応する検出用抵抗値と、を用いて被検出電流を検出する。

【0018】

補正抵抗５の一方の端子は、信号印加部６に接続され、その他方の端子はシャント抵抗４の一方の端子に接続されている。つまり、補正抵抗５は、被検出電流が流れる経路とは異なる経路においてシャント抵抗４と直列に接続されている。この場合、被検出電流は、比較的大きな電流となることから、シャント抵抗４の抵抗値は、例えばμΩオーダといった比較的小さい値となっている。

【0019】

一方、補正抵抗５には比較的大きい被検出電流が流れることがないため、その抵抗値は、例えばｍΩオーダといった比較的大きい値となっている。一般に、抵抗値が小さい抵抗を精度良く作成することは難しいものの、抵抗値が大きい抵抗を精度良く作成することは比較的容易である。このようなことから、本実施形態において、補正抵抗５の抵抗精度は、シャント抵抗４の抵抗精度に比べて十分に高いものとなっている。

【0020】

信号印加部６は、後述する検出用抵抗値の補正が行われる補正時、シャント抵抗４および補正抵抗５の直列回路に対してパルス波または正弦波の交流信号を印加する。言い換えると、信号印加部６は、補正時、シャント抵抗４および補正抵抗５に対して同一の交流信号を印加する。この場合、信号印加部６は、電源回路１０により生成される例えば＋１Ｖ程度の電源電圧ＶＤＤを有する第１電源Ｐ１の供給を受けて動作する電流源として構成されている。信号印加部６は、第１電源Ｐ１が供給される電源線Ｌ１から上記直列回路に対して交流の電流を供給する。

【0021】

第１電圧検出部７は、シャント抵抗４および補正抵抗５の直列回路に交流信号が印加される際におけるシャント抵抗４の端子電圧を検出するものであり、第１Ａ／Ｄ変換器１１および第１同期検波回路１２を備えている。なお、図１などの図面では、Ａ／Ｄ変換器のことをＡＤＣと省略している。第１Ａ／Ｄ変換器１１は、シャント抵抗４の端子電圧を検出するために次のようなＡ／Ｄ変換動作を行う。すなわち、第１Ａ／Ｄ変換器１１は、シャント抵抗４の各端子の信号を入力し、それら各信号をＡ／Ｄ変換することによりシャント抵抗４の各端子電圧の差、つまりシャント抵抗４の端子間電圧に対応したデジタル信号を出力する。このようにして第１Ａ／Ｄ変換器１１から出力されるデジタル信号は、シャント抵抗４の端子の信号に対応した信号となっている。

【0022】

第１同期検波回路１２は、第１Ａ／Ｄ変換器１１から出力されるデジタル信号を入力するとともに信号印加部６における交流信号の周波数と同じ周波数で同期検波して信号を抽出し、その抽出した信号を制御部９へと出力する。第１同期検波回路１２の出力信号は、シャント抵抗４の端子電圧に対応した信号となる。このように、補正時、第１電圧検出部７は、第１同期検波回路１２の出力信号に基づいてシャント抵抗４の端子電圧を検出する構成となっており、その端子電圧の検出値である第１電圧検出値を表す信号を制御部９へと出力する。

【0023】

第１電圧検出部７は、シャント抵抗４および補正抵抗５の直列回路に交流信号が印加されないとき、つまり通常時、次のようにシャント抵抗４の端子電圧を検出する。すなわち、通常時、第１Ａ／Ｄ変換器１１は、補正時と同様にＡ／Ｄ変換動作を行う。この場合、第１Ａ／Ｄ変換器１１から出力されるデジタル信号は、第１同期検波回路１２に入力されることなく、制御部９へと出力される。つまり、通常時、第１電圧検出部７は、第１Ａ／Ｄ変換器１１の出力信号に基づいてシャント抵抗４の端子電圧を検出するようになっており、その端子電圧の検出値である第１電圧検出値を表す信号を制御部９へと出力する。

【0024】

第２電圧検出部８は、シャント抵抗４および補正抵抗５の直列回路に交流信号が印加される際における補正抵抗５の端子電圧を検出するものであり、第２Ａ／Ｄ変換器１３および第２同期検波回路１４を備えている。第２Ａ／Ｄ変換器１３は、補正抵抗５の端子電圧を検出するために次のようなＡ／Ｄ変換動作を行う。すなわち、第２Ａ／Ｄ変換器１３は、補正抵抗５の各端子の信号を入力し、それら各信号をＡ／Ｄ変換することにより補正抵抗５の各端子電圧の差、つまり補正抵抗５の端子間電圧に対応したデジタル信号を出力する。このようにして第２Ａ／Ｄ変換器１３から出力されるデジタル信号は、補正抵抗５の端子の信号に対応した信号となっている。

【0025】

第２同期検波回路１４は、第２Ａ／Ｄ変換器１３から出力されるデジタル信号を入力するとともに信号印加部６における交流信号の周波数と同じ周波数で同期検波して信号を抽出し、その抽出した信号を制御部９へと出力する。第２同期検波回路１４の出力信号は、補正抵抗５の端子電圧に対応した信号となる。このように、補正時、第２電圧検出部８は、第２同期検波回路１４の出力信号に基づいて補正抵抗５の端子電圧を検出する構成となっており、その端子電圧の検出値である第２電圧検出値を表す信号を制御部９へと出力する。

【0026】

このように、本実施形態では、第１電圧検出部７および第２電圧検出部８は、シャント抵抗４および補正抵抗５の直列回路に交流信号が印加される際におけるシャント抵抗４および補正抵抗５の端子電圧を検出するものであり、電圧検出部２０として機能する。この場合、第１電圧検出部７を構成する第１Ａ／Ｄ変換器１１および第１同期検波回路１２と、第２電圧検出部８を構成する第２Ａ／Ｄ変換器１３および第２同期検波回路１４と、は、電源回路１０により生成される第２電源Ｐ２の供給を受けて動作するようになっている。

【0027】

制御部９は、電圧検出部２０とともに、同一のＡＳＩＣなどの半導体集積回路として構成されている。なお、ＡＳＩＣは、Application Specific Integrated Circuitの略称である。制御部９は、電流検出部１５および補正部１６などの機能ブロックを備えている。これら各機能ブロックは、ハードウェアにより実現されている。なお、制御部９は、電圧検出部２０とは別の半導体集積回路として構成することができる。例えば、制御部９は、ＣＰＵ、ＲＡＭ、ＲＯＭなどを備えたマイクロコンピュータにより構成することができる。この場合、上記した各機能ブロックは、制御部９のＣＰＵがＲＯＭなどに格納されているコンピュータプログラムを実行してコンピュータプログラムに対応する処理を実行することにより実現されている、つまりソフトウェアにより実現されている。なお、この場合、各機能ブロックのうち少なくとも一部をハードウェアにより実現する構成としてもよい。

【0028】

電流検出部１５は、通常時に第１電圧検出部７から出力されるシャント抵抗４の端子電圧に対応した信号と、シャント抵抗４の抵抗値に対応する検出用抵抗値とを用いて被検出電流を検出する。検出用抵抗値は、実際に用いられるシャント抵抗４の初期の抵抗値に基づいて設定されたものであり、制御部９が備えるメモリに予め記憶されている。ただし、シャント抵抗４は、通常時に比較的大きい電流である被検出電流が流れることから、その抵抗値が経年劣化などにより初期値から変化してゆく。

【0029】

そこで、上記した検出用抵抗値は、補正部１６の動作によって随時補正されるようになっている。補正部１６は、補正時、第１電圧検出部７から出力される第１電圧検出値を表す信号および第２電圧検出部８から出力される第２電圧検出値を表す信号と、補正抵抗５の抵抗値に対応する補正抵抗値と、に基づいてシャント抵抗４の抵抗値を算出する。補正部１６は、その算出したシャント抵抗４の抵抗値である算出抵抗値に基づいて検出用抵抗値を補正する。例えば、補正部１６は、検出用抵抗値を算出抵抗値に一致させるように補正することができる。

【0030】

上記した補正抵抗値は、実際に用いられる補正抵抗５の初期の抵抗値であり、制御部９が備えるメモリに予め記憶されている。なお、補正抵抗５は、通常時に被検出電流が流れないことから、その抵抗値が経年劣化などにより初期値から変化することがほとんどない。このように、上記構成では、補正抵抗５、信号印加部６、第１電圧検出部７、第２電圧検出部８および補正部１６により、検出用抵抗値を補正する抵抗値補正回路１７が構成されている。

【0031】

電源回路１０は、抵抗値補正回路１７に電源を供給するものであり、第１電源生成部１８および第２電源生成部１９を備えている。第１電源生成部１８は、外部から供給される入力電源Ｐｉｎを降圧することにより入力電源Ｐｉｎに対して低い電圧を有する第１電源Ｐ１を生成する。第２電源生成部１９は、入力電源Ｐｉｎを用いて、第１電源Ｐ１とは異なる第２電源Ｐ２を生成する。電源回路１０は、第１電源Ｐ１および第２電源Ｐ２を抵抗値補正回路１７に供給する。具体的には、電源回路１０は、第１電源Ｐ１を信号印加部６に供給するとともに、第２電源Ｐ２を電圧検出部２０として機能する第１電圧検出部７および第２電圧検出部８に供給するように構成されている。

【0032】

上記構成において、電源回路１０に対する入力電源Ｐｉｎの供給方法としては、具体的には次のような２つの方法が想定される。なお、以下の説明では、測定対象２が車両を走行させるための駆動部に電力を供給する数百Ｖ程度の高電圧電池である主機バッテリＢ１である場合を想定している。図２に示すように、第１供給方法では、入力電源Ｐｉｎは、車両の補機に電力を供給する例えば１２Ｖ程度の低電圧電池である補機バッテリＢ２から供給されるようになっている。また、図３に示すように、第２供給方法では、入力電源Ｐｉｎは、主機バッテリＢ１から供給されるようになっている。

【0033】

＜信号印加部の具体的な構成＞
信号印加部６の具体的な構成としては、例えば図４に示す第１構成例、図５に示す第２構成例、図６に示す第３構成例、図７に示す第４構成例などが挙げられる。
［１］第１構成例
図４に示すように、第１構成例の信号印加部６ａは、トランジスタ２１、信号生成部２２、ＯＰアンプ２３などを備えている。トランジスタ２１は、例えばＮチャネル型のＭＯＳＦＥＴであり、そのドレインは補正抵抗５を介して電源線Ｌ１に接続され、そのソースはシャント抵抗４を介してグランドに接続されている。信号生成部２２は、シャント抵抗４および補正抵抗５の直列回路に印加する交流の電流と同じ周波数を有するパルス波または正弦波の信号を生成して出力する。

【0034】

信号生成部２２の出力信号は、ＯＰアンプ２３の非反転入力端子に与えられている。ＯＰアンプ２３の反転入力端子は、トランジスタ２１のドレインに接続され、その出力端子は、トランジスタ２１のゲートに接続されている。上記構成によれば、トランジスタ２１がＯＰアンプ２３により駆動されることでシャント抵抗４および補正抵抗５の直列回路に交流電流である交流信号が印加される。このように、第１構成例の信号印加部６ａは、アンプ駆動の構成となっている。なお、この場合、補正抵抗５は、信号印加部６ａの電流源としても機能する。

【0035】

［２］第２構成例
図５に示すように、第２構成例の信号印加部６ｂは、図４に示した第１構成例の信号印加部６ａに対し、抵抗２４が追加されている点などが異なっている。この場合、トランジスタ２１のドレインは抵抗２４を介して電源線Ｌ１に接続され、そのソースは補正抵抗５およびシャント抵抗４を介してグランドに接続されている。

【0036】

上記構成によっても、第１構成例と同様、トランジスタ２１がＯＰアンプ２３により駆動されることでシャント抵抗４および補正抵抗５の直列回路に交流電流である交流信号が印加される。このように、第２構成例の信号印加部６ｂは、第１構成例の信号印加部６ａと同様、アンプ駆動の構成となっている。なお、この場合、補正抵抗５とは別に設けられた抵抗２４およびトランジスタ２１が、信号印加部６ｂの電流源として機能する。

【0037】

［３］第３構成例
図６に示すように、第３構成例の信号印加部６ｃは、図４に示した第１構成例の信号印加部６ａに対し、ＯＰアンプ２３に代えてバッファ２５を備えている点などが異なっている。この場合、信号生成部２２の出力信号は、バッファ２５の入力端子に与えられている。バッファ２５の出力端子は、トランジスタ２１のゲートに接続されている。上記構成によれば、トランジスタ２１がバッファ２５により駆動されることでシャント抵抗４および補正抵抗５の直列回路に交流電流である交流信号が印加される。このように、第３構成例の信号印加部６ｃは、バッファ駆動の構成となっている。

【0038】

［４］第４構成例
図７に示すように、第４構成例の信号印加部６ｄは、図５に示した第２構成例の信号印加部６ｂに対し、ＯＰアンプ２３に代えてバッファ２５を備えている点などが異なっている。この場合、信号生成部２２の出力信号は、バッファ２５の入力端子に与えられている。バッファ２５の出力端子は、トランジスタ２１のゲートに接続されている。上記構成によれば、トランジスタ２１がバッファ２５により駆動されることでシャント抵抗４および補正抵抗５の直列回路に交流電流である交流信号が印加される。このように、第４構成例の信号印加部６ｄは、バッファ駆動の構成となっている。

【0039】

［５］各構成例の特徴
第１構成例および第３構成例は、補正抵抗５が電源線Ｌ１に近い配置であるとともにシャント抵抗４がグランドに近い配置となっているため、第１電圧検出部７および第２電圧検出部８が互いに大きく異なる電位で電圧検出することになる。そのため、第１構成例および第３構成例によれば、第２構成例および第４構成例に対し、シャント抵抗４および補正抵抗５の端子電圧の検出誤差が生じ易いものの、補正抵抗５が信号印加部６ａ、６ｃの電流源を兼ねることにより素子数を少なく抑えることができるというメリットがある。

【0040】

第２構成例および第４構成例は、信号印加部６ｂ、６ｄの電流源を構成するために補正抵抗５とは別の抵抗２４を設ける必要があるため、第１構成例および第３構成例に対し、素子数が増えるというデメリットがある。しかし、第２構成例および第４構成例は、補正抵抗５およびシャント抵抗４の両方がグランドに近い配置となっているため、第１電圧検出部７および第２電圧検出部８が互いに同じような電位で電圧検出することになる。そのため、第２構成例および第４構成例によれば、第１構成例および第３構成例に対し、シャント抵抗４および補正抵抗５の端子電圧の検出誤差を小さく抑えることができるというメリットがある。

【0041】

アンプ駆動の構成である第１構成例および第２構成例によれば、ＯＰアンプ２３の動作によりトランジスタ２１のドレイン電圧が一定に制御されるため、バッファ駆動の構成である第３構成例および第４構成例に対し、シャント抵抗４および補正抵抗５の直列回路に印加する交流電流の精度を高めることができるというメリットがある。一方、第３構成例および第４構成例によれば、第１構成例および第２構成例に対し、ＯＰアンプ２３に代えてバッファ２５を用いる分だけ、回路規模を小さく抑えることができるというメリットがある。

【0042】

＜各同期検波回路の具体的な構成＞
第１同期検波回路１２および第２同期検波回路１４の具体的な構成としては、例えば図８に示すような構成が挙げられる。この場合、信号印加部６によりシャント抵抗４および補正抵抗５の直列回路に印加される交流の電流である交流信号が「Ｉｏ・ｃｏｓ（ωｔ）」であり、補正抵抗５の抵抗値がＲ１であり、シャント抵抗４の抵抗値がＲ２であるものとする。ただし、ωは角周波数であり、ｔは時間である。

【0043】

図８に示すように、第１同期検波回路１２は、乗算器３１、３２、ローパスフィルタ３３、３４および演算器３５を備えている。なお、本明細書では、ローパスフィルタのことをＬＰＦと省略することがある。シャント抵抗４および補正抵抗５の直列回路に交流信号が印加される補正時、第１同期検波回路１２の乗算器３１、３２の各一方の入力端子には、第１Ａ／Ｄ変換器１１から出力されるデジタル信号が入力される。このデジタル信号は、補正時におけるシャント抵抗４の端子電圧に対応する信号であり、「Ｒ２・Ｉｏ・ｃｏｓ（ωｔ＋φ２）」と表すことができる。

【0044】

乗算器３１の他方の入力端子には、ＣＯＳ波信号「ｃｏｓ（ωｔ）」が入力されている。乗算器３２の他方の入力端子には、ＳＩＮ波信号「－ｓｉｎ（ωｔ）」が入力されている。これにより、乗算器３１、３２の各出力信号では、角周波数ωの信号がＤＣ成分として取り出されるようになる。乗算器３１、３２の各出力信号は、それぞれＬＰＦ３３、３４に入力されている。

【0045】

ＬＰＦ３３の出力信号Ｉ２は、入力信号の同相成分に比例する低周波の信号となり、ＬＰＦ３４の出力信号Ｑ２は、入力信号の直交位相成分に比例する低周波の信号となる。演算器３５は、信号Ｉ２と信号Ｑ２の二乗和の平方根を演算し、その演算結果を表す信号を出力する。演算器３５の出力信号は、「Ｒ２・Ｉｏ」と表すことができる。演算器３５の出力信号は、第１同期検波回路１２の出力信号となり、制御部９の補正部１６に与えられる。

【0046】

第２同期検波回路１４は、乗算器３６、３７、ローパスフィルタ３８、３９および演算器４０を備えている。シャント抵抗４および補正抵抗５の直列回路に交流信号が印加される補正時、第２同期検波回路１４の乗算器３６、３７の各一方の入力端子には、第２Ａ／Ｄ変換器１３から出力されるデジタル信号が入力される。このデジタル信号は、補正時における補正抵抗５の端子電圧に対応する信号であり、「Ｒ１・Ｉｏ・ｃｏｓ（ωｔ＋φ１）」と表すことができる。

【0047】

乗算器３６の他方の入力端子には、ＣＯＳ波信号「ｃｏｓ（ωｔ）」が入力されている。乗算器３７の他方の入力端子には、ＳＩＮ波信号「－ｓｉｎ（ωｔ）」が入力されている。これにより、乗算器３６、３７の各出力信号では、角周波数ωの信号がＤＣ成分として取り出されるようになる。乗算器３６、３７の各出力信号は、それぞれＬＰＦ３８、３９に入力されている。

【0048】

ＬＰＦ３８の出力信号Ｉ１は、入力信号の同相成分に比例する低周波の信号となり、ＬＰＦ３９の出力信号Ｑ１は、入力信号の直交位相成分に比例する低周波の信号となる。演算器４０は、信号Ｉ１と信号Ｑ１の二乗和の平方根を演算し、その演算結果を表す信号を出力する。演算器４０の出力信号は、「Ｒ１・Ｉｏ」と表すことができる。演算器４０の出力信号は、第２同期検波回路１４の出力信号となり、制御部９の補正部１６に与えられる。

【0049】

補正部１６は、第１同期検波回路１２の出力信号「Ｒ２・Ｉｏ」を第２同期検波回路１４の出力信号「Ｒ１・Ｉｏ」で除算することにより、値「Ｒ２／Ｒ１」を求める。ここで、補正抵抗５の抵抗値Ｒ１は、既知の値であり、制御部９のメモリなどに予め記憶されている。そのため、補正部１６は、上述したようにして求めた値「Ｒ２／Ｒ１」に対して予め記憶されている抵抗値Ｒ１を乗算することにより、現時点におけるシャント抵抗４の抵抗値Ｒ２、つまり算出抵抗値を算出することができる。

【0050】

＜電源回路の具体的な構成＞
電源回路１０の具体的な構成としては、例えば図９に示す第１構成例、図１０に示す第２構成例、図１１に示す第３構成例などが挙げられる。
［１］第１構成例
図９に示すように、第１構成例の電源回路１０ａの第１電源生成部１８ａは、入力側と出力側との間が絶縁されていない非絶縁型のスイッチング電源５１および低ドロップアウトのリニアレギュレータ５２を含む構成である。なお、本明細書および図９などの図面では、低ドロップアウトのリニアレギュレータのことをＬＤＯと省略することがある。

【0051】

スイッチング電源５１は、降圧コンバータとして機能するものであり、入力電源Ｐｉｎを入力し、その入力電源Ｐｉｎを降圧した電源を生成して出力する。ＬＤＯ５２は、スイッチング電源５１から出力される電源を入力し、その電源を降圧するとともに安定化した電源を生成して出力する。上記構成では、ＬＤＯ５２から出力される電源は、第１電源Ｐ１に相当するものであり、信号印加部６に供給される。このように、第１電源生成部１８ａは、ＬＤＯ５２を含み、そのＬＤＯ５２により電圧値が安定化された第１電源Ｐ１が生成されるようになっている。

【0052】

電源回路１０ａの第２電源生成部１９ａは、ＬＤＯ５３を含む構成である。ＬＤＯ５３は、入力電源Ｐｉｎを入力し、その入力電源Ｐｉｎを降圧するとともに安定化した電源を生成して出力する。上記構成では、ＬＤＯ５３から出力される電源は、第２電源Ｐ２に相当するものであり、電圧検出部２０、つまり第１電圧検出部７および第２電圧検出部８に供給される。このように、第２電源生成部１９ａは、ＬＤＯ５３を含み、そのＬＤＯ５３により電圧値が安定化された第２電源Ｐ２が生成されるようになっている。

【0053】

［２］第２構成例
図１０に示すように、第２構成例の電源回路１０ｂの第１電源生成部１８ｂは、図９に示した第１構成例の第１電源生成部１８ａに対し、スイッチング電源５１に代えて絶縁電源５４を備えている点などが異なっている。絶縁電源５４は、トランスなどの絶縁素子を含む構成であり、入力側と出力側との間が絶縁された絶縁型のスイッチング電源である。絶縁電源５４は、降圧コンバータとして機能するものであり、入力電源Ｐｉｎを入力し、その入力電源Ｐｉｎを降圧した電源を生成して出力する。この場合、ＬＤＯ５２は、絶縁電源５４から出力される電源を入力し、その電源を降圧するとともに安定化した電源である第１電源Ｐ１を生成して出力する。

【0054】

電源回路１０ｂの第２電源生成部１９ｂは、図９に示した第１構成例の第２電源生成部１９ａに対し、絶縁電源５５が追加されている点などが異なっている。絶縁電源５５は、トランスなどの絶縁素子を含む構成であり、入力側と出力側との間が絶縁された絶縁型のスイッチング電源である。絶縁電源５５は、降圧コンバータとして機能するものであり、入力電源Ｐｉｎを入力し、その入力電源Ｐｉｎを降圧した電源を生成して出力する。この場合、ＬＤＯ５３は、絶縁電源５５から出力される電源を入力し、その電源を降圧するとともに安定化した電源である第２電源Ｐ２を生成して出力する。

【0055】

［３］第３構成例
図１１に示すように、第３構成例の電源回路１０ｃの第１電源生成部１８ｃは、図９に示した第１構成例の第１電源生成部１８ａに対し、トランスなどの絶縁素子からなる絶縁部５６が追加されている点などが異なっている。この場合、スイッチング電源５１は、絶縁部５６を介して入力電源Ｐｉｎを入力し、その入力電源Ｐｉｎを降圧した電源を生成して出力する。

【0056】

電源回路１０ｃの第２電源生成部１９ｃは、図９に示した第１構成例の第２電源生成部１９ａに対し、絶縁部５６が追加されている点などが異なっている。なお、絶縁部５６は、第１電源生成部１８ｃおよび第２電源生成部１９ｃの双方で共用されるようになっている。そのため、絶縁部５６としては、第２構成例の絶縁電源５４、５５が備えるトランスに比べ、その容量が大きいものが必要となる。この場合、ＬＤＯ５３は、絶縁部５６を介して入力電源Ｐｉｎを入力し、その入力電源Ｐｉｎを降圧するとともに安定化した電源である第２電源Ｐ２を生成して出力する。

【0057】

［４］各構成例の特徴
第１構成例は、電源回路１０において絶縁を必要としないシステムにだけ適用することができるものであるものの、第２構成例および第３構成例に対し、比較的大型の部品であるトランスを含まない構成となっている分だけ、その構成を小さく抑えることができるというメリットがある。一方、第２構成例および第３構成例は、第１構成例に対し、トランスを含む構成である分だけ構成が大型化するものの、電源回路１０において絶縁を必要とするシステムにも適用することができるというメリットがある。

【0058】

以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態の電流センサ１は、被検出電流が流れる経路に直列に設けられたシャント抵抗４の端子電圧とシャント抵抗４の抵抗値に対応する検出用抵抗値とを用いて被検出電流を検出するものであり、検出用抵抗値を補正する抵抗値補正回路１７と、抵抗値補正回路１７に電源を供給する電源回路１０と、を備えている。抵抗値補正回路１７は、補正抵抗５、信号印加部６、第１電圧検出部７、第２電圧検出部８および補正部１６を備えている。補正抵抗５は、被検出電流が流れる経路とは異なる経路においてシャント抵抗４と直列に接続されたものであり且つシャント抵抗４に比べて抵抗精度が高い。

【0059】

信号印加部６は、シャント抵抗４および補正抵抗５の直列回路に対して交流信号を印加する。第１電圧検出部７は、上記直列回路に交流信号が印加される際におけるシャント抵抗４の端子電圧を検出する。第２電圧検出部８は、上記直列回路に交流信号が印加される際における補正抵抗５の端子電圧を検出する。補正部１６は、第１電圧検出部７による端子電圧の検出値である第１電圧検出値および第２電圧検出部８による端子電圧の検出値である第２電圧検出値に基づいてシャント抵抗４の抵抗値を算出するとともに、その算出したシャント抵抗４の抵抗値である算出抵抗値に基づいて検出用抵抗値を補正する。

【0060】

このような構成の抵抗値補正回路１７によれば、第１従来技術のようにサブ抵抗を用いて間接的に検出用抵抗値を補正することなく、シャント抵抗４を用いて直接的に検出用抵抗値を補正することになり、その結果、検出用抵抗値の補正の精度が高められる。また、上記構成によれば、第２従来技術のように、シャント抵抗を複数設けたり、シャント抵抗の中央部分に入力端子を設けたりする必要がなく、１つのシャント抵抗４を設けるだけでよいことから、電流センサ１全体の構成が複雑化することがない。さらに、上記構成によれば、算出抵抗値の算出精度、ひいては検出用抵抗値の補正の精度は、補正抵抗５の抵抗値の精度と、第１電圧検出値および第２電圧検出値の検出精度とに大きく依存する。この場合、補正抵抗５は、シャント抵抗４に比べて抵抗精度が高くなっているため、検出用抵抗値の補正の精度が十分に高められる。

【0061】

上記構成において、シャント抵抗４および補正抵抗５としては、消費電力をむやみに増加させることができないことから、比較的小さい抵抗値のものを使用せざるを得ない。そのため、上記構成において、第１電圧検出部７および第２電圧検出部８による各端子電圧の検出精度、ひいては検出用抵抗値の補正精度を向上させるためには、シャント抵抗４および補正抵抗５の直列回路に対して印加される交流信号のレベルを大きくする、つまり信号印加部６の出力電流を大きくする必要がある。

【0062】

信号印加部６の出力電流を大きくするためには、電源回路１０が十分に大きい電流を流すことができる必要があるが、電源回路１０の構成として単純に大きい電流を流すことができる構成を採用した場合には、消費電力が大幅に増加するおそれがある。そこで、本実施形態の電源回路１０は、外部から供給される入力電源Ｐｉｎを降圧することにより入力電源Ｐｉｎに対して低い電圧を有する第１電源Ｐ１を生成する第１電源生成部１８と、第１電源Ｐ１とは異なる第２電源Ｐ２を生成する第２電源生成部１９と、を備え、第１電源Ｐ１を信号印加部６に供給するとともに、第２電源Ｐ２を電圧検出部２０として機能する第１電圧検出部７および第２電圧検出部８に供給するように構成されている。

【0063】

このように、本実施形態の構成では、信号印加部６は、入力電源Ｐｉｎを降圧することにより生成される第１電源Ｐ１の供給を受けて動作することから、その電源電圧ＶＤＤを例えば＋１Ｖ程度の低い電圧に下げることができる一方で出力電流を例えば１Ａ程度の大きい電流にすること、つまりシャント抵抗４および補正抵抗５の直列回路に印加する交流信号のレベルを大きくすることが可能となる。したがって、本実施形態によれば、電流センサ１全体の構成の複雑化を招くことなく、検出用抵抗値の補正を精度良く行うとともに、消費電力を低く抑えることができるという優れた効果が得られる。

【0064】

このような本実施形態の構成によれば、例えば信号印加部６に対して入力電源Ｐｉｎそのものを供給するような構成である比較例に対し、次のようなメリットがある。すなわち、本実施形態の構成および比較例の構成のそれぞれにおいて入力電源Ｐｉｎの供給元から信号印加部６に供給される電力が等しいとすると、比較例の構成では、信号印加部６に供給される電流を大きくするためには入力電源Ｐｉｎの供給元から出力される電流を大きくする必要があり、この部分において高電圧且つ大電流となり、大きな発熱が生じるおそれがある。これに対し、本実施形態の構成では、入力電源Ｐｉｎの供給元から電源回路１０へと出力される電流を小さく抑えつつ、電源回路１０から信号印加部６に供給される電流を大きな電流とすることが可能となるため、比較例の構成に対し、発熱を小さく抑えるとともに消費電力を低く抑えることができる。

【0065】

第１電源生成部１８は、スイッチング電源５１または絶縁型のスイッチング電源である絶縁電源５４を含む構成とすることができる。一般に、スイッチング電源は、リニアレギュレータに比べ、その効率を高くすることができる。したがって、このような構成によれば、スイッチング電源を用いることなくリニアレギュレータなどだけを用いて第１電源Ｐ１を生成するような構成に比べ、第１電源Ｐ１を生成するための構成における電力損失が小さく抑えられ、その結果、電流センサ１全体としての消費電力を一層小さく抑えることができる。

【0066】

第１電源生成部１８は、ＬＤＯ５２を含み、そのＬＤＯ５２により電圧値が安定化された第１電源Ｐ１が生成されるようになっている。このような構成によれば、仮に入力電源Ｐｉｎ、スイッチング電源５１または絶縁電源５４から出力される電源などにノイズが重畳している場合であっても、第１電源Ｐ１はノイズが低減された電源となる。したがって、上記構成によれば、第１電源Ｐ１が供給される信号印加部６の動作、具体的にはシャント抵抗４および補正抵抗５の直列回路に印加される交流信号の精度にノイズの影響が及ぶことが防止され、その結果、検出用抵抗値の補正の精度を良好に維持することができる。

【0067】

また、第２電源生成部１９は、ＬＤＯ５３を含み、そのＬＤＯ５３により電圧値が安定化された第２電源Ｐ２が生成されるようになっている。このような構成によれば、仮に入力電源Ｐｉｎ、絶縁電源５５から出力される電源などにノイズが重畳している場合であっても、第２電源Ｐ２はノイズが低減された電源となる。したがって、上記構成によれば、第２電源Ｐ２が供給される第１電圧検出部７および第２電圧検出部８の動作、具体的にはシャント抵抗４および補正抵抗５の各端子電圧の検出精度にノイズの影響が及ぶことが防止され、その結果、検出用抵抗値の補正の精度を良好に維持することができる。

【0068】

（第２実施形態）
以下、第２実施形態について図１２～図１４を参照して説明する。
＜全体構成＞
図１２に示すように、本実施形態の電流センサ６１は、図１に示した第１実施形態の電流センサ１に対し、信号印加部６に代えて信号印加部６２を備えている点などが異なっている。

【0069】

信号印加部６２は、信号印加部６と同様、補正時にシャント抵抗４および補正抵抗５の直列回路に対してパルス波または正弦波の交流信号を印加する。この場合、信号印加部６２は、シャント抵抗４および補正抵抗５の直列回路に対して交流の電圧を供給する電圧源として構成されている。上記構成では、補正抵抗５、信号印加部６２、第１電圧検出部７、第２電圧検出部８および補正部１６により、検出用抵抗値を補正する抵抗値補正回路６３が構成されている。この場合、電源回路１０は、第１電源Ｐ１および第２電源Ｐ２を抵抗値補正回路６３に供給する。具体的には、電源回路１０は、第１電源Ｐ１を信号印加部６２に供給するとともに、第２電源Ｐ２を電圧検出部２０として機能する第１電圧検出部７および第２電圧検出部８に供給する。

【0070】

＜信号印加部の具体的な構成＞
信号印加部６２の具体的な構成としては、例えば図１３に示す第１構成例、図１４に示す第２構成例などが挙げられる。
［１］第１構成例
図１３に示すように、第１構成例の信号印加部６２ａは、トランジスタ７１、信号生成部７２、ＯＰアンプ７３などを備えている。トランジスタ７１は、例えばＮチャネル型のＭＯＳＦＥＴであり、そのドレインは電源線Ｌ１に接続され、そのソースは補正抵抗５およびシャント抵抗４を介してグランドに接続されている。

【0071】

信号生成部７２は、シャント抵抗４および補正抵抗５の直列回路に印加する交流の電圧と同じ周波数を有するパルス波または正弦波の信号を生成して出力する。信号生成部７２の出力信号は、ＯＰアンプ７３の非反転入力端子に与えられている。ＯＰアンプ７３の反転入力端子は、トランジスタ７１のソースに接続され、その出力端子は、トランジスタ７１のゲートに接続されている。上記構成によれば、トランジスタ７１がＯＰアンプ７３により駆動されることでシャント抵抗４および補正抵抗５の直列回路に交流電圧である交流信号が印加される。このように、第１構成例の信号印加部６２ａは、アンプ駆動の構成となっている。

【0072】

［２］第２構成例
図１４に示すように、第２構成例の信号印加部６２ｂは、図１３に示した第１構成例の信号印加部６２ａに対し、ＯＰアンプ７３に代えてバッファ７５を備えている点などが異なっている。この場合、信号生成部７２の出力信号は、バッファ７５の入力端子に与えられている。バッファ７５の出力端子は、トランジスタ７１のゲートに接続されている。上記構成によれば、トランジスタ７１がバッファ７５により駆動されることでシャント抵抗４および補正抵抗５の直列回路に交流電圧である交流信号が印加される。このように、第２構成例の信号印加部６２ｂは、バッファ駆動の構成となっている。

【0073】

［３］各構成例の特徴
アンプ駆動の構成である第１構成例によれば、ＯＰアンプ７３の動作によりトランジスタ７１のソース電圧が一定に制御されるため、バッファ駆動の構成である第２構成例に対し、シャント抵抗４および補正抵抗５の直列回路に印加する交流電圧の精度を高めることができるというメリットがある。一方、第２構成例によれば、第１構成例に対し、ＯＰアンプ７３に代えてバッファ７５を用いる分だけ、回路規模を小さく抑えることができるというメリットがある。

【0074】

以上説明したように、本実施形態の電流センサ６１は、補正時にシャント抵抗４および補正抵抗５の直列回路に対して印加される交流信号が交流電流から交流電圧に変更されている点を除いて第１実施形態の抵抗値補正回路１７と同様の動作を行うことができる抵抗値補正回路６３と、その抵抗値補正回路６３に電源を供給する電源回路１０と、を備えている。そのため、本実施形態によっても、第１実施形態と同様に検出用抵抗値の補正を行うことが可能となり、第１実施形態と同様の効果が得られる。

【0075】

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。
抵抗値補正回路１７、６３の具体的な構成としては、上記各実施形態において説明した構成に限らずともよく、これらの構成と同様の機能を実現することができる構成であれば適宜変更することができる。

【0076】

信号印加部６、６２の具体的な構成としては、上記各実施形態において説明した構成に限らずともよく、シャント抵抗４および補正抵抗５の直列回路に対して交流信号を印加することができる構成であればよい。
第１同期検波回路１２の具体的な構成としては、上記各実施形態において説明した構成に限らずともよく、シャント抵抗４の端子の信号を入力するとともに交流信号の周波数と同じ周波数で同期検波して信号を抽出して出力することができる構成であればよい。第２同期検波回路１４の具体的な構成としては、補正抵抗の端子の信号を入力するとともに交流信号の周波数と同じ周波数で同期検波して信号を抽出して出力することができる構成であればよい。

【0077】

第１電源生成部１８の具体的な構成としては、上記各実施形態において説明した構成に限らずともよく、外部から供給される入力電源Ｐｉｎを降圧することにより入力電源Ｐｉｎに対して低い電圧を有する第１電源Ｐ１を生成することができる構成であればよい。また、第２電源生成部１９の具体的な構成としては、上記各実施形態において説明した構成に限らずともよく、第１電源Ｐ１とは異なる第２電源Ｐ２を生成することができる構成であればよい。

【0078】

例えば、信号印加部６、６２がノイズの影響によって動作に支障をきたすことが無いような構成である場合などには、第１電源生成部１８ａ、１８ｂ、１８ｃに対し、ＬＤＯ５２を省くように変更することができる。このような変更後の構成であっても、信号印加部６の具体的な構成としてアンプ駆動の信号印加部６ａ、６ｂを採用する場合または信号印加部６２の具体的な構成としてアンプ駆動の信号印加部６２ａを採用する場合には、ＯＰアンプ２３、７３の動作によりノイズ低減の効果が得られることから、信号印加部６、６２の動作にノイズの影響が及ぶことが防止される。

【0079】

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0080】

１、６１…電流センサ、４…シャント抵抗、５…補正抵抗、６、６２…信号印加部、１０…電源回路、１６…補正部、１７、６３…抵抗値補正回路、１８…第１電源生成部、１９…第２電源生成部、２０…電圧検出部、５１…スイッチング電源、５４…絶縁電源、５３…ＬＤＯ、Ｂ１…主機バッテリ、Ｂ２…補機バッテリ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】