特許 7491897 計測装置、測距装置、電子機器および計測方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-20

(45)【発行日】2024-05-28

(54)【発明の名称】計測装置、測距装置、電子機器および計測方法

(51)【国際特許分類】

   G01J 1/42 20060101AFI20240521BHJP

   G01J 1/44 20060101ALI20240521BHJP

   G01S 7/486 20200101ALI20240521BHJP

   H01L 31/107 20060101ALI20240521BHJP

【ＦＩ】

G01J1/42 H

G01J1/44 A

G01S7/486

H01L31/10 B

【請求項の数】 10

(21)【出願番号】P 2021502055

(86)(22)【出願日】2020-02-18

(86)【国際出願番号】 JP2020006377

(87)【国際公開番号】W WO2020175251

(87)【国際公開日】2020-09-03

【審査請求日】2023-01-26

(31)【優先権主張番号】P 2019034949

(32)【優先日】2019-02-27

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】廣野 大輔

【審査官】蔵田 真彦

(56)【参考文献】

【文献】特開２００６－１７９５８７（ＪＰ，Ａ）

【文献】特表２０１０－５２１８２５（ＪＰ，Ａ）

【文献】特表２００８－５４２７０６（ＪＰ，Ａ）

【文献】特開２０１２－０６００１２（ＪＰ，Ａ）

【文献】特開２００９－２３８９３５（ＪＰ，Ａ）

【文献】国際公開第２０１８／１８１３０７（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１７／０２３００３７（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｊ １／００－１／６０

Ｇ０１Ｓ ７／４８－７／５１、１７／００－１７／９５

Ｈ０１Ｌ ２７／１４－１７／１４８、３１／１０－３１／１１９

ＪＳＴＰｌｕｓ／ＪＭＥＤＰｌｕｓ／ＪＳＴ７５８０（ＪＤｒｅａｍＩＩＩ）

(57)【特許請求の範囲】

【請求項1】

所定の電位に充電された状態で入射された光子に応じてアバランシェ増倍が発生して電流が流れ、リチャージ電流により該状態に戻る受光素子と、
前記電流を検出し、該電流が閾値を跨いだ場合に出力信号を反転させる検出部と、
前記検出部により検出された前記反転のタイミングをクロックに従い遅延させる第１の遅延部と、前記第１の遅延部により遅延された前記反転のタイミングを前記クロックに従いさらに遅延させる第２の遅延部と、を含む遅延部と、
前記受光素子の動作を、前記遅延部に遅延された前記反転のタイミングに基づき制御する制御部と、
を備え、
前記制御部は、
前記第１の遅延部の出力と前記第２の遅延部の出力との論理積に基づき前記受光素子に対する前記リチャージ電流の供給を制御し、
前記第１の遅延部の出力と反転させた前記第２の遅延部の出力との論理積に基づき前記受光素子における前記アバランシェ増倍の発生を制御する、
計測装置。

【請求項2】

前記第１の遅延部は、
前記クロックの立ち上がりおよび立ち下がりのうち一方に従い前記反転のタイミングを遅延させ、
前記第２の遅延部は、
前駆クロックの立ち上がりおよび立ち下がりのうち前記一方と異なる他方に従い、前記第１の遅延部により遅延された前記反転のタイミングをさらに遅延させる
請求項１に記載の計測装置。

【請求項3】

前記第２の遅延部は、
前記第１の遅延部により遅延された前記反転のタイミングを、さらに、前記クロックに従い順次に遅延させる複数の第３の遅延部を含み、
前記制御部は、
前記第１の遅延部により遅延された前記反転のタイミングと、前記複数の第３の遅延部のうち１つの遅延部によりさらに遅延された前記反転のタイミングと、に基づき前記受光素子の動作を制御する
請求項１に記載の計測装置。

【請求項4】

第１の基板と、該第１の基板が積層される第２の基板と、を含み、
前記受光素子が前記第１の基板に配置され、
前記検出部と、前記遅延部と、前記制御部と、が前記第２の基板に配置される
請求項１に記載の計測装置。

【請求項5】

前記受光素子は、
それぞれ独立して光子が入射される複数の素子が配列される素子アレイとして構成され、
前記制御部は、
前記複数の素子それぞれの動作を、該複数の素子に含まれる２以上の素子毎に共通に制御する
請求項１に記載の計測装置。

【請求項6】

前記２以上の素子それぞれに１対１で対応する２以上の前記検出部のそれぞれに検出された２以上の前記反転のタイミングのうち時系列上で最も先に検出された前記反転のタイミングに基づき、前記２以上の素子それぞれの動作を制御する
請求項５に記載の計測装置。

【請求項7】

前記受光素子は、単一光子アバランシェダイオードである
請求項１に記載の計測装置。

【請求項8】

所定の電位に充電された状態で入射された光子に応じてアバランシェ増倍が発生して電流が流れ、リチャージ電流により該状態に戻る受光素子と、
前記電流を検出し、該電流が閾値を跨いだ場合に出力信号を反転させる検出部と、
前記検出部により検出された前記反転のタイミングをクロックに従い遅延させる第１の遅延部と、前記第１の遅延部により遅延された前記反転のタイミングを前記クロックに従いさらに遅延させる第２の遅延部と、を含む遅延部と、
前記受光素子の動作を、前記遅延部に遅延された前記反転のタイミングに基づき制御する制御部と、
光源が発光した発光タイミングから、前記受光素子が受光した受光タイミングまで、の時間を計測して計測値を取得する時間計測部と、
前記計測値のヒストグラムを生成するヒストグラム生成部と、
前記ヒストグラムに基づき被測定物までの距離を演算する演算部と、
を備え、
前記制御部は、
前記第１の遅延部の出力と前記第２の遅延部の出力との論理積に基づき前記受光素子に対する前記リチャージ電流の供給を制御し、
前記第１の遅延部の出力と反転させた前記第２の遅延部の出力との論理積に基づき前記受光素子における前記アバランシェ増倍の発生を制御する、
測距装置。

【請求項9】

光源と、
前記光源が発光する発光タイミングを制御する光源制御部と、
所定の電位に充電された状態で入射された光子に応じてアバランシェ増倍が発生して電流が流れ、リチャージ電流により該状態に戻る受光素子と、
前記電流を検出し、該電流が閾値を跨いだ場合に出力信号を反転させる検出部と、
前記検出部により検出された前記反転のタイミングをクロックに従い遅延させる第１の遅延部と、前記第１の遅延部により遅延された前記反転のタイミングを前記クロックに従いさらに遅延させる第２の遅延部と、を含む遅延部と、
前記受光素子の動作を、前記遅延部に遅延された前記反転のタイミングに基づき制御する制御部と、
前記発光タイミングから、前記受光素子が受光した受光タイミングまで、の時間を計測して計測値を取得する時間計測部と、
前記計測値のヒストグラムを生成するヒストグラム生成部と、
前記ヒストグラムに基づき被測定物までの距離を演算する演算部と、
前記演算部で演算された前記距離を示し情報を記憶する記憶部と、
を備え、
前記制御部は、
前記第１の遅延部の出力と前記第２の遅延部の出力との論理積に基づき前記受光素子に対する前記リチャージ電流の供給を制御し、
前記第１の遅延部の出力と反転させた前記第２の遅延部の出力との論理積に基づき前記受光素子における前記アバランシェ増倍の発生を制御する、
電子機器。

【請求項10】

所定の電位に充電された状態で入射された光子に応じてアバランシェ増倍が発生して電流が流れ、リチャージ電流により該状態に戻る受光素子の該電流を検出し、該電流が閾値を跨いだ場合に出力信号を反転させる検出ステップと、
前記検出ステップにより検出された前記反転のタイミングをクロックに従い遅延させる第１の遅延ステップと、前記第１の遅延ステップにより遅延された前記反転のタイミングを前記クロックに従いさらに遅延させる第２の遅延ステップと、を含む遅延ステップと、
前記受光素子の動作を、前記遅延ステップにより遅延された前記反転のタイミングに基づき制御する制御ステップと、
を有し、
前記制御ステップは、
前記第１の遅延ステップによる出力と前記第２の遅延ステップによる出力との論理積に基づき前記受光素子に対する前記リチャージ電流の供給を制御し、
前記第１の遅延ステップによる出力と反転させた前記第２の遅延ステップによる出力との論理積に基づき前記受光素子における前記アバランシェ増倍の発生を制御する、
計測方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、計測装置、測距装置、電子機器および計測方法に関する。

【背景技術】

【0002】

受光した光を光電変換により電気信号に変換して出力可能な受光素子が知られている。このような受光素子の一つとして、アバランシェ増倍により１光子の入射に応じて大電流を得ることができる単一光子アバランシェダイオード（以下、ＳＰＡＤ(Single Photon Avalanche Diode)と呼ぶ）が知られている。ＳＰＡＤのこの特性を利用することで、１光子の入射を高感度で検知することができる。

【0003】

ＳＰＡＤによる光子検出動作について、概略的に説明する。例えば、電源電圧Ｖｄｄが供給され、基準電圧Ｖｒｅｆに基づき出力電流が制御される電流源を、ＳＰＡＤのカソードに接続する。ＳＰＡＤのアノードは、アバランシェ増倍が発生する大きな負電圧（－Ｖｂｄ）を与える。この状態でＳＰＡＤに光子が入射されると、アバランシェ増倍が開始されＳＰＡＤのカソードからアノードの方向に向けて電流が流れ、それに伴いＳＰＡＤにおいて電圧降下が発生し、アノード－カソード間電圧が電圧（－Ｖｂｄ）まで下がるとアバランシェ増倍が停止される（クエンチング動作）。その後、電流源からの電流（リチャージ電流Ｉｄとする）によりＳＰＡＤが充電され、ＳＰＡＤの状態が光子入射前の状態に戻る（リチャージ動作）。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１８－０４４９２３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ＳＰＡＤのクエンチング動作およびリチャージ動作を、制御に従い強制的に実行する、アクティブクエンチ／リチャージ方式が知られている。アクティブクエンチ／リチャージ方式において、クエンチング動作およびリチャージ動作の、ＳＰＡＤの電圧降下発生タイミングに対する遅延量は、インバータチェーンの駆動力や、負荷容量の調整により決定することができる。

【0006】

これらインバータチェーンの駆動力や負荷容量はアナログ要素であり、ＰＶＴ(Process/Voltage/Temperature)変動、外来ノイズなどの影響を受け易い。

【0007】

本開示は、受光素子の動作をより安定して制御可能とする計測装置、測距装置、電子機器および計測方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

本開示に係る計測装置は、所定の電位に充電された状態で入射された光子に応じてアバランシェ増倍が発生して電流が流れ、リチャージ電流により該状態に戻る受光素子と、前記電流を検出し、該電流が閾値を跨いだ場合に出力信号を反転させる検出部と、前記検出部により検出された前記反転のタイミングをクロックに従い遅延させる第１の遅延部と、前記第１の遅延部により遅延された前記反転のタイミングを前記クロックに従いさらに遅延させる第２の遅延部と、を含む遅延部と、前記受光素子の動作を、前記遅延部に遅延された前記反転のタイミングに基づき制御する制御部と、を備え、前記制御部は、前記第１の遅延部の出力と前記第２の遅延部の出力との論理積に基づき前記受光素子に対する前記リチャージ電流の供給を制御し、前記第１の遅延部の出力と反転させた前記第２の遅延部の出力との論理積に基づき前記受光素子における前記アバランシェ増倍の発生を制御する。

【図面の簡単な説明】

【0009】

【図1】各実施形態に適用可能な直接ＴｏＦ方式による測距を模式的に示す図である。

【図2】各実施形態に適用可能な、受光部が受光した時刻に基づく一例のヒストグラムを示す図である。

【図3】各実施形態に係る測距装置を用いた電子機器の一例の構成を示すブロック図である。

【図4】各実施形態に適用可能な測距装置の一例の構成をより詳細に示すブロック図である。

【図5】各実施形態に適用可能な画素の基本的な構成例を示す図である。

【図6】各実施形態に係る測距装置に適用可能なデバイスの構成の例を示す模式図である。

【図7】既存技術による、アクティブクエンチ／リチャージ方式を用いて受光素子の制御を行うための一例の構成を概略的に示す図である。

【図8A】既存技術による素子制御部が含む遅延手段の例を示す図である。

【図8B】既存技術による素子制御部が含む遅延手段の例を示す図である。

【図8C】既存技術による素子制御部が含む遅延手段の例を示す図である。

【図8D】既存技術による素子制御部が含む遅延手段の例を示す図である。

【図9】第１の実施形態に係る、アクティブクエンチ／リチャージ方式を用いて受光素子の制御を行うための一例の構成を概略的に示す図である。

【図10】第１の実施形態に係る構成の例を、より詳細に示す図である。

【図11】第１の実施形態に係る動作の例を示すタイミングチャートである。

【図12】第１の実施形態に係る受光素子の制御を示す一例のフローチャートである。

【図13】第１の実施形態の第１の変形例に係る素子制御部の構成の例を示す図である。

【図14】第１の実施形態の第１の変形例に係る素子制御部における各遅延回路の出力信号のタイミングの例を示すタイミングチャートである。

【図15】第１の実施形態の第１の変形例に係るロジック回路の一例の構成を示す図である。

【図16】第１の実施形態の第２の変形例に係る素子制御部の構成の例を示す図である。

【図17】第１の実施形態の第２の変形例に係る動作の例を示すタイミングチャートである。

【図18】第１の実施形態の第３の変形例に係る素子制御部の構成の例を示す図である。

【図19】第２の実施形態に係る素子制御部の構成の例を示す図である。

【図20】第１の実施形態に係る動作の例を示すタイミングチャートである。

【図21】第３の実施形態に係る構成の例を示す図である。

【図22】第３の実施形態に適用可能な、画素を受光チップとロジックチップとに分離して構成する例を示す図である。

【図23】第４の実施形態に係る測距装置に適用可能な受光ＩＣの構成の例を示す図である。

【図24】第５の実施形態による、上述の第１の実施形態およびその各変形例、第２の実施形態、第３の実施形態、ならびに、第４の実施形態を適用可能な測距装置を使用する使用例を示す図である。

【図25】本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

【図26】撮像部の設置位置の例を示す図である。

【発明を実施するための形態】

【0010】

以下、本開示の各実施形態について、図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより、重複する説明を省略する。

【0011】

（各実施形態に共通の構成）
本開示は、光子の検出を行う技術に用いて好適なものである。本開示の各実施形態の説明に先んじて、理解を容易とするために、各実施形態に適用可能な技術の一つとして、光子の検出により測距を行う技術について説明する。この場合の測距方式として、直接ＴｏＦ(Time Of Flight)方式を適用する。直接ＴｏＦ方式は、光源から射出された光が被測定物により反射した反射光を受光素子により受光し、光の射出タイミングと受光タイミングとの差分の時間に基づき測距を行う方式である。

【0012】

図１および図２を用いて、直接ＴｏＦ方式による測距について、概略的に説明する。図１は、各実施形態に適用可能な直接ＴｏＦ方式による測距を模式的に示す図である。測距装置３００は、光源部３０１と受光部３０２とを含む。光源部３０１は、例えばレーザダイオードであって、レーザ光をパルス状に発光するように駆動される。光源部３０１から射出された光は、被測定物３０３により反射され、反射光として受光部３０２に受光される。受光部３０２は、光電変換により光を電気信号に変換する受光素子を含み、受光した光に応じた信号を出力する。

【0013】

ここで、光源部３０１が発光した時刻（発光タイミング）を時間ｔ_em、光源部３０１から射出された光が被測定物３０３により反射された反射光を受光部３０２が受光した時刻（受光タイミング）を時間ｔ_reとする。定数ｃを光速度（２．９９７９×１０⁸［ｍ／ｓｅｃ］）とすると、測距装置３００と被測定物３０３との間の距離Ｄは、次式（１）により計算される。
Ｄ＝(ｃ／２)×(ｔ_re－ｔ_em) …（１）

【0014】

測距装置３００は、上述の処理を、複数回繰り返して実行する。受光部３０２が複数の受光素子を含み、各受光素子に反射光が受光された各受光タイミングに基づき距離Ｄをそれぞれ算出してもよい。測距装置３００は、発光タイミングの時間ｔ_emから受光部３０２に光が受光された受光タイミングまでの時間ｔ_m（受光時間ｔ_mと呼ぶ）を階級（ビン(bins)）に基づき分類し、ヒストグラムを生成する。

【0015】

なお、受光部３０２が受光時間ｔ_mに受光した光は、光源部３０１が発光した光が被測定物により反射された反射光に限られない。例えば、測距装置３００（受光部３０２）の周囲の環境光も、受光部３０２に受光される。

【0016】

図２は、各実施形態に適用可能な、受光部３０２が受光した時刻に基づく一例のヒストグラムを示す図である。図２において、横軸はビン、縦軸は、ビン毎の頻度を示す。ビンは、受光時間ｔ_mを所定の単位時間ｄ毎に分類したものである。具体的には、ビン＃０が０≦ｔ_m＜ｄ、ビン＃１がｄ≦ｔ_m＜２×ｄ、ビン＃２が２×ｄ≦ｔ_m＜３×ｄ、…、ビン＃（Ｎ－２）が(Ｎ－２)×ｄ≦ｔ_m＜(Ｎ－１)×ｄとなる。受光部３０２の露光時間を時間ｔ_epとした場合、ｔ_ep＝Ｎ×ｄである。

【0017】

測距装置３００は、受光時間ｔ_mを取得した回数をビンに基づき計数してビン毎の頻度３１０を求め、ヒストグラムを生成する。ここで、受光部３０２は、光源部３０１から射出された光が反射された反射光以外の光も受光する。このような、対象となる反射光以外の光の例として、上述した環境光がある。ヒストグラムにおいて範囲３１１で示される部分は、環境光による環境光成分を含む。環境光は、受光部３０２にランダムに入射される光であって、対象となる反射光に対するノイズとなる。

【0018】

一方、対象となる反射光は、特定の距離に応じて受光される光であって、ヒストグラムにおいてアクティブ光成分３１２として現れる。このアクティブ光成分３１２内のピークの頻度に対応するビンが、被測定物３０３の距離Ｄに対応するビンとなる。測距装置３００は、そのビンの代表時間（例えばビンの中央の時間）を上述した時間ｔ_reとして取得することで、上述した式（１）に従い、被測定物３０３までの距離Ｄを算出することができる。このように、複数の受光結果を用いることで、ランダムなノイズに対して適切な測距を実行可能となる。

【0019】

図３は、各実施形態に係る測距装置を用いた電子機器の一例の構成を示すブロック図である。図３において、電子機器６は、測距装置１と、光源部２と、記憶部３と、制御部４と、光学系５と、を含む。

【0020】

光源部２は、上述した光源部３０１に対応し、レーザダイオードであって、例えばレーザ光をパルス状に発光するように駆動される。光源部２は、面光源としてレーザ光を射出するＶＣＳＥＬ(Vertical Cavity Surface Emitting LASER)を適用することができる。これに限らず、光源部２として、レーザダイオードをライン上に配列したアレイを用い、レーザダイオードアレイから射出されるレーザ光をラインに垂直の方向にスキャンする構成を適用してもよい。さらにまた、単光源としてのレーザダイオードを用い、レーザダイオードから射出されるレーザ光を水平および垂直方向にスキャンする構成を適用することもできる。

【0021】

測距装置１は、上述した受光部３０２に対応して、複数の受光素子を含む。複数の受光素子は、例えば２次元格子状に配列されて受光面を形成する。光学系５は、外部から入射する光を、測距装置１が含む受光面に導く。

【0022】

制御部４は、電子機器６の全体の動作を制御する。例えば、制御部４は、測距装置１に対して、光源部２を発光させるためのトリガである発光トリガを供給する。測距装置１は、この発光トリガに基づくタイミングで光源部２を発光させると共に、発光タイミングを示す時間ｔ_emを記憶する。また、制御部４は、例えば外部からの指示に応じて、測距装置１に対して、測距の際のパターンの設定を行う。

【0023】

測距装置１は、受光面に光が受光されたタイミングを示す時間情報（受光時間ｔ_m）を取得した回数を所定の時間範囲内で計数し、ビン毎の頻度を求めて上述したヒストグラムを生成する。測距装置１は、さらに、生成したヒストグラムに基づき、被測定物までの距離Ｄを算出する。算出された距離Ｄを示す情報は、記憶部３に記憶される。

【0024】

図４は、各実施形態に適用可能な測距装置１の一例の構成をより詳細に示すブロック図である。図４において、測距装置１は、画素アレイ部１００と、測距処理部１０１と、画素制御部１０２と、全体制御部１０３と、クロック生成部１０４と、発光タイミング制御部１０５と、インタフェース（Ｉ／Ｆ）１０６と、を含む。これら画素アレイ部１００、測距処理部１０１、画素制御部１０２、全体制御部１０３、クロック生成部１０４、発光タイミング制御部１０５およびインタフェース（Ｉ／Ｆ）１０６は、１つの半導体チップ上に配置することができる。

【0025】

これに限らず、測距装置１は、第１の半導体チップと第２の半導体チップとを積層した構成としてもよい。この場合、例えば画素アレイ部１００の一部（受光部など）を第１の半導体チップ上に配置し、測距装置１に含まれる他の部分を第２の半導体チップ上に配置する構成が考えられる。

【0026】

図４において、全体制御部１０３は、例えば予め組み込まれるプログラムに従い、この測距装置１の全体の動作を制御する。また、全体制御部１０３は、外部から供給される外部制御信号に応じた制御を実行することもできる。クロック生成部１０４は、外部から供給される基準クロック信号に基づき、測距装置１内で用いられる１以上のクロック信号を生成する。発光タイミング制御部１０５は、外部から供給される発光トリガ信号に従い発光タイミングを示す発光制御信号を生成する。発光制御信号は、光源部２に供給されると共に、測距処理部１０１に供給される。

【0027】

画素アレイ部１００は、２次元格子状に配列される、それぞれ受光素子を含む複数の画素１０、１０、…を含む。各画素１０の動作は、全体制御部１０３の指示に従った画素制御部１０２により制御される。例えば、画素制御部１０２は、各画素１０からの画素信号の読み出しを、行方向にｐ個、列方向にｑ個の、（ｐ×ｑ）個の画素１０を含むブロック毎に制御することができる。また、画素制御部１０２は、当該ブロックを単位として、各画素１０に対する行方向の走査を行い、さらに列方向の走査を行い、各画素１０から画素信号を読み出すことができる。これに限らず、画素制御部１０２は、各画素１０をそれぞれ単独で制御することもできる。さらに、画素制御部１０２は、画素アレイ部１００の所定領域を対象領域として、対象領域に含まれる画素１０を、画素信号を読み出す対象の画素１０とすることができる。さらにまた、画素制御部１０２は、複数行（複数ライン）に対して纏めて走査を行い、それを列方向にさらに走査して、各画素１０から画素信号を読み出すこともできる。

【0028】

なお、以下では、走査は、光源部２（図４参照）を発光させ、画素１０からの受光に応じた信号Ｖｐｌｓの読み出しを、１つの走査領域内において走査対象として指定した各画素１０について連続的に行う処理をいうものとする。１回の走査において複数回の発光と読み出しとを実行することができる。

【0029】

各画素１０から読み出された画素信号は、測距処理部１０１に供給される。測距処理部１０１は、変換部１１０と、生成部１１１と、信号処理部１１２と、を含む。

【0030】

各画素１０から読み出され、画素アレイ部１００から出力された画素信号は、変換部１１０に供給される。ここで、画素信号は、各画素１０から非同期で読み出され、変換部１１０に供給される。すなわち、画素信号は、各画素１０において光が受光されたタイミングに応じて受光素子から読み出され、出力される。

【0031】

変換部１１０は、画素アレイ部１００から供給された画素信号を、デジタル情報に変換する。すなわち、画素アレイ部１００から供給される画素信号は、当該画素信号が対応する画素１０に含まれる受光素子に光が受光されたタイミングに対応して出力される。変換部１１０は、供給された画素信号を、当該タイミングを示す時間情報に変換する。

【0032】

生成部１１１は、変換部１１０により画素信号が変換された時間情報に基づきヒストグラムを生成する。ここで、生成部１１１は、時間情報を、設定部１１３により設定された単位時間ｄに基づき計数し、ヒストグラムを生成する。生成部１１１によるヒストグラム生成処理の詳細については、後述する。

【0033】

信号処理部１１２は、生成部１１１により生成されたヒストグラムのデータに基づき所定の演算処理を行い、例えば距離情報を算出する。信号処理部１１２は、例えば、生成部１１１により生成されたヒストグラムのデータに基づき、当該ヒストグラムの曲線近似を作成する。信号処理部１１２は、このヒストグラムが近似された曲線のピークを検出し、検出されたピークに基づき距離Ｄを求めることができる。

【0034】

信号処理部１１２は、ヒストグラムの曲線近似を行う際に、ヒストグラムが近似された曲線に対してフィルタ処理を施すことができる。例えば、信号処理部１１２は、ヒストグラムが近似された曲線に対してローパスフィルタ処理を施すことで、ノイズ成分を抑制することが可能である。

【0035】

信号処理部１１２で求められた距離情報は、インタフェース１０６に供給される。インタフェース１０６は、信号処理部１１２から供給された距離情報を、出力データとして外部に出力する。インタフェース１０６としては、例えばＭＩＰＩ(Mobile Industry Processor Interface)を適用することができる。

【0036】

なお、上述では、信号処理部１１２で求められた距離情報を、インタフェース１０６を介して外部に出力しているが、これはこの例に限定されない。すなわち、生成部１１１により生成されたヒストグラムのデータであるヒストグラムデータを、インタフェース１０６から外部に出力する構成としてもよい。この場合、設定部１１３が設定する測距条件情報は、フィルタ係数を示す情報を省略することができる。インタフェース１０６から出力されたヒストグラムデータは、例えば外部の情報処理装置に供給され、適宜、処理される。

【0037】

図５は、各実施形態に適用可能な画素１０の基本的な構成例を示す図である。図５において、画素１０は、受光素子１０００と、ＰチャネルのＭＯＳトランジスタであるトランジスタ１００１と、インバータ１００２と、を含む。

【0038】

受光素子１０００は、入射された光を光電変換により電気信号に変換して出力する。各実施形態においては、受光素子１０００は、入射された光子（光子）を光電変換により電気信号に変換し、光子の入射に応じたパルスを出力する。各実施形態では、受光素子１０００として、単一光子アバランシェダイオードを用いる。以下、単一光子アバランシェダイオードを、ＳＰＡＤ(Single Photon Avalanche Diode)と呼ぶ。ＳＰＡＤは、カソードにアバランシェ増倍が発生する大きな負電圧を加えておくと、１光子の入射に応じて発生した電子がアバランシェ増倍を生じ、大電流が流れる特性を有する。ＳＰＡＤのこの特性を利用することで、１光子の入射を高感度で検知することができる。

【0039】

図５において、ＳＰＡＤである受光素子１０００は、カソードがトランジスタ１００１のドレインに接続され、アノードが受光素子１０００の降伏電圧に対応する負電圧（－Ｖｂｄ）の電圧源に接続される。トランジスタ１００１のソースが電圧Ｖｅに接続される。トランジスタ１００１のゲートには、基準電圧Ｖｒｅｆが入力される。トランジスタ１００１は、電圧Ｖｅおよび基準電圧Ｖｒｅｆに応じた電流をドレインから出力する電流源である。このような構成により、受光素子１０００には、逆バイアスが印加される。また、光電流は、受光素子１０００のカソードからアノードに向けた方向に流れる。

【0040】

より詳細には、受光素子１０００は、アノードに電圧（－Ｖｂｄ）が印加され電位（－Ｖｄｂ）により充電された状態で光子が入射されると、アバランシェ増倍が開始されカソードからアノードの方向に向けて電流が流れ、それに伴い受光素子１０００において電圧降下が発生する。この電圧降下により、受光素子１０００のアノード－カソード間電圧が電圧（－Ｖｂｄ）まで下がるとアバランシェ増倍が停止される（クエンチング動作）。その後、電流源であるトランジスタ１００１からの電流（リチャージ電流）により受光素子１０００が充電され、受光素子１０００の状態が光子入射前の状態に戻る（リチャージ動作）。

【0041】

ここで、当該クエンチング動作およびリチャージ動作は、外部からの制御無しに行われる、パッシブ動作である。

【0042】

トランジスタ１００１のドレインと受光素子１０００のカソードとの接続点から取り出された電圧Ｖｓが、インバータ１００２に入力される。インバータ１００２は、入力された電圧Ｖｓに対して例えば閾値判定を行い、当該電圧Ｖｓが閾値電圧Ｖｔｈを正方向または負方向に超える毎に出力信号Ｖｏ_ivを反転させる。

【0043】

より具体的には、インバータ１００２は、受光素子１０００に対する光子の入射に応じたアバランシェ増倍による電圧降下において、電圧Ｖｓが閾値電圧Ｖｔｈを跨いだ第１のタイミングで、出力信号Ｖｏ_ivを反転させる。次に、リチャージ動作により受光素子１０００の充電が行われ電圧Ｖｓが上昇する。インバータ１００２は、この上昇する電圧Ｖｓが閾値電圧Ｖｔｈを跨いだ第２のタイミングで、出力信号Ｖｏ_ivを再び反転させる。この第１のタイミングと第２のタイミングとの時間方向の幅が、受光素子１０００に対する光子の入射に応じた出力パルスとなる。

【0044】

この出力パルスは、図４を用いて説明した、画素アレイ部１００から非同期に出力される画素信号に対応する。図４において、変換部１１０は、この出力パルスを、当該出力パルスが供給されたタイミングを示す時間情報に変換して生成部１１１に渡す。生成部１１１は、この時間情報に基づきヒストグラムを生成する。

【0045】

図６は、各実施形態に係る測距装置１に適用可能なデバイスの構成の例を示す模式図である。図６において、測距装置１は、それぞれ半導体チップからなる受光チップ２０と、ロジックチップ２１とが積層されて構成される。なお、図５では、説明のため、受光チップ２０とロジックチップ２１とを分離した状態で示している。

【0046】

受光チップ２０は、画素アレイ部１００の領域において、複数の画素１０それぞれに含まれる受光素子１０００が２次元格子状に配列される。また、画素１０において、トランジスタ１００１およびインバータ１００２は、ロジックチップ２１上に形成される。受光素子１０００の両端は、例えばＣＣＣ(Copper-Copper Connection)などによる結合部１１０５を介して、受光チップ２０とロジックチップ２１との間で接続される。

【0047】

ロジックチップ２１は、受光素子１０００によって取得された信号を処理する信号処理部を含むロジックアレイ部２０００が設けられる。ロジックチップ２１に対して、さらに、当該ロジックアレイ部２０００と近接して、受光素子１０００によって取得された信号の処理を行う信号処理回路部２０１０と、測距装置１としての動作を制御する装置制御部２０３０と、を設けることができる。

【0048】

例えば、信号処理回路部２０１０は、上述した測距処理部１０１を含むことができる。また、装置制御部２０３０は、上述した画素制御部１０２、全体制御部１０３、クロック生成部１０４、発光タイミング制御部１０５およびインタフェース１０６を含むことができる。

【0049】

なお、受光チップ２０およびロジックチップ２１上の構成は、この例に限定されない。また、装置制御部２０３０は、ロジックアレイ部２０００の制御以外にも、例えば受光素子１０００の近傍に、他の駆動や制御の目的で配置することができる。装置制御部２０３０は、図６に示した配置以外にも、受光チップ２０およびロジックチップ２１の任意の領域に、任意の機能を有するように設けることができる。

【0050】

（既存技術による受光素子の制御）
次に、本開示の説明に先立って、既存技術による受光素子１０００の制御について説明する。図７は、既存技術による、アクティブクエンチ／リチャージ方式を用いて受光素子１０００の制御を行うための一例の構成を概略的に示す図である。

【0051】

図７において、素子制御部４００は、遅延手段を含む。素子制御部４００は、受光素子１０００に対してフォトンが入射されアバランシェ増倍により電流が流れた際の、最初にインバータ１００２の出力信号Ｖｏ_ivが反転したタイミングに対して遅延手段により第１の遅延を与えてクエンチング手段１００３を制御し、クエンチング動作を実行する。素子制御部４００は、クエンチング動作の実行後、さらに第２の遅延を遅延手段により与えてリチャージ手段１００４を制御し、リチャージ動作を実行する。

【0052】

ここで、図５を用いて説明したように、電圧Ｖｓに対するインバータ１００２の出力信号Ｖｏ_ivの、クエンチング動作に係る第１のタイミングと、リチャージ動作に係る第２のタイミングと、の間隔（反転タイミングの間隔）が、受光素子１０００に対する光子の入射を示す出力パルスの幅となる。リチャージ動作により受光素子１０００が充電される速度は、電流源としてのトランジスタ１００１により供給される電流量を多くすることで、より高速にできる。一方で、リチャージ動作による充電を必要以上に高速化すると、光子の入射に応じて受光素子１０００に流れる電流が、クエンチング動作により停止されない事態が起こり得る。

【0053】

そのため、アクティブクエンチング／リチャージ方式においては、素子制御部４００における遅延手段により、第１のタイミングおよび第２のタイミングを適切に制御する必要がある。

【0054】

図８Ａ～図８Ｄは、既存技術による素子制御部４００が含む遅延手段の例を示す図である。図８Ａは、複数のインバータ４１０を直列に接続したインバータチェーンにより遅延手段を構成した例である。図８Ｂは、図８Ａに示したインバータチェーンにおいて、各インバータ４１０の出力の遅延量を、各インバータ４１０の負荷容量４１１を調整することで設定可能とした遅延手段の例である。図８Ｃは、図８Ａに示したインバータチェーンにおいて、各インバータ４１０の出力の遅延量を、各インバータ４１０に電流を供給する電流源４１２を調整することで設定可能とした遅延手段の例である。図８Ｄは、インバータ４１０の入力側に設けた電流源４１２および容量４１１を整することで、インバータ４１０から出力される信号の遅延量を設定する遅延手段の例である。

【0055】

上述した図８Ａ～図８Ｄに示した遅延手段は、それぞれアナログ信号処理により遅延を生成している。そのため、素子の特性ばらつきなどにより、発生させる遅延時間におけるばらつきを回避することが難しい。また、図８Ｂ～図８Ｄに示した、遅延量を調整可能とした構成は、何れも、容量４１１および電流源４１２といったアナログ要素を含む。そのため、ＰＶＴ(Process/Voltage/Temperature)変動、外来ノイズなどの影響を受け易い。

【0056】

この遅延時間のばらつきに応じて、例えば各画素１０から出力される出力パルスの幅にばらつきがある場合、後段の回路（変換部１１０、生成部１１１など）を、出力パルスの幅が最も広い状態に応じて設計する必要がある。したがって、ダイナミックレンジ（飽和カウントレート）の向上が難しい。

【0057】

［第１の実施形態］
次に、本開示の第１の実施形態について説明する。第１の実施形態では、アクティブクエンチ／リチャージ方式において、クエンチ動作およびリチャージ動作を、所定周期のクロックに基づき制御する。

【0058】

図９は、第１の実施形態に係る、アクティブクエンチ／リチャージ方式を用いて受光素子１０００の制御を行うための一例の構成を概略的に示す図である。図９の例では、受光素子１０００のクエンチング動作およびリチャージ動作を制御する素子制御部２００ａは、ロジック回路２０１ａと、遅延回路２１０₁および２１０₂と、クエンチング手段１００３と、リチャージ手段１００４と、を含む。図９の例では、遅延回路２１０₁および２１０₂として、それぞれ、入力された信号を、所定周期のクロックを提供するクロック信号ｃｋに従いラッチするＤ－フリップフロップ（ＦＦ）回路を用いている。

【0059】

素子制御部２００ａにおいて、遅延回路２１０₁および２１０₂のクロック入力端に、クロック信号ｃｋが共通に入力される。インバータ１００２から出力される出力信号Ｖｏ_ivが遅延回路２１０₁の遅延入力端に入力される。遅延回路２１０₁は、遅延入力端に入力された出力信号Ｖｏ_ivを遅延させて、出力信号Ｖｏ₁として出力する。遅延回路２１０₁から出力される出力信号Ｖｏ₁が、遅延回路２１０₂の遅延入力端に入力される。遅延回路２１０₂は、遅延入力端に入力された出力信号Ｖｏ₁をさらに遅延させて、出力信号Ｖｏ₂として出力する。

【0060】

また、遅延回路２１０₁から出力された出力信号Ｖｏ₁と、遅延回路２１０₂から出力された出力信号Ｖｏ₂と、がロジック回路２０１ａに入力される。

【0061】

ロジック回路２０１ａは、遅延回路２１０₁から供給される出力信号Ｖｏ₁と、遅延回路２１０₂から供給される出力信号Ｖｏ₂と、に基づき、クエンチング手段１００３およびリチャージ手段１００４を制御する。このように、第１の実施形態に係る素子制御部２００は、クエンチング手段１００３によるクエンチング動作と、リチャージ手段１００４によるリチャージ動作と、を同期されたクロック信号ｃｋに基づき制御している。

【0062】

そのため、第１の実施形態によれば、クエンチング動作およびリチャージ動作に対する遅延量は、クロック信号ｃｋに基づき決定され、当該遅延量に対する画素１０毎のばらつきを抑制することができる。また、当該遅延量がクロック信号ｃｋに基づき決定されるため、当該遅延量に対する各要素のＰＶＴ変動や外来ノイズなど影響を抑制することができる。したがって、第１の実施形態を適用することで、受光素子１０００の動作をより安定的に制御することが可能となる。

【0063】

図１０は、第１の実施形態に係る構成の例を、より詳細に示す図である。図１０において、ロジック回路２０１ａは、ＡＮＤ回路２００１および２００２を含む。ＡＮＤ回路２００１は、一方の入力端が、入力信号を反転させる反転入力端とされている。遅延回路２１０₂から出力される出力信号Ｖｏ₂が、ＡＮＤ回路２００１の一方の入力端（反転入力端）と、ＡＮＤ回路２００２の一方の入力端と、に入力される。また、遅延回路２１０₁から出力される出力信号Ｖｏ₁が、ＡＮＤ回路２００１の他方の入力端（非反転入力端）と、ＡＮＤ回路２００２の他方の入力端と、に入力される。

【0064】

ＡＮＤ回路２００１は、一方の入力端に反転して入力された出力信号Ｖｏ₂と、他方の入力端に入力された出力信号Ｖｏ₁と、の論理積を、クエンチング手段１００３の動作を制御する制御信号ｅｎ＿ｑとして出力する。また、ＡＮＤ回路２００２は、一方および他方の入力端にそれぞれ入力された出力信号Ｖｏ₁およびＶｏ₂の論理積を、リチャージ手段１００４を制御する制御信号ｅｎ＿ｒとして出力する。

【0065】

図１０の例では、クエンチング手段１００３は、ＮチャネルのＭＯＳ(Metal Oxide Semiconductor)トランジスタであるトランジスタ２１１を用いて構成される。トランジスタ２１１のドレインが、受光素子１０００のカソードと、トランジスタ１００１のドレインと、が接続される接続点に接続される。トランジスタ２１１のソースが接地電圧に接続される。トランジスタ２１１のゲートに、制御信号ｅｎ＿ｑが入力される。

【0066】

また、図１０の例では、リチャージ手段１００４は、ＰチャネルのＭＯＳトランジスタであるトランジスタ２１２と、ＮチャネルのＭＯＳトランジスタであるトランジスタ２１３と、を用いて構成される。トランジスタ２１２のソースには、所定のバイアス電圧Ｖｂｐが供給される。トランジスタ２１２のドレインがトランジスタ２１３のドレインに接続され、トランジスタ２１２のドレインとトランジスタ２１３のドレインとが接続される接続点に、トランジスタ１００１のゲートが接続される。トランジスタ２１３のソースが接地電圧に接続される。トランジスタ２１２および２１３のゲートには、制御信号ｅｎ＿ｒがそれぞれ入力される。

【0067】

図１１は、第１の実施形態に係る、図１０の構成による動作の例を示すタイミングチャートである。図１１において、横軸は時間を示し、縦方向に、クロック信号ｃｋ、電圧Ｖｓ、出力信号Ｖｏ_iv、Ｖｏ₁およびＶｏ₂、ならびに、制御信号ｅｎ＿ｑおよびｅｎ＿ｒをそれぞれ示している。

【0068】

図１１に示されるように、時点ｔ₀にて受光素子１０００に光子が入射される前の初期状態において、電圧Ｖｓはハイ（Ｈｉｇｈ）状態とされ、この電圧Ｖｓがインバータ１００２で反転され、インバータ１００２の出力信号Ｖｏ_ivがロー（Ｌｏｗ）状態とされ、遅延回路２１０₁および２１０₂それぞれの出力信号Ｖｏ₁およびＶｏ₂がロー（Ｌｏｗ）状態とされる。制御信号ｅｎ＿ｑは、他方の入力端に入力される出力信号Ｖｏ₁がロー状態であるので、ロー状態とされる。また、制御信号ｅｎ＿ｒは、出力信号Ｖｏ₁およびＶｏ₂がそれぞれロー状態であるので、ロー状態とされる。

【0069】

図１１において、時点ｔ₀にて受光素子１０００に光子が入射されると、アバランシェ増倍により受光素子１０００に電流が流れ、それに伴い電圧Ｖｓが降下する。電圧Ｖｓがインバータ１００２における閾値電圧Ｖｔｈを時点ｔ₁で跨ぐと、インバータ１００２は、出力信号Ｖｏ_ivを反転させ、ハイ状態とする。出力信号Ｖｏ_ivのハイ状態は、クロック信号ｃｋの次の立ち上がりタイミング（時点ｔ₂）で遅延回路２１０₁にラッチされ、遅延回路２１０₁の出力信号Ｖｏ₁がハイ状態とされる。すなわち、遅延回路２１０₁は、インバータ１００２から出力された出力信号Ｖｏ_ivをクロック信号ｃｋに従い遅延させる。

【0070】

遅延回路２１０₁の出力信号Ｖｏ₁は、次のクロック信号ｃｋの立ち上がりのタイミング（時点ｔ₃）で遅延回路２１０₂にラッチされ、遅延回路２１０₂の出力信号Ｖｏ₂がハイ状態とされる。すなわち、遅延回路２１０₂は、遅延回路２１０₁でクロック信号ｃｋに従い遅延させたインバータ１００２の出力信号Ｖｏ_ivを、クロック信号ｃｋに従いさらに遅延させる。

【0071】

ここで、時点ｔ₂から時点ｔ₃までの期間は、遅延回路２１０₁の出力信号Ｖｏ₁がハイ状態、遅延回路２１０₂の出力信号Ｖｏ₂がロー状態となっている。そのため、ＡＮＤ回路２００２から出力される制御信号ｅｎ＿ｒは、ロー状態が維持される一方、ＡＮＤ回路２００１から出力される制御信号ｅｎ＿ｑは、ハイ状態とされる。したがって、トランジスタ２１１がオン（ＯＮ）状態とされ、受光素子１０００のカソードが接地電圧（ｇｎｄ）に接続され、クエンチング動作（Ｑｕｅｎｃｈ）がなされる。

【0072】

時点ｔ₃で遅延回路２１０₂の出力信号Ｖｏ₂がハイ状態とされると、出力信号Ｖｏ₁およびＶｏ₂がそれぞれハイ状態となる。これにより、ＡＮＤ回路２００１から出力される制御信号ｅｎ＿ｑがロー状態となり、クエンチング手段１００３においてトランジスタ２１１がオフ状態になる。一方、時点ｔ₃においてＡＮＤ回路２００２から出力される制御信号ｅｎ＿ｒがハイ状態とされ、リチャージ手段１００４において、トランジスタ２１２がオフ状態、トランジスタ２１３がオン状態となる。これにより、トランジスタ１００１のゲートがロー状態となってトランジスタ１００１がオン状態となり、時点ｔ₃において、受光素子１０００が電圧Ｖｅにて充電されるリチャージ動作（Ｒｅｃｈａｒｇｅ）が実行される。

【0073】

リチャージ動作により受光素子１０００に対する充電が開始されると、充電量に応じて電圧Ｖｓが上昇する。インバータ１００２は、電圧Ｖｓが閾値電圧Ｖｔｈを跨ぐと（時点ｔ₄）、出力信号Ｖｏ_ivを反転させて、ロー状態とする。図１１の例では、出力信号Ｖｏ_ivが反転する時点ｔ₄は、リチャージ動作が開始された時点ｔ₃の後のタイミングとなっている。

【0074】

クロック信号ｃｋの次の立ち上がりのタイミング（時点ｔ₅）で、遅延回路２１０₁の出力信号Ｖｏ₁がロー状態とされる。一方、遅延回路２１０₂の出力信号Ｖｏ₂は、この時点ｔ₅ではハイ状態であるので、ＡＮＤ回路２００２から出力される制御信号ｅｎ＿ｒは、ロー状態とされる。すなわち、この時点ｔ₅において制御信号ｅｎ＿ｑおよびｅｎ＿ｒがそれぞれロー状態となり、各トランジスタ２１１、２１２および２１３が初期状態となる（Ｒｅｓｅｔ）。

【0075】

クロック信号ｃｋの次の立ち上がりのタイミング（時点ｔ₆）で、遅延回路２１０₂の出力信号Ｖｏ₂がロー状態とされる。

【0076】

なお、上述では、遅延回路２１０₁の出力信号Ｖｏ₁がロー状態となった時点ｔ₅で各トランジスタ２１１、２１２および２１３を初期状態としているが、これはこの例に限定されない。すなわち、各トランジスタ２１１、２１２および２１３を初期状態とするタイミングは、電圧Ｖｓのセトリング時間に応じて異なるタイミングとすることができる。一例として、リチャージ動作が時点ｔ₅からクロック信号ｃｋの次の立ち上がりの時点ｔ₆までの間に完了する場合、各トランジスタ２１１、２１２および２１３の初期化を時点ｔ₆において行うことが考えられる。この場合、ロジック回路２０１ａの構成を、対応する構成に変更する。

【0077】

図１２は、第１の実施形態に係る受光素子の制御を示す一例のフローチャートである。図１２のフローチャートによる処理の実行に先んじて、素子制御部２００ａの各部が図１１で説明した初期状態とされているものとする。

【0078】

ステップＳ１０で、インバータ１００２は、受光素子１０００に流れる電流を検出する。次のステップＳ１１で、インバータ１００２は、ステップＳ１０で検出された電流が閾値を跨いだか否かを判定する。インバータ１００２は、検出された電流が閾値を跨いでいないと判定した場合（ステップＳ１１、「Ｎｏ」）、処理をステップＳ１０に戻し、電流の検出を継続する。一方、インバータ１００２は、ステップＳ１０で検出された電流が閾値を跨いだと判定した場合（ステップＳ１１、「Ｙｅｓ」、図１１の時点ｔ₁）、処理をステップＳ１２に移行させる。

【0079】

なお、実際には、ステップＳ１０において、インバータ１００２は、受光素子１０００に電流が流れることによる、当該受光素子１０００における電圧Ｖｓを検出する。ステップＳ１１で、インバータ１００２は、電圧Ｖｓが閾値電圧Ｖｔｈを跨いだか否かを判定する。

【0080】

ステップＳ１２で、インバータ１００２は、出力信号Ｖｏ_ivを反転させる。次のステップＳ１３で、ロジック回路２０１ａは、ステップＳ１２でインバータ１００２により出力信号Ｖｏ_ivが反転されたタイミングを、クロック信号ｃｋに従い遅延させる（図１１の時点ｔ₂）。

【0081】

次のステップＳ１４で、ロジック回路２０１ａは、ステップＳ１３で遅延されたタイミングに従い受光素子１０００を制御する。より具体的には、ロジック回路２０１ａは、ステップＳ１４で、当該タイミングに従いクエンチング手段１００３およびリチャージ手段１００４を制御し、受光素子１０００にクエンチング動作およびリチャージ動作を実行させる。実際には、ロジック回路２０１ａは、上述したように、クエンチング手段１００３の制御（図１１の時点ｔ₂）の後、クロック信号ｃｋの次の立ち上がりのタイミング（図１１の時点ｔ₃）で、受光素子１０００のリチャージ動作を開始させる。

【0082】

リチャージ動作の完了後、クロック信号ｃｋに従い、素子制御部２００ａの各部が初期状態とされる（図１１の時点ｔ₅、ｔ₆）。

【0083】

（第１の実施形態の第１の変形例）
次に、第１の実施形態の第１の変形例について説明する。上述した第１の実施形態では、２つの遅延回路２１０₁および２１０₂を用いてインバータ１００２から出力される出力信号Ｖｏ_ivを遅延させていた。これはこの例に限定されず、インバータ１００２から出力される出力信号Ｖｏ_ivを、クロック信号ｃｋに同期する３以上の遅延回路を用いてもよい。

【0084】

図１３は、第１の実施形態の第１の変形例に係る素子制御部の構成の例を示す図である。図１３の例では、第１の実施形態の第１の変形例に係る素子制御部２００ｃは、同一のクロック信号ｃｋに同期して動作する、３以上の遅延回路２１０₁、２１０₂および２１０₃、…が示されている。図１４は、この図１３に示される、第１の実施形態の第１の変形例に係る素子制御部２００ｃにおける、各遅延回路２１０₁、２１０₂および２１０₃、…の出力信号Ｖｏ₁、Ｖｏ₂およびＶｏ₃、…のタイミングの例を示すタイミングチャートである。

【0085】

図１３の構成において、遅延回路２１０₁は、インバータ１００２から出力される出力信号Ｖｏ_ivのハイ状態への遷移を、クロック信号ｃｋの時点ｔ₁₀における立ち上がりのタイミングでラッチし、出力信号Ｖｏ₁をハイ状態とする。遅延回路２１０₂は、この出力信号Ｖｏ₁のハイ状態への遷移を、クロック信号ｃｋの次の立ち上がりのタイミング（時点ｔ₁₁）でラッチし、出力信号Ｖｏ₂をハイ状態とする。遅延回路２１０₃は、この出力信号Ｖｏ₂のハイ状態への遷移を、クロック信号ｃｋの次の立ち上がりのタイミング（時点ｔ₁₂）でラッチし、出力信号Ｖｏ₃をハイ状態とする。

【0086】

以降、さらに遅延回路が直列に接続されている場合、各遅延回路は、前段の遅延回路の出力信号のハイ状態への遷移を、順次、クロック信号ｃｋの立ち上がりのタイミングでラッチし、自身の出力電圧をハイ状態に遷移する。このように、共通のクロック信号ｃｋにより同期して動作する、Ｄ－ＦＦによる複数の遅延回路を直列に接続した場合、各遅延回路の出力信号は、クロック信号ｃｋの周期に従い後段の遅延回路に引き継がれる。

【0087】

図１５は、第１の実施形態の第１の変形例に係るロジック回路２０１ｃの一例の構成を示す図である。ロジック回路２０１ｃは、図１０を用いて説明したロジック回路２０１ａと同様に、一方の入力端が反転入力端、他方の入力端が非反転入力端のＡＮＤ回路２００１と、一方および他方の入力端が共に非反転入力端であるＡＮＤ回路２００２と、を含む。ロジック回路２０１ｃは、さらに、セレクタ２００３を含む。

【0088】

図１５の例では、ＡＮＤ回路２００１および２００２の他方の入力端には、図１０と同様に、遅延回路２１０₁の出力信号Ｖｏ₁が入力される。ＡＮＤ回路２００１および２００２の一方の入力端には、セレクタ２００３の出力が入力される。セレクタ２００３の選択入力端には、遅延回路２１０₂、２１０₃、…の各出力信号Ｖｏ₂、Ｖｏ₃、…が入力される。セレクタ２００３は、選択入力端に入力された各出力信号Ｖｏ₂、Ｖｏ₃、…のうち１つを選択して、ＡＮＤ回路２００１および２００２の一方の入力端に入力する。

【0089】

ＡＮＤ回路２００１および２００２は、それぞれ、一方の入力端に入力された、出力信号Ｖｏ₂、Ｖｏ₃、…からセレクタ２００３により選択された出力電圧と、遅延回路２１０₁から出力された出力信号Ｖｏ₁と、に基づき、制御信号ｅｎ＿ｑおよびｅｎ＿ｒを出力する。クエンチング手段１００３およびリチャージ手段１００４は、これら制御信号ｅｎ＿ｑおよびｅｎ＿ｒに従い、図１０および図１１を用いた説明と同様にして制御される。なお、クエンチング手段１００３およびリチャージ手段１００４の構成は、図１０を用いて説明した構成をそのまま適用できる。

【0090】

このように、３以上の遅延手段を直列に接続することで、クエンチング動作に対するリチャージ動作の遅延時間を、クロック信号ｃｋの周期を単位として調整することが可能となる。

【0091】

（第１の実施形態の第２の変形例）
次に、第１の実施形態の第２の変形例について説明する。上述した第１の実施形態では、各遅延回路２１０₁および２１０₂の動作を、クロック信号ｃｋの立ち上がりのタイミングに同期させていた。これに対して、第１の実施形態の第２の変形例では、クロック信号ｃｋの立ち下がりのタイミングをさらに用いて、各遅延回路２１０₁および２１０₂を動作させる。

【0092】

図１６は、第１の実施形態の第２の変形例に係る素子制御部の構成の例を示す図である。図１６に示される素子制御部２００ｄは、図９および図１０を用いて説明した素子制御部２００ａに含まれる遅延回路２１０₂を、クロック入力端が反転入力とされた遅延回路２１０₂’と置き換えた例である。遅延回路２１０₂’は、クロック信号ｃｋの立ち下がりのタイミングに同期して動作する。また、ロジック回路２０１ｄは、図１０を用いて説明したロジック回路２０１ａと同一の構成を有する。

【0093】

なお、図１６に示される遅延回路２１０₂’以外の部分は、図９および図１０と同一の構成を適用できるので、ここでの詳細な説明を省略する。

【0094】

図１７は、第１の実施形態の第２の変形例に係る動作の例を示すタイミングチャートである。上述した図１１と同様に、図１７において、横軸は時間を示し、縦方向に、クロック信号ｃｋ、電圧Ｖｓ、出力信号Ｖｏ_iv、Ｖｏ₁およびＶｏ₂、ならびに、制御信号ｅｎ＿ｑおよびｅｎ＿ｒをそれぞれ示している。時点ｔ₂₀にて受光素子１０００に光子が入射される前の初期状態において、電圧Ｖｓがハイ状態、インバータ１００２の出力信号Ｖｏ_ivがロー、遅延回路２１０₁および２１０₂それぞれの出力信号Ｖｏ₁およびＶｏ₂がロー状態とされる。また、当該初期状態において、制御信号ｅｎ＿ｑおよびｅｎ＿ｒは、それぞれロー状態とされる。

【0095】

図１７において、時点ｔ₂₀にて受光素子１０００に光子が入射されると、アバランシェ増倍により受光素子１０００に電流が流れ、それに伴い電圧Ｖｓが降下する。電圧Ｖｓがインバータ１００２における閾値電圧Ｖｔｈを時点ｔ₂₁で跨ぐと、インバータ１００２は、出力信号Ｖｏ_ivを反転させ、ハイ状態とする。出力信号Ｖｏ_ivのハイ状態は、クロック信号ｃｋの次の立ち上がりタイミング（時点ｔ₂₂）で遅延回路２１０₁にラッチされ、遅延回路２１０₁の出力信号Ｖｏ₁がハイ状態とされる。すなわち、遅延回路２１０₁は、インバータ１００２から出力された出力信号Ｖｏ_ivをクロック信号ｃｋに従い遅延させる。

【0096】

遅延回路２１０₁の出力信号Ｖｏ₁は、クロック信号ｃｋの次の立ち下がりのタイミング（時点ｔ₂₃）で遅延回路２１０₂にラッチされ、遅延回路２１０₂の出力信号Ｖｏ₂がハイ状態とされる。すなわち、遅延回路２１０₂は、遅延回路２１０₁でクロック信号ｃｋに従い遅延させたインバータ１００２の出力信号Ｖｏ_ivを、クロック信号ｃｋに従いさらに遅延させる。

【0097】

時点ｔ₂₂から時点ｔ₂₃までの期間は、遅延回路２１０₁の出力信号Ｖｏ₁がハイ状態、遅延回路２１０₂の出力信号Ｖｏ₂がロー状態となっている。そのため、ＡＮＤ回路２００２から出力される制御信号ｅｎ＿ｒは、ロー状態が維持される一方、ＡＮＤ回路２００１から出力される制御信号ｅｎ＿ｑは、ハイ状態とされる。したがって、トランジスタ２１１がオン状態とされ、受光素子１０００のカソードが接地電圧（ｇｎｄ）に接続され、クエンチング動作（Ｑｕｅｎｃｈ）がなされる。

【0098】

時点ｔ₂₃で遅延回路２１０₂の出力信号Ｖｏ₂がハイ状態とされると、出力信号Ｖｏ₁およびＶｏ₂がそれぞれハイ状態となる。これにより、ＡＮＤ回路２００１から出力される制御信号ｅｎ＿ｑがロー状態となり、クエンチング手段１００３においてトランジスタ２１１がオフ状態になる。一方、ＡＮＤ回路２００２から出力される制御信号ｅｎ＿ｒがハイ状態とされ、リチャージ手段１００４において、トランジスタ２１２がオフ状態、トランジスタ２１３がオン状態となる。これにより、トランジスタ１００１のゲートがロー状態となってトランジスタ１００１がオン状態となり、クロック信号ｃｋの立ち下がりのタイミングである時点ｔ₂₃において、受光素子１０００が電圧Ｖｅにて充電されるリチャージ動作（Ｒｅｃｈａｒｇｅ）が実行される。

【0099】

リチャージ動作により受光素子１０００に対する充電が開始されると、充電量に応じて電圧Ｖｓが上昇する。インバータ１００２は、電圧Ｖｓが閾値電圧Ｖｔｈを跨ぐと（時点ｔ₂₄）、出力信号Ｖｏ_ivを反転させて、ロー状態とする。図１７の例では、出力信号Ｖｏ_ivが反転する時点ｔ₂₄は、リチャージ動作が開始された時点ｔ₂₃の後のタイミングとなっている。

【0100】

上述した第１の実施形態では、図１１を用いて説明したように、時点ｔ₂₂でクエンチング動作が実行されてから、時点ｔ₂₃でリチャージ動作が開始されるまでの時間が、クロック信号ｃｋの１周期に対応する時間となっている。これに対して、第１の実施形態の第２の変形例では、クロック信号ｃｋの立ち下がりのタイミングをさらに用いている。そのため、時点ｔ₂₂でクエンチング動作が実行されてから、時点ｔ₂₃でリチャージ動作が開始されるまでの時間が、クロック信号ｃｋの１／２の時間となっている。

【0101】

したがって、インバータ１００２において出力信号Ｖｏ_ivを反転させる間隔を短縮でき、より高速な動作が可能となる。また、各処理を例えば上述した図１１と同様の時間間隔で動作させる場合、必要なクロック信号ｃｋの周波数が図１１の場合と比較して１／２で済み、クロック信号ｃｋの生成に関する消費電力を削減することが可能である。

【0102】

また、第１の実施形態の第２の変形例によれば、上述した第１の実施形態と同様に、クエンチング動作およびリチャージ動作に対する遅延量は、クロック信号ｃｋに基づき決定され、当該遅延量に対する画素１０毎のばらつきを抑制することができる。また、当該遅延量がクロック信号ｃｋに基づき決定されるため、当該遅延量に対する各要素のＰＶＴ変動や外来ノイズなど影響を抑制することができる。したがって、第１の実施形態の第２の変形例を適用することで、受光素子１０００の動作をより安定的に制御することが可能となる。

【0103】

クロック信号ｃｋの次の立ち上がりのタイミング（時点ｔ₂₅）で、遅延回路２１０₁の出力信号Ｖｏ₁がロー状態とされる。一方、遅延回路２１０₂の出力信号Ｖｏ₂は、この時点ｔ₂₅ではハイ状態であるので、ＡＮＤ回路２００２から出力される制御信号ｅｎ＿ｒは、ロー状態とされる。すなわち、この時点ｔ₂₅において制御信号ｅｎ＿ｑおよびｅｎ＿ｒがそれぞれロー状態となり、各トランジスタ２１１、２１２および２１３が初期状態となる（Ｒｅｓｅｔ）。

【0104】

クロック信号ｃｋの次の立ち下がりのタイミング（時点ｔ₂₆）で、遅延回路２１０₂の出力信号Ｖｏ₂がロー状態とされる。

【0105】

なお、上述では、遅延回路２１０₁の出力信号Ｖｏ₁がロー状態となった時点ｔ₂₅で、クエンチング動作およびリチャージ動作に係る各トランジスタ２１１、２１２および２１３を初期状態としているが、これはこの例に限定されない。すなわち、各トランジスタ２１１、２１２および２１３を初期状態とするタイミングは、電圧Ｖｓのセトリング時間に応じて異なるタイミングとすることができる。一例として、リチャージ動作が時点ｔ₂₅からクロック信号ｃｋの次の立ち下がりの時点ｔ₂₆までの間に完了する場合、各トランジスタ２１１、２１２および２１３の初期化を時点ｔ₂₆において行うことが考えられる。この場合、ロジック回路２０１ｄの構成を、対応する構成に変更する。

【0106】

（第１の実施形態の第３の変形例）
次に、第１の実施形態の第３の変形例について説明する。上述した第１の実施形態、ならびに、第１の実施形態の第１および第２の変形例では、受光素子１０００のカソードから電圧Ｖｓを読み出して、インバータ１００２に供給する構成となっていた。これに対して、第１の実施形態の第３の変形例は、受光素子１０００のアノードから電圧Ｖｓを読み出して、インバータ１００２に供給する構成としている。

【0107】

図１８は、第１の実施形態の第３の変形例に係る素子制御部の構成の例を示す図である。この図１８に示される構成は、図１６に示した第１の実施形態の第２の変形例の構成に対応するものとして示している。

【0108】

図１８において、画素１０’は、受光素子１０１０と、ＮチャネルのＭＯＳトランジスタであるトランジスタ１０１１と、インバータ１００２と、を含む。受光素子１０１０は、上述の受光素子１０００と対応するもので、カソードが、上述した負電圧（－Ｖｂｄ）に絶対値が対応する正の電圧Ｖｂｄに電圧Ｖｅを加えた電圧（Ｖｂｄ＋Ｖｅ）に接続される。受光素子１０１０のアノードが、トランジスタ１０１１のドレインに接続される。トランジスタ１０１１のソースは、所定の電圧ＶＳＳに接続される。電圧ＶＳＳは、例えば接地電圧とすることができる。

【0109】

トランジスタ１０１１と受光素子１０１０のアノードとが接続される接続点から取り出された電圧Ｖｓがインバータ１００２に入力される。インバータ１００２は、電圧Ｖｓに対して閾値電圧Ｖｔｈによる閾値判定を行い、電圧Ｖｓが閾値電圧Ｖｔｈを跨いだと判定した場合に、出力信号Ｖｏ_ivを反転させる。

【0110】

素子制御部２００ｅは、ロジック回路２０１ｅと、遅延回路２１０₁および２１０₂’と、クエンチング手段１００３’と、リチャージ手段１００４’と、を含む。

【0111】

インバータ１００２から出力された出力信号Ｖｏ_ivは、遅延回路２１０₁に入力される。遅延回路２１０₁は、入力された信号をクロック信号ｃｋの立ち上がりのタイミングでラッチするＤ－ＦＦ回路である。遅延回路２１０₁から出力された出力信号Ｖｏ₁は、遅延回路２１０₂’に入力される。遅延回路２１０₂’は、クロック入力端が反転入力端とされ、入力された信号をクロック信号ｃｋの立ち下がりのタイミングでラッチするＤ－ＦＦ回路である。

【0112】

遅延回路２１０₁および２１０₂’から出力された各出力信号Ｖｏ₁およびＶｏ₂は、ロジック回路２０１ｅに入力される。ロジック回路２０１ｅは、ＮＡＮＤ回路２０１１および２０１２を含む。ＮＡＮＤ回路２０１１は、一方の入力端が、入力信号を反転させる反転入力端とされている。遅延回路２１０₂から出力される出力信号Ｖｏ₂が、ＮＡＮＤ回路２０１１の一方の入力端（反転入力端）と、ＮＡＮＤ回路２０１２の一方の入力端と、に入力される。また、遅延回路２１０₁から出力される出力信号Ｖｏ₁が、ＮＡＮＤ回路２０１１の他方の入力端（非反転入力端）と、ＮＡＮＤ回路２０１２の他方の入力端と、に入力される。

【0113】

ＮＡＮＤ回路２０１１は、一方の入力端に反転して入力された出力信号Ｖｏ₂と、他方の入力端に入力された出力信号Ｖｏ₁と、の論理積を、クエンチング手段１００３’の動作を制御する制御信号ｘｅｎ＿ｑとして出力する。また、ＮＡＮＤ回路２０１２は、一方および他方の入力端にそれぞれ入力された出力信号Ｖｏ₁およびＶｏ₂の論理積を、リチャージ手段１００４’を制御する制御信号ｘｅｎ＿ｒとして出力する。

【0114】

図１８の例では、クエンチング手段１００３’は、ＰチャネルのＭＯＳトランジスタであるトランジスタ２１１０を用いて構成される。トランジスタ２１１０のドレインが、受光素子１０１０のアノードと、トランジスタ１０１１のドレインと、が接続される接続点に接続される。トランジスタ２１１０のソースが電圧Ｖｅに接続される。トランジスタ２１１０のゲートに、制御信号ｘｅｎ＿ｑが入力される。

【0115】

また、図１８の例では、リチャージ手段１００４’は、ＰチャネルのＭＯＳトランジスタであるトランジスタ２１１１と、ＮチャネルのＭＯＳトランジスタであるトランジスタ２１１２と、を用いて構成される。トランジスタ２１１２のソースには、所定のバイアス電圧Ｖｂｎが供給される。トランジスタ２１１２のドレインがトランジスタ２１１１のドレインに接続され、トランジスタ２１１２のドレインとトランジスタ２１１１のドレインとが接続される接続点に、トランジスタ１０１１のゲートが接続される。トランジスタ２１１１のソースが電圧Ｖｅに接続される。トランジスタ２１１１および２１１２のゲートには、制御信号ｘｅｎ＿ｒがそれぞれ入力される。

【0116】

この図１８に示す構成における動作は、当該構成に対応する図１６の構成における動作と同様となる。したがって、図１８の動作として、図１６の構成に対応する図１７のタイミングチャートを用いて説明した動作を適用できるので、ここでの説明を省略する。このように、本開示の技術は、受光素子１０１０のアノードから電圧Ｖｓを読み出す構成にも適用可能なものである。

【0117】

第１の実施形態の第３の変形例においても、上述した第１の実施形態と同様に、クエンチング動作およびリチャージ動作に対する遅延量は、クロック信号ｃｋに基づき決定され、当該遅延量に対する画素１０’毎のばらつきを抑制することができる。また、当該遅延量がクロック信号ｃｋに基づき決定されるため、当該遅延量に対する各要素のＰＶＴ変動や外来ノイズなど影響を抑制することができる。したがって、第１の実施形態の第３の変形例を適用することで、受光素子１０１０の動作をより安定的に制御することが可能となる。

【0118】

［第２の実施形態］
次に、本開示の第２の実施形態について説明する。上述した第１の実施形態およびその各変形例では、クエンチング動作およびリチャージ動作を、それぞれ、クロック信号ｃｋに同期させたアクティブ方式により実行していた。これに対して、第２の実施形態では、クエンチング動作をパッシブ方式により実行し、リチャージ動作を、クロック信号ｃｋに同期させたアクティブ方式により実行する。

【0119】

図１９は、第２の実施形態に係る素子制御部の構成の例を示す図である。図１９に示す構成は、例えば図１０に示した第１の実施形態の構成に対して、アクティブ方式によるクエンチング動作に関する構成が省略されている。より具体的には、図１９に示される素子制御部２００ｆにおいて、図１０の構成に対してクエンチング手段１００３（トランジスタ２１１）が省略されている。

【0120】

また、ロジック回路２０１ｆは、図１０のロジック回路２０１ａに対して、クエンチング手段１００３を制御する制御信号ｅｎ＿ｑを出力するためのＡＮＤ回路２００１が省略されている。遅延回路２１０２から出力される出力信号Ｖｏ２がＡＮＤ回路２００２の一方の入力端に入力される。また、遅延回路２１０１から出力される出力信号Ｖｏ１がＡＮＤ回路２００２の他方の入力端に入力される。ＡＮＤ回路２００２の出力は、リチャージ手段１００４に含まれるトランジスタ２１２および２１３の各ゲートに入力される。

【0121】

図２０は、第１の実施形態に係る、図１９の構成による動作の例を示すタイミングチャートである。図２０において、横軸は時間を示し、縦方向に、クロック信号ｃｋ、電圧Ｖｓ、出力信号Ｖｏ_iv、Ｖｏ₁およびＶｏ₂、ならびに、制御信号ｅｎ＿ｒをそれぞれ示している。

【0122】

図２０に示されるように、時点ｔ₃₀にて受光素子１０００に光子が入射される前の初期状態において、電圧Ｖｓはハイ状態とされ、この電圧Ｖｓがインバータ１００２で反転され、インバータ１００２の出力信号Ｖｏ_ivがロー状態とされ、遅延回路２１０₁および２１０₂それぞれの出力信号Ｖｏ₁およびＶｏ₂がロー状態とされる。制御信号ｅｎ＿ｒは、出力信号Ｖｏ₁およびＶｏ₂がそれぞれロー状態であるので、ロー状態とされる。

【0123】

図２０において、時点ｔ₃₀にて受光素子１０００に光子が入射されると、アバランシェ増倍により受光素子１０００に電流が流れ、それに伴い電圧Ｖｓが降下する。電圧Ｖｓがインバータ１００２における閾値電圧Ｖｔｈを時点ｔ₃₁で跨ぐと、インバータ１００２は、出力信号Ｖｏ_ivを反転させ、ハイ状態とする。出力信号Ｖｏ_ivのハイ状態は、クロック信号ｃｋの次の立ち上がりタイミング（時点ｔ₃₂）で遅延回路２１０₁にラッチされ、遅延回路２１０₁の出力信号Ｖｏ₁がハイ状態とされる。すなわち、遅延回路２１０₁は、インバータ１００２から出力された出力信号Ｖｏ_ivをクロック信号ｃｋに従い遅延させる。

【0124】

遅延回路２１０₁の出力信号Ｖｏ₁は、次のクロック信号ｃｋの立ち上がりのタイミング（時点ｔ₃₃）で遅延回路２１０₂にラッチされ、遅延回路２１０₂の出力信号Ｖｏ₂がハイ状態とされる。すなわち、遅延回路２１０₂は、遅延回路２１０₁でクロック信号ｃｋに従い遅延させたインバータ１００２の出力信号Ｖｏ_ivを、クロック信号ｃｋに従いさらに遅延させる。

【0125】

ここで、受光素子１０００におけるアバランシェ増倍によりトランジスタ１００１を介して流れる電流に応じて、トランジスタ１００１のソース－ドレイン間抵抗により電圧降下が発生する。この電圧降下により、受光素子１０００に掛かる電圧が電圧（－Ｖｄｂ）まで下がり、パッシブ方式によるクエンチング動作が実行される。

【0126】

時点ｔ₃₃で遅延回路２１０₂の出力信号Ｖｏ₂がハイ状態とされると、出力信号Ｖｏ₁およびＶｏ₂がそれぞれハイ状態となる。これにより、ＡＮＤ回路２００２から出力される制御信号ｅｎ＿ｒがハイ状態とされ、リチャージ手段１００４において、トランジスタ２１２がオフ状態、トランジスタ２１３がオン状態となる。これにより、トランジスタ１００１のゲートがロー状態となってトランジスタ１００１がオン状態となり、時点ｔ₃₃において、受光素子１０００が電圧Ｖｅにて充電されるリチャージ動作（Ｒｅｃｈａｒｇｅ）が実行される。

【0127】

リチャージ動作により受光素子１０００に対する充電が開始されると、充電量に応じて電圧Ｖｓが上昇する。インバータ１００２は、電圧Ｖｓが閾値電圧Ｖｔｈを跨ぐと（時点ｔ₃₄）、出力信号Ｖｏ_ivを反転させて、ロー状態とする。図２０の例では、出力信号Ｖｏ_ivが反転する時点ｔ₃₄は、リチャージ動作が開始された時点ｔ₃₃の後のタイミングとなっている。

【0128】

クロック信号ｃｋの次の立ち上がりのタイミング（時点ｔ₃₅）で、遅延回路２１０₁の出力信号Ｖｏ₁がロー状態とされる。一方、遅延回路２１０₂の出力信号Ｖｏ₂は、この時点ｔ₃₅ではハイ状態であるので、ＡＮＤ回路２００２から出力される制御信号ｅｎ＿ｒは、ロー状態とされる。すなわち、この時点ｔ₃₅において制御信号ｅｎ＿ｑおよびｅｎ＿ｒがそれぞれロー状態となり、各トランジスタ２１１、２１２および２１３が初期状態となる（Ｒｅｓｅｔ）。

【0129】

クロック信号ｃｋの次の立ち上がりのタイミング（時点ｔ₃₆）で、遅延回路２１０₂の出力信号Ｖｏ₂がロー状態とされる。

【0130】

なお、上述では、遅延回路２１０₁の出力信号Ｖｏ₁がロー状態となった時点ｔ₃₅で、リセット動作に係る各トランジスタ２１２および２１３を初期状態としているが、これはこの例に限定されない。すなわち、各トランジスタ２１２および２１３を初期状態とするタイミングは、電圧Ｖｓのセトリング時間に応じて異なるタイミングとすることができる。一例として、リチャージ動作が時点ｔ₃₅からクロック信号ｃｋの次の立ち上がりの時点ｔ₃₆までの間に完了する場合、各トランジスタ２１２および２１３の初期化を時点ｔ₃₆において行うことが考えられる。この場合、ロジック回路２０１ｆの構成を、対応する構成に変更する。

【0131】

この第２の実施形態の構成では、クロック信号ｃｋに同期させた強制的なクエンチング動作を行わないため、上述した第１の実施形態に係る構成に対して、クエンチング動作に時間を要する。したがって、第２の実施形態に係る構成において、受光素子１０００に光子が入射されてからリチャージ動作が完了するために要する時間は、リチャージ動作をパッシブ方式により実行する場合に比べて短時間で済むが、上述した上述した第１の実施形態に係る構成と比較して、長時間を要する。

【0132】

一方で、第２の実施形態に係る構成は、アクティブ方式によるクエンチング動作を実行するための構成（例えば図１１におけるトランジスタ２１１およびＡＮＤ回路２００１）を省略することができる。したがって、上述した第１の実施形態に係る構成と比較して、より簡易な構成にて実現可能である。また、これにより、実装時の回路面積を、第１の実施形態に係る構成と比較して、より小さくすることが可能である。

【0133】

また、第２の実施形態においても、上述した第１の実施形態などと同様に、リチャージ動作に対する遅延量は、クロック信号ｃｋに基づき決定され、当該遅延量に対する画素１０毎のばらつきを抑制することができる。また、当該遅延量がクロック信号ｃｋに基づき決定されるため、当該遅延量に対する各要素のＰＶＴ変動や外来ノイズなど影響を抑制することができる。したがって、第２の実施形態を適用することで、受光素子１０００の動作をより安定的に制御することが可能となる。

【0134】

［第３の実施形態］
次に、本開示の第３の実施形態について説明する。第３の実施形態は、本開示に係る素子制御部を、複数の画素１０に共通して設ける例である。図２１は、第３の実施形態に係る構成の例を示す図である。図２１の例では、第１の実施形態にて説明した素子制御部２００ａを第３の実施形態に適用した例について示している。

【0135】

図２１において、各画素１０のインバータ１００２から出力された各出力信号Ｖｏ_ivがＯＲ回路１０３０に入力される。ＯＲ回路１０３０の出力は、素子制御部２００ａの遅延回路２１０₁の入力端に入力される。遅延回路２１０₁は、ＯＲ回路１０３０から入力された出力信号Ｖｏ_ivをクロック信号ｃｋの立ち上がりのタイミングでラッチし、クロック信号ｃｋの次の立ち上がりのタイミングで、出力信号Ｖｏ₁を出力する。出力信号Ｖｏ₁は、遅延回路２１０₂の入力端に入力される。遅延回路２１０₂は、入力された出力信号Ｖｏ₁をラッチし、クロック信号ｃｋの次の立ち上がりのタイミングで出力信号Ｖｏ₂を出力する。

【0136】

遅延回路２１０₁から出力された出力信号Ｖｏ₁と、遅延回路２１０₂から出力された出力信号Ｖｏ₂と、がロジック回路２０１ａに入力される。ロジック回路２０１ａは、図１０および図１１などを用いて説明したように、出力信号Ｖｏ１およびＶｏ２に基づき、クエンチング動作を制御するための制御信号ｅｎ＿ｑと、リチャージ動作を制御するための制御信号ｅｎ＿ｒと、を生成し、各画素１０に供給する。

【0137】

なお、図２１の例では、説明のため、制御信号ｅｎ＿ｑが省略されると共に、制御信号ｅｎ＿ｒが信号ＲＣＨＧとして示されている。

【0138】

信号ＲＣＨＧは、各画素１０に共通して供給される。各画素１０において、信号ＲＣＨＧに応じて、図示を省略するリチャージ手段１００４によりトランジスタ１００１の動作が制御され、各受光素子１０００に対するリチャージ動作が実行される。

【0139】

図２１に示す構成では、ＯＲ回路１０３０は、各画素１０のうち時間的に最も先に光子が入射された画素１０のインバータ１００２から出力された出力信号Ｖｏ_ivを出力する。したがって、インバータ１００２の出力信号Ｖｏ_ivをＯＲ回路１０３０に入力する各画素１０は、各画素１０のうち時間的に最も先に光子が入射された画素１０に同期して、クエンチング動作およびリチャージ動作が実行される。

【0140】

このように、クエンチング動作およびリチャージ動作を制御する制御信号を複数の画素１０で共有することで、素子制御部２００ａの数が少なくて済み、実装の際の回路面積を削減することが可能である。

【0141】

なお、図２１に示される各画素１０において、受光素子１０００は、結合部１０２０を介して、画素１０に含まれる他の要素（例えばトランジスタ１００１およびインバータ１００２）と分離した構成とすることができる。図２２は、第３の実施形態に適用可能な、クエンチング動作およびリチャージ動作を制御する制御信号を２画素×２画素の４つの画素１０で共有する場合において、画素１０を受光チップ２０とロジックチップ２１（それぞれ図６参照）とに分離して構成する例を示す図である。

【0142】

図２２の例では、上述した図６と同様に、受光チップ２０の下面と、ロジックチップ２１の上面と、が貼り合わされる構造とされる。各受光素子１０００は、各受光素子１０００において光子が入射される面が受光チップ２０の上面に配置される。一方、例えば素子制御部２００ａと、各画素１０に含まれるトランジスタ１００１およびインバータ１００２と、クエンチング手段１００３と、リチャージ手段１００４と、が、ロジックチップ２１上の回路部１０４０に配置される。

【0143】

受光素子１０００のカソードおよびアノードが、チップ間接続１０５０を行う各接続部１０５１および１０５２を介して、回路部１０４０に接続される。このとき、受光素子１０００のカソードを回路部１０４０に接続する接続部１０５１は、上述した結合部１０２０と対応する。結合部１０２０は、例えばＣＣＣ(Copper-Copper Connection)を適用すると好ましい。

【0144】

このような構成において、クエンチング動作およびリチャージ動作を制御する制御信号を複数の画素１０で共有することで、例えば各受光素子１０００の受光チップ２０上の配置位置それぞれに１対１に対応するロジックチップ２１上の回路部１０４０における各領域に、素子制御部２００ａを配置する必要が無くなる。これにより、回路部１０４０におけるレイアウトに余裕を持たせることが可能となる。これは、例えば各受光素子１０００の受光面が小面積化し、各受光素子１０００をより高密度に配置可能となった場合などにおいて、ロジックチップ２１におけるレイアウト設計などを容易とすることが可能となる。

【0145】

［第４の実施形態］
次に、本開示の第４の実施形態について説明する。第４の実施形態は、例えば図３～図６を用いて説明した、本開示の技術が適用される測距装置１を、単層の半導体チップ上に形成する例である。図２３は、第４の実施形態に係る測距装置に適用可能な受光ＩＣ(Integrated Circuit)の構成の例を示す図である。

【0146】

図２３において、第４の実施形態に係る受光ＩＣ１２００は、例えば図１の受光部３０２に対応するもので、図３および図４を用いて説明した測距装置１の構成を含む。受光ＩＣ１２００は、単層の半導体チップ上に、画素アレイ部１００と、周辺回路部１１００と、ロジック部１１０１と、Ｉ／Ｏ(Input/Output)部１１０２とが配置されて構成される。

【0147】

画素アレイ部１００は、上述したように、行列状に配置された複数の画素１０を含む。図２３の例では、例えば、各画素１０と、素子制御部２００ａと、クエンチング手段１００３と、リチャージ手段１００４と、が画素アレイ部１００に含まれるものとして示している。素子制御部２００ａは、各画素１０に設けてもよいし、複数の画素１０毎に１つの素子制御部２００ａを設ける構成でもよい。

【0148】

ロジック部１１０１は、例えば図４の測距処理部１０１に対応する。例えば、ロジック部１１０１は、画素アレイ部１００から例えば画素１０毎に供給される各出力信号Ｖｏ₂を、画素１０に含まれる受光素子１０００に光が受光されたタイミングを示す時間情報に変換する。ロジック部１１０１は、さらに、各出力信号Ｖｏ₂が変換された時間情報に基づきヒストグラムを生成し、生成したヒストグラムのデータに基づき所定の演算を行い、例えば距離情報を算出する。ロジック部１１０１で算出された距離情報は、例えば図４のＩ／F１０６に対応するＩ／Ｏ部１１０２を介して、出力データとして受光ＩＣ１２００の外部に出力される。

【0149】

図２３において、周辺回路部１１００は、図４に示したクロック生成部１０４に対応するクロック生成部１１１０を含む。クロック生成部１１１０は、上述したクロック信号ｃｋを生成し、生成したクロック信号ｃｋを、経路１１２０を介して受光ＩＣ１２００の各部に供給する。さらに、周辺回路部１１００は、例えば図４に示した画素制御部１０２と、全体制御部１０３と、発光タイミング制御部１０５と、を含む。周辺回路部１１００は、これらクロック生成部１１１０と、図４に示した画素制御部１０２と、全体制御部１０３と、発光タイミング制御部１０５と、を含めて、受光ＩＣ１２００上にレイアウトされる。

【0150】

このように、第４の実施形態では、受光ＩＣ１２００上に、クロック生成部１１１０と、画素アレイ部１００と、が配置され、クロック生成部１１１０で生成されたクロック信号ｃｋが画素アレイ部１００に供給される。画素アレイ部１００において、クロック信号ｃｋは、各画素１０に対応する各素子制御部２００ａに供給される。

【0151】

各画素１０において、受光素子１０００のクエンチング動作およびリチャージ動作がクロック信号ｃｋに基づき制御される。そのため、クエンチング動作およびリチャージ動作をアナログ素子により遅延させる場合と比較して、アナログ遅延の遅延量に対するＰＶＴ変動対策のような構成が不要となる。また、外来ノイズの影響も抑制されるため、例えば受光素子１０００から取り出される電圧Ｖｓのダイナミックレンジの変動を抑えることが可能である。したがって、第４の実施形態を適用することで、受光素子１０００の動作をより安定的に制御することが可能となり、より高精度に測距を実行可能にできる。

【0152】

［第５の実施形態］
次に、本開示の第５の実施形態として、本開示の第１の実施形態およびその各変形例、第２の実施形態、第３の実施形態、ならびに、第４の実施形態の適用例について説明する。図２４は、第５の実施形態による、上述の第１の実施形態およびその各変形例、第２の実施形態、第３の実施形態、ならびに、第４の実施形態を適用可能な測距装置１を使用する使用例を示す図である。

【0153】

上述した測距装置１は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。

【0154】

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置。
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置。
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置。
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置。
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置。
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置。
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置。
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置。

【0155】

［本開示に係る技術のさらなる適用例］
（移動体への適用例）
本開示に係る技術は、さらに、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボットといった各種の移動体に搭載される装置に対して適用されてもよい。

【0156】

図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

【0157】

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、および統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、および車載ネットワークＩ／Ｆ（インタフェース）１２０５３が図示されている。

【0158】

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、および、車両の制動力を発生させる制動装置等の制御装置として機能する。

【0159】

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

【0160】

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット１２０３０は、例えば、受信した画像に対して画像処理を施し、画像処理の結果に基づき物体検出処理や距離検出処理を行う。

【0161】

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

【0162】

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

【0163】

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。

【0164】

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

【0165】

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

【0166】

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声および画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２およびインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイおよびヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

【0167】

図２６は、撮像部１２０３１の設置位置の例を示す図である。図２６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４および１２１０５を有する。

【0168】

撮像部１２１０１、１２１０２、１２１０３、１２１０４および１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドアおよび車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１および車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１および１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

【0169】

なお、図２６には、撮像部１２１０１～１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２および１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２および１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１～１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

【0170】

撮像部１２１０１～１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１～１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

【0171】

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１～１２１０４から得られた距離情報を基に、撮像範囲１２１１１～１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

【0172】

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１～１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

【0173】

撮像部１２１０１～１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１～１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１～１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１～１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

【0174】

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、上述した上述の第１の実施形態およびその各変形例、第２の実施形態、第３の実施形態、ならびに、第４の実施形態を適用可能な測距装置１を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より安定的に測距を実行することが可能となる。

【0175】

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

【0176】

なお、本技術は以下のような構成も取ることができる。
（１）
所定の電位に充電された状態で入射された光子に応じてアバランシェ増倍が発生して電流が流れ、リチャージ電流により該状態に戻る受光素子と、
前記電流を検出し、該電流が閾値を跨いだ場合に出力信号を反転させる検出部と、
前記検出部により検出された前記反転のタイミングをクロックに従い遅延させる遅延部と、
前記受光素子の動作を、前記遅延部に遅延された前記反転のタイミングに基づき制御する制御部と、
を備える計測装置。
（２）
前記制御部は、
前記受光素子に対する前記リチャージ電流の供給を、前記遅延部に遅延された前記反転のタイミングに基づき制御する
前記（１）に記載の計測装置。
（３）
前記制御部は、
前記受光素子における前記アバランシェ増倍の発生を、前記遅延部に遅延された前記反転のタイミングに基づき制御する
前記（１）または（２）に記載の計測装置。
（４）
前記遅延部は、
前記反転のタイミングを前記クロックに従い遅延させる第１の遅延部と、
前記第１の遅延部により遅延された前記反転のタイミングを前記クロックに従いさらに遅延させる第２の遅延部と、
を含み、
前記制御部は、
前記第１の遅延部に遅延された前記反転のタイミングと、前記第２の遅延部によりさらに遅延された前記反転のタイミングと、に基づき前記受光素子の動作を制御する
前記（１）乃至（３）の何れかに記載の計測装置。
（５）
前記第１の遅延部は、
前記クロックの立ち上がりおよび立ち下がりのうち一方に従い前記反転のタイミングを遅延させ、
前記第２の遅延部は、
前駆クロックの立ち上がりおよび立ち下がりのうち前記一方と異なる他方に従い、前記第１の遅延部により遅延された前記反転のタイミングをさらに遅延させる
前記（４）に記載の計測装置。
（６）
前記第２の遅延部は、
前記第１の遅延部により遅延された前記反転のタイミングを、さらに、前記クロックに従い順次に遅延させる複数の第３の遅延部を含み、
前記制御部は、
前記第１の遅延部により遅延された前記反転のタイミングと、前記複数の第３の遅延部のうち１つの遅延部によりさらに遅延された前記反転のタイミングと、に基づき前記受光素子の動作を制御する
前記（４）に記載の計測装置。
（７）
第１の基板と、該第１の基板が積層される第２の基板と、を含み、
前記受光素子が前記第１の基板に配置され、
前記検出部と、前記遅延部と、前記制御部と、が前記第２の基板に配置される
前記（１）乃至（６）の何れかに記載の計測装置。
（８）
前記受光素子は、
それぞれ独立して光子が入射される複数の素子が配列される素子アレイとして構成され、
前記制御部は、
前記複数の素子それぞれの動作を、該複数の素子に含まれる２以上の素子毎に共通に制御する
前記（１）乃至（７）の何れかに記載の計測装置。
（９）
前記２以上の素子それぞれに１対１で対応する２以上の前記検出部のそれぞれに検出された２以上の前記反転のタイミングのうち時系列上で最も先に検出された前記反転のタイミングに基づき、前記２以上の素子それぞれの動作を制御する
前記（８）に記載の計測装置。
（１０）
前記受光素子は、単一光子アバランシェダイオードである
前記（１）乃至（９）の何れかに記載の計測装置。
（１１）
所定の電位に充電された状態で入射された光子に応じてアバランシェ増倍が発生して電流が流れ、リチャージ電流により該状態に戻る受光素子と、
前記電流を検出し、該電流が閾値を跨いだ場合に出力信号を反転させる検出部と、
前記検出部により検出された前記反転のタイミングをクロックに従い遅延させる遅延部と、
前記受光素子の動作を、前記遅延部に遅延された前記反転のタイミングに基づき制御する制御部と、
光源が発光した発光タイミングから、前記受光素子が受光した受光タイミングまで、の時間を計測して計測値を取得する時間計測部と、
前記計測値のヒストグラムを生成するヒストグラム生成部と、
前記ヒストグラムに基づき被測定物までの距離を演算する演算部と、
を備える測距装置。
（１２）
前記制御部は、
前記受光素子に対する前記リチャージ電流の供給を、前記遅延部に遅延された前記反転のタイミングに基づき制御する
前記（１１）に記載の測距装置。
（１３）
前記制御部は、
前記受光素子における前記アバランシェ増倍の発生を、前記遅延部に遅延された前記反転のタイミングに基づき制御する
前記（１１）または（１２）に記載の測距装置。
（１４）
前記遅延部は、
前記反転のタイミングを前記クロックに従い遅延させる第１の遅延部と、
前記第１の遅延部により遅延された前記反転のタイミングを前記クロックに従いさらに遅延させる第２の遅延部と、
を含み、
前記制御部は、
前記第１の遅延部に遅延された前記反転のタイミングと、前記第２の遅延部によりさらに遅延された前記反転のタイミングと、に基づき前記受光素子の動作を制御する
前記（１１）乃至（１３）の何れかに記載の測距装置。
（１５）
前記第１の遅延部は、
前記クロックの立ち上がりおよび立ち下がりのうち一方に従い前記反転のタイミングを遅延させ、
前記第２の遅延部は、
前駆クロックの立ち上がりおよび立ち下がりのうち前記一方と異なる他方に従い、前記第１の遅延部により遅延された前記反転のタイミングをさらに遅延させる
前記（１４）に記載の測距装置。
（１６）
前記第２の遅延部は、
前記第１の遅延部により遅延された前記反転のタイミングを、さらに、前記クロックに従い順次に遅延させる複数の第３の遅延部を含み、
前記制御部は、
前記第１の遅延部により遅延された前記反転のタイミングと、前記複数の第３の遅延部のうち１つの遅延部によりさらに遅延された前記反転のタイミングと、に基づき前記受光素子の動作を制御する
前記（１４）に記載の測距装置。
（１７）
第１の基板と、該第１の基板が積層される第２の基板と、を含み、
前記受光素子が前記第１の基板に配置され、
前記検出部と、前記遅延部と、前記制御部と、が前記第２の基板に配置される
前記（１１）乃至（１６）の何れかに記載の測距装置。
（１８）
前記受光素子は、
それぞれ独立して光子が入射される複数の素子が配列される素子アレイとして構成され、
前記制御部は、
前記複数の素子それぞれの動作を、該複数の素子に含まれる２以上の素子毎に共通に制御する
前記（１１）乃至（１７）の何れかに記載の測距装置。
（１９）
前記２以上の素子それぞれに１対１で対応する２以上の前記検出部のそれぞれに検出された２以上の前記反転のタイミングのうち時系列上で最も先に検出された前記反転のタイミングに基づき、前記２以上の素子それぞれの動作を制御する
前記（１８）に記載の測距装置。
（２０）
前記受光素子は、単一光子アバランシェダイオードである
前記（１１）乃至（１９）の何れかに記載の測距装置。
（２１）
光源と、
前記光源が発光する発光タイミングを制御する光源制御部と、
所定の電位に充電された状態で入射された光子に応じてアバランシェ増倍が発生して電流が流れ、リチャージ電流により該状態に戻る受光素子と、
前記電流を検出し、該電流が閾値を跨いだ場合に出力信号を反転させる検出部と、
前記検出部により検出された前記反転のタイミングをクロックに従い遅延させる遅延部と、
前記受光素子の動作を、前記遅延部に遅延された前記反転のタイミングに基づき制御する制御部と、
前記発光タイミングから、前記受光素子が受光した受光タイミングまで、の時間を計測して計測値を取得する時間計測部と、
前記計測値のヒストグラムを生成するヒストグラム生成部と、
前記ヒストグラムに基づき被測定物までの距離を演算する演算部と、
前記演算部で演算された前記距離を示し情報を記憶する記憶部と、
を備える電子機器。
（２２）
前記制御部は、
前記受光素子に対する前記リチャージ電流の供給を、前記遅延部に遅延された前記反転のタイミングに基づき制御する
前記（２１）に記載の電子機器。
（２３）
前記制御部は、
前記受光素子における前記アバランシェ増倍の発生を、前記遅延部に遅延された前記反転のタイミングに基づき制御する
前記（２１）または（２２）に記載の電子機器。
（２４）
前記遅延部は、
前記反転のタイミングを前記クロックに従い遅延させる第１の遅延部と、
前記第１の遅延部により遅延された前記反転のタイミングを前記クロックに従いさらに遅延させる第２の遅延部と、
を含み、
前記制御部は、
前記第１の遅延部に遅延された前記反転のタイミングと、前記第２の遅延部によりさらに遅延された前記反転のタイミングと、に基づき前記受光素子の動作を制御する
前記（２１）乃至（２３）の何れかに記載の電子機器。
（２５）
前記第１の遅延部は、
前記クロックの立ち上がりおよび立ち下がりのうち一方に従い前記反転のタイミングを遅延させ、
前記第２の遅延部は、
前駆クロックの立ち上がりおよび立ち下がりのうち前記一方と異なる他方に従い、前記第１の遅延部により遅延された前記反転のタイミングをさらに遅延させる
前記（２４）に記載の電子機器。
（２６）
前記第２の遅延部は、
前記第１の遅延部により遅延された前記反転のタイミングを、さらに、前記クロックに従い順次に遅延させる複数の第３の遅延部を含み、
前記制御部は、
前記第１の遅延部により遅延された前記反転のタイミングと、前記複数の第３の遅延部のうち１つの遅延部によりさらに遅延された前記反転のタイミングと、に基づき前記受光素子の動作を制御する
前記（２４）に記載の電子機器。
（２７）
第１の基板と、該第１の基板が積層される第２の基板と、を含み、
前記受光素子が前記第１の基板に配置され、
前記検出部と、前記遅延部と、前記制御部と、が前記第２の基板に配置される
前記（２１）乃至（２６）の何れかに記載の電子機器。
（２８）
前記受光素子は、
それぞれ独立して光子が入射される複数の素子が配列される素子アレイとして構成され、
前記制御部は、
前記複数の素子それぞれの動作を、該複数の素子に含まれる２以上の素子毎に共通に制御する
前記（２１）乃至（２７）の何れかに記載の電子機器。
（２９）
前記２以上の素子それぞれに１対１で対応する２以上の前記検出部のそれぞれに検出された２以上の前記反転のタイミングのうち時系列上で最も先に検出された前記反転のタイミングに基づき、前記２以上の素子それぞれの動作を制御する
前記（２８）に記載の電子機器。
（３０）
前記受光素子は、単一光子アバランシェダイオードである
前記（２１）乃至（２９）の何れかに記載の電子機器。
（３１）
所定の電位に充電された状態で入射された光子に応じてアバランシェ増倍が発生して電流が流れ、リチャージ電流により該状態に戻る受光素子の該電流を検出し、該電流が閾値を跨いだ場合に出力信号を反転させる検出ステップと、
前記検出ステップにより検出された前記反転のタイミングをクロックに従い遅延させる遅延ステップと、
前記受光素子の動作を、前記遅延ステップにより遅延された前記反転のタイミングに基づき制御する制御ステップと、
を有する計測方法。

【符号の説明】

【0177】

１ 測距装置
２ 光源部
３ 記憶部
６ 電子機器
１０，１０’ 画素
２０ 受光チップ
２１ ロジックチップ
１００ 画素アレイ部
２００ａ，２００ｃ，２００ｄ，２００ｅ，２００ｆ，４００ 素子制御部
２０１ａ，２０１ｃ，２０１ｄ，２０１ｅ，２０１ｆ ロジック回路
２１０₁，２１０₂，２１０₂’，２１０₃ 遅延回路
２１１，２１２，２１３，１００１ トランジスタ
４１０，１００２ インバータ
１０００ 受光素子
１００３，１００３’ クエンチング手段
１００４，１００４’ リチャージ手段
１０３０ ＯＲ回路
１１２０ 経路
１２００ 受光ＩＣ
２００１，２００２ ＡＮＤ回路
２００３ セレクタ
２０１１，２０１２ ＮＡＮＤ回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図8C】

【図8D】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】