(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-05-22
(45)【発行日】2024-05-30
(54)【発明の名称】距離測定のためのイメージセンサ
(51)【国際特許分類】
H04N 25/76 20230101AFI20240523BHJP
H04N 25/779 20230101ALI20240523BHJP
G01S 17/89 20200101ALI20240523BHJP
【ＦＩ】
H04N25/76
H04N25/779
G01S17/89
【請求項の数】
25
(21)【出願番号】P 2020019531
(22)【出願日】2020-02-07
(65)【公開番号】P2020137117
(43)【公開日】2020-08-31
【審査請求日】2022-12-13
(31)【優先権主張番号】10-2019-0016358
(32)【優先日】2019-02-12
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100091214
【弁理士】
【氏名又は名称】大貫 進介
(72)【発明者】
【氏名】金 大允
(72)【発明者】
【氏名】▲ぺ▼ 明漢
(72)【発明者】
【氏名】吉 ▲みん▼▲そん▼
(72)【発明者】
【氏名】金 黎明
(72)【発明者】
【氏名】柳 賢錫
【審査官】三沢 岳志
(56)【参考文献】
【文献】国際公開第２０１５／１１９２４３（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１３／０２０１１６７（ＵＳ，Ａ１）
【文献】特開２０１３－１９５３０６（ＪＰ，Ａ）
【文献】国際公開第２０１８／１０１１８７（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／７６
Ｈ０４Ｎ ２５／７７９
Ｇ０１Ｓ １７／８９
(57)【特許請求の範囲】
【請求項1】
フォトゲート信号に応答し、光信号に対応するピクセル信号をそれぞれ出力する複数のピクセルと、前記フォトゲート信号を生成し、前記複数のピクセルそれぞれに提供するフォトゲート信号生成器と、を含み、
前記フォトゲート信号生成器は、
基準クロック信号からそれぞれ一定時間だけ遅延された遅延クロック信号を出力する第１遅延回路と、
前記基準クロック信号からそれぞれ一定時間だけ遅延された遅延クロック信号を出力する第２遅延回路と、を含み、
前記複数のピクセルそれぞれが、前記第１遅延回路から出力された遅延クロック信号、及び前記第２遅延回路から出力された遅延クロック信号のうち、前記フォトゲート信号生成器によって選択された遅延クロック信号を前記フォトゲート信号として受信することを特徴とするイメージセンサ。
【請求項2】
前記第１遅延回路は、前記基準クロック信号を受信し、前記第２遅延回路は、前記第１遅延回路から出力された遅延クロック信号を受信することを特徴とする請求項１に記載のイメージセンサ。
【請求項3】
前記第１遅延回路及び前記第２遅延回路それぞれは、直列に連結される複数のバッファを含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項4】
前記第１遅延回路及び前記第２遅延回路それぞれは、遅延ロックループ（ＤＬＬ）を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項5】
前記複数のピクセルは、複数のカラム、及び複数のロウに配置され、前記複数のピクセルのうち同一カラムに配置されるピクセルは、同一フォトゲート信号を受信することを特徴とする請求項１に記載のイメージセンサ。
【請求項6】
前記複数のピクセルのうち第１カラムに配置されるピクセルは、前記第１遅延回路から出力される遅延クロック信号を、前記フォトゲート信号として受信し、前記複数のピクセルのうち第２カラムに配置されるピクセルは、前記第２遅延回路から出力される遅延クロック信号を、前記フォトゲート信号として受信することを特徴とする請求項５に記載のイメージセンサ。
【請求項7】
前記第１カラム及び前記第２カラムは、互いに隣接するように配置されることを特徴とする請求項６に記載のイメージセンサ。
【請求項8】
前記複数のピクセルは、第１フレームにおいては、前記第１遅延回路から出力された遅延クロック信号を、前記フォトゲート信号として受信し、
前記第１フレームに続く第２フレームにおいては、前記第２遅延回路から出力された遅延クロック信号を、前記フォトゲート信号として受信することを特徴とする請求項１に記載のイメージセンサ。
【請求項9】
前記複数のピクセルがピクセル信号をそれぞれ出力する各フレームは、前記複数のピクセルが前記フォトゲート信号に応答し、前記光信号に対応する光電荷を蓄積する第１積分区間及び第２積分区間を含み、前記複数のピクセルは、
前記第１積分区間において、前記第１遅延回路から出力された遅延クロック信号を、前記フォトゲート信号として受信し、
前記第２積分区間において、前記第２遅延回路から出力された遅延クロック信号を、前記フォトゲート信号として受信することを特徴とする請求項１に記載のイメージセンサ。
【請求項10】
前記第１積分区間の長さ、及び前記第２積分区間の長さは、互いに同一であることを特徴とする請求項９に記載のイメージセンサ。
【請求項11】
前記複数のピクセルは、第１グループ及び第２グループを含み、前記第１グループのピクセルは、前記第１遅延回路から出力された遅延クロック信号を、前記フォトゲート信号として受信し、
前記第２グループのピクセルは、前記第２遅延回路から出力された遅延クロック信号を、前記フォトゲート信号として受信することを特徴とする請求項１に記載のイメージセンサ。
【請求項12】
前記複数のピクセルのうち１つのカラムに含まれるピクセルのうち一部は、前記第１グループを構成し、他の一部は、前記第２グループを構成することを特徴とする請求項１１に記載のイメージセンサ。
【請求項13】
フレーム内で、フォトゲート信号に応答し、光信号に対応するピクセル信号をそれぞれ出力する複数のピクセルと、前記フォトゲート信号を生成し、前記複数のピクセルそれぞれに提供するフォトゲート信号生成器と、を含み、
前記フォトゲート信号生成器は、
基準クロック信号からそれぞれ一定時間だけ遅延された第１遅延クロック信号及び第２遅延クロック信号を出力する第１遅延回路と、
前記基準クロック信号からそれぞれ一定時間だけ遅延された第１遅延クロック信号及び第２遅延クロック信号を出力する第２遅延回路と、
前記第１遅延回路から出力された第１遅延クロック信号、及び前記第２遅延回路から出力された第１遅延クロック信号のうちから選択された第１選択クロック信号を、前記フォトゲート信号として出力する第１選択器と、
前記第１遅延回路から出力された第２遅延クロック信号、及び前記第２遅延回路から出力された第２遅延クロック信号のうちから選択された第２選択クロック信号を、前記フォトゲート信号として出力する第２選択器と、を含み、
前記第１遅延回路から出力された第２遅延クロック信号は、前記第１遅延回路から出力された第１遅延クロック信号より遅延された時間が長く、
前記第２遅延回路から出力された第２遅延クロック信号は、前記第２遅延回路から出力された第１遅延クロック信号より遅延された時間が短いことを特徴とするイメージセンサ。
【請求項14】
前記第１遅延回路及び前記第２遅延回路それぞれは、直列に連結される複数のバッファを含むことを特徴とする請求項１３に記載のイメージセンサ。
【請求項15】
第１フレームにおいて、前記第１選択器及び前記第２選択器は、前記第１遅延回路からそれぞれ出力された第１遅延クロック信号及び第２遅延クロック信号を選択し、前記第１フレームに続く第２フレームにおいて、前記第１選択器及び前記第２選択器は、前記第２遅延回路からそれぞれ出力された第１遅延クロック信号及び第２遅延クロック信号を選択することを特徴とする請求項１３に記載のイメージセンサ。
【請求項16】
前記フレームは、前記複数のピクセルが前記フォトゲート信号に応答し、前記光信号に対応する光電荷を蓄積する第１積分区間及び第２積分区間を含み、前記第１積分区間において、前記第１選択器及び前記第２選択器は、前記第１遅延回路からそれぞれ出力された第１遅延クロック信号及び第２遅延クロック信号を選択し、
前記第２積分区間において、前記第１選択器及び前記第２選択器は、前記第２遅延回路からそれぞれ出力された第１遅延クロック信号及び第２遅延クロック信号を選択することを特徴とする請求項１３に記載のイメージセンサ。
【請求項17】
前記フォトゲート信号生成器は、前記基準クロック信号を一定遅延時間だけ遅延させるバッファツリーをさらに含み、前記バッファツリーは、遅延された基準クロック信号を、前記第１遅延回路及び前記第２遅延回路に提供することを特徴とする請求項１３に記載のイメージセンサ。
【請求項18】
前記フォトゲート信号生成器は、前記第１選択クロック信号を受信し、一定遅延時間だけ遅延させる第１バッファツリー、及び前記第２選択クロック信号を受信し、一定遅延時間だけ遅延させる第２バッファツリーをさらに含むことを特徴とする請求項１３に記載のイメージセンサ。
【請求項19】
前記複数のピクセルは、複数のカラム、及び複数のロウに配置され、前記複数のカラムのうち少なくとも一部のカラムに配置されるピクセルは、前記第１バッファツリーを介し、前記第１選択クロック信号から同一遅延時間だけ遅延された信号を、前記フォトゲート信号として受信することを特徴とする請求項１８に記載のイメージセンサ。
【請求項20】
前記複数のピクセルのうち同一カラムに配置されるピクセルは、同一フォトゲート信号を受信することを特徴とする請求項１３に記載のイメージセンサ。
【請求項21】
フォトゲート信号に応答し、光信号に対応するピクセル信号をそれぞれ出力する複数のピクセルと、前記フォトゲート信号を生成し、前記複数のピクセルそれぞれに提供するフォトゲート信号生成器と、
前記複数のピクセルそれぞれから出力される前記ピクセル信号に基づいて、物体の深さ情報を獲得するリードアウト回路と、を含み、
前記フォトゲート信号生成器は、基準クロック信号から一定時間だけ遅延された第１遅延クロック信号を、前記フォトゲート信号として出力する第１遅延回路、及び前記基準クロック信号から一定時間だけ遅延された第２遅延クロック信号を、前記フォトゲート信号として出力する第２遅延回路を含み、
前記リードアウト回路は、前記第１遅延クロック信号に応答して出力された第１ピクセル信号及び前記第２遅延クロック信号に応答して出力された第２ピクセル信号を補間し、前記深さ情報を獲得することを特徴とするイメージセンサ。
【請求項22】
前記複数のピクセルそれぞれは、第１フレームにおいて、前記第１遅延クロック信号を、前記フォトゲート信号として受信し、前記第１ピクセル信号を出力し、
前記第１フレームに続く第２フレームにおいて、前記第２遅延クロック信号を、前記フォトゲート信号として受信し、前記第２ピクセル信号を出力することを特徴とする請求項２１に記載のイメージセンサ。
【請求項23】
前記複数のピクセルは、第１グループ及び第２グループを含み、前記第１グループのピクセルそれぞれは、前記第１遅延クロック信号を受信し、前記第１ピクセル信号を出力し、前記第２グループのピクセルそれぞれは、前記第２遅延クロック信号を受信し、前記第２ピクセル信号を出力することを特徴とする請求項２１に記載のイメージセンサ。
【請求項24】
前記複数のピクセルのうち同一カラムに含まれるピクセルは、前記第１グループ及び前記第２グループのうち同一グループを構成することを特徴とする請求項２３に記載のイメージセンサ。
【請求項25】
前記フォトゲート信号生成器は、前記基準クロック信号を一定遅延時間だけ遅延させるバッファツリーをさらに含み、前記バッファツリーは、遅延された基準クロック信号を、前記第１遅延回路及び前記第２遅延回路に提供することを特徴とする請求項２１に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサに係り、さらに詳細には、距離測定のためのイメージセンサに関する。
【背景技術】
【0002】
光飛行時間法（ＴｏＦ：time-of-flight）基盤のイメージセンサは、物体までの距離に係わる情報を測定することにより、物体に係わる三次元映像を生成することができる。ＴｏＦ基盤のイメージセンサは、光を物体に照射した後、物体から反射される光が受光されるまでの光飛行時間を測定し、物体までの距離に係わる情報を得ることができる。距離に係わる情報は、多様な要因によってノイズを含むので、正確な情報獲得のために、ノイズを最小化させるための努力が必要である。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の技術的課題は、読み出しノイズを低減させることができる距離測定のためのイメージセンサを提供することである。
【課題を解決するための手段】
【0004】
前記技術的課題を達成するための本発明の技術的思想によるイメージセンサは、フレーム内で、フォトゲート信号に応答し、光信号に対応するピクセル信号をそれぞれ出力する複数のピクセル、及びフォトゲート信号を生成し、複数のピクセルそれぞれに提供するフォトゲート信号生成器を含み、該フォトゲート信号生成器は、基準クロック信号からそれぞれ一定時間だけ遅延された遅延クロック信号を出力する第１遅延回路、及び基準クロック信号からそれぞれ一定時間だけ遅延された遅延クロック信号を出力する第２遅延回路を含み、複数のピクセルは、第１遅延回路から出力された遅延クロック信号、及び第２遅延回路から出力された遅延クロック信号のうち一つを、フォトゲート信号として選択的に受信することができる。
【0005】
前記技術的課題を達成するための本発明の技術的思想によるイメージセンサは、フレーム内で、フォトゲート信号に応答し、光信号に対応するピクセル信号をそれぞれ出力する複数のピクセル、及びフォトゲート信号を生成し、複数のピクセルそれぞれに提供するフォトゲート信号生成器を含み、該フォトゲート信号生成器は、基準クロック信号からそれぞれ一定時間だけ遅延された第１遅延クロック信号及び第２遅延クロック信号を出力する第１遅延回路；基準クロック信号からそれぞれ一定時間だけ遅延された第１遅延クロック信号及び第２遅延クロック信号を出力する第２遅延回路；第１遅延回路から出力された第１遅延クロック信号、及び前記第２遅延回路から出力された第１遅延クロック信号のうちから選択された第１選択クロック信号を、前記フォトゲート信号として出力する第１選択器；並びに第１遅延回路から出力された第２遅延クロック信号、及び第２遅延回路から出力された第２遅延クロック信号のうちから選択された第２選択クロック信号をフォトゲート信号として出力する第２選択器を含み、第１遅延回路から出力された第２遅延クロック信号は、第１遅延回路から出力された第１遅延クロック信号より遅延された時間が長く、第２遅延回路から出力された第２遅延クロック信号は、第２遅延回路から出力された第１遅延クロック信号より遅延された時間が短い。
【0006】
前記技術的課題を達成するための本発明の技術的思想によるイメージセンサは、フォトゲート信号に応答し、光信号に対応するピクセル信号をそれぞれ出力する複数のピクセル、フォトゲート信号を生成し、複数のピクセルそれぞれに提供するフォトゲート信号生成器、及び複数のピクセルそれぞれから出力される前記ピクセル信号に基づいて、物体の深さ情報を獲得するリードアウト回路を含み、該フォトゲート信号生成器は、基準クロック信号から一定時間だけ遅延された第１遅延クロック信号をフォトゲート信号として出力する第１遅延回路、及び基準クロック信号から一定時間だけ遅延された第２遅延クロック信号をフォトゲート信号として出力する第２遅延回路を含み、リードアウト回路は、第１遅延クロック信号に応答して出力された第１ピクセル信号、及び第２遅延クロック信号に応答して出力された第２ピクセル信号を補間し、前記深さ情報を獲得することができる。
【発明の効果】
【0007】
本発明によれば、読み出しノイズを低減させることができる距離測定のためのイメージセンサが提供される
【図面の簡単な説明】
【0008】
【図1】本開示の例示的な実施形態によるシステムに係わる概略的な構成図である。
【図2】本開示の例示的な実施形態によるシステムの例示的な動作について説明するための構成図である。
【図7】本開示の例示的実施形態によるイメージセンサのピクセルアレイに提供される第１フォトゲート信号について説明するための図面である。
【図8】ピクセルアレイに提供されるフォトゲート信号によって獲得される深さ情報を示すグラフである。
【図11A】本開示の例示的実施形態によるイメージセンサのピクセルアレイに提供される第１フォトゲート信号について説明するための図面である。
【図11B】本開示の例示的実施形態によるイメージセンサのピクセルアレイに提供される第１フォトゲート信号について説明するための図面である。
【図14】本開示の例示的実施形態によるフォトゲートコントローラの構造について説明するための図面である。
【図15】本開示の例示的実施形態によるフォトゲートコントローラの構造について説明するための図面である。
【発明を実施するための形態】
【0009】
図１は、本開示の例示的な実施形態によるシステムに係わる概略的な構成図である。図１を参照すれば、システム１５は、プロセッサ１９またはホストと通信して結合されるイメージングモジュール１７を含んでもよい。システム１５は、プロセッサ１９に連結され、イメージングモジュール１７から受信されるイメージデータのような情報を保存するメモリモジュール２０をさらに含んでもよい。一実施形態において、システム１５は、１つの半導体チップに集積され得る。一実施形態において、イメージングモジュール１７、プロセッサ１９及びメモリモジュール２０それぞれは、分離された別個の半導体チップによって具現されてもよい。一実施形態において、メモリモジュール２０は、１またはそれよりも多くのメモリチップを含んでもよい。一実施形態において、プロセッサ１９は、多重プロセッシングチップを含んでもよい。
【0010】
システム１５は、本開示の実施形態による距離測定のためのイメージセンサ応用のための低電力電子装置とし得る。システム１５は、ポータブルまたは固定式とし得る。システム１５のポータブル形態の例は、モバイル装置、携帯電話、スマートフォン、ユーザ装置（ＵＥ）、タブレット、デジタルカメラ、ラップトップコンピュータまたはデスクトップコンピュータ、電子スマート時計、Ｍ２Ｍ（machine-to-machine）通信装置、仮想現実（ＶＲ：virtual reality）装置またはモジュール、ロボットなどを含んでもよい。システム１５の固定式形態の例は、ビデオインターネットカフェのゲームコンソール、相互的ビデオターミナル、自動車、機械視野システム、産業用ロボット、仮想現実（ＶＲ）装置、自動車の運転手側実装カメラなどを含んでもよい。
【0011】
一実施形態において、イメージングモジュール１７は、光源２２及びイメージセンサ２４を含んでもよい。光源２２は、例えば、赤外線または可視光を発光するレーザダイオード（ＬＤ：laser diode）や発光ダイオード（ＬＥＤ：light emitting diode）、近赤外線レーザ（ＮＩＲ）、ポイント光源、白色ランプ及びモノクロメータ（monochromator）が組み合わされた単色（monochromatic）照明源、または他のレーザ光源の組み合わせとし得る。一実施形態において、光源２２は、８００ｎｍないし１，０００ｎｍの波長を有する赤外線を発光することができる。イメージセンサ２４は、ピクセルアレイ及び補助処理回路を含んでもよい。
【0012】
一実施形態において、プロセッサ１９は、汎用プロセッサである中央処理装置（ＣＰＵ）とし得る。一実施形態において、プロセッサ１９は、中央処理装置に加え、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ：digital signal processor）、グラフィックプロセッシングユニット（ＧＰＵ：graphic processing unit）、専用の注文型半導体（ＡＳＩＣ：特定用途向け集積回路）プロセッサなどをさらに含んでもよい。また、プロセッサ１９は、分散処理環境で動作する１より多くの中央処理装置を含んでもよい。一実施形態において、プロセッサ１９は、中央処理装置の機能にさらなる機能を有するシステム・オン・チップ（ＳｏＣ：system on chip）であってもよい。
【0013】
メモリモジュール２０は、例えば、ＳＤＲＡＭ（synchronous dynamic random access memory）のようなＤＲＡＭ（dynamic random access memory）、ＨＢＭ（high bandwidth memory）モジュール、またはＨＭＣ（hybrid memory cube）メモリモジュールのようなＤＲＡＭ基盤３ＤＳ（３－dimensional stack）メモリモジュールとし得る。メモリモジュール２０は、例えば、ＳＳＤ（solid state drive）、ＤＲＡＭモジュール、またはＳＲＡＭ（static random access memory）、ＰＲＡＭ（phase-change random access memory）、ＲＲＡＭ（登録商標（resistive random access memory））、ＣＢＲＡＭ（conductive-bridging ＲＡＭ）、ＭＲＡＭ（magnetic ＲＡＭ）、ＳＴＴ－ＭＲＡＭ（spin-transfer torque ＭＲＡＭ）のような半導体基盤のストレージであってもよい。
【0014】
図２は、本開示の例示的な実施形態によるシステムの例示的な動作について説明するための構成図である。図２を参照すれば、システム１５は、個別物体、またはシーン内の物体とし得る三次元物体２６に関するＺ軸における距離情報である物体の深さ情報を獲得するのに使用される。一実施形態において、該深さ情報は、イメージセンサ２４から受信されるスキャンデータに基づいて、プロセッサ１９によって計算されてもよいし、あるいはイメージセンサ２４で自立的に計算されてもよい。一実施形態において、該深さ情報は、プロセッサ１９により、三次元ユーザインターフェースの一部として使用され、システム１５のユーザが、ゲーム、またはシステム１５で実行される他のアプリケーションの一部として、三次元物体２６の三次元イメージとインタラクトするか、あるいは三次元物体２６の三次元イメージを使用することを可能にする。
【0015】
Ｘ軸は、システム１５の前面に沿った水平方向であり、Ｙ軸は、ページを外れる垂直方向であり、Ｚ軸は、システム１５から撮像対象の物体２６の方向に延ばされ得る。光源２２及びイメージセンサ２４の光軸は、深さ測定のために、Ｚ軸に平行である。
【0016】
光源２２は、矢印で図示されているように、三次元物体２６に送信光２８，２９を照射することができる。送信光２８，２９は、光放射の経路３０，３１に沿って放射され得る。
【0017】
投射レンズ３５は、発光素子３３からの送信光２８，２９を、物体２６の表面上の一点に集める円柱光学素子とし得る。例えば、投射レンズ３５は、凸状構造を有する集光レンズとし得るが、それに限定されるものではなく、投射レンズ３５のために、他形態の適切なレンズデザインが選択されてもよい。
【0018】
一実施形態において、発光素子３３は、赤外線または可視光を発光するレーザダイオード若しくは発光ダイオード、近赤外線レーザ、ポイント光源、白色ランプ及びモノクロメータが組み合わされた単色照明源、または他のレーザ光源の組み合わせとし得る。発光素子３３は、システム１５のハウジング内の一つの位置に固定され、ＸＹ方向に回転することができる。発光素子３３は、光制御器３４により、ＸＹ方向に制御可能であり、三次元物体２６のポイントスキャンを行うことができる。
【0019】
三次元物体２６で反射された反射光３６，３７は、収集経路３８，３９に沿って進行することができる。光収集経路を介して、反射光３６，３７を受信することにより、三次元物体２６の表面によって散乱されたり、表面から反射されたりする光子が移動することができる。図２において、矢印及び点線によって表示された多様な経路は、例示的なものである。図示された経路は、実際の光信号が進む具体的な経路を示すものであると限定されるものではない。
【0020】
照射された三次元物体２６から受信される反射光３６，３７は、イメージセンサ２４の収集レンズ４４を介して、ピクセルアレイ４２に集光される。投射レンズ３５と類似して、収集レンズ４４は、三次元物体２６から受信される反射光３６，３７をピクセルアレイ４２に集光させるガラス表面またはプラスチック表面の集光レンズ、または他の円柱光学素子とし得る。一実施形態において、収集レンズ４４は、凸状構造を有する集光レンズとし得るが、それに限定されるものではない。
【0021】
イメージセンサ２４は、光飛行時間（ＴＯＦ）を利用して、三次元物体２６に係わる距離情報である深さ情報を獲得することができる。送信光２８，２９に対する反射光３６，３７の位相差は、光の飛行時間に相応する。イメージセンサ２４は、前記位相差を計算することにより、三次元物体２６に係わる深さ情報を獲得することができる。
【0022】
ピクセルアレイ４２は、複数のピクセル２００を含み得る。複数のピクセル２００それぞれの構造は、図３を参照して詳細に説明する。一実施形態において、複数のピクセル２００それぞれが、ＴＯＦ方式で動作する深さセンサピクセル（depth sensor pixel）であってもよい。説明の便宜のために、３ｘ３ピクセルアレイ４２が図２に図示されているが、ピクセルアレイ４２に含まれた複数のピクセル２００の数は、多様に構成され得る。
【0023】
ピクセルアレイ４２は、異なるピクセルが異なる色の光を収集するＲＧＢピクセルアレイであってもよい。ピクセルアレイ４２は、例えば、赤外線（ＩＲ）遮断フィルタを有する二次元ＲＧＢセンサ、二次元赤外線（ＩＲ）センサ、二次元近赤外線（ＮＩＲ）センサ、二次元ＲＧＢＷセンサ、二次元ＲＧＢ－ＩＲセンサのような二次元センサとし得る。システム１５は、同一ピクセルアレイ４２を、三次元物体２６の三次元イメージング（深さ測定を含む）のためだけではなく、物体２６の二次元ＲＧＢカラー（または、物体を含むシーン）イメージングのためにも使用することができる。
【0024】
ピクセルアレイ４２は、受信された反射光３６，３７を、対応する電気信号、すなわち、ピクセル信号に変換することができ、該ピクセル信号は、リードアウト回路４６によって処理され、物体２６の三次元深さイメージが決定される。リードアウト回路４６は、ピクセルアレイ４２から出力されたピクセル信号に基づいて、イメージデータを生成することができる。例えば、リードアウト回路４６は、前記ピクセル信号に対して、アナログ・デジタル変換を行うアナログ・デジタル変換器を含んでもよく、前記ピクセル信号が変換されたデジタルピクセル信号を処理し、距離情報（深さ情報）を計算するイメージ信号プロセッサ（ＩＳＰ：image signal processor）を含んでもよい。一実施形態において、イメージ信号プロセッサは、イメージセンサ２４の外部に別個に構成されてもよい。
【0025】
タイミングコントローラ（Ｔ／Ｃ）５０は、イメージセンサ２４の構成要素（例えば、リードアウト回路４６、フォトゲートコントローラ１００及び／またはロウデコーダ４８）を制御することができる。フォトゲートコントローラ１００は、タイミングコントローラ５０の制御により、制御信号を生成し、制御信号をピクセルアレイ４２に伝送することができる。該制御信号は、ピクセル２００それぞれに含まれたトランジスタそれぞれを制御するための信号とし得る。該制御信号は、図３などを参照し、詳細に説明する。
【0026】
フォトゲートコントローラ１００は、ピクセル２００それぞれに含まれた転送トランジスタを制御するためのクロック信号を生成することができる。フォトゲートコントローラ１００は、基準クロック信号を生成する基準クロック信号生成器、基準クロック信号を受信し、一定時間（遅延時間）だけ遅延された遅延クロック信号をそれぞれ出力する第１遅延回路及び第２遅延回路を含んでもよい。フォトゲートコントローラ１００は、第１遅延回路から出力された遅延クロック信号、及び第２遅延回路から出力された遅延クロック信号のうち１つの遅延クロック信号を選択し、ピクセルアレイ４２の転送トランジスタに伝送することができる。
【0027】
本開示によるイメージセンサ２４は、第１遅延回路及び第２遅延回路を含むことにより、それぞれから出力される互いに異なる２個の遅延クロック信号のうち一つを選択的にピクセルアレイ４２に提供することができる。それぞれのピクセル２００の転送トランジスタに提供されるクロック信号の遅延時間が互いに異なることにより、発生する距離情報のノイズを低減させることができる。フォトゲートコントローラ１００の構成については、図４Ａなどを参照し、詳細に説明する。
【0028】
ロウデコーダ４８は、タイミングコントローラ５０から出力された複数のロウ制御信号をデコーディング（decoding）し、該デコーディング結果により、センサピクセルアレイ４２に含まれた複数のピクセル２００を、ロウ単位で駆動することができる。ロウデコーダ４８は、ロウドライバ（row driver）を含む概念でもある。
【0029】
プロセッサ１９は、光源２２及びイメージセンサ２４の動作を制御することができる。例えば、システム１５は、ユーザによって制御され、二次元イメージングモード及び三次元イメージングモードを切り換えるモードスイッチを具備することができる。ユーザがモードスイッチを利用し、二次元イメージングモードを選択するとき、プロセッサ１９は、イメージセンサ２４を活性化させ、二次元イメージングモードは、周辺光を利用するので、光源２２を活性化させない。
【0030】
ユーザがモードスイッチを利用し、三次元イメージングモードを選択するとき、プロセッサ１９は、光源２２及びイメージセンサ２４をいずれも活性化させることができる。リードアウト回路４６から受信される処理されたイメージデータは、プロセッサ１９により、メモリモジュール２０に保存され得る。プロセッサ１９は、ユーザによって選択された二次元イメージまたは三次元イメージを、システム１５の表示スクリーンに表示することができる。プロセッサ１９は、説明される多様な処理作業を遂行するソフトウェアまたはファームウェアでプログラムされ得る。一実施形態において、プロセッサ１９は、前述の機能の一部または全部を遂行するためのプログラム自在なハードウェア論理回路を含んでもよい。例えば、メモリモジュール２０は、プログラムコード、ルックアップテーブルまたは中間演算結果を保存し、プロセッサ１９をして当該機能を遂行させる。
【0031】
図３は、図２に図示されたピクセルの構造の例示的実施形態について説明するための図面である。図３を参照すれば、複数のピクセル２００それぞれは、フォトダイオードＰＤ、転送トランジスタＴＸ１，ＴＸ２、リセットトランジスタＲＸ１，ＲＸ２、ドライブトランジスタＤＸ１，ＤＸ２及び選択トランジスタＳＸ１，ＳＸ２を含んでもよい。一実施形態により、リセットトランジスタＲＸ１，ＲＸ２、ドライブトランジスタＤＸ１，ＤＸ２及び選択トランジスタＳＸ１，ＳＸ２のうち少なくとも一つが省略されてもよい。
【0032】
フォトダイオードＰＤは、例えば、反射された反射光３６，３７（図２）の強度によって可変される光電荷を生成することができる。すなわち、反射光３６，３７を電気信号に変換することができる。フォトダイオードＰＤは、光電変換素子の例として、フォトトランジスタ（photo transistor）、フォトゲート（photo gate）、ピンドフォトダイオード（ＰＰＤ：pinned photo diode）、及びそれらの組み合わせのうち少なくとも一つとし得る。
【0033】
第１転送トランジスタＴＸ１及び第２転送トランジスタＴＸ２のそれぞれは、フォトゲートコントローラ１００から出力される第１フォトゲート信号ＰＧＳ１及び第２フォトゲート信号ＰＧＳ２により、前記生成された光電荷を、第１フローティングディフュージョンノードＦＤ１及び第２フローティングディフュージョンノードＦＤ２にそれぞれ伝送することができる。第１フォトゲート信号ＰＧＳ１及び第２フォトゲート信号ＰＧＳ２は、同一周波数を有し、位相が異なるクロック信号とし得る。
【0034】
第１転送トランジスタＴＸ１は、第１フォトゲート信号ＰＧＳ１がハイレベルであるとき、フォトダイオードＰＤで生成された光電荷を、第１フローティングディフュージョンノードＦＤ１に伝送することができる。一方、第１転送トランジスタＴＸ１は、第１フォトゲート信号ＰＧＳ１がローレベルであるとき、フォトダイオードＰＤで生成された光電荷を、第１フローティングディフュージョンノードＦＤ１に伝送しない。また、第２転送トランジスタＴＸ２は、第２フォトゲート信号ＰＧＳ２がハイレベルであるとき、フォトダイオードＰＤで生成された光電荷を、第２フローティングディフュージョンノードＦＤ２に伝送することができ、第２フォトゲート信号ＰＧＳ２がローレベルであるとき、フォトダイオードＰＤで生成された光電荷を、第２フローティングディフュージョンノードＦＤ２に伝送しない。
【0035】
複数のピクセル２００は、２タップ（tap）ピクセル構造を有することができる。該２タップピクセル構造は、１つのピクセルが２個のタップを含む構造を意味し、ここで、タップは、外部光の照射により、ピクセル内で生成されて蓄積された光電荷を、位相別に区別して伝達することができる単位成分を示すことができる。該ピクセルは、２個のタップを利用し、０゜と１８０゜の位相について、そして９０゜と２７０゜の位相について伝送する方式を具現することができる。例えば、１つのピクセルは、第１転送トランジスタＴＸ１、第１リセットトランジスタＲＸ１、第１ドライブトランジスタＤＸ１及び第１選択トランジスタＳＸ１を含む第１タップ部、並びに第２転送トランジスタＴＸ２、第２リセットトランジスタＲＸ２、第２ドライブトランジスタＤＸ２及び第２選択トランジスタＳＸ２を含む第２タップ部を含んでもよい。第１タップ部は、０°位相について伝送するように構成される部分であり、第２タップ部は、１８０°位相について伝送するように構成される部分であるとすることができ、あるいは第１タップ部は、９０°位相について伝送するように構成される部分であり、第２タップ部は、２７０°位相について伝送するように構成される部分であるとすることができる。
【0036】
例えば、送信光２８，２９（図２）に対する反射光３６，３７の位相差を計算するために、第１転送トランジスタＴＸ１及び第２転送トランジスタＴＸ２には、一定周波数を有し、互いに９０°の位相差を有するクロック信号が提供される。
【0037】
一実施形態において、第１区間においては、第１フォトゲート信号ＰＧＳ１は、０°の位相を有するクロック信号であり、第２フォトゲート信号ＰＧＳ２は、第１フォトゲート信号ＰＧＳ１と１８０°の位相を有するクロック信号であるとし得る。また、第１区間に続く第２区間においては、第１フォトゲート信号ＰＧＳ１は、９０°の位相を有するクロック信号であり、第２フォトゲート信号ＰＧＳ２は、第１フォトゲート信号ＰＧＳ１と２７０°の位相を有するクロック信号であるとし得る。
【0038】
一実施形態において、複数のピクセル２００のうち一部に提供される第１フォトゲート信号ＰＧＳ１は、０°の位相を有するクロック信号であり、第２フォトゲート信号ＰＧＳ２は、第１フォトゲート信号ＰＧＳ１と１８０°の位相を有するクロック信号であるとし得る。一方、複数のピクセル２００のうち他の一部に提供される第１フォトゲート信号ＰＧＳ１は、９０°の位相を有するクロック信号であり、第２フォトゲート信号ＰＧＳ２は、第１フォトゲート信号ＰＧＳ１と２７０°の位相を有するクロック信号であるとし得る。
【0039】
図３においては、２タップ構造のピクセルを図示した。本開示は、それに限定されるものではなく、図３の２タップ構造のピクセルは、説明の便宜のために図示したものである。本開示によるイメージセンサは、１タップ構造のピクセル、２タップ構造のピクセル、３タップ構造のピクセル、及び４タップ構造のピクセルのうち少なくとも一つを含んでもよい。例えば、４タップ構造のピクセルの場合には、４個の転送トランジスタを含んでもよく、９０°の位相差がある４個のフォトゲート信号（例えば、０°、９０°、１８０°、２７０°）それぞれが、４個の転送トランジスタのうち対応する転送トランジスタに提供され得る。
【0040】
それぞれのフローティングディフュージョンノードＦＤ１，ＦＤ２に蓄積された光電荷による電荷により、第１ドライブトランジスタＤＸ１及び第２ドライブトランジスタＤＸ２は、それぞれ第１選択トランジスタＳＸ１及び第２選択トランジスタＳＸ２に、前記光電荷を増幅して伝送することができる。
【0041】
選択トランジスタＳＸ１，ＳＸ２は、ドレイン端子が、ドライブトランジスタＤＸ１，ＤＸ２のソース端子に連結され、フォトゲートコントローラ１００から出力されるそれぞれの選択制御信号ＳＥＬ１，ＳＥＬ２に応答し、カラムラインを介して、例えば、リードアウト回路４６（図２）に、それぞれのピクセル信号ＰＩＸＥＬ１，ＰＩＸＥＬ２を出力することができる。複数のピクセル２００それぞれは、一定時間、例えば、積分時間（integration time）の間、光電荷を蓄積し、該蓄積結果によって生成されたピクセル信号を出力することができる。
【0042】
リセットトランジスタＲＸ１，ＲＸ２は、フォトゲートコントローラ１００から出力されるそれぞれのリセット制御信号ＲＳ１，ＲＳ２により、それぞれのフローティングディフュージョンノードＦＤ１，ＦＤ２を電源電圧ＶＤＤにリセットすることができる。一実施形態において、例えば、ロウドライバ４８（図２）が、タイミングコントローラ５０の制御により、複数のピクセル２００に供給される制御信号ＲＳ１，ＲＳ２，ＳＥＬ１及びＳＥＬ２を生成することができる。
【0043】
【0044】
図４Ａを参照すれば、フォトゲートコントローラ１００は、基準クロック信号生成器１１０、第１遅延回路１２０＿１、第２遅延回路１２０＿２及び選択器１３０＿１～１３０＿４を含んでもよい。一実施形態において、第１遅延回路１２０＿１及び第２遅延回路１２０＿２それぞれは、複数のバッファを含むバッファチェーンを含んでもよい。一実施形態において、第１遅延回路１２０＿１及び第２遅延回路１２０＿２それぞれは、例えば、タイミングコントローラ５０（図２）によって制御される遅延ロックループ（delay-locked loop；ＤＬＬ）によって具現され得る。
【0045】
基準クロック信号生成器１１０は、基準クロック信号ＣＬＫ＿Ｒを生成することができる。基準クロック信号ＣＬＫ＿Ｒは、例えば、送信光２８，２９（図２）と同一周波数を有することができる。基準クロック信号ＣＬＫ＿Ｒは、それぞれ０°、９０°、１８０°、２７０°の位相を有する４個のクロック信号を含んでもよい。以下の図面に係わる説明においては、０°の位相を有するクロック信号に基づいて説明するが、以下の説明は、９０°、１８０°、２７０°の位相を有するクロック信号にも等しく適用されることができる。
【0046】
第１遅延回路１２０＿１は、基準クロック信号生成器１１０から基準クロック信号ＣＬＫ＿Ｒを受信し、一定遅延時間だけそれぞれ遅延された遅延クロック信号ＣＬＫａ＿１～ＣＬＫａ＿４を出力することができる。例えば、第１遅延クロック信号ＣＬＫａ＿１は、基準クロック信号ＣＬＫ＿Ｒから第１遅延時間ＤＴａ＿１だけ遅延され、第２遅延クロック信号ＣＬＫａ＿２は、基準クロック信号ＣＬＫ＿Ｒから第２遅延時間ＤＴａ＿２だけ遅延され、第３遅延クロック信号ＣＬＫａ＿３は、基準クロック信号ＣＬＫ＿Ｒから第３遅延時間ＤＴａ＿３だけ遅延され、第４遅延クロック信号ＣＬＫａ＿４は、基準クロック信号ＣＬＫ＿Ｒから第４遅延時間ＤＴａ＿４だけ遅延される。
【0047】
第２遅延回路１２０＿２は、基準クロック信号生成器１１０から基準クロック信号ＣＬＫ＿Ｒを受信し、一定遅延時間だけそれぞれ遅延された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４を出力することができる。例えば、第１遅延クロック信号ＣＬＫｂ＿１は、基準クロック信号ＣＬＫ＿Ｒから第１遅延時間ＤＴｂ＿１だけ遅延され、第２遅延クロック信号ＣＬＫｂ＿２は、基準クロック信号ＣＬＫ＿Ｒから第２遅延時間ＤＴｂ＿２だけ遅延され、第３遅延クロック信号ＣＬＫｂ＿３は、基準クロック信号ＣＬＫ＿Ｒから第３遅延時間ＤＴｂ＿３だけ遅延され、第４遅延クロック信号ＣＬＫｂ＿４は、基準クロック信号ＣＬＫ＿Ｒから第４遅延時間ＤＴｂ＿４だけ遅延される。
【0048】
一実施形態において、第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１と、第２遅延回路１２０＿２から出力された第１遅延クロック信号ＣＬＫｂ＿１は、互いに異なる位相だけ遅延される。
【0049】
選択器１３０＿１～１３０＿４は、第１遅延回路１２０＿１及び第２遅延回路１２０＿２それぞれから遅延クロック信号を受信し、一つを選択することができる。一実施形態において、第１選択器１３０＿１は、第１遅延回路１２０＿１から第１遅延クロック信号ＣＬＫａ＿１を受信し、第２遅延回路１２０＿２から第１遅延クロック信号ＣＬＫｂ＿１を受信することができる。第１選択器１３０＿１は、例えば、タイミングコントローラ５０（図２）から受信される第１選択信号Ｓ１に応答し、第１遅延回路１２０＿１から受信された第１遅延クロック信号ＣＬＫａ＿１、及び第２遅延回路１２０＿２から受信された第１遅延クロック信号ＣＬＫｂ＿１のうち１つの遅延クロック信号を選択することができ、第１選択クロック信号ＣＬＫｓ＿１を出力することができる。
【0050】
第２選択器１３０＿２ないし第４選択器１３０＿４の動作は、第１選択器１３０＿１に係わる前述の説明が適用される。従って、第２選択器１３０＿２は、タイミングコントローラ５０から受信される第２選択信号Ｓ２に応答し、第１遅延回路１２０＿１から受信された第２遅延クロック信号ＣＬＫａ＿２、及び第２遅延回路１２０＿２から受信された第２遅延クロック信号ＣＬＫｂ＿２のうち１つの遅延クロック信号を、第２選択クロック信号ＣＬＫｓ＿２として出力することができる。第３選択器１３０＿３は、タイミングコントローラ５０から受信される第３選択信号Ｓ３に応答し、第１遅延回路１２０＿１から受信された第３遅延クロック信号ＣＬＫａ＿３、及び第２遅延回路１２０＿２から受信された第３遅延クロック信号ＣＬＫｂ＿３のうち１つの遅延クロック信号を、第３選択クロック信号ＣＬＫｓ＿３として出力することができる。第４選択器１３０＿４は、タイミングコントローラ５０から受信される第４選択信号Ｓ４に応答し、第１遅延回路１２０＿１から受信された第４遅延クロック信号ＣＬＫａ＿４、及び第２遅延回路１２０＿２から受信された第４遅延クロック信号ＣＬＫｂ＿４のうち１つの遅延クロック信号を、第４選択クロック信号ＣＬＫｓ＿４として出力することができる。
【0051】
基準クロック信号ＣＬＫ＿Ｒが０°の位相を有するクロック信号であるとき、第１選択クロック信号ＣＬＫｓ＿１ないし第４選択クロック信号ＣＬＫｓ＿４それぞれは、例えば、互いに異なるピクセルの第１転送トランジスタＴＸ１（図３）に提供される、例えば、第１フォトゲート信号ＰＧＳ１（図３）とし得る。基準クロック信号ＣＬＫ＿Ｒが１８０°の位相を有するクロック信号であるとき、第１選択クロック信号ＣＬＫｓ＿１ないし第４選択クロック信号ＣＬＫｓ＿４それぞれは、例えば、互いに異なるピクセルの第２転送トランジスタＴＸ２（図３）に提供される、例えば、第２フォトゲート信号ＰＧＳ２（図３）とし得る。
【0052】
一実施形態において、第１選択クロック信号ＣＬＫｓ＿１ないし第４選択クロック信号ＣＬＫｓ＿４それぞれは、互いに異なるカラムに配置されたピクセルに提供され得る。第１選択クロック信号ＣＬＫｓ＿１ないし第４選択クロック信号ＣＬＫｓ＿４それぞれが提供されるピクセルに係わる説明は、図７などで後述する。
【0053】
図４Ｂを参照すれば、フォトゲートコントローラ１００ａは、基準クロック信号生成器１１０、第１遅延回路１２０＿１’、第２遅延回路１２０＿２’及び選択器１３０＿１～１３０＿４を含んでもよい。第１遅延回路１２０＿１’は、基準クロック信号ＣＬＫ＿Ｒを受信し、特定遅延時間（例えば、第５遅延時間）だけ遅延された第５遅延クロック信号ＣＬＫａ＿５を出力することができる。
【0054】
第２遅延回路１２０＿２’は、第１遅延回路１２０＿１’から第５遅延クロック信号ＣＬＫａ＿５を受信し、一定遅延時間だけそれぞれ遅延された遅延クロック信号ＣＬＫｂ＿１’～ＣＬＫｂ＿４’を出力することができる。例えば、第１遅延クロック信号ＣＬＫｂ＿１’は、第５遅延クロック信号ＣＬＫａ＿５から第１遅延時間ＤＴｂ＿１だけ遅延され、第２遅延クロック信号ＣＬＫｂ＿２’は、第５遅延クロック信号ＣＬＫａ＿５から第２遅延時間ＤＴｂ＿２だけ遅延され、第３遅延クロック信号ＣＬＫｂ＿３’は、第５遅延クロック信号ＣＬＫａ＿５から第３遅延時間ＤＴｂ＿３だけ遅延され、第４遅延クロック信号ＣＬＫｂ＿４’は、第５遅延クロック信号ＣＬＫａ＿５から第４遅延時間ＤＴｂ＿４だけ遅延される。
【0055】
図５は、図４Ａに図示された第１遅延回路及び第２遅延回路の例示的実施形態について説明するための回路図である。図６Ａ及び図６Ｂは、図５の第１遅延回路及び第２遅延回路から出力される遅延クロック信号の位相差について説明するためのタイミング図である。
【0056】
図５を参照すれば、第１遅延回路１２０＿１及び第２遅延回路１２０＿２それぞれは、直列に連結される複数のバッファで構成されたバッファチェーンを含んでもよい。第１遅延回路１２０＿１及び第２遅延回路１２０＿２に含まれたバッファとバッファとの間の互いに異なるノードから、第１遅延クロック信号ＣＬＫａ＿１，ＣＬＫｂ＿１ないし第４遅延クロック信号ＣＬＫａ＿４，ＣＬＫｂ＿４がそれぞれ出力される。第１遅延クロック信号ＣＬＫａ＿１，ＣＬＫｂ＿１ないし第４遅延クロック信号ＣＬＫａ＿４，ＣＬＫｂ＿４それぞれは、多数のバッファを介して伝達されるほど位相遅延時間が長くなる。一実施形態において、第１遅延回路１２０＿１から出力される第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４の位相差は、３６０°を超えない。また、一実施形態において、第２遅延回路１２０＿２から出力される第１遅延クロック信号ＣＬＫｂ＿１ないし第４遅延クロック信号ＣＬＫｂ＿４の位相差は、３６０°を超えない。
【0057】
図５及び図６Ａを参照すれば、第１遅延回路１２０＿１から出力される第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４は、第１遅延クロック信号ＣＬＫａ＿１から第４遅延クロック信号ＣＬＫａ＿４に行くほどだんだん遅延時間が長くなり、基準クロック信号ＣＬＫ＿Ｒとの位相差がだんだん大きくなる。例えば、第１遅延時間ＤＴａ＿１がＤＴ値を有する場合、第２遅延時間ＤＴａ＿２は、２ＤＴ値、第３遅延時間ＤＴａ＿３は、３ＤＴ値、第４遅延時間ＤＴａ＿４は、４ＤＴ値を有することができる。ただし、それは、説明の便宜のための例示であり、第２遅延時間ＤＴａ＿２ないし第４遅延時間ＤＴａ＿４が第１遅延時間ＤＴａ＿１の倍数になるところに、本開示が限定されるものではない。第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４それぞれが出力されるノード、及び第１遅延回路１２０＿１の回路構成により、第１遅延時間ＤＴａ＿１ないし第４遅延時間ＤＴａ＿４の長さは様々となり得る。
【0058】
図５及び図６Ｂを参照すれば、第１遅延回路１２０＿１と比較し、第２遅延回路１２０＿２から出力される第１遅延クロック信号ＣＬＫｂ＿１ないし第４遅延クロック信号ＣＬＫｂ＿４は、第１遅延クロック信号ＣＬＫｂ＿１から第４遅延クロック信号ＣＬＫｂ＿４に行くほど、だんだん遅延時間が短くなり、基準クロック信号ＣＬＫ＿Ｒとの位相差がだんだん小さくなる。例えば、第４遅延時間ＤＴｂ＿４がＤＴ値を有する場合、第３遅延時間ＤＴｂ＿３は、２ＤＴ値、第２遅延時間ＤＴｂ＿２は、３ＤＴ値、第１遅延時間ＤＴｂ＿１は、４ＤＴ値を有することができる。ただし、それは説明の便宜のための例示であり、第１遅延時間ＤＴｂ＿１ないし第３遅延時間ＤＴｂ＿３が第４遅延時間ＤＴｂ＿４の倍数になるところに、本開示が限定されるものではない。第１遅延クロック信号ＣＬＫｂ＿１ないし第４遅延クロック信号ＣＬＫｂ＿４それぞれが出力されるノード、及び第２遅延回路１２０＿２の回路構成により、第１遅延時間ＤＴｂ＿１ないし第４遅延時間ＤＴｂ＿４の長さは様々となり得る。
【0059】
図７は、本開示の例示的実施形態によるイメージセンサのピクセルアレイに提供される第１フォトゲート信号ＰＧＳ１について説明するための図面である。図８は、ピクセルアレイに提供されるフォトゲート信号によって獲得される深さ情報を示すグラフである。図７のフォトゲート信号は、図３の第１フォトゲート信号ＰＧＳ１であるとし得るが、第２フォトゲート信号ＰＧＳ２にも、同一説明が適用される。図７では、図４Ａなどでの符号と重複する説明について、説明を省略する。
【0060】
図７を参照すれば、ピクセルアレイ４２の一部は、４個のロウと４個のカラムとのマトリックス（matrix）形態に配列された１６個のピクセル２００を含んでもよい。本明細書においては、説明の便宜のために、４個のロウと４個のカラムとを含むピクセルアレイ４２の一部についてのみ説明するが、ピクセルアレイ４２に含まれた全てのロウ及びカラムは、同一方式で動作することができ、当該のロウ及びカラムそれぞれの個数は、多様に構成され得る。
【0061】
一実施形態において、ピクセルアレイ４２には、カラム単位で、同一クロック信号が第１フォトゲート信号ＰＧＳ１として提供され得る。例えば、第１カラムには、第１選択クロック信号ＣＬＫｓ＿１が提供され、第２カラムには、第２選択クロック信号ＣＬＫｓ＿２が提供され、第３カラムには、第３選択クロック信号ＣＬＫｓ＿３が提供され、第４カラムには、第４選択クロック信号ＣＬＫｓ＿４が提供される。
【0062】
第１カラムと連結される第１カラムラインを介して、第１ピクセル信号ＣＯＬ＿１が出力され、第２カラムと連結される第２カラムラインを介して、第２ピクセル信号ＣＯＬ＿２が出力され、第３カラムと連結される第３カラムラインを介して、第３ピクセル信号ＣＯＬ＿３が出力され、第４カラムと連結される第４カラムラインを介して、第４ピクセル信号ＣＯＬ＿４が出力される。複数のピクセル２００が、２タップピクセル構造を有する場合には、第１ピクセル信号ＣＯＬ＿１ないし第４ピクセル信号ＣＯＬ＿４それぞれは、図３のピクセル信号ＰＩＸＥＬ１，ＰＩＸＥＬ２を含み得る。ただし、本開示は、それに限定されるものではなく、複数のピクセル２００が、４タップピクセル構造を有する場合には、第１ピクセル信号ＣＯＬ＿１ないし第４ピクセル信号ＣＯＬ＿４それぞれは、４個の互いに異なるピクセル信号を含み得る。
【0063】
図５、図７及び図８を参照すれば、ピクセル２００それぞれは、第１フォトゲート信号ＰＧＳ１を利用して、反射光によって生成された電気的信号をサンプリングするので、第１フォトゲート信号ＰＧＳ１の位相が変わるにつれて、出力されるピクセル信号ＣＯＬ＿１～ＣＯＬ＿４の大きさが変化し得る。
【0064】
例えば、第１遅延回路１２０＿１（図４Ａ）から出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４が、それぞれ第１カラムないし第４カラムに、第１フォトゲート信号ＰＧＳ１として提供される場合には、第１カラムから第４カラムに行くほど、提供される第１フォトゲート信号ＰＧＳ１の位相遅延時間が長くなる。従って、深さが同一である平面を有する物体について、深さ情報を獲得しても、第１カラムから第４カラムに行くほど、深さが浅くなるように測定される結果が導き出される。すなわち、深さ測定に傾きが発生する。従って、発生した傾きを補正するためのキャリブレーション段階を、例えば、プロセッサ１９（図２）で別途に遂行しなければならない。
【0065】
一方、例えば、第２遅延回路１２０＿２（図４Ａ）から出力された第１遅延クロック信号ＣＬＫｂ＿１ないし第４遅延クロック信号ＣＬＫｂ＿４が、それぞれ第１カラムないし第４カラムに、第１フォトゲート信号ＰＧＳ１として提供される場合には、第１カラムから第４カラムに行くほど、提供される第１フォトゲート信号ＰＧＳ１の位相遅延時間が短くなる。従って、深さが同一である平面を有する物体について、深さ情報を獲得しても、第１カラムから第４カラムに行くほど、深さが深くなるように測定される結果が導き出される。すなわち、第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４を利用する場合と反対の測定傾きが発生する。従って、発生した傾きを補正するためのキャリブレーション段階をプロセッサ１９で別途に遂行しなければならない。
【0066】
また、例えば、基準クロック信号生成器１１０（図４Ａ）から、複数のバッファで構成されたバッファツリーを介して、同一位相遅延時間を有する遅延クロック信号を、第１フォトゲート信号ＰＧＳ１として、第１カラムないし第４カラムのそれぞれピクセルに提供する場合には、それぞれのピクセルに提供される第１フォトゲート信号ＰＧＳ１が活性化される時点が一致することになる。従って、それぞれのピクセルに、第１フォトゲート信号ＰＧＳ１を提供するために必要な電流の大きさが増大され、イメージセンサの負担が大きくなってしまう。また、電流の大きさが増大することにより、電圧降下の程度が大きくなることにより、イメージセンサ内部回路の誤動作を引き起こしてしまう。
【0067】
本開示によるイメージセンサは、第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４、及び第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４のうちから選択的にピクセルアレイ４２に提供し、それによるピクセル信号ＣＯＬ＿１～ＣＯＬ＿４を獲得することにより、それぞれのピクセル２００に提供されるクロック信号の位相遅延時間が互いに異なることによって発生する深さ情報のノイズを低減させることができる。すなわち、第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４を利用することによって発生する深さ傾きと、第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４を利用することによって発生する深さ傾きとを互いに相殺することができる。
【0068】
第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４、及び第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４のうちから選択的にピクセルアレイ４２に提供する方法に係わる詳細な説明は、図１０及び図１１などで後述する。
【0069】
図９は、図７の複数のピクセルに提供される第１フォトゲート信号について説明するためのタイミング図である。このとき、１つのフレームは、例えば、ピクセルアレイ４２（図７）について、光電荷蓄積、ピクセル信号の生成、及びリードアウトが１回完了するのに所要される時間に対応する。図９においては、ピクセルそれぞれに含まれた１つのタップ（第１タップ）に係わる動作として説明するが、以下の説明は、ピクセルそれぞれに含まれた他のタップのいずれにも適用される。また、図９においては、第１カラムに連結されたピクセルに提供される信号が図示されたが、第１カラム以外のカラム（例えば、第２カラムないし第４カラム）に連結されたピクセルに提供される信号にも適用される。
【0070】
図３及び図９を参照すれば、物体と、複数のピクセル２００との距離を測定することにおいて、積分（integration）区間の前に、リセット信号ＲＳ１が活性化され、複数のピクセル２００は、第１フローティングディフュージョンノードＦＤ１をリセットさせることができる。積分区間の間、物体に照射された送信光が物体によって反射され、例えば、反射光（ＲＸ）３６，３７（図２）として、複数のピクセル２００に逹する。このとき、該反射光（ＲＸ）を矩形波（square wave）として図示したが、それは、説明の便宜のためのものであり、反射光（ＲＸ）の波形は、多様に形成され得る。
【0071】
反射光（ＲＸ）に基づいて、光検出領域であるフォトダイオードＰＤにおいて、光電荷が発生する。積分区間の間、活性化区間（例えば、ハイレベル区間）、及び非活性化区間（例えば、ローレベル区間）を周期的に有する第１選択クロック信号ＣＬＫｓ＿１が第１カラムに、第１フォトゲート信号ＰＧＳ１として受信され得る。
【0072】
第１選択クロック信号ＣＬＫｓ＿１の活性化区間により、第１フレームにおいては、第１光電荷Ｑ１が、第１フローティングディフュージョンノードＦＤ１に保存され、第２フレームにおいては、第１選択クロック信号ＣＬＫｓ＿１の活性化区間により、第２光電荷Ｑ２が、第１フローティングディフュージョンノードＦＤ１に保存される。読み出し（read out）区間の前に、選択制御信号ＳＥＬ１が活性化され、第１フレームにおいては、第１光電荷Ｑ１に相応するピクセル信号ＣＯＬ＿１～ＣＯＬ＿４が生成され、第２フレームにおいては、第２光電荷Ｑ２に相応するピクセル信号ＣＯＬ＿１～ＣＯＬ＿４が生成される。
【0073】
図７及び図９を参照すれば、第１フレームにおいて、選択器１３０＿１～１３０＿４は、第１選択信号Ｓ１ないし第４選択信号Ｓ４に応答し、第１遅延回路１２０＿１から出力された遅延クロック信号ＣＬＫａ＿１～ＣＬＫａ＿４を選択することができる。すなわち、複数のピクセル２００には、フォトゲート信号として、第１遅延回路１２０＿１から出力された遅延クロック信号ＣＬＫａ＿１～ＣＬＫａ＿４が提供される。
【0074】
例えば、第１カラムには、第１選択クロック信号ＣＬＫｓ＿１として、第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１が提供される。第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１の活性化区間に相応する第１光電荷Ｑ１が、第１フローティングディフュージョン領域に蓄積され、第１光電荷Ｑ１に相応する第１ピクセル信号ＣＯＬ＿１が出力される。第２カラムないし第４カラムにも、第１カラムに係わる前述の説明が等しく適用される。
【0075】
一方、第２フレームにおいて、選択器１３０＿１～１３０＿４は、第１選択信号Ｓ１ないし第４選択信号Ｓ４に応答し、第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４を選択することができる。すなわち、複数のピクセル２００には、フォトゲート信号として、第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４が提供される。
【0076】
例えば、第１カラムには、第１選択クロック信号ＣＬＫｓ＿１として、第２遅延回路１２０＿２から出力された第１遅延クロック信号ＣＬＫｂ＿１が提供される。第２遅延回路１２０＿２から出力された第１遅延クロック信号ＣＬＫｂ＿１の活性化区間に相応する第２光電荷Ｑ２が、第１フローティングディフュージョン領域に蓄積され、第２光電荷Ｑ２に相応する第１ピクセル信号ＣＯＬ＿１が出力される。第２カラムないし第４カラムにも、第１カラムに係わる前述の説明が等しく適用される。
【0077】
例えば、リードアウト回路４６（図２）は、第１フレームでのピクセル信号ＣＯＬ＿１～ＣＯＬ＿４、及び第２フレームでのピクセル信号ＣＯＬ＿１～ＣＯＬ＿４を互いに補間する段階を遂行することができる。例えば、リードアウト回路４６は、第１フレームでのピクセル信号ＣＯＬ＿１～ＣＯＬ＿４、及び第２フレームでのピクセル信号ＣＯＬ＿１～ＣＯＬ＿４を平均し、光飛行時間（ＴＯＦ）を求めることができ、物体と、複数のピクセル２００との間の距離情報である物体の深さ情報を獲得することができる。
【0078】
本開示によるイメージセンサは、第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４を、第１フレームで利用し、第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４を、第２フレームで利用することができる。すなわち、第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４、及び第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４のうち、フレームによって選択的にピクセルアレイ４２に提供することにより、それぞれのカラムに提供されるクロック信号の位相遅延時間が互いに異なることによって発生する距離情報のノイズを低減させることができる。
【0079】
図１０は、図７の複数のピクセルに提供される第１フォトゲート信号について説明するためのタイミング図である。図１０においては、図９と重複する説明については、説明を省略する。図１０においては、第１カラムに連結されたピクセルに提供される信号が図示されたが、第１カラム以外のカラム（例えば、第２ないし第４カラム）に連結されたピクセルに提供される信号にも適用される。
【0080】
図７及び図１０を参照すれば、１つのフレームは、第１積分区間及び第２積分区間を含んでもよい。一実施形態において、第１積分区間の長さ、及び前記第２積分区間の長さは、互いに同一であるが、それに限定されるものではない。
【0081】
第１積分区間において、選択器１３０＿１～１３０＿４は、第１選択信号Ｓ１ないし第４選択信号Ｓ４に応答し、第１遅延回路１２０＿１から出力された遅延クロック信号ＣＬＫａ＿１～ＣＬＫａ＿４を選択することができる。すなわち、第１積分区間において、複数のピクセル２００には、フォトゲート信号として、第１遅延回路１２０＿１から出力された遅延クロック信号ＣＬＫａ＿１～ＣＬＫａ＿４が提供される。第１遅延回路１２０＿１から出力された遅延クロック信号ＣＬＫａ＿１～ＣＬＫａ＿４の活性化区間に相応する第１光電荷Ｑ１’が、第１フローティングディフュージョン領域に蓄積される。
【0082】
一方、第２積分区間において、選択器１３０＿１～１３０＿４は、第１選択信号Ｓ１ないし第４選択信号Ｓ４に応答し、第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４を選択することができる。複数のピクセル２００には、フォトゲート信号として、第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４が提供される。第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４の活性化区間に相応する第２光電荷Ｑ２’が、第１フローティングディフュージョン領域に蓄積される。
【0083】
読み出し区間の前に選択制御信号ＳＥＬ１が活性化され、第１光電荷Ｑ１’及び第２光電荷Ｑ２’が合算された電荷に相応するピクセル信号ＣＯＬ＿１～ＣＯＬ＿４が生成される。例えば、リードアウト回路４６（図２）は、第１光電荷Ｑ１’及び第２光電荷Ｑ２’がいずれも反映されたピクセル信号ＣＯＬ＿１～ＣＯＬ＿４を利用し、光飛行時間（ＴＯＦ）を求めることができ、物体と、複数のピクセル２００との間の距離情報を獲得することができる。
【0084】
本開示によるイメージセンサは、１つのフレームにおいて、第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４、及び第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４をいずれも利用することができる。従って、それぞれのカラムに提供されるクロック信号の位相遅延時間が互いに異なることによって発生する距離情報のノイズを低減させることができる。
【0085】
図１１Ａ及び図１１Ｂは、本開示の例示的実施形態によるイメージセンサのピクセルアレイに提供される第１フォトゲート信号ＰＧＳ１について説明するための図面である。図１１Ａ及び図１１Ｂのフォトゲート信号は、図３の第１フォトゲート信号ＰＧＳ１であるとし得るが、第２フォトゲート信号ＰＧＳ２にも同一説明が適用される。図１１Ａ及び図１１Ｂにおいては、図４Ａ及び図７での符号と重複する説明については、説明を省略する。
【0086】
図１１Ａを参照すれば、ピクセルアレイ４２は、２個のグループに区分される。一実施形態において、同一カラムに含まれるピクセルは、同一グループを構成することができる。例えば、奇数番目カラムを構成するピクセルは、第１グループＧ１を構成することができ、偶数番目カラムを構成するピクセルは、第２グループＧ２を構成することができる。
【0087】
第１グループＧ１には、例えば、第１遅延回路１２０＿１（図４Ａ）から出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４のうち少なくとも一つが提供される。例えば、第１グループＧ１において、第１カラムを構成するピクセルには、第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１が提供され、第１グループＧ１において、第３カラムを構成するピクセルには、第１遅延回路１２０＿１から出力された第３遅延クロック信号ＣＬＫａ＿３が提供されることができる。
【0088】
第２グループＧ２には、例えば、第２遅延回路１２０＿２（図４Ａ）から出力された第１遅延クロック信号ＣＬＫｂ＿１ないし第４遅延クロック信号ＣＬＫｂ＿４のうち少なくとも一つが提供される。例えば、第２グループＧ２において、第２カラムを構成するピクセルには、第２遅延回路１２０＿２から出力された第２遅延クロック信号ＣＬＫｂ＿２が提供され、第２グループＧ２において、第４カラムを構成するピクセルには、第２遅延回路１２０＿２から出力された第４遅延クロック信号ＣＬＫｂ＿４が提供される。
【0089】
例えば、リードアウト回路４６（図２）は、第１グループＧ１から出力されるピクセル信号、及び第２グループＧ２から出力されるピクセル信号を互いに補間し、物体と複数のピクセル２００との間の距離情報を獲得することができる。例えば、リードアウト回路４６は、互いに隣接したカラムから出力される第１ピクセル信号ＣＯＬ＿１及び第２ピクセル信号ＣＯＬ＿２を互いに補間し、第３ピクセル信号ＣＯＬ＿３及び第４ピクセル信号ＣＯＬ＿４を補間することができる。前記補間動作を介して、それぞれのカラムに提供されるクロック信号の位相遅延時間が互いに異なることによって発生する距離情報のノイズを低減させることができる。
【0090】
図１１Ｂを参照すれば、ピクセルアレイ４２は、２個のグループに区分され、このとき、同一カラムを構成するピクセルが同一グループを構成しない。例えば、奇数番目カラムを構成するピクセルのうち一部のピクセルと、偶数番目カラムを構成するピクセルのうち一部のピクセルとが１つのグループを構成することができる。
【0091】
第１グループＧ１には、第１遅延回路１２０＿１から出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４のうち少なくとも一つが提供される。第２グループＧ２には、第２遅延回路１２０＿２から出力された第１遅延クロック信号ＣＬＫｂ＿１ないし第４遅延クロック信号ＣＬＫｂ＿４のうち少なくとも一つが提供される。
【0092】
リードアウト回路４６は、第１グループＧ１から出力されるピクセル信号、及び第２グループＧ２から出力されるピクセル信号を互いに補間し、物体と複数のピクセル２００との間の距離情報を獲得することができる。例えば、リードアウト回路４６は、第１ピクセル信号ＣＯＬ＿１及び第２ピクセル信号ＣＯＬ＿２を互いに補間し、第３ピクセル信号ＣＯＬ＿３及び第４ピクセル信号ＣＯＬ＿４を互いに補間することができる。前記補間動作を介して、それぞれのカラムに提供されるクロック信号の位相遅延時間が互いに異なることによって発生する距離情報のノイズを低減させることができる。
【0093】
図１２Ａ及び図１３Ａそれぞれは、図４Ａ及び図４Ｂに図示された第１遅延回路及び第２遅延回路の一実施形態について説明するための回路図である。図１２Ｂは、図１２Ａに図示された第１遅延回路及び第２遅延回路からピクセルアレイに提供されるフォトゲート信号によって獲得される深さ情報を示すグラフである。図１３Ｂは、図１３Ａに図示された第１遅延回路及び第２遅延回路からピクセルアレイに提供されるフォトゲート信号によって獲得される深さ情報を示すグラフである。
【0094】
図７、図１２Ａ及び図１２Ｂを参照すれば、第１遅延回路１２０＿１ａは、直列に連結される複数のバッファによってそれぞれ構成された第１バッファチェーン１２０＿１＿１及び第２バッファチェーン１２０＿１＿２を含んでもよい。第１バッファチェーン１２０＿１＿１から、第１遅延クロック信号ＣＬＫａ＿１及び第２遅延クロック信号ＣＬＫａ＿２が出力され、第２バッファチェーン１２０＿１＿２から、第３遅延クロック信号ＣＬＫａ＿３及び第４遅延クロック信号ＣＬＫａ＿４が出力される。
【0095】
一実施形態において、第１遅延回路１２０＿１ａから出力される第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４のうち少なくとも２個は、互いに位相が同一であるとし得る。例えば、第１バッファチェーン１２０＿１＿１から出力される第１遅延クロック信号ＣＬＫａ＿１及び第２遅延クロック信号ＣＬＫａ＿２のうち少なくとも一つと、第２バッファチェーン１２０＿１＿２から出力される第３遅延クロック信号ＣＬＫａ＿３及び第４遅延クロック信号ＣＬＫａ＿４のうち少なくとも一つは、互いに位相が同一であるとし得る。
【0096】
第２遅延回路１２０＿２ａは、直列に連結される複数のバッファでそれぞれ構成された第１バッファチェーン１２０＿２＿１及び第２バッファチェーン１２０＿２＿２を含んでもよい。例えば、第１バッファチェーン１２０＿２＿１から、第１遅延クロック信号ＣＬＫｂ＿１及び第２遅延クロック信号ＣＬＫｂ＿２が出力され、第２バッファチェーン１２０＿２＿２から、第３遅延クロック信号ＣＬＫｂ＿３及び第４遅延クロック信号ＣＬＫｂ＿４が出力される。
【0097】
一実施形態において、第２遅延回路１２０＿２ａから出力される第１遅延クロック信号ＣＬＫｂ＿１ないし第４遅延クロック信号ＣＬＫｂ＿４のうち少なくとも２個は、互いに位相が同一であるとし得る。例えば、第１バッファチェーン１２０＿２＿１から出力される第１遅延クロック信号ＣＬＫｂ＿１及び第２遅延クロック信号ＣＬＫｂ＿２のうち少なくとも一つと、第２バッファチェーン１２０＿２＿２から出力される第３遅延クロック信号ＣＬＫｂ＿３及び第４遅延クロック信号ＣＬＫｂ＿４のうち少なくとも一つは、互いに位相が同一であるとし得る。
【0098】
ピクセル２００それぞれは、第１フォトゲート信号として提供される第１選択クロック信号ＣＬＫｓ＿１ないし第４選択クロック信号ＣＬＫｓ＿４を利用して、反射光によって生成された電気信号をサンプリングするので、第１選択クロック信号ＣＬＫｓ＿１ないし第４選択クロック信号ＣＬＫｓ＿４の位相が変わるにつれて、出力されるピクセル信号ＣＯＬ＿１～ＣＯＬ＿４の大きさが変化し得る。例えば、基準クロック信号ＣＬＫ＿Ｒからの位相差が大きくなるほど、距離が近く測定される。
【0099】
本開示によるイメージセンサは、第１遅延回路１２０＿１ａから出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４、及び第２遅延回路１２０＿２ａから出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４のうちから選択的にピクセルアレイ４２に提供することができる。該イメージセンサは、第１遅延回路１２０＿１ａから出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４を提供して得たピクセル信号、及び第２遅延回路１２０＿２ａから出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４を提供して得たピクセル信号を互いに補間し、物体までの距離を検出することができる。従って、それぞれのピクセルに提供されるフォトゲート信号の位相遅延時間が互いに異なることによって発生する深さ情報のノイズを低減させることができる。第１遅延回路１２０＿１ａから出力された第１遅延クロック信号ＣＬＫａ＿１ないし第４遅延クロック信号ＣＬＫａ＿４、及び第２遅延回路１２０＿２ａから出力された遅延クロック信号ＣＬＫｂ＿１～ＣＬＫｂ＿４のうちから選択し、ピクセルアレイ４２に提供する方法は、図９、図１０、図１１Ａ及び図１１Ｂでの説明が適用される。
【0100】
図７、図１３Ａ及び図１３Ｂを参照すれば、第１遅延回路１２０＿１ｂは、少なくとも１つのバッファ１２０＿１＿３をさらに含んでもよい。第１遅延回路１２０＿１ｂの第２バッファチェーン１２０＿１＿２は、少なくとも１つのバッファ１２０＿１＿３を介して、基準クロック信号ＣＬＫ＿Ｒを受信するので、第１バッファチェーン１２０＿１＿１に比べ、相対的に遅延された遅延クロック信号ＣＬＫａ＿３、ＣＬＫａ＿４を出力することができる。
【0101】
第２遅延回路１２０＿２ｂは、少なくとも１つのバッファ１２０＿２＿３をさらに含んでもよい。第２遅延回路１２０＿２ｂの第１バッファチェーン１２０＿２＿１は、少なくとも１つのバッファ１２０＿２＿３を介して、基準クロック信号ＣＬＫ＿Ｒを受信するので、第２バッファチェーン１２０＿２＿２に比べ、相対的に遅延された遅延クロック信号ＣＬＫｂ＿１、ＣＬＫｂ＿２を出力することができる。図１３Ａにおいては、第１遅延回路１２０＿１ｂ及び第２遅延回路１２０＿２ｂそれぞれが、１つのバッファ１２０＿１＿３，１２０＿２＿３を含むように図示されているが、本開示は、それに限定されるものではなく、第１遅延回路１２０＿１ｂ及び第２遅延回路１２０＿２ｂそれぞれは、複数のバッファをさらに含んでもよく、例えば、バッファツリーを含んでもよい。
【0102】
図１４及び図１５は、本開示の例示的実施形態によるフォトゲートコントローラの構造について説明するための図面である。図１４においては、図５に係わる説明と重複する説明については、省略する。図１５においては、図７に係わる説明と重複する説明については、省略する。
【0103】
図１４を参照すれば、フォトゲートコントローラは、バッファツリー１１５をさらに含んでもよい。バッファツリー１１５は、例えば、基準クロック信号生成器１１０（図４Ａ）から基準クロック信号ＣＬＫ＿Ｒを受信し、一定時間だけ遅延された基準クロック信号ＣＬＫ＿Ｒ’を、第１遅延回路１２０＿１ｃ及び第２遅延回路１２０＿２ｃに提供することができる。
【0104】
バッファツリー１１５は、複数のバッファを含んでもよい。バッファツリー１１５を介して、第１遅延回路１２０＿１ｃに提供される基準クロック信号ＣＬＫ＿Ｒ’と、バッファツリー１１５を介して、第２遅延回路１２０＿２ｃに提供される基準クロック信号ＣＬＫ＿Ｒ’は、基準クロック信号ＣＬＫ＿Ｒが、同一数のバッファを通過することにより、同一時間だけ遅延されたものであるとし得る。
【0105】
図１５を参照すれば、フォトゲートコントローラは、第１バッファツリー１４０＿１及び第２バッファツリー１４０＿２をさらに含んでもよい。第１バッファツリー１４０＿１は、第１選択器１３０＿１から第１選択クロック信号ＣＬＫｓ＿１を受信し、一定時間だけ遅延された第１選択クロック信号ＣＬＫｓ＿１’を、複数のカラムそれぞれに提供することができる。一実施形態において、第１バッファツリー１４０＿１は、隣接したカラム、例えば、第１カラム及び第２カラムに、一定時間だけ遅延された第１選択クロック信号ＣＬＫｓ＿１’を提供することができる。従って、第１カラム及び第２カラムには、実質的に同一に遅延された第１選択クロック信号ＣＬＫｓ＿１’がフォトゲート信号として提供される。
【0106】
第２バッファツリー１４０＿２は、第２選択器１３０＿２から第２選択クロック信号ＣＬＫｓ＿２を受信し、一定時間だけ遅延された第２選択クロック信号ＣＬＫｓ＿２’を、複数のカラムそれぞれに提供することができる。例えば、第２バッファツリー１４０＿２は、遅延された第２選択クロック信号ＣＬＫｓ＿２’を、互いに隣接したカラム、例えば、第３カラム及び第４カラムに提供することができる。従って、第３カラム及び第４カラムには、実質的に同一に遅延された第２選択クロック信号ＣＬＫｓ＿２’がフォトゲート信号として提供される。
【0107】
図１５での第１選択器１３０＿１及び第２選択器１３０＿２は、図９、図１０、図１１Ａ及び図１１Ｂにおいて説明された第１選択器１３０＿１及び第２選択器１３０＿２と同一に動作することができる。例えば、第１選択器１３０＿１及び第２選択器１３０＿２それぞれは、第１フレームにおいて、選択クロック信号ＣＬＫｓ＿１，ＣＬＫｓ＿２として、第１遅延回路１２０＿１から出力された遅延クロック信号ＣＬＫａ＿１，ＣＬＫａ＿２を選択することができ、第２フレームで選択クロック信号ＣＬＫｓ＿１，ＣＬＫｓ＿２として、第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１，ＣＬＫｂ＿２を選択することができる。または、例えば、第１選択器１３０＿１及び第２選択器１３０＿２それぞれは、第１積分区間において、選択クロック信号ＣＬＫｓ＿１，ＣＬＫｓ＿２として、第１遅延回路１２０＿１から出力された遅延クロック信号ＣＬＫａ＿１，ＣＬＫａ＿２を選択することができ、第２積分区間において、選択クロック信号ＣＬＫｓ＿１，ＣＬＫｓ＿２として、第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿１，ＣＬＫｂ＿２を選択することもできる。または、例えば、第１選択器１３０＿１は、第１選択クロック信号ＣＬＫｓ＿１として、第１遅延回路１２０＿１から出力された遅延クロック信号ＣＬＫａ＿１を選択することができ、第２選択器１３０＿２は、第２選択クロック信号ＣＬＫｓ＿２として、第２遅延回路１２０＿２から出力された遅延クロック信号ＣＬＫｂ＿２を選択することもできる。
【産業上の利用可能性】
【0108】
本発明の距離測定のためのイメージセンサは、例えば、映像処理関連の技術分野に効果的に適用可能である。
【符号の説明】
【0109】
１００，１００ａ フォトゲートコントローラ
１１０ 基準クロック信号生成器
１２０＿１，１２０＿１’，１２０＿１ａ，１２０＿１ｂ，１２０＿１ｃ 第１遅延回路
１２０＿２，１２０＿２’，１２０＿２ａ，１２０＿２ｂ，１２０＿２ｃ 第２遅延回路
１３０＿１ 第１選択器
１３０＿２ 第２選択器
１３０＿３ 第３選択器
１３０＿４ 第４選択器
２００ 複数のピクセル
１１０ 基準クロック信号生成器
１２０＿１，１２０＿１’，１２０＿１ａ，１２０＿１ｂ，１２０＿１ｃ 第１遅延回路
１２０＿２，１２０＿２’，１２０＿２ａ，１２０＿２ｂ，１２０＿２ｃ 第２遅延回路
１３０＿１ 第１選択器
１３０＿２ 第２選択器
１３０＿３ 第３選択器
１３０＿４ 第４選択器
２００ 複数のピクセル
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14】
【図15】
