(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2024-05-22
(45)【発行日】2024-05-30
(54)【発明の名称】メモリシステム、復号回路、及び符号化データ生成方法
(51)【国際特許分類】
H03M 7/30 20060101AFI20240523BHJP
H03M 7/40 20060101ALI20240523BHJP
【FI】
H03M7/30 Z
H03M7/40
(21)【出願番号】P 2022575726
(86)(22)【出願日】2022-11-15
(86)【国際出願番号】 JP2022042456
【審査請求日】2022-12-08
(73)【特許権者】
【識別番号】591128453
【氏名又は名称】株式会社メガチップス
(74)【代理人】
【識別番号】100115381
【氏名又は名称】小谷 昌崇
(74)【代理人】
【識別番号】100136353
【氏名又は名称】高尾 建吾
(72)【発明者】
【氏名】達可 敏充
(72)【発明者】
【氏名】油谷 大武
(72)【発明者】
【氏名】磯部 佑真
【審査官】阿部 弘
(56)【参考文献】
【文献】中国特許出願公開第114337678(CN,A)
【文献】国際公開第2015/019484(WO,A1)
【文献】米国特許出願公開第2005/0104753(US,A1)
【文献】中国特許出願公開第113572479(CN,A)
(58)【調査した分野】(Int.Cl.,DB名)
H03M 7/30
H03M 7/40
(57)【特許請求の範囲】
【請求項1】
符号化データを出力する符号化部と、
前記符号化部が出力した前記符号化データを格納する記憶部と、
前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、
を備え、
前記復号部は、ハードウェアとして構成された復号回路を有し、
前記復号回路は、
前記符号化データを、第1規格で規定されたエントロピ復号方式である第1復号方式によって復号する第1エントロピ復号回路と、
前記第1復号方式によって復号されたデータを、前記第1規格とは異なる第2規格で規定されたユニバーサル復号方式である第2復号方式によって復号するユニバーサル復号回路と、
を含
み、
前記第1規格はZstandardであり、
前記第2規格はDeflateであり、
前記第1復号方式はFSEであり、
前記第2復号方式はLZSSである、メモリシステム。
【請求項2】
符号化データを出力する符号化部と、
前記符号化部が出力した前記符号化データを格納する記憶部と、
前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、
を備え、
前記復号部は、ハードウェアとして構成された復号回路を有し、
前記復号回路は、
前記符号化データを、第1規格で規定されたエントロピ復号方式である第1復号方式によって復号する第1エントロピ復号回路と、
前記第1復号方式によって復号されたデータを、前記第1規格とは異なる第2規格で規定されたユニバーサル復号方式である第2復号方式によって復号するユニバーサル復号回路と、
を含み、
前記符号化部は、ハードウェアとして構成された符号化回路を有し、
前記符号化回路は、
前記第2規格で規定されたエントロピ符号化方式である第1符号化方式によって符号化されたデータを、前記第1規格で規定されたエントロピ符号化方式である第2符号化方式の前記符号化データに変換する変換回路
を含む
、メモリシステム。
【請求項3】
前記第1規格はZstandardであり、
前記第2規格はDeflateであり、
前記第1符号化方式はハフマン符号化方式であり、
前記第2符号化方式はFSEである、請求項
2に記載のメモリシステム。
【請求項4】
前記符号化回路は、
平文データを、前記第2規格で規定されたユニバーサル符号化方式である第3符号化方式によって符号化するユニバーサル符号化回路と、
前記第3符号化方式によって符号化されたデータを、前記第1符号化方式によって符号化するエントロピ符号化回路と、
をさらに含む、請求項
2に記載のメモリシステム。
【請求項5】
前記第1規格はZstandardであり、
前記第2規格はDeflateであり、
前記第1符号化方式はハフマン符号化方式であり、
前記第2符号化方式はFSEであり、
前記第3符号化方式はLZSSである、請求項
4に記載のメモリシステム。
【請求項6】
前記符号化データは、ヘッダ及び複数のブロックを有し、
前記変換回路は、前記ヘッダに続けて先頭ブロックから順に前記複数のブロックを配列する、請求項
2に記載のメモリシステム。
【請求項7】
符号化データを出力する符号化部と、
前記符号化部が出力した前記符号化データを格納する記憶部と、
前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、
を備え、
前記復号部は、ハードウェアとして構成された復号回路を有し、
前記復号回路は、
前記符号化データを、第1規格で規定されたエントロピ復号方式である第1復号方式によって復号する第1エントロピ復号回路と、
前記第1復号方式によって復号されたデータを、前記第1規格とは異なる第2規格で規定されたユニバーサル復号方式である第2復号方式によって復号するユニバーサル復号回路と、
前記符号化データを、前記第2規格で規定されたエントロピ復号方式である第3復号方式によって復号する第2エントロピ復号回路と、
前記第1エントロピ復号回路及び前記第2エントロピ復号回路の一方を選択する選択回路と、
を含
み、
前記第1規格はZstandardであり、
前記第2規格はDeflateである、メモリシステム。
【請求項8】
前記第1復号方式はFSEであり、
前記第2復号方式はLZSSであり、
前記第3復号方式はハフマン復号方式である、請求項7に記載のメモリシステム。
【請求項9】
ハードウェアとして構成された復号回路であって、
記憶部から読み出された符号化データを、第1規格で規定されたエントロピ復号方式である第1復号方式によって復号する第1エントロピ復号回路と、
前記第1復号方式によって復号されたデータを、第1規格とは異なる第2規格で規定されたユニバーサル復号方式である第2復号方式によって復号するユニバーサル復号回路と、
前記符号化データを、前記第2規格で規定されたエントロピ復号方式である第3復号方式によって復号する第2エントロピ復号回路と、
前記第1エントロピ復号回路及び前記第2エントロピ復号回路の一方を選択する選択回路と、
を備え、
前記第1規格はZstandardであり、
前記第2規格はDeflateである、復号回路。
【請求項10】
符号化回路が、
第2規格で規定されたエントロピ符号化方式である第1符号化方式によって符号化されたデータを取得し、
取得した前記データ
に基づいて、シンボル列を生成し、
前記シンボル列に基づいて、第1規格で規定されたエントロピ符号化方式である第2符号化方式の符号化データ
を生成し、
前記第1規格はZstandardであり、
前記第2規格はDeflateである、符号化データ生成方法。
【請求項11】
さらに、平文データを、前記第2規格で規定されたユニバーサル符号化方式である第3符号化方式によって符号化し、
前記第3符号化方式によって符号化されたデータを、前記第1符号化方式によって符号化する、請求項
10に記載の符号化データ生成方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、メモリシステム、復号回路、及び符号化データ生成方法に関する。
【背景技術】
【0002】
背景技術に係るメモリシステムは、平文データをソフトウェア処理によって符号化して符号化データを生成する符号化部と、符号化部が生成した符号化データを格納する記憶部と、記憶部から読み出された符号化データをソフトウェア処理によって復号して復号データを生成する復号部と、を備える。
【0003】
下記特許文献1には、第1符号化方式によって符号化された映像信号を、第1符号化方式とは異なる第2符号化方式の映像信号に変換する映像信号変換方法が開示されている。
【0004】
背景技術に係るメモリシステムにおいて、記憶部の記憶容量を削減するために符号化部におけるデータ圧縮率を高くすると、復号部におけるソフトウェア処理による復号処理の所要時間が長くなり、記憶部からデータを読み出す際のデータ転送レートが実質的に低下する。
【先行技術文献】
【特許文献】
【0005】
【発明の概要】
【0006】
本発明は、データ圧縮率の向上と処理速度の向上とを両立することが可能な、メモリシステム、復号回路、及び符号化データ生成方法を得ることを目的とする。
【0009】
本発明の第1態様に係るメモリシステムは、符号化データを出力する符号化部と、前記符号化部が出力した前記符号化データを格納する記憶部と、前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、を備え、前記復号部は、ハードウェアとして構成された復号回路を有し、前記復号回路は、前記符号化データを、第1規格で規定されたエントロピ復号方式である第1復号方式によって復号する第1エントロピ復号回路と、前記第1復号方式によって復号されたデータを、前記第1規格とは異なる第2規格で規定されたユニバーサル復号方式である第2復号方式によって復号するユニバーサル復号回路と、を含み、前記第1規格はZstandardであり、前記第2規格はDeflateであり、前記第1復号方式はFSEであり、前記第2復号方式はLZSSである。
【0010】
第1態様によれば、第1規格に対応する第1エントロピ復号回路と第2規格に対応するユニバーサル復号回路とを混在させることによって、エントロピ復号とユニバーサル復号とで復号方式の組合せを目的に応じて任意に選択できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上とを両立することが可能となる。
また、第1態様によれば、エントロピ復号にZstandardのFSEを使用し、ユニバーサル復号にDeflateのLZSSを使用することにより、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上と回路規模の増大の抑制とを実現することが可能となる。
【0011】
本発明の第2態様に係るメモリシステムは、符号化データを出力する符号化部と、前記符号化部が出力した前記符号化データを格納する記憶部と、前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、を備え、前記復号部は、ハードウェアとして構成された復号回路を有し、前記復号回路は、前記符号化データを、第1規格で規定されたエントロピ復号方式である第1復号方式によって復号する第1エントロピ復号回路と、前記第1復号方式によって復号されたデータを、前記第1規格とは異なる第2規格で規定されたユニバーサル復号方式である第2復号方式によって復号するユニバーサル復号回路と、を含み、前記符号化部は、ハードウェアとして構成された符号化回路を有し、前記符号化回路は、前記第2規格で規定されたエントロピ符号化方式である第1符号化方式によって符号化されたデータを、前記第1規格で規定されたエントロピ符号化方式である第2符号化方式の前記符号化データに変換する変換回路を含む。
【0012】
第2態様によれば、第1規格に対応する第1エントロピ復号回路と第2規格に対応するユニバーサル復号回路とを混在させることによって、エントロピ復号とユニバーサル復号とで復号方式の組合せを目的に応じて任意に選択できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上とを両立することが可能となる。
また、第2態様によれば、復号部のみならず符号化部もハードウェア化することが可能となる。また、第1符号化方式によって符号化されたデータを、第2符号化方式の符号化データに変換することが可能となる。
【0013】
本発明の第3態様に係るメモリシステムは、第2態様において、前記第1規格はZstandardであり、前記第2規格はDeflateであり、前記第1符号化方式はハフマン符号化方式であり、前記第2符号化方式はFSEである。
【0014】
第3態様によれば、Deflateのハフマン符号をZstandardのFSEに変換することにより、ハードウェアによる復号処理の処理速度の向上と回路規模の増大の抑制とを実現することが可能となる。
【0015】
本発明の第4態様に係るメモリシステムは、第2態様において、前記符号化回路は、平文データを、前記第2規格で規定されたユニバーサル符号化方式である第3符号化方式によって符号化するユニバーサル符号化回路と、前記第3符号化方式によって符号化されたデータを、前記第1符号化方式によって符号化するエントロピ符号化回路と、さらに含む。
【0016】
第4態様によれば、符号化回路への平文データの入力を許容することが可能となる。
【0017】
本発明の第5態様に係るメモリシステムは、第4態様において、前記第1規格はZstandardであり、前記第2規格はDeflateであり、前記第1符号化方式はハフマン符号化方式であり、前記第2符号化方式はFSEであり、前記第3符号化方式はLZSSである。
【0018】
第5態様によれば、平文データをDeflateのLZSSによって符号化し、LZSSによって符号化されたデータをDeflateのハフマン符号化方式によって符号化することが可能となる。
【0019】
本発明の第6態様に係るメモリシステムは、第2態様において、前記符号化データは、ヘッダ及び複数のブロックを有し、前記変換回路は、前記ヘッダに続けて先頭ブロックから順に前記複数のブロックを配列する。
【0020】
第6態様によれば、エントロピ復号回路は先頭ブロックから順に復号処理を開始でき、全ブロックが揃うまで待機する必要がないため、データ転送レートを向上することが可能となる。
【0021】
本発明の第7態様に係るメモリシステムは、符号化データを出力する符号化部と、前記符号化部が出力した前記符号化データを格納する記憶部と、前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、を備え、前記復号部は、ハードウェアとして構成された復号回路を有し、前記復号回路は、前記符号化データを、第1規格で規定されたエントロピ復号方式である第1復号方式によって復号する第1エントロピ復号回路と、前記第1復号方式によって復号されたデータを、前記第1規格とは異なる第2規格で規定されたユニバーサル復号方式である第2復号方式によって復号するユニバーサル復号回路と、前記符号化データを、前記第2規格で規定されたエントロピ復号方式である第3復号方式によって復号する第2エントロピ復号回路と、前記第1エントロピ復号回路及び前記第2エントロピ復号回路の一方を選択する選択回路と、を含み、前記第1規格はZstandardであり、前記第2規格はDeflateである。
【0022】
第7態様によれば、第1規格に対応する第1エントロピ復号回路と第2規格に対応するユニバーサル復号回路とを混在させることによって、エントロピ復号とユニバーサル復号とで復号方式の組合せを目的に応じて任意に選択できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上とを両立することが可能となる。
また、第7態様によれば、エントロピ復号方式として第1復号方式及び第3復号方式のいずれかを選択して適用することが可能となる。
【0023】
本発明の第8態様に係るメモリシステムは、第7態様において、前記第1復号方式はFSEであり、前記第2復号方式はLZSSであり、前記第3復号方式はハフマン復号方式である。
【0024】
第8態様によれば、エントロピ復号方式としてFSE及びハフマン復号方式のいずれかを選択して適用することが可能となる。
【0027】
本発明の第9態様に係る復号回路は、ハードウェアとして構成された復号回路であって、記憶部から読み出された符号化データを、第1規格で規定されたエントロピ復号方式である第1復号方式によって復号する第1エントロピ復号回路と、前記第1復号方式によって復号されたデータを、第1規格とは異なる第2規格で規定されたユニバーサル復号方式である第2復号方式によって復号するユニバーサル復号回路と、前記符号化データを、前記第2規格で規定されたエントロピ復号方式である第3復号方式によって復号する第2エントロピ復号回路と、前記第1エントロピ復号回路及び前記第2エントロピ復号回路の一方を選択する選択回路と、を備え、前記第1規格はZstandardであり、前記第2規格はDeflateである。
【0028】
第9態様によれば、第1規格に対応するエントロピ復号回路と第2規格に対応するユニバーサル復号回路とを混在させることによって、エントロピ復号とユニバーサル復号とで復号方式の組合せを目的に応じて任意に選択できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上とを両立することが可能となる。
また、第9態様によれば、エントロピ復号方式として第1復号方式及び第3復号方式のいずれかを選択して適用することが可能となる。
【0029】
本発明の第10態様に係る符号化データ生成方法は、符号化回路が、第2規格で規定されたエントロピ符号化方式である第1符号化方式によって符号化されたデータを取得し、取得した前記データに基づいて、シンボル列を生成し、前記シンボル列に基づいて、第1規格で規定されたエントロピ符号化方式である第2符号化方式の符号化データを生成し、前記第1規格はZstandardであり、前記第2規格はDeflateである。
【0030】
第10態様によれば、第1符号化方式によって符号化されたデータを、第2符号化方式の符号化データに変換することが可能となる。
【0031】
本発明の第11態様に係る符号化データ生成方法は、第10態様において、さらに、平文データを、前記第2規格で規定されたユニバーサル符号化方式である第3符号化方式によって符号化し、前記第3符号化方式によって符号化されたデータを、前記第1符号化方式によって符号化する。
【0032】
第11態様によれば、平文データの入力を許容することが可能となる。
【発明の効果】
【0033】
本発明によれば、データ圧縮率の向上と処理速度の向上とを両立することが可能となる。
【図面の簡単な説明】
【0034】
【
図1】本発明の実施形態に係るメモリシステムの第1の構成例を簡略化して示す図である。
【
図2】本発明の実施形態に係るメモリシステムの第2の構成例を簡略化して示す図である。
【
図3】変換回路による変換処理を模式的に示す図である。
【
図5】復号回路による復号処理を模式的に示す図である。
【発明を実施するための形態】
【0035】
以下、本発明の実施形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
【0036】
図1は、本発明の実施形態に係るメモリシステム1の第1の構成例を簡略化して示す図であり、
図2は、本発明の実施形態に係るメモリシステム1の第2の構成例を簡略化して示す図である。メモリシステム1は、符号化部11、記憶部12、及び復号部13を備える。記憶部12は、NAND型フラッシュメモリ等の半導体メモリを用いて構成されている。
【0037】
図1に示した例では、符号化部11は、データD2を入力して符号化データD3を出力する。
図2に示した例では、符号化部11は、平文データD0を入力して符号化データD3を出力する。記憶部12は、符号化部11が出力した符号化データD3を格納する。復号部13は、記憶部12から読み出された符号化データD3を復号して、平文データD0に相当する復号データD5を生成する。
【0038】
復号部13は、ハードウェアとして構成された復号回路30を有する。復号回路30は、エントロピ復号回路31(第1エントロピ復号回路)及びユニバーサル復号回路32を有する。エントロピ復号回路31は、記憶部12から読み出された符号化データD3を、第1規格で規定されたエントロピ復号方式である第1復号方式によって復号することにより、データD4を出力する。ユニバーサル復号回路32は、エントロピ復号回路31によって復号されたデータD4を、第1規格とは異なる第2規格で規定されたユニバーサル復号方式である第2復号方式によって復号することにより、復号データD5を出力する。本実施形態において、例えば、第1規格はZstandardであり、第2規格はDeflateであり、第1復号方式はFSE(Finite State Entropy)であり、第2復号方式はLZSS(Lempel-Ziv-Storer-Szymanski)である。
【0039】
Zstandardでは、エントロピ符号化方式及びエントロピ復号方式(符号圧縮)はFSEが規定されており、ユニバーサル符号化方式及びユニバーサル復号方式(辞書式圧縮)はZstandardのLZ77(Lempel-Ziv-77)が規定されている。また、Deflateでは、エントロピ符号化方式及びエントロピ復号方式はハフマン符号化方式及びハフマン復号方式が規定されており、ユニバーサル符号化方式及びユニバーサル復号方式はLZSSが規定されている。本実施形態では、Zstandardに対応するFSEとDeflateに対応するLZSSとを混在させることによって、エントロピ符号化・復号とユニバーサル符号化・復号とで符号化・復号方式の組合せを目的に応じて任意に選択している。
【0040】
本実施形態では、ハードウェア化との相性が最も良い組合せを採用している。Deflateのハフマン復号方式によるとその構造上2サイクルに1バイトの復号となって復号処理速度が低下するが、ZstandardのFSEによるとその構造上1サイクルに1バイトの復号となって復号処理速度を向上できる。また、ZstandardのFSEによるとDeflateのハフマン符号化方式と同程度のデータ圧縮率を実現できる。また、ZstandardのLZ77によると処理内容が複雑であるためハードウェア化に伴い回路規模が増大するが、DeflateのLZSSによると処理内容が比較的単純であるためハードウェア化に伴う回路規模の増大を抑制できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上と回路規模の増大の抑制とを実現することが可能となる。但し、本実施形態の組合せは一例であり、これに限定されない。例えば、LZMA(Lempel-Ziv-Markov chain-Algorithm)に対応するRangeCoderとDeflateに対応するLZSSとを混在させても良い。
【0041】
符号化部11は、ソフトウェア又はハードウェアによって構成されている。本実施形態の例では、符号化部11はハードウェアとして構成された符号化回路20を有する。
図1に示した例では、符号化回路20は変換回路23を有する。
図2に示した例では、符号化回路20は、ユニバーサル符号化回路21、エントロピ符号化回路22、及び変換回路23を有する。
【0042】
図1に示した例において、変換回路23は、上記第2規格で規定されたエントロピ符号化方式である第1符号化方式によって符号化されたデータD2を、上記第1規格で規定されたエントロピ符号化方式である第2符号化方式の符号化データD3に変換して出力する。変換回路23は、第1符号化方式に対応する復号回路と、第2符号化方式に対応する符号化回路とを含む。
【0043】
図2に示した例において、ユニバーサル符号化回路21は、平文データD0を、上記第2規格で規定されたユニバーサル符号化方式である第3符号化方式によって符号化することにより、データD1を出力する。エントロピ符号化回路22は、ユニバーサル符号化回路21から入力されたデータD1を、上記第2規格で規定されたエントロピ符号化方式である第1符号化方式によって符号化することにより、データD2を出力する。変換回路23は、エントロピ符号化回路22から入力されたデータD2を、上記第1規格で規定されたエントロピ符号化方式である第2符号化方式の符号化データD3に変換して出力する。
【0044】
本実施形態において、例えば、第1規格はZstandardであり、第2規格はDeflateであり、第1符号化方式はハフマン符号化方式であり、第2符号化方式はFSEであり、第3符号化方式はLZSSである。かかる組合せにより、データ圧縮率の向上とハードウェアによる符号化処理の処理速度の向上と回路規模の増大の抑制とが実現されている。
【0045】
図3は、変換回路23による変換処理を模式的に示す図である。変換回路23には、ハフマンヘッダとハフマン符号化データとを有するデータD2が入力される。変換回路23は、ハフマンヘッダに基づいてハフマンテーブルを作成し、ハフマンテーブルを用いてハフマン符号化データをハフマン復号によって復号することにより、Lit、Dist、及びBinを含むシンボル列を生成する。変換回路23は、シンボル列を集計することにより頻度表を作成し、頻度表に基づいてFSEテーブルを作成する。変換回路23は、頻度表をFSEによって符号化することによりFSEヘッダを作成し、FSEテーブルを用いてシンボル列をFSEによって符号化することによりFSE符号化データを作成する。これにより、ハフマンヘッダとハフマン符号化データとを有するデータD2が、FSEヘッダとFSE符号化データとを有する符号化データD3に変換される。
【0046】
図4は、符号化データD3の構成を示す図である。FSE符号化データは、規定バイト数に相当する複数のブロックを有している。変換回路23は、FSEヘッダに続けて、先頭の第1ブロックから最終の第Nブロックまで、第1ブロック→第2ブロック→第3ブロック→・・・→第Nブロックの順に複数のブロックを配列する。従来のZstandardでは、FSEヘッダに続けて、最後尾のブロックから先頭のブロックまで、第Nブロック→第N-1ブロック→・・・→第1ブロックの順に複数のブロックを配列する。これに対して、
図4に示すようにFSEヘッダに続けて先頭の第1ブロックから順に配列することにより、エントロピ復号回路31は先頭の第1ブロックから順に復号処理を開始でき、全ブロックが揃うまで待機する必要がないため、データ転送レートを向上することが可能となる。
【0047】
図5は、復号回路30による復号処理を模式的に示す図である。また、
図6は、復号回路30の第1構成例を示す図である。FSEヘッダとFSE符号化データとを有する符号化データD3が、記憶部12からバッファ回路33を介してエントロピ復号回路31に入力される。FSE表演算回路34は、演算途中式を格納するためのSRAM35を参照しつつ、FSEヘッダをFSEによって復号することにより頻度表を作成し、頻度表に基づいてFSEテーブルを作成する。エントロピ復号回路31は、FSEテーブルを用いてFSE符号化データをFSEによって復号することにより、Lit、Dist、及びBinを含むシンボル列を生成する。このシンボル列がデータD4に相当する。ユニバーサル復号回路32は、過去データを格納するためのSRAM36を参照しつつ、エントロピ復号回路31によって復号されたデータD4をLZSSによって復号することにより、復号データD5を生成する。
【0048】
図7は、復号回路30の第2構成例を示す図である。第1構成例に対して、選択回路40~42、エントロピ復号回路37(第2エントロピ復号回路)、及びハフマン表演算回路38が追加されている。エントロピ復号回路37は、符号化データD3を、上記第2規格で規定されたエントロピ復号方式である第3復号方式によって復号する。本実施形態において、例えば、第3復号方式はハフマン復号方式である。符号化データD3のエントロピ符号化方式としてFSEが採用されている場合には、選択回路40~42がエントロピ復号回路31及びFSE表演算回路34を選択することにより、FSEによるエントロピ復号が実行される。符号化データD3のエントロピ符号化方式としてハフマン符号化方式が採用されている場合には、選択回路40~42がエントロピ復号回路37及びハフマン表演算回路38を選択することにより、ハフマン復号方式によるエントロピ復号が実行される。ハフマン表演算回路38は、演算途中式を格納するためのSRAM35を参照しつつ、ハフマンヘッダをハフマン復号方式によって復号することにより頻度表を作成し、頻度表に基づいてハフマンテーブルを作成する。エントロピ復号回路37は、ハフマンテーブルを用いてハフマン符号化データをハフマン復号方式によって復号することにより、Lit、Dist、及びBinを含むシンボル列を生成する。このシンボル列がデータD4に相当する。
【0049】
本実施形態に係るメモリシステム1によれば、第1規格に対応するエントロピ復号回路31と第2規格に対応するユニバーサル復号回路32とを混在させることによって、エントロピ復号とユニバーサル復号とで復号方式の組合せを目的に応じて任意に選択できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上とを両立することが可能となる。
【0050】
また、本実施形態に係るメモリシステム1によれば、エントロピ復号にZstandardのFSEを使用し、ユニバーサル復号にDeflateのLZSSを使用することにより、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上と回路規模の増大の抑制とを実現することが可能となる。
【0051】
また、本実施形態に係るメモリシステム1によれば、復号部13のみならず符号化部11もハードウェア化することが可能となる。
【0052】
また、本実施形態に係るメモリシステム1によれば、Deflateのハフマン符号をZstandardのFSEに変換することにより、ハードウェアによる復号処理の処理速度の向上と回路規模の増大の抑制とを実現することが可能となる。
【0053】
また、
図7に示した構成によれば、エントロピ復号方式としてFSE(第1復号方式)及びハフマン復号方式(第3復号方式)のいずれかを選択して適用することが可能となる。しかも、ハフマン表演算回路38とFSE表演算回路34とでSRAM35を共有できるため、SRAMを個別に備える場合と比較して回路規模の増大を抑制できる。
【0054】
ここに開示される要素の機能は、当該開示される要素を実行するように構成された、あるいは当該開示される機能を実行するようにプログラミングされた汎用プロセッサ、専用プロセッサ、集積回路、ASIC(「特定用途向け集積回路」)、従来の回路構成及び/又はそれらの組み合わせを含む回路構成あるいは処理回路構成が用いられて実装されてもよい。プロセッサは、それが、その中にトランジスタ及び他の回路構成を含むとき、処理回路構成あるいは回路構成として見なされる。本開示において、回路構成、ユニットあるいは手段は、挙げられた機能を実行するハードウェア、あるいは当該機能を実行するようにプログラミングされたハードウェアである。ハードウェアは、挙げられた機能を実行するようにプログラミングされた、あるいは当該機能を実行するように構成された、ここで開示されるいかなるハードウェアあるいは既知の他のものであってもよい。ハードウェアが、あるタイプの回路構成として見なされるかもしれないプロセッサであるとき、回路構成、手段あるいはユニットは、ハードウェアとソフトウェアの組み合わせ、ハードウェアを構成するために用いられるソフトウェア及び/またはプロセッサである。
【符号の説明】
【0055】
1 メモリシステム
11 符号化部
12 記憶部
13 復号部
20 符号化回路
21 ユニバーサル符号化回路
22 エントロピ符号化回路
23 変換回路
30 復号回路
31 エントロピ復号回路
32 ユニバーサル復号回路
40~42 選択回路
【要約】
復号部は、ハードウェアとして構成された復号回路を有し、復号回路は、符号化データを、第1規格で規定されたエントロピ復号方式である第1復号方式によって復号する第1エントロピ復号回路と、第1復号方式によって復号されたデータを、第1規格とは異なる第2規格で規定されたユニバーサル復号方式である第2復号方式によって復号するユニバーサル復号回路と、を含む。