(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-05-24
(45)【発行日】2024-06-03
(54)【発明の名称】イメージセンサー
(51)【国際特許分類】
H04N 25/70 20230101AFI20240527BHJP
H04N 25/76 20230101ALI20240527BHJP
H01L 27/146 20060101ALI20240527BHJP
G02B 3/00 20060101ALI20240527BHJP
G02B 5/30 20060101ALI20240527BHJP
【ＦＩ】
H04N25/70
H04N25/76
H01L27/146 D
H01L27/146 A
G02B3/00 A
G02B5/30
【請求項の数】
18
(21)【出願番号】P 2019225076
(22)【出願日】2019-12-13
(65)【公開番号】P2020141396
(43)【公開日】2020-09-03
【審査請求日】2022-10-14
(31)【優先権主張番号】10-2019-0024003
(32)【優先日】2019-02-28
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100091214
【弁理士】
【氏名又は名称】大貫 進介
(72)【発明者】
【氏名】陳 暎究
(72)【発明者】
【氏名】金 永燦
(72)【発明者】
【氏名】権 容鉉
(72)【発明者】
【氏名】林 茂燮
(72)【発明者】
【氏名】鄭 泰燮
【審査官】三沢 岳志
(56)【参考文献】
【文献】国際公開第２０１８／２０７６６１（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１４／０１９８１８３（ＵＳ，Ａ１）
【文献】特開２０１６－１６４９５６（ＪＰ，Ａ）
【文献】国際公開第２００９／０２５３７３（ＷＯ，Ａ１）
【文献】米国特許出願公開第２００４／０１２５４４９（ＵＳ，Ａ１）
【文献】特開２００３－２７９７４６（ＪＰ，Ａ）
【文献】特開２０１１－０２２４３２（ＪＰ，Ａ）
【文献】特開２０２０－０１３９１０（ＪＰ，Ａ）
【文献】特開２００９－０９４６３２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／７０
Ｈ０４Ｎ ２５／７６
Ｈ０１Ｌ ２７／１４６
Ｇ０２Ｂ ３／００
Ｇ０２Ｂ ５／３０
(57)【特許請求の範囲】
【請求項1】
互いに交差する第１方向及び第２方向に沿って配列される第１乃至第４単位ピクセルを含む偏光板アレイと、前記第１乃至第４単位ピクセルに各々対応する深さピクセルを含む深さピクセルアレイと、を含み、
前記偏光板アレイは、前記第１乃至第４単位ピクセルで互いに異なる偏光方向を有する偏光格子を含み、
前記深さピクセルの各々は、光電変換素子及び前記光電変換素子に共通に連結された第１及び第２読出し回路を含み、前記第１及び第２読出し回路は、互いに異なる位相の信号によって制御され、
前記第１方向に前記第１及び第２単位ピクセルが隣接するように配置され、
前記第２方向と平行な仮想線を基準に、前記第１単位ピクセルの前記第１読出し回路及び前記第２読出し回路と、前記第２単位ピクセルの前記第１読出し回路及び前記第２読出し回路とがミラー対称に配置され、
前記第１及び第２読出し回路の各々は、
フローティングディフュージョンノードと、
前記光電変換素子と前記フローティングディフュージョンノードとの間に連結されたフォトゲート電極と、を含み、
前記深さピクセルの各々において、前記第２方向と平行な仮想線を基準に、前記第１読出し回路の前記フローティングディフュージョンノード及び前記フォトゲート電極と、前記第２読出し回路の前記フローティングディフュージョンノード及び前記フォトゲート電極とがミラー対称に配置される、イメージセンサー。
【請求項2】
前記第１及び第２読出し回路の各々は、前記フォトゲート電極と前記フローティングディフュージョンノードとの間の転送ゲート電極と、
前記転送ゲート電極と前記フォトゲート電極との間に配置された格納ゲート電極と、
前記転送ゲート電極と前記格納ゲート電極との間に配置されるキャプチャゲート電極と、さらに含む請求項１に記載のイメージセンサー。
【請求項3】
前記第１乃至第４単位ピクセルの各々に対応する複数のマイクロレンズを含むマイクロレンズアレイをさらに含み、前記偏光板アレイは、前記マイクロレンズアレイと前記深さピクセルアレイとの間に配置される請求項１に記載のイメージセンサー。
【請求項4】
前記第１乃至第４単位ピクセルは、それぞれ、第１乃至第４偏光格子を含み、第１偏光格子は、前記第１方向と平行に延在され、前記第２偏光格子は、前記第１方向に対して４５°方向に延在され、前記第３偏光格子は、前記第２方向と平行に延在され、前記第４偏光格子は、前記第１方向に対して１３５°方向に延在され、前記第１乃至第４単位ピクセルは、右回りに順に配列される請求項１に記載のイメージセンサー。
【請求項5】
前記深さピクセルアレイの前記深さピクセルの各々は、前記光電変換素子を共有する第３及び第４読出し回路をさらに含み、前記第１乃至第４読出し回路は、互いに異なる位相の信号によって制御され、
前記第３及び第４読出し回路の各々は、
フローティングディフュージョンノードと、
前記光電変換素子と前記フローティングディフュージョンノードとの間に連結されたフォトゲート電極と、を含む請求項１に記載のイメージセンサー。
【請求項6】
第１単位ピクセルの第１乃至第４読出し回路は、前記第２方向と平行な仮想線を基準に、前記第２単位ピクセルの第１乃至第４読出し回路とミラー対称にされ、前記第１及び第２単位ピクセルの前記第１乃至第４読出し回路は、前記第１方向と平行な仮想線を基準に、前記第３及び第４単位ピクセルの第１乃至第４読出し回路とミラー対称にされる請求項５に記載のイメージセンサー。
【請求項7】
互いに反対側の第１面及び第２面を有し、互いに交差する第１方向及び第２方向に沿って配列される第１乃至第４ピクセル領域を含む半導体基板と、前記半導体基板の前記第１乃至第４ピクセル領域に各々提供された光電変換領域と、
前記第１乃至第４ピクセル領域の各々で、前記半導体基板の前記第１面上に提供された第１及び第２読出し回路であり、互いに異なる位相の信号によって制御される第１及び第２読出し回路と、
前記半導体基板の前記第２面上に提供された偏光板アレイであり、前記第１乃至第４ピクセル領域にそれぞれ対応して互いに異なる偏光方向を有する偏光格子を含む偏光板アレイと、を含み、
前記第１方向に前記第１及び第２ピクセル領域が隣接するように配置され、
前記第２方向と平行な仮想線を基準に、前記第１ピクセル領域の前記第１読出し回路及び前記第２読出し回路と、前記第２ピクセル領域の前記第１読出し回路及び前記第２読出し回路とがミラー対称に配置され、
前記第１及び第２読出し回路の各々は、
フローティングディフュージョンノードと、
前記光電変換領域と前記フローティングディフュージョンノードとの間に連結されたフォトゲート電極と、を含み、
前記第１乃至第４ピクセル領域の各々において、前記第２方向と平行な仮想線を基準に、前記第１読出し回路の前記フローティングディフュージョンノード及び前記フォトゲート電極と、前記第２読出し回路の前記フローティングディフュージョンノード及び前記フォトゲート電極とがミラー対称に配置される、イメージセンサー。
【請求項8】
前記偏光格子は、前記第１乃至第４ピクセル領域の各々で、均一な幅及び均一な高さを有し、一定間隔に互いに離隔されて配列される請求項７に記載のイメージセンサー。
【請求項9】
前記偏光格子は、前記半導体基板の前記第２面上に積層された導電パターン及び誘電体パターンを含む請求項７に記載のイメージセンサー。
【請求項10】
前記偏光格子は、前記第１乃至第４ピクセル領域の各々で、前記半導体基板の前記第２面上に提供された第１誘電体パターン及び前記第１誘電体パターンを覆う第２誘電体層を含み、前記第１誘電体パターンは、前記第２誘電体層と屈折率が異なる誘電物質を含む請求項７に記載のイメージセンサー。
【請求項11】
前記第１誘電体パターンは、互いに対向する傾いた側壁を有する請求項１０に記載のイメージセンサー。
【請求項12】
前記偏光格子は、前記第１乃至第４ピクセル領域の各々で、前記半導体基板の前記第２面に定義されたリセス領域を含み、前記リセス領域は、互いに対向する傾斜面によって定義される請求項７に記載のイメージセンサー。
【請求項13】
前記半導体基板の前記第２面を覆う反射防止層をさらに含み、前記反射防止層は、前記リセス領域を満たす請求項１２に記載のイメージセンサー。
【請求項14】
前記半導体基板の前記第２面を覆う固定電荷層をさらに含み、前記偏光格子は、前記固定電荷層上に配列される請求項７に記載のイメージセンサー。
【請求項15】
前記第１乃至第４ピクセル領域の各々で、前記半導体基板の前記第１面上に提供された第３及び第４読出し回路をさらに含む請求項７に記載のイメージセンサー。
【請求項16】
前記半導体基板の前記第２面上で２次元的に配列されたマイクロレンズを含むマイクロレンズアレイをさらに含み、前記偏光板アレイは、前記マイクロレンズアレイと前記半導体基板との間に配置される請求項７に記載のイメージセンサー。
【請求項17】
互いに交差する第１及び第２方向に沿って２次元的に配列された第１乃至第４単位ピクセルを含む偏光板アレイと、前記第１乃至第４単位ピクセルに各々対応する深さピクセルを含む深さピクセルアレイと、
前記第１乃至第４単位ピクセルに各々対応するマイクロレンズを含むマイクロレンズアレイと、を含み、
前記偏光板アレイは、前記第１乃至第４単位ピクセルで互いに異なる偏光方向を有する偏光格子を含み、
前記深さピクセルの各々は、光電変換素子及び前記光電変換素子と連結された第１乃至第４読出し回路を含み、前記第１乃至第４読出し回路は、互いに異なる位相の信号によって制御され、
前記第１単位ピクセルの前記第１乃至第４読出し回路は、前記第２方向と平行な仮想線を基準に、前記第２単位ピクセルの前記第１乃至第４読出し回路とミラー対称にされ、前記第１及び第２単位ピクセルの前記第１乃至第４読出し回路は、前記第１方向と平行な仮想線を基準に、前記第３及び第４単位ピクセルの前記第１乃至第４読出し回路とミラー対称にされ、
前記偏光板アレイは、前記マイクロレンズアレイと前記深さピクセルアレイとの間に配置される、イメージセンサー。
【請求項18】
前記第１乃至第４単位ピクセルは、右回りに順に配置され、前記第１乃至第４単位ピクセルは、１つの光センサーブロックを構成し、複数の光センサーブロックが前記第１及び第２方向に沿って２次元的に配列される請求項１７に記載のイメージセンサー。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はイメージセンサーに係り、より詳細には３次元映像を具現することができるイメージセンサーに係る。
【背景技術】
【0002】
イメージセンサーは光学映像を電気信号に変換させる電子装置である。最近、コンピュータ産業と通信産業との発達に応じてデジタルカメラ、カムコーダー、ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）、ゲーム機器、警備用カメラ、医療用マイクロカメラ等の多様な分野で性能が向上されたイメージセンサーの需要が増大している。さらに、最近にはカラー映像のみならず、３次元映像を具現するためのイメージセンサーが開発されている。
【先行技術文献】
【特許文献】
【0003】
【文献】米国特許出願公開第２０１７／００７８６４０号明細書
【文献】米国特許出願公開第２０１８／００７５６１５号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
本願発明が解決しようとする課題は物体に反射されて入射される光の偏光状態及び深さ情報の信号取出が容易であるイメージセンサーを提供することにある。
【0005】
本発明が解決しようとする課題は以上のように言及された課題に制限されず、言及されない他の課題が下の記載から当業者に明確に理解されるはずである。
【課題を解決するための手段】
【0006】
前記解決しようとする課題を達成するために、本発明の実施形態に係るイメージセンサーは、互いに交差する第１方向及び第２方向に沿って配列される第１乃至第４単位ピクセルを含む偏光板アレイと、前記第１乃至第４単位ピクセルに各々対応する深さピクセルを含む深さピクセルアレイと、を含み、前記偏光板アレイは前記第１乃至第４単位ピクセルで互いに異なる偏光方向を有する偏光格子を含み、前記深さピクセルの各々は光電変換素子及び前記光電変換素子に共通に連結された第１及び第２読出し回路を含むことができる。
【0007】
前記解決しようとする課題を達成するために、本発明の実施形態に係るイメージセンサーは、互いに反対側の第１面及び第２面を有し、複数のピクセル領域を含む半導体基板と、前記半導体基板の前記ピクセル領域に各々提供された光電変換領域と、前記ピクセル領域の各々で、前記半導体基板の前記第１面上に提供された第１及び第２読出し回路と、前記半導体基板の前記第２面上に提供され、前記ピクセル領域で互いに異なる偏光方向を有する偏光格子を含む偏光板アレイと、を含むことができる。
【0008】
前記解決しようとする課題を達成するために、本発明の実施形態に係るイメージセンサーは、２次元的に配列された第１乃至第４単位ピクセルを含む偏光板アレイと、前記第１乃至第４単位ピクセルに各々対応する深さピクセルを含む深さピクセルアレイと、前記第１乃至第４単位ピクセルに各々対応するマイクロレンズを含むマイクロレンズアレイと、を含み、前記偏光板アレイは前記第１乃至第４単位ピクセルで互いに異なる偏光方向を有する偏光格子を含み、前記深さピクセルの各々は光電変換素子及び前記光電変換素子と連結された第１乃至第４読出し回路を含み、前記偏光板アレイは前記マイクロレンズアレイと前記深さピクセルアレイとの間に配置されることができる。
【発明の効果】
【0009】
本発明の実施形態によれば、偏光板アレイと深さピクセルアレイが積層されたイメージセンサーで、偏光板アレイと深さピクセルアレイの配列に沿って偏光情報及び深さ情報を取り出すことを容易することができる。したがって、より精密な３次元立体映像を具現することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の実施形態に係るイメージセンサーシステムを簡略に示す図面である。
【図2】本発明の実施形態に係るイメージセンサーのブロック図である。
【図3】本発明の実施形態に係るイメージセンサーのアクティブピクセルセンサーアレイを概略的に示すブロック図である。
【図4】本発明の実施形態に係る深さピクセルアレイで４－タップ（４－ｔａｐ）構造の深さピクセルを示す回路図である。
【図5】本発明の実施形態に係るイメージセンサーの深さピクセルアレイを示す概略的な平面図である。
【図6】本発明の実施形態に係るイメージセンサーの深さピクセルアレイを示す平面図である。
【図7】本発明の実施形態に係るイメージセンサーの偏光板アレイを示す平面図である。
【図10A】本発明の実施形態に係るイメージセンサーのアクティブピクセルセンサーアレイを概略的に示す。
【図11】本発明の実施形態に係るイメージセンサーの深さピクセルアレイで２－タップ（２－ｔａｐ）構造の深さピクセルを示す回路図である。
【図12A】本発明の実施形態に係るイメージセンサーのアクティブピクセルセンサーアレイを概略的に示す。
【図13A】本発明の実施形態に係るイメージセンサーのアクティブピクセルセンサーアレイを概略的に示す。
【図14A】本発明の実施形態に係るイメージセンサーのアクティブピクセルセンサーアレイを概略的に示す。
【発明を実施するための形態】
【0011】
以下、図面を参照して本発明の実施形態に係るイメージセンサーに対して詳細に説明する。
【0012】
図１は本発明の実施形態に係るイメージセンサーシステムを簡略に示す図面である。
【0013】
図１を参照すれば、本発明の実施形態に係るイメージセンサーシステムは物体（ｏｂｊｅｃｔ；Ｏ）に光を照射し、物体Ｏから反射される光を感知することによって物体Ｏの光学的深さ（ｏｐｔｉｃａｌ ｄｅｐｔｈ）又は距離Ｄを検出することができる。このようなイメージセンサーシステムは対象物体Ｏに光を照射する光源１、物体から反射された光を感知するイメージセンサー２、及び光源１とイメージセンサー２に同期化されたパルスを提供するタイミングコントローラ３を含む。
【0014】
光源１は物体Ｏにパルス形状の光信号ＥＬを照射する。例えば、光源１として、赤外線（ｉｎｆｒａｒｅｄ）、マイクロ波（ｍｉｃｒｏｗａｖｅ）、光波（ｌｉｇｈｔ ｗａｖｅ）、又は超音波（ｕｌｔｒａｓｏｎｉｃ ｗａｖｅ）が使用されることができる。一実施形態によれば、光源１として発光ダイオード（ＬＥＤ：ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）、レーザーダイオード（ＬＤ：ｌａｓｅｒ ｄｉｏｄｅ）、又は有機発光ダイオード（ＯＬＥＤ：ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）が使用されることができる。
【0015】
イメージセンサー２は物体Ｏで反射される光ＲＬを感知して物体Ｏに対する光学的深さ情報（ｏｐｔｉｃａｌ ｄｅｐｔｈ ｉｎｆｏｒｍａｔｉｏｎ）を出力することができる。イメージセンサー２で得られた光学的深さ情報は赤外線カメラのように３次元映像を具現するのに利用されることができる。また、深さピクセル及び可視光線ピクセルを含むイメージセンサー２を利用することによって３次元カラー映像を具現することもできる。
【0016】
タイミングコントローラ３は光源１及びイメージセンサー２の動作を制御することができる。即ち、タイミングコントローラ３は光源１の光出力タイミングとイメージセンサー２の動作タイミングを同期化（Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）させることができる。
【0017】
図２は本発明の実施形態に係るイメージセンサーの平面図である。図２を参照すれば、イメージセンサーはアクティブピクセルセンサーアレイ（ＡＰＳ（Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ） ａｒｒａｙ）１０、行デコーダー（ｒｏｗ ｄｅｃｏｄｅｒ）２０、行ドライバー（ｒｏｗ ｄｒｉｖｅｒ）３０、列デコーダー（ｃｏｌｕｍｎ ｄｅｃｏｄｅｒ）４０、コントローラ（ｃｏｎｔｒｏｌｌｅｒ）５０、相関二重サンプラー（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ）６０、アナログデジタルコンバーター（ＡＤＣ：Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）７０、及び入出力バッファ（Ｉ／Ｏ ｂｕｆｆｅｒ）８０を含む。
【0018】
アクティブピクセルセンサーアレイ１０は２次元的に配列された複数の単位ピクセルを含み、光信号を電気信号に変換する。アクティブピクセルセンサーアレイ１０は行ドライバー３０からピクセル選択信号、リセット信号、及び電荷伝送信号のような複数の駆動信号によって駆動される。アクティブピクセルセンサーアレイ１０で変換された電気信号は相関二重サンプラー６０に提供される。
【0019】
行ドライバー３０は、行デコーダー２０でデコーディングされた結果に応じて多数の単位ピクセルを駆動するための多数の駆動信号をアクティブピクセルセンサーアレイ１０に提供する。単位ピクセルが行列形状に配列された場合には各行別に駆動信号が提供されることができる。
【0020】
コントローラ５０はイメージセンサーの全般的な動作を制御し、行デコーダー２０及び列デコーダー４０にタイミング（ｔｉｍｉｎｇ）信号及び制御信号を提供する。
【0021】
相関二重サンプラー（ＣＤＳ）６０はアクティブピクセルセンサーアレイ１０で生成された電気信号を受信して維持（ｈｏｌｄ）及びサンプリング（ｓａｍｐｌｉｎｇ）する。相関二重サンプラー６０は特定の雑音レベル（ｎｏｉｓｅ ｌｅｖｅｌ）と電気信号による信号レベルを二重にサンプリングして、雑音レベルと信号レベルの差に該当する差レベルを出力する。
【0022】
アナログデジタルコンバーター（ＡＤＣ）７０は相関二重サンプラー６０から出力された差レベルに該当するアナログ信号をデジタル信号に変換して出力する。
【0023】
入出力バッファ８０はデジタル信号をラッチ（ｌａｔｃｈ）し、ラッチされた信号は列デコーダー４０でのデコーディング結果に応じて順次的に映像信号処理部（不図示）にデジタル信号を出力する。
【0024】
図３は本発明の実施形態に係るイメージセンサーのアクティブピクセルセンサーアレイを概略的に示すブロック図である。図３を参照すれば、アクティブピクセルセンサーアレイ１０は第１方向Ｄ１及び第１方向Ｄ１と交差する第２方向Ｄ２に沿って２次元的に配列された複数の単位ピクセルＰ１－Ｐ４を含む。一例として、アクティブピクセルセンサーアレイ１０は第１乃至第４単位ピクセルＰ１－Ｐ４を含むことができ、第１乃至第４単位ピクセルＰ１－Ｐ４は右回りに順に配列されることができる。
【0025】
アクティブピクセルセンサーアレイ１０は互いに交差する第１及び第２方向Ｄ１、Ｄ２と垂直である第３方向Ｄ３に深さピクセルアレイ１００及び偏光板アレイ２００が積層された構造を有することができる。
【0026】
深さピクセルアレイ１００は第１方向Ｄ１及び第１方向Ｄ１と交差する第２方向Ｄ２に沿って２次元的に配列された複数の深さピクセルＤＰを含むことができる。深さピクセルＤＰは入射される光を感知して物体Ｏに対する光学的深さ情報（ｏｐｔｉｃａｌ ｄｅｐｔｈ ｉｎｆｏｒｍａｔｉｏｎ）を出力することができる。深さピクセルＤＰの各々は光電変換素子及び信号処理のための複数のトランジスタを含む。
【0027】
偏光板アレイ２００は第１乃至第４単位ピクセルＰ１～Ｐ４でそれぞれ第１乃至第４偏光格子２００ａ～２００ｄを含むことができる。第１乃至第４偏光格子２００ａ～２００ｄは互いに異なる偏光方向を有することができる。
【0028】
実施形態によれば、第１偏光格子２００ａは第１方向Ｄ１と平行に配列され、第２偏光格子２００ｂは第１方向Ｄ１に対して４５°方向に配列され、第３偏光格子２００ｃは第１方向Ｄ１に対して９０°方向、即ち第２方向Ｄ２と平行に配列され、第４偏光格子２００ｄは第１方向Ｄ１に対して１３５°方向に配列される。
【0029】
アクティブピクセルセンサーアレイに入射された光Ｌ（即ち、図１の反射光ＲＬ）は第１乃至第４単位ピクセルＰ１～Ｐ４で第１乃至第４偏光格子２００ａ～２００ｄによって偏光されることができ、偏光された光ＰＬ１～ＰＬ４が深さピクセルアレイ１００に入射されることができる。
【0030】
各単位ピクセルＰ１～Ｐ４に入射される光Ｌは各偏光格子２００ａ～２００ｄの偏光方向に対して垂直である光のみを通過して深さピクセルＤＰに提供されることができる。詳細に、アクティブピクセルセンサーアレイ１０に入射された光Ｌは第１単位ピクセルＰ１の第１偏光格子２００ａを通過した第１偏光成分の光ＰＬ１が第１単位ピクセルＰ１の深さピクセルＤＰに入射されることができる。また、第２単位ピクセルＰ２の第２偏光格子２００ｂを通過した第２偏光成分の光ＰＬ２が第２単位ピクセルＰ２の深さピクセルＤＰに入射されることができる。第３単位ピクセルＰ３の第３偏光格子２００ｃを通過した第３偏光成分の光ＰＬ３が第３単位ピクセルＰ３の深さピクセルＤＰに入射されることができる。第４単位ピクセルＰ４の第４偏光格子２００ｄを通過した第４偏光成分の光ＰＬ４が第４単位ピクセルＰ４の深さピクセルＤＰに入射されることができる。
【0031】
偏光板アレイ２００を通過した偏光成分の光ＰＬ１～ＰＬ４は第１乃至第４単位ピクセルＰ１～Ｐ４で互いに異なる強さを有することができる。実施形態で、各々の第１乃至第４単位ピクセル Ｐ１～Ｐ４の深さピクセルＤＰで第１乃至第４偏光成分の光ＰＬ１～ＰＬ４に対する飛行時間（ｔｉｍｅ ｏｆ ｆｌｉｇｈｔ）を計算することができる。
【0032】
実施形態によれば、第１乃至第４偏光格子２００ａ～２００ｄを含む第１乃至第４単位ピクセルＰ１－Ｐ４は１つの光センサーブロックを構成することができる。第１乃至第４単位ピクセルＰ１－Ｐ４で構成された光センサーブロックから検出される信号の間の関係を分析して入射光Ｌ（即ち、図１の反射光ＲＬ）の偏光程度（ｄｅｇｒｅｅ）及び方向（ｄｉｒｅｃｔｉｏｎ）を計算することができる。
【0033】
図４は本発明の実施形態に係る深さピクセルアレイでの４－タップ（４－ｔａｐ）構造の深さピクセルを示す回路図である。図４を参照すれば、４－タップ構造の深さピクセルＤＰは光電変換素子ＰＤ、第１乃至第４読出し回路ＲＯ１～ＲＯ４、及びオーバーフロートランジスタＯＸを含むことができる。
【0034】
深さピクセルＤＰで、第１乃至第４読出し回路ＲＯ１～ＲＯ４が１つの光電変換素子ＰＤ及びオーバーフロートランジスタＯＸを共有することができる。即ち、１つの光電変換素子ＰＤが第１乃至第４読出し回路ＲＯ１～ＲＯ４に電気的に共通連結されることができる。
【0035】
光電変換素子ＰＤは入射光に対応する電荷を生成及び蓄積する。深さピクセルＤＰに入射される入射光は図３を参照して説明したように、偏光板アレイ２００で偏光された光ＰＬ１～ＰＬ４である。光電変換素子ＰＤとしてはフォトダイオード（ｐｈｏｔｏ ｄｉｏｄｅ）、フォトトランジスタ（ｐｈｏｔｏ ｔｒａｎｓｉｓｔｏｒ）、フォトゲート（ｐｈｏｔｏ ｇａｔｅ）、ピンドフォトダイオード（Ｐｉｎｎｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ）、及びこれらの組み合わせが使用されることができる。本発明の実施形態では光電変換素子ＰＤとしてフォトダイオードが例示される。
【0036】
実施形態によれば、第１乃至第４読出し回路ＲＯ１～ＲＯ４の各々はフローティングディフュージョンノードＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４と光電変換素子ＰＤとの間に連結されたフォトトランジスタＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４を含むことができる。これに加えて、第１乃至第４読出し回路ＲＯ１～ＲＯ４の各々はフローティングディフュージョンノードＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４とフォトトランジスタＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４との間にキャプチャトランジスタＴＧＸ１、ＴＧＸ２、ＴＧＸ３、ＴＧＸ４、ストレージトランジスタＣＸ１、ＣＸ２、ＣＸ３、ＣＸ４、及び転送トランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４を含むことができる。
【0037】
光電変換素子ＰＤで生成された電荷はフォトトランジスタＰＸ１～ＰＸ４の間にキャプチャトランジスタＴＧＸ１～ＴＧＸ４、ストレージトランジスタＣＸ１～ＣＸ４、及び転送トランジスタＴＸ１～ＴＸ４を通じてフローティングディフュージョンノードＦＤ１～ＦＤ４に伝送されることができる。
【0038】
詳細に、フォトトランジスタＰＸ１～ＰＸ４はフォトゲート信号によって制御され、第１乃至第４読出し回路ＲＯ１～ＲＯ４のフォトゲート信号は互いに位相差を有する信号である。キャプチャトランジスタＴＧＸ１～ＴＧＸ４はキャプチャ信号によって制御されることができる。キャプチャトランジスタＴＧＸ１～ＴＧＸ４はキャプチャ信号に応じて電荷を格納するか、或いは電荷をストレージトランジスタＣＸ１～ＣＸ４に伝達することができる。ストレージトランジスタＣＸ１～ＣＸ４は格納制御信号に応じて電荷を格納するか、或いは光電荷を転送トランジスタＴＸ１～ＴＸ４に伝達することができる。転送トランジスタＴＸ１～ＴＸ４はフォトトランジスタＰＸ１～ＰＸ４のドレインと増幅トランジスタＳＦ１～ＳＦ４のゲートとの間に連結されることができる。転送トランジスタＴＸ１～ＴＸ４は転送信号によって制御されることができる。
【0039】
他の例として、図面に図示しなかったが、各読出し回路ＲＯ１～ＲＯ４で、ストレージトランジスタＣＸ１～ＣＸ４と転送トランジスタＴＸ１～ＴＸ４との間に格納ダイオードが連結されてもよい。格納ダイオードは光電変換素子ＰＤと類似な構造（即ち、半導体基板と反対の導電型を有する不純物領域）を有するか、或いはキャパシター（ｃａｐａｃｉｔｏｒ）で具現されることができる。
【0040】
各読出し回路ＲＯ１～ＲＯ４で、フォトトランジスタＰＸ１～ＰＸ４がターンオンされる時、光電変換素子ＰＤで光電荷が生成されることができ、転送トランジスタＴＸ１～ＴＸ４がターンオンされる時、光電変換素子ＰＤで生成された光電荷がフローティングディフュージョンノードＦＤ１～ＦＤ４に蓄積されることができる。
【0041】
第１乃至第４読出し回路ＲＯ１～ＲＯ４で、それぞれ、フローティングディフュージョンノードＦＤ１～ＦＤ４に蓄積された電荷はリセットトランジスタＲＸ１、ＲＸ２、ＲＸ３、ＲＸ４によって定期的に排出、即ちリセットされることができる。各読出し回路ＲＯ１～ＲＯ４で、リセットトランジスタＲＸ１～ＲＸ４のソースはフローティングディフュージョンノードＦＤ１～ＦＤ４と連結され、ドレインは電源電圧ＶＤＤに連結される。
【0042】
各読出し回路ＲＯ１～ＲＯ４のフローティングディフュージョンノードＦＤ１～ＦＤ４に電荷が蓄積されることができ、フローティングディフュージョンノードＦＤ１～ＦＤ４に蓄積される電荷によって増幅トランジスタＳＦ１～ＳＦ４が制御されることができる。増幅トランジスタＳＦ１～ＳＦ４はゲート電極に入力される光電荷量に比例してソース－ドレイン電流を発生させるソースフォロワバッファ増幅器（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｂｕｆｆｅｒ ａｍｐｌｉｆｉｅｒ）である。
【0043】
増幅トランジスタＳＦ１～ＳＦ４は第１乃至第４読出し回路ＲＯ１～ＲＯ４のフローティングディフュージョンノードにおける電位を増幅し、選択トランジスタＳＸ１～ＳＸ４を通じて増幅された信号を出力ラインＶＯＵＴ１～ＶＯＵＴ４に出力することができる。
【0044】
第１乃至第４読出し回路ＲＯ１～ＲＯ４のフォトトランジスタＰＸ１～ＰＸ４は互いに異なる位相を有するフォトゲート信号によって制御されることができる。フォトゲート信号の位相差によって第１乃至第４出力ラインＶＯＵＴ１～ＶＯＵＴ４で互いに異なる信号が出力されることができる。
【0045】
各深さピクセルＤＰで、オーバーフロートランジスタＯＸはオーバーフロー制御信号ＯＧによって制御されることができる。オーバーフロートランジスタＯＸは第１乃至第４転送トランジスタＴＸ１～ＴＸ４がターンオフされる時、ターンオンされることができる。オーバーフロートランジスタＯＸは第１乃至第４転送トランジスタＴＸ１～ＴＸ４がターンオフされる間に光電変換素子ＰＤで生成される光電荷を排出させることができる。オーバーフロートランジスタＯＸは第１乃至第４フローティングディフュージョンノードＦＤ１～ＦＤ４で光電荷を検出する間に光電変換領域ＰＤで生成された電荷が第１乃至第４フローティングディフュージョンノードＦＤ１～ＦＤ４にオーバーフローされることを防止することができる。
【0046】
図４に図示された実施形態で、第１乃至第４読出し回路ＲＯ１～ＲＯ４の各々のキャプチャトランジスタＴＧＸ１～ＴＧＸ４、ストレージトランジスタＣＸ１～ＣＸ４、転送トランジスタＴＸ１～ＴＸ４、及びオーバーフロートランジスタＯＸは省略されてもよい。
【0047】
図５は本発明の実施形態に係るイメージセンサーの深さピクセルアレイを示す概略的な平面図である。図６は本発明の実施形態に係るイメージセンサーの深さピクセルアレイを示す平面図である。図７は本発明の実施形態に係るイメージセンサーの偏光板アレイを示す平面図である。
【0048】
図５、図６、及び図７を参照すれば、第１方向Ｄ１及び第１方向Ｄ１と垂直である第２方向Ｄ２に沿って配列された複数の単位ピクセルＰ１～Ｐ４を含むことができる。単位ピクセルＰ１～Ｐ４は第１方向Ｄ１に互いに隣接する第１及び第２単位ピクセルＰ１、Ｐ２、第２方向Ｄ２に第２単位ピクセルＰ２と隣接する第３単位ピクセルＰ３、及び第２方向Ｄ２に第１単位ピクセルＰ１と隣接する第４単位ピクセルＰ４を含むことができる。即ち、第１乃至第４単位ピクセルＰ１～Ｐ４は右回りに順に配列されることができる。
【0049】
図５及び図６を参照すれば、第１乃至第４単位ピクセルＰ１～Ｐ４の各々で、深さピクセルは図４を参照して説明された第１乃至第４読出し回路ＲＯ１～ＲＯ４を含むことができる。各深さピクセルで、第１乃至第４読出し回路ＲＯ１～ＲＯ４は図４を参照して説明したように、光電変換素子（図４のＰＤ）及びオーバーフロートランジスタ（図５のＯＸ）を共有することができ、図４を参照して説明されたトランジスタを含むことができる。
【0050】
実施形態によれば、深さピクセルアレイ１００で、第２方向Ｄ２と平行な仮想線を基準に第１及び第２単位ピクセルＰ１、Ｐ２が互いにミラー対称に配置されることができ、第３及び第４単位ピクセルＰ３、Ｐ４が互いにミラー対称に配置されることができる。また、第１方向Ｄ１と平行な仮想線を基準に第１及び第４単位ピクセルＰ１、Ｐ４が互いにミラー対称に配置されることができ、第２及び第３単位ピクセルＰ２、Ｐ３が互いにミラー対称に配置されることができる。即ち、第１乃至第４単位ピクセルＰ１～Ｐ４の第４読出し回路ＲＯ４が第１方向Ｄ１及び第２方向Ｄ２に隣接するように配列されることができる。
【0051】
一例として、図６を参照すれば、第１乃至第４単位ピクセルＰ１～Ｐ４の第１乃至第４読出し回路ＲＯ１～ＲＯ４は、それぞれ、第１乃至第４フォトゲート電極ＰＧＡ～ＰＧＤ及び第１乃至第４フローティングディフュージョンノードＦＤ１～ＦＤ４を含むことができる。図６で各読出し回路ＲＯ１～ＲＯ４がフォトゲート電極ＰＧＡ～ＰＧＤ及びフローティングディフュージョンノードＦＤ１～ＦＤ４を含むことと図示したが、本発明はこれに制限されず、フォトゲート電極ＰＧＡ～ＰＧＤ及びフローティングディフュージョンノードＦＤ１～ＦＤ４の間に複数のゲート電極がさらに配置されてもよい。
【0052】
第１乃至第４単位ピクセルＰ１～Ｐ４の各々で、第１乃至第４フォトゲート電極ＰＧＡ～ＰＧＤが第１及び第２方向Ｄ１、Ｄ２に沿って互いに隣接するように配列されることができる。
【0053】
具体的に、第１及び第２読出し回路ＲＯ１、ＲＯ２のフォトゲート電極ＰＧＡ、ＰＧＢとフローティングディフュージョンノードＦＤ１、ＦＤ２は第２方向Ｄ２と平行な仮想線を基準に互いにミラー対称にされることができる。第３及び第４読出し回路ＲＯ３、ＲＯ４のフォトゲート電極ＰＧＣ、ＰＧＤとフローティングディフュージョンノードＦＤ３、ＦＤ４は第２方向Ｄ２と平行な仮想線を基準に互いにミラー対称にされることができる。また、第１及び第２読出し回路ＲＯ１、ＲＯ２のフォトゲート電極ＰＧＡ、ＰＧＢとフローティングディフュージョンノードＦＤ１、ＦＤ２は、第１方向Ｄ１と平行な仮想線を基準に、第３及び第４読出し回路ＲＯ３、ＲＯ４のフォトゲート電極ＰＧＣ、ＰＧＤとフローティングディフュージョンノードＦＤ３、ＦＤ４とミラー対称にされることができる。
【0054】
さらに、先に説明したように、第１乃至第４単位ピクセルＰ１～Ｐ４の対称的な配置に応じて、第１乃至第４単位ピクセルＰ１～Ｐ４の第４フローティングディフュージョンノードＦＤ４が第１及び第２方向Ｄ１、Ｄ２に沿って互いに隣接するように配置されることができる。
【0055】
実施形態で、図５及び図６に図示されたように配列された第１乃至第４単位ピクセルＰ１～Ｐ４は１つのブロックを構成することができ、複数のブロックが第１方向Ｄ１及び第２方向Ｄ２に沿って規則的に配列されることができる。
【0056】
図７を参照すれば、偏光板アレイ２００は水平（０°）、４５°、垂直（９０°）、及び１３５°のように４つの異なる偏光配向を有する偏光格子２００ａ、２００ｂ、２００ｃ、２００ｄを含む。これと異なり、偏光板アレイ２００は水平（０°）及び垂直（９０°）の２つの配向を有する偏光格子を含むこともできる。
【0057】
第１単位ピクセルＰ１に第１偏光格子２００ａが提供されることができ、第１偏光格子２００ａは第１方向Ｄ１と平行に延在されるラインパターンである。第２単位ピクセルＰ２に第２偏光格子２００ｂが提供されることができ、第２偏光格子２００ｂは第１方向Ｄ１に対して４５°方向に延在されるラインパターンである。第３単位ピクセルＰ３に第３偏光格子２００ｃが提供されることができ、第３偏光格子２００ｃは第２方向Ｄ２と平行なラインパターンである。第４単位ピクセルＰ４に第４偏光格子２００ｄが提供されることができ、第４偏光格子２００ｄは第１方向Ｄ１に対して１３５°方向に延在されるラインパターンである。第１乃至第４単位ピクセルＰ１～Ｐ４で偏光格子２００ａ～２００ｄのサイズ及び周期は実質的に同一であることができる。
【0058】
【0059】
図５、図７、図８Ａ、図８Ｂ、及び図８Ｃを参照すれば、本発明の実施形態に係るイメージセンサーは深さピクセルアレイ１００、偏光板アレイ２００、及びマイクロレンズアレイを含むことができる。偏光板アレイ２００は、上下方向に見て、マイクロレンズＭＬを含むマイクロレンズアレイと深さピクセルアレイ１００との間に配置されることができる。
【0060】
深さピクセルアレイ１００は半導体基板１００ｓ、半導体基板１００ｓ内に単位ピクセルＰ１～Ｐ４を定義するピクセル分離構造体１１０、及び単位ピクセルＰ１～Ｐ４内に各々提供された光電変換領域ＰＤを含むことができる。
【0061】
詳細に、半導体基板１００ｓは互いに反対側の第１面１００ａ（又は前面）及び第２面１００ｂ（又は後面）を有することができる。半導体基板１００ｓは第１導電型（例えば、ｐ型）バルク（ｂｕｌｋ）シリコン基板上に第１導電型エピタキシャル層が形成された基板であり、イメージセンサーの製造工程上、バルクシリコン基板が除去されてｐ型エピタキシャル層のみが残留する基板である。これと異なり、半導体基板１００ｓは第１導電型のウェルを含むバルク半導体基板であってもよい。
【0062】
半導体基板１００ｓはピクセル分離構造体１１０によって定義される第１乃至第４単位ピクセルＰ１～Ｐ４を含むことができる。第１乃至第４単位ピクセルＰ１～Ｐ４は先に説明されたように、第１方向Ｄ１及び第２方向Ｄ２に沿ってマトリックス状に配列されることができる。
【0063】
ピクセル分離構造体１１０は、平面視で、第１乃至第４単位ピクセルＰ１～Ｐ４の各々を囲むことができる。詳細に、ピクセル分離構造体１１０は第１方向Ｄ１に沿って互いに平行に延在される第１部分及び第１部分を横切って第２方向Ｄ２に沿って互いに平行に延在される第２部分を含むことができる。このようなピクセル分離構造体１１０は、平面視で、各光電変換領域ＰＤを囲むことができる。
【0064】
ピクセル分離構造体１１０は半導体基板１００ｓ（例えば、シリコン）より屈折率が低い絶縁物質で形成されることができ、１つ又は複数の絶縁膜を含むことができる。ピクセル分離構造体１１０はシリコン酸化膜、シリコン窒化膜、アンドープのポリシリコン膜、空気（ａｉｒ）、又はこれらの組み合わせからなされることができる。このようなピクセル分離構造体１１０は半導体基板１００ｓの第１面１００ａ及び／又は第２面１００ｂをパターニングして深いトレンチを形成した後、深いトレンチ内に絶縁物質を埋め込んで形成されることができる。
【0065】
光電変換領域ＰＤが半導体基板１００ｓの第１乃至第４単位ピクセルＰ１～Ｐ４内に各々提供されることができる。光電変換領域ＰＤは第１方向Ｄ１及び第２方向Ｄ２に沿って２次元的に配列されることができる。詳細に、光電変換領域ＰＤは第１導電型の半導体基板１００ｓと反対の第２導電型を有する不純物を半導体基板１００ｓ内にイオン注入して形成されることができる。第１導電型の半導体基板１００ｓと第２導電型の光電変換領域ＰＤとの接合（ｊｕｎｃｔｉｏｎ）によってフォトダイオードが形成されることができる。偏光板アレイ２００を通過した光は光電変換領域ＰＤで電気信号に変換されることができる。
【0066】
第１乃至第４単位ピクセルＰ１～Ｐ４の各々で、半導体基板１００ｓの第１面１００ａ上に図４を参照して説明した第１乃至第４読出し回路ＲＯ１～ＲＯ４が提供されることができる。
【0067】
詳細に、第１乃至第４フォトゲート電極ＰＧＡ～ＰＧＤが、平面視で、各第１乃至第４単位ピクセルＰ１～Ｐ４の中心部分に位置することができる。第１乃至第４フォトゲート電極ＰＧＡ～ＰＧＤと半導体基板１００ｓとの間にゲート絶縁膜が介在されることができる。
【0068】
一例として、各単位ピクセルＰ１～Ｐ４で、第１乃至第４フォトゲート電極ＰＧＡ～ＰＧＤに隣接するようにストレージゲート電極ＳＧ１～ＳＧ４が配置されることができる。また、格納ダイオード領域ＳＤ１、ＳＤ２がストレージゲート電極ＳＧ１～ＳＧ４と転送トランジスタ（図４のＴＸ１～ＴＸ４）との間で半導体基板１００ｓ内に提供されることができる。格納ダイオード領域ＳＤ１、ＳＤ２は半導体基板１００ｓと反対の導電型の不純物をイオン注入して形成されることができる。格納ダイオード領域ＳＤ１、ＳＤ２はストレージゲート電極ＳＧ１～ＳＧ４と一部重畳されることができる。光電変換領域ＰＤで生成された電荷が格納ダイオード領域ＳＤ１、ＳＤ２に蓄積されることができる。
【0069】
さらに、図８Ａ乃至図８Ｃに図示してしないが、フローティングディフュージョンノードＦＤ１～ＦＤ４は半導体基板１００ｓと反対の導電型の不純物をイオン注入して形成されることができる。例えば、フローティングディフュージョンノードＦＤ１～ＦＤ４は半導体基板１００ｓ内にドーピングされたｎ型不純物領域である。
【0070】
さらに、半導体基板１００ｓ内にバリアー不純物領域１０５が提供されることができる。バリアー不純物領域１０５は、上下方向に見て、光電変換領域ＰＤと格納ダイオード領域ＳＤ１、ＳＤ２及びフローティングディフュージョンノードＦＤ１～ＦＤ４との間に提供されることができる。バリアー不純物領域１０５は半導体基板１００ｓと同一な導電型の不純物をイオン注入して形成されることができる。
【0071】
実施形態によれば、半導体基板１００ｓの第２面１００ｂに固定電荷層（２１０；ｆｉｘｅｄ ｃｈａｒｇｅ ｌａｙｅｒ）が提供されることができ、固定電荷層２１０上に偏光格子２００ａ～２００ｄが提供されることができる。
【0072】
固定電荷層２１０は半導体基板１００ｓの第２面１００ｂを覆うことができる。即ち、固定電荷層２１０は半導体基板１００ｓの第２面１００ｂと直接接触することができる。固定電荷層２１０は負の電荷を含むことができ、負の電荷は半導体基板１００ｓの第２面１００ｂで表面欠陥によって生成された正孔と結合されることができる。したがって、半導体基板１００ｓの第２面１００ｂで発生する暗電流が抑制されることができる。固定電荷層２１０は、例えばＡｌ２Ｏ３、ＣｅＦ３、ＨｆＯ２、ＩＴＯ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、Ｓｉ、Ｇｅ、ＺｎＳｅ、ＺｎＳ、又はＰｂＦ２等が使用されることができる。
【0073】
偏光格子２００ａ～２００ｄは各単位ピクセルＰ１～Ｐ４で並べて延在されるライン形状を有することができる。偏光格子２００ａ～２００ｄは、平面視で、各光電変換領域ＰＤを横切ることができる。
【0074】
詳細に、図７及び図８Ａを参照すれば、第１単位ピクセルＰ１で第１偏光格子２００ａは第１方向Ｄ１に平行なライン形状を有することができる。第２単位ピクセルＰ２で第２偏光格子２００ｂは第１偏光格子２００ａに対して４５°傾いたライン形状を有することができる。第３単位ピクセルＰ３で第３偏光格子２００ｃは第１偏光格子２００ａに対して９０°に配向されたライン形状を有することができる。第４単位ピクセルＰ４で第４偏光格子Ｐ４は第１偏光格子２００ａに対して１３５°に配向されたライン形状を有することができる。
【0075】
第１乃至第４偏光格子２００ａ～２００ｄは、それぞれ、第１乃至第４ピクセル領域Ｐ１～Ｐ４で、均一な幅及び均一な高さを有し、一定間隔に互いに離隔されて配列されることができる。
【0076】
第１乃至第４偏光格子２００ａ～２００ｄの各々は順に積層された導電パターン２１２及び誘電パターン２１４を含むことができる。ここで、導電パターン２１２は、例えばタングステン、アルミニウム、チタニウム、タンタル、及び銅等のような金属物質からなされることができる。誘電パターン２１４はＳｉＮ、ＳｉＯＮ、ＳｉＣ、ＳＩＣＮ、又はＳｉＣＯのような絶縁物質からなされることができる。
【0077】
第１乃至第４偏光格子２００ａ～２００ｄは固定電荷層２１０上に導電膜及び誘電膜を順に堆積させた後、誘電膜及び導電膜をパターニングして形成されることができる。
【0078】
第１乃至第４偏光格子２００ａ～２００ｄが形成された固定電荷層２１０上に平坦絶縁膜２６０が配置されることができる。平坦絶縁膜２６０は第１乃至第４偏光格子２００ａ～２００ｄの間を満たすことができる。平坦絶縁膜２６０は、例えばＡｌ２Ｏ３、ＣｅＦ３、ＨｆＯ２、ＩＴＯ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、Ｓｉ、Ｇｅ、ＺｎＳｅ、ＺｎＳ、又はＰｂＦ２等が使用されることができる。これと異なり、平坦絶縁膜２６０は高屈折率の有機物で形成されることもでき、例えばシロキサン樹脂（Ｓｉｌｏｘａｎｅ Ｒｅｓｉｎ）、ベンゾシクロブテン（ＢＣＢ：Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）系列、アクリル（ａｃｒｙｌ）系列、パリレン（Ｐａｒｙｌｅｎｅ）Ｃ、ポリメチルメタクリレート（ＰＭＭＡ：Ｐｏｌｙ（ｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ））、ポリエチレンテレフタレート（ＰＥＴ：Ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）等が使用されることができる。また、平坦絶縁膜２６０は、例えばチタン酸ストロンチウム（ＳｒＴｉＯ３）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ）、ガラス（ｇｌａｓｓ）、臭素（ｂｒｏｍｉｎｅ）、サファイア（ｓａｐｐｈｉｒｅ）、キュービックジルコニア（ｃｕｂｉｃ ｚｉｒｃｏｎｉａ）、ニオブ酸カリウム（ＫＮｂＯ３）、モアッサナイト（ｍｏｉｓｓａｎｉｔｅ（ＳｉＣ））、ガリウム（ＩＩＩ）燐（ＧａＰ）、ガリウム（ＩＩＩ）砒素（ＧａＡｓ）等で形成されてもよい。
【0079】
図８Ｂを参照すれば、第１乃至第４偏光格子２００ａ～２００ｄは固定電荷層２１０上に提供された第１誘電体パターン２２２及び第１誘電体パターン２２２を覆う第２誘電体層２２４を含むことができる。ここで、第１誘電体パターン２２２は第２誘電体層２２４と屈折率が異なる誘電物質からなされることできる。また、第１誘電体パターン２２２の各々は互いに対向する傾いた側壁を有することができる。即ち、第１誘電体パターン２２２は楔形状の断面を有することができる。第２誘電体層２２４は第１誘電体パターン２２２の表面をコンフォーマルに覆うことができる。
【0080】
図８Ｃを参照すれば、第１乃至第４偏光格子２００ａ～２００ｄは半導体基板１００ｓの第２面１００ｂ内に提供されることができる。
【0081】
第１乃至第４偏光格子２００ａ～２００ｄは半導体基板１００ｓの第２面１００ｂ上にエッチングマスクパターンを形成し、このエッチングマスクパターンを利用して半導体基板１００ｓの第２面１００ｂを異方性エッチングして形成されたリセス領域である。即ち、第１乃至第４偏光格子２００ａ～２００ｄは半導体基板１００ｓの一部分である。半導体基板１００ｓに形成されたリセス領域は互いに対向する傾斜面によって定義されることができる。即ち、第１乃至第４偏光格子２００ａ～２００ｄは楔形状を有することができる。
【0082】
固定電荷層２１０が半導体基板１００ｓの第２面１００ｂに提供された第１乃至第４偏光格子２００ａ～２００ｄをコンフォーマルに覆うことができる。固定電荷層２１０が第１乃至第４偏光格子２００ａ～２００ｄと直接接触することができる。
【0083】
第１乃至第４偏光格子２００ａ～２００ｄが形成された半導体基板１００ｓの第２面１００ｂ上に反射防止層２３０が配置されることができる。反射防止層２３０は固定電荷層２１０と平坦絶縁膜２６０との間に配置されることができる。反射防止層２３０は、例えばＳｉＯＮ、ＳｉＣ、ＳＩＣＮ、又はＳｉＣＯからなされることができる。
【0084】
図８Ａ乃至図８Ｃを参照すれば、平坦絶縁膜２６０上に光電変換領域ＰＤに各々対応するマイクロレンズＭＬが配置されることができる。マイクロレンズＭＬは互いに交差する第１及び第２方向Ｄ１、Ｄ２に沿って２次元的に配列されることができる。マイクロレンズＭＬは上に膨らんでいる形状を有し、所定の曲率半径を有することができる。マイクロレンズＭＬはイメージセンサーに入射する光の経路を変更させて光を集光させることができる。マイクロレンズＭＬは光透過性樹脂で形成されることができる。
【0085】
【0086】
図４、図５、図６、図７、及び図９を参照すれば、パルス化された光信号ＥＬが光源（図１の１）で物体（図１のＯ）に出力されることができる。物体（図１のＯ）で反射された光は光源で提供された光信号ＥＬより時間が遅延されたパルス形状に単位ピクセルＰ１－Ｐ４に入射されることができる。図９には光信号ＥＬが方形状のパルス波（ｐｕｌｓｅ ｗａｖｅ）として図示されているが、サイン波（ｓｉｎｅ ｗａｖｅ）のような正弦波（ｓｉｎｕｓｏｉｄａｌ ｗａｖｅ）が光信号ＥＬとして利用されてもよい。
【0087】
各単位ピクセルＰ１－Ｐ４で、物体（図１のＯ）に照射される光信号（図１のＥＬ）に同期化された第１フォト制御信号ＰＧＡ＿０が第１フォトゲート電極ＰＧＡに印加されることができ、第１フォト制御信号ＰＧＡ＿０に対して１８０°の位相差を有する第３フォト制御信号ＰＧＣ＿１８０が第３フォトゲート電極ＰＧＣに印加されることができる。第１フォト制御信号ＰＧＡ＿０に対して９０°の位相差を有する第２フォト制御信号ＰＧＢ＿９０が第２フォトゲート電極ＰＧＢに印加されることができ、第２フォト制御信号ＰＧＢ＿９０に対して１８０°の位相差を有する第４フォト制御信号ＰＧＤ＿２７０が第４フォトゲート電極ＰＧＤに印加されることができる。
【0088】
４－タップ構造の深さピクセルは１回のサンプリング区間で、第１乃至第４フォト制御信号ＰＧＡ＿０、ＰＧＢ＿９０、ＰＧＣ＿１８０、ＰＧＤ＿２７０が時間差を置き、順次的に第１乃至第４フォトゲート電極ＰＧＡ～ＰＧＤに印加されることができる。
【0089】
第１乃至第４フォトゲート電極ＰＧＡ～ＰＧＤに印加される第１乃至第４フォトゲート信号ＰＧＡ＿０～ＰＧＤ＿２７０によって光電変換領域ＰＤの電位が変化されることができる。
【0090】
第１乃至第４フローティングディフュージョンノードＦＤ１～ＦＤ４で検出される電荷量は反射された光信号ＲＬと第１乃至第４フォト制御信号ＰＧＡ＿０、ＰＧＢ＿９０、ＰＧＣ＿１８０、ＰＧＤ＿２７０が重畳される時間に応じて変更されることができる。即ち、各単位ピクセルＰ１～Ｐ４で第１乃至第４読出し回路ＲＯ１～ＲＯ４で出力される信号は偏光された成分の光に対する深さ情報である。
【0091】
詳細に、第１単位ピクセルＰ１で、第１偏光格子２００ａを通過した第１偏光成分の光が第１乃至第４読出し回路ＲＯ１～ＲＯ４を通じて互いに異なる電気信号に出力されることができる。第２単位ピクセルＰ２で、第２偏光格子２００ｂを通過した第２偏光成分の光が第１乃至第４読出し回路ＲＯ１～ＲＯ４を通じて互いに異なる電気信号に出力されることができる。第３単位ピクセルＰ３で、第３偏光格子２００ｃを通過した第３偏光成分の光が第１乃至第４読出し回路ＲＯ１～ＲＯ４を通じて互いに異なる電気信号に出力されることができる。第４単位ピクセルＰ４で、第４偏光格子２００ｄを通過した第４偏光成分の光が第１乃至第４読出し回路ＲＯ１～ＲＯ４を通じて互いに異なる電気信号に出力されることができる。
【0092】
【0093】
図１０Ａを参照すれば、第１乃至第４単位ピクセルＰ１～Ｐ４は１つの光センサーブロックを構成することができ、複数の光センサーブロックが第１方向Ｄ１及び第２方向Ｄ２に沿って２次元的に配列されることができる。
【0094】
第１乃至第４単位ピクセルＰ１～Ｐ４の各々は先に説明したように、偏光格子２００ａ～２００ｄ及び第１乃至第４読出し回路ＲＯ１～ＲＯ４を含む深さピクセルを含むことができる。第１乃至第４単位ピクセルＰ１～Ｐ４の偏光格子２００ａ～２００ｄは、先に図７を参照して説明したように、互いに異なる偏光配向を有することができる。
【0095】
第１単位ピクセルＰ１は第１偏光格子２００ａと、これに対応する第１乃至第４読出し回路ＲＰ１～ＲＯ２を含むことができる。第２単位ピクセルＰ２は第２偏光格子２００ｂとこれに対応する第１乃至第４読出し回路ＲＰ１～ＲＯ２を含むことができる。第３単位ピクセルＰ３は第３偏光格子２００ｃとこれに対応する第１乃至第４読出し回路ＲＰ１～ＲＯ２を含むことができる。第４単位ピクセルＰ４は第４偏光格子２００ｄとこれに対応する第１乃至第４読出し回路ＲＰ１～ＲＯ２を含むことができる。
【0096】
深さピクセルアレイ１００で、第１方向Ｄ１に互いに隣接する第１及び第２単位ピクセルＰ１、Ｐ２は第２方向Ｄ２と平行な仮想線を基準に互いにミラー対称にされることができる。また、第１及び第２単位ピクセルＰ１、Ｐ２は第１方向Ｄ１と平行な仮想線を基準に第３及び第４単位ピクセルＰ３、Ｐ４とミラー対称にされることができる。したがって、第１乃至第４単位ピクセルＰ１～Ｐ４の第４読出し回路ＲＯ４が第１及び第２方向Ｄ１、Ｄ２に互いに隣接するように配置されることができる。また、このような配列は第１乃至第３読出し回路ＲＯ１～ＲＯ３も同様である。
【0097】
図１０Ａ及び図１０Ｂに図示された実施形態によれば、第１乃至第４単位ピクセルＰ１～Ｐ４で構成された１つの光センサーブロックに対する１回のセンシングを通じて４方向の偏光状態（ｐｏｌａｒｉｚａｔｉｏｎ ｓｔａｔｅ）に対する情報及び４つの互いに異なる位相（ｐｈａｓｅ）のフォトゲート信号によって生成される深さ情報を得ることができる。
【0098】
さらに、第１乃至第４単位ピクセルＰ１～Ｐ４の第１乃至第４読出し回路ＲＯ１～ＲＯ４から出力される信号を合算する領域Ｓ１、Ｓ２、Ｓ３の別に偏光情報又は深さ情報を選択的に得ることができる。
【0099】
一例として、第１単位ピクセルＰ１の第１乃至第４読出し回路ＲＯ１～ＲＯ４から出力される第１乃至第４出力信号を合算することによって、第１偏光成分の光（図３のＰＬ１）に対する深さ情報を得ることができる。第２単位ピクセルＰ２の第１乃至第４読出し回路ＲＯ１～ＲＯ４から出力される第１乃至第４出力信号を合算することによって、第２偏光成分の光（図３のＰＬ２）に対する情報を得ることができる。第３単位ピクセルＰ３の第１乃至第４読出し回路ＲＯ１～ＲＯ４から出力される第１乃至第４出力信号を合算することによって、第３偏光成分の光（図３のＰＬ３）に対する深さ情報を得ることができる。第４単位ピクセルＰ４の第１乃至第４読出し回路ＲＯ１～ＲＯ４から出力される第１乃至第４出力信号を合算することによって、第４偏光成分の光（図３のＰＬ４）に対する深さ情報を得ることができる。
【0100】
他の例として、第１乃至第４単位ピクセルＰ１～Ｐ４の第４読出し回路（即ち、Ｓ２領域）から出力される、即ち４つの第４読出し回路から出力される第４出力信号を合算することによって、第１乃至第４偏光格子を通過した第１乃至第４偏光成分の光（図３のＰＬ１、ＰＬ２、ＰＬ３、ＰＬ４）を平均して深さ情報を得ることができる。
【0101】
その他例として、第１乃至第４単位ピクセルＰ１～Ｐ４の各々で、第１乃至第４読出し回路ＲＯ１～ＲＯ４の各々（即ち、Ｓ３領域）から４つの互いに異なる位相（ｐｈａｓｅ）のフォトゲート信号によって生成される深さ情報を得ることができる。
【0102】
図１１は本発明の実施形態に係るイメージセンサーの深さピクセルアレイで２－タップ（２－ｔａｐ）構造の深さピクセルを示す回路図である。
【0103】
図１１を参照すれば、２－タップ（２－ｔａｐ）構造の深さピクセルは光電変換素子ＰＤ、第１及び第２読出し回路ＲＯ１、ＲＯ２、及びオーバーフロートランジスタＯＸを含むことができる。
【0104】
第１及び第２読出し回路ＲＯ１、ＲＯ２の構成は、先に図４を参照して説明された第１及び第２読出し回路ＲＯ１、ＲＯ２と実質的に同一であることができる。また、第１及び第２読出し回路ＲＯ１、ＲＯ２は１つの光電変換素子ＰＤ及びオーバーフロートランジスタＯＸを共有することができる。
【0105】
図１２Ａ乃至図１４Ａは本発明の実施形態に係るイメージセンサーのアクティブピクセルセンサーアレイを概略的に示す。図１２Ｂ乃至図１４Ｂ及び図１４Ｃは図１２Ａ乃至図１４Ａに図示されたイメージセンサーの深さピクセルアレイを示す平面図である。
【0106】
図１２Ａ乃至図１４Ａを参照すれば、深さピクセルアレイ１００で、第１乃至第４単位ピクセルＰ１～Ｐ４の各々は、図１１を参照して説明したように、１つの光電変換素子ＰＤ、第１及び第２読出し回路ＲＯ１、ＲＯ２、及びオーバーフロートランジスタＯＸを含むことができる。
【0107】
偏光板アレイ２００は、先に説明したように、第１乃至第４単位ピクセルＰ１～Ｐ４で互いに異なる方向に配向された偏光格子２００ａ～２００ｄを含むことができる。
【0108】
第１単位ピクセルＰ１は第１偏光格子２００ａと、これに対応する第１及び第２読出し回路ＲＯ１、ＲＯ２を含むことができる。第２単位ピクセルＰ２は第２偏光格子２００ｂとこれに対応する第１及び第２読出し回路ＲＯ１、ＲＯ２を含むことができる。第３単位ピクセルＰ３は第３偏光格子２００ｃとこれに対応する第１及び第２読出し回路ＲＯ１、ＲＯ２を含むことができる。第４単位ピクセルＰ４は第４偏光格子２００ｄとこれに対応する第１及び第２読出し回路ＲＯ１、ＲＯ２を含むことができる。
【0109】
先に説明したように、第１乃至第４単位ピクセルＰ１～Ｐ４は１つの光センサーブロックを構成することができ、複数の光センサーブロックが第１及び第２方向Ｄ１、Ｄ２に沿って２次元的に配列されることができる。
【0110】
図１２Ａ及び図１２Ｂを参照すれば、深さピクセルアレイ１００で、第１方向Ｄ１に沿って第１及び第２単位ピクセルの第１及び第２読出し回路ＲＯ１、ＲＯ２が交互に配列されることができる。また、第１方向に沿って第３及び第４単位ピクセルの第１及び第２読出し回路ＲＯ１、ＲＯ２が交互に配列されることができる。即ち、第１及び第２単位ピクセルＰ１、Ｐ２の第１読出し回路ＲＯ１が互いに隣接し、第２読出し回路ＲＯ２が互いに隣接することができる。同様に、第３及び第４単位ピクセルＰ３、Ｐ４の第１読出し回路ＲＯ１が互いに隣接し、第２読出し回路ＲＯ２が互いに隣接することができる。
【0111】
【0112】
第１方向Ｄ１に隣接する第１及び第２単位ピクセルＰ１、Ｐ２が互いにミラー対称にされることができ、第１方向Ｄ１に隣接する第３及び第４単位ピクセルＰ３、Ｐ４が互いにミラー対称にされることができる。また、第２方向Ｄ２に隣接する第１及び第４単位ピクセルＰ１、Ｐ４が互いにミラー対称にされることができ、第２方向Ｄ２に隣接する第２及び第３単位ピクセルＰ２、Ｐ３が互いにミラー対称にされることができる。即ち、互いに隣接する第１乃至第４単位ピクセルＰ１～Ｐ４は第１方向Ｄ１及び第２方向Ｄ２に互いにミラー対称にされることができる。
【0113】
図１４Ａ、図１４Ｂ、及び図１４Ｃを参照すれば、第１乃至第４単位ピクセルＰ１～Ｐ４の各々が一対の読出し回路を含み、隣接する２つの単位ピクセルを通じて４つの互いに異なる位相（ｐｈａｓｅ）のフォトゲート信号によって生成される深さ情報を得ることができる。
【0114】
一例として、図１４Ａ及び図１４Ｂを参照すれば、第１及び第３単位ピクセルＰ１、Ｐ３で第１及び第２読出し回路ＲＯ１、ＲＯ２を含み、第２及び第４単位ピクセルＰ２、Ｐ４で第３及び第４読出し回路ＲＯ３、ＲＯ４を含むことができる。ここで、第３及び第４読出し回路ＲＯ３、ＲＯ４は第１及び第２読出し回路ＲＯ１、ＲＯ２と実質的に同一であることができる。即ち、第１方向Ｄ１又は第２方向Ｄ２に隣接する一対の単位ピクセルが図４を参照して説明された４－タップ構造の深さピクセルを構成することもできる。
【0115】
第１及び第２読出し回路ＲＯ１、ＲＯ２のフォトゲート電極に互いに１８０°の位相差を有する第１及び第２フォトゲート信号が印加されることができ、第３及び第４読出し回路ＲＯ３、ＲＯ４に１８０°の位相差を有する第３及び第４フォトゲート信号が印加されることができる。ここで、第３及び第４フォトゲート信号は第１及び第２フォトゲート信号と位相差を有することができる。
【0116】
詳細に、第１方向Ｄ１に隣接する第１及び第２単位ピクセルＰ１、Ｐ２は互いにミラー対称にされることができ、第１方向Ｄ１に隣接する第３及び第４単位ピクセルは互いにミラー対称に配置されることができる。第２方向Ｄ２に隣接する第１及び第４単位ピクセルＰ１、Ｐ４は互いにミラー対称にされることができ、第２方向Ｄ２に隣接する第２及び第３単位ピクセルＰ２、Ｐ３は互いにミラー対称に配置されることができる。
【0117】
したがって、第１及び第３単位ピクセルＰ１、Ｐ３の第２読出し回路ＲＯ２が対角線方向に隣接することができ、第２及び第４単位ピクセルＰ２、Ｐ４の第４読出し回路ＲＯ４が対角線方向に隣接することができる。また、第３及び第１単位ピクセルＰ１、Ｐ３の第１読出し回路ＲＯ１が対角線方向に隣接することができ、第４及び第２単位ピクセルＰ２、Ｐ４の第３読出し回路ＲＯ３が対角線方向に隣接することができる。
【0118】
他の例として、図１４Ｃを参照すれば、第１及び第２単位ピクセルＰ１、Ｐ２で第１及び第２読出し回路ＲＯ１、ＲＯ２を含み、第３及び第４単位ピクセルＰ３、Ｐ４で第３及び第４読出し回路ＲＯ３、ＲＯ４を含むことができる。
【0119】
第１方向Ｄ１に第１及び第２単位ピクセルＰ１、Ｐ２が互いにミラー対称にされることができ、第１方向Ｄ１に隣接する第３及び第４単位ピクセルＰ３、Ｐ４は互いにミラー対称に配置されることができる。
【0120】
第１及び第２単位ピクセルＰ１、Ｐ２の第２読出し回路ＲＯ２が第１方向Ｄ１に隣接することができ、第３及び第４単位ピクセルＰ３、Ｐ４の第４読出し回路ＲＯ４が第１方向Ｄ１に隣接することができる。各々第１乃至第４単位ピクセルＰ１～Ｐ４で構成された光センサーブロックが２次元的に配列されることによって、第３及び第４単位ピクセルＰ３、Ｐ４の第３読出し回路ＲＯ３が第１方向Ｄ１に隣接することができ、第１及び第２単位ピクセルＰ１、Ｐ２の第１読出し回路ＲＯ１が第１方向Ｄ１に隣接することができる。
【0121】
図１５は図１１に図示されたイメージセンサーでの深さピクセルの動作を説明するためのタイミング図である。図１５を参照すれば、パルス化された光信号ＥＬが光源（図１の１）から物体（図１のＯ）に出力されることができる。図１５には光信号ＥＬが方形状のパルス波（ｐｕｌｓｅ ｗａｖｅ）として図示されているが、サイン波（ｓｉｎｅ ｗａｖｅ）のような正弦波（ｓｉｎｕｓｏｉｄａｌ ｗａｖｅ）が光信号として利用されてもよい。被写体に反射された光は光源から提供された光信号ＥＬより時間が遅延されたパルス形状に単位ピクセルＰ１－Ｐ４に入射されることができる。
【0122】
各単位ピクセルＰ１－Ｐ４で、物体に照射される光信号ＥＬに同期化された第１フォト制御信号ＰＧＡ＿０が第１フォトゲート電極ＰＧＡに印加されることができ、第１フォト制御信号ＰＧＡに対して１８０°の位相差を有する第２フォト制御信号ＰＧＡ＿１８０が第２フォトゲート電極ＰＧＢに印加されることができる。即ち、第１フォト制御信号ＰＧＡ＿０と第２フォト制御信号ＰＧＡ＿１８０が交互に活性化されることができる。
【0123】
続いて、第１フォト制御信号ＰＧＡ＿０に対して９０°の位相差を有する第３フォト制御信号ＰＧＢ＿９０が第１フォトゲート電極ＰＧＡに印加されることができ、第３フォト制御信号ＰＧＢ＿９０に対して１８０°の位相差を有する第４フォト制御信号ＰＧＢ＿２７０が第２フォトゲート電極ＰＧＢに印加されることができる。第３及び第４フォト制御信号ＰＧＢ＿９０、ＰＧＢ＿２７０は第１及び第２フォト制御信号ＰＧＡ＿０、ＰＧＡ＿１８０と時間差を置き、順次的に印加されることができる。
【0124】
第１及び第２フォトゲート電極ＰＧＡ、ＰＧＢに印加される第１及び第２フォト制御信号ＰＧＡ＿０、ＰＧＡ＿１８０又は第３及び第４フォト制御信号ＰＧＢ＿９０、ＰＧＢ＿２７０によって光電変換領域ＰＤの電位が変化されることができる。
【0125】
第１及び第２フォト制御信号ＰＧＡ＿０、ＰＧＡ＿１８０に応答して第１及び第２フローティングディフュージョンノードＦＤ１、ＦＤ２で光電荷が検出されることができ、続いて、第３及び第４フォト制御信号ＰＧＢ＿９０、ＰＧＢ＿２７０に応答して第１及び第２フローティングディフュージョンノードＦＤ１、ＦＤ２で光電荷が検出されることができる。
【0126】
詳細に、第１フォト制御信号ＰＧＡによって第１フォトゲート電極ＰＧＡに高電圧が印加される時、光電変換領域ＰＤで生成された光電荷が第１フローティングディフュージョンノードＦＤ１に伝送されることができる。第１フローティングディフュージョンノードＦＤ１に蓄積された光電荷は第１読出し回路ＲＯ１を通じて第１ピクセル信号に出力されることができる。また、第２フォト制御信号ＰＧＡ＿１８０によって第２フォトゲート電極ＰＧＢに正の電圧が印加される時、光電変換領域ＰＤで生成された光電荷が第２フローティングディフュージョンノードＦＤ２に伝送されることができる。第２フローティングディフュージョンノードＦＤ２に蓄積された光電荷Ｑ２は第２読出し回路ＲＯ２を通じて第２ピクセル信号に出力されることができる。
【0127】
第１及び第２フローティングディフュージョンノードＦＤ１、ＦＤ２で検出される電荷量は反射された光信号ＲＬと第１及び２フォト制御信号ＰＧＡ、ＰＧＢが重畳される時間に応じて変更されることができる。
【0128】
詳細に、反射された光信号ＲＬと第１フォト制御信号ＰＧＡ＿０が重畳される時間の間に第１フローティングディフュージョンノードＦＤ１で測定される光電荷量と、反射された光信号ＲＬと第２フォト制御信号ＰＧＢ＿１８０が重畳される時間の間に第２フローティングディフュージョンノードＦＤ２で測定される光電荷量の差を通じて反射された光ＲＬの遅延時間を検出することができる。続いて、反射された光信号ＲＬと第１フォト制御信号ＰＧＡ＿９０が重畳される時間の間に第１フローティングディフュージョンノードＦＤ１で測定される光電荷量と、反射された光信号ＲＬと第２フォト制御信号ＰＧＢ＿２７０が重畳される時間の間に第２フローティングディフュージョンノードＦＤ２で測定される光電荷量との差を通じて反射された光ＲＬの遅延時間を検出することができる。即ち、第１及び第２フローティングディフュージョンノードＦＤ１、ＦＤ２で出力される信号差が２回に亘って検出されることができ、検出された信号差を利用して光源と対象物体との間の距離、即ち光学的深さが測定されることができる。
【0129】
以上、添付された図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明がその技術的思想や必須的な特徴を変形しなく、他の具体的な形態に実施できることは理解するべきである。したがって、以上で記述した実施形態はすべての面で例示的なものであり、限定的なものではないものとして理解しなければならない。
【符号の説明】
【0130】
１００ 深さピクセルアレイ
１００ｓ 半導体基板
１０５ バリアー不純物領域
１１０ ピクセル分離構造体
２００ 偏光板アレイ
２００ａ～２００ｄ 偏光格子
２１０ 固定電荷層
２３０ 反射防止層
２６０ 平坦絶縁膜
ＣＸ１～ＣＸ４ ストレージトランジスタ
ＤＰ 深さピクセル
ＦＤ１～ＦＤ４ フローティングディフュージョンノード
ＭＬ マイクロレンズ
ＯＸ オーバーフロートランジスタ
Ｐ１～Ｐ４ 単位ピクセル
ＰＤ 光電変換素子
ＰＧＡ～ＰＧＤ フォトゲート電極
ＰＸ１～ＰＸ４ フォトトランジスタ
ＲＯ１～ＲＯ４ 読出し回路
ＴＧＸ１～ＴＧＸ４ キャプチャトランジスタ
ＴＸ１～ＴＸ４ 転送トランジスタ
１００ｓ 半導体基板
１０５ バリアー不純物領域
１１０ ピクセル分離構造体
２００ 偏光板アレイ
２００ａ～２００ｄ 偏光格子
２１０ 固定電荷層
２３０ 反射防止層
２６０ 平坦絶縁膜
ＣＸ１～ＣＸ４ ストレージトランジスタ
ＤＰ 深さピクセル
ＦＤ１～ＦＤ４ フローティングディフュージョンノード
ＭＬ マイクロレンズ
ＯＸ オーバーフロートランジスタ
Ｐ１～Ｐ４ 単位ピクセル
ＰＤ 光電変換素子
ＰＧＡ～ＰＧＤ フォトゲート電極
ＰＸ１～ＰＸ４ フォトトランジスタ
ＲＯ１～ＲＯ４ 読出し回路
ＴＧＸ１～ＴＧＸ４ キャプチャトランジスタ
ＴＸ１～ＴＸ４ 転送トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図9】
【図10A】
【図10B】
【図11】
【図12A】
【図12B】
【図13A】
【図13B】
【図14A】
【図14B】
【図14C】
【図15】