特許 7494076 信号処理回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-24

(45)【発行日】2024-06-03

(54)【発明の名称】信号処理回路

(51)【国際特許分類】

   H03F 3/34 20060101AFI20240527BHJP

   H03F 3/45 20060101ALI20240527BHJP

   H03G 3/30 20060101ALI20240527BHJP

【ＦＩ】

H03F3/34 210

H03F3/45

H03G3/30 B

【請求項の数】 6

(21)【出願番号】P 2020159321

(22)【出願日】2020-09-24

(65)【公開番号】P2022052839

(43)【公開日】2022-04-05

【審査請求日】2022-06-22

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】間島 秀明

【審査官】工藤 一光

(56)【参考文献】

【文献】特開平８－２８８７５７（ＪＰ，Ａ）

【文献】特表２００２－５０７０６９（ＪＰ，Ａ）

【文献】特開２００９－３８５５６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ１／００－３／７２

Ｈ０３Ｇ３／００－３／３４

(57)【特許請求の範囲】

【請求項1】

入力側と出力側が電気的に絶縁分離されたアイソレータと、
前記アイソレータの出力信号を増幅する可変利得増幅回路と、
前記可変利得増幅回路のＤＣオフセットを調整するＤＣオフセット調整回路と、
前記可変利得増幅回路の利得を調整する利得調整回路と、
前記アイソレータの前記入力側に設けられ、第１の制御信号に基づいて前記アイソレータの入力側の基準電圧を、ＤＣオフセット調整時に出力電圧をゼロに設定し、利得調整時に出力電圧を一定電圧（≠ゼロ）に設定して、前記アイソレータの入力側に出力する第１の電圧設定回路と、
前記アイソレータの前記出力側に設けられ、第２の制御信号に基づいて前記アイソレータの出力側の基準電圧を、ＤＣオフセット調整時に出力電圧をゼロに設定し、利得調整時に出力電圧を一定電圧（≠ゼロ）に設定する第２の電圧設定回路と、
前記第２の電圧設定回路の出力電圧と前記可変利得増幅回路の出力電圧を比較する比較回路と、
前記比較回路の出力信号に応答して、前記ＤＣオフセット調整回路の制御及び前記利得調整回路の制御を行う制御回路と、
を具備し、
前記第１の電圧設定回路は、反転入力端と非反転入力端を有し、定電流が前記反転入力端と前記非反転入力端に供給される第１の差動増幅回路と、前記第１の差動増幅回路の反転入力端と非反転入力端との間に設けられる第１のスイッチと、を備え、
前記第２の電圧設定回路は、反転入力端と非反転入力端を有し、定電流が前記反転入力端と前記非反転入力端に供給される第２の差動増幅回路と、前記第２の差動増幅回路の反転入力端と非反転入力端との間に設けられる第２のスイッチと、を備え、
前記制御回路は、前記第１の制御信号及び前記第２の制御信号を出力し、前記第１のスイッチと前記第２のスイッチのオン／オフを制御して、前記ＤＣオフセット調整回路の制御及び前記利得調整回路の制御を排他的に行う、
ことを特徴とする信号処理回路。

【請求項2】

前記制御回路は前記第１のスイッチと前記第２のスイッチがオン状態の時の前記比較回路からの出力信号に応じて前記ＤＣオフセット調整回路を制御することを特徴とする請求項１に記載の信号処理回路。

【請求項3】

前記制御回路は、前記第１のスイッチと前記第２のスイッチがオフの時の前記比較回路からの出力信号に応じて前記利得調整回路を制御することを特徴とする請求項２に記載の信号処理回路。

【請求項4】

前記ＤＣオフセット調整回路は、前記制御回路からの制御信号に応じて電流値が変化する可変電流源を備え、
前記可変利得増幅回路は、前記可変電流源からの電流が入力端に供給される差動増幅回路を備えることを特徴とする請求項１から３のいずれか一項に記載の信号処理回路。

【請求項5】

前記第１の電圧設定回路は、
主電流路が定電流源に直列に接続された第１のトランジスタと、
前記第１のトランジスタの主電流路に生じた電圧を電流に変換する電圧／電流変換回路と、
前記電圧／電流変換回路からの出力電流が入力端に供給される差動増幅回路と、
を備えることを特徴とする請求項１から４のいずれか一項に記載の信号処理回路。

【請求項6】

主電流路が前記第１のトランジスタの主電流路と並列に接続され、負荷に出力電流を供給する第２のトランジスタと、
前記電圧／電流変換回路の入力端の一方の接続先を、前記第１のトランジスタのドレインと前記第２のトランジスタのドレインとの間で切換えるスイッチと、
を備えることを特徴とする請求項５に記載の信号処理回路。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、信号処理回路に関する。

【背景技術】

【0002】

従来、アイソレータを備えた信号処理回路が開示されている。アイソレータは、入力側と出力側を電気的に絶縁分離する。従って、例えば、高圧側と低圧側を電気的に絶縁分離して信号処理を行う信号処理回路に好適する。しかし、アイソレータを介することで、アイソレータの入力側と出力側で基準とする電圧が不連続となり、信号処理の不安定化が生じる場合がある。アイソレータの利点を生かしつつ、安定した信号処理を行うことが出来る信号処理回路が望まれる。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１８－１９６２２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

一つの実施形態は、安定した信号処理を行うことが出来る信号処理回路を提供することを目的とする。

【課題を解決するための手段】

【0005】

一つの実施形態によれば、信号処理回路は、入力側と出力側が電気的に絶縁分離されたアイソレータと、前記アイソレータの出力信号を増幅する可変利得増幅回路と、前記可変利得増幅回路のＤＣオフセットを調整するＤＣオフセット調整回路と、前記可変利得増幅回路の利得を調整する利得調整回路と、前記アイソレータの前記入力側に設けられ、第１の制御信号に基づいて前記アイソレータの入力側の基準電圧を、ＤＣオフセット調整時に出力電圧をゼロに設定し、利得調整時に出力電圧を一定電圧（≠ゼロ）に設定して、前記アイソレータの入力側に出力する第１の電圧設定回路と、前記アイソレータの前記出力側に設けられ、第２の制御信号に基づいて前記アイソレータの出力側の基準電圧を、ＤＣオフセット調整時に出力電圧をゼロに設定し、利得調整時に出力電圧を一定電圧（≠ゼロ）に設定する第２の電圧設定回路と、前記第２の電圧設定回路の出力電圧と前記可変利得増幅回路の出力電圧を比較する比較回路と、前記比較回路の出力信号に応答して、前記ＤＣオフセット調整回路の制御及び前記利得調整回路の制御を行う制御回路と、を具備し、前記第１の電圧設定回路は、反転入力端と非反転入力端を有し、定電流が前記反転入力端と前記非反転入力端に供給される第１の差動増幅回路と、前記第１の差動増幅回路の反転入力端と非反転入力端との間に設けられる第１のスイッチと、を備え、前記第２の電圧設定回路は、反転入力端と非反転入力端を有し、定電流が前記反転入力端と前記非反転入力端に供給される第２の差動増幅回路と、前記第２の差動増幅回路の反転入力端と非反転入力端との間に設けられる第２のスイッチと、を備え、前記制御回路は、前記第１の制御信号及び前記第２の制御信号を出力し、前記第１のスイッチと前記第２のスイッチのオン／オフを制御して、前記ＤＣオフセット調整回路の制御及び前記利得調整回路の制御を排他的に行う。

【図面の簡単な説明】

【0006】

【図1】図１は、第１の実施形態の信号処理回路の構成を示す図。

【図2】図２は、可変利得増幅回路の一つの実施形態を示す図。

【図3】図３は、電圧設定回路の他の一つの実施形態を示す図。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、実施形態にかかる信号処理回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

【0008】

（第１の実施形態）
図１は、第１の実施形態の信号処理回路の構成を示す図である。本実施形態は、アイソレータ２０を有する。アイソレータ２０は、入力側と出力側を電気的に絶縁分離する。例えば、容量性、あるいは、誘導性の構成を有する。アイソレータ２０の入力側に、電圧設定回路５を有する。

【0009】

電圧設定回路５は、定電流源１００を有する。定電流源１００は、定電流源１０１と１０２を有する。定電流源１０１は、スイッチ１１０を介して入力端子１に接続される。定電流源１０２は、スイッチ１１１を介して入力端子２に接続される。定電流源１０１、１０２は定電流Ｉ_ｒｅｆ１、Ｉ_ｒｅｆ２を供給する。定電流源１０１は、接地側に定電流Ｉ_ｒｅｆ１を出力し、定電流源１０２は、定電流Ｉ_ｒｅｆ２を電源Ｖｄ側から入力端子２側に出力する。例えば、定電流Ｉ_ｒｅｆ１、Ｉ_ｒｅｆ２は、同じ値に設定される。入力端子１、２間には、入力電圧Ｖｉｎが印加される。

【0010】

電圧設定回路５は、完全差動型の増幅回路１０を有する。増幅回路１０の非反転入力端（＋）は、入力端子１に接続され、反転入力端子（－）は、入力端子２に接続される。非反転入力端（＋）と反転出力端（－）間に帰還抵抗Ｒｆ１１が接続され、反転入力端（－）と非反転出力端（＋）間に帰還抵抗Ｒｆ１２が接続される。増幅回路１０の出力端の電圧は、帰還抵抗Ｒｆ１１、Ｒｆ１２と定電流源１００から供給される定電流Ｉ_ｒｅｆ１、Ｉ_ｒｅｆ２で設定される。増幅回路１０の反転出力端（－）の出力電圧は、非反転入力端（＋）に供給される定電流Ｉ_ｒｅｆ１と帰還抵抗Ｒｆ１１によって設定され、非反転出力端（＋）の出力電圧は、反転入力端（－）に供給される定電流Ｉ_ｒｅｆ２と帰還抵抗Ｒｆ１２によって設定される。

【0011】

増幅回路１０の非反転入力端（＋）と反転入力端（－）間には、スイッチ１１を有する。スイッチ１１をオンすることで、増幅回路１０の非反転入力端（＋）と反転入力端（－）間が短絡され、増幅回路１０の出力電圧は、ゼロになる。定電流源１００のスイッチ１１０、１１１がオンでスイッチ１１がオフの時、電圧設定回路５は、所定の設定電圧をアイソレータ２０に供給する。尚、スイッチ１１は、増幅回路１０の反転出力端（－）、非反転出力端（＋）の間に設けても良い。増幅回路１０の反転出力端（－）、非反転出力端（＋）の間に設けることで、アイソレータ２０への入力電圧を正確にゼロに調整することが出来る。

【0012】

本実施形態は、アイソレータ２０の出力側には、可変利得増幅回路３０を有する。可変利得増幅回路３０は、アイソレータ２０からの信号を増幅して出力する。可変利得増幅回路３０の出力電圧Ｖｏｕｔは、出力端子３、４に供給されると共に、比較回路７０に供給される。可変利得増幅回路３０の構成例については、後述する。

【0013】

本実施形態は、可変利得増幅回路３０のＤＣオフセットを調整するＤＣオフセット調整回路７を有する。ＤＣオフセット調整回路７は、電流ＤＡＣ４０を有する。電流ＤＡＣ４０は、制御回路８０からの制御信号に応答して電流値が調整された電流Ｉ_ＤＡ１、Ｉ_ＤＡ２を可変利得増幅回路３０に供給する。電流ＤＡＣ４０は、可変利得増幅回路３０から流れ出す電流Ｉ_ＤＡ１と、可変利得増幅回路３０に流れ込む電流Ｉ_ＤＡ２を生成する。すなわち、電流ＤＡＣ４０は、可変利得増幅回路３０に対して、正と負の関係にある電流Ｉ_ＤＡ１、Ｉ_ＤＡ２を生成して出力する。

【0014】

本実施形態は、利得調整回路８を有する。利得調整回路８は、電流ＤＡＣ４１と完全差動型の増幅回路５０を有する。電流ＤＡＣ４１は、制御回路８０からの制御信号に応答して電流値が調整された電流Ｉ_ＤＡ３、Ｉ_ＤＡ４を増幅回路５０に供給する。電流ＤＡＣ４１は、増幅回路５０の非反転入力端（＋）から流れ出す電流Ｉ_ＤＡ３と、増幅回路５０の反転入力端（－）に流れ込む電流Ｉ_ＤＡ４を生成する。すなわち、電流ＤＡＣ４１は、増幅回路５０に対して正と負の関係にある電流Ｉ_ＤＡ３、Ｉ_ＤＡ４を生成して出力する。

【0015】

増幅回路５０の非反転入力端（＋）と反転出力端（－）間には帰還抵抗Ｒｆ５１が接続され、反転入力端（－）と非反転出力端（＋）間には帰還抵抗Ｒｆ５２が接続される。増幅回路５０は、電流ＤＡＣ４１からの電流Ｉ_ＤＡ３、Ｉ_ＤＡ４と帰還抵抗Ｒｆ５１、Ｒｆ５２の抵抗値によって定まる調整電圧Ｖ_ＤＡを出力する。調整電圧Ｖ_ＤＡによって、可変利得増幅回路３０の利得調整を行う。制御回路８０からの制御信号に応じて電流ＤＡＣ４１の電流Ｉ_ＤＡ３、Ｉ_ＤＡ４が調整され、利得調整回路８が出力する調整電圧Ｖ_ＤＡが調整される。

【0016】

本実施形態は、アイソレータ２０の出力側の基準電圧を設定する電圧設定回路６を有する。電圧設定回路６は、電流源２００と完全差動型の増幅回路６０を有する。電流源２００は、定電流源２０１と２０２を有する。定電流源２０１、２０２は定電流Ｉ_ｒｅｆ３、Ｉ_ｒｅｆ４を供給する。定電流源２０１は、接地側に定電流Ｉ_ｒｅｆ３を出力し、定電流源２０２は、定電流Ｉ_ｒｅｆ４を電源Ｖｄ側から増幅回路６０側に出力する。例えば、定電流Ｉ_ｒｅｆ３、Ｉ_ｒｅｆ４は、同じ値に設定される。

【0017】

完全差動型の増幅回路６０の非反転入力端（＋）と反転出力端（－）間に帰還抵抗Ｒｆ６１が接続され、反転入力端（－）と非反転出力端（＋）間に帰還抵抗Ｒｆ６２が接続される。増幅回路６０の出力端電圧は、帰還抵抗Ｒｆ６１、Ｒｆ６２と電流源２００から供給される定電流Ｉ_ｒｅｆ３、Ｉ_ｒｅｆ４によって設定される。

【0018】

増幅回路６０の反転出力端（－）の出力電圧は、非反転入力端（＋）に供給される定電流Ｉ_ｒｅｆ３と帰還抵抗Ｒｆ６１によって設定され、非反転出力端（＋）の出力電圧は、反転入力端（－）に供給される定電流Ｉ_ｒｅｆ４と帰還抵抗Ｒｆ６２によって設定される。電圧設定回路６の出力電圧は、例えば、既述した電圧設定回路５の出力電圧と等しくなる様に設定される。

【0019】

増幅回路６０の非反転入力端（＋）と反転入力端（－）間には、スイッチ６１を有する。スイッチ６１をオンすることで、増幅回路６０の入力端間が短絡され、増幅回路６０の出力電圧は、ゼロになる。電流源２００のスイッチ２１０、２１１がオンで、スイッチ６１がオフの時、電圧設定回路６は、所定の設定電圧を比較回路７０に供給する。尚、スイッチ６１は、増幅回路６０の反転出力端（－）、非反転出力端（＋）の間に設けても良い。増幅回路６０の反転出力端（－）、非反転出力端（＋）の間に設けることで、比較回路７０への入力電圧を正確にゼロに調整することが出来る。

【0020】

比較回路７０は、電圧設定回路６の出力電圧と可変利得増幅回路３０の出力電圧を比較し、比較結果に応じた信号を制御回路８０に供給する。
制御回路８０は、比較回路７０からの信号に応答してＤＣオフセット調整回路７と利得調整回路８を制御する。制御回路８０は、電圧設定回路６の各スイッチ６１、２１０、２１１を制御する信号を生成して供給し、電圧設定回路５の各スイッチ１１、１１０、１１１を制御する信号を生成して、アイソレータ２１を介して供給する。
より具体的には、制御回路８０は、ＤＣオフセット調整を実施する際に、電圧設定回路５の各スイッチ１１をオン、スイッチ１１０、１１１をオフに設定し、電圧設定回路６の各スイッチ６１をオン、スイッチ２１０、２１１をオフに設定し、比較回路７０からの信号に応答してＤＣオフセット調整回路７を制御する。
また、制御回路８０は、利得調整を実施する際に、電圧設定回路５の各スイッチ１１をオフ、１１０、１１１をオンに設定し、電圧設定回路６の各スイッチ６１をオフ、２１０、２１１をオンに設定し、比較回路７０からの信号に応答して利得調整回路８を制御する。
すなわち、制御回路８０は、ＤＣオフセット調整と利得調整を排他的に実施する。

【0021】

（ＤＣオフセット調整）
制御回路８０による可変利得増幅回路３０のＤＣオフセット調整は、以下の手順で行う。アイソレータ２０の入力側の電圧設定回路５のスイッチ１１をオンにし、スイッチ１１０、１１１をオフにする。これにより、増幅回路１０からアイソレータ２０に供給される出力電圧はゼロに設定される。

【0022】

アイソレータ２０の出力側の電圧設定回路６のスイッチ６１をオンにし、スイッチ２１０、２１１をオフにする。これにより、増幅回路６０から比較回路７０に供給される出力電圧はゼロに設定される。

【0023】

即ち、可変利得増幅回路３０のＤＣオフセット調整は、電圧設定回路５と６からの出力電圧をゼロに設定した状態で行う。制御回路８０は、比較回路７０の出力信号に応答してＤＣオフセット調整回路７を制御する。ＤＣオフセット調整回路７の電流ＤＡＣ４０の電流Ｉ_ＤＡ１、Ｉ_ＤＡ２の値を調整して、ゼロに設定されている電圧設定回路６の出力電圧と可変利得増幅回路３０の出力電圧が等しくなる様に、ＤＣオフセット調整回路７の電流ＤＡＣ４０の電流Ｉ_ＤＡ１、Ｉ_ＤＡ２を調整する。

【0024】

電流ＤＡＣ４０は、既述した様に、電流Ｉ_ＤＡ１、Ｉ_ＤＡ２が正と負の関係になる様に構成される。係る構成により、例えば、電流Ｉ_ＤＡ１、Ｉ_ＤＡ２を増やす制御により、可変利得増幅回路３０に供給される電流Ｉ_ＤＡ１、Ｉ_ＤＡ２の差分値は２倍になる為、可変利得増幅回路３０のＤＣオフセット調整を効率的に行うことが出来る。

【0025】

尚、電流ＤＡＣ４０の個数を増やし、例えば、可変利得増幅回路３０のＤＣオフセットの微調整用と租調整用として設けても良い。まず粗調整用の電流ＤＡＣ（図示せず）を用いてＤＣオフセットを調整し、次に微調整用の電流ＤＡＣ（図示せず）を用いてＤＣオフセットを調整する構成とすることで、効率的に、且つ、精度良く可変利得増幅回路３０のＤＣオフセットを調整することが出来る。

【0026】

（利得調整）
制御回路８０による可変利得増幅回路３０の利得調整は、以下の手順で行う。電圧設定回路５のスイッチ１１０、１１１をオンにし、スイッチ１１をオフにする。これにより、定電流源１００の定電流Ｉ_ｒｅｆ１、Ｉ_ｒｅｆ２と帰還抵抗Ｒｆ１１、Ｒｆ１２で設定される出力電圧が増幅回路１０からアイソレータ２０に供給される。可変利得増幅回路３０は、アイソレータ２０の出力電圧を増幅して比較回路７０に供給する。

【0027】

アイソレータ２０の出力側の電圧設定回路６においては、スイッチ２１０、２１１をオンにし、スイッチ６１をオフにする。これにより、増幅回路６０から電流源２００の定電流Ｉ_ｒｅｆ３、Ｉ_ｒｅｆ４と帰還抵抗Ｒｆ６１、Ｒｆ６２で設定される出力電圧が比較回路７０に供給される。

【0028】

比較回路７０は、電圧設定回路６からの出力電圧と可変利得増幅回路３０からの出力電圧を比較して、その比較結果に応じた出力信号を制御回路８０に供給する。制御回路８０は、比較回路７０の出力信号に応答して、電圧設定回路６の出力電圧と可変利得増幅回路３０の出力電圧が等しくなる様に、利得調整回路８を制御する。

【0029】

例えば、可変利得増幅回路３０の利得を「１」に設定した場合には、アイソレータ２０からの出力電圧がそのまま出力端子３、４間から出力されるように可変利得増幅回路３０の利得が、利得調整回路８からの調整電圧Ｖ_ＤＡによって調整される。

【0030】

利得調整回路８の電流ＤＡＣ４１は、既述した様に、電流Ｉ_ＤＡ３、Ｉ_ＤＡ４が正と負の関係になる様に構成される。係る構成により、例えば、電流Ｉ_ＤＡ３、Ｉ_ＤＡ４を増やす制御により、増幅回路５０に供給される電流Ｉ_ＤＡ３、Ｉ_ＤＡ４の差分値は２倍になる為、利得調整回路８により効率的に調整電圧Ｖ_ＤＡを生成して、可変利得増幅回路３０に供給することが出来る。

【0031】

第１の実施形態は、アイソレータ２０の入力側と出力側に、夫々、所定の基準電圧を設定する電圧設定回路５、６と、アイソレータ２０の出力信号を増幅する可変利得増幅回路３０のＤＣオフセットを調整するＤＣオフセット調整回路７と利得を調整する利得調整回路８を有する。ＤＣオフセット調整回路７と利得調整回路８は、電圧設定回路６の出力電圧と可変利得増幅回路３０の出力電圧を比較する比較回路７０の比較結果に基づいて、制御回路８０により制御される。アイソレータ２０の出力側に、例えば、アイソレータ２０の入力側の電圧設定回路５と同じ電圧を設定する電圧設定回路６を備え、その設定電圧を用いて可変利得増幅回路３０のＤＣオフセット、及び利得を調整する。この為、アイソレータ２０の入力側と出力側が電気的に絶縁分離されていても、可変利得増幅回路３０のＤＣオフセット、及び利得を安定した状態で調整することが出来る為、安定した信号処理を行う信号処理回路を提供することができる。尚、可変利得増幅回路３０のＤＣオフセット調整、及び利得調整は、信号処理回路の起動時に、制御回路８０の制御の下で自動的に実施する構成とすることが出来る。

【0032】

図２は、可変利得増幅回路の一つの実施形態を示す図である。既述した、第１の実施形態の可変利得増幅回路３０として用いることができる。既述した実施形態に対応する構成には、同一符号を付し、重複した記載は必要な場合にのみ行う。以降、同様である。可変利得増幅回路３０は、Ｇｍセル３００を有する。Ｇｍセル３００は、例えば、ＯＴＡ（Ｏｐｅｒａｔｉｏｎａｌ Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ａｍｐｌｉｆｅｒ）で構成され、アイソレータ２０から供給される電圧を電流に変換して出力する。

【0033】

Ｇｍセル３００の出力電流は、完全差動型の増幅回路３１０に供給される。増幅回路３１０の非反転入力端（＋）と反転出力端（－）には帰還抵抗Ｒｆ３１が接続され、反転入力端（－）と非反転出力端（＋）には帰還抵抗Ｒｆ３２が接続される。

【0034】

増幅回路３１０の非反転入力端（＋）と反転入力端（－）には、ＤＣオフセット調整回路７からの電流Ｉ_ＤＡ１、Ｉ_ＤＡ２が供給される。Ｇｍセル３００からの出力電流とＤＣオフセット調整回路７からの電流Ｉ_ＤＡ１、Ｉ_ＤＡ２が加算された電流と帰還抵抗Ｒｆ３１、Ｒｆ３２の値で設定される電圧が、増幅回路３１０の非反転出力端（＋）、反転出力端（－）から出力される。すなわち、増幅回路３１０は、ＤＣオフセット調整回路７によって調整された出力電圧を出力する。

【0035】

増幅回路３１０の出力電圧は、可変利得増幅器３２０に供給される。可変利得増幅器３２０の利得は、利得調整回路８からの調整電圧Ｖ_ＤＡによって調整される。可変利得増幅器３２０の利得を調整することで、可変利得増幅回路３０の利得を調整することが出来る。

【0036】

可変利得増幅器３２０の出力電流は、完全差動型の増幅回路３３０に供給される。可変利得増幅器３２０の出力電流と、非反転入力端（＋）と反転出力端（－）間に接続される帰還抵抗Ｒｆ３３、反転入力端（－）と非反転出力端（＋）間に接続される帰還抵抗Ｒｆ３４によって定まる増幅回路３３０の出力電圧が、出力端子３、４に供給される。

【0037】

本実施形態の可変利得増幅回路３０は、ＤＣオフセット調整回路７からの信号でＤＣオフセットが調整される増幅回路３１０と、利得調整回路８からの調整電圧Ｖ_ＤＡで利得が調整される可変利得増幅器３２０を有する。制御回路８０の制御の下、ＤＣオフセット調整回路７、及び利得調整回路８を調整することで、可変利得増幅回路３０のＤＣオフセットと利得を調整することが出来る。

【0038】

図３は、アイソレータ２０の入力側に設けられる電圧設定回路５の他の一つの実施形態を示す図で有る。本実施形態の電圧設定回路５は、定電流Ｉ_ＲＥＦを出力する定電流源１４を有する。定電流源１４は、スイッチ１５を介して電源Ｖｄに接続される。主電流路で有るソース・ドレイン路が定電流源１４に直列に接続されたＮＭＯＳトランジスタＱ３を有する。ＮＭＯＳトランジスタＱ３は、例えば、Ｓｉ（シリコン）で構成されたＳｉトランジスタである。

【0039】

電圧設定回路５は、Ｇｍセル１２を有する。Ｇｍセル１２の非反転入力端（＋）は、スイッチ１７を介してＮＭＯＳトランジスタＱ３のドレインに接続される。Ｇｍセル１２は、非反転入力端（＋）と反転入力端（－）間に印加される電圧を電流に変換して出力する。Ｇｍセル１２の出力電流は、完全差動型の増幅回路１０に供給される。増幅回路１０は、Ｇｍセル１２から供給される電流と帰還抵抗Ｒｆ１１、Ｒｆ１２の抵抗値で設定される電圧を出力し、アイソレータ２０に供給する。定電流Ｉ_ＲＥＦと、ＮＭＯＳトランジスタＱ３のオン抵抗Ｒ_ＯＮＱ３で設定されるドレイン電圧Ｖ_Ｙによって電圧設定回路５の電圧を設定し、アイソレータ２０の入力側の設定電圧とすることが出来る。

【0040】

本実施形態は、ＮＭＯＳトランジスタＱ３と並列に接続されたＮＭＯＳトランジスタＱ２を有する。ＮＭＯＳトランジスタＱ２のソースは、ＮＭＯＳトランジスタＱ３のソースに接続され、ゲートはＮＭＯＳトランジスタＱ３のゲートに接続される。ＮＭＯＳトランジスタＱ２は、例えば、Ｓｉトランジスタである。

【0041】

ＮＭＯＳトランジスタＱ２の主電流路で有るソース・ドレイン路に直列に接続されたソース・ドレイン路を有するトランジスタＱ１を有する。トランジスタＱ１は、例えば、ＧａＮ（窒化ガリウム）で構成されるＧａＮトランジスタである。トランジスタＱ１のドレインは、負荷１３に接続される。負荷１３には電源電圧ＶＤＤが印加される。駆動回路１６は、トランジスタＱ１、及び、ＮＭＯＳトランジスタＱ２、Ｑ３のオン／オフを制御する駆動信号を供給する。

【0042】

既述した様に、可変利得増幅回路３０の利得調整において、ＮＭＯＳトランジスタＱ３のドレイン電圧Ｖ_Ｙ（＝Ｉ_ＲＥＦ×Ｒ_ＯＮＱ３）を可変利得制御回路の電圧利得Ａｖ倍した電圧が、電圧設定回路６の設定電圧（＝Ｉ_ＲＥＦ３×Ｒｆ６１）に等しくなる制御が行われる。すなわち、可変利得増幅回路３０の利得調整の後の出力電圧Ｖｏｕｔは、式（１）で示される。

【0043】

Ｖｏｕｔ＝Ｖ_Ｙ×Ａ_Ｖ
＝Ｉ_ＲＥＦ×Ｒ_ＯＮＱ３×Ａ_Ｖ
＝Ｉ_ＲＥＦ３×Ｒｆ６１ ・・・ （１）

【0044】

式（１）から、式（２）が得られる。
Ａ_Ｖ＝Ｉ_ＲＥＦ３×Ｒｆ６１／Ｉ_ＲＥＦ×Ｒ_ＯＮＱ３ ・・・ （２）

【0045】

可変利得増幅回路３０の利得調整の後、スイッチ１７をＮＭＯＳトランジスタＱ２のドレイン側に切替える。ＮＭＯＳトランジスタＱ２のドレイン電圧Ｖ_Ｘは、負荷電流Ｉ_Ｄに応じてＮＭＯＳトランジスタＱ２のオン抵抗Ｒ_ＯＮＱ２によって生じた電圧である。

【0046】

この時の出力電圧Ｖｏｕｔは、式（３）で示される。
Ｖｏｕｔ＝Ｉ_Ｄ×Ｒ_ＯＮＱ２×Ａ_Ｖ ・・・ （３）

【0047】

式（３）に式（２）を代入すると、式（４）が得られる。
Ｖｏｕｔ＝Ｉ_Ｄ×Ｒ_ＯＮＱ２×Ｉ_ＲＥＦ２×Ｒ_ｆ６１／Ｉ_ＲＥＦ１×Ｒ_ＯＮＱ３ ・・・（４）

【0048】

ＮＭＯＳトランジスタＱ２とＱ３のオン抵抗の比Ｒ_ＯＮＱ３／Ｒ_ＯＮＱ２をＲａｔｉｏで示すと、式（５）が得られる。
Ｖｏｕｔ＝Ｉ_Ｄ×Ｒｆ６１×Ｉ_ＲＥＦ２／Ｉ_ＲＥＦ１×Ｒａｔｉｏ ・・・（５）

【0049】

すなわち、出力電圧Ｖｏｕｔは、負荷電流Ｉ_Ｄ、帰還抵抗Ｒｆ６１、電圧利得Ａ_Ｖと定電流の比（Ｉ_ＲＥＦ２／Ｉ_ＲＥＦ１）、及び抵抗比Ｒａｔｉｏで示される。電圧利得ＡＶは、既述した利得調整により所定の利得、例えば、「１」に調整される。従って、出力電圧Ｖｏｕｔを検出することで負荷電流Ｉ_Ｄの状態を検出することが出来る。例えば、トランジスタＱ１としてＧａＮトランジスタを用いた場合、印加される電源電圧ＶＤＤは、６００Ｖ程度の高電圧である。トランジスタＱ１が設けられるアイソレータ２０の入力側と可変利得増幅回路３０が設けられる低圧側が絶縁分離された構成において、アイソレータ２０の入力側である高電圧側の負荷電流Ｉ_Ｄを、アイソレータ２０の出力側である低電圧側で安定した状態で検出することが出来る。

【0050】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0051】

１、２ 入力端子、３、４ 出力端子、５、６ 電圧設定回路、７ ＤＣオフセット調整回路、８ 利得調整回路、１６ 駆動回路、２０、２１ アイソレータ、７０ 比較回路、８０ 制御回路。

【図1】

【図2】

【図3】