特許 7494136 伝送路及び量子コンピュータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-24

(45)【発行日】2024-06-03

(54)【発明の名称】伝送路及び量子コンピュータ

(51)【国際特許分類】

   H01P 3/08 20060101AFI20240527BHJP

【ＦＩ】

H01P3/08 200

【請求項の数】 21

(21)【出願番号】P 2021045117

(22)【出願日】2021-03-18

(65)【公開番号】P2022144208

(43)【公開日】2022-10-03

【審査請求日】2023-02-16

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(74)【代理人】

【識別番号】100091487

【弁理士】

【氏名又は名称】中村 行孝

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118876

【弁理士】

【氏名又は名称】鈴木 順生

(74)【代理人】

【識別番号】100103263

【弁理士】

【氏名又は名称】川崎 康

(72)【発明者】

【氏名】河口 民雄

【審査官】赤穂 美香

(56)【参考文献】

【文献】国際公開第２０１９／２３５５５８（ＷＯ，Ａ１）

【文献】特開２００４－３０１８７３（ＪＰ，Ａ）

【文献】特表２０２０－５２１３９３（ＪＰ，Ａ）

【文献】特開２０１７－０５９８８４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／００７７５８０（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｐ ３／０８

(57)【特許請求の範囲】

【請求項1】

第１の方向に延びる第１の導体層と、
前記第１の導体層の第１の面側に、第１の誘電体層を介して配置され前記第１の方向に延びる第２の導体層と、
前記第１の導体層の前記第１の面とは反対の第２の面側に、第２の誘電体層を介して配置され前記第１の方向に延びる第３の導体層とを備え、
前記第２の導体層及び前記第３の導体層は、前記第１の方向に交差する第２の方向の幅が前記第１の方向の複数箇所で異なっており、
前記第２の方向に離隔して複数の前記第１の導体層、複数の前記第２の導体層、及び複数の前記第３の導体層が配置され、
前記複数の第２の導体層は、前記第２の方向において、それぞれ離隔して配置されて電気的に絶縁され、
前記複数の第３の導体層は、前記第２の方向において、それぞれ離隔して配置されて電気的に絶縁され、
前記複数の第１の導体層のそれぞれと、対応する前記第２の導体層と、対応する前記第３の導体層とは、前記第１の面の法線方向から平面視したときに、少なくとも一部が重なり合っている、伝送路。

【請求項2】

前記第１の導体層の前記第１の方向における一端側及び他端側は、互いに異なる温度環境下に配置される、請求項１に記載の伝送路。

【請求項3】

前記第２の導体層及び前記第３の導体層の前記第１の方向における一端側の第１の領域内の前記幅と、他端側の第２の領域内の前記幅とは、前記第１の方向における前記第１の領域及び前記第２の領域の間の第３の領域内の少なくとも一部の前記幅よりも広い、請求項１又は２に記載の伝送路。

【請求項4】

前記第２の導体層及び前記第３の導体層における前記第３の領域は、前記幅が第１の幅の領域と、前記幅が前記第１の幅よりも広い第２の幅の領域とを有する、請求項３に記載の伝送路。

【請求項5】

前記第２の導体層における前記第３の領域内の前記第１の幅と、前記第３の導体層における前記第３の領域内の前記第１の幅とは同一である、請求項４に記載の伝送路。

【請求項6】

前記第２の導体層における前記第３の領域の形状は、前記第３の導体層における前記第３の領域の形状と同一である、請求項４又は５に記載の伝送路。

【請求項7】

前記第２の導体層における前記第３の領域内の前記第２の幅の領域と、前記第３の導体層における前記第３の領域内の前記第２の幅の領域とを導通させる導電ビア部材を備える、請求項４乃至６のいずれか一項に記載の伝送路。

【請求項8】

前記導電ビア部材は、前記第２の導体層及び前記第３の導体層における前記第３の領域内の前記第２の幅の領域の幅方向の両端側に配置される、請求項７に記載の伝送路。

【請求項9】

前記第２の幅の方向における前記導電ビア部材の間隔は、前記第２の導体層及び前記第３の導体層における前記第１の幅よりも広い、請求項８に記載の伝送路。

【請求項10】

前記第３の領域内の前記第２の幅の方向の２つの前記導電ビア部材を通る断面において、前記第１の導体層は、前記第２の導体層と、前記２つの導電ビア部材と、前記第３の導体層とで取り囲まれる、請求項７乃至９のいずれか一項に記載の伝送路。

【請求項11】

前記第３の領域内における前記第２の幅の領域は、前記第１の方向に沿って周期的に配置される、請求項４乃至１０のいずれか一項に記載の伝送路。

【請求項12】

前記第３の領域内における前記第２の幅の領域は、前記第１の方向に沿って、前記第１の導体層で送受される信号の波長の１／４以下の間隔で配置される、請求項１１に記載の伝送路。

【請求項13】

前記第２の導体層及び前記第３の導体層における前記第２の幅は、前記第１の導体層の幅の１～３倍である、請求項４乃至１２のいずれか一項に記載の伝送路。

【請求項14】

前記複数の第１の導体層、前記複数の第２の導体層、及び前記複数の第３の導体層は、前記第１の面の法線方向から平面視したときに、それぞれ対応するもの同士が重なり合うように配置される、請求項１乃至１３のいずれか一項に記載の伝送路。

【請求項15】

積層される前記複数の第１の導体層、前記複数の第２の導体層、及び前記複数の第３の導体層のうち、前記第２の方向に隣接する２つの前記第１の導体層、対応する２つの前記第２の導体層、及び対応する２つの前記第３の導体層は、それぞれ異なる層に配置される、請求項１４に記載の伝送路。

【請求項16】

前記第１の導体層は、前記第１の方向の一部領域に、前記一部領域以外の領域よりも抵抗値が大きい抵抗部を有する、請求項１乃至１５のいずれか一項に記載の伝送路。

【請求項17】

前記第１の導体層は、前記第２の方向の幅がそれぞれ異なる複数の受動素子を有し、
前記複数の受動素子は、前記第１の導体層にて伝送される信号の通過特性を調整するフィルタリング処理を行う、請求項１乃至１６のいずれか一項に記載の伝送路。

【請求項18】

第１の温度範囲で信号処理を行う第１の信号処理回路と、
前記第１の信号処理回路と分離して配置され、前記第１の温度範囲よりも低い第２の温度範囲で信号処理を行う第２の信号処理回路と、
前記第１の信号処理回路と前記第２の信号処理回路との間で信号の送受を行う、請求項１乃至１６のいずれか一項に記載の伝送路と、を備える、量子コンピュータ。

【請求項19】

前記第１の信号処理回路及び前記第２の信号処理回路が収納される冷凍機と、
前記第１の温度範囲よりも高い第３の温度範囲で信号処理を行うとともに、前記第１の信号処理回路との間で信号の送受を行う第３の信号処理回路と、を備え、
前記冷凍機は、前記第２の信号処理回路を冷却する冷却部を有する、請求項１８に記載の量子コンピュータ。

【請求項20】

第１の方向に延びる第１の導体層と、
前記第１の導体層の第１の面側に、第１の誘電体層を介して配置され前記第１の方向に延びる第２の導体層と、
前記第１の導体層の前記第１の面とは反対の第２の面側に、第２の誘電体層を介して配置され前記第１の方向に延びる第３の導体層とを備え、
前記第２の導体層及び前記第３の導体層は、前記第１の方向に交差する第２の方向の幅が前記第１の方向の複数箇所で異なっており、
前記第１の導体層、前記第２の導体層及び前記第３の導体層は、前記第１の面の法線方向から平面視したときに、少なくとも一部が重なり合っており、
前記第２の導体層及び前記第３の導体層の前記第１の方向における一端側の第１の領域内の前記幅と、他端側の第２の領域内の前記幅とは、前記第１の方向における前記第１の領域及び前記第２の領域の間の第３の領域内の少なくとも一部の前記幅よりも広く、
前記第２の導体層及び前記第３の導体層における前記第３の領域は、前記幅が第１の幅の領域と、前記幅が前記第１の幅よりも広い第２の幅の領域とを有し、
前記第３の領域内における前記第２の幅の領域は、前記第１の方向に沿って周期的に配置される、伝送路。

【請求項21】

第１の方向に延びる第１の導体層と、
前記第１の導体層の第１の面側に、第１の誘電体層を介して配置され前記第１の方向に延びる第２の導体層と、
前記第１の導体層の前記第１の面とは反対の第２の面側に、第２の誘電体層を介して配置され前記第１の方向に延びる第３の導体層とを備え、
前記第２の導体層及び前記第３の導体層は、前記第１の方向に交差する第２の方向の幅が狭まる箇所が複数箇所に設けられ、
前記第２の導体層及び前記第３の導体層は、前記第２の方向の幅が狭まる箇所では、前記第１の面の法線方向から平面視したときに、前記第１の導体層と重なり合うとともに、前記第１の導体層の幅に応じた幅を有する、伝送路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一実施形態は、伝送路及び量子コンピュータに関する。

【背景技術】

【0002】

量子コンピュータや超伝導フィルタなどは、極低温環境下で動作させる必要があり、常温環境下の信号処理回路との間で信号を送受する際に、常温環境下の熱が極低温環境下に伝達されないようにする必要がある。

【0003】

断熱導波管を用いる手法が提案されているが、小型化が困難であり、量子コンピュータなどのように多数の信号を送受する用途には適さない。

【0004】

また、伝送路に熱伝導率の悪い部材を設ける手法も提案されているが、熱伝導率の悪い部材は一般に、高周波における誘電損失が大きく、信号の通過特性が悪化するという問題がある。

【先行技術文献】

【特許文献】

【0005】

【文献】特許第４２３６４０８号公報

【文献】特許第６４９５７９０号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

そこで、本発明の一実施形態では、小型化及び断熱性に優れて、低損失で高周波信号を導波可能な伝送路及び量子コンピュータを提供するものである。

【課題を解決するための手段】

【0007】

上記の課題を解決するために、本発明の一実施形態によれば、第１の方向に延びる第１の導体層と、
前記第１の導体層の第１の面側に、第１の誘電体層を介して配置され前記第１の方向に延びる第２の導体層と、
前記第１の導体層の前記第１の面とは反対の第２の面側に、第２の誘電体層を介して配置され前記第１の方向に延びる第３の導体層とを備え、
前記第２の導体層及び前記第３の導体層は、前記第１の方向に交差する第２の方向の幅が前記第１の方向の複数箇所で異なっており、
前記第１の導体層、前記第２の導体層及び前記第３の導体層は、前記第１の面の法線方向から平面視したときに、少なくとも一部が重なり合っている、伝送路が提供される。

【図面の簡単な説明】

【0008】

【図1】（ａ）はストリップライン構造の伝送路の斜視図、（ｂ）はＬ１層、Ｌ２層、及びＬ３層の平面図。

【図2】（ａ）は第１の実施形態による伝送路の斜視図、（ｂ）はＬ１層、Ｌ２層、及びＬ３層の平面図。

【図3】（ａ）は第２の実施形態による伝送路の斜視図、（ｂ）はＬ１層、Ｌ２層、及びＬ３層の平面図。

【図4】第２の実施形態による伝送路の電磁界シミュレーションの計算結果を示す図。

【図5】第３の実施形態による伝送路の第１例を示すＬ２層の平面図。

【図6】第３の実施形態による伝送路の第２例を示すＬ２層の平面図。

【図7A】第４の実施形態による伝送路の斜視図。

【図7B】第４の実施形態による伝送路のＬ１層又はＬ３層の平面図。

【図8】第４の実施形態による伝送路の電磁界シミュレーションの計算結果を示す図。

【図9A】第２の方向に隣接する第１～第３の導体層２，４，６が同一層に配置されないように多層化した伝送路の断面図。

【図9B】第２の方向に隣接する第１～第３の導体層２，４，６を同一層に配置するように多層化した伝送路の断面図。

【図10】量子コンピュータの概略構成を示すブロック図。

【発明を実施するための形態】

【0009】

以下、図面を参照して、伝送路及び量子コンピュータの実施形態について説明する。以下では、伝送路及び量子コンピュータの主要な構成部分を中心に説明するが、伝送路及び量子コンピュータには、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。

【0010】

（第１の実施形態）
第１の実施形態による伝送路の構造を説明する前に、ストリップライン形状の伝送路について説明する。図１（ａ）はストリップライン構造の伝送路１００の斜視図である。この伝送路１００は複数の層が積層された積層構造であり、最上層をＬ１層、中間層をＬ２層、最下層をＬ３層と呼ぶ。図１（ｂ）は、Ｌ１層、Ｌ２層、及びＬ３層の平面図である。

【0011】

図１（ａ）と図１（ｂ）に示すように、ストリップライン構造の伝送路１００は、Ｌ２層に信号伝送用の細幅の導体層１０１からなる信号線路を配置し、この導体層１０１の上面側と下面側に、誘電体層１０２、１０３を介して接地電位のベタパターン（以下、グランド層１０４、１０５と呼ぶ）を配置して、導体層１０１を上下のグランド層１０４、１０５で挟み込んだ構造になっている。

【0012】

ストリップライン構造の特性インピーダンスＺoは、誘電体層１０２、１０３の比誘電率ｅｒ、厚さｈ、信号線路の線路幅ｗを用いると、以下の式（１）で表される。

【数1】

【0013】

なお、本明細書における「幅」とは、信号伝搬方向（第１の方向Ｘ）に直交する方向（第２の方向Ｙ）の長さを指す。式（１）では、グランド層１０４、１０５の幅を無限大にしているが、実際の伝送路１００では、厚さｈの５倍程度、又は信号線路である導体層１０１の幅ｗの１０倍程度と十分に大きな値であればよい。

【0014】

図１のストリップライン構造の伝送路１００は、信号線路である導体層１０１の上下をグランド層１０４、１０５で挟み込んだ構造であるため、信号線路である導体層１０１とグランド層１０４、１０５との間で電磁界は閉じており、電磁界が外部に漏れ出さない構成になっている。このため、このストリップライン構造を多層配線基板等に適用すると、信号線路間のアイソレーションを十分に確保できる。よって、図１の伝送路１００は、信号線路の多層化に適している。

【0015】

その一方で、図１のストリップライン構造の伝送路１００を低温デバイス等の入出力配線に適用した場合、グランド層１０４、１０５の面積が大きいため、グランド層１０４、１０５を介して外部からの熱が侵入してしまう。よって、伝送路１００の入出力側で温度差がある場合には、グランド層１０４、１０５を介して熱が伝達されることから、図１のストリップライン構造の伝送路１００は不向きである。

【0016】

このように、高温（常温）部と低温部の間に図１の伝送路１００を接続して信号伝送を行う場合、伝送路１００を介して高温（常温）部からの熱が伝送路１００を介して低温部に伝達され、低温部の冷却機構に大きな負荷がかかり、十分な冷却ができなくなって、冷却部を所望の温度に維持できなくおそれがある。

【0017】

例えば、超伝導素材を用いたデバイスは、極低温の環境下で動作させる必要がある。このデバイスは、極低温よりも高い温度環境下の信号処理回路との間で信号の送受を行うことがある。この場合に用いられる伝送路を介して極低温環境下に熱が侵入すると、超伝導状態を維持するのが困難になり、上述したデバイスは正常に動作しなくなる。例えば、デバイスで使用される超伝導体が高温超伝導体であるＹＢＣＯの場合、デバイスを冷却する冷却部を超伝導材料の臨界温度以下(例えば８０Ｋ以下)程度に維持する必要があり、外部からの熱の侵入を極力抑制する必要がある。

【0018】

また、量子コンピュータなどの超伝導素子ゲートの場合、絶対零度に近いｍＫオーダーに冷却する必要があるため、伝送路の断熱性能を向上させることが不可欠である。

【0019】

図２は第１の実施形態による伝送路１を示す図である。より詳細には、図２（ａ）は第１の実施形態による伝送路１の斜視図、図２（ｂ）は第１の実施形態による伝送路１の平面図であり、図１（ｂ）と同様に、Ｌ１層、Ｌ２層、及びＬ３層の平面図を示している。

【0020】

Ｌ２層は、第１の方向Ｘに延びる第１の導体層２を有する。第１の導体層２は、誘電体基板（第２の誘電体層３）上に形成される細長の導電パターンである。第１の導体層２は、例えば、誘電体基板（第２の誘電体層３）上に導体材料からなるベタパターンを形成した後に、エッチングにより線幅を細くして形成される。

【0021】

Ｌ１層は、第２の導体層４を有する。第２の導体層４は、第１の導体層２の第１の面側に、第１の誘電体層５を介して配置される。第１の面とは、例えば伝送路１の上面である。第２の導体層４は、第１の導体層２と同様に、第１の方向Ｘに延びている。

【0022】

Ｌ３層は、第３の導体層６を有する。第３の導体層６は、第１の導体層２の第１の面（例えば上面）とは反対の第２の面側に、第２の誘電体層３を介して配置される。第２の面とは、例えば伝送路１の下面である。第３の導体層６は、第２の導体層４と同様に、第１の方向Ｘに延びている。

【0023】

第２の導体層４及び第３の導体層６は、第１の方向Ｘに交差する第２の方向Ｙの幅が第１の方向Ｘの複数箇所で異なっている。すなわち、第２の導体層４及び第３の導体層６は、図１（ｂ）のＬ１層のようなベタパターンではなく、線幅の大きい領域（第１の領域及び第２の領域）７、８と、小さい領域（第３の領域）９とを有する。

【0024】

第１の導体層２、第２の導体層４及び第３の導体層６は、第１の面の法線方向から平面視したときに、少なくとも一部が重なり合っている。このように、第１の導体層２、第２の導体層４及び第３の導体層６が上下に重なるように配置することで、電磁界を閉じ込めることができ、ＥＭＩノイズを抑制できる。

【0025】

第１の導体層２の第１の方向Ｘにおける一端側と他端側は、互いに異なる温度環境下に配置することができる。例えば、一端側は高温（常温）環境下の信号処理回路に接続され、他端側は低温環境下の信号処理回路に接続される。このように、図２の伝送路１は、高温（常温）環境下の信号処理回路と、低温環境下の信号処理回路との間で信号の送受を行うために使用することができる。

【0026】

図２（ｂ）に示すように、第２の導体層４及び第３の導体層６の第１の方向Ｘにおける一端側の第１の領域７内の幅と、他端側の第２の領域８内の幅とは、第１の方向Ｘにおける第１の領域７及び第２の領域８の間の第３の領域９内の少なくとも一部の幅よりも広い。このように、第２の導体層４と第３の導体層６は、信号伝搬方向の両端部側の幅を広くし、両端部の間の幅を狭くしている。第２の導体層４と第３の導体層６の幅を狭くすることで、熱伝導率を低下させることができる。

【0027】

例えば、第１の実施形態による伝送路１の一端側を常温環境下に接続し、他端側を低温環境下に接続する場合を考える。一様な素材の熱伝導率λ、長さＬ、断面積Ｓとし、素材端の高温（常温）側の温度Ｔh、低温側の温度Tlに保持する場合、この素材を伝達する熱量Ｑは、以下の式（２）で表される。

【数2】

【0028】

式（２）からわかるように、高い断熱性を得るには、熱伝導率λが悪い素材がよく、断面積Ｓは小さい方がよく、全体の長さＬは長い方がよい。そこで、第１の実施形態による伝送路１では、グランド層である第２の導体層４と第３の導体層６の断面積をできるだけ小さくする。より具体的には、第２の導体層４と第３の導体層６の信号伝搬方向の一部の領域（第３の領域９）内の導体材料を除去して、第２の導体層４と第３の導体層６の断面積を大幅に削減する。

【0029】

なお、第２の導体層４と第３の導体層６の線幅を極端に小さくすると、電磁界を閉じ込めることができなくなるため、第２の導体層４と第３の導体層６の線幅は、信号線路である第１の導体層２の線幅と同程度以上の線幅にするのが望ましい。また、第２の導体層４のパターン形状と、第３の導体層６のパターン形状は同一であるのが望ましい。パターン形状を同一にすることで、信号線路である第１の導体層２の上下方向の電磁界の非平衡による放射を抑制できる。

【0030】

第１の実施形態による伝送路１は、第１の導体層２と第２の導体層４の間に第１の誘電体層５を配置し、第１の導体層２と第３の導体層６の間に第２の誘電体層３を配置しているが、第１の誘電体層５と第２の誘電体層３の材料は、高周波帯における誘電損失が小さく、熱伝導率が悪い材料が望ましい。例えば、製造の容易性の観点では、フレキシブル基板に用いられる材料（例えば、ポリイミドや液晶ポリマー素材）などが望ましい。

【0031】

また、誘電体の断面積も全体の熱伝導に寄与するため、第１の誘電体層５と第２の誘電体層３は薄い素材が望ましい。また、信号伝送やグランド層に用いられる導体材料は、銅や金などの高周波損失の小さい金属材料が望ましい。また、導体材料の厚さは、信号の表皮深さ程度があれば十分であり、できるだけ薄いのが望ましい。

【0032】

また、極低温環境で用いる場合例えばニオブチタン（ＮｂＴｉ）などの熱伝導材料を導体材料として用いてもよい。一実用例として、厚さ０．１ｍｍのポリイミド基板を用いる場合、信号線路である第１の導体層２の幅を６５μｍ、グランド層である第２の導体層４と第３の導体層６における線幅の小さい第３の領域９の線幅を０．１ｍｍ程度としてもよい。このような形状の伝送路１を高温（常温）環境下と低温環境下の間に接続した場合、高温（常温）環境下の熱を断熱した上で、高温（常温）環境下と低温環境下の間で高周波信号の伝送を行うことができる。

【0033】

このように、第１の実施形態では、信号線路である第１の導体層２の上下に、グランド層である第２の導体層４と第３の導体層６を配置したストリップライン構造の伝送路１において、第２の導体層４と第３の導体層６に線幅の小さい第３の領域９を設けるため、通常のストリップライン構造の伝送路１と比べて、断熱性能を向上できる。また、第３の領域９の線幅を調整することで、高周波帯における信号伝送を行うことができる。

【0034】

（第２の実施形態）
図３は第２の実施形態による伝送路１ａを示す図である。より詳細には、図３（ａ）は第２の実施形態による伝送路１ａの斜視図、図３（ｂ）は第２の実施形態による伝送路１ａの平面図であり、図２（ｂ）と同様に、Ｌ１層、Ｌ２層、及びＬ３層の平面図を示している。

【0035】

Ｌ１層内の第２の導体層４における第３の領域９と、Ｌ３層内の第３の導体層６における第３の領域９は、第１の幅の領域９ａと、第１の幅よりも広い第２の幅の領域９ｂとを有する。第２の導体層４における第３の領域９と、第３の導体層６における第３の領域９では、第１の幅のサイズを同じにし、かつ第２の幅のサイズを同じにするのが望ましい。また、第２の導体層４における第３の領域９の形状は、第３の導体層６における第３の領域９の形状と同じであるのが望ましい。すなわち、伝送路１ａの上面の法線方向から平面視したときに、第２の導体層４と第３の導体層６は重なり合うのが望ましい。

【0036】

第２の幅の領域９ｂは、図３（ａ）及び図３（ｂ）に示すように、第２の導体層４と第３の導体層６とを導通させる複数の導電ビア部材１０を有する。導電ビア部材１０は、第２の導体層４と第３の導体層６における第３の領域９内の第２の幅の領域９ｂの幅方向の両端側に配置されている。第２の幅の方向における２つの導電ビア部材１０の間隔は、第１の幅よりも広くするのが望ましい。

【0037】

図３（ｃ）に示すように、第２の幅の方向における２つの導電ビア部材１０を通る断面において、第１の導体層２は、第２の導体層４と、２つの導電ビア部材１０と、第３の導体層６とによって取り囲まれている。

【0038】

第３の領域９内における第２の幅の領域９ｂは、第１の方向Ｘに沿って周期的に配置されていてもよい。この場合、第３の領域９内における第２の幅の領域９ｂは、第１の方向Ｘに沿って、第１の導体層２で送受される信号の波長の１／４以下の間隔で配置されるのが望ましい。

【0039】

第２の導体層４及び第３の導体層６における第２の幅は、第１の導体層２の幅の１～３倍であるのが望ましい。

【0040】

図４は第２の実施形態による伝送路１ａの電磁界シミュレーションの計算結果を示す図である。図４の横軸は周波数［ＧＨｚ］、縦軸は減衰量［ｄＢ］である。図４には、通過損失の曲線ｗ１と、反射特性の曲線ｗ２とが図示されている。曲線ｗ２に示すように、反射特性は約－３０ｄＢ以下に抑えられている。これにより、図３の実施形態による伝送路１ａによれば、断熱性を向上させるとともに、放射損失を抑制できる。

【0041】

このように、第２の実施形態による伝送路１ａは、グランド層である第２の導体層４と第３導体層の両端側の第１の領域７と第２の領域８の間の第３の領域９に、第１の幅の領域９ａと、第１の幅よりも広い第２の幅の領域９ｂを設けるとともに、第２の導体層４における第２の幅の領域９ｂと、第３の導体層６における第２の幅の領域９ｂとを導電ビア部材１０で導通させる。これにより、第２の幅の領域９ｂの断面では、第１の導体層２の周囲を２つの導電ビア部材１０と、第２の導体層４、及び第３の導体層６で取り囲むことができる。よって、電磁界の閉じ込め効果を高めることができ、断熱性能だけでなく、放射損失も抑制できる。

【0042】

（第３の実施形態）
上述した第１及び第２の実施形態による第１の導体層２は、第１の方向Ｘに沿って同一の材料で形成されている例を示したが、第１の導体層２の材料は、第１の方向Ｘの全域にわたって必ずしも同じである必要はない。また、第１及び第２の実施形態による第１の導体層２は、信号伝送方向（第１の方向Ｘ）に沿って、第２の方向Ｙの幅が一定である例を示したが、第１の導体層２の幅は必ずしも一定である必要はない。

【0043】

図５は第３の実施形態による伝送路１ｂの第１例を示すＬ２層の平面図である。図５のＬ２層は、図３（ｂ）のＬ２層とは異なる形状の第１の導体層２を有する。図５における第１の導体層２は、第１の方向Ｘの一部領域に、一部領域以外の領域よりも抵抗値が大きい抵抗部１１を有する。抵抗部１１は、第１の導体層２の一部領域に、第１の導体層２よりも高い抵抗値の材料からなる抵抗膜を配置したものである。

【0044】

第１の導体層２の一部領域に抵抗部１１を設けることで、第１の導体層２の一端側から侵入された熱を抵抗部１１で発散させることができ、第１の導体層２の他端側への熱雑音を低減することができる。

【0045】

図６は第３の実施形態による伝送路１ｂの第２例を示すＬ２層の平面図である。図６のＬ２層は、図３（ｂ）及び図５のＬ２層とは異なる形状の第１の導体層２を有する。図６における第１の導体層２は、第２の方向Ｙの幅がそれぞれ異なる複数の受動素子１２を有する。これら複数の受動素子１２は、第１の導体層２にて伝送される信号の通過特性を調整するフィルタリング処理を行うフィルタ部１３として機能する。複数の受動素子１２のそれぞれは、より具体的には、キャパシタ、インダクタ又は抵抗である。複数の受動素子１２を組み合わせることで、ローパスフィルタ、バンドパスフィルタ、又はハイパスフィルタを構成することができる。図６の第１の導体層２には、必要に応じて、図５と同様に抵抗膜を配置してもよい。

【0046】

図５及び図６の伝送路１ｂは、第２の実施形態による伝送路１ｂと同様に、グランド層である第２の導体層４と第３の導体層６の第３の領域９に、第１の幅の領域９ａと第２の幅の領域９ｂを有しているが、第１の実施形態による伝送路１と同様に、第３の領域９の幅が均一であってもよい。

【0047】

このように、第３の実施形態による伝送路１ｂでは、第１の導体層２の一部領域に抵抗部１１を形成したり、フィルタ部１３を形成したりすることができるため、第１の導体層２を高周波信号の伝送経路として使用するだけでなく、熱雑音の抑制や、信号の通過特性の制御に用いることができる。

【0048】

（第４の実施形態）
第１～第３の実施形態による伝送路１、１ａ、１ｂは、第１の導体層２を介して一つの信号を送受する例を示すが、複数の第１の導体層２を設けて複数の信号を送受するようにしてもよい。

【0049】

図７Ａは第４の実施形態による伝送路１ｃの斜視図、図７Ｂは第４の実施形態による伝送路１ｃのＬ１層又はＬ３層の平面図である。図７Ａ及び図７Ｂに示すように、第４の実施形態による伝送路１ｃは、信号伝送方向である第１の方向Ｘに交差する第２の方向Ｙに離隔して、複数の第１の導体層２と、複数の第２の導体層４と、複数の第３の導体層６とが配置されている。

【0050】

複数の第１の導体層２、複数の第２の導体層４、及び複数の第３の導体層６は、伝送路１ｃの上面から平面視したときに、それぞれ対応するもの同士が重なり合うように配置されるのが望ましい。

【0051】

本実施形態による伝送路１ｃは、Ｌ１層に同一形状の複数の第１の導体層２を第２の方向Ｙに離隔して配置し、Ｌ２層に同一形状の複数の第２の導体層４を第２の方向Ｙに離隔して配置し、Ｌ３層に同一形状の複数の第３の導体層６を第２の方向Ｙに離隔して配置すればよいため、比較的容易に作製することができる。

【0052】

図８は第４の実施形態による伝送路１ｃの電磁界シミュレーションの計算結果を示す図である。図８の横軸は周波数［Ｈｚ］、縦軸は減衰量［ｄＢ］である。図８には、１番目の信号入力部に入力された信号が１番目の信号出力部から出力される割合を示す通過損失の曲線ｗ３と、１番目の信号入力部に入力された信号が１番目の信号入力部に戻る割合を示す反射特性の曲線ｗ４、１番目の信号入力部に入力した信号が２番目の信号入力部に漏れ出す割合を示すアイソレーション特性の曲線ｗ５と、１番目の信号入力部に入力した信号が２番目の信号出力部に漏れ出す割合を示すアイソレーション特性の曲線ｗ６とが図示されている。曲線ｗ４に示すように、反射特性は－３０ｄＢ以下に抑えられている。また、曲線ｗ５に示すように、アイソレーション特性はー６０ｄＢ以下に抑制できており、隣接する第１の導体層２への信号の漏れはほとんど存在しないことがわかる。

【0053】

上述した図７Ａ及び図７Ｂは、２本の信号線を伝送する伝送路１ｃの例を示すが、第２の方向Ｙに離隔して配置される第１～第３の導体層２，４，６を増やすことで、多数の信号線を伝送可能な伝送路１ｃを小面積で作製できる。

【0054】

図７Ａ及び図７Ｂの伝送路１ｃは、第２の実施形態による伝送路１ｂと同様に、グランド層である第２の導体層４と第３の導体層６の第３の領域９に、第１の幅の領域９ａと第２の幅の領域９ｂを有しているが、第１の実施形態による伝送路１と同様に、第３の領域９の幅が均一であってもよい。

【0055】

ただし、第２の導体層４及び第３の導体層６における第３の領域９に第１の幅の領域９ａと第２の幅の領域９ｂを設けた方が、アイソレーション特性を改善できる。特に、第２の幅の長さが所定の長さ以上でないと、アイソレーション特性が悪化する可能性がある。

【0056】

上述した図７Ａ及び図７Ｂでは、Ｌ１層、Ｌ２層及びＬ３層の面方向に複数の第１～第３の導体層２，４，６を配置しているが、積層方向に複数の第１～第３の導体層２，４，６を配置してもよい。この場合、同一の層内に配置される第１～第３の導体層２，４，６が密に配置さないようにしてもよい。具体的には、積層される複数の第１の導体層２、複数の第２の導体層４、及び複数の第３の導体層６のうち、第２の方向Ｙに隣接する２つの第１の導体層２、対応する２つの第２の導体層４、及び対応する２つの第３の導体層６は、それぞれ異なる層に配置されるようにしてもよい。

【0057】

図９Ａは第２の方向Ｙに隣接する第１～第３の導体層２，４，６が同一層に配置されないように多層化した伝送路１ｃの断面図、図９Ｂは第２の方向Ｙに隣接する第１～第３の導体層２，４，６を同一層に配置するように多層化した伝送路１ｃの断面図である。図９Ａは、第１～第３の導体層２，４，６を上下に３層分積層した伝送路１ｃの例を示している。各層の最下層である第３の導体層６は、誘電体層１４上に配置されている。

【0058】

図９Ａの伝送路１ｃは、図９Ｂの伝送路１ｃに比べると、伝送可能な信号本数が少なくなるが、第２の方向Ｙに隣接する導体層同士の間隔を広げられるため、アイソレーション特性を向上できる。

【0059】

第４の実施形態では、面方向及び積層方向の少なくとも一方に、複数の第１～第３の導体層２，４，６を配置するため、伝送路１ｃにて伝送できる信号の数を増やすことができる。同一形状の複数の第１の導体層２と、同一形状の第２～第３の導体層６とを面方向及び積層方向の少なくとも一方に配置するだけでよいため、半導体プロセスにて比較的容易に作製できる。また、第２の実施形態による伝送路１ａと同様に、第２の導体層４と第３の導体層６の第３の領域９に第１の幅の領域９ａと第２の幅の領域９ｂを設けて、導電ビア部材１０で第２の導体層４と第３の導体層６を導通させることで電磁界を閉じ込めることができるため、隣接する信号間での信号の漏れを抑制できる。

【0060】

（第５の実施形態）
上述した第１～第４の実施形態による伝送路１、１ａ、１ｂ、１ｃは、ストリップライン構造を採用しつつ、信号経路である第１の導体層２の上下に配置されるグランド層である第２の導体層４と第３の導体層６の一部である第３の領域９内の少なくとも一部の線幅を小さくすることで、高温（常温）環境下からの熱が低温環境下に侵入しないようにしている。このように、第１～第４の実施形態による伝送路１、１ａ、１ｂ、１ｃは、温度差の大きい２つの環境下での信号伝送に適用することができる。以下では、第１～第４の実施形態による伝送路１、１ａ、１ｂ、１ｃを量子コンピュータで用いる例を説明する。

【0061】

図１０は量子コンピュータ２１の概略構成を示すブロック図である。図１０の量子コンピュータ２１は、第１の信号処理回路２２、第２の信号処理回路２３、及び第１～第４の実施形態による伝送路１、１ａ、１ｂ、１ｃを収納する冷凍機２４を備えている。

【0062】

第１の信号処理回路２２は、第１の温度範囲で信号処理を行う。第１の温度範囲は、例えば４Ｋ（カルビン）～５０Ｋである。第１の信号処理回路２２は、第１の温度範囲よりも高温（常温）環境下で信号処理を行う第３の信号処理回路２５、２６との間で信号の送受を行う。第１の信号処理回路２２と第３の信号処理回路２５、２６との間の信号伝送にも、第１～第４の実施形態による伝送路１、１ａ、１ｂ、１ｃを用いてもよい。

【0063】

第２の信号処理回路２３は、第１の信号処理回路２２と分離して配置され、第１の温度範囲よりも低い第２の温度範囲で信号処理を行う。第２の温度範囲は、例えば４Ｋ以下、具体的には絶対零度近くの１０ｍＫ程度である。

【0064】

冷凍機２４は、第２の信号処理回路２３を冷却する冷却部２７を有する。第２の信号処理回路２３は、超伝導材料を用いて構成されるプロセッサ２３ａを有する。その他、第２の信号処理回路２３は、信号分離部２３ｂと、信号多重化部２３ｃを有していてもよい。信号分離部２３ｂは、第１の信号処理回路２２からの多重化信号を受信して、個々の信号に分離する。信号多重化部２３ｃは、複数の信号を多重化して１本の信号として出力する。信号分離部２３ｂ及び信号多重化部２３ｃを設けることで、第１の信号処理回路２２と第２の信号処理回路２３の間で送受される信号の数を減らすことができる。

【0065】

同様に、第１の信号処理回路２２と第３の信号処理回路２５、２６との間でも、信号を多重化して送受してもよい。この場合、第３の信号処理回路２５、２６内に信号多重化部２５ａと信号分離部２６ａを設ける必要がある。

【0066】

第１の信号処理回路２２と第２の信号処理回路２３とは、第１～第４の実施形態による伝送路１、１ａ、１ｂ、１ｃにて信号の送受を行う。図１０では、第１の信号処理回路２２から出力された信号を第２の信号処理回路２３に入力するための伝送路と、第２の信号処理回路２３から出力された信号を第１の信号処理回路２２に入力するための伝送路とを別個に設けているが、一つの伝送路で、双方向に信号を送受するようにしてもよい。

【0067】

第２の信号処理回路２３は、絶対零度に近い温度に冷却しなければならず、第１の信号処理回路２２との間に接続される伝送路を通して熱が侵入するのを防止する必要がある。第１～第４の実施形態による伝送路１、１ａ、１ｂ、１ｃは、信号伝送時の断熱性能に優れるため、第１の信号処理回路２２からの熱が伝送路を介して第２の信号処理回路２３に侵入するおそれがなくなり、冷却部２７に過度の負担がかからなくなり、第２の信号処理回路２３を絶対零度近くに安定して冷却することができる。

【0068】

本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

【符号の説明】

【0069】

１、１ａ、１ｂ、１ｃ 伝送路、２ 第１の導体層、３ 第２の誘電体層、４ 第３の導体層、５ 第１の誘電体層、６ 第３の導体層、７ 第１の領域、８ 第２の領域、９ 第３の領域、１０ 導電ビア部材、１１ 抵抗部、１２ 受動素子、１３ フィルタ部、１４ 誘電体層、２１ 量子コンピュータ、２２ 第１の信号処理回路、２３ 第２の信号処理回路、２３ａ プロセッサ、２３ｂ 信号分離部、２３ｃ 信号多重化部、２４ 冷凍機、２５ 第３の信号処理回路、２５ａ 信号多重化部、２６ 第３の信号処理回路、２６ａ 信号分離部、２７ 冷却部、１００ 伝送路、１０１ 導体層、１０２ 誘電体層、１０３ 誘電体層、１０４ グランド層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8】

【図9A】

【図9B】

【図10】