特許 7495192 二元対称不変積符号を符号化するためのハーフ・サイズ・データ・アレイ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-27

(45)【発行日】2024-06-04

(54)【発明の名称】二元対称不変積符号を符号化するためのハーフ・サイズ・データ・アレイ

(51)【国際特許分類】

   G06F 11/10 20060101AFI20240528BHJP

   H03M 13/29 20060101ALI20240528BHJP

【ＦＩ】

G06F11/10 648

H03M13/29

【請求項の数】 22

(21)【出願番号】P 2022520840

(86)(22)【出願日】2020-10-15

(65)【公表番号】

(43)【公表日】2023-01-05

(86)【国際出願番号】 EP2020079088

(87)【国際公開番号】W WO2021083682

(87)【国際公開日】2021-05-06

【審査請求日】2023-03-24

(31)【優先権主張番号】16/666,613

(32)【優先日】2019-10-29

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(72)【発明者】

【氏名】サイプラス、ロバート、アラン

(72)【発明者】

【氏名】キャンプ、チャールズ

【審査官】坂東 博司

(56)【参考文献】

【文献】米国特許出願公開第２０１８／０１１５３２５（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１６／０１８８２３０（ＵＳ，Ａ１）

【文献】特開２００３－０３２１２４（ＪＰ，Ａ）

【文献】Mittelholzer Thomas et al.，Symmetry-based subproduct codes，2015 IEEE International Symposium on Information Theory (ISIT)，米国，IEEE，2015年06月14日，pp.251-255，[retrieved on 2024-04-24] ，インターネット ＜URL：https://ieeexplore.ieee.org/abstract/document/7282455＞，DOI: 10.1109/ISIT.2015.7282455

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １１／１０

Ｈ０３Ｍ １３／２９

(57)【特許請求の範囲】

【請求項1】

各次元においてＤ個のデータ・ビットおよびＰ個のパリティ・ビットを含む二元対称不変積符号を利用して入力データを符号化するための符号化器であって、前記符号化器は回路を備え、前記回路は、
それぞれがＨビットの入力データ用のストレージを有するＤ個の行を含むハーフ・サイズ・データ・アレイであって、Ｄは２×Ｈ＋１に等しい整数であり、前記符号化器は、前記ハーフ・サイズ・データ・アレイの前記Ｄ個の行のうちの選択された１つから第１のＨビットのデータ・ワードを読み出し、前記ハーフ・サイズ・データ・アレイのＨ個の異なる行にまたがって第２のＨビットのデータ・ワードを読み出すことによって、前記二元対称不変積符号の各行のビットにアクセスするように構成される、前記ハーフ・サイズ・データ・アレイと、
前記二元対称不変積符号の各行の前記ビットを受け取り、前記二元対称不変積符号の前記行を取得するように構成されるレジスタと、
前記レジスタに結合され、前記二元対称不変積符号の各行の行パリティを生成するように構成される行パリティ生成器と、
前記行パリティ生成器によって生成された行パリティに基づいて、前記二元対称不変積符号の全ての行の前記Ｐ個のパリティ・ビットに関する列パリティを生成するように構成される列パリティ生成器と、
を含み、ここで、Ｆ、Ｄ、Ｐ、およびＨは全て正の整数である、前記符号化器。

【請求項2】

前記二元対称不変積符号は半積符号（ＨＰＣ）である、請求項１に記載の符号化器。

【請求項3】

前記ハーフ・サイズ・データ・アレイは複数のシフト・レジスタを備える、請求項１に記載の符号化器。

【請求項4】

前記符号化器は、前記ハーフ・サイズ・データ・アレイの行の間でビットをシフトし、前記ハーフ・サイズ・データ・アレイから読み出された前記第１のＨビットのデータ・ワードを前記ハーフ・サイズ・データ・アレイに戻るように再循環させるように構成される、請求項１に記載の符号化器。

【請求項5】

前記符号化器は、前記ハーフ・サイズ・データ・アレイ内の同じビット記憶位置のセットから読み出すことによって、前記二元対称不変積符号の全ての行を形成する、請求項４に記載の符号化器。

【請求項6】

前記符号化器は、前記ハーフ・サイズ・データ・アレイにＨビットの入力データを一度に詰め込むように構成される、請求項１に記載の符号化器。

【請求項7】

前記符号化器は、それぞれがＨ個のデータ・ビットおよびＰ個のパリティ・ビットを含む符号化されたデータのＤ個のセットを出力するように構成される、請求項１に記載の符号化器。

【請求項8】

前記符号化器は、Ｐ×（Ｐ－１）／２個のクロス・パリティ・ビットを出力するようにさらに構成される、請求項７に記載の符号化器。

【請求項9】

前記二元対称不変積符号の前記行を取得することが、前記二元対称不変積符号の各行の前記ビットを回転させることを含み、該回転することが行データをＮビット右に回転することによって行われ、ここで、Ｎは整数の行番号であり、但し、Ｎが０の場合に上記回転は実行されない、請求項１～８のいずれか１項に記載の符号化器。

【請求項10】

不揮発性メモリ・システムと、
前記不揮発性メモリ・システムに結合されたコントローラであって、請求項１ないし９のいずれかに記載の符号化器を含む、前記コントローラと、
を備える、データ・ストレージ・システム。

【請求項11】

請求項１ないし９のいずれかに記載の符号化器と、
前記符号化器から符号化されたデータを受け取り、前記符号化されたデータを変調し、前記変調された符号化されたデータを通信チャネルに出力するように構成される変調器と、
を備える、データ通信システム。

【請求項12】

各次元においてＤ個のデータ・ビットおよびＰ個のパリティ・ビットを含む二元対称不変積符号を符号化する方法であって、
それぞれがＨビットの入力データ用のストレージを有するＤ個の行を含むハーフ・サイズ・データ・アレイに入力データを詰め込むことであって、Ｄは２×Ｈ＋１に等しい整数である、前記詰め込むことと、
前記ハーフ・サイズ・データ・アレイの前記Ｄ個の行のうちの選択された１つから第１のＨビットのデータ・ワードを読み出し、前記ハーフ・サイズ・データ・アレイのＨ個の異なる行にまたがって第２のＨビットのデータ・ワードを読み出すことによって、前記二元対称不変積符号の各行のビットに反復的にアクセスすることと、
前記二元対称不変積符号の前記行を取得することと、
前記二元対称不変積符号の各行の行パリティを生成し、行パリティ生成器によって生成された行パリティに基づいて、前記二元対称不変積符号の全ての行の前記Ｐ個のパリティ・ビットに関する列パリティを生成することと、
前記第１のＨビットのデータ・ワード、行パリティ、および列パリティを出力することと、
を含み、ここで、Ｆ、Ｄ、Ｐ、およびＨは全て正の整数である、前記方法。

【請求項13】

前記二元対称不変積符号は半積符号（ＨＰＣ）である、請求項１２に記載の方法。

【請求項14】

前記ハーフ・サイズ・データ・アレイに詰め込むことは、複数のシフト・レジスタに詰め込むことを含む、請求項１２に記載の方法。

【請求項15】

前記ハーフ・サイズ・データ・アレイの行の間でビットをシフトすることと、
前記ハーフ・サイズ・データ・アレイからアクセスされた前記第１のＨビットのデータ・ワードを前記ハーフ・サイズ・データ・アレイに戻るように再循環させることと、
をさらに含む、請求項１２に記載の方法。

【請求項16】

前記アクセスすることは、前記ハーフ・サイズ・データ・アレイ内の同じビット記憶位置のセットから読み出すことによって、前記二元対称不変積符号の全ての行を形成することを含む、請求項１５に記載の方法。

【請求項17】

前記詰め込むことは、前記ハーフ・サイズ・データ・アレイにＨビットの入力データを一度に詰め込むことを含む、請求項１２に記載の方法。

【請求項18】

前記列パリティを出力することは、Ｐ×（Ｐ－１）／２個のクロス・パリティ・ビットを出力することを含む、請求項１２に記載の方法。

【請求項19】

前記第１のＨビットのデータ・ワード、行パリティ、および列パリティを不揮発性メモリ・システムに記憶することをさらに含む、請求項１２に記載の方法。

【請求項20】

前記第１のＨビットのデータ・ワード、行パリティ、および列パリティを含む符号化されたデータを変調し、前記変調された符号化されたデータを通信チャネルで送信すること
をさらに含む、請求項１２に記載の方法。

【請求項21】

前記二元対称不変積符号の前記行を取得することが、前記二元対称不変積符号の各行の前記ビットを回転させることを含み、該回転することが行データをＮビット右に回転することによって行われ、ここで、Ｎは０からＤ－１までの整数の行番号であり、但し、Ｎが０の場合に上記回転は実行されない、請求項１２ないし２０のいずれかに記載の方法。

【請求項22】

プログラム・コードを含むコンピュータ・プログラムであって、コンピュータに請求項１２ないし２０のいずれかに記載の方法を実行させるための、コンピュータ・プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示はデータ処理に関し、より詳細には、たとえば、データ・ストレージ・システムまたはデータ通信システムにおける、二元対称不変積符号（binary symmetry-invariant product code）（たとえば、半積符号（half product code））を利用したデータの効率的な符号化および復号に関する。

【背景技術】

【0002】

データ・ストレージ・システムおよびデータ通信システムにおいて、データ・チャネルからデータを復元できる精度を向上させるために、誤り訂正符号化が利用されている。チャネルにデータを供給する前に誤り訂正符号（ＥＣＣ：error-correction code）に従ってデータを符号化することにより、チャネル出力での誤りを識別し、ＥＣＣの特性に応じた範囲で訂正することができる。そのようなＥＣＣ手法は数多く知られている。よく知られているＥＣＣ手法のクラスの１つは、積符号に基づくものである。積符号は、２つの成分ＥＣＣ符号を使用して、入力データの概念上（notional）の２次元アレイの行および列を符号化する。

【0003】

従来の積符号の基本構造を図１に概略的に示す。入力データ・シンボル（これは一般に、ｑ個の可能なシンボル値を有するｑ元（ｑ^ａｒｙ）シンボルであり、ここでｑ≧２である）は、ｎ_２行およびｎ_１列のシンボル位置を有する概念上のアレイにおいてそれぞれのシンボル位置に割り当てられる。この例では、ｋ_２×ｋ_１個のデータ・シンボルが、ｎ_２×ｎ_１アレイの最初のｋ_２行および最初のｋ_１列の共通部分にあるｋ_２×ｋ_１サブアレイにおいてそれぞれの位置に割り当てられる。結果的に得られた入力データ・シンボルのアレイは、アレイの行および列を別々に符号化することによって符号化される。第１のＥＣＣ符号Ｃ１を使用して、アレイの各行のｋ_１個のシンボル・データ・ワードを長さｎ_１のＣ１符号語へと符号化する。この例では組織符号化（systematic encoding）を使用しているので、入力データは符号語内に保持される。具体的には、Ｃ１符号語のｎ_１個の符号シンボルは、所与の行のｋ_１個のシンボル・データ・ワードの後に（ｎ_１－ｋ_１）個のパリティ・シンボルを追加することによって得られる。次いで、第２のＥＣＣ符号Ｃ２を使用して、アレイの各列のｋ_２個のシンボルを長さｎ_２のＣ２符号語へと符号化し、ここでは各列の最後に（ｎ_２－ｋ_２）個のパリティ・シンボルを追加することによってこれを行う。結果的に得られたアレイ内のｎ_２×ｎ_１個の符号シンボルが、積符号の出力符号語を形成する。この基本的な考え方の拡張として、インターリーブされた積符号では、アレイのｓ＞１の等間隔の列にわたってＣ２符号を適用することにより、ｎ_１／ｓ個のＣ２符号語が生じる。

【0004】

積符号は実用的な符号化器／復号器の実装を提供し、それらの復号器は硬判定ベースであるので、軟判定復号に付随する様々な複雑性および遅延の問題を回避することができる。インターリーブされた積符号用の一部の復号器は、基本的な符号構造から定義されるグラフに基づく反復復号（iterative decoding）の技術を使用する。簡単に言えば、それぞれがＣ１符号語に対応するｎ_２個の右ノードと、それぞれのＣ２符号語に対応するｎ_１／ｓ個の左ノードとを有する二部グラフを定義することができる。各右ノードは、ｓ個のエッジによって各左ノードに接続される。ノードのペアを接続するｓ個のエッジは、上記の概念上のアレイにおけるそれらのノードのＣ１符号語およびＣ２符号語の共通部分にあるｓ個の共通のシンボルを表す。このグラフに基づいて、Ｃ１符号語を１つずつ復号したのち、Ｃ２符号語を１つずつ復号することによって、反復復号が実行される。符号語が正常に復号されるたびに、該当するノードから出ているエッジが訂正される。この処理は復号が完了するまで反復され、すなわち、復号器によって誤りが検出されなくなるまで反復されるか、または所定の最大反復回数に達するまで反復され、その場合、復号器は復号の失敗を宣言し得る。

【0005】

積符号に基づく他のＥＣＣ手法は、光伝送ネットワーク（ＯＴＮ：optical transmissionnetwork）のコンテキストで、J. Justesen, “Errorcorrecting coding for OTN,” IEEE Communications Magazine, September 2010、およびJ. Justesen,Performance of Product Codes and Related Structures withIterative Decoding, IEEE Transactions on Communications, 2011に提案されている。これらの符号は、半積符号（ＨＰＣ：half product code）と呼ばれ、行符号Ｃ１および列符号Ｃ２に同一の符号を使用する積符号である。各成分符号Ｃ１およびＣ２が、符号長（すなわち、符号語内のシンボル数）ｎ、次元（すなわち、各符号語に符号化されるデータ・シンボル数）ｋの、レートｋ／ｎの符号である場合、結果的に得られる積符号Ｃは、長さＮ＝ｎ^２、次元Ｋ＝ｋ^２、およびレート（ｋ／ｎ）^２である。Ｃの符号語は、上記の概念上のアレイに対応する（ｎ×ｎ）のシンボル行列Ｘによって定義することができ、ここで、Ｘの各行および各列は、行／列符号の符号語である。このとき、対応する半積符号Ｃ_Ｈは、Ｃ_Ｈ＝｛Ｘ－Ｘ^Ｔ：Ｘ∈Ｃ｝で定義され、ここで、Ｘ^ＴはＸの転置行列である。

【0006】

Ｘが符号語である場合、行符号および列符号が同じであるので、Ｘ^Ｔも符号語であることに留意されたい。構成的に、Ｃ_Ｈの全ての符号語Ｙ_Ｈはゼロ主対角線（zero major diagonal）を有する（どちらの主対角線もゼロ主対角線にすることができるが、本明細書ではゼロ主対角線を、（ｎ×ｎ）シンボル行列Ｙ_Ｈを右上のシンボルから左下のシンボルまで対角線上に横切るシンボルの線として定義する）。すなわち、ゼロ主対角線上の全てのシンボルは、値がゼロである。Ｃ_Ｈの定義から、Ｙ_Ｈ＝Ｙ_Ｈ ^Ｔであるので、ゼロ主対角線のそれぞれの側にある三角形のサブアレイ内のｎ（ｎ－１）／２個のシンボルのセットは同じである。したがって、これらのｎ（ｎ－１）／２個のシンボルが符号語Ｙ_Ｈを定義するので、半積符号は有効長がＮ_Ｈ＝ｎ（ｎ－１）／２となる。ＨＰＣでは、符号化および反復復号は従来、積符号と同様にして実行されるが、入力データはゼロ主対角線の片側にある三角形のサブアレイに制限されるので、ＨＰＣの次元はＫ_Ｈ＝ｋ（ｋ－１）／２となる。

【0007】

例示的な従来技術のＨＰＣ２００を図２に示す。従来技術では、ＨＰＣ２００を形成するために、オリジナル入力データ２０４が、正方形のアレイ内のゼロ主対角線２０２より下に詰め込まれる。全てのオリジナル入力データ２０４が埋められると、オリジナル入力データ２０４をコピーし、オリジナル入力データ２０４のビットごとの転置を実行し、得られたデータをゼロ主対角線２０２より上に配置することによって、対称的な複製データ２０６が形成される。次いで、パリティ・データ２０８が、行および列ごとに別々に計算される（たとえば、Bose-Chaudhuri-Hocquenghem（ＢＣＨ）誤り訂正関数を利用する）。符号化後、データは対称であるので、ゼロ主対角線２０２より上または下のアレイの部分のみを記憶または送信あるいはその両方を行えばよい。

【0008】

データがメモリから取り出されるか、またはデータ送信を介して受信された場合、取り出された／受信されたデータを複製および転置してアレイを埋めることにより、ＨＰＣ２００を再構築することができる。そのため、図３に示すように、データの記憶、保持、取り出し、または送信、あるいはそれらの組合せの間に発生する誤りも、再構築されたアレイのゼロ主対角線に関して対称になる。従来の復号（すなわち、行および列を反復的に処理して行および列の誤りを訂正する誤り訂正処理）の間に、アレイ内のデータはまず行形式でアクセスされ、次いで列形式でアクセスされる。

【発明の概要】

【発明が解決しようとする課題】

【0009】

高性能を実現するには、ＨＰＣ符号化器および復号器のハードウェア実装が好ましいであろう。しかしながら、ハードウェア符号化器の単純なハードウェア実装は、メモリ内に完全なＨＰＣアレイ（複製データ２０６を含む）を形成したのち、各行を１つずつ、次いで各列を１つずつ反復的に符号化するものであろう。このアプローチは、従来のソフトウェア実装よりもはるかに高い性能を提供し得るが、本開示は、好ましい実施形態によれば、行形式および列形式の両方でデータにアクセスできるようにする集積回路がダイ面積の観点で非常に高価であることを認識している。本開示はまた、好ましい実施形態によれば、そのようなハードウェア実装では、行および列のデータを独立して符号化する必要があり、すなわち、アレイの対称性からの利益が得られないことを認識している。

【課題を解決するための手段】

【0010】

少なくとも１つの実施形態では、符号化器は、半積符号（ＨＰＣ）などの二元対称不変積符号を利用して符号語の反復符号化をハードウェアで実行する。

【0011】

少なくとも１つの実施形態では、符号化器は、それぞれがＨビットのストレージを有するＤ個の行を含むハーフ・サイズ・データ・アレイを含み、二元対称不変積符号は、２×Ｈ＋１に等しい行および列のデータ次元Ｄを有する。符号化器は、Ｄ個の行のうちの１つから第１のＨビットのデータ・ワードを読み出し、ハーフ・サイズ・データ・アレイのＨ個の異なる行にまたがって第２のＨビットのデータ・ワードを読み出すことによって、積符号の各行のビットにアクセスするように構成される。符号化器はさらに、積符号の各行のビットを受け取り、ビットを回転させて積符号の行を取得するように構成されるレジスタと、積符号の各行の行パリティを生成するように構成される行パリティ生成器とを含む。符号化器は最後に、行パリティに基づいて、積符号の全ての行のパリティ・ビットに関する列パリティを生成するように構成される列パリティ生成器を含む。

【0012】

少なくとも１つの実施形態では、二元対称不変積符号は半積符号（ＨＰＣ）である。

【0013】

少なくとも１つの実施形態では、ハーフ・サイズ・データ・アレイは複数のシフト・レジスタ・ラッチで実装される。

【0014】

少なくとも１つの実施形態では、符号化器は、ハーフ・サイズ・データ・アレイの行の間でビットをシフトし、ハーフ・サイズ・データ・アレイから読み出された第１のＨビットのデータ・ワードをハーフ・サイズ・データ・アレイに戻るように再循環させるように構成される。

【0015】

少なくとも１つの実施形態では、符号化器は、ハーフ・サイズ・データ・アレイ内の同じビット記憶位置のセットから読み出すことによって、二元対称不変積符号の全ての行を形成する。

【0016】

少なくとも１つの実施形態では、符号化器は、ハーフ・サイズ・データ・アレイにＨビットの入力データを一度に詰め込むように構成される。

【0017】

少なくとも１つの実施形態では、各次元においてＤ個のデータ・ビットおよびＰ個のパリティ・ビットを含む二元対称不変積符号を符号化する方法は、それぞれがＨビットの入力データ用のストレージを有するＤ個の行を含むハーフ・サイズ・データ・アレイに入力データを詰め込むことであって、Ｄは２×Ｈ＋１に等しい、詰め込むことを含む。この方法はさらに、ハーフ・サイズ・データ・アレイのＤ個の行のうちの選択された１つから第１のＨビットのデータ・ワードを読み出し、ハーフ・サイズ・データ・アレイのＨ個の異なる行にまたがって第２のＨビットのデータ・ワードを読み出すことによって、二元対称不変積符号の各行のビットに反復的にアクセスすることを含む。必要に応じて二元対称不変積符号の各行のビットを回転させて二元対称不変積符号の行を取得する。二元対称不変積符号の各行の行パリティが生成される。行パリティ生成器によって生成された行パリティに基づいて、二元対称不変積符号の全ての行のＰ個のパリティ・ビットに関する列パリティも生成される。第１のＨビットのデータ・ワード、行パリティ、および列パリティが出力される。

【0018】

一態様によれば、各次元においてＤ個のデータ・ビットおよびＰ個のパリティ・ビットを含む二元対称不変積符号を利用して入力データを符号化するための符号化器であって、符号化器は回路を備え、回路は、それぞれがＨビットの入力データ用のストレージを有するＤ個の行を含むハーフ・サイズ・データ・アレイであって、Ｄは２×Ｈ＋１に等しい整数であり、符号化器は、ハーフ・サイズ・データ・アレイのＤ個の行のうちの選択された１つから第１のＨビットのデータ・ワードを読み出し、ハーフ・サイズ・データ・アレイのＨ個の異なる行にまたがって第２のＨビットのデータ・ワードを読み出すことによって、二元対称不変積符号の各行のビットにアクセスするように構成される、ハーフ・サイズ・データ・アレイと、二元対称不変積符号の各行のビットを受け取り、必要に応じてビットを回転させて二元対称不変積符号の行を取得するように構成されるレジスタと、レジスタに結合され、二元対称不変積符号の各行の行パリティを生成するように構成される行パリティ生成器と、行パリティ生成器によって生成された行パリティに基づいて、二元対称不変積符号の全ての行のＰ個のパリティ・ビットに関する列パリティを生成するように構成される列パリティ生成器と、を含む、符号化器が提供される。

【0019】

他の態様によれば、不揮発性メモリ・システムと、不揮発性メモリ・システムに結合されたコントローラであって、段落１８に記載の符号化器を含む、コントローラと、を備える、データ・ストレージ・システムが提供される。

【0020】

他の態様によれば、段落１８に記載の符号化器と、符号化器から符号化されたデータを受け取り、符号化されたデータを変調し、変調された符号化されたデータを通信チャネルに出力するように構成される変調器と、を備える、データ通信システムが提供される。

【0021】

他の態様によれば、各次元においてＤ個のデータ・ビットおよびＰ個のパリティ・ビットを含む二元対称不変積符号を符号化する方法であって、それぞれがＨビットの入力データ用のストレージを有するＤ個の行を含むハーフ・サイズ・データ・アレイに入力データを詰め込むことであって、Ｄは２×Ｈ＋１に等しい整数である、詰め込むことと、ハーフ・サイズ・データ・アレイのＤ個の行のうちの選択された１つから第１のＨビットのデータ・ワードを読み出し、ハーフ・サイズ・データ・アレイのＨ個の異なる行にまたがって第２のＨビットのデータ・ワードを読み出すことによって、二元対称不変積符号の各行のビットに反復的にアクセスすることと、必要に応じて二元対称不変積符号の各行のビットを回転させて二元対称不変積符号の行を取得することと、二元対称不変積符号の各行の行パリティを生成し、行パリティ生成器によって生成された行パリティに基づいて、二元対称不変積符号の全ての行のＰ個のパリティ・ビットに関する列パリティを生成することと、第１のＨビットのデータ・ワード、行パリティ、および列パリティを出力することと、を含む、方法が提供される。

【0022】

他の態様によれば、プログラム・コードを含むコンピュータ・プログラムであって、上記プログラムがコンピュータ上で実行された場合に、前の段落に記載の方法を実行するようになされる、コンピュータ・プログラムが提供される。

【0023】

ここで、本発明の実施形態を単なる例として、添付の図面を参照して説明する。

【図面の簡単な説明】

【0024】

【図1】従来技術の積符号を示す図である。

【図2】従来技術の半積符号（ＨＰＣ）を示す図である。

【図3】従来技術の対称的なデータ誤りを含むＨＰＣを示す図である。

【図4】一実施形態によるデータ・ストレージ・システムの高レベルのブロック図である。

【図5】一実施形態によるデータ通信システムの高レベルのブロック図である。

【図6】図４のデータ・ストレージ・システムの例示的な実装形態を示す図である。

【図7】図４のデータ・ストレージ・システムの例示的な実装形態を示す図である。

【図8】一実施形態による概念的ＨＰＣアレイを示す図である。

【図9】入力データおよび複製データがゼロ主対角線の異なる側に分別された従来のＨＰＣのデータ・フィールドを示す図である。

【図10】一実施形態による、各行で同数の入力データ・ビットが得られるように入力データおよび複製データが再編成されたＨＰＣのデータ・フィールドを示す図である。

【図11】一実施形態による、行ごとにＨＰＣの同数の入力データ・ビットを収容するようにサイズ設定されたハーフ・サイズ・データ・アレイを示す図である。

【図12】一実施形態による、ハーフ・サイズ・データ・アレイおよび従来のＨＰＣアレイにおけるＨＰＣの処理の間の対応関係を示す図である。

【図13】一実施形態による、ハーフ・サイズ・データ・アレイおよび従来のＨＰＣアレイにおけるＨＰＣの処理の間の対応関係を示す図である。

【図14】一実施形態による、ハーフ・サイズ・データ・アレイおよび従来のＨＰＣアレイにおけるＨＰＣの処理の間の対応関係を示す図である。

【図15】一実施形態による、ＨＰＣを利用して入力データを符号化するためのハードウェア・ベースの符号化器を示す図である。

【図16】一実施形態による、図１５の符号化器がＨＰＣを利用して入力データを符号化する例示的な処理の高レベルの論理フローチャートである。

【発明を実施するための形態】

【0025】

少なくとも１つの実施形態では、本出願は、半積符号（ＨＰＣ）などの二元対称不変積符号を利用してデータの反復符号化をハードウェア回路で実行する符号化器を対象とする。本出願はさらに、関連する方法を対象とする。

【0026】

本明細書に記載の解決策は、上記で論じた従来のＨＰＣに適用することができるが、本明細書に開示する本発明は、好ましい実施形態によれば、行ごとに２つ以上のタイプの成分符号と、列ごとに２つ以上のタイプの成分符号とで形成される対称不変積符号にも適用可能であることを理解されたい。同様に、符号構造内で２つ以上のタイプの成分符号を使用することによって、ＨＰＣのさらなる拡張を得ることができる。たとえば、同じ長さｎではあるが、異なる誤り訂正能力ｔ_１およびｔ_２を有する２つのタイプの成分符号を使用し得る。ＨＰＣの場合、行／列の前半がｔ_１の誤り訂正の成分符号からの符号語であり、行／列の後半がｔ_２の誤り訂正の成分符号からの符号語であることが必要とされ得る。

【0027】

再び図を参照し、特に図４を参照すると、データ・ストレージ・デバイスに対してＥＣＣ符号化されたデータを読み書きするためのデータ・ストレージ・システム４００の例示的な実施形態の高レベルのブロック図がある。データ・ストレージ・システム４００は、メモリ４０４（たとえば、フラッシュ・メモリまたは他の不揮発性ランダム・アクセス・メモリ（ＮＶＲＡＭ））と、メモリ４０４内のデータを読み書きするための読み出し／書き込み装置４０６とを含む記録チャネル４０２を含む。図４では単一のブロックとして示しているが、メモリ４０４は、たとえば、単一のチップまたはダイから、それぞれがメモリ・チップの複数のパッケージを含む複数のストレージ・バンクまで及ぶ、データ・ストレージ・ユニットの任意の所望の構成を含み得る。読み出し／書き込み装置４０６は、知られている方法で読み書き動作を実行して、メモリ４０４内のワード線およびビット線のアレイに適切な電圧を印加することによって、読み書きの目的でメモリ・セルをアドレス指定する。

【0028】

データ・ストレージ・システム４００は、符号化器４１０および復号器４１２をさらに含む。符号化器４１０は、二元対称不変積符号（たとえば、ＨＰＣ）に従って入力（ユーザ）データを符号シンボルに符号化し、符号シンボルを記録チャネル４０２に出力する。復号器４１２は、読み出し／書き込み装置４０６によってメモリ４０４から取得されたリードバック・シンボルを処理して、対称不変積符号を復号することによって、オリジナル入力データを復元して出力する。

【0029】

さらに図５に示すように、ＨＰＣなどの対称不変積符号は、データ通信システム５００などのデータ通信システムにも応用される。データ通信システム５００の送信機は、図４を参照して上述した符号化器５１０と、変調器５０８と、送信デバイス（ＴＸ）５０６とを含む。符号化器５１０によって出力された符号シンボルは、変調器５０８を介して送信デバイス５０６に供給され、送信デバイス５０６は、通信リンク５０４を介して符号シンボルを送信するための信号を生成する。通信リンク５０４は、物理（有線または無線）リンク、または１つもしくは複数の物理リンクを介した論理リンクを含み得る。データ通信システムの受信機は、リンク５０４を介して送信された信号を受信するための受信デバイス（ＲＸ）５１６と、受信信号を復調するための復調器５１８と、復調器５１８から受け取った得られた符号シンボルを復号するための上述の復号器５１２とを含む。

【0030】

好ましい実施形態では、符号化器４１０、５１０および復号器４１２、５１２の機能は、高性能を実現するために、ハードウェア回路（すなわち、集積回路）で実装される。しかしながら、他の実施形態では、符号化器４１０、５１０および復号器４１２、５１２の機能は、ソフトウェアまたはファームウェアあるいはその両方のプログラム命令を実行するハードウェアで実装することができる。たとえば、符号化および復号を実行するように１つまたは複数のプロセッサを符号化器または復号器あるいはその両方として構成するソフトウェアを実行することによって、符号化および復号を全体的または部分的に実行することができる。

【0031】

ここで図６および図７を参照すると、図４のデータ・ストレージ・システム４００などのデータ・ストレージ・システムの例示的な実装形態のより詳細なブロック図が示されている。図６は、命令およびデータを処理する１つまたは複数のプロセッサ６０４を有するプロセッサ・システム６０２などの１つまたは複数のホストを含むデータ処理環境６００を示している。プロセッサ・システム６０２は、プロセッサ６０４によって実行される処理のプログラム・コード、オペランド、または実行結果あるいはそれらの組合せを記憶し得るローカル・ストレージ６０６（たとえば、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）またはディスク）を追加的に含み得る。様々な実施形態では、プロセッサ・システム６０２は、たとえば、モバイル・コンピューティング・デバイス（たとえば、スマートフォンまたはタブレット）、ラップトップもしくはデスクトップのパーソナル・コンピュータ・システム、サーバ・コンピュータ・システム（たとえば、インターナショナル・ビジネス・マシーンズ（Ｒ）社から入手可能なＰＯＷＥＲ（Ｒ）シリーズのサーバの１つ）、またはメインフレーム・コンピュータ・システムとすることができる。プロセッサ・システム６０２はまた、メモリ・キャッシュ、メモリ・コントローラ、ローカル・ストレージ、Ｉ／Ｏバス・ハブなどのいずれかと組み合わせられた、ＡＲＭ（Ｒ）、ＰＯＷＥＲ（Ｒ）、インテル（Ｒ）ｘ８６、または他の任意のプロセッサなどの様々なプロセッサを使用する組み込みプロセッサ・システムとすることもできる。

【0032】

各プロセッサ・システム６０２は入力／出力（Ｉ／Ｏ）アダプタ６０８をさらに含み、Ｉ／Ｏアダプタ６０８は、Ｉ／Ｏチャネル６１０を介してデータ・ストレージ・システム６２０に直接的に（すなわち、介在デバイスなしで）または間接的に（すなわち、少なくとも１つの中間デバイスを介して）結合される。様々な実施形態において、Ｉ／Ｏチャネル６１０は、たとえば、ファイバ・チャネル（ＦＣ）、ＦＣオーバー・イーサネット（Ｒ）（ＦＣｏＥ）、インターネット・スモール・コンピュータ・システム・インターフェース（ｉＳＣＳＩ）、インフィニバンド（Ｒ）、トランスポート制御プロトコル／インターネット・プロトコル（ＴＣＰ／ＩＰ）、ペリフェラル・コンポーネント・インターコネクト・エクスプレス（ＰＣＩｅ（Ｒ））などを含む、知られているまたは将来開発される通信プロトコルのうちの任意の１つまたは組合せを利用し得る。Ｉ／Ｏチャネル６１０を介して伝達されるＩ／Ｏ要求は、プロセッサ・システム６０２がデータ・ストレージ・システム６２０にデータを要求する読み出し要求と、プロセッサ・システム６０２がデータ・ストレージ・システム６２０へのデータの記憶を要求する書き込み要求と含む。

【0033】

必須ではないが、図示の実施形態では、データ・ストレージ・システム６２０は複数のインターフェース・カード６２２を含み、これらを経由して、データ・ストレージ・システム６２０は、Ｉ／Ｏチャネル６１０を介してホストのＩ／Ｏ要求を受け取り、それに応答する。各インターフェース・カード６２２は、フォールト・トレランスおよび負荷分散を容易にするために、複数の安価ディスク冗長アレイ（ＲＡＩＤ：Redundant Array of Inexpensive Disks）コントローラ６２４のそれぞれに結合される。転じて、ＲＡＩＤコントローラ６２４のそれぞれは、不揮発性記憶媒体に（たとえば、ＰＣＩｅバスによって）結合され、不揮発性記憶媒体は、図示の例では、ＮＡＮＤフラッシュ・メモリを保持する複数のフラッシュ・カード６２６を含む。他の実施形態では、代替または追加あるいはその両方の不揮発性ストレージ・デバイスを利用することができる。

【0034】

図示の実施形態では、データ・ストレージ・システム６２０の動作は、冗長なシステム管理コントローラ（ＳＭＣ：systemmanagement controller）６２３によって管理され、ＳＭＣ６２３はインターフェース・カード６２２およびＲＡＩＤコントローラ６２４に結合される。様々な実施形態では、システム管理コントローラ６２３は、ハードウェア、あるいはファームウェアもしくはソフトウェアまたはその両方を実行するハードウェアを利用して実装することができる。

【0035】

図７は、図６のデータ・ストレージ・システム６２０のフラッシュ・カード６２６の例示的な実施形態のより詳細なブロック図を示している。フラッシュ・カード６２６は、フラッシュ・カード６２６とＲＡＩＤコントローラ６２４との間のインターフェースとして機能するゲートウェイ７３０を含む。ゲートウェイ７３０は汎用プロセッサ（ＧＰＰ：general-purpose processor）７３２に結合され、ＧＰＰ７３２は、ゲートウェイ７３０によって受信されたＩ／Ｏ要求に関して前処理を実行し、またはフラッシュ・カード６２６によるＩ／Ｏ要求へのサービス提供をスケジューリングし、あるいはその両方を行うように（たとえば、プログラム・コードによって）構成することができる。ＧＰＰ７３２はＧＰＰメモリ７３４（たとえば、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ））に結合され、ＧＰＰメモリ７３４は、ＧＰＰ７３２によってその処理の最中に作成、参照、または修正、あるいはそれらの組合せが行われるデータ、あるいはフラッシュ・コントローラ７４０のうちの１つまたは複数宛てにゲートウェイ７３０を介して流れるデータをバッファリングできると好都合である。

【0036】

ゲートウェイ７３０はさらに複数のフラッシュ・コントローラ７４０に結合され、各フラッシュ・コントローラ７４０は、それぞれのＮＡＮＤフラッシュ・メモリ・システム７５０を制御する。フラッシュ・コントローラ７４０は、たとえば、特定用途向け集積回路（ＡＳＩＣ）、および／またはフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、ならびに／あるいはマイクロプロセッサによって実装することができ、各フラッシュ・コントローラ７４０には、フラッシュ・コントローラ・メモリ７４２（たとえば、ＤＲＡＭ）が関連付けられている。フラッシュ・コントローラ７４０がＦＰＧＡで実装される実施形態では、ＧＰＰ７３２は、データ・ストレージ・システム６２０の起動中にフラッシュ・コントローラ７４０をプログラムして構成し得る。起動後、通常動作時に、フラッシュ・コントローラ７４０は、ＮＡＮＤフラッシュ・メモリ・システム７５０に記憶されたデータを読み出すこと、またはＮＡＮＤフラッシュ・メモリ・システム７５０にデータを記憶すること、あるいはその両方を要求する読み出し要求および書き込み要求をゲートウェイ７３０から受信する。フラッシュ・コントローラ７４０は、たとえば、ＮＡＮＤフラッシュ・メモリ・システム７５０にアクセスして要求されたデータをＮＡＮＤフラッシュ・メモリ・システム７５０に対して読み書きすることによって、またはＮＡＮＤフラッシュ・メモリ・システム７５０に関連付けられたメモリ・キャッシュ（図示せず）にアクセスすることによって、これらの要求にサービス提供する。

【0037】

フラッシュ・コントローラ７４０は、ＮＡＮＤフラッシュ・メモリ・システム７５０内の特定のメモリ位置へのアクセスを可能にする論理／物理アドレス変換を提供するフラッシュ変換レイヤ（ＦＴＬ：flash translation layer）を実装する。一般に、プロセッサ・システム６０２などのホスト・デバイスからフラッシュ・コントローラ７４０によって受信されるＩ／Ｏ要求は、データがアクセスされる（読み出しまたは書き込みされる）論理ブロック・アドレス（ＬＢＡ：logical block address）を含み、書き込み要求の場合は、データ・ストレージ・システム６２０に記憶される書き込みデータも含む。Ｉ／Ｏ要求は、アクセスするデータの量（またはサイズ）も指定し得る。データ・ストレージ・システム６２０によってサポートされるプロトコルおよび機能に応じて、他の情報も伝達され得る。フラッシュ変換レイヤは、ＲＡＩＤコントローラ６２４から受け取ったＬＢＡを、ＮＡＮＤフラッシュ・メモリ・システム７５０内の対応する物理位置に割り当てられた物理アドレスに変換する。フラッシュ・コントローラ７４０は、アドレス変換を実行し、またはフラッシュ・コントローラ・メモリ７４２に記憶されると好都合であり得る論理／物理変換テーブル（ＬＰＴ：logical-to-physical translation table）などの論理／物理変換データ構造内に論理アドレスと物理アドレスとの間のマッピングを記憶し、あるいはその両方を行い得る。

【0038】

ＮＡＮＤフラッシュ・メモリ・システム７５０は、様々な実施形態において多くの形態をとり得る。図７に示す実施形態では、各ＮＡＮＤフラッシュ・メモリ・システム７５０は、複数の（たとえば、３２個の）個別にアドレス指定可能なＮＡＮＤフラッシュ・メモリ・ストレージ・デバイス７５２を含む。図示の例では、フラッシュ・メモリ・ストレージ・デバイス７５２は、基板に取り付けられたフラッシュ・メモリ・モジュール、たとえば、シングル・レベル・セル（ＳＬＣ）、マルチ・レベル・セル（ＭＬＣ）、３レベル・セル（ＴＬＣ）、またはクアッド・レベル・セル（ＱＬＣ）のＮＡＮＤフラッシュ・メモリ・モジュールの形態をとる。フラッシュ・メモリ・ストレージ・デバイス７５２から読み出されるデータの忠実度は、好ましくは、たとえば、フラッシュ・コントローラ７４０、またはＧＰＰ７３２もしくはＲＡＩＤコントローラ６２４などの高レベルのコントローラ、あるいはその両方によるＥＣＣ符号化の実装を通じて高められる。図示の実施形態では、ＥＣＣ符号化および復号は、少なくともフラッシュ・コントローラ７４０内に、符号化器７４４および復号器７４６によって実装される。

【0039】

ここで図８を参照すると、符号化器４１０、５１０、および７４４ならびに復号器４１２、５１２、および７４６によって実行される符号化および復号を説明するために利用される概念的（conceptual）ＨＰＣアレイが示されている。図２を参照して上記で説明したように、ＨＰＣアレイ８００は、同数の行および列を有する正方形のアレイである。ＨＰＣアレイ８００は、ゼロ主対角線、たとえば、ゼロ主対角線８０２をさらに含む。前述のように、入力データ８０４は、ＨＰＣアレイ８００内のゼロ主対角線８０２より下に詰め込まれ、対称的な複製データ８０６は、ゼロ主対角線８０２より上に配置される。各行および各列のパリティ・データ８０８は、関連する行または列の最後に付加される。パリティ・データ８０８は、パリティのみの行および列のパリティを含む正方形のクロス・パリティ・サブアレイ８１０を含む。

【0040】

この概念的ＨＰＣアレイ８００では、全ての行および列は、ＤビットのデータおよびＰビットのパリティを含むＦビットの共通の次元を有する。図８にさらに示すように、各行および各列のＤ個のデータ・ビットは、ゼロ主対角線８０２内の１つの０のデータ・ビットと、２×Ｈ個の他のビットとを含み、これはＤが奇数の整数であることを意味する。これらの次元は、次の関係式で表すことができる。
Ｆ＝Ｄ＋Ｐ
Ｄ＝２×Ｈ＋１
ここで、Ｆ、Ｄ、Ｐ、およびＨは全て正の整数である。

【0041】

従来技術では、典型的な実装形態は、全てのデータ・ビットが埋められるまで、ゼロ主対角線８０２より下の三角形のアレイを入力データ８０４のビットで埋めてから、入力データ８０４のビットを１つずつ転置して、複製データ８０６を作成するものであろう。次いで、各行および各列のパリティ・フィールドが個別に計算されることになる。この処理は、全ての行が異なる数のデータ・ビットを含み、（複製データ８０６を形成するために）転置を計算するには、要素ごとにただ１つの特定の行および列へのアクセスが必要となる、入力データ８０４の三角形（非長方形）のアレイをハードウェアで処理することが困難であるので、一般にソフトウェアで実行される。

【0042】

そこで、本開示は、ＨＰＣなどの二元対称不変積符号を利用して入力データをハードウェアで符号化するための革新的な技術を提示する。コンパクトなロジックを利用してハードウェアでこの符号化を実行するために、本開示は、従来技術で利用されているものとは大きく異なるデータ詰め込み技術を実装する。この技術を説明するために、まず図９を参照し、図９は例示的な従来のＨＰＣアレイのデータ・フィールド９００のみを示している（すなわち、パリティ・データを省略している）。この例では、データ・フィールド９００は、０から１４までの番号が付けられた１５個の行と、０から１４までの番号が付けられた１５個の列とを含む。したがって、この例では、Ｄは１５であり、Ｈは７であり、データ・フィールド９００は、１０５個の入力ビットと、１０５個の複製ビットと、ゼロ主対角線内の１５個の「０」ビットとを含む２２５ビットを含む。図９では、各記憶位置には、行番号および列番号で形成された２つ組（duple）のラベルが付けられている。これらの２つ組は、右下隅の（０，０）から左上隅の（１４，１４）までに及ぶ。従来のＨＰＣでは、入力データは、ゼロ主対角線９０２より下の入力データ・フィールド９０４に分別され、複製データは、ゼロ主対角線９０２より上の複製データ・フィールド９０６に分別される。上述のように、各行の入力データの記憶位置の数は異なり、行０での１４ビットから行１４での０ビットまでに及ぶ。

【0043】

より効率的なデータ詰め込みを推進するために、ＨＰＣの全ての行が同じビット数の入力データを含むと好ましい。そこで、図１０に示すように、全ての行で同数の入力データ・ビットを実現するために、ＨＰＣのデータ・フィールド１０００のデータ・ビットを異なる記憶位置に再割り当てすることができる。この例では、入力データ・ビットが全てゼロ主対角線１００２より下に詰め込まれるわけではない。代わりに、入力データは、ゼロ主対角線１００２より下の第１の入力データ・フィールド１００４ａと、ゼロ主対角線１００２より上の第２の入力データ・フィールド１００４ｂとに詰め込まれる。同様に、複製データは、ゼロ主対角線１００２より上の第１の複製データ・フィールド１００６ａと、ゼロ主対角線１００２より下の第２の複製データ・フィールド１００６ｂとに詰め込まれる。この配置の結果、データ・フィールド１０００の各行はＨ＝７ビットの入力データを含み、各ビットは、図９のデータ・フィールド９００内の対応する行および列の位置のデータを示すようにラベル付けされる。このため、たとえば、記憶位置（０，７）および（７，０）にはＤ０．０のラベルが付けられており、これらの記憶位置が、データ・フィールド９００の記憶位置（０，０）に記憶されるはずの入力データ・ビットを保持することを示す。

【0044】

データ・フィールドに同じ長さの行の入力データを詰め込めるようになると、行ごとにＨＰＣの同数の入力データ・ビットを収容するようにサイズ設定された、図１１に示すようなハーフ・サイズ・データ・アレイを形成することが可能になる。この例では、ハーフ・サイズ・データ・アレイ１１００は、０から１４の番号が付けられた１５個の行（すなわち、Ｄ個の行）と、０から６の番号が付けられた７つの列（すなわち、Ｈ個の列）とを含む。ハーフ・サイズ・データ・アレイ１１００は、入力データ・フィールド１１０４のみを含み、複製データ・フィールドを含まないことに留意されたい。ハーフ・サイズ・データ・アレイ１１００はまた、明示的なゼロ主対角線の記憶を省略し得るが、代わりに、行ごとの黙示の「０」ビットを含む黙示的なゼロ主対角線１１０２を含むことができる。

【0045】

ハーフ・サイズ・アレイ１１００の入力データ・フィールド１１０４内のデータ・ビットの詰め込みが与えられると、図１０に示した概念的ＨＰＣアレイ１０００で処理されるはずのものと同じデータ・ビットを反復的に選択して処理することにより、ＨＰＣの各行および各列のパリティを計算することができる。たとえば、図１２は、ＨＰＣアレイ１０００の行０ １０１０（および複製転置列１４）のパリティが、選択されたパリティ・アルゴリズム（ＢＣＨなど）を行０の１５ビットに適用することにより計算できることを示している。これらの同じデータ・ビット（すなわち、概念的ＨＰＣアレイ１０００の行０で見つかるデータ・ビット）は、データ・ビットＤ１４．６、Ｄ１３．５、Ｄ１２．４、Ｄ１１．３、Ｄ１０．２、Ｄ９．１、およびＤ８．０を含む斜めデータ・ワード１２００ｂと、データ・ビットＤ０．０～Ｄ０．６を含む水平データ・ワード１２００ａとから対応する１４ビットを読み出すことによって、ハーフ・サイズ・データ・アレイ１１００からアクセスすることができる（ゼロ主対角線１００２からの「０」は黙示的である）。

【0046】

さらに図１３に示すように、ＨＰＣアレイ１０００の行１ １０１２（および複製転置列１３）のパリティは、選択されたパリティ・アルゴリズム（ＢＣＨなど）を行１の１５ビットに適用することにより計算することができる。ハーフ・サイズ・データ・アレイ１１００内でのアクセス位置を図１２でのアクセス位置からシフトすることによって同じデータ・ビットにアクセスすることは可能であるが、好ましい実施形態では、代わりに、ハーフ・サイズ・データ・アレイ１１００内でのアクセス位置が同じままになるようにハーフ・サイズ・データ・アレイ１１００内の入力データをシフトして、概念的ＨＰＣアレイの全ての行を処理する。このため、好ましい実施形態では、概念的ＨＰＣアレイの行０の完全な１５ビットが形成された後、ハーフ・サイズ・データ・アレイ１１００の行０に位置する入力データは、ハーフ・サイズ・データ・アレイ１１００の「一番上」（すなわち、行１４）に戻るように「再循環」され、ハーフ・サイズ・アレイ１１００内の残りの入力データは、１行下にシフトされる。したがって、たとえば、データＤ０．［６－０］がＳＲＬアレイの一番上に戻るようにロードされた後、他の全ての入力データは１行「下」にシフトされ、このとき水平アレイ１２０２ａを形成するＤ１．［６－０］はハーフ・サイズ・アレイ１１００の行０に記憶される。このように循環された入力データ内で、データ・ビットＤ０．６、Ｄ１４．５、Ｄ１３．４、Ｄ１２．３、Ｄ１１．２、Ｄ１０．１およびＤ９．０を含む斜めデータ・ワード１２０２ｂと、データ・ビットＤ１．０～Ｄ１．６を含む水平データ・ワード１２０２ａとに同様にアクセスすることによって、概念的ＨＰＣアレイ１０００の行１を形成することができる（ゼロ主対角線１００２からの「０」は同様に黙示的である）。

【0047】

図１４に示すように、ハーフ・サイズ・アレイ１１００から入力データにアクセスし、ＨＰＣの行を形成してパリティを計算し、ハーフ・サイズ・アレイ１１００内で入力データを再循環させるこの処理は、概念的ＨＰＣ行列１０００の一番上の行１０１４（たとえば、行１４）に対応する入力データ・ビットに達するまで続く。概念的ＨＰＣアレイ１０００の一番上の行１０１４に対応する入力データは、データ・ビットＤ１３．６、Ｄ１２．５、Ｄ１１．４、Ｄ１０．３、Ｄ９．２、Ｄ８．１、およびＤ７．０を含む斜めデータ・ワード１２０４ｂと、データ・ビットＤ１４．０～Ｄ１４．６を含む水平データ・ワード１２０４ａとに同様にアクセスすることによって形成することができる（ゼロ主対角線１００２からの「０」は同様に黙示的である）。この場合も、処理全体を通して、ハーフ・サイズ・アレイ１１００からアクセスされる入力データの位置は変化しない。

【0048】

ここで図１５を参照すると、一実施形態による、ＨＰＣを利用して入力データを符号化するためのハードウェア・ベースの符号化器が示されている。符号化器１５００を利用して、上記で論じた符号化器４１０、５１０、または７４４のいずれかを実装することができる。

【0049】

図示のように、符号化器１５００はＨビットの入力データのＤ個の行を記憶するためのハーフ・サイズ・アレイ１５０２を含み、対応する概念的ＨＰＣアレイのデータ・フィールドは各次元で２×Ｈ＋１（すなわち、Ｄ）ビットであり、各行および各列はＰビットのパリティを含む。１つの好ましい実施形態では、ハーフ・サイズ・データ・アレイ１５０２は、たとえば、シフト・レジスタ・ラッチ（ＳＲＬ）１５０４を用いて実装され得る、同数の等サイズの直列に接続されたシフト・レジスタで形成されたＨ個の列を含む。そのような各列は、２×Ｈ＋１（すなわち、Ｄ）ビットの直列化されたストレージを含む。この実施形態では、ハーフ・サイズ・アレイ１５０２の各列は、列にまたがって、さらには列内で独立してアドレス指定され得、各個別のＳＲＬ１５０４は、単一の「アドレス」を受け取り、最大で１つのデータ・ビットを出力する。

【0050】

データが符号化器１５００により入力マルチプレクサ１５０８で受け取られ、入力マルチプレクサ１５０８は、第１の入力がＨビットの入力バス１５０６に結合され、第２の入力がＨビットの再循環バス１５１０に結合されており、Ｈビットの再循環バス１５１０は、ハーフ・サイズ・アレイ１５０２から読み出された水平データ・ワードを再循環させる。入力データがハーフ・サイズ・アレイ１５０２に最初に詰め込まれる詰め込みフェーズ中には、符号化器１５００は入力マルチプレクサ１５０８を制御して、第１の入力に提示されたデータを選択してハーフ・サイズ・アレイ１５０２の次の占有されていない行に挿入し、符号化フェーズ中には、符号化器１５００は入力マルチプレクサ１５０８を制御して、第２の入力に提示されたデータを選択してハーフ・サイズ・アレイ１５０２の一番上の行に挿入する。

【0051】

符号化フェーズ中に、ハーフ・サイズ・アレイ１５０２から長さＨの２つのワードを一度に読み出すことによって、サイズＤ＝２×Ｈ＋１のＨＰＣ行レジスタ１５１２にロードされる。ハーフ・サイズ・アレイ１５０２内の単一のＳＲＬ１５０４は、ＨＰＣ行レジスタ１５１２に１ビットを超えるデータを供給しないことに留意されたい。図示の実施形態では、ＨＰＣ行レジスタの左端のビットは、概念的ＨＰＣアレイのゼロ主対角線によって供給されるビットを表す「０」ビットであり、次のＨビットは、ハーフ・サイズ・アレイ１５０２の所定の水平行（たとえば、一番下の行１５１８）から供給される水平データ・ワード１５１４であり、その次のＨビットは、斜めデータ・ワード１５２０によって供給される複製データ・ビット１５１６である。

【0052】

参照番号１５２２に示すように、ＨＰＣ行レジスタ１５１２にＨＰＣ行データがロードされた後、ＨＰＣ行データは次いで必要に応じて、ＨＰＣ行レジスタ１５１２または別のレジスタ内で回転される。図示の実施形態では、ＨＰＣ行データはＮビット右に回転され、ここで、Ｎは概念的ＨＰＣアレイの対応する整数の行番号である。このため、行０の場合、回転は実行されず、行１４の場合、ＨＰＣ行データは１４ビット右に回転される。回転が実行された場合、その回転の結果として、ゼロ主対角線からの「０」ビットがＨＰＣ行データ内に適切に再配置され、入力データ・ビット１５１４または複製データ・ビット１５２０の１つまたは複数のビットが回り込む。

【0053】

回転が行われた場合、その回転によってＨＰＣ行データが適切にフォーマットされると、行パリティ生成器１５２４は、選択されたパリティ・アルゴリズム（ＢＣＨなど）に従って、概念的ＨＰＣアレイの第Ｎ行のＰ個のパリティ・ビットを生成する。これらのＰ個の行パリティ・ビットは列パリティ生成器１５２６に供給され、列パリティ生成器１５２６は概念的ＨＰＣアレイのＰ×Ｐ「クロス・パリティ」サブアレイ８１０を計算する。符号化器１５００は、（それぞれがＤ＋Ｐビットを有する）データおよびパリティのＤ個の行のそれぞれを記憶または送信あるいはその両方のために出力するが、行パリティの生成後に、斜めデータ・ワード１５２０によって供給された複製データ・ビット１５１６を記憶も送信もしない（代わりに破棄する）ことが好ましいということに留意することが重要である。同様に、列パリティ生成器１５２６によって生成されたクロス・パリティ・サブアレイ８１０のうち、符号化器１５００は、ゼロ主対角線８０２より下のＰ×（Ｐ－１）／２個のビットのみを出力することが好ましい。

【0054】

ここで図１６を参照すると、一実施形態による、図１５の符号化器がＨＰＣデータ・アレイを利用して入力データを符号化する例示的な処理の高レベルの論理フローチャートが示されている。

【0055】

処理は、符号化器１５００が符号化対象の入力データを受け取ったことに応答して、ブロック１６００から開始する。次いで、処理は、詰め込みフェーズを示すブロック１６０２に進む。詰め込みフェーズ中に、符号化器１５００は、入力マルチプレクサ１５０８を制御して入力バス１５０６から到来したデータを選択し、必要なアドレス指定信号を供給して、入力データのＨビット・ワードをハーフ・サイズ・アレイ１５０２のＤ行全てに詰め込むことによって、ハーフ・サイズ・アレイ１５０２を埋める。ハーフ・サイズ・アレイ１５０２に詰め込んだ後、符号化器１５００は、ブロック１６０４～１６１２を含む処理ループによって表される符号化フェーズに入る。

【0056】

ブロック１６０４において、符号化器１５００は、ハーフ・サイズ・アレイ１５０２のＤ行全てが処理されたか否かを判定する。処理された場合、処理は後述のブロック１６２０に進む。処理されていない場合、符号化器１５００は、入力データの水平Ｈビット・ワード１５１８を複製データの斜めＨビット・ワード１５２０と連結することによって、概念的ＨＰＣアレイの次の行のＨＰＣ行データを取得する（ブロック１６０６）。次いで、符号化器１５００は、ＨＰＣ行データをＮ位置右にバレル回転（barrel rotate）させ、ここで、Ｎは、処理中のハーフ・サイズ・アレイ１５０２の行を示す０からＤ－１までの整数である（ブロック１６０８）。次いで、符号化器１５００は、行パリティ生成器１５２４を利用して、行符号語のＰ個のパリティ・ビットを生成する（ブロック１６１０）。符号化器１５００はさらに、ハーフ・サイズ・アレイ１５０２から読み出された入力データ１５１４の水平Ｈビット・ワードをハーフ・サイズ・アレイ１５０２の一番上の行に戻るように再循環させ、ハーフ・サイズ・アレイ１５０２内の他の入力データの行を１行下にシフトする（ブロック１６１２）。この処理は、符号化器１５００がブロック１６０４において、ハーフ・サイズ・アレイ１５０２のＤ行全てが処理されたと判定するまで反復される。ブロック１６０４においてハーフ・サイズ・アレイ１５０２のＤ行全てが処理されたと符号化器１５００が判定したことに応答して、符号化器１５００は、列パリティ生成器１５２６を利用してＨＰＣデータ・アレイのゼロ主対角線より下のＰ×（Ｐ－１）／２個のクロス・パリティ・ビットを生成して出力する（ブロック１６２０）。その後、図１６の処理はブロック１６２２において終了する。

【0057】

当業者は、符号化されたデータが、図１６に示したものと同様の処理を利用して復号できることを理解するであろう。具体的には、復号器４１２、５１２、または７４６は、上記で論じたようにハーフ・サイズ・アレイ１５０２に詰め込む。ＨＰＣ行データの反復処理中に、行パリティ生成器１５２４によって出力されたパリティが、記憶または送信されたパリティと比較され、１つまたは複数のパリティ誤りが検出された場合、従来の誤り訂正回路は、可能であれば検知された誤りを訂正する。次いで、復号されたデータは、記憶、送信、または別の方法で処理することができる。

【0058】

説明したように、少なくとも１つの実施形態では、符号化器は二元対称不変積符号を利用して入力データを符号化する。符号化器は、それぞれがＨビットのストレージを有するＤ個の行を有するデータ・フィールドを含むハーフ・サイズ・データ・アレイを含む回路を含む。符号化器は、Ｄ個の行のうちの１つ（たとえば、第１の行）から第１のＨビットのデータ・ワードを読み出し、ハーフ・サイズ・データ・アレイのＨ個の異なる行にまたがって第２のＨビットのデータ・ワードを読み出すことによって、積符号の各行のビットにアクセスするように構成される。符号化器はさらに、積符号の各行のビットを受け取り、ビットを回転させて積符号の行を取得するように構成されるレジスタと、積符号の各行の行パリティを生成するように構成される行パリティ生成器とを含む。符号化器は最後に、行パリティに基づいて、積符号の全ての行のパリティ・ビットに関する列パリティを生成するように構成される列パリティ生成器を含む。

【0059】

開示した符号化器は、従来技術よりも大幅に少ないロジックで符号化を実行する。必要なロジックの削減は、符号化対象の入力データを記憶するアレイ内の任意の無作為的なアレイ位置から入力データを選択する必要がなくなることに一部起因する。開示した符号化器はまた、行および列のパリティを計算するために、入力データおよび複製データの両方を含むフル・サイズのデータ・アレイを形成する必要性を排除する。開示した符号化器は高性能を実現可能であり、完全なＨＰＣのデータの行をハーフ・サイズ・アレイから単一のサイクルで読み出すことを可能にする。

【0060】

本発明は、システム、方法、またはコンピュータ・プログラム製品あるいはそれらの組合せであり得る。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実施させるためのコンピュータ可読プログラム命令をその上に有するコンピュータ可読記憶媒体（または複数の媒体）を含み得る。

【0061】

コンピュータ可読記憶媒体は、命令実行デバイスによる使用のために命令を保持および記憶可能な有形のデバイスとすることができる。コンピュータ可読記憶媒体は、たとえば、限定はしないが、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学ストレージ・デバイス、電磁ストレージ・デバイス、半導体ストレージ・デバイス、またはこれらの任意の適切な組合せであり得る。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストには、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラム可能読み取り専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読み取り専用メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリー・スティック（Ｒ）、フロッピー（Ｒ）・ディスク、命令が記録されたパンチ・カードまたは溝の隆起構造などの機械的にコード化されたデバイス、およびこれらの任意の適切な組合せが含まれる。コンピュータ可読記憶媒体は、本明細書で使用する場合、たとえば、電波もしくは他の自由に伝搬する電磁波、導波管もしくは他の伝送媒体を伝搬する電磁波（たとえば、光ファイバ・ケーブルを通過する光パルス）、または有線で伝送される電気信号などの一過性の信号自体であると解釈されるべきではない。

【0062】

本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、あるいは、たとえば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、もしくは無線ネットワーク、またはそれらの組合せなどのネットワークを介して外部コンピュータまたは外部ストレージ・デバイスにダウンロードすることができる。ネットワークは、銅線伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはそれらの組合せを含み得る。各コンピューティング／処理デバイスのネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、コンピュータ可読プログラム命令を転送して、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に記憶する。

【0063】

本発明の動作を実施するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語もしくは類似のプログラミング言語などの従来の手続き型プログラミング言語を含む、１つもしくは複数のプログラミング言語の任意の組合せで記述されたソース・コードまたはオブジェクト・コードであり得る。コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアロン・ソフトウェア・パッケージとして、部分的にユーザのコンピュータ上かつ部分的にリモート・コンピュータ上で、または完全にリモート・コンピュータもしくはサーバ上で実行され得る。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを介してユーザのコンピュータに接続され得、または（たとえば、インターネット・サービス・プロバイダを使用してインターネットを介して）外部コンピュータへの接続がなされ得る。いくつかの実施形態では、たとえば、プログラマブル論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用してコンピュータ可読プログラム命令を実行することによって、電子回路を個人向けにし得る。

【0064】

本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して本明細書で説明している。フローチャート図またはブロック図あるいはその両方の各ブロック、およびフローチャート図またはブロック図あるいはその両方におけるブロックの組合せが、コンピュータ可読プログラム命令によって実装できることは理解されよう。

【0065】

これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行された命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／行為を実施するための手段を生成するように、汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供されて、マシンを生成するものであってよい。これらのコンピュータ可読プログラム命令は、命令が記憶されたコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／行為の態様を実施する命令を含む製造品を含むように、コンピュータ可読記憶媒体に記憶され、コンピュータ、プログラム可能データ処理装置、または他のデバイスあるいはその組合せに特定の方法で機能するよう指示することができるものであってもよい。

【0066】

コンピュータ可読プログラム命令は、コンピュータ、他のプログラム可能装置、または他のデバイス上で実行された命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／行為を実施するように、コンピュータ実装プロセスを生成するべく、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードされ、コンピュータ、他のプログラム可能装置または他のデバイス上で一連の動作ステップを実行させるものであってもよい。

【0067】

図中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能、および動作を示している。これに関して、フローチャートまたはブロック図の各ブロックは、指定された論理的機能を実装するための１つまたは複数の実行可能命令を含むモジュール、セグメント、または命令の一部を表し得る。一部の代替的実装形態では、ブロックに記載した機能は、図示した順序以外で行われ得る。たとえば、関与する機能に応じて、連続して示した２つのブロックは、実際には実質的に同時に実行され得、またはそれらのブロックは、場合により逆の順序で実行され得る。ブロック図またはフローチャート図あるいはその両方の各ブロック、およびブロック図またはフローチャート図あるいはその両方におけるブロックの組合せは、指定された機能もしくは行為を実行するか、または専用ハードウェアおよびコンピュータ命令の組合せを実行する専用のハードウェア・ベースのシステムによって実装できることにも気付くであろう。

【0068】

本発明は、１つまたは複数の好ましい実施形態を参照して説明したように具体的に示してきたが、当業者には、本発明の思想および範囲から逸脱することなく、形態および詳細の様々な変更がなされ得ることは理解されよう。たとえば、特定の機能を指示するフラッシュ・コントローラを含むデータ・ストレージ・システムに関する態様を説明してきたが、本発明は、代替的には、プロセッサがそのような機能を実行することによって、またはそのような機能を実行させることによって、処理することが可能なプログラム・コードを記憶するストレージ・デバイスを含むプログラム製品として実装され得ることを理解されたい。本明細書で使用する場合、「ストレージ・デバイス」とは、具体的には、法定製造品（statutory article of manufacture）のみを含み、信号媒体自体、一過性の伝搬信号自体、およびエネルギーの形態自体を除外するように定義する。

【0069】

上記で説明した図面および以下の特定の構造および機能についての明細書は、出願人が発明したものの範囲、または添付の特許請求の範囲を制限するために提示していない。むしろ、図面および明細書は、特許保護を求める発明を作成および使用する方法を当業者に教示するために提供している。当業者は、明確さおよび理解のために、本発明の商用の実施形態の全ての特徴を説明または図示しているわけではないことを理解するであろう。当業者はまた、本発明の態様を組み込んだ実際の商用の実施形態の開発には、商用の実施形態に関する開発者の最終目標を達成するために多数の実装固有の判断が必要となることを理解するであろう。そのような実装固有の判断には、システム関連の、ビジネス関連の、政府関連の、およびその他の制約への準拠が含まれ得るが、おそらくこれらに限定されることはなく、これらの制約は、特定の実装形態、場所、およびその時々によって異なり得る。開発者の努力は絶対的な意味で複雑で時間がかかるものであり得るが、それにもかかわらず、そのような努力は、本開示の利益を得る当業者にとっては日常的な作業であろう。本明細書に開示および教示した発明は、多数の様々な修正および代替形態が容易であることを理解されたい。最後に、「ａ」などであるがこれに限定されない単数形の使用は、項目の数を限定することを意図したものではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】