知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-05-28
(45)【発行日】2024-06-05
(54)【発明の名称】積層セラミック電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20240529BHJP
【ＦＩ】
H01G4/30 201F
H01G4/30 201M
H01G4/30 201L
H01G4/30 201K
H01G4/30 201G
H01G4/30 512
H01G4/30 513
H01G4/30 515
H01G4/30 516
【請求項の数】
21
(21)【出願番号】P 2019195875
(22)【出願日】2019-10-29
(65)【公開番号】P2020167368
(43)【公開日】2020-10-08
【審査請求日】2022-06-17
(31)【優先権主張番号】P 2018203974
(32)【優先日】2018-10-30
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2019060539
(32)【優先日】2019-03-27
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2019060530
(32)【優先日】2019-03-27
(33)【優先権主張国・地域又は機関】JP
【前置審査】
(73)【特許権者】
【識別番号】000003067
【氏名又は名称】ＴＤＫ株式会社
(74)【代理人】
【識別番号】110001494
【氏名又は名称】前田・鈴木国際特許弁理士法人
(72)【発明者】
【氏名】田中 博文
(72)【発明者】
【氏名】櫻井 俊雄
(72)【発明者】
【氏名】岡井 圭祐
(72)【発明者】
【氏名】岩永 大介
(72)【発明者】
【氏名】中田 久士
(72)【発明者】
【氏名】柴▲崎▼ 智也
【審査官】田中 晃洋
(56)【参考文献】
【文献】特開２０１８－１２１０１０（ＪＰ，Ａ）
【文献】特開２０１３－０５８５５８（ＪＰ，Ａ）
【文献】特開平０８－３３０１０６（ＪＰ，Ａ）
【文献】特開２０１０－２４５０９５（ＪＰ，Ａ）
【文献】特開２０１８－０９８３８５（ＪＰ，Ａ）
【文献】特開２００１－１６８４０６（ＪＰ，Ａ）
【文献】特開２０１７－１７５０３７（ＪＰ，Ａ）
【文献】特開２０１５－０２３１７３（ＪＰ，Ａ）
【文献】特開２０１７－０５９６３５（ＪＰ，Ａ）
【文献】特開平０３－２７８５１１（ＪＰ，Ａ）
【文献】特開平０８－０４５７６８（ＪＰ，Ａ）
【文献】特開昭５９－１９５８１６（ＪＰ，Ａ）
【文献】特開昭５９－１９４４１６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｇ ４／３０
(57)【特許請求の範囲】
【請求項1】
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記端側電極部の外面が端側被覆層で覆われており、
前記端側被覆層の材質はＳｉを主成分とするガラスであり、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする積層セラミック電子部品。
【請求項2】
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記端側電極部の外面が端側被覆層で覆われており、
前記端側被覆層の材質はＳｉを主成分とするガラスであり、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする積層セラミック電子部品。
【請求項3】
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の表面に形成してある凹凸は、ＪＩＳ Ｂ ０６０１で表される表面粗さが、２～４μｍの範囲内であり、
前記素子本体と前記端子電極との界面には、導電性金属膜が介在してあり、
前素子本体の表面に形成してある凹凸面を前記導電性金属膜が被覆する被覆面積割合が、２０～７０％の範囲内であり、
前記導電性金属膜の厚みが１００～５００ｎｍであり、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする積層セラミック電子部品。
【請求項4】
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の表面に形成してある凹凸は、ＪＩＳ Ｂ ０６０１で表される表面粗さが、２～４μｍの範囲内であり、
前記素子本体と前記端子電極との界面には、導電性金属膜が介在してあり、
前素子本体の表面に形成してある凹凸面を前記導電性金属膜が被覆する被覆面積割合が、２０～７０％の範囲内であり、
前記導電性金属膜の厚みが１００～５００ｎｍであり、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする積層セラミック電子部品。
【請求項5】
前記導電性金属膜は、Ｐｔ、Ｒｈ、Ｒｕ、Ｒｅ、Ｉｒ、Ｐｄの内のいずれかの金属を少なくとも含む請求項３または４に記載の積層セラミック電子部品。
【請求項6】
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在せず、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか１つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状であり、
前記フィラーの短軸方向の粒径が０．１μｍ以上３．０μｍ以下であり、
前記フィラーの長軸方向の粒径が０．５μｍ以上１５．０μｍ以下であり、
前記フィラーの（前記短軸の粒径／前記長軸の粒径）×１００で表されるアスペクト比（％）が０．７％以上６０％以下であり、
前記強化層中の前記フィラーの含有量が３０体積％以上８０体積％以下である積層セラミック電子部品。
【請求項7】
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出しており、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか１つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状であり、
前記フィラーの短軸方向の粒径が０．１μｍ以上３．０μｍ以下であり、
前記フィラーの長軸方向の粒径が０．５μｍ以上１５．０μｍ以下であり、
前記フィラーの（前記短軸の粒径／前記長軸の粒径）×１００で表されるアスペクト比（％）が０．７％以上６０％以下であり、
前記強化層中の前記フィラーの含有量が３０体積％以上８０体積％以下である積層セラミック電子部品。
【請求項8】
前記素子本体の前記上面を覆う前記強化層を有する請求項６または７に記載の積層セラミック電子部品。
【請求項9】
前記基質の材質は、ガラスおよび樹脂から選ばれる少なくとも１つである請求項６～８のいずれかに積層セラミック電子部品。
【請求項10】
前記上面を覆う前記強化層と前記側面を覆う前記強化層とは前記素子本体を連続して覆う請求項６～９のいずれかに記載の積層セラミック電子部品。
【請求項11】
前記強化層は、前記下面を覆う前記強化層を有し、前記下面を覆う前記強化層の外表面は、平坦面である請求項６～１０のいずれかに記載の積層セラミック電子部品。
【請求項12】
前記基質の材質がＳｉおよびＡｌのうち少なくともいずれか１つを主成分とするガラスである請求項６～１１のいずれかに記載の積層セラミック電子部品。
【請求項13】
前記フィラーの材質がアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる１以上を副成分とするガラスである請求項６～１２のいずれかに記載の積層セラミック電子部品。
【請求項14】
前記端側電極部の外面が端側被覆層で覆われている請求項６～１３のいずれかに記載の積層セラミック電子部品。
【請求項15】
前記端側電極部の外面が端側被覆層で覆われており、（前記端側被覆層の被覆面積／前記端側電極部の外面の面積）×１００で示される被覆率が９６～１００％である請求項１～１４のいずれかに記載の積層セラミック電子部品。
【請求項16】
前記端側電極部の外面が端側被覆層で覆われており、（前記端側被覆層の平均厚み／前記端側電極部の平均厚み）×１００で示される前記端側被覆層の相対厚みが、２０～５００％である請求項１～１５のいずれかに記載の積層セラミック電子部品。
【請求項17】
前記端側電極部の外面が端側被覆層で覆われており、前記端側被覆層の材質は樹脂を主成分とする膜である請求項１～１６のいずれかに記載の積層セラミック電子部品。
【請求項18】
一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在している請求項１～１７のいずれかに記載の積層セラミック電子部品。
【請求項19】
前記素子本体の前記下面は、平坦面である請求項１～１８のいずれかに記載の積層セラミック電子部品。
【請求項20】
前記上側電極部の表面がＮｉメッキ、Ｓｎメッキ、ＡｕメッキおよびＣｕメッキから選ばれる少なくとも１種により覆われている請求項１～１９のいずれかに記載の積層セラミック電子部品。
【請求項21】
基板に埋め込まれることができる請求項１～２０のいずれかに記載の積層セラミック電子部品。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、たとえば積層セラミックコンデンサなどとして用いられる積層セラミック電子部品に係り、さらに詳しくは、薄型化が可能な積層セラミック電子部品に関する。
【背景技術】
【0002】
たとえば下記の特許文献１にも示すように、従来の積層セラミックコンデンサは、素子本体の長手方向の両端部に端子電極を有し、各端子電極は、素子本体の端側電極部と、素子本体の上面を覆う上側電極部と素子本体の下面を覆う下面電極部とを有することが一般的である。
【0003】
端子電極の下地電極は、素子本体の端部を導電粒子含有溶液に浸漬して形成される。浸漬に際しては、複数の素子本体を保持板に形成してある複数の保持孔にそれぞれ差し込み、素子本体の片側端毎に溶液に浸漬させて下地電極を形成する。その後に、必要に応じて下地電極にメッキ膜を形成して端子電極とする。
【0004】
いずれにしても、素子本体に端子電極を形成する際には、素子本体自体に、ある程度の厚みがないと、下地電極を形成しにくいとともに、メッキ膜を形成しにくい。すなわち、素子本体が薄いと、素子本体を保持板の保持孔で保持する際に、素子本体が破損しやすい。また、メッキを行う際にも、素子本体が薄いと、素子本体が破損しやすい。そのため、従来の積層セラミックコンデンサの構造では、素子本体の薄型化が困難であり、そのため積層セラミックコンデンサの低背化が困難であった。
【0005】
また、たとえば下記の特許文献２に記載の積層セラミックコンデンサは、誘電体層と内部電極層との積層方向（高さ方向）の一方の面において、第１外部電極および第２外部電極を有していない。これにより、コンデンサ本体の高さ方向寸法を大きくでき、容量増加に貢献できる。
【0006】
しかし、特許文献２では、積層セラミックコンデンサの低背化に伴う素子本体の強度の向上については検討されていない。
【先行技術文献】
【特許文献】
【0007】
【文献】特開２０１７－２８２５４号公報
【文献】特開２０１７－１５２６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、このような実状に鑑みてなされ、その目的は、低背化が可能な積層セラミックコンデンサなどの積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【0009】
上記目的を達成するために、本発明の第１の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記端側電極部の外面が端側被覆層で覆われており、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする。
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記端側電極部の外面が端側被覆層で覆われており、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする。
【0010】
本発明の第２の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記端側電極部の外面が端側被覆層で覆われており、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする。
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記端側電極部の外面が端側被覆層で覆われており、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする。
【0011】
本発明の第１の観点に係る積層セラミック電子部品ならびに後述する第３および第５の観点に係る積層セラミック電子部品では、素子本体の下面に端子電極が実質的に形成されない。本発明の第２の観点に係る積層セラミック電子部品ならびに後述する第４および第６の観点に係る積層セラミック電子部品では、素子本体の下面の全体が露出する。従来の積層セラミック電子部品の構造では、素子本体の厚みを、たとえば１００μｍ以下程度に単に薄くするのみでは、素子本体に端子電極を形成することが困難である。
【0012】
本発明の第１および第２の観点に係る積層セラミック電子部品ならびに後述する第３～第６の観点に係る積層セラミック電子部品は、たとえば二つ以上の薄い素子本体を組み合わせ、端子電極を形成した後に、素子本体が分離されて形成されることができる。そのため、たとえば従来の１／２以下程度に薄い積層セラミック電子部品が、容易に製造されることができる。
【0013】
結果として得られる積層セラミック電子部品では、素子本体の下面に端子電極が実質的に形成されず、あるいは素子本体の下面の全体が露出する。そして、積層セラミック電子部品のトータル厚みは、１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下、特に好ましくは６０μｍ以下と薄くすることができ、積層セラミック電子部品の低背化に寄与する。
【0014】
また、本発明の第１および第２の観点に係る積層セラミック電子部品では、端側電極部の外面が端側被覆層で覆われている。これにより、積層セラミック電子部品の耐湿性を高めることができる。すなわち、積層セラミック電子部品の低背化によって端子電極が薄くなったとしても、積層セラミック電子部品の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミック電子部品を使用したり、積層セラミック電子部品の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミック電子部品の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。
【0015】
さらに、本発明の第１および第２の観点に係る積層セラミック電子部品では、端側電極部の外面が端側被覆層で覆われていることから強度を高めることができる。
【0016】
本発明の第１および第２の観点に係る積層セラミック電子部品では、好ましくは、前記素子本体の前記下面は、平坦面である。素子本体の下面が平坦面であることで、たとえば基板の内部に埋め込みやすくなる。また、素子本体の下面である平坦面が実装面に設置される際に、素子本体が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。
【0017】
本発明の第１および第２の観点に係る積層セラミック電子部品では、好ましくは、（前記端側被覆層の被覆面積／前記端側電極部の外面の面積）×１００で示される被覆率が９６～１００％である。
【0018】
被覆率が所定値以上であることにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる。
【0019】
本発明の第１および第２の観点に係る積層セラミック電子部品では、好ましくは、（前記端側被覆層の平均厚み／前記端側電極部の平均厚み）×１００で示される前記端側被覆層の相対厚みが、２０～５００％である。
【0020】
端側被覆層の相対厚みが上記の範囲内であることにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる他、積層セラミック電子部品の第２軸の方向の寸法が大きくなり過ぎず、問題なく実装ができる。
【0021】
本発明の第１および第２の観点に係る積層セラミック電子部品では、好ましくは、前記端側被覆層の材質はＳｉを主成分とするガラスまたは樹脂を主成分とする膜である。
【0022】
これにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる。
【0023】
本発明の第１および第２の観点に係る積層セラミック電子部品では、好ましくは、前記積層セラミック電子部品が一対の上側電極部の間に所定の上面被覆層を有する。所定の上面被覆層は、一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して積層セラミック電子部品に具備されている。これにより、素子本体の上面側の段差を軽減し、積層セラミック電子部品が低背化しても段差への応力の集中を抑制することができ、積層セラミック電子部品の曲げ強度を高めることができる。
【0024】
また、曲げ強度が向上することで、素子本体の第１軸の方向の寸法または第２軸の方向の寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。
【0025】
上記の通り、上側電極部が形成された素子本体の上面に段差がない場合には、真空吸着して積層セラミックコンデンサをピックアップし易く、基板に内蔵し易い。
【0026】
本発明の第１および第２の観点に係る積層セラミック電子部品では、好ましくは、前記上側電極部の表面がＮｉメッキ、Ｓｎメッキ、ＡｕメッキおよびＣｕメッキから選ばれる少なくとも１種により覆われている。
【0027】
本発明の第１および第２の観点に係る積層セラミック電子部品では、前記素子本体は、上側電極部および上面被覆層の下部に上面強化層を含んでもよい。
【0028】
このように構成することで、積層セラミック電子部品の曲げ強度がより向上する他、後工程でのクラック、割れをさらに抑制することができる。
【0029】
上記目的を達成するために、本発明の第３の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体と前記端子電極との界面には、導電性金属膜が介在してあり、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする。
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体と前記端子電極との界面には、導電性金属膜が介在してあり、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする。
【0030】
本発明の第４の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に
沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体と前記端子電極との界面には、導電性金属膜が介在してあり、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする。
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に
沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体と前記端子電極との界面には、導電性金属膜が介在してあり、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする。
【0031】
また、本発明の第３および第４の観点に係る積層セラミック電子部品では、素子本体と端子電極との界面には、導電性金属膜が介在してある。このように構成することで、端子電極と素子本体の表面との密着性を高めることができる。その結果、端子電極と素子本体との密着性改善が実現され、耐湿性を向上させることができる。
【0032】
本発明の第３および第４の観点に係る積層セラミック電子部品では、好ましくは、素子本体の前記下面は、平坦面である。素子本体の下面が平坦面であることで、たとえば基板の内部に埋め込みやすくなる。また、素子本体の下面である平坦面が実装面に設置される際に、素子本体が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。
【0033】
本発明の第３および第４の観点に係る積層セラミック電子部品では、好ましくは、前記導電性金属膜は、Ｐｔ、Ｒｈ、Ｒｕ、Ｒｅ、Ｉｒ、Ｐｄの内のいずれかの金属を少なくとも含む。このような金属で導電性金属膜を、素子本体の表面に形成することで、端子電極と素子本体の表面との密着性を、さらに高めることができる。
【0034】
本発明の第３および第４の観点に係る積層セラミック電子部品では、好ましくは、素子本体の表面に形成されている凹凸面を導電性金属膜が被覆する被覆面積割合が２０～７０％の範囲内である。導電性金属膜による素子本体の表面の被覆面積割合が小さすぎても大きすぎても、端子電極と素子本体との密着性改善効果が小さく、被覆面積割合が２０～７０％の範囲内である場合に、密着性改善効果が大きい。
【0035】
本発明の第３および第４の観点に係る積層セラミック電子部品では、好ましくは、端子電極の端側電極部の外面が端側被覆層で覆われている。これにより、積層セラミック電子部品の耐湿性を、さらに高めることができる。すなわち、積層セラミック電子部品の低背化によって端子電極が薄くなったとしても、積層セラミック電子部品の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミック電子部品を使用したり、積層セラミック電子部品の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミック電子部品の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。
【0036】
さらに、端側電極部の外面が端側被覆層で覆われていることから、積層セラミック電子部品の強度を、さらに高めることができる。
【0037】
本発明の第３および第４の観点に係る積層セラミック電子部品では、好ましくは、（前記端側被覆層の被覆面積／前記端側電極部の外面の面積）×１００で示される被覆率が９６～１００％である。
【0038】
被覆率が所定値以上であることにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる。
【0039】
本発明の第３および第４の観点に係る積層セラミック電子部品では、好ましくは、（前記端側被覆層の平均厚み／前記端側電極部の平均厚み）×１００で示される前記端側被覆層の相対厚みが、２０～５００％である。
【0040】
端側被覆層の相対厚みが上記の範囲内であることにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる他、積層セラミック電子部品の第２軸の方向の寸法が大きくなり過ぎず、問題なく実装ができる。
【0041】
本発明の第３および第４の観点に係る積層セラミック電子部品では、好ましくは、前記端側被覆層の材質はＳｉを主成分とするガラスまたは樹脂を主成分とする膜である。
【0042】
これにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる。
【0043】
本発明の第３および第４の観点に係る積層セラミック電子部品では、好ましくは、前記積層セラミック電子部品が一対の上側電極部の間に所定の上面被覆層を有する。所定の上面被覆層は、一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して積層セラミック電子部品に具備されている。これにより、素子本体の上面側の段差を軽減し、積層セラミック電子部品が低背化しても段差への応力の集中を抑制することができ、積層セラミック電子部品の曲げ強度を高めることができる。
【0044】
また、曲げ強度が向上することで、素子本体の第１軸の方向の寸法または第２軸の方向の寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。
【0045】
上記の通り、上側電極部が形成された素子本体の上面に段差がない場合には、真空吸着して積層セラミックコンデンサをピックアップし易く、基板に内蔵し易い。
【0046】
本発明の第３および第４の観点に係る積層セラミック電子部品では、好ましくは、前記上側電極部の表面がＮｉメッキ、Ｓｎメッキ、ＡｕメッキおよびＣｕメッキから選ばれる少なくとも１種により覆われている。
【0047】
本発明の第３および第４の観点に係る積層セラミック電子部品では、前記素子本体は、上側電極部および上面被覆層の下部に上面強化層を含んでもよい。
【0048】
このように構成することで、積層セラミック電子部品の曲げ強度がより向上する他、後工程でのクラック、割れをさらに抑制することができる。
【0049】
上記目的を達成するために、本発明の第５の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在せず、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか１つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状である。
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在せず、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか１つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状である。
【0050】
上記目的を達成するために、本発明の第６の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出しており、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか１つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状である。
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出しており、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか１つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状である。
【0051】
また、本発明の第５の観点および第６の観点に係る積層セラミック電子部品では、素子本体の側面、上面および下面のうち少なくとも１つの面に所定の材質の針状、柱状または板状のフィラーを含む強化層を有する。これにより積層セラミック電子部品の曲げ強度を高めることができる。
【0052】
また、曲げ強度が向上することで、素子本体の第１軸方向の寸法または第２軸方向の寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。
【0053】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品は、前記素子本体の前記上面を覆う前記強化層を有していてもよい。
【0054】
このように、上面を覆う強化層が上側電極部と接して形成されていることにより、素子本体と端子電極との密着性を高めることができ、上面からの耐湿性が優れる傾向となる。
【0055】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品では、前記基質の材質は、ガラスおよび樹脂から選ばれる少なくとも１つであってもよい。
【0056】
基質の材質がガラスおよび樹脂から選ばれる少なくとも１つであることにより、積層セラミック電子部品の曲げ強度を高めることができる。
【0057】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品では、前記上面を覆う前記強化層と前記側面を覆う前記強化層とは前記素子本体を連続して覆っていてもよい。
【0058】
上面を覆う強化層と側面を覆う強化層とが素子本体を連続して覆うことにより、積層セラミック電子部品の曲げ強度を高めることが可能となる。
【0059】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品は、一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在していてもよい。
【0060】
これにより、素子本体の上面側の段差を軽減し、積層セラミック電子部品が低背化しても段差への応力の集中を抑制することができ、積層セラミック電子部品の曲げ強度を高めることができる。
【0061】
上記の通り、上側電極部が形成された素子本体の上面に段差がない。このため、真空吸着して積層セラミック電子部品をピックアップし易く、基板に内蔵し易い。
【0062】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品は、前記端側電極部の外面が端側被覆層で覆われていてもよい。
【0063】
端側電極部の外面が端側被覆層で覆われていることにより、積層セラミック電子部品の耐湿性を高めることができる。すなわち、積層セラミック電子部品の低背化によって端子電極が薄くなったとしても、積層セラミック電子部品の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミック電子部品を使用したり、積層セラミック電子部品の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミック電子部品の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。
【0064】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品では、前記素子本体の前記下面は、平坦面でもよい。
【0065】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品は、前記下面を覆う前記強化層を有し、前記下面を覆う前記強化層の外表面は、平坦面でもよい。
【0066】
下面の表面または、下面を覆う強化層の外表面が平坦面であることで、たとえば基板の内部に埋め込みやすくなる。また、下面の表面または下面を覆う強化層の外表面である平坦面が実装面に設置される際に、積層セラミック電子部品が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。
【0067】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品では、前記フィラーの短軸方向の粒径が０．１μｍ以上３．０μｍ以下であり、
前記フィラーの長軸方向の粒径が０．５μｍ以上１５．０μｍ以下であり、
前記フィラーの（前記短軸の粒径／前記長軸の粒径）×１００で表されるアスペクト比（％）が０．７％以上６０％以下であってもよい。
前記フィラーの長軸方向の粒径が０．５μｍ以上１５．０μｍ以下であり、
前記フィラーの（前記短軸の粒径／前記長軸の粒径）×１００で表されるアスペクト比（％）が０．７％以上６０％以下であってもよい。
【0068】
これにより、積層セラミック電子部品の曲げ強度を高めることができる。また、積層セラミック電子部品が、素子本体の上面に強化層を有する場合には、上面を覆う強化層と、上側電極部との密着性を高めることができ、その結果、積層セラミック電子部品の耐湿性を高めることができる。
【0069】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品は、前記強化層中の前記フィラーの含有量が３０体積％以上８０体積％以下であってもよい。
【0070】
これにより、積層セラミック電子部品の曲げ強度を高めることができる。また、積層セラミック電子部品が、素子本体の上面に強化層を有する場合には、上面を覆う強化層と、上側電極部との密着性を高めることができ、その結果、積層セラミック電子部品の耐湿性を高めることができる。
【0071】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品は、前記基質の材質がＳｉおよびＡｌのうち少なくともいずれか１つを主成分とするガラスであってもよい。
【0072】
これにより、積層セラミック電子部品の曲げ強度を高めることができる。また、積層セラミック電子部品が、素子本体の上面に強化層を有する場合には、上面を覆う強化層と、上側電極部との密着性を高めることができ、その結果、積層セラミック電子部品の耐湿性を高めることができる。
【0073】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品は、前記フィラーの材質がアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる１以上を副成分とするガラスであってもよい。
【0074】
フィラーの材質がアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる１以上を副成分とするガラスであることにより、上面を覆う強化層の表面の一部にメッキにより上側電極部を形成する際に、メッキし易くなる。
【0075】
本発明の第５の観点および第６の観点に係る積層セラミック電子部品は、前記上側電極部の表面がＮｉメッキ、Ｓｎメッキ、ＡｕメッキおよびＣｕメッキから選ばれる少なくとも１つにより覆われていてもよい。
【0076】
本発明の第１～第６の観点に係る積層セラミック電子部品は、基板に埋め込まれることができてもよい。
【0077】
本発明の第１～第６の観点に係る積層セラミック電子部品は上側電極部を有する。このため、積層セラミック電子部品が基板に埋め込まれても上側電極部を介して電気的に接続することができる。
【図面の簡単な説明】
【0078】
【図7A】図７Ａは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。
【図7B】図７Ｂは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。
【図7C】図７Ｃは本発明のさらに他の実施形態に係る積層セラミックコンデンサの縦断面図である。
【図8A1】図８Ａ１は図７Ａに示すXIIA1－XIIA1線に沿う積層セラミックコンデンサの横断面図である。
【図8A2】図８Ａ２は図７Ａに示すXIIA2－XIIA2線に沿う積層セラミックコンデンサの横断面図である。
【図8A3】図８Ａ３は図７Ａに示すXIIA3の部分の拡大断面図である。
【図8B】図８Ｂは図７Ｂに示すXIIB－XIIB線に沿う積層セラミックコンデンサの横断面図である。
【図8C】図８Ｃは図８Ｂに示す積層セラミックコンデンサの変形例に係る横断面図である。
【図9】図９は図７Ａに示す積層セラミックコンデンサの平面図である。
【図10A】図１０Ａは図７Ａに示す積層セラミックコンデンサの製造過程を示す要部断面図である。
【図10B】図１０Ｂは図１０Ａの続きの製造過程を示す要部断面図である。
【図11】図１１は図７Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。
【図12】図１２は図７Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。
【図13A】図１３Ａは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。
【図13B】図１３Ｂは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。
【図13C】図１３Ｃは本発明のさらに他の実施形態に係る積層セラミックコンデンサの縦断面図である。
【図14A】図１４Ａは図１３Ａに示すXXIIA－XXIIA線に沿う積層セラミックコンデンサの横断面図である。
【図14B】図１４Ｂは図１３Ｂに示すXXIIB－XXIIB線に沿う積層セラミックコンデンサの横断面図である。
【図15】図１５は図１３Ａに示す積層セラミックコンデンサの平面図である。
【図16】図１６は図１３Ａに示す積層セラミックコンデンサの製造過程を示す要部断面図である。
【図17】図１７は図１３Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。
【図18】図１８は図１３Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。
【発明を実施するための形態】
【0079】
以下、本発明を、図面に示す実施形態に基づき説明する。
【0080】
第１実施形態
本実施形態に係る積層セラミック電子部品の一実施形態として、積層セラミックコンデンサについて説明する。
本実施形態に係る積層セラミック電子部品の一実施形態として、積層セラミックコンデンサについて説明する。
【0081】
図１Ａに示すように、本実施形態に係る積層セラミックコンデンサ２は、素子本体４と、第１端子電極６と、第２端子電極８とを有する。素子本体４は、Ｘ軸およびＹ軸を含む平面に実質的に平行な内側誘電体層（絶縁層）１０と、内部電極層１２とを有し、内側誘電体層１０の間に、内部電極層１２がＺ軸の方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、内部電極層１２と内側誘電体層１０は、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。
【0082】
内側誘電体層１０と内部電極層１２とが交互に積層される部分が内装領域１３である。また、素子本体４は、その積層方向Ｚ（Ｚ軸）の両端面に、外装領域１１を有する。外装領域１１は、内装領域１３を構成する内側誘電体層１０よりも厚い外側誘電体層が複数積層されて形成してある。内装領域１３のＺ軸方向の厚みは、積層セラミックコンデンサ２のトータル厚みｚ０の１０～７５％の範囲内であることが好ましい。また、２つの外装領域１１の合計厚みは、トータル厚みｚ０から内装領域１３の厚み、端子電極６，８の厚みおよび後述の上面強化層１６の厚みを引き算した値である。
【0083】
なお、以下では、「内側誘電体層１０」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。
【0084】
内側誘電体層１０および外装領域１１を構成する誘電体層の材質は、同じでもよく、異なっていてもよく、特に限定されず、たとえば、ＡＢＯ３などのペロブスカイト構造の誘電体材料を主成分として構成される。
【0085】
ＡＢＯ３において、Ａは、たとえばＣａ、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ、Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０～１．０２０である。このほか、副成分として、希土類（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選択される少なくとも１種）、アルカリ土類金属（ＭｇおよびＭｎ）、遷移金属（Ｖ、Ｗ、およびＭｏから選択される少なくとも１種）の酸化物やその混合物、複合酸化物およびガラスとしてＳｉＯ２を含んだ焼結助剤等が含まれていてもよい。
【0086】
交互に積層される一方の内部電極層１２は、素子本体４のＹ軸方向第１端部の外側に形成してある第１端子電極６の内側に対して電気的に接続してある引出部１２ａを有する。また、交互に積層される他方の内部電極層１２は、素子本体４のＹ軸方向第２端部の外側に形成してある第２端子電極８の内側に対して電気的に接続してある引出部１２ｂを有する。
【0087】
なお、図において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が引出部１２ａ，１２ｂが引き出される方向に一致する。
【0088】
内装領域１３は、容量領域と引出領域とを有する。容量領域は、積層方向に沿って内部電極層１２が内側誘電体層１０を挟んで積層する領域である。引出領域は、端子電極６または８に接続する内部電極層１２の引出部１２ａ（１２ｂ）の相互間に位置する領域である。さらに、図２Ａ１および図２Ａ２に示すサイドギャップ領域１４は、内部電極層１２のＸ軸方向の両端に位置する内部電極層１２の保護のための領域であり、一般的には、内側誘電体層１０または外装領域１１と同様な誘電体材料で構成される。ただし、サイドギャップ領域１４は、後述する端側被覆層１８ｂまたは上面強化層１６となるガラス材などで構成されていてもよい。また、外装領域１１も、ガラス材などで構成されてもよい。
【0089】
内部電極層１２に含有される導電材は特に限定されず、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｌ、Ｐｔなどの金属、またはそれらの合金を用いることができる。Ｎｉ合金としては、Ｍｎ、Ｃｒ、ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５質量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１質量％程度以下含まれていてもよい。
【0090】
端子電極６，８の材質も特に限定されないが、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の少なくとも１種、またはそれらの合金を用いることができる。通常は、Ｃｕ、Ｃｕ合金、ＮｉまたはＮｉ合金等や、Ａｇ、Ａｇ－Ｐｄ合金、Ｉｎ－Ｇａ合金等が使用される。
【0091】
本実施形態では、端子電極６および８は、それぞれ素子本体４のＹ軸方向の端面４ａ，４ｂに密着して形成され、単一膜でも多層膜であってもよい。本実施形態の端子電極６および８は、それぞれ内部電極層１２のリード部１２ａ，１２ｂが引き出される素子本体４の引出端である端面４ａ，４ｂを覆う端側電極部６ａ，８ａを有する。また、端子電極６および８は、それぞれ、素子本体４のＺ軸に実質的に垂直な上面４ｃの一部に端側電極部６ａ，８ａに連続して形成される上側電極部６ｂ，８ｂを有する。
【0092】
ここで「実質的に垂直」とは、概ね垂直であるが、多少垂直でない部分を有していてもよいことを意味し、上側電極部６ｂ，８ｂは、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。
【0093】
さらに、図２Ａ１に示すように、端子電極６および８は、それぞれ、Ｘ軸に沿って素子本体４の相互に反対側の側面４ｅ，４ｅに、上側電極部６ｂ，８ｂおよび端側電極部６ａ，８ａ（図１Ａ参照）に連続して形成されるサイド電極部６ｃ，８ｃを有する。図１Ａに示すように、端子電極６および８の相互は、素子本体４の外面でＹ軸方向に所定距離で離れて絶縁されている。
【0094】
端子電極６および８のそれぞれの厚みは、上側電極部６ｂ，８ｂ、端側電極部６ａ，８ａおよびサイド電極部６ｃ，８ｃの相互間で同じでも異なっていてもよく、たとえば２～１５μｍの範囲内である。本実施形態では、上側電極部６ｂ，８ｂおよびサイド電極部６ｃ，８ｃの厚みは、端側電極部６ａ，８ａの厚みよりも１００～７５０％の範囲で大きい。
【0095】
本実施形態では、素子本体４の上面４ｃとＺ軸方向に沿って反対側に位置する素子本体４の下面４ｄには、端子電極６，８が実質的に形成されていない。すなわち、素子本体４の下面４ｄでは、端子電極６，８に覆われておらず、素子本体４の下面４ｄの全体が外部に露出している。しかも、下面４ｄは、平坦面に成形してある。下面４ｄは、端子電極６，８に覆われていないことから、段差状凸部が無く、平坦性に優れている。
【0096】
本実施形態では端側電極部６ａ，８ａの外面が端側被覆層１８ｂ，１８ｂで覆われている。これにより、積層セラミックコンデンサ２の耐湿性を高めることができる。すなわち、積層セラミックコンデンサ２の低背化によって端子電極６，８が薄くなったとしても、積層セラミックコンデンサ２の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミックコンデンサ２を使用したり、積層セラミックコンデンサ２の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミックコンデンサ２の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。
【0097】
また、本実施形態の積層セラミックコンデンサ２は端側電極部６ａ，８ａの外面が端側被覆層１８ｂ，１８ｂで覆われていることから強度を高めることができる。
【0098】
本実施形態では、（端側被覆層１８ｂ，１８ｂの被覆面積／端側電極部６ａ，８ａの外面の面積）×１００で示される端側被覆層１８ｂの被覆率が、好ましくは９６～１００％である。これにより、積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度をより高めることができる。上記の観点から、端側被覆層１８ｂの被覆率が９８～１００％であることがより好ましい。
【0099】
本実施形態では、（端側被覆層１８ｂ，１８ｂの平均厚み／端側電極部６ａ，８ａの平均厚み）×１００で示される端側被覆層１８ｂの相対厚みが、好ましくは２０～５００％である。これにより、積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる他、積層セラミックコンデンサ２のＹ軸方向の寸法が大きくなり過ぎず、問題なく実装ができる。
【0100】
端側被覆層１８ｂの材質は特に限定されず、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示されるが、Ｓｉを主成分とするガラスまたは樹脂を主成分とする膜であることが好ましい。これにより、積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる。
【0101】
上記の観点から、Ｓｉを主成分とするガラスとしては、たとえばＳｉ－Ｂ－Ｚｎ－Ｏ系ガラスまたはＳｉ－Ａｌ－Ｍ－Ｏ系ガラス（Ｍはアルカリ土類金属）などが挙げられ、この他ガラス成分として、ＢａＯ、アルカリ金属を含んでもよい。
【0102】
本実施形態のＳｉ－Ｂ－Ｚｎ－Ｏ系ガラスはガラス成分中にＳｉＯ２を３０～７０質量％含み、Ｂ２Ｏ３を１～２０質量％含み、ＺｎＯを１～６０質量％含むことが好ましい。これにより積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる。
【0103】
また、本実施形態のＳｉ－Ｂ－Ｚｎ－Ｏ系ガラスはガラス成分中にＳｉＯ２とＢ２Ｏ３とＺｎＯが合計で７０～１００質量％含まれることが好ましい。これにより積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる。
【0104】
本実施形態のＳｉ－Ａｌ－Ｍ－Ｏ系ガラスはガラス成分中にＳｉＯ２を３０～７０質量％含み、Ａｌ２Ｏ３を２～２０質量％含み、ＭＯを５～２０質量％含むことが好ましい。これにより積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる。なお、ＭとしてはＣａまたはＳｒが好ましい。
【0105】
また、本実施形態のＳｉ－Ａｌ－Ｍ－Ｏ系ガラスはガラス成分中にＳｉＯ２とＡｌ２Ｏ３とＭＯが合計で７０～１００質量％含まれることが好ましい。これにより積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる。
【0106】
本実施形態の端側被覆層１８ｂは軟化点が６００℃以上８５０℃以下であるガラスを用いることができる。これにより、端側電極部６ａ，８ａとの密着性を高めて耐湿性を高める他、曲げ強度を向上させることができる。上記の観点から、端側被覆層１８ｂに用いられるガラスの軟化点は６００℃以上８５０℃以下であることがより好ましい。
【0107】
また、本実施形態の端側被覆層１８ｂは、誘電体層に比べて弾性率が低い材質であることが好ましい。これにより、外部からの応力衝撃を緩和するため、後工程でのクラック、割れを抑制することができる。
【0108】
さらに、本実施形態の端側被覆層１８ｂは、誘電体層に比べて線熱膨張係数が低い材質であることが好ましい。これにより、線膨張係数差を利用した応力調整による強度の向上を可能にすることができる。
【0109】
本実施形態では、一対の上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃを覆う上面被覆層１８が上側電極部６ｂ，８ｂの表面と実質的に面一となるように密着して存在している。
【0110】
ここで「実質的に面一」とは、概ね面一であるが、多少段差を有していてもよいことを意味し、たとえば、（上面被覆層１８の平均厚み／上側電極部６ｂ，８ｂの平均厚み）×１００の式から求められる上面被覆層１８の相対厚みが７０～１１０％であればよい。これにより、素子本体４の上面４ｃ側の段差を軽減し、積層セラミックコンデンサ２が低背化しても段差への応力の集中を抑制することができ、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、真空吸着により積層セラミックコンデンサ２をピックアップし易い。
【0111】
上面被覆層１８の材質は特に限定されず、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示されるが、外装領域１１および上側電極部６ｂ，８ｂとの密着性を高めて、曲げ強度を向上させる観点から、軟化点が６００℃以上８５０℃以下であるガラスが好ましい。
【0112】
上記の観点から、上面被覆層１８に用いられるガラスの軟化点は６００℃以上８５０℃以下であることがより好ましい。このようなガラスとしては、たとえば、Ｓｉ－Ｂ－Ｚｎ－Ｏ系ガラスおよびＳｉ－Ｂａ－Ａｌ－Ｏなどが挙げられ、この他ガラス成分として、ＢａＯ、Ａｌ２Ｏ３、アルカリ金属、ＣａＯ、ＳｒＯを含んでもよい。
【0113】
上面被覆層１８を構成するガラス成分はガラス成分中にＳｉＯ２を３０～７０質量％含み、Ｂ２Ｏ３を１～２０質量％含み、ＺｎＯを１～６０質量％含むことが好ましい。これによりガラスの軟化点を適切な範囲内にし易くなる。
【0114】
また、本実施形態の上面被覆層１８を構成するガラス成分中にＳｉＯ２とＢ２Ｏ３とＺｎＯが合計で７０～１００質量％含まれることが好ましい。これによりガラスの軟化点を適切な範囲にし易くなる。
【0115】
また、端側被覆層１８ｂと同様に、上面被覆層１８は誘電体層に比べて弾性率が低い材質であることが好ましい。これにより、外部からの応力衝撃を緩和するため、後工程でのクラック、割れを抑制することができる。
【0116】
さらに、端側被覆層１８ｂと同様に、上面被覆層１８は誘電体層に比べて線熱膨張係数が低い材質であることが好ましい。これにより、線膨張係数差を利用した応力調整による強度の向上を可能にすることができる。
【0117】
なお、端側被覆層１８ｂと上面被覆層１８の材質は同じであってもよいし、異なっていてもよい。ただし、上記の通り、端側被覆層１８ｂは耐湿性を向上させることを重視して材質が選択されるのに対して、上面被覆層１８は上面４ｃ側の段差を軽減する観点から、上側電極部６ｂ，８ｂおよび外装領域１１との密着性を重視して材質が選択される。このような観点からは、端側被覆層１８ｂと上面被覆層１８の材質が異なっていることが好ましい。
【0118】
端側被覆層１８ｂと上面被覆層１８の材質が異なっている場合は、お互いの性質が大きく異なっていないことが好ましい。具体的には、端側被覆層１８ｂの材質と上面被覆層１８の材質がともに樹脂を主成分とする膜である場合は、端側被覆層１８ｂと上面被覆層１８の弾性率の差は２０×１０－６Ｐａ以下であることが好ましい。また、端側被覆層１８ｂの材質と上面被覆層１８の材質がともにＳｉを主成分とするガラスである場合は、端側被覆層１８ｂと上面被覆層１８の熱膨張係数の差は２０×１０－６／Ｋ以下であることが好ましい。これにより、積層セラミックコンデンサ２の製造が容易になり、積層セラミックコンデンサ２の不具合も生じにくくなる。
【0119】
積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよいが、本実施形態では、積層セラミックコンデンサ２のＺ軸方向のトータル厚みｚ０を、たとえば１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下、特に好ましくは６０μｍ以下と薄くすることができ、積層セラミックコンデンサ２の低背化に寄与する。
【0120】
なお、本実施形態では、コンデンサ２の長手方向長さであるＹ軸方向の長さｙ０を、厚みｚ０の３倍以上、好ましくは３００μｍ以上、好ましくは４００～１２００μｍとすることができる。また、コンデンサ２のＸ軸方向の幅ｘ０は、厚みｚ０の２倍以上、好ましくは２００μｍ以上、好ましくは２００～６００μｍとすることができる。
【0121】
本実施形態に係る積層セラミックコンデンサによれば、素子本体４の下面４ｄが平坦面であることで、たとえば図５に示すように、多層基板４０の内部に、積層セラミックコンデンサ２を埋め込みやすくなる。図５では、積層セラミックコンデンサ２の端子電極６，８の上側電極部６ｂ，８ｂに、多層基板４０に形成してある配線パターン４２がスルーホール電極などを補通して接続してある。また、本実施形態では、素子本体４の下面４ｄである平坦面が実装面に設置される際に、素子本体４が実装面に密着して取り付けられ、積層セラミックコンデンサ２の曲げ強度が向上する。
【0122】
また、本実施形態において、素子本体４の上面４ｃまたは下面４ｄを構成する外装領域１１は、内側誘電体層１０よりも強度が高い誘電体材料で構成してあってもよい。このように構成することで、積層セラミックコンデンサ２の曲げ強度が、さらに向上する。また、強度が向上することで、素子本体４の長手方向寸法ｙ０または幅寸法ｘ０を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの特性が向上する。さらに、図２Ａ１および図２Ａ２に示すサイドギャップ領域１４も内側誘電体層１０よりも強度が高い誘電体材料で構成してあってもよい。
【0123】
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。
【0124】
まず、焼成後に図１Ａに示す内側誘電体層１０を構成することになる内側グリーンシートおよび外装領域１１を構成することとなる外側グリーンシートを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
【0125】
セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が０．４５μｍ以下、好ましくは０．１～０．３μｍ程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。
【0126】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アセトン、メチルエチルケトン等の各種有機溶剤から適宜選択すればよい。
【0127】
また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。
【0128】
可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。
【0129】
次に、焼成後に図１Ａに示す内部電極層１２を構成することになる内部電極パターン層を製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。
【0130】
焼成後に図１Ａに示す端子電極６，８を構成することになる端子電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。
【0131】
上記にて調製した内側グリーンシート用ペーストおよび内部電極層用ペーストを使用して、内側グリーンシートと、内部電極パターン層と、を交互に積層し、内部積層体を製造する。そして、内部積層体を製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。
【0132】
なお、グリーン積層体の製造方法としては、上記の他、外側グリーンシートに直接内側グリーンシートと内部電極パターン層とを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。
【0133】
具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシートを形成する。内側グリーンシートは、キャリアシート上に形成された後に乾燥される。
【0134】
次に、内側グリーンシートの表面に、内部電極層用ペーストを用いて、内部電極パターン層を形成し、内部電極パターン層を有する内側グリーンシートを得る。次に、内部電極パターン層を有する内側グリーンシートを複数積層して、内部積層体を製造した後に、内部積層体の上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。
【0135】
次に、グリーン積層体を個片状に切断してグリーンチップを得る。なお、内部電極パターン層の形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。
【0136】
グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体４が得られる。脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。
【0137】
次に、素子本体４のＹ軸方向の両端面に、端子電極用ペーストを塗布して焼成し、端子電極６，８を形成する。端子電極６，８を形成するに際しては、たとえば図４に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成する。
【0138】
ダミーブロック２０は、後工程において除去可能な材料で構成されることが好ましく、端子電極用ペーストが付着し難い材料であることが好ましい。ダミーブロック２０は、たとえばシリコンゴム、ニトリルゴム、ポリウレタン、フッ素樹脂、ＰＥＴ樹脂、ＰＥＮ樹脂などで構成される。ダミーブロック２０のＸ軸方向幅およびＹ軸方向幅は、素子本体４のサイズと略同じであることが好ましい。ダミーブロック２０のＺ軸方向の厚みは、素子本体４のＺ軸方向厚みと同等、またはそれより薄くても厚くてもよい。
【0139】
なお、ダミーブロック２０を設けることなく、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄを、後工程で剥離可能な接着剤で直接に接着してワーク２２を形成してもよい。接着剤としては、たとえば変性シリコーンポリマー、ＰＶＡ水溶液のり、水溶性アクリル樹脂水溶液のり、変性ポリウレタン、変性シリコーン＋エポキシ樹脂の２液型、デンプンのりなどが好ましい。また、ダミーブロック２０の代わりに、一つ以上の素子本体４を、二つの素子本体４，４の間に接着してワーク２２を形成してもよい。
【0140】
ワーク２２は、二つ以上の素子本体４，４が組み合わされているために、仮に素子本体４，４自体のＺ軸方向厚みが薄くても、十分に取り扱いやすい厚みを持ち、従来と同様にして、保持板３０の貫通孔３２にワーク２２を取り付けて、端子電極６および８の形成を行うことができる。なお、端子電極６，８の形成方法についても特に限定されず、端子電極用ペーストの塗布・焼付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。必要に応じ、端子電極６，８表面に、メッキ等により被覆層を形成する。被覆層としては、Ｎｉメッキ、Ｓｎメッキ、ＡｕメッキまたはＣｕメッキなどが例示される。
【0141】
端子電極６および８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離すれば、図１Ａに示す積層セラミック電子部品２が得られる。すなわち、素子本体４の下面４ｄには、端子電極６，８が実質的に形成されておらず、素子本体４の下面４ｄの全体が外部に露出している積層セラミックコンデンサ２が得られる。
【0142】
次に、上記端子電極６，８の端側電極６ａ，８ａの外面に端側被覆層１８ｂを形成し、上記素子本体４のＺ軸に垂直な上面４ｃに上面被覆層１８を形成する。上面被覆層１８および端側被覆層１８ｂを形成する方法は特に限定されず、たとえば、ディップ、印刷、塗布、蒸着、スパッタリング等が挙げられる。
【0143】
たとえば、塗布により上面被覆層１８および端側被覆層１８ｂを形成する場合には、端側電極部６ａ，８ａの外面に被覆層用ペーストを塗布し、焼き付けることにより端側被覆層１８ｂを形成した後、素子本体４の上面４ｃに被覆層用ペーストを塗布し、焼き付けることにより上面被覆層１８を形成することができる。被覆層用ペーストが塗布された素子本体４の焼き付け条件は特に限定されず、上面被覆層１８の場合も端側被覆層１８ｂの場合も、たとえば、加湿Ｎ２または乾燥Ｎ２の雰囲気において、６００～１０００℃、０．１～３時間保持し、焼き付けられる。
【0144】
次に上側電極部６ｂ，８ｂの表面、上面被覆層１８の表面および端側被覆層１８ｂのＺ軸方向の端部が面一になるように研磨する。なお、上側電極部６ｂ，８ｂの表面にメッキ膜が形成されている場合は、メッキ膜と上面被覆層１８の表面が面一となるように研磨してもよい。
【0145】
このようにして製造された本実施形態の積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。あるいは、図５に示すように、多層基板４０の内部に、積層セラミックコンデンサ２を埋め込まれて使用される。本実施形態の積層セラミックコンデンサ２の具体的な用途としては好ましくは、デカップリングコンデンサが挙げられるが、これに限定されず、高耐圧コンデンサ、低ＥＳＬコンデンサ、大容量コンデンサなどとしても使用される。
【0146】
本実施形態の積層セラミックコンデンサ２は、端子電極６，８の形成後に素子本体４が分離されることで、たとえば従来の１／２以下程度に薄い積層セラミックコンデンサ２となる。
【0147】
結果として得られる積層セラミックコンデンサ２では、素子本体４の下面４ｄに端子電極６，８が実質的に形成されず、あるいは素子本体４の下面４ｄの全体が露出する。そして、積層セラミックコンデンサ２のトータル厚みｚ０は、１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下、特に好ましくは６０μｍ以下と薄くすることができる。すなわち、積層セラミックコンデンサ２の低背化に寄与する。
【0148】
また、本実施形態では、素子本体４の下面４ｄは、平坦面である。素子本体４の下面４ｄが平坦面であることで、たとえば図５に示すように、多層基板４０の内部に積層セラミックコンデンサ２を埋め込みやすくなる。また、素子本体４の下面４ｄである平坦面が実装面に設置される際には、素子本体４が実装面に密着して取り付けられ、積層セラミックコンデンサ２の曲げ強度が向上する。
【0149】
第２実施形態
【0150】
図２Ａ２に示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２では、素子本体４のＸ軸の方向に沿って向き合う側面４ｅに第１実施形態の上面被覆層１８に連続して具備されるサイド被覆層１８ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。
【0151】
サイド被覆層１８ａの材質は特に限定されず、上面被覆層１８と同じであってもよいし、異なっていてもよい。また、サイド被覆層１８ａの厚みも特に限定されず、上面被覆層１８と同じであってもよいし、異なっていてもよい。
【0152】
サイド被覆層１８ａを形成する方法は特に限定されず、たとえば上面被覆層１８と同様の方法により形成される。
【0153】
第３実施形態
【0154】
図１Ｂおよび図２Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２ａでは、素子本体４の上面４ｃ（または下面４ｄ）は、内側誘電体層１０よりも強度が高い材料で構成してある上面強化層１６を含む。
【0155】
上面強化層１６は、第１実施形態と同様にして素子本体４を形成した後に、端子電極６および８を形成する前に、素子本体４の上面４ｃに形成される。上面強化層１６の材質としては、特に限定されないが、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示される。また、上面強化層１６の材質は上面被覆層１８の材質と同じであってもよいし、異なっていてもよい。
【0156】
このように構成することで、積層セラミックコンデンサ２ａの曲げ強度がさらに向上する。また、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図１Ａ参照）または幅寸法ｘ０（図２Ａ１および図２Ａ２参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２ａの特性が、さらに向上する。
【0157】
上記の観点から、（上面強化層１６の平均厚み／上側電極部６ｂ，８ｂの平均厚み）×１００の式から求められる上面強化層１６の相対厚みは２０～１３３％であることが好ましい。
【0158】
なお、上面強化層１６を構成するガラス成分は特に限定されない。本実施形態の上面強化層１６に含まれるガラスは、ＳｉおよびＡｌのうち少なくともいずれか１つを主成分とすることがより好ましい。なお、主成分とは、ガラス中に３０質量％～７０質量％含まれる成分である。本実施形態の上面強化層１６に含まれるガラスは、ＳｉおよびＡｌを主成分とすることがさらに好ましい。
【0159】
本実施形態の上面強化層１６に含まれるガラスは、ＳｉＯ２を３０質量％～７０質量％含むことが好ましい。ＳｉＯ２を上記の範囲内で含む場合、上記の範囲よりも少ない場合に比べて、網目形成酸化物が十分な量となり、耐めっき性を良好にする。ＳｉＯ２を上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、軟化点が高くなりすぎるのを防ぎ、作業温度が高くなり過ぎるのを防ぐ。
【0160】
本実施形態の上面強化層１６に含まれるガラスは、Ａｌ２Ｏ３を１質量％～１５質量％含むことが好ましい。Ａｌ２Ｏ３を上記の範囲内で含む場合、上記の範囲よりも少ない場合に比べて、耐めっき性が良好である。Ａｌ２Ｏ３を上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、軟化点が上昇し過ぎるのを防ぐ。
【0161】
本実施形態の上面強化層１６に含まれるガラスはアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる１以上を副成分として含むことが好ましい。
【0162】
本実施形態の上面強化層１６に含まれるガラスは、アルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる１以上を副成分とするガラスであることにより、上面４ｃを覆う上面強化層１６の表面の一部にメッキにより上側電極部６ｂ，８ｂを形成する際に、メッキし易くなる。
【0163】
本実施形態の上面強化層１６に含まれるガラスは、アルカリ金属、遷移金属およびホウ素を含むことにより、ガラスの軟化点を下げることができる。
【0164】
本実施形態の上面強化層１６に含まれるガラスがアルカリ金属を含むことにより、耐めっき性が良好になる。本実施形態に用いられるアルカリ金属は特に制限されない。本実施形態に用いられるアルカリ金属としては、たとえばＬｉ、Ｎａ、Ｋが挙げられる。アルカリ金属としては、１種を単独で用いてもよいし、２種以上を併用してもよい。本実施形態の上面強化層１６に含まれるガラスがＬｉを含む場合には、ガラスが緻密に焼付できることでクラックを生じにくくできる。本実施形態の上面強化層１６に含まれるガラスがＮａまたはＫを含む場合は、熱膨張係数が高くなるため、クラックを生じにくくできる。
【0165】
本実施形態の上面強化層１６に含まれるガラスには、アルカリ金属が０．１質量％～１５質量％含まれることが好ましい。
【0166】
本実施形態の上面強化層１６に含まれるガラスがアルカリ土類金属を含むことにより、上面強化層１６に含まれるガラスと誘電体層との密着性を良好にしてデラミネーションを生じにくくする。また、熱膨張係数が小さくなり過ぎるのを防ぎ、クラックを生じにくくする。さらに、アルカリ土類金属がＢａであり、誘電体層がＢａＴｉＯ３である場合、Ｂａがガラス成分に溶出してしまうのを防止し、ＨＡＬＴ信頼性が低下することを抑制する。ＢａＯを上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、ガラス化を良好にし、さらに、耐めっき性を良好にする。
【0167】
本実施形態の上面強化層１６に含まれるガラスを構成するアルカリ土類金属としては、特に制限されない。本実施形態に用いられるアルカリ土類金属としては、Ｍｇ、Ｂａ、Ｃａ、Ｓｒが挙げられる。アルカリ土類金属としては、１種を単独で用いてもよいし、２種以上を併用してもよい。本実施形態では、アルカリ土類金属としてＢａまたはＣａを用いることが好ましい。
【0168】
本実施形態の上面強化層１６に含まれるガラスには、ＢａＯが２０質量％～６０質量％含まれることが好ましい。
【0169】
本実施形態の上面強化層１６に含まれるガラスにＳｉＯ２とＢａＯとＡｌ２Ｏ３が合計で７０質量％～１００質量％含まれることが好ましい。これにより誘電体層と上面強化層１６との界面でＢａ－Ｔｉ－Ｓｉ－Ｏ相が形成され易くなる。
【0170】
本実施形態の上面強化層１６に含まれるガラスには、ＣａＯが０質量％～１５質量％含まれることが好ましい。これにより熱膨張係数を高めることができる。
【0171】
本実施形態の上面強化層１６に含まれるガラスには、ＳｒＯが０質量％～２０質量％含まれることが好ましい。これにより熱膨張係数を高めることができ、ＳｒＯを上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、ＳｒＯがＢａＴｉＯ３と反応することを防ぎ、チップの絶縁性と信頼性を向上できる。
【0172】
本実施形態の上面強化層１６に含まれるガラスに用いられる遷移金属は特に制限されない。本実施形態の上面強化層１６に用いられる遷移金属としては、たとえばＶ、Ｚｎ、Ｗ、およびＭｏなどが挙げられる。本実施形態の上面強化層１６に用いられる遷移金属としては、ＶまたはＺｎであることが好ましい。これにより、上側電極部６ｂ，８ｂとしてメッキを形成し易くなる。本実施形態に係る遷移金属は１種単独で用いてもよいし、２種以上を併用してもよい。
【0173】
本実施形態の上面強化層１６に含まれるガラスには、遷移金属が０質量％～２０質量％含まれることが好ましい。
【0174】
本実施形態の上面強化層１６に含まれるガラスには、Ｂ２Ｏ３が０質量％～１０質量％含まれることが好ましい。これによりガラスの網目形成酸化物としての効果を発揮できる。Ｂ２Ｏ３を上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、耐めっき性を良好にできる。
【0175】
本実施形態では、上面強化層１６は、外装領域１１の外面側の一部のみを構成しているが、外装領域１１の大部分、または全てを占めていてもよい。上面強化層１６は、素子本体４の上面４ｃまたは下面４ｄに強化層用ペーストを塗布し、焼き付けることにより形成することができる。
【0176】
この強化層用ペーストは、たとえば上記したガラス原料と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。素子本体４への強化層用ペーストの塗布方法は特に限定されず、たとえば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。
【0177】
強化層用ペーストが塗布された素子本体４の焼き付け条件は特に限定されず、たとえば、加湿Ｎ２または乾燥Ｎ２の雰囲気において、７００℃～１３００℃、０．１時間～３時間保持し、焼き付けられる。
【0178】
第４実施形態
【0179】
図２Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第３実施形態の積層セラミックコンデンサ２ａと同様である。この積層セラミックコンデンサ２ｂでは、素子本体４のＸ軸方向に沿って向き合う側面４ｅに第３実施形態の上面強化層１６に連続して具備されているサイド強化層１６ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。
【0180】
なお、図２Ｃでは、サイド強化層１６ａは、サイドギャップ領域１４の側面４ｅ側の一部のみを構成しているが、サイドギャップ領域１４の全体を占めていてもよい。すなわち、サイド強化層１６ａは、内部電極層１２のＸ軸方向の端部に接触していてもよい。
【0181】
サイド強化層１６ａの材質は特に限定されず、上面強化層１６と同じであってもよいし、異なっていてもよい。また、サイド強化層１６ａの厚みも特に限定されず、上面強化層１６と同じであってもよいし、異なっていてもよい。
【0182】
サイド強化層１６ａを形成する方法は特に限定されず、たとえば上面強化層１６と同様の方法により形成される。
【0183】
第１１実施形態
図７Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。本実施形態では、図７Ａに示すように、素子本体４と端子電極６，８との界面には、それぞれ導電性金属膜５が介在してある。それぞれの導電性金属膜５は、端子電極６，８に対応して素子本体４の上面４ｃに形成してある上側金属膜部と、素子本体４の端面４ａ，４ｂに形成してある端側金属膜部と、図８Ａ１に示すように、素子本体４の側面４ｅに形成してあるサイド金属膜部と、を有する。それぞれの導電性金属膜５では、上側金属膜部と端側金属膜部とサイド金属膜部とは、連続して形成してある。
図７Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。本実施形態では、図７Ａに示すように、素子本体４と端子電極６，８との界面には、それぞれ導電性金属膜５が介在してある。それぞれの導電性金属膜５は、端子電極６，８に対応して素子本体４の上面４ｃに形成してある上側金属膜部と、素子本体４の端面４ａ，４ｂに形成してある端側金属膜部と、図８Ａ１に示すように、素子本体４の側面４ｅに形成してあるサイド金属膜部と、を有する。それぞれの導電性金属膜５では、上側金属膜部と端側金属膜部とサイド金属膜部とは、連続して形成してある。
【0184】
図７Ａに示すように、素子本体４の上面では、一対の導電性金属膜５のＹ軸方向に沿った内側端５ａは、それぞれの端子電極６，８の上側電極部６ｂ，８ｂの内側端よりも、素子本体４のＹ軸方向の中央に向けて、所定長さで突出してあることが好ましい。なお、内側端５ａが突出する所定長さは、特に限定されないが、好ましくは０～３０μｍである。ただし、突出のための所定長さは、両方の金属膜５の内側端５ａ同士が、電気的に接続して短絡しないように決定される。
【0185】
導電性金属膜は、Ｐｔ、Ｒｈ、Ｒｕ、Ｒｅ、Ｉｒ、Ｐｄの内のいずれかの金属を少なくとも含む。このような金属で導電性金属膜を、素子本体の表面に形成することで、端子電極と素子本体の表面との密着性を、さらに高めることができる。
【0186】
図８Ａ３に示すように、素子本体４の表面は、セラミック焼結体の表面であり、微視的に観察すれば、凹部と凸部の繰り返しから成る凹凸が形成してある。素子本体４の表面に形成してある凹凸は、たとえばＪＩＳ Ｂ ０６０１で表される表面粗さが、２～４μｍの範囲内である。
【0187】
本実施形態では、素子本体４の表面に形成してある凹凸面を導電性金属膜５が被覆する被覆面積割合が、好ましくは２０～７０％、さらに好ましくは５０～７０％の範囲内である。導電性金属膜５による素子本体４の表面の被覆面積割合が小さすぎても大きすぎても、端子電極６，８と素子本体４との密着性改善効果が小さく、被覆面積割合が特定の範囲内である場合に、密着性改善効果が大きい。
【0188】
このような観点からは、導電性金属膜５の厚みｔは、素子本体４の表面に形成されている凹凸の大きさ（隣り合う凸部と凹部との間のＺ軸間距離）よりも小さいことが好ましく、特に限定されないが、１００～５００nm程度が好ましい。また、導電性金属膜５は、スパッタリング法、イオンプレーティング法、プラズマＣＶＤ法、熱ＣＶＤ法、分子線エピタキシー法、スピンコート法などの薄膜法により形成される金属薄膜であることが好ましい。導電性金属膜５の表面に、それぞれの端子電極６，８が形成される。
【0189】
なお、図８Ａ３では、素子本体４の上面４ｃに形成してある導電性金属膜５と端子電極６，８について図示してあるが、図７Ａに示す素子本体４の端面４ａ，４ｂおよび図８Ａ１に示す側面４ｅに形成してある導電性金属膜５と端子電極６，８に関しても同様である。
【0190】
本実施形態の積層セラミックコンデンサ２では、素子本体４と端子電極６，８との界面には、導電性金属膜５が介在してある。このように構成することで、端子電極６，８と素子本体４の表面との密着性を高めることができる。その結果、端子電極６，８と素子本体４との密着性改善が実現され、耐湿性を向上させることができる。
【0191】
なお、本実施形態において、金属膜５の被覆面積割合は、金属膜５が素子本体４の表面の凹凸の凹部を埋める面積割合として定義されることができる。この被覆面積割合の測定は、たとえば図８Ａ３に示す素子本体４の断面において、端子電極６，８の表面を研磨し、端子電極６，８を完全に除去したＺ軸方向位置の素子本体４の表面を、Ｚ軸方向から見たＳＥＭ写真などで観察することにより行う。たとえば５０μｍ×５０μｍの表面観察写真の範囲内に、金属膜５が占める面積を測定することで面積割合を求める。たとえばＸ-Ｙ位置が異なる５枚の表面観察写真の平均を求めることで、金属膜５の被覆面積割合を
求める。
求める。
【0192】
また、本実施形態では、素子本体４の上面４ｃとＺ軸方向に沿って反対側に位置する素子本体４の下面４ｄには、端子電極６，８が実質的に形成されていない。すなわち、素子本体４の下面４ｄでは、端子電極６，８に覆われておらず、素子本体４の下面４ｄの全体が外部に露出している。しかも、下面４ｄは、平坦面に成形してある。下面４ｄは、端子電極６，８に覆われていないことから、段差状凸部が無く、平坦性に優れている。
【0193】
さらに、本実施形態では端側電極部６ａ，８ａの外面が端側被覆層１８ｂ，１８ｂで覆われている。これにより、積層セラミックコンデンサ２の耐湿性を、さらに高めることができる。すなわち、積層セラミックコンデンサ２の低背化によって端子電極６，８が薄くなったとしても、積層セラミックコンデンサ２の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミックコンデンサ２を使用したり、積層セラミックコンデンサ２の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミックコンデンサ２の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。
【0194】
また、本実施形態の積層セラミックコンデンサ２は端側電極部６ａ，８ａの外面が端側被覆層１８ｂ，１８ｂで覆われていることから強度を高めることができる。本実施形態の端側被覆層１８ｂ，１８ｂは、第１実施形態の端側被覆層１８ｂ，１８ｂと同様である。
【0195】
本実施形態では、一対の上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃを覆う上面被覆層１８が上側電極部６ｂ，８ｂの表面と実質的に面一となるように密着して存在している。上面被覆層１８は、素子本体４の上面４ｃを覆うと共に、端子電極６，８の内側端からそれぞれ突出している導電性金属膜５の内側端５ａの表面も覆うようになっている。本実施形態の上面被覆層１８は第１実施形態の上面被覆層１８と同様である。
【0196】
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。
【0197】
まず、第１実施形態と同様にして素子本体４を得る。次に、グリーン積層体を個片状に切断してグリーンチップを得る。なお、内部電極パターン層の形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。
【0198】
グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体４が得られる。脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。
【0199】
次に、図１０Ａに示すように、素子本体４の上面４ｃのＹ軸方向の中央部にレジスト膜６０を所定パターンで形成し、その素子本体４を、スパッタリング装置の設置台６２の上に固定して、導電性金属膜５をスパッタリング法により形成する。素子本体４の上面および側面をレジスト膜６０で覆われている素子本体４の表面には、導電性金属膜５は成膜されない。また、素子本体４の下面４ｄは、設置台６２の表面に接触しているので、下面４ｄには、金属膜５は、形成されない。レジスト膜６０の形成と導電性金属膜５の形成は、グリーン積層体を切断する前に行ってもよい。
【0200】
次に、レジスト膜６０を除去して一対の導電性金属膜５が形成してある素子本体４のＹ軸方向の両端面（導電性金属膜５の表面）に、端子電極用ペーストを塗布して焼成し、端子電極６，８を形成する。端子電極６，８を形成するに際しては、たとえば図１０Ｂに示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成する。
【0201】
ワーク２２は、二つ以上の素子本体４，４が組み合わされているために、仮に素子本体４，４自体のＺ軸方向厚みが薄くても、十分に取り扱いやすい厚みを持ち、従来と同様にして、保持板３０の貫通孔３２にワーク２２を取り付けて、端子電極６および８の形成を行うことができる。
【0202】
端子電極６および８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離すれば、図７Ａに示す積層セラミック電子部品２が得られる。すなわち、素子本体４の下面４ｄには、端子電極６，８が実質的に形成されておらず、素子本体４の下面４ｄの全体が外部に露出している積層セラミックコンデンサ２が得られる。
【0203】
次に、上記端子電極６，８の端側電極６ａ，８ａの外面に端側被覆層１８ｂを形成し、上記素子本体４のＺ軸に垂直な上面４ｃに上面被覆層１８を形成する。
【0204】
次に上側電極部６ｂ，８ｂの表面、上面被覆層１８の表面および端側被覆層１８ｂのＺ軸方向の端部が面一になるように研磨する。なお、上側電極部６ｂ，８ｂの表面にメッキ膜が形成されている場合は、メッキ膜と上面被覆層１８の表面が面一となるように研磨してもよい。
【0205】
本実施形態の積層セラミックコンデンサ２では、素子本体４と端子電極６，８との界面には、導電性金属膜５が介在してある。このように構成することで、端子電極６，８と素子本体４の表面との密着性を高めることができる。その結果、端子電極６，８と素子本体４との密着性改善が実現され、耐湿性を向上させることができる。
【0206】
第１２実施形態
図８Ａ２に示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２では、素子本体４のＸ軸の方向に沿って向き合う側面４ｅに第１１実施形態の上面被覆層１８に連続して具備されるサイド被覆層１８ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。本実施形態のサイド被覆層１８ａは、第２実施形態のサイド被覆層１８ａと同様である。
図８Ａ２に示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２では、素子本体４のＸ軸の方向に沿って向き合う側面４ｅに第１１実施形態の上面被覆層１８に連続して具備されるサイド被覆層１８ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。本実施形態のサイド被覆層１８ａは、第２実施形態のサイド被覆層１８ａと同様である。
【0207】
第１３実施形態
図７Ｂおよび図８Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第１１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２ａでは、素子本体４の上面４ｃは、内側誘電体層１０よりも強度が高い材料で構成してある上面強化層１６を含む。本実施形態の上面強化層１６は第３実施形態の上面強化層１６と同様である。
図７Ｂおよび図８Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第１１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２ａでは、素子本体４の上面４ｃは、内側誘電体層１０よりも強度が高い材料で構成してある上面強化層１６を含む。本実施形態の上面強化層１６は第３実施形態の上面強化層１６と同様である。
【0208】
第１４実施形態
図８Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第１３実施形態の積層セラミックコンデンサ２ａと同様である。この積層セラミックコンデンサ２ｂでは、素子本体４のＸ軸方向に沿って向き合う側面４ｅに第１３実施形態の上面強化層１６に連続して具備されているサイド強化層１６ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。本実施形態のサイド強化層１６ａは、第４実施形態のサイド強化層１６ａと同様である。
図８Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第１３実施形態の積層セラミックコンデンサ２ａと同様である。この積層セラミックコンデンサ２ｂでは、素子本体４のＸ軸方向に沿って向き合う側面４ｅに第１３実施形態の上面強化層１６に連続して具備されているサイド強化層１６ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。本実施形態のサイド強化層１６ａは、第４実施形態のサイド強化層１６ａと同様である。
【0209】
第１５実施形態
図７Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｃでは、以下に示す以外は、図７Ｂに係る実施形態の積層セラミックコンデンサ２ａと同様である。この積層セラミックコンデンサ２ｃでは、図７Ｂに示す素子本体４の上面４ｃに形成してある上面強化層１６と同様な強化層１１６を、素子本体４の下面４ｄに形成してある。
図７Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｃでは、以下に示す以外は、図７Ｂに係る実施形態の積層セラミックコンデンサ２ａと同様である。この積層セラミックコンデンサ２ｃでは、図７Ｂに示す素子本体４の上面４ｃに形成してある上面強化層１６と同様な強化層１１６を、素子本体４の下面４ｄに形成してある。
【0210】
下面４ｄを覆う強化層１１６の形成方法は特に制限されない。下面４ｄを覆う強化層１１６は、たとえば、素子本体４に対して、素子本体４ｄの下面４ｄに強化層用ペーストを塗布し、焼き付けることにより形成され、その後、導電性金属膜５および端子電極６，８が形成される。または、導電性金属膜５および端子電極６，８が形成された素子本体４に対して、素子本体４ｄの下面４ｄに強化層用ペーストを塗布し、焼き付けることにより形成されてもよい。焼き付けた後、下面４ｄを覆う強化層１１６の外表面を平坦に研磨してもよい。その他の構成と作用効果は、前述した実施形態と同様である。
【0211】
第２１実施形態
図１３Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。
図１３Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。
【0212】
図１３Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、素子本体４のＸ軸方向に相互に向き合う側面４ｅ，４ｅから上面４ｃにかけて連続して素子本体４を覆う強化層１１６を有する。これにより、素子本体４の曲げ強度を向上させることができ、積層セラミックコンデンサ２の破損を防ぐことができる。
【0213】
図１４Ａは図１３ＡのIIＡ－IIＡ線に沿う断面図である。図１４Ａに示すよう素子本体４の側面４ｅ，４ｅを覆う強化層１１６は、内部電極層１２のＸ軸方向の端部に接触していてもよい。
【0214】
上面４ｃを覆う強化層１１６および側面４ｅ，４ｅを覆う強化層１１６は、素子本体４を形成した後に、端子電極６，８を形成する前に、素子本体４の上面４ｃおよび側面４ｅ，４ｅに形成される。
【0215】
本実施形態の強化層１１６は、フィラーおよび基質を含む。
【0216】
本実施形態の強化層１１６のフィラーの形状は、針状、柱状または板状である。本実施形態では、フィラーの形状は針状であることが好ましい。これにより、より強固な強化層１１６を形成することができる。
【0217】
本実施形態では、フィラーの短軸方向の粒径は、特に制限されない。本実施形態では、フィラーの短軸方向の粒径は、好ましくはが０．１μｍ以上３．０μｍ以下である。
【0218】
本実施形態では、フィラーの短軸方向の粒径が上記の範囲内であることにより、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、上面４ｃを覆う強化層１１６と、上側電極部６ｂ，８ｂとの密着性を高めることができ、その結果、積層セラミックコンデンサ２の耐湿性を高めることができる。本実施形態では、フィラーの短軸方向の粒径は、より好ましくは０．５μｍ以上３．０μｍ以下である。
【0219】
本実施形態では、フィラーの長軸方向の粒径は、特に制限されない。本実施形態では、フィラーの長軸方向の粒径は、好ましくは０．５μｍ以上１５．０μｍ以下である。
【0220】
本実施形態では、フィラーの長軸方向の粒径が上記の範囲内であることにより、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、上面４ｃを覆う強化層１１６と、上側電極部６ｂ，８ｂとの密着性を高めることができ、その結果、積層セラミックコンデンサ２の耐湿性を高めることができる。
【0221】
本実施形態では、フィラーの長軸方向の粒径は、より好ましくは３．０μｍ以上１５．０μｍ以下である。
【0222】
本実施形態では、フィラーの（短軸の粒径／長軸の粒径）×１００で表されるアスペクト比（％）は特に制限されない。本実施形態では、フィラーのアスペクト比が、好ましくは０．７％以上６０％以下である。
【0223】
本実施形態では、フィラーのアスペクト比が上記の範囲内であることにより、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、上面４ｃを覆う強化層１１６と、上側電極部６ｂ，８ｂとの密着性を高めることができ、その結果、積層セラミックコンデンサ２の耐湿性を高めることができる。本実施形態では、フィラーのアスペクト比が、より好ましくは０．７％以上３０％以下である。
【0224】
本実施形態では、フィラーの形状やサイズを上記の通りにする方法は特に制限されない。たとえば、強化層１１６を形成するための強化層用ペーストに、予め上記の形状およびサイズとなっているフィラーを添加する混入型による方法や、フィラーがガラスである場合には、強化層１１６を形成するための強化層用ペーストに所定のガラス原料を含ませておき、焼き付け温度または焼き付け時間を所定の範囲内に設定して焼き付ける析出型による方法が挙げられる。
【0225】
本実施形態では、析出型の方法によりフィラーの形状やサイズを上記の通りにすることが好ましい。本実施形態の析出型の方法の焼き付け温度は、後述する「強化層１１６に含まれるガラス」の軟化点よりも５０℃以上高いことが好ましい。焼き付け温度を高くすることで、ガラスが緻密に焼結する傾向にある。また、本実施形態の析出型の方法の焼き付け温度は、後述する「強化層１１６に含まれるガラス」の軟化点よりも５０℃～８０℃高いことがより好ましい。
【0226】
本実施形態の析出型の方法の焼き付け時間は、０．１時間～２時間であることが好ましい。焼き付け時間を長くすることで、ガラスが緻密に焼結する傾向にある。また、本実施形態の析出型の方法の焼き付け時間は、０．１時間～１時間であることが好ましい。
【0227】
本実施形態では、強化層１１６中のフィラーの含有量は特に制限されない。本実施形態では、強化層１１６中のフィラーの含有量は、好ましくは３０体積％以上８０体積％以下であり、より好ましくは４５体積％以上８０体積％以下である。
【0228】
本実施形態では、強化層１１６中のフィラーの含有量が上記の範囲内であることにより、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、上面４ｃを覆う強化層１１６と、上側電極部６ｂ，８ｂとの密着性を高めることができ、その結果、積層セラミックコンデンサ２の耐湿性を高めることができる。本実施形態では、強化層１１６中のフィラーの含有量が、より好ましくは５５体積％以上８０体積％以下である。
【0229】
本実施形態の強化層１１６を構成するフィラーの材質は、特に制限されない。本実施形態のフィラーの材質は、ガラスまたはアルミナであることが好ましい。これにより、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、上面４ｃを覆う強化層１１６と、上側電極部６ｂ，８ｂとの密着性を高めることができ、その結果、積層セラミックコンデンサ２の耐湿性を高めることができる。
【0230】
本実施形態のフィラーの材質は、ＳｉおよびＡｌのうち少なくともいずれか１つを主成分とするガラスであることが好ましい。なお、主成分とは、ガラス中に３０質量％～７０質量％含まれる成分である。本実施形態のフィラーの材質は、ＳｉおよびＡｌを主成分とするガラスであることがより好ましい。
【0231】
本実施形態のフィラーの材質は、アルカリ金属、アルカリ土類金属、遷移金属、ホウ素を副成分とするガラスであることが好ましい。
【0232】
フィラーの材質がアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる１以上を副成分とするガラスであることにより、上面４ｃを覆う強化層１１６の表面の一部にメッキにより上側電極部６ｂ，８ｂを形成する際に、メッキし易くなる。
【0233】
本実施形態のフィラーの材質であるガラスの副成分として含まれるアルカリ金属は特に制限されない。本実施形態のフィラーの材質であるガラスの副成分として含まれるアルカリ金属は、たとえばＬｉ、Ｎａ、Ｋである。
【0234】
本実施形態のフィラーの材質であるガラスの副成分として含まれるアルカリ土類金属としては、Ｂａ、Ｃａ、Ｓｒが挙げられる。
【0235】
本実施形態の強化層１１６を構成する基質の材質は特に制限されない。本実施形態の基質の材質は、ガラスおよび樹脂のうち少なくともいずれか１つであることが好ましい。本実施形態の基質の材質はガラスであることがより好ましい。
【0236】
たとえば、基質がガラスおよび樹脂を含む場合には、強化層１１６において、ガラス１００質量部に対して、樹脂が１０質量部～４０質量部含まれることが好ましい。
【0237】
本実施形態では、強化層１１６において、ガラス１００質量部に対して、樹脂が１５質量部～３０質量部であることがより好ましい。
【0238】
なお、本実施形態では、強化層１１６を強化層用ペーストにより形成するが、強化層用ペーストに粘性を付与するためにエチルセルロースなどを主成分とする樹脂が含まれている。基質にガラスが含まれ、製造時に脱バインダ処理を行う場合には、強化層用ペースト中のエチルセルロースなどを主成分とする樹脂は焼失するため、製品完成時には含まれない。
【0239】
本実施形態の基質の材質は、ＳｉおよびＡｌのうち少なくともいずれか１つを主成分とするガラスであることがより好ましい。なお、主成分とは、ガラス中に３０質量％～７０質量％含まれる成分である。本実施形態の基質の材質は、ＳｉおよびＡｌを主成分とするガラスであることがさらに好ましい。
【0240】
本実施形態の基質の材質は、アルカリ金属、アルカリ土類金属、遷移金属、ホウ素を副成分とするガラスであることが好ましい。
【0241】
本実施形態の基質の材質であるガラスの副成分として含まれるアルカリ金属は特に制限されない。本実施形態の基質の材質であるガラスの副成分として含まれるアルカリ金属は、たとえばＬｉ、Ｎａ、Ｋである。
【0242】
本実施形態の基質の材質であるガラスの副成分として含まれるアルカリ土類金属としては、Ｂａ、Ｃａ、Ｓｒが挙げられる。
【0243】
本実施形態の基質の材質である樹脂の材質は、特に制限されない。本実施形態の基質の材質である樹脂は、ポリイミド樹脂、エポキシ樹脂である。本実施形態の基質の材質である樹脂は、好ましくはポリイミド樹脂である。本実施形態の基質の材質である樹脂は、１種単独で用いてもよいし、２種以上を併用してもよい。
【0244】
本実施形態では、強化層１１６のフィラーおよび基質の両方がガラスである場合、強化層１１６のフィラーのみがガラスである場合、または基質のみがガラスである場合、各ガラスの組成は制限されない。本実施形態では、強化層１１６のフィラーおよび基質の両方がガラスである場合、強化層１１６のフィラーのみがガラスである場合、または基質のみがガラスである場合、各ガラスの組成は下記の通りであることが好ましい。以下ではこれらのガラスをまとめて、「強化層１１６に含まれるガラス」とする。なお、強化層１１６のフィラーおよび基質の両方がガラスである場合は、フィラーおよび基質に含まれるそれぞれの元素を合計したフィラーおよび基質の全体としての組成である。
【0245】
本実施形態の強化層１１６に含まれるガラスは、第３実施形態の上面強化層１６を構成するガラス成分と同様である。
【0246】
なお、本実施形態の強化層１１６に含まれるガラスは、アルカリ金属、遷移金属およびホウ素を含むことにより、ガラスの軟化点を下げることができ、強化層１１６を構成するフィラーを析出させ易くなる。
【0247】
また、本実施形態の強化層１１６に用いられる遷移金属としては、ＶまたはＺｎであることが好ましい。これにより、上側電極部６ｂ，８ｂとしてメッキを形成し易くなり、また、強化層１１６を構成するフィラーを析出させ易くなる。
【0248】
なお、本実施形態の強化層１１６に含まれるガラスの組成は、後述の上面被覆層１８または端側被覆層１８ｂを構成するガラスと同じであってもよいし、異なっていてもよい。
【0249】
本実施形態の強化層１１６に含まれるガラスを上記のような構成にすることで、所定のフィラーを析出させることができる。その結果、強化層１１６の強度が内側誘電体層１０よりも高くなる。したがって、積層セラミックコンデンサ２の曲げ強度がさらに向上する。また、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図１３Ａ参照）または幅寸法ｘ０（図１４Ａ参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２の特性が、さらに向上する。
【0250】
上記の観点から、（強化層１１６の平均厚み／上側電極部６ｂ，８ｂの平均厚み）×１００の式から求められる強化層１１６の相対厚みは２０％～１３３％であることが好ましく、５０％～１００％であることがより好ましい。
【0251】
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。
【0252】
まず、第１実施形態と同様に素子本体４を得る。次に、たとえば図１６に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成する。ワーク２２を形成した段階で、素子本体４の側面４ｅから上面４ｃにかけて強化層用ペーストを塗布し、焼き付けることにより強化層１１６を形成する。
【0253】
フィラーがガラスであり、基質がガラスである場合、強化層用ペーストは、たとえば上記した強化層１１６を構成する成分を含むガラス原料と、エチルセルロースを主成分とする樹脂と分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。
【0254】
また、フィラーがガラスであり、基質が樹脂である場合、強化層用ペーストは、たとえばフィラーを構成する成分を含むガラスと、所定の樹脂と分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。
【0255】
素子本体４への強化層用ペーストの塗布方法は特に制限されない。素子本体４への強化層用ペーストの塗布方法は、たとえば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。本実施形態では、素子本体４に対して強化層用ペーストを多層塗布することが好ましい。具体的には、強化層用ペーストを一層塗布した後に、乾燥させ、次いで、その上に、さらに強化層用ペーストを塗布し、乾燥させる。この工程を繰り返し、強化層用ペーストの膜を２層～１０層に重ねることが好ましい。これにより、強化層１１６の密度を高めることができ、また、強化層１１６中の空孔（ボイド）を低減することができる。その結果、より強度の高い強化層１１６を得ることができる。
【0256】
さらに、上記の方法により得られた強化層１１６は、上面４ｃを覆う強化層１１６と上側電極部６ｂ，８ｂとの密着性が高いことから、上面４ｃからの耐湿性に優れている。
【0257】
本実施形態の強化層用ペーストが塗布された素子本体４の焼き付け条件は特に限定されず、たとえば、加湿Ｎ２または乾燥Ｎ２の雰囲気において、焼き付けられる。
【0258】
本実施形態では、フィラーがガラスである場合、フィラーを構成するガラスの軟化点より５０℃以上高い温度で焼き付けることにより、針状、柱状または板状のフィラーを得ることができる。本実施形態では、フィラーを構成するガラスの軟化点より５０℃～８０℃高い温度で焼き付けることが好ましい。
【0259】
具体的には、フィラーを構成するガラスの軟化点は６００℃～８５０℃であることが好ましく、焼き付け温度は６５０℃～９３０℃であることが好ましい。また、焼き付け時間は０．１時間～２時間であることが好ましい。
【0260】
次に、保持板３０の貫通孔３２にワーク２２を取り付けて、端子電極６，８の形成を行う。
【0261】
端子電極６，８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離すれば、図１３Ａに示す積層セラミックコンデンサ２が得られる。すなわち、素子本体４の下面４ｄには、端子電極６，８が実質的に形成されていない積層セラミックコンデンサ２が得られる。
【0262】
第２２実施形態
図１３Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第２１実施形態の積層セラミックコンデンサ２と同様である。本実施形態では、一対の上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃを覆う上面被覆層１８が上側電極部６ｂ，８ｂの表面と実質的に面一となるように密着して存在している。本実施形態の上面被覆層１８は、第１実施形態の上面被覆層１８と同様である。
図１３Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第２１実施形態の積層セラミックコンデンサ２と同様である。本実施形態では、一対の上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃを覆う上面被覆層１８が上側電極部６ｂ，８ｂの表面と実質的に面一となるように密着して存在している。本実施形態の上面被覆層１８は、第１実施形態の上面被覆層１８と同様である。
【0263】
本実施形態では端側電極部６ａ，８ａの外面が端側被覆層１８ｂ，１８ｂにより覆われている。本実施形態の端側被覆層１８ｂ，１８ｂは、第１実施形態の端側被覆層１８ｂ，１８ｂと同様である。
【0264】
第２３実施形態
図１３Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第２２実施形態の積層セラミックコンデンサ２ａと同様である。本実施形態では、素子本体４の下面４ｄの全面が強化層１１６で覆われている。
図１３Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第２２実施形態の積層セラミックコンデンサ２ａと同様である。本実施形態では、素子本体４の下面４ｄの全面が強化層１１６で覆われている。
【0265】
ここで「下面４ｄの全面」とは、概ね下面４ｄの全面が覆われているが、多少覆われていない部分を有していてもよいことを意味し、たとえば、（下面４ｄを覆う強化層１１６の面積／下面４ｄの面積）×１００の式から求められる強化層１１６の被覆率が９０％～１００％であればよい。これにより、積層セラミックコンデンサ２ｂが低背化しても、曲げ強度を高めることができる。
【0266】
また、本実施形態の下面４ｄを覆う強化層１１６の厚みと、側面４ｅを覆う強化層１１６の厚みと、上面４ｃを覆う強化層１１６とは相互に同じであってもよいし、異なっていてもよい。
【0267】
本実施形態の下面４ｄを覆う強化層１１６の厚みは特に限定されないが、下面４ｄを覆う強化層１１６の厚みは、上面を覆う強化層１１６の厚みより薄いことが好ましい。これにより、Ｚ軸方向の寸法が大きくなり過ぎず、問題なく実装できる。
【0268】
また、本実施形態では、下面４ｄを覆う強化層１１６の表面は、平坦面である。下面４ｄを覆う強化層１１６の外表面が平坦面であることで、多層基板４０の内部に積層セラミックコンデンサ２ｂを埋め込みやすくなる。また、下面４ｄを覆う強化層１１６の表面である平坦面が実装面に設置される際には、積層セラミックコンデンサ２ｃが実装面に密着して取り付けられ、積層セラミックコンデンサ２ｂの曲げ強度が向上する。
【0269】
下面４ｄを覆う強化層１１６の形成方法は特に制限されない。下面４ｄを覆う強化層１１６は、たとえば、素子本体４に対して、素子本体４ｄの下面４ｄに強化層用ペーストを塗布し、焼き付けることにより形成され、その後、端子電極６，８および端側被覆層１８ｂが形成される。または、端子電極６，８および端側被覆層１８ｂが形成された素子本体４に対して、素子本体４ｄの下面４ｄに強化層用ペーストを塗布し、焼き付けることにより形成されてもよい。焼き付けた後、下面４ｄを覆う強化層１１６の外表面を平坦に研磨してもよい。
【0270】
その他の実施形態
本発明は上記の実施形態に限られず、種々に改変してもよく、または、それぞれの実施形態を組み合わせてもよい。たとえば、図１Ｂ、図２Ｂ、図２Ｃ、図７Ｂ、図８Ｂ、図８Ｃに示す上面強化層１６、図２Ｃ、図８Ｃに示すサイド強化層１６ａおよび／または図７Ｃに示す強化層１１６が、図１３Ａ～図１８に示す強化層１１６であってもよい。具体的には、上面強化層１６、サイド強化層１６ａおよび／または強化層１１６がフィラーおよび基質を含み、フィラーの材質はガラスまたはアルミナであり、フィラーの形状は、針状、柱状または板状であってもよい。
本発明は上記の実施形態に限られず、種々に改変してもよく、または、それぞれの実施形態を組み合わせてもよい。たとえば、図１Ｂ、図２Ｂ、図２Ｃ、図７Ｂ、図８Ｂ、図８Ｃに示す上面強化層１６、図２Ｃ、図８Ｃに示すサイド強化層１６ａおよび／または図７Ｃに示す強化層１１６が、図１３Ａ～図１８に示す強化層１１６であってもよい。具体的には、上面強化層１６、サイド強化層１６ａおよび／または強化層１１６がフィラーおよび基質を含み、フィラーの材質はガラスまたはアルミナであり、フィラーの形状は、針状、柱状または板状であってもよい。
【0271】
第１～第３および第１１～第１３実施形態では、一対の上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃを上面被覆層１８が覆っているが、素子本体４の上面４ｃを上面被覆層１８が覆っていなくてもよい。
【0272】
第３１～第３３実施形態では、強化層１１６は素子本体４の上面４ｃのみに形成されていてもよいし、下面４ｄのみに形成されていてもよいし、側面４ｅのみに形成されていてもよい。また、強化層１１６は一対の側面４ｅ，４ｅの両方に形成されていなくてもよく、片方の側面４ｅのみに形成されていてもよい。
【0273】
また、上記では、フィラーがガラスであり、基質がガラスである場合の焼き付け方法を示したが、フィラーがアルミナである場合の焼き付け方法は以下の通りである。
【0274】
まず、フィラーがアルミナで基質がガラスの場合は、下記の通りである。
【0275】
予め針状、柱状または板状のアルミナを焼き付け後に基質となるガラス原料と共に、強化層用ペーストに含ませておく。そして、この強化層用ペーストを上記と同様に素子本体４に塗布する。
【0276】
強化層用ペーストが塗布された素子本体４の焼き付け条件は、たとえば、加湿Ｎ２または乾燥Ｎ２の雰囲気において、焼き付け温度を６５０℃～９３０℃とし、焼き付け温度保持時間を０．１時間～２時間とする。
【0277】
また、フィラーがアルミナであり、基質が樹脂である場合は、下記の通りである。
【0278】
予め針状、柱状または板状のアルミナを焼き付け後に基質となる樹脂と共に、強化層用ペーストに含ませておく。そして、この強化層用ペーストを上記と同様に素子本体４に塗布する。
【0279】
強化層用ペーストが塗布された素子本体４の焼き付け条件は、たとえば、加湿Ｎ２または乾燥Ｎ２の雰囲気において、焼き付け温度を２５０℃～４５０℃とし、焼き付け温度保持時間を０．１時間～２時間保持とする。以上が、フィラーがアルミナである場合の焼き付け方法の例である。
【0280】
また、図４、図１０および図１６に示すダミーブロック２０の代わりに、一つ以上の素子本体４を配置して接着した場合には、それらの素子本体４には、端側電極部６ａ，８ａとサイド電極部６ｃ，８ｃのみが形成される。すなわち、その場合には、素子本体４の下面４ｄおよび上面４ｃの双方に端子電極６，８が実質的に形成されない端子電極を持つ積層セラミックコンデンサ２が得られる。この積層セラミックコンデンサ２は、素子本体４の下面４ｄおよび上面４ｃの双方に端子電極６，８が実質的に形成されない端子電極を持つため、さらに薄型の積層セラミックコンデンサ２が得られる。
【0281】
被覆層を形成する順番は限定されない。たとえば端側被覆層１８ｂを形成し、上面被覆層１８を形成してもよい。さらに、上面被覆層１８および端側被覆層１８ｂの材質が実質的に同一であれば、上面被覆層１８および端側被覆層１８ｂを同時に形成してもよい。
【0282】
なお、本実施形態の積層セラミックコンデンサ２は、図６、図１２および図１８に示すように回路基板４０ａの上に、ハンダ５０を用いて実装されてもよい。その場合には、積層セラミックコンデンサ２は、Ｚ軸方向の上下が逆に配置され、端子電極６および８の上側電極部６ｂ，８ｂが、図面上で下を向き、ハンダ５０により回路基板４０ａの配線パターン４２ａにそれぞれ接続される。なお、ハンダ５０には、ハンダフィレットが形成され、端子電極６，８の端側電極部６ａ，８ａにもハンダ５０が接触する。
【0283】
上記のそれぞれの実施形態では、積層セラミックコンデンサ２の長手方向をＹ軸方向とし、積層セラミックコンデンサ２の短手方向をＸ軸方向としたが、積層セラミックコンデンサの長手方向をＸ軸方向とし、積層セラミックコンデンサの短手方向をＹ軸方向に設計することもできる。すなわち、向かい合う２つの外部電極６，８の間の距離を、向かい合う２つの側面４ｅ，４ｅの間の距離よりも短くすることができる。この場合、Ｘ軸方向の長さｘ０を、厚みｚ０の３倍以上、好ましくは３００μｍ以上、好ましくは４００μｍ～１２００μｍとすることができる。また、積層セラミックコンデンサのｙ軸方向の幅ｙ０は、厚みｚ０の２倍以上、好ましくは２００μｍ以上、好ましくは２００μｍ～６００μｍとすることができる。
【0284】
また、本発明の積層セラミック電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層（絶縁層）が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、インダクタ、積層三端子フィルタ、圧電素子、ＰＴＣサーミスタ、ＮＴＣサーミスタ、バリスタなどが例示される。
【実施例】
【0285】
以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。
【0286】
［実験１］
試料番号１
下記の通り、試料番号１の積層セラミックコンデンサ２を作製した。
試料番号１
下記の通り、試料番号１の積層セラミックコンデンサ２を作製した。
【0287】
まず、ＢａＴｉＯ３系セラミック粉末：１００質量部と、ポリビニルブチラール樹脂：１０質量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５質量部と、溶媒としてのアルコール：１００質量部とをボールミルで混合してペースト化し、内側グリーンシート用ペーストを得た。
【0288】
また、上記とは別に、Ｎｉ粒子４４．６質量部と、テルピネオール：５２質量部と、エチルセルロース：３質量部と、ベンゾトリアゾール：０．４質量部とを、３本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。
【0289】
上記にて作製した内側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に内側グリーンシートを形成した。次に、内部電極層用ペーストを用いて、内部電極パターン層を所定パターンで形成した後、ＰＥＴフィルムからシートを剥離し、内部電極パターン層を有する内側グリーンシートを得た。
【0290】
このようにして得られた内部電極パターン層を有する内側グリーンシートを交互に積層し、内部積層体を製造した。
【0291】
次に、内部積層体の上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシートを形成し、積層方向に加圧接着してグリーン積層体を得た。外側グリーンシート用ペーストは、内側グリーンシート用ペーストと同様の方法により得た。
【0292】
次に、グリーン積層体を切断してグリーンチップを得た。
【0293】
次に、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、素子本体４を得た。
【0294】
脱バインダ処理条件は、昇温速度６０℃／時間、保持温度：２６０℃、保持時間：８時間、雰囲気：空気中とした。
【0295】
焼成条件は、昇温速度２００℃／時間、保持温度１０００℃～１２００℃とし、温度保持時間を２時間とした。冷却速度は２００℃／時間とした。なお、雰囲気ガスは、加湿したＮ２＋Ｈ２混合ガスとした。
【0296】
アニール条件は、昇温速度：２００℃／時間、保持温度：５００℃～１０００℃、温度保持時間：２時間、冷却速度：２００℃／時間、雰囲気ガス：加湿したＮ２ガスとした。
【0297】
なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。
【0298】
次に、図４に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成して、保持板３０の貫通孔３２にワーク２２を取り付けた。
【0299】
次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００質量部と、有機ビヒクル（エチルセルロース樹脂５質量部をブチルカルビトール９５質量部に溶解したもの）３０質量部、およびブチルカルビトール６質量部とを混練し、ペースト化した端子電極用ペーストを得た。
【0300】
得られた端子電極用ペーストをセラミック焼結体のＹ軸方向の端面にディップにより塗布し、Ｎ２雰囲気で８５０℃にて１０分間焼成して端子電極６，８を形成した。
【0301】
次に、ダミーブロック２０を除去して、二つの素子本体４，４を分離した。
【0302】
次に、軟化点が６００℃であるＳｉ－Ｂ－Ｚｎ－Ｏ系ガラス粉末と、エチルセルロースを主成分とするバインダと分散媒であるターピオネールおよびアセトンとをミキサーで混練し、被覆層用ペーストを調製した。
【0303】
被覆層用ペーストを用いて、端子電極６，８の端側電極部６ａ，８ａの外面に焼き付け前端側被覆層を印刷した。
【0304】
印刷した後、乾燥させたチップに対して、Ｎ２の雰囲気において、７００℃、０．１時間保持し、端側被覆層１８ｂを焼き付けた。
【0305】
積層セラミックコンデンサ２の厚みは、６０μｍであった。また、上側電極部６ｂ，８ｂの厚みは１５μｍであり、端側電極部６ａ，８ａの厚みは１０μｍであり、端側被覆層１８ｂの相対厚みは１００％であった。さらに端側被覆層１８ｂの被覆率は９９％であった。なお、端側被覆層１８ｂの被覆率は端側表面をＳＥＭ観察することにより測定した。
【0306】
試料番号２
試料番号２では、端側被覆層１８ｂを形成しなかった以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号２の仕様を表１に示す。
試料番号２では、端側被覆層１８ｂを形成しなかった以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号２の仕様を表１に示す。
【0307】
試料番号３
試料番号３では、端側被覆層１８ｂの材質をＳｉ－Ａｌ－Ｍ－Ｏ系ガラスに変えた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号３の仕様を表１に示す。
試料番号３では、端側被覆層１８ｂの材質をＳｉ－Ａｌ－Ｍ－Ｏ系ガラスに変えた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号３の仕様を表１に示す。
【0308】
試料番号４
試料番号４では、端側被覆層１８ｂの材質をポリイミド樹脂に変えて、端側被覆層１８ｂの被覆率を９６％に変えた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号４の仕様を表１に示す。
試料番号４では、端側被覆層１８ｂの材質をポリイミド樹脂に変えて、端側被覆層１８ｂの被覆率を９６％に変えた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号４の仕様を表１に示す。
【0309】
試料番号５
試料番号５では、端側被覆層１８ｂの被覆率を９０％に変えた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号５の仕様を表１に示す。
試料番号５では、端側被覆層１８ｂの被覆率を９０％に変えた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号５の仕様を表１に示す。
【0310】
試料番号６および７
試料番号６および７では、端側被覆層１８ｂの相対厚みを表１に記載の通り変えた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号６および７の仕様を表１に示す。
試料番号６および７では、端側被覆層１８ｂの相対厚みを表１に記載の通り変えた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号６および７の仕様を表１に示す。
【0311】
試料番号８
試料番号８では、上面被覆層１８を形成する工程を設けた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号８では、端側被覆層１８ｂを形成した後に、上面被覆層１８を形成し、上面被覆層１８は端側被覆層１８ｂと同様にして形成し、上側電極部６ｂ，８ｂの表面、上面被覆層１８の表面および端側被覆層１８ｂのＺ軸方向の端部が実質的に面一になるように研磨し積層セラミックコンデンサ２を得た。なお、上面被覆層１８の相対厚みは９０～１１０％であった。試料番号８の仕様を表１に示す。
試料番号８では、上面被覆層１８を形成する工程を設けた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号８では、端側被覆層１８ｂを形成した後に、上面被覆層１８を形成し、上面被覆層１８は端側被覆層１８ｂと同様にして形成し、上側電極部６ｂ，８ｂの表面、上面被覆層１８の表面および端側被覆層１８ｂのＺ軸方向の端部が実質的に面一になるように研磨し積層セラミックコンデンサ２を得た。なお、上面被覆層１８の相対厚みは９０～１１０％であった。試料番号８の仕様を表１に示す。
【0312】
＜耐湿負荷試験後の絶縁性ＩＲ＞
得られた積層セラミックコンデンサ２を酸性液に浸漬した後、１２１℃９５％ＲＨ／２０ｈｒｓ／６．３Ｖ印加し、絶縁抵抗値を測定した。試料番号２の絶縁抵抗値を１００％としたときの各試料の相対値を表１に示す。なお、試料番号２の絶縁抵抗値は１×１０１０Ωであった。
得られた積層セラミックコンデンサ２を酸性液に浸漬した後、１２１℃９５％ＲＨ／２０ｈｒｓ／６．３Ｖ印加し、絶縁抵抗値を測定した。試料番号２の絶縁抵抗値を１００％としたときの各試料の相対値を表１に示す。なお、試料番号２の絶縁抵抗値は１×１０１０Ωであった。
【0313】
＜３点曲げ強度＞
得られた積層セラミックコンデンサ２に対して、測定器（商品名：５５４３、Ｉｎｓｔｒｏｎ社製）を用いて３点曲げ強度を測定した。測定時に試験片を支える２点間の治具距離は４００μｍとし、測定速度は０．５ｍｍ／ｍｉｎとし、、試験数１０個で測定して得られた値の平均値（単位：ＭＰａ）を測定した。試料番号２の３点曲げ強度を１００％としたときの各試料の相対値を表１に示す。なお、試料番号２の３点曲げ強度は２００ＭＰａであった。
得られた積層セラミックコンデンサ２に対して、測定器（商品名：５５４３、Ｉｎｓｔｒｏｎ社製）を用いて３点曲げ強度を測定した。測定時に試験片を支える２点間の治具距離は４００μｍとし、測定速度は０．５ｍｍ／ｍｉｎとし、、試験数１０個で測定して得られた値の平均値（単位：ＭＰａ）を測定した。試料番号２の３点曲げ強度を１００％としたときの各試料の相対値を表１に示す。なお、試料番号２の３点曲げ強度は２００ＭＰａであった。
【0314】
【表1】
【0315】
表１より、端側電極部の外面が端側被覆層で覆われている場合（試料番号１）は、端側電極部の外面が端側被覆層で覆われていない場合（試料番号２）に比べて、耐湿負荷試験後の絶縁性ＩＲが良好であり、３点曲げ強度が良好であることが確認できた。
【0316】
表１より、端側被覆層の材質をＳｉ－Ａｌ－Ｍ－Ｏ系ガラスにした場合（試料番号３）および端側被覆層の材質をポリイミド樹脂にした場合（試料番号４）でも、耐湿負荷試験後の絶縁性ＩＲおよび３点曲げ強度が良好であることが確認できた。
【0317】
表１より、端側被覆層の被覆率が９０％超の場合（試料番号１、３および４）は、端側被覆層の被覆率が９０％の場合（試料番号５）に比べて、耐湿負荷試験後の絶縁性ＩＲが良好であることが確認できた。
【0318】
表１より、端側被覆層の相対厚みが２０～５００％の場合（試料番号１、６および７）は、端側電極部の外面が端側被覆層で覆われていない場合（試料番号２）に比べて、耐湿負荷試験後の絶縁性ＩＲおよび３点曲げ強度が良好であることが確認できた。
【0319】
表１より、端側被覆層に加えて上面被覆層を有する場合（試料番号８）は、３点曲げ強度がより良好になることが確認できた。
【0320】
［実験２］
試料番号１０１
下記の通り、試料番号１０１の積層セラミックコンデンサ２を作製した。
試料番号１０１
下記の通り、試料番号１０１の積層セラミックコンデンサ２を作製した。
【0321】
まず、実験１と同様にして素子本体４を得た。次に、図１０Ａに示すように、レジスト膜６０が所定パターンで形成してある素子本体４の表面に導電性金属膜５をスパッタリング装置で成膜した。導電性金属膜５の種類は、表１１に示す。図８Ａ３に示すように、金属膜５が素子本体４の表面の凹凸の凹部を埋める金属膜５の被覆面積割合は、表１１に示すように、２０％であった。
【0322】
その後に、レジスト膜６０を除去して、図１０Ｂに示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成して、保持板３０の貫通孔３２にワーク２２を取り付けた。
【0323】
次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００質量部と、有機ビヒクル（エチルセルロース樹脂５質量部をブチルカルビトール９５質量部に溶解したもの）３０質量部、およびブチルカルビトール６質量部とを混練し、ペースト化した端子電極用ペーストを得た。
【0324】
得られた端子電極用ペーストをセラミック焼結体のＹ軸方向の端面にディップにより塗布し、Ｎ２ 雰囲気で８５０℃にて１０分間焼成して、素子本体４の導電性金属膜５の表面に端子電極６，８を形成した。
【0325】
次に、ダミーブロック２０を除去して、二つの素子本体４，４を分離した。
【0326】
次に、軟化点が６００℃であるＳｉ－Ｂ－Ｚｎ－Ｏ系ガラス粉末と、エチルセルロースを主成分とするバインダと分散媒であるターピオネールおよびアセトンとをミキサーで混練し、被覆層用ペーストを調製した。
【0327】
被覆層用ペーストを用いて、端子電極６，８の端側電極部６ａ，８ａの外面に焼き付け前端側被覆層を印刷した。
【0328】
印刷した後、乾燥させたチップに対して、Ｎ２ の雰囲気において、７００℃、０．１時間保持し、端側被覆層１８ｂを焼き付けた。端側被覆層の材質は、表１１に示す。
【0329】
積層セラミックコンデンサ２の厚みは、６０μｍであった。また、上側電極部６ｂ，８ｂの厚みは１５μｍであり、端側電極部６ａ，８ａの厚みは１０μｍであり、端側被覆層１８ｂの相対厚みは１００％であった。さらに端側被覆層１８ｂの被覆率は９９％であった。なお、端側被覆層１８ｂの被覆率は端側表面をＳＥＭ観察することにより測定した。
【0330】
試料番号１０２
試料番号１０２では、スパッタリング時間を長く設定し、金属膜５の被覆率を７０％にし、端側被覆層１８ｂを形成しなかった以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０２の仕様を表１１に示す。
試料番号１０２では、スパッタリング時間を長く設定し、金属膜５の被覆率を７０％にし、端側被覆層１８ｂを形成しなかった以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０２の仕様を表１１に示す。
【0331】
試料番号１０３
試料番号１０３では、スパッタリング時間を長く設定し、金属膜５の被覆率を５０％にすると共に、端側被覆層１８ｂの材質をＳｉ－Ａｌ－Ｃａ－Ｏ系ガラスに変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０３の仕様を表１１に示す。
試料番号１０３では、スパッタリング時間を長く設定し、金属膜５の被覆率を５０％にすると共に、端側被覆層１８ｂの材質をＳｉ－Ａｌ－Ｃａ－Ｏ系ガラスに変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０３の仕様を表１１に示す。
【0332】
試料番号１０４
試料番号１０４では、スパッタリング時間を長く設定し、金属膜５の被覆率を５０％にすると共に、端側被覆層１８ｂの材質をポリイミド樹脂に変えて、端側被覆層１８ｂの被覆率を９６％に変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０４の仕様を表１１に示す。
試料番号１０４では、スパッタリング時間を長く設定し、金属膜５の被覆率を５０％にすると共に、端側被覆層１８ｂの材質をポリイミド樹脂に変えて、端側被覆層１８ｂの被覆率を９６％に変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０４の仕様を表１１に示す。
【0333】
試料番号１０５
試料番号１０５では、スパッタリング時間を長く設定し、金属膜５の被覆率を７０％にすると共に、端側被覆層１８ｂの被覆率を９０％に変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０５の仕様を表１１に示す。
試料番号１０５では、スパッタリング時間を長く設定し、金属膜５の被覆率を７０％にすると共に、端側被覆層１８ｂの被覆率を９０％に変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０５の仕様を表１１に示す。
【0334】
試料番号１０６および１０７
試料番号１０６および１０７では、スパッタリング時間を長く設定し、金属膜５の被覆率を７０％にすると共に、端側被覆層１８ｂの相対厚みを表１１に記載の通り変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０６および１０７の仕様を表１１に示す。
試料番号１０６および１０７では、スパッタリング時間を長く設定し、金属膜５の被覆率を７０％にすると共に、端側被覆層１８ｂの相対厚みを表１１に記載の通り変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０６および１０７の仕様を表１１に示す。
【0335】
試料番号１０８
試料番号１０８では、スパッタリング時間を長く設定し、金属膜５の被覆率を５０％にすると共に、上面被覆層１８を形成する工程を設けた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０８では、端側被覆層１８ｂを形成した後に、上面被覆層１８を形成し、上面被覆層１８は端側被覆層１８ｂと同様にして形成し、上側電極部６ｂ，８ｂの表面、上面被覆層１８の表面および端側被覆層１８ｂのＺ軸方向の端部が実質的に面一になるように研磨し積層セラミックコンデンサ２を得た。なお、上面被覆層１８の相対厚みは９０～１１０％であった。試料番号１０８の仕様を表１１に示す。
試料番号１０８では、スパッタリング時間を長く設定し、金属膜５の被覆率を５０％にすると共に、上面被覆層１８を形成する工程を設けた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１０８では、端側被覆層１８ｂを形成した後に、上面被覆層１８を形成し、上面被覆層１８は端側被覆層１８ｂと同様にして形成し、上側電極部６ｂ，８ｂの表面、上面被覆層１８の表面および端側被覆層１８ｂのＺ軸方向の端部が実質的に面一になるように研磨し積層セラミックコンデンサ２を得た。なお、上面被覆層１８の相対厚みは９０～１１０％であった。試料番号１０８の仕様を表１１に示す。
【0336】
試料番号１０９～１１４
試料番号１０９～１１４では、金属膜５の種類を、Ｐｔから表１１に示す金属に変えた以外は、試料番号１０３と同様にして積層セラミックコンデンサ２を作製した。試料番号１０９～１１４の仕様を表１１に示す。なお、試料番号１１１では、端側被覆層の材質も変えている。
試料番号１０９～１１４では、金属膜５の種類を、Ｐｔから表１１に示す金属に変えた以外は、試料番号１０３と同様にして積層セラミックコンデンサ２を作製した。試料番号１０９～１１４の仕様を表１１に示す。なお、試料番号１１１では、端側被覆層の材質も変えている。
【0337】
試料番号１１５
試料番号１１５では、スパッタリング時間を短く設定し、金属膜５の被覆率を１０％にすると共に、端側被覆層１８ｂの被覆率を９０％に変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１５の仕様を表１１に示す。
試料番号１１５では、スパッタリング時間を短く設定し、金属膜５の被覆率を１０％にすると共に、端側被覆層１８ｂの被覆率を９０％に変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１５の仕様を表１１に示す。
【0338】
試料番号１１６
試料番号１１６では、スパッタリング時間を長く設定し、金属膜５の被覆率を９０％にすると共に、端側被覆層１８ｂの被覆率を９０％に変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１６の仕様を表１１に示す。
試料番号１１６では、スパッタリング時間を長く設定し、金属膜５の被覆率を９０％にすると共に、端側被覆層１８ｂの被覆率を９０％に変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１６の仕様を表１１に示す。
【0339】
試料番号１１７
試料番号１１７では、金属膜５を成膜しないと共に、端側被覆層１８ｂの被覆率を９０％に変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１７の仕様を表１１に示す。
試料番号１１７では、金属膜５を成膜しないと共に、端側被覆層１８ｂの被覆率を９０％に変えた以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１７の仕様を表１１に示す。
【0340】
試料番号１１８
試料番号１１８では、金属膜５を成膜しないと共に、端側被覆層１８ｂを形成しない以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１８の仕様を表１１に示す。
試料番号１１８では、金属膜５を成膜しないと共に、端側被覆層１８ｂを形成しない以外は、試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１８の仕様を表１１に示す。
【0341】
＜耐湿負荷試験後の絶縁性ＩＲ＞
得られた積層セラミックコンデンサ２を酸性液に浸漬した後、１２１℃９５％ＲＨ／２０ｈｒｓ／６．３Ｖ印加し、絶縁抵抗値を測定した。試料番号１０１の絶縁抵抗値を１００％としたときの各試料の相対値を表１１に示す。なお、試料番号１０１の絶縁抵抗値は１×１０１０Ωであった。
得られた積層セラミックコンデンサ２を酸性液に浸漬した後、１２１℃９５％ＲＨ／２０ｈｒｓ／６．３Ｖ印加し、絶縁抵抗値を測定した。試料番号１０１の絶縁抵抗値を１００％としたときの各試料の相対値を表１１に示す。なお、試料番号１０１の絶縁抵抗値は１×１０１０Ωであった。
【0342】
＜サイクル試験後の絶縁性ＩＲ（熱衝撃後ＩＲ）＞
得られた積層セラミックコンデンサ２を、気槽－５５℃での１０分保持、１２５℃までの昇温を５分、その後気槽１２５℃での１０分保持、－５５℃までの降温を５分の一連の繰り返し試験を２０００サイクル実施した。この処理を行った２０個のコンデンサ試料を準備した。これらのコンデンサに対して、絶縁抵抗計（アドバンテスト社製Ｒ８３４０Ａ）を用いて、２０℃において６．３Ｖの直流電圧を１０秒印加し、印加後２０秒放置し、絶縁抵抗ＩＲ（絶縁抵抗値）を測定した。試料番号１０１の絶縁抵抗ＩＲを１００％としたときの各試料の相対値を表１１に示す。なお、試料番号１０１の絶縁抵抗ＩＲは１．０×１０＾１０Ωであった。
得られた積層セラミックコンデンサ２を、気槽－５５℃での１０分保持、１２５℃までの昇温を５分、その後気槽１２５℃での１０分保持、－５５℃までの降温を５分の一連の繰り返し試験を２０００サイクル実施した。この処理を行った２０個のコンデンサ試料を準備した。これらのコンデンサに対して、絶縁抵抗計（アドバンテスト社製Ｒ８３４０Ａ）を用いて、２０℃において６．３Ｖの直流電圧を１０秒印加し、印加後２０秒放置し、絶縁抵抗ＩＲ（絶縁抵抗値）を測定した。試料番号１０１の絶縁抵抗ＩＲを１００％としたときの各試料の相対値を表１１に示す。なお、試料番号１０１の絶縁抵抗ＩＲは１．０×１０＾１０Ωであった。
【0343】
＜３点曲げ強度＞
３点曲げ強度は実験１と同様に測定した。試料番号１０２の３点曲げ強度を１００％としたときの各試料の相対値を表１１に示す。なお、試料番号１０２の３点曲げ強度は２００ＭＰａであった。
３点曲げ強度は実験１と同様に測定した。試料番号１０２の３点曲げ強度を１００％としたときの各試料の相対値を表１１に示す。なお、試料番号１０２の３点曲げ強度は２００ＭＰａであった。
【0344】
【表11】
【0345】
表１１より、導電性金属膜が形成され、しかも端側電極部の外面が端側被覆層で覆われている場合（試料番号１０１）は、導電性金属膜が形成されず、端側電極部の外面が端側被覆層で覆われていない場合（試料番号１１８）に比べて、耐湿負荷試験後の絶縁性ＩＲとサイクル試験後の絶縁性ＩＲが共に良好であり、３点曲げ強度が良好であることが確認できた。
【0346】
また、表１１より、導電性金属膜が形成される場合（試料番号１０２）には、導電性金属膜が形成されない場合（試料番号１１８）に比べて、耐湿負荷試験後の絶縁性ＩＲとサイクル試験後の絶縁性ＩＲが共に良好であることが確認できた。
【0347】
表１１より、端側被覆層の材質をＳｉ－Ａｌ－Ｃａ－Ｏ系ガラスにした場合（試料番号１０３）および端側被覆層の材質をポリイミド樹脂にした場合（試料番号１０４）でも、試料番号１１８に比べて、耐湿負荷試験後の絶縁性ＩＲ、サイクル試験後の絶縁性ＩＲおよび３点曲げ強度が良好であることが確認できた。
【0348】
表１１より、端側被覆層の被覆率が９０％超の場合（試料番号１０１、１０３および１０４）は、端側被覆層の被覆率が９０％の場合（試料番号１０５）に比べて、耐湿負荷試験後の絶縁性ＩＲとサイクル試験後の絶縁性ＩＲが共に良好であることが確認できた。
【0349】
表１１より、端側被覆層の相対厚みが２０～５００％の場合（試料番号１０１、１０６および１０７）は、端側電極部の外面が端側被覆層で覆われていない場合（試料番号１１８）に比べて、耐湿負荷試験後の絶縁性ＩＲ、サイクル試験後の絶縁性ＩＲおよび３点曲げ強度が良好であることが確認できた。
【0350】
表１１より、端側被覆層に加えて上面被覆層を有する場合（試料番号１０８）は、３点曲げ強度がより良好になることが確認できた。
【0351】
表１１より、導電性金属膜の種類を、Ｐｔ（試料番号１０３）から、Ｒｕ，Ｒｈ，Ｒｅ，Ｉｒ，Ｐｄ（試料番号１０９～１１４）に変えても、同様な結果が得られることが確認できた。また、端側被覆層のガラスの種類を変えて（試料番号１０９と１１１）も、同様な結果が得られることが確認できた。
【0352】
表１１より、導電性金属膜の被覆面積割合を１０および９０％の範囲内（試料番号１１５および１１６）であれば、導電性金属膜が形成されない場合（試料番号１１７）に比較して、耐湿負荷試験後の絶縁性ＩＲとサイクル試験後の絶縁性ＩＲが共に向上することが確認できた。
【0353】
［実験３］
＜製造例１＞
試料番号２０１
下記の通り、試料番号２０１の積層セラミックコンデンサ２を作製した。
＜製造例１＞
試料番号２０１
下記の通り、試料番号２０１の積層セラミックコンデンサ２を作製した。
【0354】
実験１と同様に、図１６に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を形成した。
【0355】
次に、下記の方法により、上面４ｃを覆う強化層１１６を形成した。
【0356】
Ｓｉ－Ａｌ－Ｃａ－Ｚｎ－Ｏ系ガラス１００質量部、エチルセルロースを主成分とする樹脂１０質量部、分散媒であるターピネオール３５質量部およびアセトン２０質量部とをミキサーで混練し、強化層用ペーストを準備した。
【0357】
ワーク２２の素子本体４のＺ軸に垂直な上面４ｃの全面に強化層用ペーストをディップにより塗布した後、乾燥させてチップを得た。次に、チップに対して、加湿Ｎ２の雰囲気において、８５０℃、０．１時間保持し、上面４ｃに強化層１１６を焼き付けた。
【0358】
次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００質量部と、有機ビヒクル（エチルセルロース樹脂５質量部をブチルカルビトール９５質量部に溶解したもの）３０質量部、およびブチルカルビトール６質量部とを混練し、ペースト化した端子電極用ペーストを得た。
【0359】
得られた端子電極用ペーストをセラミック焼結体のＹ軸方向の端面にディップにより塗布し、Ｎ２雰囲気で８５０℃にて１０分間焼成して端子電極６，８を形成した。
【0360】
次に、ダミーブロック２０を除去して、二つの素子本体４，４を分離した。
【0361】
積層セラミックコンデンサ２の仕様を表１に示す。積層セラミックコンデンサ２の厚みは８０μｍであった。また、上側電極部６ｂ，８ｂの厚みは１５μｍであり、端側電極部６ａ，８ａの厚みは１０μｍであり、上面４ｃを覆う強化層１１６の相対厚みは２０％であった。
【0362】
試料番号２０２～２０９、２１５～２２０
上面４ｃを覆う強化層１１６のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および焼き付け時間を表２１または表２２に記載の通り変化させた以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表２１または表２２に示す。
上面４ｃを覆う強化層１１６のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および焼き付け時間を表２１または表２２に記載の通り変化させた以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表２１または表２２に示す。
【0363】
試料番号２１０
上面４ｃを覆う強化層１１６を形成する際に、板状のアルミナと、Ｓｉ－Ａｌ－Ｚｎ－Ｏ系ガラスと、エチルセルロースを主成分とする樹脂と、分散媒であるターピネオールおよびアセトンとをミキサーで混練し、強化層用ペーストを準備し、強化層用ペーストの焼き付け温度および焼き付け時間を表２１に記載の通りとした以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表２１に示す。
上面４ｃを覆う強化層１１６を形成する際に、板状のアルミナと、Ｓｉ－Ａｌ－Ｚｎ－Ｏ系ガラスと、エチルセルロースを主成分とする樹脂と、分散媒であるターピネオールおよびアセトンとをミキサーで混練し、強化層用ペーストを準備し、強化層用ペーストの焼き付け温度および焼き付け時間を表２１に記載の通りとした以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表２１に示す。
【0364】
試料番号２１１
上面４ｃを覆う強化層１１６を形成する際に、強化層用ペーストに板状のアルミナに変えて柱状のアルミナ加えた以外は、試料番号２１０と同様にして積層セラミックコンデンサを得た。仕様を表２２に示す。
上面４ｃを覆う強化層１１６を形成する際に、強化層用ペーストに板状のアルミナに変えて柱状のアルミナ加えた以外は、試料番号２１０と同様にして積層セラミックコンデンサを得た。仕様を表２２に示す。
【0365】
試料番号２１２
上面４ｃを覆う強化層１１６を形成する際に、Ｓｉ－Ａｌ－Ｃａ－Ｚｎ－Ｌｉ－Ｂ－Ｏ系ガラスと、ポリイミド樹脂と、分散媒であるターピネオールおよびアセトンとをミキサーで混練し、強化層用ペーストを準備し、強化層用ペーストの焼き付け温度および焼き付け時間を表２２に記載の通りとした以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表２２に示す。
上面４ｃを覆う強化層１１６を形成する際に、Ｓｉ－Ａｌ－Ｃａ－Ｚｎ－Ｌｉ－Ｂ－Ｏ系ガラスと、ポリイミド樹脂と、分散媒であるターピネオールおよびアセトンとをミキサーで混練し、強化層用ペーストを準備し、強化層用ペーストの焼き付け温度および焼き付け時間を表２２に記載の通りとした以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表２２に示す。
【0366】
試料番号２１３
上面４ｃを覆う強化層１１６を形成する際に、強化層用ペーストに、Ｓｉ－Ａｌ－Ｃａ－Ｚｎ－Ｌｉ－Ｂ－Ｏ系ガラスに変えて、板状アルミナを加えて、強化層用ペーストの焼き付け温度および焼き付け時間を表２２に記載の通りとした以外は、試料番号２１２と同様にして積層セラミックコンデンサを得た。仕様を表２２に示す。
上面４ｃを覆う強化層１１６を形成する際に、強化層用ペーストに、Ｓｉ－Ａｌ－Ｃａ－Ｚｎ－Ｌｉ－Ｂ－Ｏ系ガラスに変えて、板状アルミナを加えて、強化層用ペーストの焼き付け温度および焼き付け時間を表２２に記載の通りとした以外は、試料番号２１２と同様にして積層セラミックコンデンサを得た。仕様を表２２に示す。
【0367】
試料番号２１４
上面４ｃを覆う強化層を形成する際に、強化層用ペーストに板状のアルミナに変えて柱状のアルミナを加えた以外は、試料番号２１３と同様にして積層セラミックコンデンサを得た。仕様を表２２に示す。
上面４ｃを覆う強化層を形成する際に、強化層用ペーストに板状のアルミナに変えて柱状のアルミナを加えた以外は、試料番号２１３と同様にして積層セラミックコンデンサを得た。仕様を表２２に示す。
【0368】
試料番号２２１
上面４ｃを覆う強化層１１６を形成しなかった以外は試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表２２に示す。
上面４ｃを覆う強化層１１６を形成しなかった以外は試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表２２に示す。
【0369】
＜製造例２＞
試料番号２３１～２３９、２４５～２５０
下記の方法により、上面被覆層１８および端側被覆層を設けて、強化層１１６のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および焼き付け時間を表２３または表２４に記載の通り変化させた以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表２３または表２４に示す。
試料番号２３１～２３９、２４５～２５０
下記の方法により、上面被覆層１８および端側被覆層を設けて、強化層１１６のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および焼き付け時間を表２３または表２４に記載の通り変化させた以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表２３または表２４に示す。
【0370】
上面被覆層および端側被覆層を形成する方法は下記の通りとした。
まず、製造例１の方法により、ダミーブロックを除去して二つの素子本体４，４を分離して、端子電極６，８が形成された素子本体を準備した。
まず、製造例１の方法により、ダミーブロックを除去して二つの素子本体４，４を分離して、端子電極６，８が形成された素子本体を準備した。
【0371】
次に、軟化点が６００℃であるＳｉ－Ｂ－Ｚｎ－Ｏ系ガラス粉末、エチルセルロースを主成分とするバインダ、分散媒であるターピネオールおよびアセトンをミキサーで混練し、被覆層用ペーストを調製した。
【0372】
被覆層用ペーストを用いて、端子電極６，８の端側電極部６ａ，８ａの外面に焼き付け前端側被覆層を印刷した。
【0373】
次に、上記の被覆層用ペーストを用いて、上側電極部６ｂ，８ｂの間に焼き付け前端側被覆層を印刷した。
【0374】
印刷した後、乾燥させたチップに対して、Ｎ２の雰囲気において、６５０℃、０．１時間保持し、端側被覆層１８ｂと上面被覆層１８を焼き付けた。
【0375】
上側電極部６ｂ，８ｂの表面、上面被覆層１８の表面および端側被覆層１８ｂのＺ軸方向の端部が面一になるように研磨し、積層セラミックコンデンサを得た。
【0376】
端側被覆層１８ｂの相対厚みは１００％であり、端側被覆層の被覆率は９９％であり、上面被覆層の相対厚みは９０％～１１０％であった。なお、端側被覆層の被覆率は端側表面をＳＥＭ観察することにより測定した。
【0377】
試料番号２４０
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１０と同様にして積層セラミックコンデンサを得た。仕様を表２３に示す。
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１０と同様にして積層セラミックコンデンサを得た。仕様を表２３に示す。
【0378】
試料番号２４１
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１１と同様にして積層セラミックコンデンサを得た。仕様を表２４に示す。
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１１と同様にして積層セラミックコンデンサを得た。仕様を表２４に示す。
【0379】
試料番号２４２
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１２と同様にして積層セラミックコンデンサを得た。仕様を表２４に示す。
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１２と同様にして積層セラミックコンデンサを得た。仕様を表２４に示す。
【0380】
試料番号２４３
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１３と同様にして積層セラミックコンデンサを得た。仕様を表２４に示す。
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１３と同様にして積層セラミックコンデンサを得た。仕様を表２４に示す。
【0381】
試料番号２４４
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１４と同様にして積層セラミックコンデンサを得た仕様を表２４に示す。
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１４と同様にして積層セラミックコンデンサを得た仕様を表２４に示す。
【0382】
＜製造例３＞
試料番号２５１～２７０
強化層１１６を上面４ｃに形成せず、下面４ｄを覆う強化層１１６を設けて、下面４ｄを覆う強化層１１６のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および時間を表２５または表２６に記載の通り変化させた以外は、試料番号２３１と同様にして積層セラミックコンデンサを得た。仕様を表２５に示す。
試料番号２５１～２７０
強化層１１６を上面４ｃに形成せず、下面４ｄを覆う強化層１１６を設けて、下面４ｄを覆う強化層１１６のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および時間を表２５または表２６に記載の通り変化させた以外は、試料番号２３１と同様にして積層セラミックコンデンサを得た。仕様を表２５に示す。
【0383】
下面４ｄを覆う強化層１１６を形成する方法は下記の通りとした。まず、素子本体４のＺ軸に垂直な下面４ｄの全面に強化層用ペーストをディップにより塗布した後、乾燥させてチップを得た。次に、チップに対して、表２５または表２６に記載の焼き付け温度および焼き付け時間にて、下面４ｄを覆う強化層１１６を焼き付けた。下面４ｄを覆う強化層１１６が焼き付けられた素子本体４に対して、製造例２の方法により、端子電極６，８、端側被覆層１８ｂ、上面被覆層１８を形成した。
【0384】
端子電極６，８の下面４ｄ側のＺ軸方向端部、端側被覆層１８ｂの下面４ｄ側のＺ軸方向端部および下面４ｄを覆う強化層１１６の外表面が平坦になるように研磨して、積層セラミックコンデンサを得た。
【0385】
試料番号２６０
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４０と同様にして積層セラミックコンデンサを得た。仕様を表２５に示す。
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４０と同様にして積層セラミックコンデンサを得た。仕様を表２５に示す。
【0386】
試料番号２６１
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４１と同様にして積層セラミックコンデンサを得た。仕様を表２６に示す。
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４１と同様にして積層セラミックコンデンサを得た。仕様を表２６に示す。
【0387】
試料番号２６２
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４２と同様にして積層セラミックコンデンサを得た。仕様を表２６に示す。
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４２と同様にして積層セラミックコンデンサを得た。仕様を表２６に示す。
【0388】
試料番号２６３
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４３と同様にして積層セラミックコンデンサを得た。仕様を表２６に示す。
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４３と同様にして積層セラミックコンデンサを得た。仕様を表２６に示す。
【0389】
試料番号２６４
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４４と同様にして積層セラミックコンデンサを得た。仕様を表２６に示す。
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４４と同様にして積層セラミックコンデンサを得た。仕様を表２６に示す。
【0390】
＜３点曲げ強度＞
３点曲げ強度は実験１と同様に測定した。試料番号２２１の３点曲げ強度を１００％としたときの各試料の相対値を表２１～表２６に示す。なお、試料番号２２１の３点曲げ強度は２００ＭＰａであった。
３点曲げ強度は実験１と同様に測定した。試料番号２２１の３点曲げ強度を１００％としたときの各試料の相対値を表２１～表２６に示す。なお、試料番号２２１の３点曲げ強度は２００ＭＰａであった。
【0391】
＜サイクル試験後の絶縁性ＩＲ（熱衝撃後ＩＲ）＞
実験２と同様にして、絶縁抵抗ＩＲ（絶縁抵抗値）を測定した。試料番号２２１の絶縁抵抗ＩＲを１００％としたときの各試料の相対値を表２１～表２６に示す。なお、試料番号２２１の絶縁抵抗ＩＲは７．７×１０＾９Ωであった。
実験２と同様にして、絶縁抵抗ＩＲ（絶縁抵抗値）を測定した。試料番号２２１の絶縁抵抗ＩＲを１００％としたときの各試料の相対値を表２１～表２６に示す。なお、試料番号２２１の絶縁抵抗ＩＲは７．７×１０＾９Ωであった。
【0392】
【表21】
【0393】
【表22】
【0394】
【表23】
【0395】
【表24】
【0396】
【表25】
【0397】
【表26】
【0398】
表２１および表２２より、上面を覆う強化層を有する場合（試料番号２０１～２２０）は、上面を覆う強化層を有していない場合（試料番号２２１）に比べて３点曲げ強度が高いことが確認できた。
【0399】
表２１および表２２より、上面を覆う強化層を有する場合（試料番号２０１～２２０）は、上面を覆う強化層を有していない場合（試料番号２２１）に比べて、熱衝撃後のＩＲが良好であることが確認できた。これにより、上面を覆う強化層を有する場合（試料番号２０１～２２０）は、上面を覆う強化層を有していない場合に比べて上面電極部と上面を覆う強化層との密着性が高いことが確認できた。
【0400】
表２１～表２４より、上面被覆層および端側被覆層を有する場合（試料番号２３１～２５０）は、上面被覆層および端側被覆層を有していない場合（試料番号２０１～２２０）に比べて、３点曲げ強度が高いことが確認できた。
【0401】
表２５および表２６より、下面を覆う強化層を有する場合（試料番号２３１～２５０）は、下面を覆う強化層を有していない場合（試料番号２２１）に比べて、３点曲げ強度が高いことが確認できた。
【符号の説明】
【0402】
２，２ａ，２ｂ，２ｃ… 積層セラミックコンデンサ
４… 素子本体
４ａ，４ｂ… 引出端
４ｃ… 上面
４ｄ… 下面
４ｅ… 側面
５… 導電性金属膜
５ａ… 内側端
６… 第１端子電極
６ａ… 端側電極部
６ｂ… 上側電極部
６ｃ… サイド電極部
８… 第２端子電極
８ａ… 端側電極部
８ｂ… 上側電極部
８ｃ… サイド電極部
１０… 内側誘電体層
１１… 外装領域
１２… 内部電極層
１２ａ，１２ｂ… 引出部
１３… 内装領域
１４… サイドギャップ領域
１１６… 強化層
１６… 上面強化層
１６ａ… サイド強化層
１８… 上面被覆層
１８ａ… サイド被覆層
１８ｂ… 端側被覆層
１８ｃ… 下面被覆層
２０… ダミーブロック
２２… ワーク
３０… 保持板
３２… 貫通孔
４０… 多層基板
４０ａ… 回路基板
４２，４２ａ… 配線パターン
５０… ハンダ
６０… レジスト膜
６２… 設置台
４… 素子本体
４ａ，４ｂ… 引出端
４ｃ… 上面
４ｄ… 下面
４ｅ… 側面
５… 導電性金属膜
５ａ… 内側端
６… 第１端子電極
６ａ… 端側電極部
６ｂ… 上側電極部
６ｃ… サイド電極部
８… 第２端子電極
８ａ… 端側電極部
８ｂ… 上側電極部
８ｃ… サイド電極部
１０… 内側誘電体層
１１… 外装領域
１２… 内部電極層
１２ａ，１２ｂ… 引出部
１３… 内装領域
１４… サイドギャップ領域
１１６… 強化層
１６… 上面強化層
１６ａ… サイド強化層
１８… 上面被覆層
１８ａ… サイド被覆層
１８ｂ… 端側被覆層
１８ｃ… 下面被覆層
２０… ダミーブロック
２２… ワーク
３０… 保持板
３２… 貫通孔
４０… 多層基板
４０ａ… 回路基板
４２，４２ａ… 配線パターン
５０… ハンダ
６０… レジスト膜
６２… 設置台
【図1A】
【図1B】
【図2A1】
【図2A2】
【図2B】
【図2C】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図7C】
【図8A1】
【図8A2】
【図8A3】
【図8B】
【図8C】
【図9】
【図10A】
【図10B】
【図11】
【図12】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】