特許 7497435 計算機能を備えたメモリモジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-31

(45)【発行日】2024-06-10

(54)【発明の名称】計算機能を備えたメモリモジュール

(51)【国際特許分類】

   G06F 13/16 20060101AFI20240603BHJP

   G06F 12/00 20060101ALI20240603BHJP

【ＦＩ】

G06F13/16 510D

G06F12/00 560F

【請求項の数】 19

(21)【出願番号】P 2022535425

(86)(22)【出願日】2020-12-03

(65)【公表番号】

(43)【公表日】2023-02-13

(86)【国際出願番号】 US2020062980

(87)【国際公開番号】W WO2021118848

(87)【国際公開日】2021-06-17

【審査請求日】2022-08-08

(31)【優先権主張番号】16/713,989

(32)【優先日】2019-12-13

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】595168543

【氏名又は名称】マイクロン テクノロジー，インク．

(74)【代理人】

【識別番号】100121083

【弁理士】

【氏名又は名称】青木 宏義

(74)【代理人】

【識別番号】100138391

【弁理士】

【氏名又は名称】天田 昌行

(74)【代理人】

【識別番号】100074099

【弁理士】

【氏名又は名称】大菅 義之

(72)【発明者】

【氏名】ユダノフ ドミトリー

【審査官】北村 学

(56)【参考文献】

【文献】特表２０１５－５３１０９１（ＪＰ，Ａ）

【文献】米国特許出願公開第２００２／０１９４４４２（ＵＳ，Ａ１）

【文献】特開２０１５－２０１２３３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０１８２９５６（ＵＳ，Ａ１）

【文献】特開２００３－２５６２７３（ＪＰ，Ａ）

【文献】特開２０１９－１８５６６１（ＪＰ，Ａ）

【文献】特表２０１３－５１２５２９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

ＩＰＣ Ｇ０６Ｆ １２／００ － １２／０６

Ｇ０６Ｆ １３／１６ － １３／１８

(57)【特許請求の範囲】

【請求項1】

装置であって、
複数のメモリチップと、
グラフィックスプロセッシングユニット（ＧＰＵ）、人工知能（ＡＩ）アクセラレータ、及びメモリ内処理（ＰＩＭ）ユニットのうちの少なくとも１つを有する、少なくとも１つの専用コントローラと、
前記装置の入出力データを通信するように構成された少なくとも１つのインターフェースデバイスと、
を備え、
前記少なくとも１つのインターフェースデバイスは、前記装置がインストールされているシステム内の、少なくとも１つのプロセッサと前記装置以外のメモリモジュールとの間に配置されたバスを経由せずに、前記システムにインストールされている前記メモリモジュールに接続されるように構成され、
前記入出力データが、前記少なくとも１つのインターフェースデバイスによって、前記システムの前記少なくとも１つのプロセッサをバイパスして前記メモリモジュールに通信される、前記装置。

【請求項2】

複数の電気接点と、
マザーボードの少なくとも１つのメモリスロットヘの挿入のために構成されたプリント回路基板（ＰＣＢ）と、
を備え、
前記複数のメモリチップが、前記ＰＣＢに結合され、
前記複数の電気接点が、前記ＰＣＢの両側にあり、
前記少なくとも１つの専用コントローラが、前記ＰＣＢに結合され、
前記少なくとも１つのインターフェースデバイスが、前記ＰＣＢに結合される、
請求項１に記載の装置。

【請求項3】

前記少なくとも１つの専用コントローラが、少なくとも１つのグラフィックスプロセッシングユニット（ＧＰＵ）を備える、請求項１に記載の装置。

【請求項4】

前記少なくとも１つのインターフェースデバイスが、少なくとも部分的に無線で通信する少なくとも１つのワイヤレスインターフェースデバイスを備える、請求項１に記載の装置。

【請求項5】

前記入出力データが、前記装置がインストールされている前記システムの少なくとも１つのデータバスをバイパスする、請求項１に記載の装置。

【請求項6】

前記少なくとも１つの専用コントローラが前記複数のメモリチップにアクセスしている間に、前記少なくとも１つのプロセッサが前記複数のメモリチップのデータにアクセスしようとするとき、競合を解決するように構成された少なくとも１つのアービターを備える、請求項１に記載の装置。

【請求項7】

複数のデュアルインラインメモリモジュール（ＤＩＭＭ）を備えるシステムであって、
前記複数のＤＩＭＭの各ＤＩＭＭが、
プリント基板（ＰＣＢ）であって、前記複数のＤＩＭＭとは別個である追加のＰＣＢの少なくとも１つのメモリスロットへの挿入のために構成された前記プリント基板（ＰＣＢ）と、
前記ＰＣＢに結合された複数のメモリチップと、
前記ＰＣＢの両側にある複数の電気接点と、
前記ＰＣＢに結合された少なくとも１つの専用コントローラと、
前記ＤＩＭＭの入出力データを通信するように構成された少なくとも１つのインターフェースデバイスと、
を備え、
前記入出力データが、前記システムがインストールされているコンピューティングデバイスの少なくとも１つのプロセッサをバイパスする、
前記システム。

【請求項8】

前記少なくとも１つのインターフェースデバイスが、前記入出力データを前記複数のＤＩＭＭのうちの少なくとも１つの他のＤＩＭＭに通信するように構成される、請求項７に記載のシステム。

【請求項9】

前記複数のＤＩＭＭとは別個である少なくとも１つの外部コントローラであって、
前記複数のＤＩＭＭの前記専用コントローラによる計算を調整し、
前記複数のＤＩＭＭの前記インターフェースデバイスによる通信を調整する
ように構成された前記少なくとも１つの外部コントローラと、
前記追加のＰＣＢと、
を備え、
前記追加のＰＣＢが、前記複数のＤＩＭＭとは別個であり、前記複数のＤＩＭＭを受け入れるように構成された複数のメモリスロットを備え、
前記少なくとも１つの外部コントローラが前記追加のＰＣＢに結合され、前記追加のＰＣＢがマザーボードであり、前記少なくとも１つの外部コントローラが少なくとも１つの中央処理装置（ＣＰＵ）を備える、請求項７に記載のシステム。

【請求項10】

前記複数のＤＩＭＭのうちの少なくとも１つのＤＩＭＭの前記少なくとも１つの専用コントローラが、少なくとも１つのグラフィックスプロセッシングユニット（ＧＰＵ）を備える、請求項７に記載のシステム。

【請求項11】

前記複数のＤＩＭＭのうちの少なくとも１つのＤＩＭＭの前記少なくとも１つのインターフェースデバイスが、チップ内光相互接続を備える、請求項７に記載のシステム。

【請求項12】

前記複数のＤＩＭＭの各ＤＩＭＭについて、前記ＤＩＭＭの前記少なくとも１つのインターフェースデバイスが、前記少なくとも１つの専用コントローラの入力データを受信し、前記少なくとも１つの専用コントローラの出力データを、前記システムがインストールされている前記コンピューティングデバイスの前記少なくとも１つのプロセッサをバイパスする１つまたは複数の無線通信リンクを介して１つまたは複数のユーザーインターフェースに通信するように構成される、請求項１１に記載のシステム。

【請求項13】

メモリモジュールであって、
複数のメモリチップと、
グラフィックスプロセッシングユニット（ＧＰＵ）、人工知能（ＡＩ）アクセラレータ、及びメモリ内処理（ＰＩＭ）ユニットのうちの少なくとも１つを有する、少なくとも１つの専用コントローラと、
前記メモリモジュールの入出力データを通信するように構成された少なくとも１つのインターフェースデバイスと、
を備え、
前記少なくとも１つのインターフェースデバイスは、前記メモリモジュールがインストールされているコンピューティングデバイス内における少なくとも１つのプロセッサと前記メモリモジュール以外のデバイスとの間に配置されたバスを経由せずに、前記コンピューティングデバイスにインストールされている前記デバイスに接続されるように構成され、
前記入出力データが、前記少なくとも１つのインターフェースデバイスによって、前記コンピューティングデバイスの前記少なくとも１つのプロセッサをバイパスして前記デバイスに通信される、前記メモリモジュール。

【請求項14】

前記少なくとも１つのインターフェースデバイスが、１つまたは複数の通信ネットワークを介して前記少なくとも１つの専用コントローラの入出力データを通信するように構成されたネットワークインターフェースデバイスである、請求項１３に記載のメモリモジュール。

【請求項15】

前記少なくとも１つの専用コントローラが、少なくとも１つのグラフィックスプロセッシングユニット（ＧＰＵ）を備える、請求項１３に記載のメモリモジュール。

【請求項16】

前記少なくとも１つの専用コントローラが、少なくとも１つの人工知能（ＡＩ）アクセラレータを備える、請求項１３に記載のメモリモジュール。

【請求項17】

前記少なくとも１つの専用コントローラが、少なくとも１つのメモリ内処理（ＰＩＭ）ユニットを備える、請求項１３に記載のメモリモジュール。

【請求項18】

前記少なくとも１つのインターフェースデバイスが、１つまたは複数の無線通信ネットワークを介して少なくとも部分的には無線で通信するように構成された少なくとも１つのワイヤレスインターフェースデバイスを備え、前記１つまたは複数の無線通信ネットワークが、前記メモリモジュールがインストールされている前記コンピューティングデバイスの少なくとも１つのデータバスをバイパスする、請求項１３に記載のメモリモジュール。

【請求項19】

前記少なくとも１つの専用コントローラが前記メモリモジュールの前記複数のメモリチップにアクセスしている間に、前記少なくとも１つのプロセッサが前記複数のメモリチップのデータにアクセスしようとするとき、競合を解決するように構成された少なくとも１つのアービターを備える、請求項１３に記載のメモリモジュール。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願
本出願は、２０１９年１２月１３日に出願され、「ＭＥＭＯＲＹ ＭＯＤＵＬＥ ＷＩＴＨ ＣＯＭＰＵＴＡＴＩＯＮ ＣＡＰＡＢＩＬＩＴＹ」と題され、その開示全体が参照により本明細書に組み込まれる米国特許出願第１６／７１３，９８９号に対する優先権を主張する。

【0002】

［技術分野］
本明細書に開示される少なくともいくつかの実施形態は、計算能力を備えたメモリモジュールに関する。そして、本明細書に開示される少なくともいくつかの実施形態は、複数のそのようなメモリモジュールを有するシステムに関する。

【背景技術】

【0003】

一般に、コンピュータハードウェアコンポーネントは、プリント基板（ＰＣＢ）に取り付けることができる。また、コンピュータハードウェアコンポーネントは、集積回路に統合することができる。そして、そのような集積回路は、ＰＣＢに取り付けることができる。ＰＣＢは、導電性トラック、導電性パッド、及び他の特徴を使用して、電子部品を機械的に支持し、電気的に接続することができる。

【0004】

メモリモジュールは、複数のメモリコンポーネントがＰＣＢに取り付けられたＰＣＢを含むことができる。そのようなメモリモジュールの例は、シングルインラインメモリモジュール（ＳＩＭＭ）及びデュアルインラインメモリモジュール（ＤＩＭＭ）を含む。シングルインラインメモリモジュール（ＳＩＭＭ）は、ランダムアクセスメモリを含むメモリモジュールのタイプである。ＳＩＭＭは、ＳＩＭＭ上の接点がモジュールの両側で冗長であるという点で、デュアルインラインメモリモジュール（ＤＩＭＭ）とは異なる。これは、ＤＩＭＭでは当てはまらない。ＤＩＭＭは、モジュールの両側に別々の電気接点を有する。もう１つの違いは、ＳＩＭＭは通常３２ビットのデータパスを有し、一方、ＤＩＭＭは、通常６４ビットのデータパスを有する点である。ＤＩＭＭは、一般的に、１つまたは複数のＤＩＭＭを含むほど十分に大きい現在のコンピュータで使用されており、ＤＩＭＭは、複数のダイナミックランダムアクセスメモリ（ＤＲＡＭ）集積回路を含むことができる。ラップトップコンピュータなどのより小型のコンピュータの場合、多くの場合、スモールアウトラインデュアルインラインメモリモジュール（ＳＯ－ＤＩＭＭ）が使用される。

【0005】

また、メモリコンポーネントは、システムオンチップ（ＳｏＣ）に統合することができる。ＳｏＣは、コンピュータコンポーネントをシングルチップに集積する集積回路（ＩＣ）である。ＳｏＣにおける一般的なコンピュータコンポーネントは、中央処理装置（ＣＰＵ）、メモリ、入出力ポート、及びセカンダリストレージを含む。ＳｏＣは、そのすべてのコンポーネントを単一の基板またはマイクロチップ上に含むことができ、一部のチップは２５セント硬貨よりも小さい場合がある。ＳｏＣは、様々な信号処理機能を有することができ、グラフィックスプロセッシングユニット（ＧＰＵ）など、専用のプロセッサまたはコプロセッサを含むことができる。密接に統合されることにより、ＳｏＣは、同等の機能を有する従来のマルチチップシステムよりも電力の消費をはるかに少なくすることができる。これにより、ＳｏＣは、モバイルコンピューティングデバイス（スマートフォン及びタブレット内でなどの）の統合に有益になる。また、ＳｏＣは、組み込みシステム及びモノのインターネット（特にスマートデバイスが小さい場合）に有用である場合がある。

【0006】

本開示は、以下に示す詳細な説明及び本開示の様々な実施形態の添付図面から、より十分に理解される。

【図面の簡単な説明】

【0007】

【図1】本開示のいくつかの実施形態による、例示的なメモリモジュールを示す。

【図2】本開示のいくつかの実施形態による、例示的なメモリモジュールを示す。

【図3】本開示のいくつかの実施形態による、例示的なメモリモジュールシステムを示す。

【図4】本開示のいくつかの実施形態による、例示的なメモリモジュールシステムを示す。

【図5】本開示のいくつかの実施形態による、コンピューティングデバイスを含む例示的なネットワーク化されたシステムを示す。

【発明を実施するための形態】

【0008】

本明細書に開示される少なくともいくつかの実施形態は、計算能力を備えたメモリモジュールを含む。そして、本明細書に開示される少なくともいくつかの実施形態は、複数のそのようなメモリモジュールを有するシステムを含む。より具体的には、本明細書に開示される少なくともいくつかの実施形態は、複数のメモリチップを有するメモリモジュール、少なくとも１つのコントローラ（例えば、中央処理装置または専用コントローラ）、及びメモリモジュールの入出力データを通信するように構成された少なくとも１つのインターフェースデバイスを含む。入出力データは、メモリモジュールがインストールされているコンピューティングデバイスの少なくとも１つのプロセッサ（例えば、中央処理装置）をバイパスする。そして、少なくとも１つのインターフェースデバイスは、コンピューティングデバイスの少なくとも１つの他のメモリモジュールに入出力データを通信するように構成することができる。また、メモリモジュールは、メモリモジュールシステムの複数のメモリモジュールの１つのモジュールである場合がある。

【0009】

いくつかの実施形態では、メモリモジュールは、ＤＩＭＭ、ＳＯ－ＤＩＭＭ、レジスタードＤＩＭＭ（ＲＤＩＭＭ）、ミニＲＤＩＭＭ、ソケット付きメモリスタック、またはメモリ用のパッケージ上のソケット付きシステム、もしくは他のタイプのパッケージオンパッケージ（ＰｏＰ）であるか、またはそれらを含む場合がある。そして、いくつかの実施形態では、メモリモジュールは、ＧＰＵ、人工知能（ＡＩ）アクセラレータ、及び／またはメモリ内処理（ＰＩＭ）ユニットなどの専用チップを含むように構成することができる。また、いくつかの実施形態では、メモリモジュールは、プロセッサとメモリモジュールとの間のメモリバスを経由することなく、有線接続、無線接続、またはその組み合わせを介して周辺機器（例えば、ディスプレイまたは他のタイプのユーザーインターフェース）に結果を出力することができる。例えば、いくつかの実施形態では、メモリモジュールは、メモリモジュールとメモリモジュールをホストするコンピューティングデバイスのメインプロセッサとの間のメモリバスを経由することなく、有線接続または無線接続を介して周辺機器に結果を出力することができる。本明細書に開示されるそのようなメモリモジュール及び他のメモリモジュールは、グラフィックスパイプラインの処理（例えば、ジオメトリ、投影、照明、クリッピング、ラスタ化、陰影付け、画面ストリーミングなどのためのデータ処理）を高速化することができる。また、互いと通信する複数のそのようなメモリモジュールを有するシステムは、グラフィックスパイプラインの処理をさらに高速化することができる。

【0010】

図１及び図２は、本開示のいくつかの実施形態による、それぞれ例示的なメモリモジュール１０２及び２０２を示す。メモリモジュール１０２または２０２のどちらかは、装置及び／またはシステムであるか、それを含むか、またはその一部である場合がある。

【0011】

図１は、複数のメモリチップ（例えば、メモリチップ１０４ａ、１０４ｂ、及び１０４ｃを参照）を有するメモリモジュール１０２を示す。メモリモジュール１０２はまた、少なくとも１つのコントローラ（例えば、コントローラ１０６ａ及び１０６ｂを参照）を有する。示されるように、メモリモジュール１０２の異なる実施形態は、１つのコントローラ（例えば、コントローラ１０６ａ）、２つのコントローラ（例えば、コントローラ１０６ａ及び１０６ｂ）、または２つより多いコントローラを有する場合がある。破線のボックスが任意選択のコンポーネントを表すことを理解されたい。また、メモリモジュール１０２の実施形態は、２つのメモリチップまたは２つより多いメモリチップを有する場合があることも理解されたい。

【0012】

メモリモジュールのメモリなどの本明細書に説明されるメモリは、様々なタイプのメモリを含むことができる。例えば、そのようなメモリは、フラッシュメモリセルを有するフラッシュメモリを含むことができる。また、例えば、そのようなメモリは、ＤＲＡＭセルを含むダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含むことができる。また、例えば、そのようなメモリはまた、ＮＶＲＡＭセルを含む不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）を含むことができる。ＮＶＲＡＭセルは、３Ｄ ＸＰｏｉｎｔメモリセルを含むことができる。

【0013】

メモリモジュール１０２はまた、少なくとも１つのインターフェースデバイス（例えば、インターフェースデバイス１０８ａ及び１０８ｂを参照）を有して示されている。示されるように、メモリモジュール１０２の異なる実施形態は、１つのインターフェースデバイス（例えば、インターフェースデバイス１０８ａ）、２つのインターフェースデバイス（例えば、インターフェースデバイス１０８ａ及び１０８ｂ）、または２つより多いインターフェースデバイスを有することができる。そして、上述のように、破線のボックスが任意選択のコンポーネントを表すことを理解されたい。少なくとも１つのインターフェースデバイス（例えば、インターフェースデバイス１０８ａ及び１０８ｂを参照）は、メモリモジュール１０２の入出力データを通信するように構成することができる。入出力データは、メモリモジュール１０２がインストールされているシステムのプロセッサ（例えば、メインプロセッサ）をバイパスすることができる（例えば、メモリモジュール１０２がインストールされているシステムの他のデバイス１１４に接続されており、接続１１８ａ及び１１８ｂを介して、メモリモジュールがインストールされているシステムの１つまたは複数のプロセッサ１１２をバイパスするインターフェース１０８ａ及び１０８ｂを参照）。いくつかの実施形態では、図１に示すように、入出力データは、メモリモジュール１０２がインストールされているシステムのデータバス（メインデータバスなど）をバイパスする（例えば、メモリモジュールがインストールされているシステムの他のデバイス１１４に接続されており、接続１１８ａ及び１１８ｂを介して、メモリモジュールがインストールされているシステムの１つまたは複数のバス１１６をバイパスするインターフェース１０８ａ及び１０８ｂを参照）。破線の接続が任意選択の接続を表すことを理解されたい。

【0014】

メモリモジュール１０２はまた、複数のメモリチップ（例えば、メモリチップ１０４ａ、１０４ｂ、及び１０４ｃを参照）、コントローラ（複数可）（例えば、コントローラ１０６ａ及び１０６ｂを参照）、及びインターフェースデバイス（複数可）（例えば、インターフェースデバイス１０８ａ及び１０８ｂを参照）を接続するバス１１０（多重バスを含むことができる）を有して示されている。バス１１０は、メモリモジュールがインストールされているシステムのバスの一部である場合があり（例えば、バス１１６を参照）、バスはメモリモジュール１０２を、それがインストールされているシステムの残りに接続する。メモリモジュールを１つまたは複数のバス１１６及びシステムの残りの部分に接続するバス１１０の破線部分によって示されるように、バス１１０は、いくつかの実施形態ではバス１１６とは別個であってよく、他の実施形態では１つまたは複数のバス１１６に接続されてよい。破線の接続が任意選択の接続を表すことを理解されたい。メモリモジュール１０２のコントローラの１つまたは複数（例えば、コントローラ１０６ａ及び１０６ｂを参照）は、バス１１０、及び１つまたは複数のバス１１６をバイパスする接続（例えば、接続１１８ａ及び１１８ｂを参照）を介して通信されるデータを調停することができる。

【0015】

本明細書で言及されるインターフェースデバイス及び他のインターフェースデバイスは、１つまたは複数のネットワークインターフェースデバイス、１つまたは複数のリンク、１つまたは複数のバス、１つまたは複数のポート、１つまたは複数のピアツーピアリンク、またはそれらの任意の組み合わせを含むことができる。

【0016】

いくつかの実施形態では、メモリモジュール１０２は、グローバル共有コンテキストを実装することができる。一般に、グローバル共有コンテキストは、それらのインターフェースデバイスを介して互いと通信するメモリモジュール１０２または２０２の複数のインスタンスを含む。大量のメモリが有用であり、メモリに近接するデータ処理によってグラフィック処理を改善することができるので、グローバル共有コンテキストは、図形処理及びグラフィックスアプリケーションにとって有益である可能性がある。そのような実施形態及び他の実施形態では、インターフェースデバイス（複数可）（例えば、インターフェースデバイス１０８ａ及び１０８ｂを参照）は、通信するメモリモジュールがインストールされているシステムにインストールされた他のメモリモジュールの少なくとも１つのインスタンスに入出力データを通信するように構成することができる。

【0017】

いくつかの実施形態では、本明細書に説明されるメモリモジュール１０２または他のメモリモジュール、本明細書に説明されるコントローラ１０６ａまたは他のコントローラ、本明細書に説明されるインターフェースデバイス１０８ａまたは他のインターフェースデバイス、本明細書に説明されるメモリチップ１０４ａ、１０４ｂ、及び１０４ｃもしくは他のメモリチップ、またはそれらの任意の組み合わせは、システムオンチップ（ＳｏＣ）、介在チップレットシステムなどのシステムオンパッケージ（ＳｏＰ）、または異種ダイスタックなどの一部である場合がある。これらの実施形態のすべては、互いと及びシステムの残りと結合するためのＰＣＢを必ずしも含まない密接に統合されたＩＰブロック及びチップを表す。ＳｏＣを含むまたはその一部である実施形態、または他の実施形態は、１つまたは複数のＧＰＵ、または１つまたは複数の他のタイプの特殊プロセッサ、及び／または１つまたは複数のＰＩＭユニットを含むことができる。ＳｏＣを含むまたはその一部である実施形態、または他の実施形態は、メモリコントローラ、ディスプレイシンク（例えば、ＨＤＭＩまたはＤｉｓｐｌａｙＰｏｒｔ）、ワイヤレスインターフェースもしくはネットワーク用の無線機、ＡＩエンジンもしくはアクセラレータ、神経形態学的プロセッサ、スケーラ型プロセッサ、ベクトル型プロセッサ、ＣＰＵコアなどを含むことができるか、またはそれらに接続されるプロセッサを含むことができる。

【0018】

図１に示していないが、メモリモジュール１０２はまた、複数の電気接点を含むことができる。メモリモジュール１０２はまた、マザーボードの少なくとも１つのメモリスロットへの挿入のために構成されたＰＣＢを含むことができる。そのような実施形態では、複数のメモリチップ（例えば、メモリチップ１０４ａ、１０４ｂ、及び１０４ｃを参照）は、ＰＣＢに結合することができ、複数の電気接点は、ＰＣＢの両側にある場合がある。また、コントローラ（複数可）（例えば、コントローラ１０６ａ及び１０６ｂを参照）は、ＰＣＢに結合することができ、インターフェースデバイス（複数可）（例えば、インターフェースデバイス１０８ａ及び１０８ｂを参照）は、ＰＣＢに結合することができる。

【0019】

いくつかの実施形態では、コントローラ（複数可）（例えば、コントローラ１０６ａ及び１０６ｂを参照）は、少なくとも１つの専用コントローラであるか、それを含むか、またはその一部である場合がある。専用コントローラ（複数可）は、ＧＰＵ、ＡＩアクセラレータ、ニューラル処理ユニット（ＮＰＵ）、他のタイプの専用コントローラ、ＰＩＭユニット、またはそれらの任意の組み合わせであるか、それらを含むか、またはそれらの一部である場合がある。

【0020】

いくつかの実施形態では、インターフェースデバイス（複数可）（例えば、インターフェースデバイス１０８ａ及び１０８ｂ）は、少なくとも部分的に無線で通信する少なくとも１つのワイヤレスインターフェースデバイスを含む場合もあれば、チップ間に光通信を提供するチップ内光相互接続を含む場合もある。インターフェースデバイス（複数可）の他の部分は、ワイヤを介して通信できる。インターフェースデバイスはまた、複数の機能及び／またはチャネル及びチャネルタイプを備えたハイブリッドインターフェースデバイスである場合がある。インターフェースデバイス（複数可）は、ネットワークインターフェースデバイス（ワイヤレスネットワークインターフェースデバイスなど）であるか、それを含むか、またはその一部である場合がある。インターフェースデバイス（複数可）は、少なくとも１つのワイヤレスインターフェースデバイスを含むことができ、及び／または有線リンクは、１つまたは複数の有線ネットワーク及び／またはワイヤレスネットワーク、ピアツーピアリンク、ポート、バスなどを介して通信するように構成することができる。

【0021】

いくつかの実施形態では、メモリモジュール１０２は、複数のメモリチップ（例えば、メモリチップ１０４ａ、１０４ｂ、及び１０４ｃ）を、複数の電気接点の少なくともいくつかに接続して、複数のメモリチップの入出力データを、メモリモジュール１０２がインストールされているコンピューティングデバイスのプロセッサ（コンピューティングデバイスのメインプロセッサなど）に通信するように構成された第１の接続部を含むことができる。メモリモジュール１０２はまた、複数のメモリチップをコントローラ（複数可）（例えば、コントローラ１０６ａ及び１０６ｂを参照）に接続するように構成された第２の接続部を含むことができる。メモリモジュール１０２はまた、コントローラ（複数可）をインターフェースデバイス（複数可）（例えば、インターフェースデバイス１０８ａ及び１０８ｂを参照）に接続するように構成された１つまたは複数の第３の接続部を含むことができ、その結果、インターフェースデバイス（複数可）は、メモリモジュール１０２がインストールされているコンピューティングデバイスのプロセッサをバイパスする通信経路を介して、他のデバイスからコントローラ（複数可）の入力データを受信し、他のデバイスにコントローラ（複数可）の出力データを通信する。

【0022】

図２は、メモリモジュール１０２にいくらか類似したメモリモジュール２０２を示す。しかしながら、メモリモジュール２０２は、少なくとも１つのアービター（例えば、アービター２０４ａ及び２０４ｂを参照）有して示されている。図２は、図１に示すチップと類似した複数のメモリチップ（例えば、メモリチップ１０４ａ、１０４ｂ、及び１０４ｃを参照）を有するメモリモジュール２０２を示す。メモリモジュール２０２はまた、図１に示す少なくとも１つのコントローラ（例えば、コントローラ１０６ａ及び１０６ｂを参照）に類似した少なくとも１つのコントローラを有する。図２にも示すように、メモリモジュール１０２の異なる実施形態は、１つのコントローラ（例えば、コントローラ１０６ａ）、２つのコントローラ（例えば、コントローラ１０６ａ及び１０６ｂ）、または２つより多いコントローラを有することができる。破線のボックスが任意選択のコンポーネントを表すことを理解されたい。また、メモリモジュール２０２の実施形態は、２つのメモリチップまたは２つより多いメモリチップを有する場合があることも理解されたい。

【0023】

また、図２に示すように、メモリモジュール２０２は、図１に示す少なくとも１つのインターフェースデバイス（例えば、インターフェースデバイス１０８ａ及び１０８ｂを参照）に類似した少なくとも１つのインターフェースデバイスを有して図示されている。示されるように、メモリモジュール２０２の異なる実施形態は、１つのインターフェースデバイス（例えば、インターフェースデバイス１０８ａ）、２つのインターフェースデバイス（例えば、インターフェースデバイス１０８ａ及び１０８ｂ）、または２つより多いインターフェースデバイスを有することができる。そして、上述のように、破線のボックスが任意選択のコンポーネントを表すことを理解されたい。少なくとも１つのインターフェースデバイス（例えば、インターフェースデバイス１０８ａ及び１０８ｂを参照）は、メモリモジュール２０２の入出力データを通信するように構成することができる。入出力データは、メモリモジュール２０２がインストールされているシステムのプロセッサ（例えば、メインプロセッサ）をバイパスすることができる。いくつかの実施形態では、入出力データは、メモリモジュール２０２がインストールされているシステムのデータバス（メインデータバスなど）をバイパスする。

【0024】

さらに、上述のように、及び図２に示すように、メモリモジュール２０２は、少なくとも１つのアービター（例えば、アービター２０４ａ及び２０４ｂ）を含む。アービター（複数可）は、コントローラ（複数可）（例えば、コントローラ１０６ａ及び１０６ｂを参照）が複数のメモリチップにアクセスしている間に、ホストするコンピューティングデバイスのプロセッサが複数のメモリチップ（例えば、メモリチップ１０４ａ及び１０４ｂを参照）のデータにアクセスしようとするとき、競合を解決するように構成することができる。示されるように、メモリモジュール２０２の異なる実施形態は、１つのアービター（例えば、アービター２０４ａ）、２つのアービター（例えば、２０４ａ及び２０４ｂ）、または２つより多いアービターを有することができる。そして、上述のように、破線のボックス及び接続が任意選択のコンポーネントを表すことを理解されたい。

【0025】

いくつかの実施形態では、アービターは、各コントローラが、これらのチップ及び外部デバイス（メインプロセッサ及びシステム）にアクセスするすべてのデバイス間でメモリチップへのアクセスを調停するための１つのアービターを有するように、コントローラの一部である場合がある。他の実施形態では、アービターは、各アービターが処理の順序でそれぞれのチップへのメモリ要求を待ち行列に入れ、メモリチップ内の同じアドレスへの要求と関連する競合を解決できるように、メモリチップの一部である場合がある。また、いくつかの実施形態では、メモリモジュール２０２のアービターの１つまたは複数（例えば、アービター２０４ａ及び２０４ｂを参照）は、バス１１０、及びメモリモジュール２０２がインストールされているシステムの１つまたは複数のバス１１６をバイパスする接続（例えば、接続１１８ａ及び１１８ｂを参照）を介して通信されるデータを調停することができる。

【0026】

上述され、図１及び図２に示すように、メモリモジュール１０２及びメモリモジュール２０２は、複数のメモリチップ、少なくとも１つのコントローラ（例えば、専用コントローラ）、及びメモリモジュールの入出力データを通信するように構成された少なくとも１つのインターフェースデバイスを含む。モジュールデータへの入出力データは、メモリモジュール１０２または２０２がインストールされているコンピューティングデバイスのプロセッサをバイパスする。そして、インターフェースデバイス（複数可）は、コンピューティングデバイス（図１及び図２に図示せず）の少なくとも１つの他のメモリモジュールに入出力データを通信するように構成することができる。いくつかの実施形態では、入出力データまたはその一部は、（メモリモジュールの状態を登録するためになど）メインプロセッサを介して通信され、メインプロセッサによって処理される。

【0027】

メモリモジュール１０２または２０２のインターフェースデバイスはそれぞれ、１つまたは複数の通信ネットワークを介してコントローラ（複数可）の入出力データを通信するように構成することができる少なくとも１つのネットワークインターフェースデバイスを含むことができる。コントローラ（複数可）は、少なくともＧＰＵ、ＡＩアクセラレータ、ＮＰＵ、他のタイプの専用コントローラ、ＰＩＭユニット、またはそれらの任意の組み合わせを含むことができる。メモリモジュール１０２または２０２のインターフェースデバイスはそれぞれ、１つまたは複数の無線通信ネットワークを介して少なくとも部分的には無線で通信するように構成された少なくとも１つのワイヤレスインターフェースデバイスを含むことができ、１つまたは複数の無線通信ネットワークは、メモリモジュール１０２または２０２がインストールされているコンピューティングデバイスのデータバス（メインデータバスなど）をバイパスすることができる。いくつかの実施形態では、無線通信は、システムにインストールされている複数のメモリモジュール間で発生する可能性がある。例えば、無線受信機は、（ＰＣ基板にインストールされたＤＩＭＭのような）近接した空間に整列している（ａｌｉｇｎｅｄ－ｉｎ－ｓｐａｃｅ）モジュール間のデータ通信を可能にすることができる。これにより、そのような通信の速度を上げることができる。具体的には、いくつかの実施形態では、テラヘルツ無線通信（ＴＨｚ）は、１００Ｇｂ／秒の速度を可能にすることができる。したがって、そのような例では、チップ内またはモジュール内のＴＨｚ放射は、本明細書に開示されるメモリモジュール間の大量のデータ交換をサポートすることができる。

【0028】

そして、具体的に図２に示すように、メモリモジュール２０２は、メモリモジュールのコントローラ（複数可）がメモリモジュールの複数のメモリチップにアクセスしている間に、メモリモジュールを有するコンピューティングデバイスのプロセッサが複数のメモリチップのデータにアクセスしようとするとき、競合を解決するように構成された１つのアービターを含む。

【0029】

図３及び図４は、本開示のいくつかの実施形態による、それぞれ例示的なメモリモジュール３０２及び４０２を示す。図４は、図３に図示するメモリモジュールシステム３０２にいくらか類似したメモリモジュールシステム４０２を示す。しかしながら、メモリモジュールシステム４０２は、少なくとも１つのアービター（例えば、アービター４０４ａ及び４０４ｂを参照）を有して示されている。メモリモジュールシステム４０２に含まれるとして示されるアービターは、メモリモジュールシステム内のコントローラがメモリチップにアクセスしている間に、メモリモジュールシステム４０２を有するまたはホストするコンピューティングデバイスのプロセッサがメモリモジュールシステムの１つまたは複数のメモリチップのデータにアクセスしようとするとき、競合を解決するように構成することができる。

【0030】

図示されたメモリモジュールシステム３０２と４０２の両方とも、複数のメモリモジュール（例えば、メモリモジュール３０４ａ、３０４ｂ、及び３０４ｃを参照）を含む。そして、メモリモジュールのそれぞれは複数のメモリチップを含む。複数のメモリモジュール（例えば、メモリモジュール３０４ａ、３０４ｂ、及び３０４ｃを参照）の各メモリモジュールは、メモリモジュール１０２またはメモリモジュール２０２である場合がある。メモリモジュールシステム３０２及び４０２はまた、それぞれ、少なくとも１つの外部コントローラ（例えば、外部コントローラ３０６ａ及び３０６ｂを参照）及び少なくとも１つのインターフェースデバイス（例えば、インターフェースデバイス３０８ａ及び３０８ｂを参照）を含む。

【0031】

メモリモジュールシステム３０２及び４０２はそれぞれ、複数のメモリモジュール（例えば、メモリモジュール３０４ａ、３０４ｂ、及び３０４ｃを参照）、外部コントローラ（複数可）（例えば、外部コントローラ３０６ａ及び３０６ｂを参照）、及びインターフェースデバイス（複数可）（例えば、インターフェースデバイス３０８ａ及び３０８ｂを参照）を接続するバス３１０（多重バスを含むことができる）を有して示されている。

【0032】

メモリモジュールシステム３０２及び４０２はまた、それぞれ、インターフェースデバイス（例えば、インターフェースデバイス３０８ａ及び３０８ｂを参照）を有して示されている。示されるように、メモリモジュール３０２及び４０２の異なる実施形態は、１つのインターフェースデバイス（例えば、インターフェースデバイス３０８ａ）、２つのインターフェースデバイス（例えば、インターフェースデバイス３０８ａ及び３０８ｂ）、または２つより多いインターフェースデバイスを有することができる。そして、上述のように、破線のボックスが任意選択のコンポーネントを表すことを理解されたい。インターフェースデバイス（例えば、インターフェースデバイス３０８ａ及び３０８ｂを参照）は、メモリモジュールシステム３０２及び４０２のそれぞれの入出力データを通信するように構成することができる。入出力データは、メモリモジュールシステム３０２及び４０２の一方がインストールされているそれぞれのシステムのプロセッサ（例えば、メインプロセッサ）をバイパスすることができる（例えば、メモリモジュールシステム３０２及び４０２の一方がインストールされているシステムの他のデバイス３１４に接続されており、接続３１８ａ及び３１８ｂを介して、システムのプロセッサ３１２をバイパスするインターフェース３０８ａ及び３０８ｂを参照）。いくつかの実施形態では、図３に示すように、入出力データは、メモリモジュールシステム３０２及び４０２の一方がインストールされているシステムのデータバス（メインデータバスなど）をバイパスする（システムの他のデバイス３１４に接続されており、接続３１８ａ及び３１８ｂを介して、システムのバス３１６（多重バスを含むことができる）をバイパスするインターフェース３０８ａ及び３０８ｂを参照）。破線の接続が任意選択の接続を表すことを理解されたい。

【0033】

また、バス３１０は、メモリモジュールシステム３０２及び４０２の一方がインストールされているシステムのバス（例えば、バス３１６を参照）の一部である場合があり、バスは、メモリモジュールシステム３０２及び４０２の一方を、それがインストールされているシステムの残りに接続する。メモリモジュールシステムをバス３１６及びシステムの残りの部分に接続するバス３１０の破線部分によって示されるように、バス３１０は、いくつかの実施形態ではバス３１６とは別個であってよく、他の実施形態ではバス３１６に接続されてよい。破線の接続が任意選択の接続を表すことを理解されたい。メモリモジュールシステム３０２及び４０２のコントローラの１つまたは複数（例えば、コントローラ３０６ａ及び３０６ｂを参照）は、バス３１０、及びバス３１６をバイパスする接続（例えば、接続３１８ａ及び３１８ｂを参照）を介して通信されるデータを調停することができる。

【0034】

示されるように、外部コントローラ（複数可）（例えば、外部コントローラ３０６ａ及び３０６ｂを参照）は、メモリモジュールシステム３０２及び４０２のそれぞれの複数のメモリモジュール（例えば、メモリモジュール３０４ａ、３０４ｂ、及び３０４ｃを参照）とは別個である。メモリモジュールシステム３０２及び４０２のいくつかの実施形態では、少なくとも１つの外部コントローラは、複数のメモリモジュールのコントローラによる計算を調整するように構成することができる（例えば、コントローラ１０６ａ及び１０６ｂならびにメモリモジュール１０２、２０２、及び３０４ａ～３０４ｃを参照）。また、外部コントローラ（複数可）は、複数のメモリモジュールのインターフェースデバイス（例えば、インターフェースデバイス１０８ａ及び１０８ｂ、ならびにメモリモジュール１０２、２０２、及び３０４ａ～３０４ｃを参照）による通信を調整するように構成することができる。

【0035】

また、示されるように、インターフェースデバイス（例えば、インターフェースデバイス３０８ａ及び３０８ｂを参照）は、メモリモジュールシステム３０２及４０２のそれぞれの複数のメモリモジュール（例えば、メモリモジュール３０４ａ、３０４ｂ、及び３０４ｃ）とは別個である場合がある。メモリモジュールシステム３０２及び４０２のインターフェースデバイス（例えば、インターフェースデバイス３０８ａ及び３０８ｂを参照）はそれぞれ、少なくとも部分的に無線で通信するワイヤレスインターフェースデバイスを含む場合もあれば、チップ間に光通信を提供するチップ内光相互接続を含む場合もある。メモリモジュールシステム３０２及び４０２のインターフェースデバイスの他の部分は、ワイヤを介して通信することができる。メモリモジュールシステム３０２及び４０２のインターフェースデバイスはまた、それぞれ、複数の機能及び／またはチャネル及びチャネルタイプを備えたハイブリッドインターフェースデバイスである場合がある。メモリモジュールシステム３０２及び４０２のインターフェースデバイスは、それぞれネットワークインターフェースデバイス（ワイヤレスネットワークインターフェースデバイスなど）であるか、それを含むか、またはその一部である場合がある。メモリモジュールシステム３０２及び４０２のインターフェースデバイスはそれぞれ、ワイヤレスインターフェースデバイスを含むことができ、及び／または有線リンクは、１つまたは複数の有線ネットワーク及び／またはワイヤレスネットワーク、ピアツーピアリンク、ポート、バスなどを介して通信するように構成することができる。

【0036】

また、複数のメモリモジュール（例えば、メモリモジュール３０４ａ、３０４ｂ、及び３０４ｃを参照）は、複数の異なるタイプのメモリ構造である場合がある。例えば、複数のメモリモジュールは、１つまたは複数のＤＩＭＭ、１つまたは複数のＳＯ－ＤＩＭＭ、１つまたは複数のＲＤＩＭＭ、１つまたは複数のｍｉｎｉ－ＲＤＩＭＭ、１つまたは複数のソケット付きメモリスタック、１つまたは複数のパッケージ上の複数のソケットシステム、またはメモリ用の他のタイプのＰｏＰ、異なるタイプのメモリ構造またはモジュールの１つまたは複数、またはそれらの任意の組み合わせ１つであるか、それらの一部であるか、またはそれらを含む場合がある。

【0037】

また、本明細書に説明される各メモリモジュールは、異なるタイプのメモリ構造である場合がある。例えば、本明細書に説明するメモリモジュールは、ＤＩＭＭ、ＳＯ－ＤＩＭＭ、ＲＤＩＭＭ、ｍｉｎｉ－ＲＤＩＭＭ、ソケット付きメモリスタック、またはパッケージ上のソケット付きシステムまたはメモリ用の他のタイプのＰｏＰであるか、それらの一部であるか、またはそれらを含む場合がある。

【0038】

例えば、メモリモジュールシステム３０２または４０２のいくつかの実施形態では、システムは、複数のＤＩＭＭを含むことができる。そして、複数のＤＩＭＭの各ＤＩＭＭは、複数のＤＩＭＭとは別個である追加のＰＣＢのメモリスロットへの挿入のために構成されたＰＣＢを含むことができる。また、複数のＤＩＭＭの各ＤＩＭＭは、ＰＣＢに結合された複数のメモリチップ、ＰＣＢの両側にある複数の電気接点、ＰＣＢに結合された少なくとも１つのコントローラ（少なくとも１つの専用コントローラなど）、及びＤＩＭＭの入出力データを通信するように構成された少なくとも１つのインターフェースデバイスを含むことができる。入出力データは、ＤＩＭＭ及びシステムがインストールされているコンピューティングデバイスのプロセッサをバイパスする。そして、ＤＩＭＭを有するシステム３０２及び４０２のそのような実施形態では、少なくとも１つのインターフェースデバイスは、入出力データを複数のＤＩＭＭの少なくとも１つの他のＤＩＭＭに通信するように構成することができる。

【0039】

また、ＤＩＭＭを有するシステム３０２及び４０２のそのような実施形態では、少なくとも１つの外部コントローラは、複数のＤＩＭＭとは別個であり、複数のＤＩＭＭの専用コントローラによる計算を調整するように構成することができる。少なくとも１つの外部コントローラはまた、複数のＤＩＭＭのインターフェースデバイスによる通信を調整するように構成することができる。そして、そのような実施形態では、追加のＰＣＢは、複数のＤＩＭＭとは別個であり、複数のＤＩＭＭを受け入れるように構成された複数のメモリスロットを含むことができる。また、外部コントローラ（複数可）は、追加のＰＣＢに結合することができ、追加のＰＣＢはマザーボードである場合があり、外部コントローラ（複数可）は、中央処理装置（ＣＰＵ）または専用コントローラなどの他のタイプのプロセッサを含むことができる。

【0040】

いくつかの実施形態では、複数のＤＩＭＭの各ＤＩＭＭの少なくとも１つのコントローラは、専用のコントローラである場合がある。例えば、コントローラは、他のタイプの専用コントローラのＧＰＵ、ＡＩアクセラレータ、ＮＰＵ、ＰＩＭユニット、またはそれらの任意の組み合わせであるか、それらの一部であるか、またはそれらを含む場合がある。

【0041】

いくつかの実施形態では、複数のＤＩＭＭのＤＩＭＭの１つのインターフェースデバイス（複数可）は、少なくとも部分的に無線で通信するように構成されたワイヤレスインターフェースデバイスを含む場合もあれば、チップ間に光通信を提供するチップ内光相互接続を含む場合もある。そして、そのような例では、複数のＤＩＭＭの各ＤＩＭＭについて、ＤＩＭＭのワイヤレスインターフェースデバイスは、コントローラの入力データを受信し、システムがインストールされているシステム３０２または４０２をホストするコンピューティングデバイスのプロセッサをバイパスする１つまたは複数の無線通信リンクを介して１つまたは複数のユーザーインターフェースにコントローラの出力データを通信するように構成することができる。１つまたは複数のユーザーインターフェースは、触覚ＵＩ（接触）、視覚ＵＩ（視野）、例えばＧＵＩ（グラフィックディスプレイまたはモニタを介して）、聴覚ＵＩ（音）、嗅覚ＵＩ（匂い）、平衡ＵＩ（バランス）、及び味覚ＵＩ（味）、またはそれらの任意の組み合わせを含む任意のタイプのユーザーインターフェース（ＵＩ）の１つまたは複数を含むことができる。

【0042】

いくつかの実施形態では、ＤＩＭＭは、１つまたは複数の高速ワイヤレスインターフェースを介して互いと通信することができる。ＤＩＭＭはインストールし、位置合わせし、互いに近くある場合があるので、ＤＩＭＭの間でデータを送信するために近接した送信機を備えた高速ワイヤレスインターフェースを使用することができる。また、ワイヤは、メモリスロットに挿入されたときにＤＩＭＭをＰＣＢに接続する側以外の各ＤＩＭＭの側を介してＤＩＭＭを接続することができる。

【0043】

いくつかの実施形態は、複数のメモリチップ、複数の電気接点、及び１つまたは複数の専用コントローラを有する装置を含むことができる。そして、そのような装置は、装置が設置されているコンピューティングデバイスのメインプロセッサをバイパスする１つまたは複数の通信ネットワークを介して、専用コントローラの入出力データを通信するように構成されたネットワークインターフェースデバイスを含むことができる。

【0044】

いくつかの実施形態では、そのような装置は、マザーボードのメモリスロットへの挿入のために構成されたプリント基板（ＰＣＢ）を含むことができる。また、複数のメモリチップはＰＣＢに結合することができる。また、複数の電気接点は、ＰＣＢの両側にある場合がある。また、専用コントローラ（複数可）はＰＣＢに結合することができる。そして、ネットワークインターフェースデバイスは、ＰＣＢに結合することができる。そのような例及び他の例では、専用コントローラ（複数可）は、グラフィックスプロセッシングユニット（ＧＰＵ）、及び／またはＡＩアクセラレータなどの他のタイプの専用コントローラを含むことができる。そのような例及び他の例では、１つのネットワークインターフェースデバイスは、１つまたは複数のワイヤレスネットワークを介して通信するように構成されたワイヤレスネットワークインターフェースを含むことができる。そして、１つまたは複数の通信ネットワークは、装置が設置されているコンピューティングデバイスのメインデータバスをバイパスすることができる。

【0045】

装置はまた、複数のメモリチップを複数の電気接点の少なくともいくつかに接続して、複数のメモリチップの入出力データを、システムがインストールされているコンピューティングデバイスのメインプロセッサに通信するように構成された第１の接続部を含むことができる。装置はまた、複数のメモリチップを専用コントローラに接続するように構成された第２の接続部を含むことができる。そして、ネットワークインターフェースデバイスが、装置が設置されているコンピューティングデバイスのメインプロセッサをバイパスする通信経路を介して、他のデバイスから専用コントローラの入力データを受信し、他のデバイスに専用コントローラの出力データを通信するように、装置は、専用コントローラをネットワークインターフェースに接続するように構成された第３の接続部を含むことができる。

【0046】

装置はまた、専用コントローラが複数のメモリチップにアクセスしている間に、メインプロセッサが複数のメモリチップのデータにアクセスしようとするとき、競合を解決するように構成されたアービターを含むことができる。

【0047】

いくつかの実施形態は、複数のデュアルインラインメモリモジュール（ＤＩＭＭ）を有するシステムを含む場合がある。複数のＤＩＭＭの各ＤＩＭＭは、複数のＤＩＭＭとは別個である追加のＰＣＢのメモリスロットへの挿入のために構成されたＰＣＢを含むことができる。複数のＤＩＭＭの各ＤＩＭＭは、ＰＣＢに結合された複数のメモリチップ、及びＰＣＢの両側にある複数の電気接点を含むことができる。複数のＤＩＭＭの各ＤＩＭＭは、ＰＣＢに結合された専用コントローラを含むことができる。そして、複数のＤＩＭＭの各ＤＩＭＭは、ＰＣＢに結合され、システムがインストールされているコンピューティングデバイスのメインプロセッサをバイパスする１つまたは複数の通信ネットワークを介して通信するように構成されたネットワークインターフェースデバイスを含むことができる。

【0048】

いくつかの実施形態では、そのようなシステムは、複数のＤＩＭＭとは別個であり、複数のＤＩＭＭの専用コントローラによって計算を調整するように構成された外部コントローラを含むことができる。そして、そのような実施形態では、システムは、複数のＤＩＭＭとは別個であり、複数のＤＩＭＭを受け入れるように構成された複数のメモリスロットを含む追加のＰＣＢを有することができる。そして、外部コントローラは、追加のＰＣＢに結合することができる。また、そのような実施形態では、追加のＰＣＢは、マザーボードである場合があり、外部コントローラは中央処理装置（ＣＰＵ）を含む場合がある。

【0049】

そのような例及び他の例では、専用コントローラは、ＧＰＵ、及び／またはＡＩアクセラレータなどの他のタイプの専用コントローラを含むことができる。そして、そのような例及び他の例では、複数のＤＩＭＭの各ＤＩＭＭのネットワークインターフェースデバイスは、ワイヤレスネットワークを介して通信するように構成されたワイヤレスネットワークインターフェースデバイスを含むことができる。

【0050】

いくつかの実施形態では、複数のＤＩＭＭの各ＤＩＭＭについて、ＤＩＭＭのワイヤレスネットワークインターフェースは、専用コントローラの入力データを受信し、専用コントローラの出力データを、システムがインストールされているコンピューティングデバイスのメインプロセッサをバイパスする１つまたは複数の無線通信リンクを介して１つまたは複数のディスプレイに通信するように構成される。

【0051】

いくつかの実施形態は、ＤＩＭＭを含むことができる。ＤＩＭＭには、マザーボードのメモリスロットヘの挿入のために構成されたプリント回路基板（ＰＣＢ）を含むことができる。ＤＩＭＭはまた、ＰＣＢに結合された複数のメモリチップ、及びＰＣＢの両側にある複数の電気接点を含むことができる。ＤＩＭＭはまた、ＰＣＢに結合された専用コントローラを含むことができる。ＤＩＭＭはまた、ＰＣＢに結合され、ＤＩＭＭがコンピューティングデバイスのメインプロセッサをバイパスする１つまたは複数の通信ネットワークを介して、専用コントローラの入出力データを通信するように構成されたネットワークインターフェースデバイスを含むことができる。そのような実施形態及び他の実施形態では、ならびにＤＩＭＭがモバイルデバイス内にある場合、ＤＩＭＭはスモールアウトラインデュアルインラインメモリモジュール（ＳＯ－ＤＩＭＭ）である場合がある。また、そのような例及び他の例では、専用コントローラは、グラフィックスプロセッシングユニット（ＧＰＵ）、及び／またはＡＩアクセラレータなどの他のタイプの専用コントローラを含む。そして、そのような例及び他の例では、ネットワークインターフェースデバイスは、１つまたは複数のワイヤレスネットワークを介して通信するように構成されたワイヤレスネットワークインターフェースを含むことができる。

【0052】

さらに、そのような例及び他の例では、ＤＩＭＭは、複数のメモリチップを電気接点の少なくともいくつかに接続して、複数のメモリチップの入出力データを、システムがインストールされているコンピューティングデバイスのメインプロセッサに通信するように構成された第１の接続部を含むことができる。ＤＩＭＭはまた、複数のメモリチップをＧＰＵに接続するように構成された第２の接続部を含むことができる。そして、ＤＩＭＭは、ネットワークインターフェースデバイスが、他のデバイスからＧＰＵの入力データを受信し、ＧＰＵの出力データを、ＤＩＭＭがインストールされているコンピューティングデバイスのメインプロセッサをバイパスする通信経路を介して他のデバイスに通信するように、ＧＰＵをネットワークインターフェースデバイスに接続するように構成された第３の接続部を含むことができる。

【0053】

さらに、そのような例及び他の例では、１つまたは複数の通信ネットワークは、ＤＩＭＭがインストールされているコンピューティングデバイスのメインデータバスをバイパスする。

【0054】

そして、ＤＩＭＭは、専用コントローラがＤＩＭＭの複数のメモリチップにアクセスしている間に、メインプロセッサが複数のメモリチップのデータにアクセスしようとするとき、競合を解決するように構成されたアービターを含むことができる。

【0055】

図５は、本開示のいくつかの実施形態による、少なくともコンピューティングデバイス５０２、５２２ａ、５２２ｂ、５２２ｃ、及び５２２ｄを含む例示的なネットワーク化されたシステム５００を示す。また、図５は、ネットワーク化されたシステム５００の一部分である例示的なコンピューティングデバイス５０２の例示的な部分を示す。そして、図５は、そのようなコンピューティングデバイスを、ＩｏＴデバイス、モバイルデバイス、通信ネットワークデバイス、及び装置（例えば、基地局５３０を参照）、アプライアンス（例えば、アプライアンス５４０を参照）、及び車両（例えば、車両５５０を参照）などの様々なマシン、装置、及びシステムにどのように統合できるのかを示す。

【0056】

ネットワーク化されたシステム５００のコンピューティングデバイス５０２及び他のコンピューティングデバイス（例えば、コンピューティングデバイス５２２ａ、５２２ｂ、５２２ｃ、及び５２２ｄを参照）は、１つまたは複数の通信ネットワーク５２０に通信可能に結合することができる。コンピューティングデバイス５０２は、少なくともバス５０６、コントローラ５０８（ＣＰＵなど）、第１のメモリ５１０、ネットワークインターフェース５１２、データストレージシステム５１４、他のコンポーネント５１６（ＧＰＳコンポーネント、様々なタイプのユーザーインターフェースコンポーネントなどのＩ／Ｏコンポーネント、及びセンサとカメラなどのモバイルデバイスまたはコンピューティングデバイスに見られる任意のタイプのコンポーネントである場合がある）、及び第２のメモリ５１８（メモリモジュール１０２もしくは２０２またはメモリモジュールシステム３０２もしくは４０２を含むことができる）を含む。他のコンポーネント５１６は、１つまたは複数のユーザーインターフェース（例えば、ＧＵＩ、聴覚ユーザーインターフェース、触覚ユーザーインターフェースなど）、ディスプレイ、異なるタイプのセンサ、触覚入出力デバイス、音声入出力デバイス、及び／または視覚入出力デバイス、追加のアプリケーション特有のメモリ、１つまたは複数の追加のコントローラ（例えば、ＧＰＵ）、またはそれらの任意の組み合わせを含むことができる。バス５０６は、コントローラ５０８、第１のメモリ５１０、ネットワークインターフェース５１２、データストレージシステム５１４、及び他のコンポーネント５１６を通信可能に結合し、いくつかの実施形態ではそのようなコンポーネントを第２のメモリ５１２に結合することができる。上述のように、破線のボックス及び接続が任意選択のコンポーネントを表すことを理解されたい。

【0057】

コンピューティングデバイス５０２は、少なくともコントローラ５０８、第１のメモリ５１０及び第２のメモリ５１８（例えば、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えばシンクロナスＤＲＡＭ（ＳＤＲＡＭ）またはラムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、クロスポイントメモリまたはクロスバーメモリ、クロスバーメモリなど）、及びデータストレージシステム５１４を含むコンピュータシステムを含んでおり、これらはバス５０６（多重バスを含むことができる）を介して互いと通信する。いくつかの実施形態では、第２のメモリ５１８は、バス５０６を介して通信しない場合がある。

【0058】

別の言い方をすると、図５は、本開示の実施形態が作用することができるコンピュータシステムを有するコンピューティングデバイス５０２のブロック図を含む。いくつかの実施形態では、コンピュータシステムは、実行時に、本明細書に説明される方法の少なくともいずれか１つまたは複数をマシンに実行させるための命令セットを含むことができる。そのような実施形態では、マシンを、ＬＡＮ、イントラネット、エクストラネット、及び／またはインターネット（例えば、ネットワーク（複数可）５２０）内の他のマシンに接続する（例えば、ネットワークインターフェース５１２を介してネットワーク接続する）ことができる。マシンは、クライアントサーバネットワーク環境内のサーバまたはクライアントマシンの機能で、ピアツーピア（または分散）ネットワーク環境内のピアマシンとして、またはクラウドコンピューティングインフラストラクチャもしくは環境内のサーバもしくはクライアントマシンとして動作することができる。

【0059】

コントローラ５０８は、マイクロプロセッサ、中央処理装置などの１つまたは複数の汎用処理装置を表す。より詳細には、処理装置は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、単一命令複数データ（ＳＩＭＤ）、複数命令複数データ（ＭＩＭＤ）、または他の命令セットを実装するプロセッサ、または命令セットの組み合わせを実装するプロセッサとすることができる。コントローラ５０８はまた、ＡＳＩＣなどの１つまたは複数の特殊用途処理装置、ＦＰＧＡなどのプログラマブルロジック、デジタルシグナルプロセッサ（ＤＳＰ）、ネットワークプロセッサなどとすることができる。コントローラ５０８は、本明細書に説明する動作及びステップを実行するための命令を実行するように構成されている。コントローラ５０８はさらに、１つまたは複数の通信ネットワーク（ネットワーク（複数可）５２０など）を介して通信するために、ネットワークインターフェース５１２などのネットワークインターフェースデバイスを含むことができる。

【0060】

データストレージシステム５１４は、本明細書に説明される方法または機能のいずれか１つまたは複数を具現化する１つまたは複数の命令セットまたはソフトウェアが格納されたマシン可読記憶媒体（コンピュータ可読媒体としても知られている）を含むことができる。データストレージシステム５１４は、それが、データストレージシステムに常駐する命令を少なくとも部分的に実行することができるなど、実行能力を有することができる。命令はまた、コンピュータシステムがそれを実行する間に、第１のメモリ５１０及び第２のメモリ５１８の少なくとも１つの中に、及び／またはコントローラ５０８内に完全にまたは少なくとも部分的に常駐することができ、第１のメモリ５１０及び第２のメモリ５１８の少なくとも１つ、ならびにコントローラ５０８はまた、マシン可読記憶媒体を構成する。第１のメモリ５１０は、コンピューティングデバイス５０２のメインメモリである、またはそれを含む場合がある。第１のメモリ５１０及び第２のメモリ５１８は、それが、メモリに常駐する命令を少なくとも部分的に実行することができるなど、実行能力を有することができる。

【0061】

上述のように、ネットワーク化されたシステム５００はコンピューティングデバイスを含み、コンピューティングデバイスのそれぞれは、１つまたは複数のバス、コントローラ、メモリ、ネットワークインターフェース、ストレージシステム、及び他のコンポーネントを含むことができる。また、図５に示され、本明細書に説明されるコンピューティングデバイスのそれぞれは、例えば、スマートフォン、タブレットコンピュータ、ＩｏＴデバイス、スマートテレビ、スマートウォッチ、眼鏡もしくは他のスマート家庭用電化製品、車載情報システム、ウェアラブルスマートデバイス、ゲーム機、ＰＣ、デジタルカメラ、またはそれらの任意の組み合わせなど、モバイルデバイスなどを含むか、またはそれらの一部である場合がある。示されるように、コンピューティングデバイスは、少なくとも、Ｂｌｕｅｔｏｏｔｈなどのローカルからデバイスへのネットワーク、広域ネットワーク（ＷＡＮ）、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、４Ｇもしくは５Ｇなどのモバイルワイヤレスネットワーク、エクストラネット、インターネット、及び／またはそれらの任意の組み合わせを含むネットワーク（複数可）５２０に接続することができる。いくつかの実施形態では、破線接続５１９で示されるように、第２のメモリ５１８は、それが通信ネットワーク（複数可）５２０を介して他のデバイスと別々に通信できるように、少なくとも１つのネットワークインターフェースを含むことができる。例えば、第２のメモリ５１８のメモリモジュールまたはメモリモジュールシステム（例えば、メモリモジュール１０２及び２０２、ならびにメモリモジュールシステム３０２及び４０２を参照）は、そのようなコンポーネントが通信ネットワーク（複数可）５２０を介して他のデバイスと別々に通信できるように、独自のネットワークインターフェースを有することができる。

【0062】

本明細書に説明されるコンピューティングデバイスのそれぞれは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチもしくはブリッジ、または任意のマシンであって、そのマシンによって行われるアクションを指定する命令のセットを（連続してまたは他の方法で）実行できるマシンであるか、またはそれらに置き換えられる場合がある。

【0063】

また、単一のマシンが図５に示すデバイス５０２について示されるが、用語「マシン」はまた、本明細書に説明される方法または動作の１つまたは複数を実行するために、個々でまたは共同で命令の１つのセット（または複数のセット）を実行するマシンの任意の集まりを含むと解釈されるものとする。そして、示されたコンピューティングデバイス及びコンピューティングシステムのそれぞれは、それぞれ、少なくともバス及び／またはマザーボード、１つまたは複数のコントローラ（１つまたは複数のＣＰＵなど）、一時データストレージを含むことができるメインメモリ、少なくとも１つのタイプのネットワークインターフェース、永続的なデータストレージを含むことができるストレージシステム、及び／またはそれらの任意の組み合わせを含むことができる。いくつかのマルチデバイス実施形態では、あるデバイスは本明細書に説明される方法のいくつかの部分を完了し、次に、他のデバイスが本明細書に説明される方法の他のステップを続行することができるように、ネットワークを介して他のデバイスに完了の結果を送信することができる。

【0064】

メモリ、コントローラ、及びデータ記憶装置部分を、実施形態例においてそれぞれ単一部分であると示しているが、各部分は、命令を格納してその対応する動作を行うことができる単一部分または複数部分を含むと解釈すべきである。「マシン可読記憶媒体」という用語はまた、マシンによって実行するための命令のセットを記憶またはエンコードすることが可能であり、マシンに本開示の方法の任意の１つまたは複数を実行させる任意の媒体を含むと解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、ソリッドステートメモリ、光媒体、及び磁気媒体を含むが、これらに限定されないと解釈されるものとする。

【0065】

先行する詳細な説明の一部は、アルゴリズム及びコンピュータメモリ内のデータビットに対する操作の記号表現の観点から提示されている。このようなアルゴリズムの説明及び表現は、その働きの趣旨を当業者に最も効果的に伝えるためにデータ処理技術において当業者が用いる方法である。アルゴリズムはここでは、及び全般的に、望ましい結果に至る自己矛盾のない動作順序であると考えられる。動作は、物理量の物理的な操作を必要とするものである。通常、必ずしもではないが、これらの量は格納し、組み合わせ、比較し、及び他の方法で操作することができる電気または磁気信号という形を取る。主に共通使用の理由により、これらの信号をビット、値、要素、シンボル、文字、用語、数などと称することが、時によって好都合であることが分かっている。

【0066】

しかし、これら及び同様の用語はすべて、適切な物理量に対応付けられるべきであり、これらの量に適用される好都合な標示にすぎないことを認識しておくべきである。本開示は、コンピュータシステムのレジスタ及びメモリ内で物理（電子的）量として表されるデータを操作し、コンピュータシステムのメモリまたはレジスタまたはそのような情報ストレージシステム内で同様に物理量として表される他のデータに変換する、コンピュータシステム、または類似した電子コンピューティングデバイスの動作及びプロセスを参照することができる。

【0067】

本開示は、本明細書における動作を実行するための装置にも関する。この装置は、使用目的に対して特別に構成することもできるし、またはコンピュータに格納されたコンピュータプログラムによって選択的にアクティブ化または再構成される汎用コンピュータを含むこともできる。このようなコンピュータプログラムは、任意のタイプのディスク、例えば、フロッピーディスク、光ディスク、ＣＤ－ＲＯＭ、及び光磁気ディスク、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気もしくは光カード、または電子命令の格納に適した任意のタイプの媒体などのコンピュータ可読記憶媒体に格納することができ、それぞれコンピュータシステムバスに結合される。

【0068】

本明細書で示したアルゴリズム及びディスプレイは、何らかの特定のコンピュータまたは他の装置に本来的に関係していない。様々な汎用システムを、本明細書での教示に従ってプログラムによって用いることもできるし、または本方法を行うためにより専用の装置を構築することが好都合であることが分かる可能性もある。種々のこれらのシステムの構造は、以下の説明で述べるように現れる。加えて、本開示は何らかの特定のプログラミング言語に関して説明されていない。本明細書に説明したような本開示の教示を実施するために、種々のプログラミング言語を使用できることを理解されたい。

【0069】

本開示を、本開示に従ってプロセスを実行するようにコンピュータシステム（または他の電子装置）をプログラミングするために使用できる命令が格納されたマシン可読媒体を含むことができる、コンピュータプログラム製品またはソフトウェアとして示すことができる。マシン可読媒体は、マシン（例えば、コンピュータ）によって可読形式で情報を格納するための任意のメカニズムを含む。いくつかの実施形態では、マシン可読（例えば、コンピュータ可読）媒体は、読み取り専用メモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリコンポーネントなどのマシン（例えば、コンピュータ）可読記憶媒体を含む。

【0070】

前述の明細書では、本開示の実施形態は、その特定の例示的な実施形態を参照して説明されてきた。以下の特許請求の範囲に述べる本開示の実施形態のより広い趣旨及び範囲から逸脱することなく、様々な変更を加えることができることが明らかである。したがって、明細書及び図面は限定的な意味ではなく例示的な意味で考慮されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】