特許 7497446 半導体デバイス、その製造方法および応用

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-05-31

(45)【発行日】2024-06-10

(54)【発明の名称】半導体デバイス、その製造方法および応用

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240603BHJP

   H01L 29/812 20060101ALI20240603BHJP

   H01L 21/20 20060101ALI20240603BHJP

   H01L 29/778 20060101ALI20240603BHJP

   H01L 21/337 20060101ALI20240603BHJP

   H01L 29/808 20060101ALI20240603BHJP

   H01L 29/417 20060101ALI20240603BHJP

   H01L 29/423 20060101ALI20240603BHJP

   H01L 29/41 20060101ALI20240603BHJP

【ＦＩ】

H01L29/80 F

H01L21/20

H01L29/80 H

H01L29/80 C

H01L29/80 W

H01L29/50 J

H01L29/58 Z

H01L29/44 L

【請求項の数】 18

(21)【出願番号】P 2022549769

(86)(22)【出願日】2021-03-02

(65)【公表番号】

(43)【公表日】2023-04-12

(86)【国際出願番号】 CN2021078736

(87)【国際公開番号】W WO2021175222

(87)【国際公開日】2021-09-10

【審査請求日】2022-08-18

(31)【優先権主張番号】202010149409.5

(32)【優先日】2020-03-05

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】522184383

【氏名又は名称】広東致能科技有限公司

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】黎子蘭

【審査官】杉山 芳弘

(56)【参考文献】

【文献】米国特許出願公開第２００１／０００８２９９（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００５／０００９３０４（ＵＳ，Ａ１）

【文献】国際公開第２０１９／１８８７６７（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２１／２０

Ｈ０１Ｌ ２１／３３７

Ｈ０１Ｌ ２９／４１７

Ｈ０１Ｌ ２９／４２３

Ｈ０１Ｌ ２９／４１

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

(57)【特許請求の範囲】

【請求項1】

ステップ１．第１表面を有するベース材を用意し、
ステップ２．前記ベース材の第１表面に、前記ベース材の第１表面に平行な第１表面を有する第１絶縁層を形成し、
ステップ３．前記第１絶縁層および一部の前記ベース材をエッチングして、垂直であるとともに間隔をあけて並んでいる複数の第１階段状構造および第２階段状構造を形成し、複数の前記第１階段状構造の第１表面および前記第２階段状構造の第２表面の下部が、それぞれ前記ベース材の第２表面および第３表面からなるものであり、複数の前記第１階段状構造の第１表面および前記第２階段状構造の第２表面の上部が、それぞれ前記第１絶縁層の第２表面および第３表面からなるものであり、
ステップ４．前記第１階段状構造および前記第２階段状構造の第３表面に第２絶縁層を形成し、
ステップ５．前記第１階段状構造の、前記ベース材の第３表面からなる第２表面に単結晶核生成層を形成し、前記第２階段状構造の、前記ベース材の第２表面からなる第１表面に単結晶核生成層を形成し、
ステップ６．前記単結晶核生成層を核生成中心として、第１半導体層を側方にエピタキシャル成長させる、
を含むことを特徴とする半導体デバイスの製造方法。

【請求項2】

ステップ１．第１表面を有するベース材を用意し、
ステップ２．前記ベース材の第１表面に、前記ベース材の第１表面に平行な第１表面を有する第１絶縁層を形成し、
ステップ３．前記第１絶縁層および一部の前記ベース材をエッチングして、垂直であるとともに間隔をあけて並んでいる複数の第１トレンチおよび第２トレンチを形成し、複数の前記第１トレンチおよび第２トレンチのそれぞれの第１表面および第２表面の下部が、それぞれ前記ベース材の第２表面および第３表面からなるものであり、複数の前記第１トレンチおよび前記第２トレンチのそれぞれの第１表面および第２表面の上部が、それぞれ前記第１絶縁層の第２表面および第３表面からなるものであり、
ステップ４．前記第１トレンチおよび前記第２トレンチの第３表面に第２絶縁層を形成
し、
ステップ５．前記第１トレンチの、前記ベース材の第３表面からなる第２表面に単結晶核生成層を形成し、前記第２トレンチの、前記ベース材の第２表面からなる第１表面に単結晶核生成層を形成し、
ステップ６．前記単結晶核生成層を核生成中心として、第１半導体層を側方にエピタキシャル成長させる、
を含むことを特徴とする半導体デバイスの製造方法。

【請求項3】

前記ベース材の第２表面および第３表面は、六方対称の格子構造を有する
ことを特徴とする請求項１に記載の方法。

【請求項4】

前記ベース材の第２表面および第３表面は、六方対称の格子構造を有する
ことを特徴とする請求項２に記載の方法。

【請求項5】

ステップ５において、前記第１階段状構造の、前記ベース材の第３表面からなる第２表面の一部に単結晶核生成層を形成し、前記第２階段状構造の、前記ベース材の第２表面からなる第１表面の一部に単結晶核生成層を形成する
ことを特徴とする請求項３に記載の方法。

【請求項6】

ステップ５において、前記第１トレンチの、前記ベース材の第３表面からなる第２表面の一部に単結晶核生成層を形成し、前記第２トレンチの、前記ベース材の第２表面からなる第１表面の一部に単結晶核生成層を形成する
ことを特徴とする請求項４に記載の方法。

【請求項7】

前記ステップ５の代わりに、前記単結晶核生成層を核生成中心として、前記第１トレンチおよび第２トレンチにおいて第１半導体層の第１サブ層を側方にエピタキシャル成長させ、そして、前記第１サブ層を核として、ドーピングがされた第３半導体層を成長させ、そして、前記第１半導体層の第２サブ層を成長させ、前記第３半導体層がＮ－型ドーピングまたはＰ－型ドーピングである、ステップ５’を使用する
ことを特徴とする請求項６に記載の方法。

【請求項8】

ベース材と、第１絶縁層と、複数の第１トレンチおよび第２トレンチと、単結晶核生成層と、第１半導体層と、を含み、
前記ベース材は第１表面を有し、
前記第１絶縁層は、前記ベース材の第１表面に形成され、前記ベース材の第１表面に平行な第１表面を有し、
前記複数の第１トレンチおよび第２トレンチは、ベース材の第１表面に垂直であるとともに間隔をあけて並んでおり、
前記第１トレンチおよび前記第２トレンチのそれぞれの第１表面および第２表面の下部が、それぞれ前記ベース材の第２表面および第３表面からなるものであり、前記第１トレンチおよび第２トレンチのそれぞれの第１表面および第２表面の上部が、それぞれ前記第１絶縁層の第２表面および第３表面からなるものであり、
前記単結晶核生成層は、前記第１トレンチの、前記ベース材の第３表面からなる第２表面、および前記第２トレンチの、前記ベース材の第２表面からなる第１表面に形成され、前記第１半導体層は、前記単結晶核生成層を核生成中心として側方にエピタキシャル成長されるものである
ことを特徴とする半導体デバイス。

【請求項9】

前記第１トレンチの第２表面の一部に前記単結晶核生成層が形成され、前記第２トレンチの第１表面の一部に前記単結晶核生成層が形成される
ことを特徴とする請求項８に記載の半導体デバイス。

【請求項10】

前記第１半導体層は、前記複数の第１トレンチおよび第２トレンチの長手方向に沿って第１半導体層の第１サブ層および第２サブ層に分けられ、前記第１サブ層と第２サブ層との間にドーピングがされた第３半導体層がさらに設けられる
ことを特徴とする請求項８または９に記載の半導体デバイス。

【請求項11】

前記ベース材の第２表面および第３表面は、六方対称の格子構造を有する
ことを特徴とする請求項８～１０のいずれか１項に記載の半導体デバイス。

【請求項12】

ベース材と、複数の第１トレンチおよび第２トレンチと、第２絶縁層と、単結晶核生成層と、第１半導体層と、第２半導体層と、を含み、
前記ベース材は、第１表面を有し、
前記複数の第１トレンチおよび第２トレンチは、前記ベース材に形成され、前記ベース材の第１表面に垂直であるとともに間隔をあけて並んでおり、
前記第２絶縁層は、複数の前記第１トレンチおよび第２トレンチの第３表面に形成され、
前記単結晶核生成層は、前記第１トレンチの第２表面および前記第２トレンチの第１表面に形成され、
前記第１半導体層は、前記単結晶核生成層を核生成中心として成長され、前記複数の第１トレンチおよび第２トレンチの第１表面および第２表面に平行であるとともに前記ベース材の第１表面に垂直である自発分極効果およびピエゾ分極効果を有する第１面とそれに対向する第２面とを有し、
前記第２半導体層は、前記第１半導体層に覆うように形成され、前記第２半導体層の禁制帯幅が前記第１半導体層の禁制帯幅よりも大きく、これによって、前記第１半導体層の第１面および第２面にそれぞれ二次元電子ガスおよび二次元正孔ガスが形成される
ことを特徴とする半導体デバイス。

【請求項13】

ベース材と、第３絶縁層と、複数の第１トレンチおよび第２トレンチと、第２絶縁層と、単結晶核生成層と、第４絶縁層と、前記第１トレンチおよび第２トレンチにおける第１半導体層と、第２半導体層と、を含み、
前記ベース材は、第４表面を有し、
前記第３絶縁層は、前記ベース材の第４表面に形成され、
前記複数の第１トレンチおよび第２トレンチは、前記ベース材に形成され、前記ベース材の第４表面に垂直であるとともに間隔をあけて並んでおり、
前記第２絶縁層は、複数の前記第１トレンチおよび前記第２トレンチの第３表面に形成され、
前記単結晶核生成層は、前記第１トレンチの第２表面および前記第２トレンチの第１表面に形成され、前記第４絶縁層は、前記第１トレンチの第１表面および前記第２トレンチの第２表面に形成され、
前記第１半導体層は、前記ベース材の第４表面から突出し、前記第１トレンチの第１表面および前記第２トレンチの第２表面に平行であり前記ベース材の第４表面に垂直でありかつ前記ベース材の第４表面から突出する自発分極効果およびピエゾ分極効果を有する第１面とそれに対向する第２面とを有し、
前記第２半導体層は、前記第１半導体層に覆うように形成され、前記第２半導体層の禁制帯幅が前記第１半導体層の禁制帯幅よりも大きく、これによって、前記第１半導体層の第１面および第２面にそれぞれ二次元電子ガスおよび二次元正孔ガスが形成される
ことを特徴とする半導体デバイス。

【請求項14】

ベース材と、第３絶縁層と、複数の第１トレンチおよび第２トレンチと、第２絶縁層と、単結晶核生成層と、第４絶縁層と、前記第１トレンチおよび前記第２トレンチにおける
第１半導体層と、第２半導体層と、を含み、
前記ベース材は、第１表面と、前記第１表面に平行であるとともに前記第１表面より低い第５表面とを有し、
前記第３絶縁層は、前記ベース材の第１表面および第５表面に形成され、
前記複数の第１トレンチおよび第２トレンチは、前記ベース材に形成され、前記ベース材の第１表面に垂直であるとともに間隔をあけて並んでおり、
前記第２絶縁層は、前記第１トレンチおよび前記第２トレンチの第３表面に形成され、前記単結晶核生成層は、前記第１トレンチの第２表面および前記第２トレンチの第１表面に形成され、前記第４絶縁層は、前記第１トレンチの第１表面および前記第２トレンチの第２表面のそれぞれに形成され、
前記第１半導体層は、前記ベース材の第５表面から突出し、前記第１トレンチの第１表面および前記第２トレンチの第２表面に平行であるとともに前記ベース材の第５表面に垂直に上へ延伸する自発分極効果およびピエゾ分極効果を有する第１面を有し、
前記第２半導体層は、前記第１半導体層の前記第１面に覆うように形成され、前記第２半導体層の禁制帯幅が前記第１半導体層の禁制帯幅よりも大きく、これによって、前記第１半導体層の第１面に二次元電子ガスが形成される
ことを特徴とする半導体デバイス。

【請求項15】

ベース材と、第３絶縁層と、複数の第１トレンチおよび第２トレンチと、第２絶縁層と、単結晶核生成層と、第４絶縁層と、前記第１トレンチおよび前記第２トレンチにおける第１半導体層と、第２半導体層と、を含み、
前記ベース材は、第１表面と、前記第１表面に平行であるとともに前記第１表面より低い第６表面とを有し、
前記第３絶縁層は、前記ベース材の第１表面および第６表面に形成され、
前記複数の第１トレンチおよび第２トレンチは、前記ベース材に形成され、前記ベース材の第１表面に垂直であるとともに間隔をあけて並んでおり、
前記第２絶縁層は、前記第１トレンチおよび第２トレンチの第３表面に形成され、
前記単結晶核生成層は、前記第１トレンチの第２表面および前記第２トレンチの第１表面に形成され、前記第４絶縁層は、前記第１トレンチの第１表面および前記第２トレンチの第２表面のそれぞれに形成され、
前記第１半導体層は、前記ベース材の第６表面から突出し、前記第１トレンチの第２表面および前記第２トレンチの第１表面に平行であるとともに前記ベース材の第６表面に垂直に上へ延伸する自発分極効果およびピエゾ分極効果を有する第２面を有し、
前記第２半導体層は、前記第１半導体層の前記第２面に覆うように形成され、前記第２半導体層の禁制帯幅が前記第１半導体層の禁制帯幅よりも大きく、これによって、前記第１半導体層の第２面に二次元正孔ガスが形成される
ことを特徴とする半導体デバイス。

【請求項16】

一次回路と、二次回路と、変圧器とを備え、
前記一次回路および前記二次回路のそれぞれにスイッチ素子を有し、前記スイッチ素子が請求項８～１１のいずれか１項に記載の半導体デバイスを採用する
ことを特徴とする電源装置。

【請求項17】

携帯電話であって、
前記携帯電話の充電ユニットが請求項８～１１のいずれか１項に記載の半導体デバイスを備える
ことを特徴とする携帯電話。

【請求項18】

請求項８～１１のいずれか１項に記載の半導体デバイスを備える電力増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

関係出願の相互参照
本開示は、２０２０年３月５日に中国専利局に提出された、出願番号が２０２０１０１４９４０９．５であり、名称が「半導体デバイス、その製造方法および応用」である中国出願に基づいて優先権を主張し、その内容のすべては本開示に参照として取り込まれる。

【0002】

本開示は、半導体デバイスの分野に属し、より具体的に、ＩＩＩ族窒化物半導体デバイス、その製造方法および応用に関する。

【背景技術】

【0003】

ＩＩＩ族窒化物半導体は、重要な新型半導体材料であり、主にＡｌＮ、ＧａＮ、ＩｎＮおよびこれらの材料の化合物であるＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮなどを含む。前記ＩＩＩ族窒化物半導体の、直接バンドギャップ、ワイドバンドギャップ、高破壊電界強度などの利点を利用し、デバイス構造およびプロセスを最適化することで、ＩＩＩ族窒化物半導体がパワー半導体の分野で応用の見込みがある。高電子移動度および高正孔移動度トランジスタは、ＩＩＩ族窒化物半導体を応用する重要なデバイスであり、耐電圧が高く、パワーが高く、オン抵抗が低いなどの高い性能をもつ高電子移動度および高正孔移動度トランジスタが望まれる。

【0004】

従来の高電子移動度および高正孔移動度トランジスタの構造上の設計は、単位面積での集積度が高くなく、そして従来の高電子移動度および高正孔移動度トランジスタは、多くがノーマリオン型デバイスであり、省エネに不利である。

【発明の概要】

【発明が解決しようとする課題】

【0005】

上記の状況に鑑みて、本開示は、新しい半導体デバイス構造およびその製造方法を提供する。

【課題を解決するための手段】

【0006】

本開示のいくつかの形態に対する基本的な理解を提供するため、以下、本開示の簡略内容を提供する。なお、この内容は、本開示のすべての内容ではないことを理解すべきである。これは、本開示の重点または重要な特定をするためのものでもないし、本開示の範囲を限定するものでもなく、いくつかの概念を簡略に提出してその後のより詳細な説明の前書きとされるものにすぎない。

【0007】

本開示の内容の一局面として、半導体デバイスの製造方法を提供し、該半導体デバイスの製造方法は、
第１表面を有するベース材を用意するステップ１と、
前記ベース材の第１表面に、前記ベース材の第１表面に平行な第１表面を有する第１絶縁層を形成するステップ２と、
前記第１絶縁層および一部の前記ベース材をエッチングして、垂直であるとともに間隔をあけて並んでいる複数の第１階段状構造および第２階段状構造を形成し、複数の前記第１階段状構造の第１表面および前記第２階段状構造の第２表面の下部が、それぞれ前記ベース材の第２表面および第３表面からなるものであり、複数の前記第１階段状構造の第１表面および前記第２階段状構造の第２表面の上部が、それぞれ前記第１絶縁層の第２表面および第３表面からなるものである、ステップ３と、
前記第１階段状構造および前記第２階段状構造の第３表面に第２絶縁層を形成するステップ４と、
前記第１階段状構造の、前記ベース材の第３表面からなる第２表面に単結晶核生成層を形成し、前記第２階段状構造の、前記ベース材の第２表面からなる第１表面に単結晶核生成層を形成するステップ５と、
前記単結晶核生成層を核生成中心として、第1半導体層を側方にエピタキシャル成長させるステップ６と、を含む。

【0008】

本開示の内容の他の局面において、半導体デバイスの製造方法を提供し、該半導体デバイスの製造方法は、
第１表面を有するベース材を用意するステップ１と、
前記ベース材の第１表面に、前記ベース材の第１表面に平行な第１表面を有する第１絶縁層を形成するステップ２と、
前記第１絶縁層および一部の前記ベース材をエッチングして、垂直であるとともに間隔をあけて並んでいる複数の第１トレンチおよび第２トレンチを形成し、複数の前記第１トレンチおよび第２トレンチのそれぞれの第１表面および第２表面の下部が、それぞれ前記ベース材の第２表面および第３表面からなるものであり、複数の前記第１トレンチおよび前記第２トレンチのそれぞれの第１表面および第２表面の上部が、それぞれ前記第１絶縁層の第２表面および第３表面からなるものである、ステップ３と、
前記第１トレンチおよび前記第２トレンチの第３表面に第２絶縁層を形成するステップ４と、
前記第１トレンチの、前記ベース材の第３表面からなる第２表面に単結晶核生成層を形成し、前記第２トレンチの、前記ベース材の第２表面からなる第１表面に単結晶核生成層を形成するステップ５と、
前記単結晶核生成層を核生成中心として、第1半導体層を側方にエピタキシャル成長させるステップ６と、を含む。

【0009】

任意選択で、前記ベース材の第２表面および第３表面は、六方対称の格子構造を有する。

【0010】

任意選択で、前記ベース材の第２表面および第３表面は、Ｓｉの（１１１）面、Ａｌ２Ｏ３の（０００１）面、ＳｉＣの（０００１）面、ＳｉＣの（０００－１）面、ＧａＮの（０００１）面またはＧａＮの（０００－１）面から選択される。

【0011】

任意選択で、ステップ５は、前記第１トレンチまたは前記第１階段状構造の、前記ベース材の第３表面からなる第２表面の一部に単結晶核生成層を形成し、前記第２トレンチまたは前記第２階段状構造の、前記ベース材の第２表面からなる第１表面の一部に単結晶核生成層を形成する。

【0012】

任意選択で、前記ステップ５の代わりに、前記単結晶核生成層を核生成中心として、前記トレンチにおいて第1半導体層の第１サブ層を側方にエピタキシャル成長させ、そして、前記第１サブ層を核生成中心として、ドーピングされた第３半導体を成長させ、そして、前記第1半導体層の第２サブ層を成長させ、前記第３半導体層がＮ－型ドーピングまたはＰ－型ドーピングである、ステップ５’を利用する。

【0013】

任意選択で、前記ステップ５において、前記第1半導体層を成長させる前に、前記核生成層にバッファ層を成長させる。

【0014】

任意選択で、前記第トレンチおよび第２トレンチまたは前記第１階段状構造および第２階段状構造が形成されたあと、同一面蒸着により犠牲層を形成することを含み、前記犠牲層と前記第１絶縁層とが高エッチング選択比を有し、そして、ドライエッチングにより前記第１トレンチおよび第２トレンチの前記第１表面および第２表面のぞれぞれにおける前記犠牲層を残す。

【0015】

任意選択で、前記犠牲層を利用し、前記第１トレンチおよび第２トレンチまたは前記第１階段状構造および第２階段状構造の第３表面に第２絶縁層を形成して、前記犠牲層を除去する。

【0016】

任意選択で、前記第1トレンチおよび第２トレンチまたは前記第１階段状構造および第２階段状構造の第１表面および第２表面のそれぞれに第４絶縁層を形成する。

【0017】

任意選択で、フォトエッチングパターンにより、前記第１トレンチと第２トレンチまたは前記第１階段状構造と第２階段状構造との間の一部の前記第１絶縁層を露光し、エッチングにより、露光された、前記第１トレンチまたは第１階段状構造の第２表面および前記第２トレンチまたは第２階段状構造の第１表面のそれぞれにおける前記第４絶縁層を露光し、これによって、前記第１トレンチにおける前記ベース材の第３表面および前記第２トレンチにおける前記ベース材の第２表面を露出する。

【0018】

任意選択で、単結晶核生成層が形成されたあと、上記のすべての絶縁層における核生成層を別途除去する必要があり、または、核生成層を形成するとき、前記核生成層を前記ベース材だけで成長させ、上記のすべての絶縁層で成長させないように、塩素含有ガスを導入する。

【0019】

任意選択で、前記第1半導体層の成長が、前記ベース材の第１表面に垂直な方向における成長を含み、前記ベース材の第１表面に垂直な方向における前記第1半導体層の成長が、前記トレンチまたは前記階段状構造の高さよりも高く成長する場合、平坦化またはエッチング技術により、前記第1半導体層の、前記トレンチまたは前記階段状構造を超えた部分を除去する。

【0020】

任意選択で、前記第1半導体層の第１サブ層および第２サブ層の成長および前記第３半導体層の成長が、前記ベース材の第１表面に垂直な方向における成長を含み、前記ベース材の第１表面に垂直な方向における前記第1半導体層の第１サブ層、第２サブ層および前記第３半導体層の成長が、前記トレンチまたは前記階段状構造の高さよりも高く成長する場合、平坦化またはエッチング技術により、前記トレンチまたは前記階段状構造を超えた部分を除去し、または前記トレンチまたは前記階段状構造を超えた部分を残す。

【0021】

任意選択で、フォトエッチングパターンを形成して隣接する前記第１トレンチと前記第２トレンチとの間の領域を露光し、前記領域における前記第１絶縁層および一部の前記ベース材をエッチングして、前記第1半導体層の、自発分極効果およびピエゾ分極効果を有する第１面およびそれに対向する自発分極効果およびピエゾ分極効果を有する第２面を露出する。

【0022】

任意選択で、フォトエッチングパターンを形成して隣接する前記第１トレンチと前記第２トレンチとの間の領域の一部を露光して、前記第1半導体層の、自発分極効果およびピエゾ分極効果を有する第１面または第２面を露出し、前記領域における前記第１絶縁層、一部の前記ベース材および前記第1半導体層の露出する前記第１面または第２面をエッチングして、前記第1半導体層の前記第２面またはそれに対向する前記第１面を露出する。

【0023】

任意選択で、フォトエッチングパターンを形成して隣接する前記第１トレンチと前記第２トレンチとの間の領域の一部を露光し、前記第１絶縁層おおび一部の前記ベース材をエッチングして、前記第1半導体層の、自発分極効果およびピエゾ分極効果を有する第１面または第２面を露出し、それに対向する前記第２面または第１面が依然として前記ベース材および前記第１絶縁層により覆われる。

【0024】

任意選択で、エッチングがされた前記ベース材に第３絶縁層を形成し、そして前記第1半導体層における前記第３絶縁層を除去する。

【0025】

任意選択で、露出した前記第1半導体層に第２半導体層を形成し、これによって、第２半導体層と隣接する前記第1半導体層の第１面の界面で二次元電子ガス、および／または第２半導体層と隣接する前記第1半導体層の第２面の界面で二次元正孔ガスを形成する。

【0026】

任意選択で、前記第２半導体層にさらに複数の前記第1半導体層および第２半導体層が交互に積層した構造を形成する。

【0027】

任意選択で、媒体層を堆積させ、前記媒体層に対してフォトエッチングを行い、そして、金属を堆積し、これによって、前記第1半導体層の第１面または第２面側で前記トレンチの長手方向に沿って第1電極、第２電極および第３電極を形成し、前記第２電極が前記第２半導体層と接触し、前記第1電極および第３電極が前記第２半導体層または前記第1半導体層と接触する。

【0028】

任意選択で、前記第1電極、第２電極および第３電極に対向する前記第1半導体層の第２面または第１面に第４電極を形成し、前記第４電極が前記第３半導体層と接続する。

【0029】

任意選択で、前記核生成層は、前記第1電極と対応する位置、前記第３電極と対応する位置または前記第２電極と前記第３電極との間の位置と対応する位置に設置される。

【0030】

任意選択で、前記核生成層が前記第３電極と対応する位置に設置される場合、前記トレンチの第１面または第２面に垂直な方向において電流遮断層をさらに形成する。

【0031】

任意選択で、前記第1半導体層の、第1電極と対応する領域および第３電極と対応する領域で相応のドーピングを行って第1電極領域および第３電極領域を相応に形成する。

【0032】

任意選択で、ＨＥＭＴデバイスを形成する場合、前記第1電極および第３電極領域に対してＮ－型ドーピングを行い、ＨＨＭＴデバイスを形成する場合、前記第２電極および第３電極領域に対してＰ－型ドーピングを行う。

【0033】

任意選択で、前記第1電極領域および第３電極領域のドーピングと前記第３半導体層のドーピングとを同時に行ってもよく、前記第1電極領域のドーピング、第３電極領域のドーピングおよび前記第３半導体層のドーピングを前後して行ってもよい。

【0034】

本開示の内容の一局面において、半導体デバイスを提供し、該半導体デバイスは、ベース材と、第１絶縁層と、複数の第１トレンチおよび第２トレンチと、単結晶核生成層と、第1半導体層とを含み、
前記ベース材は、第１表面を有し、
前記第１絶縁層は、前記ベース材の第１表面に形成され、前記ベース材の第１表面に平行な第１表面を有し、
前記複数の第１トレンチおよび第２トレンチは、ベース材の第１表面に垂直であるとともに間隔をあけて並んでおり、
前記第１トレンチおよび前記第２トレンチのそれぞれの第１表面および第２表面の下部が、それぞれ前記ベース材の第２表面および第３表面からなるものであり、前記第１トレンチおよび第２トレンチのそれぞれの第１表面および第２表面の上部が、前記第１絶縁層の第２表面および第３表面からなるものであり、
前記単結晶核生成層は、前記第１トレンチの、前記ベース材の第３表面からなる第２表面に形成される単結晶核生成層と、前記第２トレンチの、前記ベース材の第２表面からなる第１表面に形成される単結晶核生成層とを含み、
前記第1半導体層は、前記単結晶核生成層を核生成中心として側方にエピタキシャル成長したものである。

【0035】

任意選択で、前記第１トレンチの第２表面の一部に前記単結晶核生成層が形成され、前記第２トレンチの第１表面の一部に前記単結晶核生成層が形成される。

【0036】

任意選択で、前記第1半導体層は、前記トレンチの長手方向に沿って第1半導体層の第１サブ層および第２サブ層に分けられ、前記第１サブ層と第２サブ層との間に、ドーピングされた第３半導体層がさらに設けられる。

【0037】

任意選択で、前記ベース材の第２表面および第３表面は、六方対称の格子構造を有する。

【0038】

任意選択で、前記ベース材の第２表面および第３表面は、Ｓｉの（１１１）面、Ａｌ２Ｏ３の（０００１）面、ＳｉＣの（０００１）面、ＳｉＣの（０００－１）面、ＧａＮの（０００１）面またはＧａＮの（０００－１）面から選択される。

【0039】

任意選択で、前記第１トレンチおよび第２トレンチの第３表面に第２絶縁層が形成される。

【0040】

任意選択で、前記第１トレンチの第１表面および前記第２トレンチの第２表面のそれぞれに第４絶縁層が形成される。

【0041】

任意選択で、前記第1半導体層は、前記第１絶縁層と揃えるように設けられ、または前記第1半導体層が前記第１絶縁層から突出した部分を有するように設けられる。

【0042】

任意選択で、前記第１絶縁層、第２絶縁層および第４絶縁層は、二酸化ケイ素層である。

【0043】

本開示の内容の一局面において、半導体デバイスを提供し、該半導体デバイスは、
第１表面を有するベース材と、
前記ベース材に形成される、前記ベース材の第１表面に垂直であるとともに間隔をあけて並んでいる複数の第１トレンチおよび第２トレンチと、
複数の前記第１トレンチおよび第２トレンチの第３表面に形成される第２絶縁層と、
前記第１トレンチの第２表面および前記第２トレンチの第１表面に形成される単結晶核生成層と、
前記単結晶核生成層を核生成中心として成長する、前記トレンチの第１表面および第２表面に平行であるとともに前記ベース材の第１表面に垂直であり自発分極効果およびピエゾ分極効果を有する第１面とそれに対向する第２面とを有する第1半導体層と、
前記第1半導体層に覆うように形成される第２半導体層と、を含み、
前記第２半導体層の禁制帯幅が前記第1半導体層の禁制帯幅よりも大きく、これによって、前記第１半導体の第１面および第２面にそれぞれ二次元電子ガスおよび二次元正孔ガスが形成される。

【0044】

本開示の内容の一局面において、半導体デバイスを提供し、該半導体デバイスは、ベース材と、第３絶縁層と、複数の第１トレンチおよび第２トレンチと、第２絶縁層と、単結晶核生成層と、第４絶縁層と、前記第１トレンチおよび第２トレンチにおける第1半導体層と、第２半導体層とを含み、
前記ベース材は、第４表面を有し、
前記第３絶縁層は、前記ベース材の第４表面に形成され、
前記複数の第１トレンチおよび第２トレンチは、前記ベース材に形成され、前記ベース材の第４表面に垂直であるとともに間隔をあけて並んでおり、
前記第２絶縁層は、複数の前記第１トレンチおよび前記第２トレンチの第３表面に形成され、
前記単結晶核生成層は、前記第１トレンチの第２表面および前記第２トレンチの第１表面に形成され、前記第４絶縁層は、前記第１トレンチの第１表面および前記第２トレンチの第２表面に形成され、
前記第1半導体層は、前記ベース材の第４表面から突出し、前記第１トレンチの第１表面および前記第２トレンチの第２表面に平行であるとともに前記ベース材の第４表面に垂直であるとともに前記ベース材の第４表面から突出する自発分極効果およびピエゾ分極効果を有する第１面とそれに対向する第２面とを有し、
前記第２半導体層は、前記第1半導体層に覆うように形成され、前記第２半導体層の禁制帯幅が前記第1半導体層の禁制帯幅よりも大きく、これによって、前記第１半導体の第１面および第２面にそれぞれ二次元電子ガスおよび二次元正孔ガスが形成される。

【0045】

本開示の内容の一局面において、半導体デバイスを提供し、該半導体デバイスは、ベース材と、第３絶縁層と、複数の第１トレンチおよび第２トレンチと、第２絶縁層と、単結晶核生成層と、第４絶縁層と、前記第１トレンチおよび前記第２トレンチにおける第1半導体層と、第２半導体層とを含み、
前記ベース材は、第１表面と、前記第１表面に平行であるとともに前記第１表面より低い第５表面とを有し、
前記第３絶縁層は、前記ベース材の第１表面および第５表面に形成され、
前記複数の第１トレンチおよび第２トレンチは、前記ベース材に形成され、前記ベース材の第１表面に垂直であるとともに間隔をあけて並んでおり、
前記第２絶縁層は、前記第１トレンチおよび前記第２トレンチの第３表面に形成され、
前記単結晶核生成層は、前記第１トレンチの第２表面および前記第２トレンチの第１表面に形成され、前記第４絶縁層は、前記第１トレンチの第１表面および前記第２トレンチの第２表面のそれぞれに形成され、
前記第1半導体層は、前記ベース材の第５表面から突出し、前記第１トレンチの第１表面および前記第２トレンチの第２表面に平行であるとともに前記ベース材の第５表面に垂直に上へ延伸する自発分極効果およびピエゾ分極効果を有する第１面を有し、
前記第２半導体層は、前記第1半導体層の前記第１面に覆うように形成され、前記第２半導体層の禁制帯幅が前記第1半導体層の禁制帯幅よりも大きく、これによって、前記第１半導体の第１面に二次元電子ガスが形成される。

【0046】

本開示の内容の一局面において、半導体デバイスを提供し、該半導体デバイスは、ベース材と、第３絶縁層と、複数の第１トレンチおよび第２トレンチと、第２絶縁層と、単結晶核生成層と、第４絶縁層と、前記第１トレンチおよび前記第２トレンチにおける第1半導体層と、第２半導体層とを含み、
前記ベース材は、第１表面と、前記第１表面に平行であるとともに前記第１表面より低い第６表面とを有し、
前記第３絶縁層は、前記ベース材の第１表面および第６表面に形成され、
複数の第１トレンチおよび第２トレンチは、前記ベース材に形成され、前記ベース材の第１表面に垂直であるとともに間隔をあけて並んでおり、
前記第２絶縁層は、前記第１トレンチおよび第２トレンチの第３表面に形成され、
前記単結晶核生成層は、前記第１トレンチの第２表面および前記第２トレンチの第１表面に形成され、前記第４絶縁層は、前記第１トレンチの第１表面および前記第２トレンチの第２表面のそれぞれに形成され、
前記第1半導体層は、前記ベース材の第６表面から突出し、前記第１トレンチの第２表面および前記第２トレンチの第１表面に平行であるとともに前記ベース材の第６表面に垂直に上へ延伸する自発分極効果およびピエゾ分極効果を有する第２面を有し、
前記第２半導体層は、前記第1半導体層の前記第１面に覆うように形成され、前記第２半導体層の禁制帯幅が前記第1半導体層の禁制帯幅よりも大きく、これによって、前記第１半導体の第２面に二次元正孔ガスが形成される。

【0047】

任意選択で、前記第1半導体層は、前記トレンチの長手方向に沿って前記第1半導体層の第１サブ層および第２サブ層に分けられ、前記第１サブ層と第２サブ層との間に第３半導体層がさらに設けられる。

【0048】

任意選択で、前記トレンチの第１表面および第２表面は、六方対称の格子構造を有する。

【0049】

任意選択で、前記ベース材の第２表面および第３表面は、Ｓｉ（１１１）面、Ａｌ２Ｏ３の（０００１）面、ＳｉＣの（０００１）面、ＳｉＣの（０００－１）面、ＧａＮの（０００１）面またはＧａＮの（０００－１）面から選択される。

【0050】

任意選択で、前記第３半導体層は、Ｐ－型埋め込み層またはＮ－型埋め込み層である。

【0051】

任意選択で、前記トレンチの長手方向に沿って前記第１半導体の第１面または第２面側で、前記第３絶縁層にそれぞれ第１電極、第２電極および第３電極が形成され、前記第１電極、第２電極および第３電極のそれぞれが前記第２半導体層に接続され、または前記第１電極、第３電極が前記第１半導体層に接続され、前記第２電極が前記第２半導体層に接続される。

【0052】

任意選択で、前記第３半導体層の前記第1半導体層の第１面／第２面における投影は、前記第２電極の前記第1半導体層の第１面／第２面における投影の範囲内に位置し、または前記第２電極の前記第1半導体層の第１面／第２面における投影と部分的に重なり合う。

【0053】

任意選択で、媒体層を利用して前記第1電極、第２電極および第３電極を隔離する。

【0054】

任意選択で、前記第1電極、第２電極および第３電極が位置する前記第１半導体の第２面／第１面側に対向する第１面／第２面側で、前記第３絶縁層に第４電極が形成され、前記第４電極が前記第３半導体層に接続される。

【0055】

任意選択で、前記第３半導体層のドーピング濃度は、デバイスのバイアスのない場合、第２電極の投影領域と重なり合った部分の少なくとも一部の領域における二次元電子ガス／二次元正孔ガスの９５％～１００％を空乏化できるように設定される。

【0056】

任意選択で、前記核生成層は、前記第1電極と対応する位置、前記第３電極と対応する位置または前記第２電極と前記第３電極との間の位置と対応する位置に設置される。

【0057】

任意選択で、前記核生成層が前記第３電極と対応する位置に設置される場合、前記トレンチの第１面または第２面に垂直な方向において電流遮断層を形成する。

【0058】

任意選択で、前記第1半導体層の、第1電極と対応する領域および第３電極と対応する領域で相応のドーピングを行って第1電極領域および第３電極領域を相応に形成する。

【0059】

任意選択で、ＨＥＭＴデバイスを形成する場合、前記第1電極および第３電極領域に対してＮ－型ドーピングを行い、ＨＨＭＴデバイスを形成する場合、前記第２電極および第３電極領域に対してＰ－型ドーピングを行う。

【0060】

本開示の内容の他の局面において、電子装置を提供する。

【0061】

任意選択で、前記電子装置は、電源装置、携帯電話、または通信システムにおける電力増幅器である。

【0062】

本開示の目的、特徴および利点をより容易に理解するため、以下、図面を参照しながら本開示の具体的な内容を説明する。図面は、本開示の原理を示すものにすぎず、図面において、ユニットの寸法および相対位置を比例で描くとは限らない。

【図面の簡単な説明】

【0063】

【図1】一実施形態による半導体デバイス構造およびその製造方法の模式図である。

【図2】一実施形態による半導体デバイス構造およびその製造方法の模式図である。

【図3】一実施形態による半導体デバイス構造およびその製造方法の模式図である。

【図4】一実施形態による半導体デバイス構造およびその製造方法の模式図である。

【図5】一実施形態による半導体デバイス構造およびその製造方法の模式図である。

【図6】一実施形態による半導体デバイス構造およびその製造方法の模式図である。

【図7】一実施形態による半導体デバイス構造およびその製造方法の模式図である。

【図8】一実施形態による半導体デバイス構造およびその製造方法の模式図である。

【図9】一実施形態による半導体デバイス構造およびその製造方法の模式図である。

【図10】一実施形態による半導体デバイス構造およびその製造方法の模式図である。

【図11】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図12】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図13】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図14】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図15】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図16】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図17】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図18】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図19】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図20】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図21】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図22】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図23】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図24】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図25】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図26】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図27】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図28】選択可能な半導体デバイス構造およびその製造方法の模式図である。

【図29】選択可能な半導体デバイスの製造方法の模式図である。

【図30】選択可能な半導体デバイスの製造方法の模式図である。

【発明を実施するための形態】

【0064】

以下、図面を参照しながら、本開示の例示的な内容を説明する。明瞭および簡単のため、明細書において、本開示の内容を実現するすべての特徴を説明するものではない。しかしながら、開発者の具体的な目標を実現するため、本開示を実現する過程において本開示の内容を実施できる多くの方式を採用してもよく、本開示の内容によってはこれらの方式が変更することもある。

【0065】

ここで、必須でない細部で本開示の内容が複雑になることを避けるため、図面において、本開示の案に深く関わっているデバイス構造のみを示し、いくつかの細部を省略する。

【0066】

なお、以下、図面を用いて本開示の内容を説明したが、本開示の内容は、説明された実施形態に限定されない。本明細書において、実施可能である限り、異なる実施形態の間で特徴を置き換えまたは組み合わせてもよく、または、１つの実施形態において１つまたは複数の特徴を省略してもよい。

【0067】

具体的に、本開示に係る半導体デバイスは、窒化物半導体材料を含む化合物半導体デバイスであり、窒化物半導体デバイスとも呼ばれ、窒化物半導体デバイスがＩＩＩ族窒化物半導体デバイスである。さらに、ＩＩＩ族窒化物半導体デバイスは、ウルツ鉱（Ｗｕｒｔｚｉｔｅ）ＩＩＩ族窒化物半導体材料を用いるトランジスタを含む。さらに、トランジスタは、ＧａＮ半導体材料を含むＧａＮトランジスタである。特に、ＧａＮトランジスタは、ノーマリオフ型のトランジスタＧａＮ－ＨＥＭＴおよび／またはＧａＮ－ＨＨＭＴである。

【0068】

図１～図１０を参照しながら、一実施形態による半導体デバイスおよびその製造方法を説明する。

【0069】

図１～図１０に示すように、該半導体デバイスは、ベース材１００を備える。ベース材１００の材質は、実際のニーズに応じて選択することができ、本開示では、ベース材１００の具体的な材料が限定されなく、ベース材１００の表面に形成されたその表面に垂直な垂直トレンチの側面が六方対称性の格子構造を有するものであればよい。例示的に、ベース材１００の材料は、Ｓｉ、Ａｌ２Ｏ３、ＳｉＣ、ＧａＮなどであってもよい。シリコンベース材は、安価で、加工性が良いなどの利点を有するため、本開示において、Ｓｉベース材を例にして説明する。

【0070】

例示的に、単結晶シリコンベース材は、（１１０）または（１１２）面を採用するシリコンベース材であり得る。図１に示すように、第１表面１００１を有するベース材１００を用意し、ベース材１００の第１表面１００１に第１絶縁層１０１を形成し、例示的に、第１絶縁層１０１が、熱酸化処理または気相成長により形成されるＳｉＯ２層であり、例示的に、第１絶縁層１０１の厚さが約０．５μｍである。本開示に記載の数値範囲などは、例示するためのものにすぎず、本開示を限定するものではない。第１絶縁層１０１は、ベース材の第１表面１００１に平行な第１表面１０１１を有する。一部の第１絶縁層１０１およびその下方のベース材１００をエッチングして、複数の垂直のトレンチを形成する。具体的に、トレンチが、間隔をあけて並んでいる第１トレンチ１０２および第２トレンチ１０２’を含み、第１トレンチおよび第２トレンチは、寸法が同じである。例示的に、第１トレンチおよび第２トレンチは、深さが約５μｍである。各トレンチの第１表面１０２１および第２表面１０２２の下部は、それぞれベース材の露出した第２表面１００２および第３表面１００３からなり、ベース材の第２表面１００２および第３表面１００３が、六方対称の格子構造を有し、例えば、Ｓｉ（１１１）面を有する。なお、ベース材の第２表面および第３表面は、Ａｌ２Ｏ３（０００１）面、ＳｉＣ（０００１）面、またはＳｉＣ（０００－１）面、ＧａＮ（０００１）面、またはＧａＮ（０００－１）面などであってもよい。各トレンチの第１表面１０２１および第２表面１０２２の上部は、それぞれ第１絶縁層１０１の第２表面１０１２および第３表面１０１３からなる。図５、図６に示すように、トレンチの第３表面１０２３に第２絶縁層１０３を形成し、例示的に、第２絶縁層１０３が、酸化により形成される二酸化ケイ素層であり、例示的に、その厚さが約５００ｎｍである。図７に示すように、トレンチの第１表面１０２１および第２表面１０２２に第４絶縁層１０５を形成し、例示的に、第４絶縁層の厚さが約１００ｎｍである。該第４絶縁層によれば、エピタキシャル成長するときのシリコンベース材とＧａ含有前駆体との相互作用を避けることができるとともに、エピタキシャル成長するときの選択性の向上に寄与できる。さらに、図８、図９に示すように、第１トレンチの第２表面および第２トレンチの第１表面のそれぞれに形成される第４絶縁層１０５の一部を除去し、第１トレンチに露出したベース材１００の第３表面１００３および第２トレンチに露出したベース材１００の第２表面１００２のそれぞれに単結晶核生成層１０６を形成する。例示的に、単結晶核生成層がＡＬＮ層であり、ＡＬＮ結晶は、成長方向が＜０００１＞方向であり、表面が（０００１）面である。例示的に、単結晶核生成層の位置が、後で形成されるデバイスの第1電極（ソース）の形成する位置と対応する。後で形成されるデバイス構造は、第1電極（ソース）を参照点とする場合に半導体デバイス構造が対称の構造と形成されかつ第1電極領域（ソース領域）の電圧が非常に低いため、結晶品質の影響を受け難く、核生成領域の結晶品質の劣りによる影響を最小限に抑えることができる。図１０に示すように、核生成層１０６を核生成中心として第1半導体層２０１を選択的に成長させ、第1半導体層２０１が窒化物であり得、例示的に、真性ＧａＮ（ｉ－ＧａＮ）または非意図的にドープされたＧａＮ層である。トレンチ１０２の存在により、第1半導体層２０１が核生成層からトレンチ１０２に沿って成長し、成長が、トレンチに沿った第１方向における成長およびトレンチに垂直な第２方向における成長を含み、また、第1半導体層２０１がトレンチの外にも成長してもよく、この場合、平坦化またはエッチング技術によりトレンチの外の第1半導体層２０１を除去する。

【0071】

トレンチ１０２の制限により、第1半導体層が横方向にエピタキシャル成長するとき、非常にストレートに成長することができ、したがって、機能層として構成される半導体デバイスの垂直表面がトレンチにより非常にストレートに成長することができ、したがって、比較的に高いアスペクト比を容易に実現できる。より具体的に、第1半導体層２０１が垂直チャネルとして使用するとき、単位面積でより高いチャネル密度を実現し、デバイスの抵抗を低下させ、デバイスの性能を向上させることができる。

【0072】

図１～図１０を参照しながら、該半導体デバイスを製造する製造方法を詳細に説明する。図１、図２、図６、図１０は、断面図であり、図３～図５、図７～図９は、平面図である。

【0073】

ステップ１は、図１に示すように、ベース材１００を用意し、ベース材が（１１０）または（１１２）面を採用するシリコンベース材であり、ベース材１００の第１表面１００１に第１絶縁層１０１を形成し、例示的に、第１絶縁層１０１が熱酸化処理または気相成長により形成されるＳｉＯ２層である。例示的に、第１絶縁層１０１の厚さが約０．５μｍである。

【0074】

ステップ２は、図２に示すように、第１絶縁層１０１に間隔をあけてフォトエッチングして第１絶縁層１０１の内部の一部を露光し、そして、フォトエッチング位置で第１絶縁層１０１およびその下方のベース材１００をエッチングして、垂直なトレンチを形成し、トレンチが、間隔をあけて並んでいる第１トレンチ１０２および第２トレンチ１０２’を含む。各トレンチの２つの側表面である第１表面１０２１および第２表面１０２２の下部は、それぞれエッチングされたベース材の露出した第２表面１００２および第３表面１００３からなるものである。ベース材の第２表面１００２および第３表面１００３は、六方対称の格子構造を有し、例えば、Ｓｉ（１１１）面を有する。ベース材の第２表面および第３表面は、Ａｌ２Ｏ３（０００１）面、ＳｉＣ（０００１）面、ＳｉＣ（０００－１）面、ＧａＮ（０００１）面またはＧａＮ（０００－１）面などであり得る。

【0075】

ステップ３は、図３に示すように、ステップ２で形成した構造において、同一面蒸着により犠牲層１０４を形成し、例示的に、犠牲層１０４が、窒化ケイ素層であり、その厚さが約１００ｎｍである。なお、第１絶縁層および犠牲層の選択について、両方が高エッチング選択比を有すればよく、例えば、犠牲層をエッチングするとき、エッチング剤が第１絶縁層に対してほとんどエッチングしなく、または非常にゆっくりとエッチングする。

【0076】

ステップ４は、図４に示すように、ドライエッチングを行い、第１絶縁層１０１の第１表面１０１１における犠牲層１０４とトレンチ１０２、１０２’の第３表面１０２３における犠牲層１０４とを除去し、トレンチ１０２（１０２’）の第１表面１０２１および第２表面１０２２のそれぞれにおける第１犠牲層１０４を残す。

【0077】

ステップ５は、図５に示すように、酸化工程により、各トレンチの第３表面１０２３に第２絶縁層１０３（二酸化ケイ素層）を形成し、トレンチの第１表面および第２表面が、残された第１犠牲層１０４の保護で酸化されなく、絶縁層により、後で窒化物半導体が成長するときにガリウム原子とシリコンベース材との不適合を避け、メルトバック（ｍｅｌｔ－ｂａｃｋ）現象の発生を避けることができる。そして、該第２絶縁層により、窒化物半導体とシリコンベース材との間の漏れ電流を効果的に遮断し、シリコンベース材による寄生容量を効果的に低減することができる。

【0078】

ステップ６は、図６に示すように、第１犠牲層１０４および二酸化ケイ素層のエッチング選択比を利用して、選択的ウェットエッチングにより、各トレンチの第１表面および第２表面における第１犠牲層１０４を除去する。

【0079】

ステップ７は、図７に示すように、酸化工程により、トレンチ１０２の第１表面および第２表面のそれぞれに比較的に薄い第４絶縁層１０５（二酸化ケイ素層）を形成し、後で第４絶縁層が除去されたときにベース材を保護できる十分厚い第１絶縁層および第２絶縁層が依然として存在するように、第４絶縁層の厚さを第１絶縁層、第２絶縁層の厚さと異なって設定する。これらの絶縁層により、後で窒化物半導体が成長するときにガリウム原子とシリコンベース材との不適合を避け、メルトバック（ｍｅｌｔ－ｂａｃｋ）現象の発生を避けることができ、シリコンベース材に窒化ガリウム半導体デバイスを作製することにとって不可欠なことである。

【0080】

ステップ８は、図８に示すように、フォトレジストを塗布し、第１トレンチと第２トレンチとの間にフォトエッチングパターンを形成して第１トレンチと第２トレンチとの間の一部の第１絶縁層１０１を露光する。なお、フォトエッチングパターンにより、第１トレンチと第２トレンチとの間の全部の第１絶縁層１０１を露光してもよい。

【0081】

ステップ９は、図９に示すように、露光された、第１トレンチの第２表面および第２トレンチの第１表面のそれぞれにおける第４絶縁層１０５を除去し、第１絶縁層の厚さが第４絶縁層の厚さよりはるかに厚いため、一部の第４絶縁層を除去する過程において、露光された第１絶縁層部分は、完全に除去されず、非常に薄くエッチングされ、そして、フォトレジストを除去し、これによって、第１トレンチにおいて一部のベース材１００の第３表面１００３を露出し、第２トレンチにおいて一部のベース材１００の第２表面１００２を露出する。

【0082】

ステップ１０は、図９に示すように、シリコンベース材とガリウムとのメルトバック（ｍｅｌｔ－ｂａｃｋ）効果のため、シリコンベース材にＧａＮを直接成長させることができなく、一般的に、ＡｌＮの核生成層を先に成長させ、そしてそれをもとに後の窒化物半導体構造を形成し、したがって、露光された、第１トレンチにおけるベース材１００の第３表面１００３、および、露光された、第２トレンチにおけるベース材１００の第２表面１００２のそれぞれに単結晶ＡｌＮ核生成層１０６を形成し、単結晶ＡＬＮ結晶の成長方向が＜０００１＞であり、その表面が（０００１）面である。なお、ＡｌＮの選択性が比較的に低く、通常のプロセス条件下で絶縁層にも多結晶または非晶質のＡｌＮが生成しやすいため、所望の構造の形成に不利である。このため、核生成層が形成されたあと、二酸化ケイ素層におけるＡｌＮを別途除去することが必要である。または、ＡｌＮ核生成層を成長させるとき、ＡｌＮ核生成層をシリコンベース材だけで成長させ、二酸化ケイ素層で成長させないことを保証するように、塩素含有ガスを導入する。

【0083】

なお、他のベース材、例えば、Ａｌ２Ｏ３を採用する場合、核生成層がＧａＮであってもよい。このとき、プロセス調整により、露出されたベース材の表面だけで核を形成することを容易に実現する。

【0084】

ステップ１１は、図１０に示すように、核生成層１０６を核生成中心として第1半導体層２０１を側方にエピタキシャル成長させ、トレンチ１０２の存在により、第1半導体層２０１が核生成層からトレンチ１０２に沿って側方にエピタキシャル成長し、成長が、トレンチに沿った第１方向における成長およびトレンチに垂直な第２方向における成長を含み、また、第1半導体層２０１がトレンチの外にも成長することもの可能であり、この場合、平坦化またはエッチング技術によりトレンチの外の第1半導体層２０１を除去する。側方エピタキシャルによれば、側方エピタキシャル領域の窒化物半導体結晶の品質を効果的に向上させ、デバイスの電気的性能を向上させることができる。トレンチの外の第1半導体層を除去することによれば、デバイスが形成する過程において制限される状態に保たれ、特定の構造および寸法の形成に有利であり、アスペクト比の比較的に高いデバイスの形成に寄与でき、成長プロセスパラメータの調整以外の、アスペクト比の比較的に高いデバイスを実現できる手段が提供され、そして、トレンチでの第１半導体層の成長がトレンチの第１表面および第２表面に制限されるため、第1半導体層の成長過程において、完全垂直に保つことができなくまたは成長面が同一平面に位置しない状況、多くかつ複雑の成長面が形成される状況が避けられ、デバイスに対する制御およびその電気的性能の向上の実現に寄与できる。なお、トレンチの外に成長した第1半導体層２０１を除去しなく、トレンチから突出した部分として形成してもよい。

【0085】

なお、第1半導体層を成長させる前にバッファ層を先に成長させて形成してもよい。

【0086】

任意選択で、第１トレンチおよび第２トレンチの構造をそれぞれ第１階段状構造および第２階段状構造にしてもよく、この場合、各階段状構造の１つの側壁に核生成層を形成するとともに、ベース材の第１表面およびベース材の第１表面に平行な階段状構造の第３表面に絶縁層を形成し、そして、核生成層を核生成中心として相応のバッファ層、第1半導体層２０１をエピタキシャル成長させる。これについて上記の製造方法を参照できるため、ここで説明を省略する。

【0087】

図１１～図１４を参照しながら、選択可能な半導体デバイスおよびその製造方法を説明する。図１１～図１４は、平面図である。

【0088】

上記の内容をもとに、第1半導体層の外側の第１絶縁層１０１およびベース材１００に対してエッチングを行い、第１絶縁層１０１および一部のベース材１００を除去して、第1半導体層２０１を、エッチングがされたベース材１００の第４表面１００４から突出させる。第1半導体層２０１の、自発分極効果およびピエゾ分極効果を有する第１面２０１３、それに対向する自発分極効果およびピエゾ分極効果を有する第２面２０１４について、第1半導体層がＧａＮである場合、第１面２０１３が（０００１）面であり、第２面２０１４が（０００－１）面である。エッチングがされたベース材１００に第３絶縁層１０７を形成して、露出したシリコンベース材を隔離する。例示的に、第３絶縁層が二酸化ケイ素層である。そして、第1半導体層２０１を覆うように第２半導体層２０２を形成し、第２半導体層がＡｌＮ層またはＡｌＧａＮ層であり、第1半導体層の第１面２０１３および第２面２０１４にそれぞれ二次元電子ガス２ＤＥＧおよび二次元正孔ガス２ＤＨＧが形成される。

【0089】

そして、トレンチの長手方向に沿って第２半導体層２０２に第1電極４０１、第２電極４０２および第３電極４０３をそれぞれ形成する。任意選択で、第1電極がソースであり、第２電極がゲートであり、第３電極がドレインである。第1電極および第３電極を二次元電子ガスの伝送方向に沿って第1半導体層２０１に形成してもよい。

【0090】

第1電極～第３電極がいずれもベース材１００の第３絶縁層の表面に形成されることによれば、半導体デバイスの構造が垂直チャネルを有するとともに、電極の設置が平面化プロセスに特に適しており、半導体デバイスの集積密度の向上に寄与できる。

【0091】

以下、該半導体デバイスを製造する製造方法を例示的に説明する。上記の製造方法は、下記のステップをさらに含む。

【0092】

ステップ１２は、図１１に示すように、フォトエッチングパターンを形成して隣接する第１トレンチと第２トレンチとの間の全部の領域を上から露光し、該領域における第１絶縁層１０１および一部のベース材１００の材料をエッチングして、トレンチ１０２における、第４絶縁層で覆われる第1半導体層を、エッチングがされたベース材の第４表面１００４から突出させる。

【0093】

ステップ１３は、図１２に示すように、エッチングがされたベース材１００の第４表面１００４に第３絶縁層１０７を形成し、例示的に、第３絶縁層が酸化により形成される二酸化ケイ素層であり、そして、第1半導体層２０１を覆う第４絶縁層を除去して、第1半導体層２０１の、自発分極効果およびピエゾ効果を有する第１面２０１３、および、それに対向する自発分極効果およびピエゾ分極効果を有する第２面２０１４を露出する。

【0094】

ステップ１４は、図１３に示すように、第1半導体層２０１を覆うように第２半導体層２０２を形成し、第２半導体層がＡｌＮ層またはＡｌＧａＮ層であり、第1半導体層の第１面２０１３および第２面２０１４にそれぞれ二次元電子ガス２ＤＥＧおよび二次元正孔ガス２ＤＨＧが形成される。

【0095】

なお、第２半導体層に、複数の第1半導体層と複数の第２半導体層とが交互に積層した構造を被せてもよく、これによって、複数の二次元電子ガス２ＤＥＧおよび複数の二次元正孔ガス２ＤＨＧからなる多チャネル構造を形成する。

【0096】

ステップ１５は、図１４に示すように、媒体層を堆積させ、第１媒体層に対してフォトエッチングを行い、そして、その上に金属を堆積させ、これによって、二次元電子ガスの伝送方向に沿って第1半導体層２０１の第１面で第1電極、第３電極を形成し、二次元電子ガスの伝送方向に沿って第２半導体層２０２に第２電極を形成し、第２電極が第1電極と第３電極との間に位置する。任意選択で、第1電極がソースであり、第２電極がゲートであり、第３電極がドレインである。任意選択で、第１電極～第３電極がいずれも二次元電子ガスの伝送方向に沿った第２半導体層２０２に形成される。

【0097】

図１５～図１７を参照しながら、選択可能な半導体デバイスおよびその製造方法を説明する。図１５～図１７は、平面図である。

【0098】

任意選択で、トレンチ内においてチャネルの第１表面および第２表面の方向に沿って第１半導体の第１サブ層２０１１、第３半導体層２０３、第１半導体の第２サブ層２０１２層が形成され、第１サブ層、第３半導体層２０３および第２サブ層によりトレンチが完全に埋められ、それらの各層が第１半導体の第１表面に平行であるとともに同一面に揃えられている。なお、第３半導体層においてＰ－型ドーピングまたはＮ－型ドーピングを有し、例示的に、Ｐ－型ドーピングがＰ－型ＧａＮであり、Ｎ－型ドーピングがＮ－型ＧａＮである。例示的に、ドーピング濃度は、１Ｅ１７～５Ｅ１９／ｃｍ３であり、１Ｅ＋１８／ｃｍ３～５Ｅ＋１９／ｃｍ３がより好ましい。Ｐ－型ＧａＮ層は、第1半導体層の第１面の二次元電子ガスを空乏化することができ、Ｎ－型ＧａＮ層は、第1半導体層の第２面の二次元正孔ガスを空乏化することができ、これによって、デバイスがノーマリオフ状態を有する。具体的にＰ－型ドーピングを行うか、Ｎ－型ドーピングを行うかは、後に形成するデバイスの具体的なタイプによって決まり、ＨＥＭＴデバイスである場合、Ｐ－型ドーピングを行い、ＨＨＭＴデバイスである場合、Ｎ－型ドーピングを行う。なお、ドーピングがグレーデッドドーピングであってもよい。他の構造特徴は上記の実施形態と同じであるため、ここで説明を省略する。第３半導体層の、第１半導体層の第１面における投影は、第２電極の該方向における投影の範囲内に位置し、または第２電極の該方向における投影と部分的に重なり合う。第３半導体層のドーピング濃度、寸法などのパラメータは、デバイスのパラメータに基づいて設置することができ、そのうちの二次元電子ガスまたは二次元正孔ガスの９５％～１００％を空乏化できればよく、二次元電荷キャリアガスの濃度が高いほど、相応のドーピング濃度をそれに応じて上げることができる。

【0099】

以下、選択可能な半導体デバイスを製造する製造方法を具体的に説明する。

【0100】

ステップ１１’は、図１５～図１７に示すように、核生成層１０６を形成したあと、核生成層１０６を核生成中心として第１半導体層の第１サブ層２０１１を選択的に成長させ、トレンチ１０２の存在により、第１サブ層２０１１が核生成層からトレンチ１０２に沿って側方にエピタキシャル成長し、成長が、トレンチの第１表面または第２表面に沿った第１方向における成長およびトレンチの第３表面に垂直な成長を含む。そして、第１サブ層２０１１を核生成中心として、ドーピングされた第３半導体層２０３を成長させ、第３半導体層２０３の成長がも、トレンチの第１表面または第２表面に沿った第１方向における成長、トレンチの第１表面または第２表面に垂直な第２方向における成長およびトレンチの第３表面に垂直な成長を含む。第３半導体層２０３は、後のデバイスの投影方向におけるゲートの投影範囲内に位置し、またはゲートの該方向における投影と部分的に重なり合うようにすればよい。

【0101】

さらに、第３半導体層２０３を核生成中心として第1半導体層の第２サブ層２０１２を成長させ、第1半導体層の第２サブ層が真性ＧａＮ層または非意図的にドープされたＧａＮ層であり得る。第1半導体層の第２サブ層２０１２の成長方向は、第１サブ層または第３半導体層の成長方向と同じである。最後に、平坦化またはエッチング技術によりトレンチの第３表面に垂直に成長しかつ第１サブ層、第３半導体層および第２サブ層の、トレンチの外に位置する部分を除去し、これによって、第１サブ層、第３半導体層および第２サブ層がいずれもトレンチ内に位置し、同一面に揃えられた構造として形成される。同一面に揃えられた構造によれば、デバイスの形成過程において制限される状態に保たれ、特定の構造および寸法の形成に有利であり、アスペクト比の比較的に高いデバイスの形成に寄与でき、成長プロセスパラメータの調整以外の、アスペクト比の高いデバイスを実現できる手段が提供され、そして、トレンチでの第１半導体層および第３半導体層の成長がトレンチの第１表面および第２表面に制限されるため、第1半導体層および第３半導体層の、成長過程において、完全垂直に保つことができなくまたは成長面が同一平面に位置しない状況、多くかつ複雑の成長面が形成される状況が避けられ、デバイスに対する制御およびその電気的性能の向上の実現に寄与できる。

【0102】

なお、第１サブ層、第３半導体層および第２サブ層のそれぞれの一部がトレンチの外に位置してもよい。

【0103】

図１８を参照しながら、選択可能な半導体デバイスおよびその製造方法を説明する。図１８は、平面図である。

【0104】

任意選択で、上記の内容をもとに、二次元正孔ガスの伝送方向に沿って、つまり二次元電子ガスの伝送方向の逆方向に沿って、第1半導体層２０１に第４電極４０４を形成する。第４電極は、ボディ電極であり、第３半導体層と接触するように構成され、これによって、閾値電圧をよりよく制御することができる。なお、第４電極をベース材の第４表面に形成してもよく、ここで、第４電極の形成位置および方法に対して具体的に限定しなく、第３半導体層と接触できればよい。

【0105】

任意選択で、第1半導体層の片側をエッチングして、第１絶縁層１０１および一部のベース材１００を除去し、ベース材が、第１表面および第１表面より低いとともに第１表面に平行な第５表面を有するようにされる。第1半導体層２０１の自発分極効果およびピエゾ分極効果を有する第１面２０１３を露出し、第1半導体層がＧａＮである場合、第１面２０１３が（０００１）面である。このとき、第１面２０１３に対向する自発分極効果およびピエゾ分極効果を有する第２面２０１４が依然としてベース材および第１絶縁層により覆われ、第２面２０１４がＧａＮの（０００－１）面である。エッチングがされたベース材１００に第３絶縁層１０７を形成することにより、露出したシリコンベース材を隔離する。例示的に、第３絶縁層が二酸化ケイ素層であってもよい。そして、第1半導体層２０１の第１面２０１３に第２半導体層２０２を形成し、第２半導体層がＡｌＮ層またはＡｌＧａＮ層であり、これによって、第1半導体層の第１面２０１３に二次元電子ガス２ＤＥＧを形成する。なお、第1半導体層と第２半導体層とが複数交互に積層する構造を形成することができ、したがって、複数の二次元電子ガス２ＤＥＧを有する多チャネル構造のＨＥＭＴデバイスを形成することができる。

【0106】

上記の製造方法および図１９～図２１を参照しながら、該半導体デバイスを製造する製造方法を例示的に説明する。

【0107】

ステップ１２’は、図１９に示すように、フォトエッチングパターンを形成して第1半導体層の第１面２０１３側の領域を露光し、該領域における第１絶縁層１０１および一部のベース材１００をエッチングして、第1半導体層２０１の自発分極効果およびピエゾ分極効果を有する第１面側の第４絶縁層を露出する。第１面２０１３に対向する自発分極効果およびピエゾ分極効果を有する第２面２０１４が依然として第４絶縁層、ベース材および第１絶縁層により囲まれている。

【0108】

ステップ１３’は、図２０に示すように、エッチングがされたベース材１００に第３絶縁層１０７’を形成し、例示的に、第３絶縁層が酸化により形成される二酸化ケイ素層である。露出したシリコンベース材を第３絶縁層により隔離する状態で、第1半導体層２０１の第１面２０１３を覆う第４絶縁層を除去する。

【0109】

ステップ１４’は、図２１に示すように、第1半導体層２０１の第１面２０１３に化学成長により第２半導体層２０２を形成し、第２半導体層がＡｌＮ層またはＡｌＧａＮ層であり、したがって、第1半導体層の第１面２０１３に二次元電子ガス２ＤＥＧを形成することができる。

【0110】

任意選択で、第1半導体層の片側だけをエッチングして、第１絶縁層１０１および一部のベース材１００を除去し、ベース材が、第１表面および第１表面より低いとともに第１表面に平行な第６表面を有するようにされる。第1半導体層２０１の自発分極効果およびピエゾ分極効果を有する第２面２０１４を露出し、第1半導体層がＧａＮである場合、第２面２０１４が（０００－１）面である。このとき、第２面２０１４に対向する自発分極効果およびピエゾ分極効果を有する第１面２０１３が依然としてベース材および第１絶縁層により覆われ、第１面２０１３がＧａＮの（０００１）面である。エッチングがされたベース材１００に第３絶縁層１０７を形成することにより、露出したシリコンベース材を隔離する。例示的に、第３絶縁層が酸化により形成される二酸化ケイ素層であり得る。そして、第1半導体層２０１の第２面２０１４を覆うように第２半導体層２０２を形成し、第２半導体層がＡｌＮ層またはＡｌＧａＮ層であり、これによって、第1半導体層の第２面２０１４に二次元正孔ガス２ＤＨＧが形成される。なお、第1半導体層と第２半導体層とが複数交互に積層した構造を形成することができ、したがって、複数の二次元正孔ガス２ＤＨＧを有するチャネル構造のＨＨＭＴデバイスを形成することができる。

【0111】

上記の製造方法および図２２～図２４を参照しながら、該半導体デバイスを製造する製造方法を例示的に説明する。

【0112】

ステップ１２’は、図２２に示すように、フォトエッチングパターンを形成して第1半導体層の第２面２０１４側の領域を露光し、該領域における第１絶縁層１０１および一部のベース材１００の材料をエッチングして、第1半導体層２０１の自発分極効果およびピエゾ分極効果を有する第２面２０１４側の第４絶縁層を露出する。第２面２０１４に対向する自発分極効果およびピエゾ分極効果を有する第１面２０１３が依然として第４絶縁層、ベース材および第１絶縁層により囲まれている。

【0113】

ステップ１３’は、図２３に示すように、エッチングがされたベース材１００に第３絶縁層１０７’を形成し、例示的に、第３絶縁層が酸化により形成される二酸化ケイ素層である。露出したシリコンベース材を該第３絶縁層により隔離する状態で、第1半導体層２０１の第２面２０１４を覆う第４絶縁層を除去する。

【0114】

ステップ１４’は、図２４に示すように、第1半導体層２０１の第２面２０１４に、被せるように第２半導体層２０２を化学成長により形成し、第２半導体層がＡｌＮ層またはＡｌＧａＮ層であり、したがって、第1半導体層の第２面２０１４に二次元正孔ガス２ＤＨＧが形成される。

【0115】

なお、いくつかの実施形態において、フォトエッチングパターンの形成方式を変更し、隣接する第１トレンチと第２トレンチとの間の全部の領域を上から露光し、該領域における第１絶縁層１０１および一部のベース材１００をエッチングして、トレンチ１０２における、第４絶縁層で覆われる第1半導体層をエッチングがされたベース材の第４表面から突出させ、そして、第1半導体層の第１面または第２面側の領域だけに対してさらにエッチングして、ベース材の第５表面または第６表面を露出し、その具体的な方法は、上記の内容を参照できるため、ここで説明を省略する。

【0116】

任意選択で、単結晶核生成層の位置が、後のデバイスの第３電極（ドレイン）の形成位置と対応する。このとき、核生成領域の結晶品質が劣り、漏れ電流が比較的に大きいなどの問題を防止するため、単結晶核生成層に電流遮断層を加えてもよく、電流遮断層は、例えば、ＣまたはＦｅ元素で高濃度にドープされたものであり、ＣまたはＦｅのドーピング範囲が１Ｅ１７～１Ｅ２０／ｃｍ３であり得る。

【0117】

任意選択で、単結晶核生成層は、第２電極と第３電極との間の領域に設置されてもよい。例示的に、核生成層の位置と後のドレイン電極領域の位置とを、間隔をあけて設置することにより上記の技術的問題を克服するようにしてもよい。

【0118】

任意選択で、単結晶核生成層が設置される領域に対して、フォトエッチングにより相応の第１トレンチおよび第２トレンチの領域を露光するようにしてもよい。

【0119】

電流遮断層は、単結晶核生成層を核生成中心としてエピタキシャル成長を行うときに、相応のドーピングを行うことにより形成されてもよい。

【0120】

任意選択で、第1電極領域（ソース領域）および第３電極領域（ドレイン領域）でドーピングを行って接触抵抗を低下させる。なお、ＨＥＭＴデバイスを形成する場合、ソース領域およびドレイン領域のドーピングはＮ－型であり、ＨＨＭＴデバイスを形成する場合、ソース領域およびドレイン領域のドーピングはＰ－型である。

【0121】

任意選択で、ＨＥＭＴデバイスにおいて、第２半導体層を除去して第1電極および／または第３電極を、第1半導体層と物理的に接触させるとともに二次元電子キャリアガス（２ＤＥＧ）とオーミック接触を形成し、ドーピングされた第1電極領域および第３電極領域が存在するため、プロセスおよび構造の設計により、このような、第1半導体層と直接物理的に接触する方式が、オーミック接触抵抗の低減にはより有利である。

【0122】

任意選択で、ＨＨＭＴデバイスにおいて、Ｐ－型オーミック接触の形成が比較的に難しいため、第２半導体層を除去して第１電極（および／または第３電極）を、第１半導体層と物理的に接触させるとともに二次元正孔キャリアガス（２ＤＨＧ）とオーミック接触を形成する場合、ドーピングがされた第１電極および第３電極の領域が存在するため、プロセスおよび構造の設計により、このような、第１半導体層と直接物理的に接触する方式が、よりオーミック接触抵抗の低減に有利である。

【0123】

上記の製造方法および図２５～図２８を参照しながら、該半導体デバイスを製造する製造方法を例示的に説明する。

【0124】

核生成層とソース領域とが対応する例を用いてソース領域およびドレイン領域のドーピングを説明する。核生成層とドレイン領域とが対応する構成、または核生成層がゲートとドレイン領域との間に位置する構成は、核生成層とソース領域とが対応する構成と類似するため、ここで説明を省略する。図２５に示すように、核生成層を形成したあと、核生成層を核とする第1半導体層２０１の成長を行う過程において、ソース領域で相応のＰ－型ドーピングまたはＮ－型ドーピングを行う。

【0125】

任意選択で、核生成層を核とする第1半導体層２０１の成長を行う過程において、相応のドーピングを行う前に、真性（アンドープ）第1半導体層または非意図的にドープされた第1半導体層を先に成長させ、そしてドーピングがされたソース領域の成長を行う。

【0126】

そして、図２６～図２７に示すように、ドーピングがされたソース領域が形成されたあと、真性第1半導体層または非意図的にドープがされた第1半導体層のエピタキシャル成長を行ってチャネル領域を形成する。なお、第２電極に対応するチャネル領域で相応のドーピングを行って第３半導体層を形成する。

【0127】

そして、図２８に示すように、上記の後ステップの、第1半導体層のエピタキシャル成長過程において、ドレイン領域で相応のＰ－型ドーピングまたはＮ－型ドーピングを行う。

【0128】

なお、ドレイン領域およびソース領域のドーピングと第３半導体層のドーピングとを同時に行ってもよく、ドレイン領域のドーピング、ソース領域のドーピングおよび第３半導体層のドーピングを前後して行ってもよい。

【0129】

上記の半導体デバイスのいずれか１種を備える電源装置を提供する。電源装置は、一次回路、二次回路および変圧器などを備え、一次回路および二次回路のそれぞれにスイッチ素子を備え、スイッチ素子が上記の半導体デバイスのいずれか１種を採用する。

【0130】

上記の半導体デバイスのいずれか１種を備える携帯電話を提供する。携帯電話は、ディスプレイおよび充電ユニットなどを備え、充電ユニットが上記の半導体デバイスのいずれか１種を備える。

【0131】

携帯電話基地局、光通信システムなどの分野における電力増幅器に使用される増幅器を提供する。前記電力増幅器は、上記の半導体デバイスのいずれか１種を備える。

【0132】

本開示に係る案は、少なくとも下記の効果を実現することができる。前記半導体デバイスは、ゲートの漏れ電流を減少させることができ、閾値電圧が高く、パワーが高く、信頼性が高く、低オン抵抗およびデバイスのノーマリオフ状態を実現することができ、安定な閾値電圧を提供することができ、したがって、半導体デバイスが優れるスイッチング特性を有することができる。

【0133】

本開示に係る案は、下記の効果をさらに実現することができる。比較的に高いアスペクト比を容易に実現することができ、単位面積でより高いチャネル密度を実現することができ、平面化プロセスに適し、半導体デバイスの集積密度の向上に寄与でき、前記半導体デバイスは、構造および製造プロセスが比較的に簡単であり、生産コストを効果的に削減することができる。

【0134】

具体的な実施形態を用いて本開示の内容を説明したが、当業者であればわかるように、これらの説明は、例示的なものにすぎず、本開示の保護範囲を限定するものではない。当業者が、本開示の精神および原理を逸脱しない限り、本開示に対して行った各種の変形および変更も本開示の範囲に属する。

【産業上の利用可能性】

【0135】

本開示に係る新たな半導体デバイス構造およびその製造方法は、プロセスが簡単で、コストが低く、比較的に高いアスペクト比を有し、単位面積でより高いチャネル密度を実現することができ、耐電圧が高く、パワーが高く、オン抵抗が低いなどの高い性能をもつ省エネの半導体デバイスを提供する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】