特許 7498189 表面実装可能な高周波マイクロストリップバンドパスフィルタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-03

(45)【発行日】2024-06-11

(54)【発明の名称】表面実装可能な高周波マイクロストリップバンドパスフィルタ

(51)【国際特許分類】

   H01P 1/203 20060101AFI20240604BHJP

   H01P 1/205 20060101ALI20240604BHJP

【ＦＩ】

H01P1/203

H01P1/205 K

【請求項の数】 23

(21)【出願番号】P 2021550151

(86)(22)【出願日】2020-02-19

(65)【公表番号】

(43)【公表日】2022-04-15

(86)【国際出願番号】 US2020018813

(87)【国際公開番号】W WO2020176307

(87)【国際公開日】2020-09-03

【審査請求日】2021-10-27

(31)【優先権主張番号】62/811,674

(32)【優先日】2019-02-28

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】500047848

【氏名又は名称】キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100106208

【弁理士】

【氏名又は名称】宮前 徹

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(74)【代理人】

【識別番号】100188329

【弁理士】

【氏名又は名称】田村 義行

(72)【発明者】

【氏名】マレク，マイケル

(72)【発明者】

【氏名】オニール，エイリノア

(72)【発明者】

【氏名】ニッシム，ロニット

【審査官】白井 亮

(56)【参考文献】

【文献】米国特許出願公開第２００５／００８８２５８（ＵＳ，Ａ１）

【文献】特表２００５－５００７７３（ＪＰ，Ａ）

【文献】特開２００４－１９４２９６（ＪＰ，Ａ）

【文献】中国特許出願公開第１０７７３２３８２（ＣＮ，Ａ）

【文献】特開２００１－３５８５０１（ＪＰ，Ａ）

【文献】特開平０９－１１６３０６（ＪＰ，Ａ）

【文献】特開２００５－１２３７６１（ＪＰ，Ａ）

【文献】特開２００１－０６８９０４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１２／０１８２０９３（ＵＳ，Ａ１）

【文献】Satoshi Ono，Design and Fabrication of 3-Pole BPF Configured by Hairpin Resonators and Different Types of Coupling and Feed Types at 20 GHz，2018 Asia-Pacific Microwave Conference (APMC)，2018年11月09日，p. 1363-1365

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｐ １／２０３

Ｈ０１Ｐ １／２０５

(57)【特許請求の範囲】

【請求項1】

取り付け面に取り付けるための底面を有する高周波ストリップラインフィルタであって、
上面、Ｘ方向の長さ、前記Ｘ方向に垂直であるＹ方向の幅、ならびに、前記Ｘ方向および前記Ｙ方向のそれぞれに垂直であるＺ方向の厚さを有するモノリシックベース基板と、
第１の薄膜マイクロストリップおよび第２の薄膜マイクロストリップを含む複数の薄膜マイクロストリップであって、前記複数の薄膜マイクロストリップのそれぞれは、第１のアーム、前記第１のアームに平行な第２のアーム、ならびに前記第１のアームおよび前記第２のアームと接続され、かつ第１のアームおよび第２のアームのそれぞれに垂直であるベース部を有し、前記複数の薄膜マイクロストリップは、前記モノリシックベース基板の前記上面上に形成される、複数の薄膜マイクロストリップと、
前記フィルタの前記底面に沿って露出されたポートと、
前記モノリシックベース基板に形成されるビアを含む導電パスであって、前記第１の薄膜マイクロストリップを前記フィルタの前記底面上の前記ポートと電気的に接続する、導電パスと、を備え、
前記フィルタは、約２７ＧＨｚから約２９ＧＨｚに及ぶ周波数範囲にわたって－３．５ｄＢより大きい挿入損失を表し、
前記フィルタは、前記周波数範囲において約－１０ｄＢ未満である反射損失を表す、高周波数ストリップラインフィルタ。

【請求項2】

前記周波数は約２８ＧＨｚである、請求項１に記載のフィルタ。

【請求項3】

前記導電パスは、λ／４の約９５％から約１０５％に及ぶ、前記薄膜マイクロストリップの前記第１のアームから前記ポートまでの有効長を有し、ここで、λは、前記モノリシックベース基板内を伝搬する通過帯域周波数と一致する波長である、請求項１に記載のフィルタ。

【請求項4】

前記第１の薄膜マイクロストリップの前記第１のアームは、前記Ｙ方向に伸長し、前記導電パスは、前記Ｘ方向に伸長する頂部ストリップ導体を含み、前記頂部ストリップ導体は、前記モノリシックベース基板の前記上面上に形成され、かつ前記ビア、および前記第１の薄膜マイクロストリップの前記第１のアームのそれぞれと接続される、請求項３に記載のフィルタ。

【請求項5】

前記導電パスは、前記ビアおよび前記ポートのそれぞれと接続される底部ストリップ導体を含む、請求項４に記載のフィルタ。

【請求項6】

前記頂部ストリップ導体は、前記第１の薄膜マイクロストリップの前記アームと前記ビアとの間の前記Ｘ方向において頂部ストリップ導体有効長を有し、前記底部ストリップ導体は、前記ビアと前記ポートとの間の前記Ｘ－Ｙ面において底部ストリップ導体有効長を有し、前記ビアは前記Ｘ－Ｙ面に垂直であるＺ方向のビア長を有し、前記導電パスの前記有効長は、前記頂部ストリップ導体有効長、前記底部ストリップ導体有効長、および前記ビア長の和に等しい、請求項５に記載のフィルタ。

【請求項7】

前記底部ストリップ導体は前記Ｙ方向に伸長する、請求項５に記載のフィルタ。

【請求項8】

前記第１の薄膜マイクロストリップは、前記第１の薄膜マイクロストリップの前記ベース部と前記第１の薄膜マイクロストリップの前記第１のアームまたは前記第２のアームの少なくとも１つとの間に少なくとも１つの丸みを帯びた外側角部を有する、請求項７に記載のフィルタ。

【請求項9】

前記第１の薄膜マイクロストリップの前記第１のアームまたは前記第２のアームの少なくとも１つは、約２００ミクロン未満の幅を有する、請求項７に記載のフィルタ。

【請求項10】

前記第１の薄膜マイクロストリップの前記第２のアームは、前記Ｙ方向に伸長し、前記第２の薄膜マイクロストリップの前記第１のアームは、前記Ｙ方向に伸長し、かつ約１５０ミクロン未満である第１の離間距離で前記Ｘ方向において前記第１の薄膜マイクロストリップの前記第１のアームから第１の離間距離で間隔があけられる、請求項１に記載のフィルタ。

【請求項11】

前記第２の薄膜マイクロストリップの前記第２のアームは前記Ｙ方向に伸長し、前記複数の薄膜マイクロストリップは、第３の薄膜マイクロストリップを含み、前記第３の薄膜マイクロストリップの前記第１のアームは、前記Ｙ方向に伸長し、かつ約１５０ミクロン未満である第２の離間距離で前記第２の薄膜マイクロストリップの前記第２のアームから前記Ｘ方向に間隔があけられる、請求項１０に記載のフィルタ。

【請求項12】

前記第２の離間距離対前記第１の離間距離の比率は、約１．１から約１０に及ぶ、請求項１１に記載のフィルタ。

【請求項13】

前記第２の薄膜マイクロストリップの前記第１のアーム、および前記第１の薄膜マイクロストリップの前記第２のアームは、第１の重なり長さに沿って前記Ｙ方向に重なり合い、前記第２の薄膜マイクロストリップの前記第２のアームおよび前記第３の薄膜マイクロストリップの前記第１のアームは、第２の重なり長さに沿って前記Ｙ方向に重なり合い、前記第２の重なり長さは、前記第１の重なり長さの約７５％～約９６％に及ぶ、または前記第１の重なり長さの約１０４％～約１２５％に及ぶ、請求項１１に記載のフィルタ。

【請求項14】

前記モノリシックベース基板は、前記上面の反対側に底面を有し、前記フィルタは、前記ベース基板の前記底面上に形成されるグラウンド面をさらに含む、請求項１に記載のフィルタ。

【請求項15】

前記グラウンド面は、前記モノリシックベース基板の前記上面と平行であるＸ－Ｙ面に外周部を有し、前記第１の薄膜マイクロストリップまたは前記第２の薄膜マイクロストリップの少なくとも１つは、前記Ｘ－Ｙ面の前記グラウンド面の前記外周部内に含まれる、請求項１４に記載のフィルタ。

【請求項16】

前記モノリシックベース基板の前記上面上に形成されるカバー基板をさらに含む、請求項１に記載のフィルタ。

【請求項17】

前記モノリシックベース基板は約５００ミクロン未満の厚さを有する、請求項１に記載のフィルタ。

【請求項18】

前記モノリシックベース基板は、２５℃の動作温度および２８ＧＨｚの周波数でＡＳＴＭ Ｄ２５２０－１３に従って判断されるように約３０未満である誘電率を有する材料を含む、請求項１に記載のフィルタ。

【請求項19】

前記モノリシックベース基板はアルミナを含む、請求項１に記載のフィルタ。

【請求項20】

前記Ｘ方向における前記フィルタの長さは約５ｍｍ未満であり、前記Ｙ方向における前記フィルタの幅は約３ｍｍ未満である、請求項１に記載のフィルタ。

【請求項21】

前記薄膜マイクロストリップは、約０．３マイクロメートルから約１０マイクロメートルに及ぶ、前記Ｚ方向における厚さを有する、請求項１に記載のフィルタ。

【請求項22】

取り付け面に取り付けるための底面を有する高周波ストリップラインフィルタであって、
上面、Ｘ方向の長さ、前記Ｘ方向に垂直であるＹ方向の幅、ならびに、前記Ｘ方向および前記Ｙ方向のそれぞれに垂直であるＺ方向の厚さを有するモノリシックベース基板と、
第１の薄膜マイクロストリップおよび第２の薄膜マイクロストリップを含む複数の薄膜マイクロストリップであって、前記複数の薄膜マイクロストリップのそれぞれは、第１のアーム、前記第１のアームに平行な第２のアーム、ならびに前記第１のアームおよび前記第２のアームと接続され、かつ前記第１のアームおよび前記第２のアームに垂直であるベース部を有し、前記複数の薄膜マイクロストリップは、前記モノリシックベース基板の前記上面上に形成される、複数の薄膜マイクロストリップと、
前記フィルタの前記底面に沿って露出されるポートと、
前記モノリシックベース基板に形成されるビアを含む導電パスであって、前記導電パスは前記第１の薄膜マイクロストリップの前記第１のアームを前記ポートに接続し、前記導電パスは、λ／４の約９５％から約１０５％に及ぶ、前記薄膜マイクロストリップの前記第１のアームと前記ポートとの間の有効長を有し、ここで、λは、前記モノリシックベース基板内を伝搬する通過帯域周波数と一致する波長である、導電パスと、を含む、高周波ストリップラインフィルタ。

【請求項23】

取り付け面に取り付けるための底面を有する高周波ストリップラインフィルタを形成する方法であって、
上面を有するモノリシックベース基板を設けるステップと、
前記モノリシックベース基板の前記上面上に第１の薄膜マイクロストリップおよび第２の薄膜マイクロストリップを含む複数の薄膜マイクロストリップを形成するステップであって、前記複数の薄膜マイクロストリップのそれぞれは、第１のアーム、前記第１のアームに平行な第２のアーム、ならびに前記第１のアームおよび前記第２のアームと接続され、かつ第１のアームおよび第２のアームのそれぞれに垂直であるベース部を有し、前記複数の薄膜マイクロストリップは、前記モノリシックベース基板の前記上面上に形成される、複数の薄膜マイクロストリップを形成するステップと、
前記フィルタの前記底面に沿ってポートを配設するステップと、
前記第１の薄膜マイクロストリップを前記フィルタの前記底面上の前記ポートと電気的に接続するビアを前記モノリシックベース基板に形成するステップと、を含み、
前記フィルタは、約２７ＧＨｚから約２９ＧＨｚに及ぶ周波数範囲にわたって－３．５ｄＢより大きい挿入損失を表し、
前記フィルタは、前記周波数範囲において約－１０ｄＢ未満である反射損失を表す、方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、２０１９年２月２８日が出願日である、米国特許仮出願第６２／８１１，６７２号の出願時の利益を主張するものであり、この内容全体は参照により本明細書に組み込まれる。

【背景技術】

【0002】

高周波無線信号通信が普及している。例えば、無線スマートフォン接続性のためのデータ送信速度の高速化への需要によって、５Ｇスペクトル周波数で動作するように構成されるものを含む高周波部品への需要が喚起されている。小型化への傾向によってまた、このような高周波信号を扱うための小さな受動部品がますます望まれている。小型化によってまた、（例えば、５Ｇ周波数スペクトルにおける）高周波数での動作に適した小さな受動部品の表面実装がますます困難になっている。

【発明の概要】

【課題を解決するための手段】

【0003】

本発明の１つの実施形態によると、高周波ストリップラインフィルタは、取り付け面に取り付けるための底面を有することができる。フィルタは、上面、Ｘ方向の長さ、Ｘ方向に垂直であるＹ方向の幅、ならびに、Ｘ方向およびＹ方向のそれぞれに垂直であるＺ方向の厚さを有するモノリシックベース基板（ｂａｓｅ ｓｕｂｓｔｒａｔｅ）を含んでよい。フィルタは、第１の薄膜マイクロストリップおよび第２の薄膜マイクロストリップを含む複数の薄膜マイクロストリップを含んでよい。複数の薄膜マイクロストリップのそれぞれは、第１のアーム、第１のアームに平行な第２のアーム、ならびに第１のアームおよび第２のアームと接続されるベース部を有してよい。複数の薄膜マイクロストリップは、モノリシックベース基板の上面上に形成可能である。フィルタは、フィルタの底面に沿って露出されたポートを含むことができる。導電パスはモノリシックベース基板に形成されるビアを含んでよい。導電パスは、第１の薄膜マイクロストリップをフィルタの底面上のポートと電気的に接続してよい。フィルタは、約１５ＧＨｚより大きい試験周波数で－３．５ｄＢより大きい挿入損失を表し得る。

【0004】

本発明の別の実施形態によると、高周波ストリップラインフィルタは、取り付け面に取り付けるための底面を有することができる。フィルタは、上面、Ｘ方向の長さ、Ｘ方向に垂直であるＹ方向の幅、ならびに、Ｘ方向およびＹ方向のそれぞれに垂直であるＺ方向の厚さを有するモノリシックベース基板を含んでよい。複数の薄膜マイクロストリップは、モノリシックベース基板の上面上に形成可能である。複数の薄膜マイクロストリップは、第１の薄膜マイクロストリップおよび第２の薄膜マイクロストリップを含んでよい。複数の薄膜マイクロストリップのそれぞれは、第１のアーム、第１のアームに平行な第２のアーム、ならびに第１のアームおよび第２のアームと接続されるベース部を有してよい。ベース部は第１のアームおよび第２のアームに垂直であってよい。ポートはフィルタの底面に沿って露出されてよい。導電パスは、第１の薄膜マイクロストリップの第１のアームをポートに接続してよい。導電パスはモノリシックベース基板に形成されるビアを含んでよい。導電パスは、λ／４の約９５％から約１０５％に及ぶ、薄膜マイクロストリップの第１のアームとポートとの間の有効長を有することができ、ここで、λは、モノリシックベース基板内を伝搬する通過帯域周波数と一致する波長である。

【0005】

本発明の別の実施形態によると、取り付け面に取り付けるための底面を有する高周波ストリップラインフィルタを形成する方法は、上面を有するモノリシックベース基板を設けるステップと、モノリシックベース基板の上面上に第１の薄膜マイクロストリップおよび第２の薄膜マイクロストリップを含む複数の薄膜マイクロストリップを形成するステップと、フィルタの底面に沿ってポートを配設するステップと、第１の薄膜マイクロストリップをフィルタの底面上のポートと電気的に接続するビアをモノリシックベース基板に形成するステップと、を含んでよい。フィルタは、約１５ＧＨｚより大きい試験周波数で－３．５ｄＢより大きい挿入損失を表す。

【0006】

当業者を対象にした、本発明の完全かつ実施可能な開示について、この最良の形態を含めて、添付の図に言及する本明細書に示す。

【図面の簡単な説明】

【0007】

【図1A】本開示の態様による、高周波ストリップラインフィルタの１つの実施形態のトップダウン図（ｔｏｐ ｄｏｗｎ ｖｉｅｗ）である。

【図1B】図１Ａのフィルタの側面図である。

【図1C】図１Ａのフィルタの底面を示す図である。

【図2】本開示の態様による高周波ストリップラインフィルタの別の実施形態のトップダウン図である。

【図3】図１Ａ～図１Ｃのフィルタに対する、シミュレーションされた挿入損失（Ｓ_２、１）および反射損失（Ｓ_１、１）のデータを示す図である。

【図4】図２のフィルタに対する、シミュレーションされた挿入損失（Ｓ_２、１）および反射損失（Ｓ_１、１）のデータを示す図である。

【発明を実施するための形態】

【0008】

本明細書および添付の図面全体を通して参照符号を繰り返し使用することは、本発明の同じまたは類似の特徴もしくは要素を表すことが意図される。

【0009】

５Ｇ周波数スペクトルで動作するものを含む、高周波回路でとりわけ有用である表面実装型フィルタが提供される。５Ｇ周波数スペクトルは、一般的に、約２０ＧＨｚから約３０ＧＨｚまたはそれ以上に広がる。開示されたフィルタは、一般的に、バンドパスフィルタとして構成されてよい。しかしながら、いくつかの実施形態では、フィルタは、低域フィルタまたは高域フィルタとして構成されてよい。例示の使用には、５Ｇ信号処理（例えば、５Ｇ基地局によって）、スマートフォン、信号反応器（例えば、小セル）、中継局、レーダ、および無線周波数識別（ＲＦＩＤ）装置が含まれる。

【0010】

本発明者らは、薄膜マイクロストリップおよびビアの配置での選択的制御を通して、（例えば、約２８ＧＨｚにおける）約１５ＧＨｚより大きい（例えば、フィルタの通過帯域周波数範囲内の）通過帯域周波数における－３．５ｄＢより大きい挿入損失などの優れた性能特性を表す、小型の表面実装型高周波数ストリップラインフィルタが実現可能である。このような優れた性能特性は、例えば、グリッドアレイ型表面実装するように構成される（例えば、ランドグリッドアレイ（ＬＧＡ：ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）、ボールグリッドアレイ（ＢＧＡ：ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）など）小型の表面実装型パッケージにおいて所望される。

【0011】

いくつかの実施形態では、フィルタは、約１５ＧＨｚより大きい（例えば、約２８ＧＨｚにおける）（例えば、通過帯域周波数範囲内の）周波数において－３．５ｄＢより大きい、いくつかの実施形態では、約－３．２ｄＢより大きい、いくつかの実施形態では、約－３．０ｄＢより大きい、いくつかの実施形態では、約－２．８ｄＢより大きい、いくつかの実施形態では、約－２．６ｄＢより大きい、いくつかの実施形態では、約－２．４ｄＢより大きい、いくつかの実施形態では、約－２．２ｄＢより大きい、いくつかの実施形態では、約－２．０ｄＢより大きい、および、いくつかの実施形態では、約－１．８ｄＢより大きい挿入損失を表す。例えば、フィルタは、フィルタのバンドパスフィルタ範囲の一部または全てを超える挿入損失値を表すことができる。

【0012】

いくつかの実施形態では、フィルタは、２ＧＨｚの周波数範囲にわたって（例えば、約２７ＧＨｚから約２９ＧＨｚまで）、いくつかの実施形態では、１．５ＧＨｚの周波数範囲にわたって（例えば、約２７．２５ＧＨｚから約２８．２５ＧＨｚまで）、いくつかの実施形態では、１ＧＨｚの周波数範囲にわたって（例えば、約２７．５０ＧＨｚから約２８．５０ＧＨｚまで）、いくつかの実施形態では、０．５の周波数範囲にわたって（例えば、約２７．２５ＧＨｚから約２８．２５ＧＨｚまで）、いくつかの実施形態では、０．４ＧＨｚの周波数範囲にわたって（例えば、約２７．８０ＧＨｚから約２８．２０ＧＨｚまで）、および、いくつかの実施形態では、０．２ＧＨｚの周波数範囲にわたって（例えば、約２７．９０ＧＨｚから約２８．１０ＧＨｚまで）－３．５ｄＢより大きい挿入損失応答を表すことができる。

【0013】

しかしながら、いくつかの実施形態では、上述される挿入損失応答は、１５ＧＨｚ未満の周波数で表され得る。例えば、フィルタは、約３ＧＨｚより大きい（例えば、通過帯域周波数範囲内の）周波数において－３．５ｄＢより大きい、いくつかの実施形態では、約－３．２ｄＢより大きい、いくつかの実施形態では、約－３．０ｄＢより大きい、いくつかの実施形態では、約－２．８ｄＢより大きい、いくつかの実施形態では、約－２．６ｄＢより大きい、いくつかの実施形態では、約－２．４ｄＢより大きい、いくつかの実施形態では、約－２．２ｄＢより大きい、いくつかの実施形態では、約－２．０ｄＢより大きい、および、いくつかの実施形態では、約－１．８ｄＢより大きい挿入損失を表すことができる。例えば、フィルタは、フィルタのバンドパスフィルタ範囲の一部または全てを超える挿入損失値を表すことができる。

【0014】

フィルタは、優れた反射損失特性を表す場合がある。例えば、いくつかの実施形態では、フィルタは、試験周波数において約－２０ｄＢ未満の、いくつかの実施形態では、約－２５ｄＢ未満の、いくつかの実施形態では、約－３０ｄＢ未満の、いくつかの実施形態では、約－３５ｄＢ未満の、いくつかの実施形態では、約－３７ｄＢ未満の、いくつかの実施形態では、約－４０ｄＢ未満の、いくつかの実施形態では、約－４２ｄＢ未満の、および、いくつかの実施形態では、約－４５ｄＢ未満の反射損失を表すことができる。

【0015】

いくつかの実施形態では、フィルタは、２ＧＨｚの周波数範囲にわたって（例えば、約２７ＧＨｚから約２９ＧＨｚまで）、いくつかの実施形態では、１．５ＧＨｚの周波数範囲にわたって（例えば、約２７．２５ＧＨｚから約２８．２５ＧＨｚまで）、いくつかの実施形態では、１ＧＨｚの周波数範囲にわたって（例えば、約２７．５０ＧＨｚから約２８．５０ＧＨｚまで）、いくつかの実施形態では、０．５の周波数範囲にわたって（例えば、約２７．２５ＧＨｚから約２８．２５ＧＨｚまで）、いくつかの実施形態では、０．４ＧＨｚの周波数範囲にわたって（例えば、約２７．８０ＧＨｚから約２８．２０ＧＨｚまで）、および、いくつかの実施形態では、０．２ＧＨｚの周波数範囲にわたって（例えば、約２７．９０ＧＨｚから約２８．１０ＧＨｚまで）約－２０ｄＢより大きい挿入損失応答を表すことができる。

【0016】

さらに、フィルタの通過帯域周波数範囲は、約２８ＧＨｚの周波数を中心としてよい。しかしながら、他の実施形態では、通過帯域周波数範囲は、約１５ＧＨｚから約２８ＧＨｚに及ぶ周波数を中心としてよい。さらに他の実施形態では、通過帯域周波数範囲は、約２８ＧＨｚから約４５ＧＨｚまたはそれ以上に及ぶ周波数を中心としてよい。

【0017】

フィルタは、一般的に小型であってよい。例えば、フィルタは、約５ｍｍ未満の、いくつかの実施形態では、約４ｍｍ未満の、いくつかの実施形態では、約３ｍｍ未満の、および、いくつかの実施形態では、約２ｍｍ未満の長さを有してよい。フィルタは、約３ｍｍ未満の、いくつかの実施形態では、約２ｍｍ未満の、およびいくつかの実施形態では、約１ｍｍ未満の幅を有してよい。例えば、フィルタは、ＥＩＡケースサイズが、１８０６、１５１５、１４１０、１２１０、１２０６、１１１１、１００８、０８０５、またはこれより小さくてよい。例示の実施形態では、フィルタはＥＩＡケースサイズが１２０６である。

【0018】

フィルタはベース基板を含んでよい。フィルタは、モノリシックベース基板の上面上に形成される複数の薄膜マイクロストリップ（例えば、第１の薄膜マイクロストリップ、第２の薄膜マイクロストリップなど）を含んでよい。薄膜マイクロストリップのうちの１つをフィルタの底部に沿って露出されたポートと電気的に接続する少なくとも１つのビアは、モノリシックベース基板に形成されてよい。ポートは、モノリシックベース基板の上面の反対側のモノリシックベース基板の底面上に形成されてよい。例えば、入力ポートおよび出力ポートはそれぞれ、フィルタの底部に沿って露出されてよい。入力ビアは入力ポートを薄膜マイクロストリップのうちの１つと接続してよい。出力ビアは出力ポートを薄膜マイクロストリップのうちの別のものと接続してよい。

【0019】

本明細書に使用されるように、「～上に形成される」は、ある層が別の層と直接接触していることを指す場合がある。しかしながら、中間層もこれらの間に形成されてよい。さらに、底面に関して使用される時、「～上に形成される」は構成部品の外面に対して使用されてよい。よって、底面「上に形成される」層は形成される層より構成部品の外部に近い場合がある。

【0020】

ポートと薄膜マイクロストリップとの間の接続部は、とりわけ、フィルタの性能を調整するように設計されてよい。例えば、薄膜マイクロストリップと入力ポートおよび／または出力ポートとの間の導電パスの全長は、モノリシックベース基板材料（および、存在する場合、カバー基板（ｃｏｖｅｒ ｓｕｂｓｔｒａｔｅ）材料）内を伝搬する通過帯域中心周波数の波長のおよそ４分の１と一致してよい。より具体的には、波長λは、一般的に、周辺材料（例えば、モノリシックベース基板および／またはカバー基板の材料）の誘電率に左右される。誘電率ε_ｒを有する材料を通る波長λは、以下のように算出されてよい。

【0021】

【数1】

【0022】

式中、Ｃは真空での光の速度を表し、ｆは周波数を表す。
第１の薄膜マイクロストリップと入力ポートとの間の導電パスは、１つまたは複数のストリップ導体（ｃｏｎｄｕｃｔｉｖｅ ｓｔｒｉｐ）を含んでよい。例えば、第１の薄膜マイクロストリップは、Ｘ－Ｙ面で（例えば、Ｙ方向に）伸長する第１のアームを含んでよい。フィルタはＸ－Ｙ面（例えば、Ｘ方向）に伸長する頂部ストリップ導体を含んでよい。頂部ストリップ導体は、モノリシックベース基板の上面上に形成され、かつビア、および第１の薄膜マイクロストリップの第１のアームのそれぞれと接続されてよい。底部ストリップ導体は、ビアおよびポートのそれぞれと接続されてよい。底部ストリップ導体はＹ方向に伸長してよい。よって、いくつかの実施形態では、頂部ストリップ導体は、底部ストリップ導体に垂直であってよく、これによって、小型の構成を提供することができる。しかしながら、他の実施形態では、頂部ストリップ導体および底部ストリップ導体は、これらの間に任意の適した角度（例えば、０～３６０度）を形成可能である。

【0023】

頂部ストリップ導体は、第１の薄膜マイクロストリップのアームとビアとの間のＸ－Ｙ面において（例えば、Ｘ方向において）頂部ストリップ導体有効長を有することができる。底部ストリップ導体は、ビアとポートとの間のＸ－Ｙ面において（例えば、Ｙ方向において）底部ストリップ導体有効長を有することができる。ビアはＺ方向のビア長を有することができる。導電パスの全長は、頂部ストリップ導体有効長、底部ストリップ導体有効長、およびビア長の和に等しくてよい。導電パスの全長は約λ／４に等しくてよく、ここで、λは、モノリシックベース基板内を伝搬する通過帯域周波数（例えば、通過帯域中心周波数）と一致する波長である。波長λは、フィルタの通過帯域周波数範囲内の任意の周波数と一致してよい。他の実施形態では、導電パスの全長は、λ／４（例えば、ｎλ／４、ここで、ｎは１から５またはそれ以上に及ぶ整数である）に比例してよい。例えば、全導電パスは、ｎλ／４の約９５％から１０５％、いくつかの実施形態では、約９６％から約１０４％、いくつかの実施形態では、約９７％から約１０３％、いくつかの実施形態では、約９８％から約１０２％、および、いくつかの実施形態では、約９９％から約１０１％に及ぶ場合がある。

【0024】

薄膜マイクロストリップは、一般的にＵ字形であってよい。例えば、第１の薄膜マイクロストリップは、一対の平行アーム、および一対の平行アームと接続されるベース部を含んでよい。ベース部は一対の平行アームに垂直であってよい。いくつかの実施形態では、第１の薄膜マイクロストリップは一対の平行アームのうちの少なくとも１つと、第１の薄膜マイクロストリップのベース部との間に少なくとも１つの丸みを帯びた外側角部を有することができる。このような丸みを帯びた角部は、その他の場合はフィルタの性能に悪影響を及ぼす場合がある電荷集中を低減することができる。

【0025】

第１の薄膜マイクロストリップの平行アームの少なくとも１つは、約２００ミクロン未満の、いくつかの実施形態では、約１５０ミクロン未満の、いくつかの実施形態では、約１００ミクロン未満の、および、いくつかの実施形態では、約７０ミクロン未満の幅を有することができる。

【0026】

薄膜マイクロストリップは、１つまたは複数の選択周波数において電磁共鳴をもたらすように間隔があけられてよい。いくつかの実施形態では、薄膜マイクロストリップは、対応する離間距離で他の薄膜マイクロストリップから間隔があけられてよい。いくつかの実施形態では、複数の異なった離間距離は、フィルタの通過帯域周波数範囲内の異なった周波数における共鳴をもたらすために用いられてよい。より具体的には、第１の薄膜マイクロストリップは、モノリシックベース基板の上面と平行であるＸ－Ｙ面においてＹ方向に伸長するアームを有してよい。第２の薄膜マイクロストリップは、Ｙ方向に伸長し、かつＸ方向において第１の薄膜マイクロストリップのアームから第１の離間距離で間隔があけられた第１のアームを有することができる。第１の離間距離は、約２５０ミクロン未満、いくつかの実施形態では、約１５０ミクロン未満、いくつかの実施形態では、１２０未満、いくつかの実施形態では、約９０ミクロン未満、および、いくつかの実施形態では、約６０ミクロン未満であってよい。

【0027】

第２の薄膜マイクロストリップは、Ｙ方向に伸長する第２のアームを有してよい。第３の薄膜マイクロストリップは、Ｙ方向に伸長し、かつ第２の離間距離で第２の薄膜マイクロストリップの第２のアームからＸ方向に間隔があけられたアームを有してよい。第２の離間距離は第１の離間距離と異なってよい。

【0028】

例えば、いくつかの実施形態では、第２の離間距離は第１の離間距離を上回ってよい。第２の離間距離対第１の離間距離の比率は、約１．１から約１０、いくつかの実施形態では、約１．５から約５、および、いくつかの実施形態では、約２から約３に及んでよい。しかしながら、他の実施形態では、第２の離間距離対第１の離間距離の比率は、約０．１から約０．９、いくつかの実施形態では、約０．２から約０．８、および、いくつかの実施形態では、約０．３から約０．４に及んでよい。

【0029】

第２の離間距離は、約２５０ミクロン未満、いくつかの実施形態では、約１５０ミクロン未満、いくつかの実施形態では、１２０未満、いくつかの実施形態では、約９０ミクロン未満、および、いくつかの実施形態では、約６０ミクロン未満であってよい。第１の離間距離は、約２５０ミクロン未満、いくつかの実施形態では、約１５０ミクロン未満、いくつかの実施形態では、１２０未満、いくつかの実施形態では、約９０ミクロン未満、および、いくつかの実施形態では、約６０ミクロン未満であってよい。

【0030】

薄膜マイクロストリップのアームは、これらの間に重なり距離を形成してよい。重なり距離の長さはフィルタの性能特性を調整するように選択されてよい。より具体的には、複数の異なる重なり距離は、いくつかの実施形態において用いられてよい。例えば、第２の薄膜マイクロストリップの第１のアーム、および第１の薄膜マイクロストリップのアームは、第１の重なり長さに沿ってＹ方向に重なり合ってよい。第２の薄膜マイクロストリップの第２のアームおよび第３の薄膜マイクロストリップの第１のアームは、第２の重なり長さに沿ってＹ方向に重なり合ってよい。第１の重なり長さは第２の重なり長さと異なってよい。いくつかの実施形態では、第２の重なり長さは第１の重なり長さを上回ってよい。例えば、第２の重なり長さは、第１の重なり長さの約１０４％～約１２５％、いくつかの実施形態では、約１０６％～約１２０％、いくつかの実施形態では、約１０８％～約１１５％であってよい。しかしながら、他の実施形態では、第２の重なり長さは第１の重なり長さを下回ってよい。例えば、第２の重なり長さは、第１の重なり長さの約７５％～約９６％、いくつかの実施形態では、約８０％～約９３％、および、いくつかの実施形態では、約８５％～約９０％であってよい。さらなる実施形態では、第２の重なり長さは、第１の重なり長さにほぼ等しくてよい（例えば、第２の重なり長さの約９６％～約１０４％）。

【0031】

第４の薄膜マイクロストリップは、第１のアーム、第２のアーム、ならびに第１のアームおよび第２のアームを接続するベース部を有してよい。第４の薄膜マイクロストリップの第１のアームは、第３の重なり距離に沿って第３の薄膜マイクロストリップの第２のアームに重なり合ってよい。いくつかの実施形態では、第３の重なり長さは、第１の重なり長さおよび第２の重なり長さの１つまたは両方と異なってよい。例えば、第３の重なり長さ１６４は、第１の重なり長さ１５０の約７５％～約９６％または約１０４％～約１２５％であってよい。他の実施形態では、第３の重なり長さ１６４は第１の重なり長さにほぼ等しくてよい。例えば、第３の重なり長さは、第１の重なり長さの約９７％～約１０３％であってよい。

【0032】

モノリシックベース基板は、上面の反対側に底面を有してよい。フィルタは、フィルタの底面上に形成されるグラウンド面（ｇｒｏｕｎｄ ｐｌａｎｅ）を含んでよい。グラウンド面は、モノリシックベース基板の上面と平行であるＸ－Ｙ面に外周部を有してよい。第１の薄膜マイクロストリップまたは第２の薄膜マイクロストリップの少なくとも１つは、Ｘ－Ｙ面のグラウンド面の外周部内に含まれてよい。

【0033】

いくつかの実施形態では、フィルタは、モノリシックベース基板および薄膜マイクロストリップの上面上に形成される第１の保護層を含んでよい。例えば、カバー基板は、モノリシックベース基板の上面上に形成されてよい。カバー基板は、後述されるように、適したセラミック誘導材料を含んでよい。カバー基板は、約１００ミクロンから約６００ミクロン、いくつかの実施形態では、約１２５ミクロンから約５００ミクロン、いくつかの実施形態では、約１５０ミクロンから約４００ミクロン、および、いくつかの実施形態では、約１７５ミクロンから約３００ミクロンに及ぶ厚さを有することができる。

【0034】

他の実施形態では、第１の保護層は、ポリイミド、ＳｉＮＯ、Ａｌ_２Ｏ_３、ＳｉＯ_２、Ｓｉ_３Ｎ_４、ベンゾシクロブテン、またはガラスなどのポリマー材料の層を含んでよい。このような実施形態では、第１の保護層は、約１ミクロンから約３００ミクロン、いくつかの実施形態では、約５ミクロンから約２００ミクロン、および、いくつかの実施形態では、約１０ミクロンから約１００ミクロンに及ぶ厚さを有してよい。

【0035】

いくつかの実施形態では、第２の保護層はフィルタの底面上に形成されてよい。第２の保護層は、ポリイミド、ＳｉＮＯ、Ａｌ_２Ｏ_３、ＳｉＯ_２、Ｓｉ_３Ｎ_４、ベンゾシクロブテン、またはガラスなどのポリマー材料を含んでよい。ポートおよび／またはグラウンド面は、例えば、後述されるように、ポートおよび／またはグラウンド面がフィルタを表面実装するためのフィルタの底面に沿って露出されるように、第２の保護層から突出してよい。

【0036】

いくつかの実施形態では、モノリシックベース基板は、約１００ミクロンから約６００ミクロン、いくつかの実施形態では、約１２５ミクロンから約５００ミクロン、いくつかの実施形態では、約１５０ミクロンから約４００ミクロン、および、いくつかの実施形態では、約１７５ミクロンから約３００ミクロンに及ぶ厚さを有してよい。

【0037】

モノリシックベース基板および／またはカバー基板は、２５℃の動作温度および２８ＧＨｚの周波数でＡＳＴＭ Ｄ２５２０－１３に従って判断されるように約３０未満、いくつかの実施形態では、約２５未満、いくつかの実施形態では、約２０未満、および、いくつかの実施形態では、約１５未満である誘電率を有する材料を含んでよい。しかしながら、他の実施形態では、３０より高い誘電率を有する材料は、より高い周波数および／またはより小さい構成部品を実現するために使用されてよい。例えば、このような実施形態では、誘電率は、２５℃の動作温度および２８ＧＨｚの周波数でＡＳＴＭ Ｄ２５２０－１３に従って判断されるように約３０から約１２０またはそれ以上、いくつかの実施形態では、約５０から約１００、および、いくつかの実施形態では、約７０から約９０に及ぶ場合がある。

【0038】

ベース基板および／またはカバー基板は、１つまたは複数の適したセラミック材料を含んでよい。適した材料には、一般的に、電気絶縁性および熱伝導性がある。例えば、いくつかの実施形態では、基板は、アルミナ（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸化ベリリウム（ＢｅＯ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化ホウ素（ＢＮ）、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、シリカ（ＳｉＯ_２）、窒化ケイ素（Ｓｉ_３Ｎ_４）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、二酸化ジルコニウム（ＺｒＯ_２）、これらの混合物、このような材料の酸化物および／もしくは窒化物、または、任意の他の適したセラミック材料を含んでよい。さらなる例示のセラミック材料は、チタン酸バリウム（ＢａＴｉＯ_３）、チタン酸カルシウム（ＣａＴｉＯ_３）、酸化亜鉛（ＺｎＯ）、低温焼結ガラス（ｌｏｗ－ｆｉｒｅ ｇｌａｓｓ）を含有するセラミック、その他のガラス結合材料、サファイア、およびルビーを含む。

【0039】

ベース基板の上面上に形成される薄膜部品（例えば、マイクロストリップ、ストリップ導体）は、約０．０５マイクロメートルから約５０マイクロメートル、いくつかの実施形態では、約０．１マイクロメートルから約２０マイクロメートル、いくつかの実施形態では、約０．３マイクロメートルから約１０マイクロメートル、および、いくつかの実施形態では、約１マイクロメートルから約５マイクロメートルに及ぶ、Ｚ方向における厚さを有してよい。

【0040】

薄膜部品は、さまざまな適した導電性材料から形成されてよい。例示の材料は、銅、ニッケル、金、スズ、鉛、パラジウム、銀、およびこれらの合金を含む。しかしながら、薄膜製造に適した導電性金属または非金属材料が使用されてよい。

【0041】

薄膜部品は、さまざまな適したサブトラクティブ法（ｓｕｂｔｒａｃｔｉｖｅ ｐｒｏｃｅｓｓ）、セミアディティブ法（ｓｅｍｉ－ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、またはフルアディティブ法を使用して正確に形成され得る。例えば、物理的気相成長法および／または化学析出が使用されてよい。例えば、いくつかの実施形態では、薄膜部品は、物理的気相成長法の一種であるスパッタリングを使用して形成されてよい。しかしながら、例えば、プラズマ化学気相成長法（ＰＥＣＶＤ）および化学めっき法を含むさまざまな他の適したプロセスが使用されてよい。リソグラフィマスクおよびエッチングは、薄膜部品の所望の形状を製作するために使用されてよい。反応性ガスまたは非反応性ガス（例えば、アルゴン、窒素、酸素、塩素、三塩化ホウ素）のプラズマを使用するドライエッチングおよび／またはウェットエッチングを含むさまざまな適したエッチング法が使用されてよい。

【0042】

１つまたは複数のポートは、印刷回路基板（ＰＣＢ）などの取り付け面に構成部品を表面実装するためにフィルタの底面に沿って露出されてよい。例えば、フィルタは、ランドグリッドアレイ（ＬＧＡ）型実装、ボールグリッドアレイ（ＢＧＡ）型実装、または任意の他の適したタイプのグリッドアレイ型表面実装などのグリッドアレイ型表面実装用に構成されてよい。そのように、ポートは、例えば、表面実装型デバイス（ＳＭＤ）のように、ベース基板の側面に沿って伸張しない場合がある。そのように、いくつかの実施形態では、基板の側面には導電材料がない場合がある。

【0043】

第２の保護層は、例えば、電気めっきまたは化学めっきによって、ポートおよび／またはグラウンド面が配設され得る開口部または窓を残すようにフォトリソグラフィ技法を使用して形成されてよい。しかしながら、第２の保護層は、化学析出（例えば、化学蒸着法）、物理蒸着法（例えば、スパッタリング）、または任意の他の適した蒸着技法を含むさまざまな適した技法を使用して形成されてよい。さらなる例は、任意の適したパターン形成（例えば、フォトリソグラフィ）、エッチング、および任意の他の適したサブトラクティブ工法を含む。ポートは、電気めっきまたは化学めっきの代わりにまたはこれに加えて上記の技法のいずれかを使用して同様に配設されてよい。

【0044】

ビアは、ベース基板に孔をあけた後、適した導電材料で穴の内面を充填する（例えば、スパッターする、電解めっきする）ことを含むさまざまな適したプロセスによって形成されてよい。いくつかの実施形態では、ビア用の貫通孔は、別の生産工程を行うことと並行して充填されてよい。例えば、ビアは、ビアおよび薄膜部品両方が同時に配設され得るように、薄膜部品が形成される前に穿孔されてよい。ビアは、薄膜部品に関して上述されたもの（例えば、薄膜マイクロストリップおよびグラウンド面）を含むさまざまな適した材料から形成されてよい。

【0045】

いくつかの実施形態では、フィルタは、薄膜マイクロストリップと接触している少なくとも１つの接着層を含んでよい。接着層は、ベース基板および／または第１の保護層（例えば、セラミックカバー基板または高分子層）など、薄膜マイクロストリップと隣接層との間の接着を改善するのに適したさまざまな材料であってよいまたはこれを含んでよい。例として、接着層は、Ｔａ、Ｃｒ、ＴａＮ、ＴｉＷ、Ｔｉ、またはＴｉＮを含んでよい。例えば、接着層は、タンタル（Ｔａ）（例えば、タンタルまたはこの酸化物もしくは窒化物）であってよくまたはこれを含んでよく、かつ、マイクロストリップとベース基板との間にこれらの間の接着を改善するために形成されてよい。理論に縛られることなく、接着層の材料は、格子不整合および残留応力などの現象を克服するように選択されてよい。

【0046】

接着層はさまざまな適した厚さを有してよい。例えば、いくつかの実施形態では、接着層の厚さは、約１００オングストロームから約１０００オングストローム、いくつかの実施形態では、約２００オングストロームから約８００オングストローム、いくつかの実施形態では、約４００オングストロームから約６００オングストロームに及ぶ場合がある。

【0047】

Ｉ．例示の実施形態
図１Ａは、本開示の態様による、高周波ストリップラインフィルタの１つの実施形態のトップダウン図を示す。図１Ｂは、図１Ａのフィルタ１００の側面図を示す。図１Ｂを参照すると、フィルタ１００は、取り付け面１０４に取り付けるための底面１０２を有してよい。図１Ｃは、フィルタ１００の底面１０２を示す。図１Ａ～図１Ｃを参照すると、フィルタ１００は、上面１０８を有するモノリシックベース基板１０６を含むことができる。複数の薄膜マイクロストリップ１１０は、モノリシックベース基板１０６の上面１０８上に形成されてよい。１つまたは複数のポート１１２、１１４は、フィルタ１１０の底面１０２に沿って露出されてよい。例えば、１つまたは複数のポート１１２、１１４は、入力ポート１１２および／または出力ポート１１４を含んでよい。ポート１１２、１１４は、Ｘ方向１１５に垂直であるＹ方向１１３において間隔があけられてよい。Ｙ方向１１３およびＸ方向１１５のそれぞれは、Ｚ方向１１７に垂直であってよい。ポート１１２、１１４は、フィルタ１００の鉛直の側面１１９（図１Ｂ）に沿って伸張しない場合がある。いくつかの実施形態では、フィルタ１００の鉛直の側面１１９には導電材料がない場合がある。

【0048】

１つまたは複数のビア１１６、１１７は、モノリシックベース基板１０６内に形成されてよい。ビア１１６、１１７は、薄膜マイクロストリップ１１０のうちの１つを、フィルタ１００の底面上のポート１１２、１１４のうちの１つと電気的に接続することができる。例えば、入力ビア１１６は、薄膜マイクロストリップ１００の第１の薄膜マイクロストリップ１１８を入力ポート１１２に電気的に接続してよい。例えば、第１の薄膜マイクロストリップ１１８から入力ポート１１２までの電気接続経路は、入力ビア１１６を含んでよい。

【0049】

第１の薄膜マイクロストリップ１１８と入力ポート１１２との間の導電パスはまた、１つまたは複数の伸張したストリップ導体を含んでよい。例えば、頂部ストリップ導体１２０はＸ方向１１５に伸長してよい。頂部ストリップ導体１２０は、モノリシックベース基板１０６の上面１０８上に形成され、かつ第１の薄膜マイクロストリップ１１８および入力ビア１１６のそれぞれと接続されてよい。より具体的には、第１の薄膜マイクロストリップ１１８は、Ｙ方向１１３に伸長する第１のアーム１２４を含んでよい。頂部ストリップ導体１２０は、第１の薄膜マイクロストリップ１１８の第１のアーム１２４と接続されてよい。

【0050】

第１の薄膜マイクロストリップ１１８と入力ポート１１２との間の導電パスは、底部ストリップ導体１２２も含んでよい。底部ストリップ導体１２０は、入力ビア１１６および入力ポート１１２のそれぞれと接続されてよい。底部ストリップ導体１２２は、Ｙ方向１１３に伸長する頂部ストリップ導体１２２に垂直であってよい。

【0051】

図１Ａを参照すると、頂部ストリップ導体１２０は、第１の薄膜マイクロストリップ１１８の第１のアーム１２４と入力ビア１１６との間でＸ方向１１５において頂部ストリップ導体有効長１２６を有することができる。底部ストリップ導体１２２は、入力ビア１１６と入力ポート１１２との間でＸ－Ｙ面において（例えば、Ｙ方向１１３において）底部ストリップ導体有効長１２８を有することができる。

【0052】

図１Ｂを参照すると、入力ビア１１６は、Ｚ方向１１７においてビア長１３０を有することができる。入力ポート１１２と第１の薄膜マイクロストリップ１１８の第１のアーム１２４との間の導電パスの有効長は、頂部ストリップ導体有効長１２６、底部ストリップ導体有効長１２８、およびビア長１３０の和に等しくてよい。導電パスの有効長は約λ／４に等しくてよく、ここで、λは、モノリシックベース基板１０６内を伝搬する試験周波数と一致する波長である。他の実施形態では、頂部ストリップ導体有効長１２６、底部ストリップ導体有効長１２８、およびビア長１３０の和は、λ／４に比例してよい（例えば、ｎλ／４に等しくてよく、ここでｎは整数である）。さらに、頂部ストリップ導体１２０は、底部ストリップ導体１２２に垂直であってよく、これによって、より小型の構成を提供することができる。

【0053】

薄膜マイクロストリップ１１０の１つまたは複数は、一般的にＵ字形であってよい。例えば、第１の薄膜マイクロストリップ１１８は、第１のアーム１２４と平行である第２のアーム１３２を含んでよい。第１の薄膜マイクロストリップ１１８は、一対の平行アーム１２４、１３２と接続されるベース部１３４を有してよい。ベース部１３４は一対の平行アーム１２４、１３２に垂直であってよい。第１のアーム１２４は、第１のアーム１２４の少なくとも１つの縁部がベース部１３４の少なくとも１つの縁部に垂直である場合、ベース部１３４に垂直であるとみなされ得る。代替的には、第１のアーム１２４は、第１のアーム１２４の中心線がベース部１３４の中心線に垂直である場合、ベース部１３４に垂直であるとみなされ得る。同様に、第１のアーム１２４は、第１のアーム１２４の少なくとも１つの縁部が第２のアーム１３２の少なくとも１つの縁部と平行である場合、第２のアーム１３２と平行であるとみなされ得る。代替的には、第１のアーム１２４は、第１のアーム１２４の中心線が第２のアーム１３２の中心線と平行である場合、第２のアーム１３２と平行であるとみなされ得る。例えば、アーム１２３、１３２の１つまたは両方は、わずかにテーパ状であってよいが、依然、互いに平行であってよい、および／またはベース部１３４に垂直であってよい。

【0054】

いくつかの実施形態では、第１の薄膜マイクロストリップ１１８は、一対の平行アーム１２４、１３２の少なくとも１つと第１の薄膜マイクロストリップ１１８のベース部１３４との間に少なくとも１つの丸みを帯びた外側角部１３６を有することができる。このような丸みを帯びた角部は、その他の場合はフィルタの性能に悪影響を及ぼす場合がある電荷集中を低減することができる。第１の薄膜マイクロストリップ１１８の平行アーム１２４、１３２の少なくとも１つは、約２００ミクロン未満の幅１３８を有してよい。

【0055】

薄膜マイクロストリップ１１０は、一般的に、交互構成を有してよい。それぞれの連続する薄膜マイクロストリップ１１０は、後続の薄膜マイクロストリップ１１０に対してＸ－Ｙ面において１８０度回転可能である。

【0056】

薄膜マイクロストリップ１１０は、１つまたは複数の選択周波数において電磁共鳴をもたらすように間隔があけられてよい。いくつかの実施形態では、薄膜マイクロストリップ１１０は、対応する離間距離で他の薄膜マイクロストリップ１１０から間隔があけられてよい。いくつかの実施形態では、複数の異なった離間距離は、フィルタ１００の通過帯域内の異なった周波数における共鳴をもたらすために用いられてよい。より具体的には、第１の薄膜マイクロストリップ１１８の第２のアーム１３２は、Ｘ方向１１５において第２の薄膜マイクロストリップ１４４の第１のアーム１４２から第１の離間距離１４０で間隔があけられてよい。第１の離間距離１４０は、約２５０ミクロン未満であってよい。

【0057】

第２の薄膜マイクロストリップ１４４は、Ｙ方向に伸長する第２のアーム１４６、および、第１のアーム１４２および第２のアーム１４６を接続するベース部１４５を有してよい。第３の薄膜マイクロストリップ１４７は、第１のアーム１４９、第２のアーム１５１、および、Ｙ方向１１３において伸長し、かつ第２の離間距離１４８で第２の薄膜マイクロストリップ１４４の第２のアーム１４６からＸ方向１１５において間隔があけられたベース部１５２を有してよい。第２の離間距離１４８は第１の離間距離１４０と異なっていて（例えば、これ以上またはこれ未満であって）よい。この例では、第２の離間距離１４８は第１の離間距離１４０を上回る。第２の離間距離１４８対第１の離間距離１４０の比率は、約１．１から約１０、または約０．１から約０．９に及んでよい。

【0058】

薄膜マイクロストリップ１１０のアーム１２４、１３２、１４２、１４６は、これらの間に重なり距離を形成してよい。重なり距離の長さはフィルタの性能特性を調整するように選択されてよい。より具体的には、複数の異なった重なり距離は、いくつかの実施形態において用いられてよい。例えば、第２の薄膜マイクロストリップ１４４の第１のアーム１４２、および第１の薄膜マイクロストリップ１１８の第１のアーム１２４は、第１の重なり長さ１５０に沿ってＹ方向１１３において重なり合ってよい。第２の薄膜マイクロストリップ１４４の第２のアーム１４６および第３の薄膜マイクロストリップ１４７の第１のアーム１４９は、第２の重なり長さ１５４に沿ってＹ方向１１３において重なり合ってよい。第１の重なり長さ１５０は第２の重なり長さ１５４と異なってよい。例えば、第２の重なり長さ１５４は、第１の重なり長さ１５０の約７５％～約９６％、または約１０４％～約１２５％であってよい。他の実施形態では、第２の重なり長さ１５４は第１の重なり長さ１５０にほぼ等しくてよい。

【0059】

フィルタ１００は、第１のアーム１５８、第２のアーム１６０、および、第１のアーム１６０および第２のアーム１６２を接続するベース部１６２を有する第４の薄膜マイクロストリップ１５６を含んでよい。第４の薄膜マイクロストリップ１５６の第１のアーム１５８は、第３の重なり長さ１６４に沿って第３の薄膜マイクロストリップ１４７の第２のアーム１５１に重なり合ってよい。いくつかの実施形態では、第３の重なり長さ１６４は、第１の重なり長さ１５０および第２の重なり長さ１５４の１つまたは両方と異なってよい。例えば、第３の重なり長さ１６４は、第１の重なり長さ１５０の約７５％～約９６％、または約１０４％～約１２５％であってよい。他の実施形態では、第３の重なり長さ１６４は第１の重なり長さ１５０にほぼ等しくてよい。例えば、第３の重なり長さ１６４は、第１の重なり長さ１４０の約９７％～約１０３％であってよい。

【0060】

第４の薄膜マイクロストリップ１５６の第１のアーム１５８は、第３の離間距離１６６で第３の薄膜マイクロストリップ１４７の第２のアーム１６０から間隔があけられてよい。いくつかの実施形態では、第３の離間距離１６６は、第１の離間距離１４０にほぼ等しくてよい。例えば、第３の離間距離１６６は、第１の離間距離１４０の約９７％～約１０３％であってよい。他の実施形態では、第３の離間距離１６６は、第１の離間距離１４０および第２の離間距離１４８の１つまたは両方と異なってよい。例えば、第３の離間距離１６６は、第１の離間距離１４０の約７５％～約９６％、または約１０４％～約１２５％であってよい。

【0061】

いくつかの実施形態では、１つまたは複数の薄膜マイクロストリップのアームは、先端オフセット距離がアームの対応する先端の間に形成されるように異なる長さを有することができる。例えば、第１の先端オフセット距離１５３は、第１の薄膜マイクロストリップ１１８の第１のアーム１２４および第２のアーム１３２の各先端の間に形成されてよい。第２の薄膜マイクロストリップ１４４のアーム１４２、１４６は、ほぼ等しい長さを有してよい。同様に、第３の薄膜マイクロストリップ１４７のアーム１４９、１５１は、ほぼ等しい長さを有してよい。第２の先端オフセット距離１５５は、第４の薄膜マイクロストリップ１５６の第１のアーム１５８および第２のアーム１６０の各先端の間に形成されてよい。第２の先端オフセット距離１５５は第１の先端オフセット距離１５３にほぼ等しくてよい。例えば、第２の先端オフセット距離１５５は、第１の先端オフセット距離１５３の約９６％～約１０４％であってよい。

【0062】

第４の薄膜マイクロストリップ１５６は、出力ビア１１７を含む導電パスを通して出力ポート１１４と接続されてよい。頂部出力ストリップ導体１６８および底部出力ストリップ導体１７０は、一般的に、第１の薄膜マイクロストリップ１１８を入力ポート１１２と接続する導電パスに関して上述される、頂部ストリップ導体１２０および底部ストリップ導体１２２と同様に構成されてよい。頂部出力ストリップ導体１６８は、頂部出力ストリップ導体有効長１７２を有してよい。底部出力ストリップ導体１７０は底部出力ストリップ導体有効長１７４を有してよい。出力ビア１１７は、Ｚ方向１１７において出力ビア長１７６を有してよい。出力導電パスの全長は、頂部出力ストリップ導体有効長１７２、出力底部ストリップ導体有効長１７５、および出力ビア長１７６の和に等しくてよい。出力導電パスの全長は約λ／４に等しくてよく、ここで、λはモノリシックベース基板内を伝搬する試験周波数と一致する波長である。他の実施形態では、長さのうちの出力導電パスの全長は、λ／４（例えば、ｎλ／４、ここでｎは整数である）に比例してよい。例えば、出力導電パスの全長は、ｎλ／４の約９５％から１０５％、いくつかの実施形態では、約９６％から約１０４％、いくつかの実施形態では、約９７％から約１０３％、いくつかの実施形態では、約９８％から約１０２％、および、いくつかの実施形態では、約９９％から約１０１％に及ぶ場合がある。

【0063】

モノリシックベース基板１０６は上面１０８の反対側に底面１７８を有してよい。ベース基板１０６の厚さ１８０は、上面１０８と底面１７８との間でＺ方向１１７において画定されてよい。ベース基板１０６の厚さ１８０は約１００ミクロンから約６００ミクロンに及んでよい。

【0064】

入力ポート１１２および／または出力ポート１１４はベース基板１０６の底面１７８上にあってよい。よって、入力ビア長１３０および／または出力ビア長１７６は、ベース基板１０６の厚さ１８０に等しくてよい。しかしながら、他の実施形態では、複数の基板または層は、ビア長１３０、１７６がベース基板１０６の厚さ１８０を上回ることができるように、薄膜マイクロストリップ１１０と入力ポート１１２および／または出力ポート１１４との間に配設されてよい。

【0065】

フィルタ１００は、ベース基板１０６の底面１７８上に形成されるグラウンド面１８１を含んでよい。よって、グラウンド面１８１は、入力ポート１１２および／または出力ポート１１４と同一平面上であってよい。グラウンド面１８１は、モノリシックベース基板１０６の上面１０８と平行であるＸ－Ｙ面において外周部１８２を有してよい。第１の薄膜マイクロストリップ１１８または第２の薄膜マイクロストリップ１４４の少なくとも１つは、Ｘ－Ｙ面におけるグラウンド面１８１の外周部１８２内に含まれ得る。

【0066】

図１Ｂを参照すると、フィルタ１００は、モノリシックベース基板１０２の上面１０８上に形成される第１の保護層１８４を含んでよい。例えば、第１の保護層１８４は、約１００ミクロンから約６００ミクロンに及ぶ厚さ１８６を有するカバー基板を含んでよい。他の実施形態では、保護層１８４は、ポリイミド、ＳｉＮＯ、Ａｌ_２Ｏ_３、ＳｉＯ_２、Ｓｉ_３Ｎ_４、ベンゾシクロブテン、またはガラスなどのポリマー材料を含んでよい。このような実施形態では、保護層は、約１ミクロンから約３００ミクロンに及ぶ厚さを有してよい。

【0067】

いくつかの実施形態では、フィルタ１００は、フィルタ１００の底面１７８上に形成される第２の保護層１８５を含んでよい。第２の保護層１８５は、ポリイミド、ＳｉＮＯ、Ａｌ_２Ｏ_３、ＳｉＯ_２、Ｓｉ_３Ｎ_４、ベンゾシクロブテン、またはガラスなどのポリマー材料を含んでよい。いくつかの実施形態では、第２の保護層１８５は、例えば、電気めっきによって、ポート１１２、１１４およびグラウンド面１８１が配設され得る開口部または窓を残すようにフォトリソグラフィ技法を使用して形成されてよい。

【0068】

図２は、本開示の態様による高周波ストリップラインフィルタ２００の別の実施形態のトップダウン図を示す。フィルタ２００は、後述されるようないくつかの違いがあるが、全体的に、図１のフィルタ１００を参照して上述されるように構成されてよい。同様の参照番号は、図２に示されるフィルタ２００と図１に示されるフィルタ１００との間の同様の特徴に言及するために使用される。フィルタ２００は、第１のアーム２９０、第２のアーム２９２、および第１のアーム２９０と第２のアーム２９１との間で接続されるベース部２９３を有する第５の薄膜マイクロストリップ２８８を含んでよい。第５の薄膜マイクロストリップ２８８の第１のアーム２９０は、第４の離間距離２９４で第４の薄膜マイクロストリップ２５６の第２のアーム２６０から間隔があけられてよい。第５の薄膜マイクロストリップ２８８の第１のアーム２９０は、第４の重なり距離２９６でＹ方向１１３において第２のアーム２６０に重なり合ってよい。示されるように、第５の薄膜マイクロストリップ２８８は、第４の薄膜マイクロストリップ２５６ではなく頂部出力ストリップ導体２８８と接続されてよい。

【0069】

薄膜マイクロストリップ２１０のベース部２３４、２４５、１５２、１６２、２９３の１つまたは複数は、例えば、薄膜マイクロストリップ２１０の各アームの間の平行な湾曲した縁部を画定するように、全体的に湾曲し得る。いくつかの実施形態では、１つまたは複数のベース部２３４、２４５、１５２、１６２、２９３は、各アームの間に一定幅を有してよい。例えば、ベース部２３４、２４５、１５２、２９３は、円形の一部（例えば、半分）を画定してよい。

【0070】

ＩＩ．シミュレーションデータ
図３は、図１Ａ～図１Ｃのフィルタ１００に対する、シミュレーションされた挿入損失（Ｓ_２、１）および反射損失（Ｓ_１、１）のデータを示す。シミュレーションデータは、２７ＧＨｚから２９ＧＨｚまでの通過帯域周波数における低い挿入損失（Ｓ_２、１）を示す。より具体的には、挿入損失は、２７ＧＨｚから２９ＧＨｚまで－２．６７ｄＢを上回る。通過帯域周波数外の３ＧＨｚと違う周波数により、挿入損失応答は－２０ｄＢ未満である。換言すれば、挿入損失は、２４ＧＨｚ未満または３２ＧＨｚより大きい周波数に対して－２０ｄＢ未満である。

【0071】

シミュレーションされた反射損失（Ｓ_１、１）は、約２７ｄＢから約２９ｄＢに及ぶ周波数に対して－２９．５ｄＢ未満である。シミュレーションされた反射損失（Ｓ_１、１）は約２８．５ｄＢにおいて－４５ｄＢ未満である。

【0072】

図４は、図２のフィルタ２００に対する、シミュレーションされた挿入損失（Ｓ_２、１）および反射損失（Ｓ_１、１）のデータを示す。シミュレーションデータは、２７ＧＨｚから２９ＧＨｚまでの通過帯域周波数における低い挿入損失（Ｓ_２、１）を示す。より具体的には、挿入損失は、２７ＧＨｚから２９ＧＨｚまで－２．６７ｄＢを上回る。通過帯域周波数外の３ＧＨｚと違う周波数により、挿入損失応答は－１０ｄＢ未満である。換言すれば、挿入損失は、２４ＧＨｚ未満または３２ＧＨｚより大きい周波数に対して－１０ｄＢ未満であってよい。

【0073】

反射損失（Ｓ_１、１）は、約２７ｄＢから約２９ｄＢに及ぶ周波数に対して－１０ｄＢ未満であってよい。シミュレーションされた反射損失（Ｓ_１、１）は約２７．５ｄＢにおいて－３０ｄＢ未満である。

【0074】

さらに、反射損失（Ｓ_１、１）は、約３７ＧＨｚから約４４ＧＨｚに及ぶ周波数に対して－３０ｄＢ未満、いくつかの実施形態では、約４０ＧＨｚから約４４ＧＨｚに及ぶ周波数に対して約－４０ｄＢ未満、および、いくつかの実施形態では、約４０ＧＨｚから約４４ＧＨｚに及ぶ周波数に対して約－４５ｄＢ未満であってよい。

【0075】

ＩＩＩ．試験
挿入損失、反射損失、および他の応答特性に対する試験は、ソース信号発生器（ｓｏｕｒｃｅ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ）（例えば、１３０６ Ｋｅｉｔｈｌｅｙ ２４００シリーズ電源測定ユニット（ＳＭＵ）、例えば、Ｋｅｉｔｈｌｅｙ ２４１０－Ｃ ＳＭＵ）を使用して行われてよい。例えば、入力信号はフィルタの入力ポートに印加されてよく、出力信号はソース信号発生器を使用してフィルタの出力ポートにおいて測定されてよい。

【0076】

本発明のこれらのならびに他の変更および変形は、本発明の趣旨および範囲から逸脱することなく、当業者によって実践されてよい。さらに、さまざまな実施形態の態様が、全体的または部分的の両方で入れ替えられてよいことは、理解されるべきである。また、前述の説明が単に例として示すものであり、本発明を限定することは意図されていないため、このような添付の特許請求の範囲においてさらに説明されるものであることを、当業者は理解するであろう。

【図1A】

【図1B】

【図1C】

【図2】

【図3】

【図4】